JPS60208845A - 半導体装置の配線形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、半導体集積回路の配線領域を小さくするこ
とができるようにした半導体装置の配線形成法に関する
ものである。

（従来技術） 従来の半導体装置における代表的な配線形成法を第１図
（ａ）〜第１図（ｄ）に示す。まず、第１図（ａ）に示
す１は写真刻印技術によって配線層として残したいパタ
ーン、２はここでの説明をわかりやすくするために使用
する半導体層と配線層上オーミック接続するための絶縁
膜に開孔したヌル−ホールである。半導体層と配線層は
図では省略しである。

第１図（ｂ）は第１図（ａ）の断面図であり、１は写真
刻印技術の時に使用するパターン（レジスト）であり、
２は絶縁膜３に開孔したスルーホール、４は配線層、５
は半導体基板を示している。

第１図（ｂ）の状態から各種エッーチング法により、パ
ターン１外の配線材を除去する。その結果として出来た
状態が第１図（ｃ）であり、その上面図が第１図（ｄ）
である。この第１図（ｄ）中の６は第１図（ｂ）の中の
配線層４のうちエツチングによシ残った配線層である。

第２図（ａ）、第２図（ｂ）で配線層４０部分だけを再
度説明する。第２図（ａ）は第１図（ａ）と同じもので
図番を変えただけのものである。第２図（ｂ）で６はパ
ターン１のうち配線層として残っている部分、７の部分
は配線層のパターン１の下にあｐながらエツチングによ
り無くなっている部分を示している。

この無くなる現象を通常アンダエノチと呼んでいる（以
下このア／ダエツテという言葉を使う）。

このアンダエツチは配線層の長手方向のエツチング量ａ
と短か子方向のエツチング量“ｂを比べると、短か子方
向のエツチング量すの方が大きい。

ここで設計上必要なマージン、たとえばスルーホール２
と配線層のパターン１とのマージンｆｃとすれば、マー
ジンＣは第２図（ｂ）におけるｄｉ最終的に残すに必要
な量であり、第２図（ｂ）ではａ十ｄ＝ｂ＋ｄ’＝ｃで
あり、ｂ　＞　ａであるため、ｄ’＜ｄである。このｂ
　＞　ａの現象は配線層の端にあられれる特有の現象で
ある。

ここで、ｄ’＝ｄとするために考えられた従来の方法を
第３図（ａ）に示す。配線層の短か子方向へスルーホー
ル２の端からｅだけ延ばしくｅ＞ｂ＋ｄ）、第３図（ｂ
）に示すように、スルーホール２近傍の配線層の４隅に
アールを形成し、マージンｄを確保する方法を取ってき
た。この方法では、配線層と配線層ピンチが広がり半導
体集積回路の配線領域が大きくなる欠点を有していた。

（発明の目的） この発明の目的は、アンダエッチに対する効果で短か子
方向の全線分を延長するのと同様の効果が得らね、しか
も半導体集積回路の配線領域の縮小化を期すことのでき
る半導体装置の配線形成法を得ることにある。

（発明の概要） この発明の要点は、配線層の短か子方向の一部分を長手
方向に延ばしたことにある。

（実施例） 以下、この発明の半導体装置の配線形成法の実施例につ
いて図面に基づき説明する。第４図（ａ）、第４図（ｂ
）および第５図（ａ）、第５図（ｂ）はその一実施例の
工程説明図である。まず、第４図（ａ）、第４図（ｂ）
において、７ａはエツチング後に残したい配線層パター
ン、８はここでの説明を容易にするために使用した半導
体層と配線層をオーミック接続するために絶縁膜に開孔
したヌル−ホールを示している。

また、９はスルーホール８からＣの距離だけ離れた短か
子方向の線分、１０は線分９の一部を長手方向にｆだけ
延ばした線分を示している。

このパターンを各種エツチング法でエツチングした後の
配線層のパターンが第５図（ａ）、第５図（ｂ）で、第
４図（ａ）に対し第５図（ａ）が対応し、第４図（ｂ）
に対し、第５図（ｂ）が対応している。

この第５図（ａ）、第５図（ｂ）において、１１はエツ
チングにより除去された配線パターン７ａ下の配線層、
１２はエツチング後残った配線層を示している。ａは長
手方向のアンダエッチング量、ｂは短か子方向のアンダ
エッチング量で、ｄはヌルーホール回９に残った配線層
をスルーホールからの距離で示したものである。

以上の説明でわかるように、配線層の短か子方向の一部
を長手方向に延長するだけでアンダエッチに対して短か
子方向の全線分を延長するのと同様の効果を得ることが
できる。

次に、第６図（ａ）〜第６図（ｄ）を用いて、従来と対
比してこの発明により配線領域を少なくできることの説
明上する。説明をわかりやすくするために、距離の基本
単位ｔ−２とすると、最小ヌル−ホール・配線層マージ
ンが？、最小配線層・配線層間隔が２２、配線層端（短
手方向）・スルーホールマージンが２９、最小配線層幅
が２２、最小ヌル−ホール形状が２ｆＩ：ｌの設計基準
で第６図（ａ）〜第６図（ｄ）のパターンが作られてい
ると仮定する。

第６図（ａ）は従来の配線形成方法で作られた配線層パ
ターンで、煕線層と配線層間隔が６ｔである。

これを改良したものが第６図（ｂ）で、配線層と配線層
間隔は５１に減少している。しかし、隣接する配線層下
に形成されているスルーホール１３と現在基準として見
ているスルーホール１４の間隔は７２である。

第６図（ｃ）がこの発明を適用したパターン例で配線層
と配線層間隔が５ｆ、隣接する配線層に形成されるスル
ーホール１３と現在基準として見ているヌル−ホール１
４の間隔が６１となり、配線層の形成に自由度が大きく
なる。たとえば、ヌル−ホールが半導体層と配線層をオ
ーミンク接続するものではなく、二層配線層をもつ半導
体装置での配線層と配線層をオーミック接続するスルー
ホールであるとすると、第６図（ｄ）のように配線層１
６ａ。

１６ｂと配線層１５ａ、１５ｂが直交し、配線層１６ａ
、１６ｂと直交する時の配線層１５ａと１５ｂ間の間隔
は６ｔとすることが出来る。

（発明の効果） この発明は以上説明したように、配線層の短か手方向の
一部を延長するだけで、アンダエッチに対する効果で短
か手方向の全線分ｔｇ長するのと同様の効果を持つこと
ができる。

さらに、この発明を配線形成パターンに適用すると、配
線層と配線層間隔を小さくすることができ、半導体装置
の配線領域金少なくできるという利点を有する。

【図面の簡単な説明】

第１図（ａ）〜第１図（ｄ）はそれぞれ従来の半導体装
置の配線形成法の工程説明図、第２図（ａ）、第２図（
ｂ）および第３図（ａ）、第３図（ｂ）はそれぞれ従来
の半導体装置の配線形成法によって形成された配線形成
パターン例を示す図、第４図（ａ）、第４図（ｂ）およ
び第５図（ａ）、第５図（ｂ）はそれぞれこの発明の半
導体装置の配線形成法の一実施例の工程説明図、第６図
（ａ）および第６図（ｂ）はそれぞれ従来の半導体装置
の配線形成法によって形成された配線パターン例をこの
発明と対比するだめの図、第６図（Ｃ）および第６図（
ｄ）はそれぞれこの発明の半導体装置の形成法によって
得られた配線パターン例を第６図（ａ）。 第６図（ｂ）とそれぞれ対比するための図でちる。 ７ａ・・・エツチング後に残したい配線層のパターン、
８，１３．１４・・・スルーホール、９，１ｏ・・・線
分、１１，１２，１５ａ、１５ｂ、１６ａ、１６ｂ・・
・配線層。 第１図 第２図 第３図 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 半導体装置の絶縁膜の長手方向の端部に開口を有しその
   開口を通して他の配線層またはシリコン基体と接触する
   配線層において、上記絶縁膜の短か手の端部の一部を投
   手方向ｆｃ延ばすことを特徴とする半導体装置の配線形
   成法。