JPS59169150A - 多層配線構造 - Google Patents

多層配線構造

Info

Publication number
JPS59169150A
JPS59169150A JP4218883A JP4218883A JPS59169150A JP S59169150 A JPS59169150 A JP S59169150A JP 4218883 A JP4218883 A JP 4218883A JP 4218883 A JP4218883 A JP 4218883A JP S59169150 A JPS59169150 A JP S59169150A
Authority
JP
Japan
Prior art keywords
layer
wiring
hole
layers
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4218883A
Other languages
English (en)
Inventor
Tatsuo Itagaki
板垣 達夫
Fumiyuki Kanai
史幸 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4218883A priority Critical patent/JPS59169150A/ja
Publication of JPS59169150A publication Critical patent/JPS59169150A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多層配線技術に関し、特に半導体装置に用いて
好適な多層配線構造に関するものである。
〔背景技術〕
半導体装置にあっては多層配線が必須のものとされてい
る。一方、高集積化に伴なって配線幅の寸法は益々微細
化されている。このため、各層の配線を相互接続するた
めに層間絶縁膜に開口されるスルーホールの位置設定に
も高精度が要求される。この精度が十分でないと、一方
の配線層に対してスルーホールが位置ずれを起す所謂口
はずれを生じる。
例えば第1図(Al 、 (Blは目はずれ状態の一例
を示す平面図とその断面図であり、層間絶縁膜3の上下
に形成されている第1Ap層(下層)1と第2A看層(
上層)2の直交交差部にスルーホール4を形成している
が、このスルーホール4は下側の第1AA層1上に完全
に重ならず目はずれを生じている。
このような目はずれが生じると、第1AP層1の側面部
においてスルーホール4内に急峻な段差を有する狭い窪
み(以下、フレバスと略称する)5Aが形成される。こ
のまま第2A6層2を形成したときには所謂段切れ5が
発生し、フレバス5Aニオいて第2AA層2が断線状態
となる。このような状態になると、第2Ak層2におけ
る電流経路は第1回置の矢印のようになる。この結果、
配線の実効線幅の低下を生じて電流容量が低減されるこ
とになり、配線抵抗の増大、エレクトロマイグレーシ苔
ンによる断線を招く。なお、図中6は半導体基板、7は
絶縁層である。
このような、目はずれを防止するためにはスルーホール
40寸法を小さくすればよいが、開口にホトリソグラフ
ィ技術を利用しているため所定寸法以下にすると開口が
不可能となる(目つぶれが生じる)ためその低減には限
度がある。また、逆に各A4層1.2の線幅寸法を大き
くすることも考えられるが、これでは前述した微細化に
逆行することになり好ましくない。
〔発明の目的〕
本発明の目的は多層形成した各配線層の微細寸法を保持
した上で電流容量を低減することなく、またスルーホー
ルの形成に障害を生じることなく確実な接続を行ない、
これにより信頼性の高い配線接続を得ることのできる多
層配線構造を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、各配線層の交差部において、上層配線の延設
方向と反対の方向に偏倚するようにスルーホールを設定
位置することにより、所謂口はずれが生じても電流容量
の低減を小さく抑えろことができ、これによりスルーホ
ールによる各配線層の相互接続の信頼性向上を達成する
ものである。
〔実施例1〕 第2図は本発明の一実施例を示す平面図であり、11は
半導体基板16上の絶縁層17の直上に形成した第1A
β層、12は層間絶縁膜13を介して上層に形成した第
2Ap層で、第3図にそのB−B切断線に沿う断面構造
を示している。スルーホール14は、目つぶれを生じな
い程度に充分大きな寸法の方形に形成している。この場
合、各M層11.12は平面交差する端部11A、12
Aを所謂ドックボーンと称するように幅広に形成し、こ
の端部11a、12alCスルーホール14を形成して
いる。そして、このスルーホール14はその中心14A
が各A4層11.12のうちの下層配線幅中心線C,−
C,に対して、対応するAL層12の延設方向の反対側
に位置設定されるように構成している。即ち、第2図に
おいてC,−C。
線の上側領域にスルーホール14の中心14Aが設定さ
れるようにしている。更に言えは、好ましくはスルーホ
ール14の中心14Aは各線幅中心線C、−C,、C,
C2・の交点C6に設定されるが、本発明では位置ずれ
が生じた場合にも必ずC,−C。
線の上側領域に中心が位置されるようにするものであり
、このために予め前記領域方向に向けて中心14Aを偏
倚させて設定してにく。なお、スルーホール14の各辺
寸法は端部11A、12Aの各辺寸法を越えない範囲の
寸法にしている。
この構成によれば、第1/’1層11に対するスルーホ
ール14を層間絶縁膜13に開口した後に第2AI3層
12を形成するが、このとき第1AA層11とスルーホ
ール14との間に目はずれが生じてフレバス15Aが形
成され、第3図のように第2AE層12に段切れ15が
生じても、この段切れは各A6層11. 、12の端寄
りの位置となる。
つまり、スルーホール14の中心14AをC7−C5線
の上側領域に設定しているため、各A1層11.12の
内側に段切れが生じろことはない。
したがって、この段切れ15が生じても各A4層11.
12間の電流は図示矢印のように通流されるので電流容
量が低減されることもなく良好な接続状態を得ることが
でき、その信頼性を高いものにできる。
なお、前記スルーホール14の中心14Aを偏よらせる
べき領域は各A4層11の中心線C,−C1で画成して
いるが、各A4層の線幅寸法とスルーホール140寸法
との関係によっては、各中心線から若干内方或いは外方
に偏倚された線で画成された領域を利用してもよいっ 〔実施例2〕 第4図及び第5図11本発明の他の実施例を示し、第5
図は第4図のB−B切断線に沿う断面を示す。
本実施例では第1Aβ層11と第2Ae層12の各端部
1113.12Bの平面形状を前述のドックボーン形状
から片方の幅寸法をのみ増大させた形状としている。即
ち、各A4層11.12の交差部において他のA0層の
延設方向と逆の方向(各外側方向)VCのみ線幅を増大
した形状としている。
換言すれば、各端部11B、12Bの線幅を従来と同一
寸法としたときには、各、11層11.12に対する各
端部11B、12Bを外側方向に相対的に偏倚させた形
状としている。したがって、この状態でスルーホール1
4との関係をみれば各M層11.12が相対的に偏倚さ
れた分だけスルーホール14も相対的に各外側方向へ偏
倚されたのと同じ状態となり、スルーホール14と端部
11B。
12Bとの目はずれは外側位置において発生することに
なる。
更に言えば、本実施例では、スルーホール14の中心1
4Aは、位置ずれが生じた場合にも必ず第4図における
C、−C,線の上側領域でありかつC2−C,線の右側
領域である部分に位置するように、予め偏らせて設定さ
れて−ν・る。
この結果、前例と同様に第2Ak層120段切れ15は
各A/?層11.12の交差部の外側寄りの位置となり
、電流容量の低減を生ずることもなく確実な接続状態を
得ることができる。
なお、本例の場合には端部11B、12Bの幅寸法をド
ツグボーン型よりも低減することが可能であり、これに
より線幅ピッチを低減することもできる。
〔効果〕
(1)各配線層の交差部において上層配線の延設方向と
反対の方向に偏倚するようにスルーホールを形成してい
るので、段切れ部が生じる場合でも段切れ部は交差部の
外側寄りの位置に発生することになり、これにより電流
容量の低減を防止して信頼性の高い接続を得ることがで
きる。
(2)  各配線層の端部を外側方向にのみ幅寸法を増
大させた形状とし、これにより相対的にスルーホールを
偏倚させているので、前述と同様に段切れ部を各外側寄
りの位置に発生させ、電流容量の低減を防止して信頼性
の高い接続を得ることができる。
(3)  スルーホールが原因とされる段切れによる電
流容量の低減が防止できるので、その分科配線層の線幅
寸法の低減も可能となり、配線の高密度化を更に向上す
ることができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、各配線層の端部の形状は前記実施例に限定さ
れない。すなわち、第2図に示す下層配線と第4図に示
す上層配線とを組合せてもよく、この逆であってもよい
。また、配線の端部で第2図または第4図に示す配線の
ように幅広部分を有しない一様の幅の配線と、第2図ま
たは第4図に示す下層または上層配線とを組合わせても
よい。
このような場合、スルーホールの中心は下層配線の線幅
中心線(C,−C,線)で区分される2つの領域のうち
、これと接続される上層配線の延設する領域とは逆の領
域に設定される。この領域のうちでも、更に好ましくは
、上層配線の線幅中心線(C2C2線)で区分される2
つの領域のうち、これと接続される下層配線の延設する
領域とは逆の領域に設定される。これは、コンタクトホ
ールの位置ずれによる層間絶縁膜と上層配線層との間の
フレバスの形成を避けるために好ましい。
また、前記一様の幅の配線を組合せてもよく、この場合
、スルーホールの中心は、下層配線層の線幅中心線で区
分される2つの領域のうちこれと接続される上層配線層
の延在しない領域であり、かつ上層配線層の線幅中心線
で区分される2つの領域のうちこれと接続される下層配
線層の延在しない領域に設ける必要がある。
さらに、各配線層の線幅寸法や端部の幅寸法とスルーホ
ール寸法との関係等、図示実施例のもの  ゛に限定さ
れることはない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の多層配
線技術に適用した場合について説明したが、それに限定
されるものではなく、たとえば一般の電子装置の多層配
線技術に適用してもよい。
【図面の簡単な説明】
第1図(Al 、 FB+は従来の不具合を説明するた
めの平面図と断面図、 第2図は本発明の一実施例の平面図、 第3図は第2図の断面図、 第4図は本発明の他の実施例の平面図、第5図は第4図
の断面図である。 11・・・第1AI3層、118.11b・・・端部、
12・・・第2/1層、12a、12b・・・端部、1
3・・・層間絶縁層、14・・・スルーホール、15・
・・段切れ、15A・・・段切れ部、16・・・半導体
基板、17・・・絶縁層、c、 −c、、c、−c、・
・・中心線。 第  1  図 とA) 〆 (8) 第  2 図 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、多層洗配設した複数本の配線層を厚さ方向に設けた
    スルーホールにて接続し得る多層配線構造において、各
    配線層の平面交差部において上層配線の延設方向と反対
    の方向に偏倚するようにスルーホールを設定位置したこ
    とを特徴とする多層配線構造。 2、スルーホールの中心を上層配線層の中心線の外側に
    画成される領域に設定位置してなる特許請求の範囲第1
    項記載の多層配線構造。 3、各配線層の端部な外側方向にのみ増幅してなる特許
    請求の範囲第1項記載の多層配線構造。
JP4218883A 1983-03-16 1983-03-16 多層配線構造 Pending JPS59169150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4218883A JPS59169150A (ja) 1983-03-16 1983-03-16 多層配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4218883A JPS59169150A (ja) 1983-03-16 1983-03-16 多層配線構造

Publications (1)

Publication Number Publication Date
JPS59169150A true JPS59169150A (ja) 1984-09-25

Family

ID=12629026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4218883A Pending JPS59169150A (ja) 1983-03-16 1983-03-16 多層配線構造

Country Status (1)

Country Link
JP (1) JPS59169150A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702407A3 (en) * 1989-11-10 1997-01-29 Toshiba Kk Conductor pattern of a semiconductor integrated circuit arrangement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702407A3 (en) * 1989-11-10 1997-01-29 Toshiba Kk Conductor pattern of a semiconductor integrated circuit arrangement
USRE37059E1 (en) 1989-11-10 2001-02-20 Kabushiki Kaisha Toshiba Wiring pattern of semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
JPH05343820A (ja) マルチチップモジュール用回路基板
JPH0130304B2 (ja)
JP2000091423A (ja) 多層配線半導体装置及びその製造方法
US5561327A (en) Multilayer interconnection structure for a semiconductor device
JPS625643A (ja) 半導体集積回路
JPS59169150A (ja) 多層配線構造
JP3124085B2 (ja) 半導体装置
JPS6366950A (ja) 半導体装置
JPH0542821B2 (ja)
US5296742A (en) Multilayered integrated circuit chip wiring arrangement
JPS60178641A (ja) 半導体装置
JP2001156069A (ja) 半導体装置
JPH0534139Y2 (ja)
JPH03200331A (ja) 半導体集積回路
JPH04188753A (ja) 多層配線半導体装置
JP2000101211A (ja) 積層配線基板構体
JPH04118958A (ja) 表面実装用多層型配線基板
JPH05144807A (ja) 半導体装置及びその多層配線配置設計方法
JPS6211505B2 (ja)
JPH1027951A (ja) 配線構造
JPH10125775A (ja) 多層配線半導体集積回路の層間接続装置
JPS63253637A (ja) 半導体集積回路
JPS615547A (ja) 多層配線構造
JPH03165037A (ja) 半導体装置
JPH05198691A (ja) 半導体集積回路における多層配線構造