JPH05144807A - 半導体装置及びその多層配線配置設計方法 - Google Patents
半導体装置及びその多層配線配置設計方法Info
- Publication number
- JPH05144807A JPH05144807A JP3300906A JP30090691A JPH05144807A JP H05144807 A JPH05144807 A JP H05144807A JP 3300906 A JP3300906 A JP 3300906A JP 30090691 A JP30090691 A JP 30090691A JP H05144807 A JPH05144807 A JP H05144807A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- layer wiring
- wirings
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、半導体装置及びその多層配線配置設
計方法に関し、上層配線の幅及びピッチを低減して配線
密度を向上させることを目的とする。 【構成】第3層配線33に沿って、1層以上存在する下
層配線11、13、23、24を半導体基板1上に投影
したものの間隔dが規定値3μm以下となるように、配
線が敷設されている。
計方法に関し、上層配線の幅及びピッチを低減して配線
密度を向上させることを目的とする。 【構成】第3層配線33に沿って、1層以上存在する下
層配線11、13、23、24を半導体基板1上に投影
したものの間隔dが規定値3μm以下となるように、配
線が敷設されている。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその多
層配線配置設計方法に関する。
層配線配置設計方法に関する。
【0002】
【従来の技術】半導体集積回路の大規模化、高集積化に
伴い、配線の多層化、配線幅及び配線ピッチの短縮化が
進んでいる。特に論理LSIでは、ゲート間を接続する
配線の交絡が多いので、集積密度を向上させるためには
配線幅及び配線ピッチを短縮化することが重要な課題と
なっている。
伴い、配線の多層化、配線幅及び配線ピッチの短縮化が
進んでいる。特に論理LSIでは、ゲート間を接続する
配線の交絡が多いので、集積密度を向上させるためには
配線幅及び配線ピッチを短縮化することが重要な課題と
なっている。
【0003】論理LSIは、現在、3層配線が主流とな
っており、一部では4層配線も使用されている。図7
は、3層配線の断面を示す。
っており、一部では4層配線も使用されている。図7
は、3層配線の断面を示す。
【0004】第1層配線10は半導体基板1上に敷設さ
れ、第2層配線20は層間絶縁膜2を介して第1層配線
10の上方に敷設され、第3層配線30は層間絶縁膜3
を介して第2層配線20の上方に敷設されている。この
第3層配線30は、第3層配線30の下方に第1層配線
10及び第2層配線20が存在する領域Aとこれらが存
在しない領域Bとで段差hが生ずる。
れ、第2層配線20は層間絶縁膜2を介して第1層配線
10の上方に敷設され、第3層配線30は層間絶縁膜3
を介して第2層配線20の上方に敷設されている。この
第3層配線30は、第3層配線30の下方に第1層配線
10及び第2層配線20が存在する領域Aとこれらが存
在しない領域Bとで段差hが生ずる。
【0005】第1層配線10、第2層配線20、第3層
配線30及び層間絶縁膜2、3の厚さがそれぞれ1μm
の場合、段差hは2μm程度になる。一方、現在のステ
ッパーの焦点深度は、1.0〜1.5μmが下限となっ
ている。
配線30及び層間絶縁膜2、3の厚さがそれぞれ1μm
の場合、段差hは2μm程度になる。一方、現在のステ
ッパーの焦点深度は、1.0〜1.5μmが下限となっ
ている。
【0006】第3層配線30を形成するためにホトレジ
ストに対し露光する際に、領域A上に焦点を合わせる
と、領域B上の焦点がずれ、逆に、領域B上に焦点を合
わせると、領域A上の焦点がずれる。このため、配線幅
及び配線間隔を、信頼性を確保するための許容最小値以
上にするには、第1層配線10及び第2層配線20の幅
及び間隔に対し第3層配線30の幅及び間隔を大きくし
なければならない。これは、配線幅及び配線間隔が1μ
m程度になった現在、著しくなっている。具体的には、
第1層配線10の幅及び間隔が1μmの場合、第3層配
線30の幅及び間隔は2μm程度となって、集積密度向
上を妨げる原因となっている。
ストに対し露光する際に、領域A上に焦点を合わせる
と、領域B上の焦点がずれ、逆に、領域B上に焦点を合
わせると、領域A上の焦点がずれる。このため、配線幅
及び配線間隔を、信頼性を確保するための許容最小値以
上にするには、第1層配線10及び第2層配線20の幅
及び間隔に対し第3層配線30の幅及び間隔を大きくし
なければならない。これは、配線幅及び配線間隔が1μ
m程度になった現在、著しくなっている。具体的には、
第1層配線10の幅及び間隔が1μmの場合、第3層配
線30の幅及び間隔は2μm程度となって、集積密度向
上を妨げる原因となっている。
【0007】段差hは、図8に示すような場合にも生ず
る。この場合、第1層配線10及び11が半導体基板1
上に互いに平行に敷設され、第2層配線20及び21が
それぞれ第1層配線10及び11の上方に層間絶縁膜2
を介して敷設され、第2層配線20及び21上に層間絶
縁膜3が被着されている。層間絶縁膜3の段差hは、半
導体基板1上に第1層配線10及び第2層配線20が存
在する領域Cとこれらが存在しない領域Dとの間に生ず
る。
る。この場合、第1層配線10及び11が半導体基板1
上に互いに平行に敷設され、第2層配線20及び21が
それぞれ第1層配線10及び11の上方に層間絶縁膜2
を介して敷設され、第2層配線20及び21上に層間絶
縁膜3が被着されている。層間絶縁膜3の段差hは、半
導体基板1上に第1層配線10及び第2層配線20が存
在する領域Cとこれらが存在しない領域Dとの間に生ず
る。
【0008】配線幅が1μm程度の場合、この段差hは
1μm程度であるので、ステッパーの焦点深度に関して
はあまり問題とならない。しかし、層間絶縁膜3上に配
線を敷設する場合、ホトレジストが領域C上よりも領域
D上で厚くなるので、エッチング効果が領域C上と領域
D上とで異なり、上記同様に第3層配線30の幅及びピ
ッチが第1層のそれよりも大きくなる。
1μm程度であるので、ステッパーの焦点深度に関して
はあまり問題とならない。しかし、層間絶縁膜3上に配
線を敷設する場合、ホトレジストが領域C上よりも領域
D上で厚くなるので、エッチング効果が領域C上と領域
D上とで異なり、上記同様に第3層配線30の幅及びピ
ッチが第1層のそれよりも大きくなる。
【0009】図9は、従来の3層配線パターンを示す。
図中、右上がりの斜線を付した10及び12は第1層配
線であり、左上がりの斜線を付した20及び22は第2
層配線であり、点々を付した30及び31は第3層配線
である。上記理由により、第3層配線30及び31の幅
及びピッチは、第1層配線10〜12の幅及びピッチの
約2倍となっており、集積密度向上を妨げる原因となっ
ている。
図中、右上がりの斜線を付した10及び12は第1層配
線であり、左上がりの斜線を付した20及び22は第2
層配線であり、点々を付した30及び31は第3層配線
である。上記理由により、第3層配線30及び31の幅
及びピッチは、第1層配線10〜12の幅及びピッチの
約2倍となっており、集積密度向上を妨げる原因となっ
ている。
【0010】
【発明が解決しようとする課題】本発明の目的は、上記
問題点に鑑み、上層配線の幅及びピッチを低減して配線
密度を向上させた半導体装置及びその多層配線配置設計
方法を提供することにある。
問題点に鑑み、上層配線の幅及びピッチを低減して配線
密度を向上させた半導体装置及びその多層配線配置設計
方法を提供することにある。
【0011】
【課題を解決するための手段及びその作用】本発明に係
る半導体装置及びその多層配線配置設計方法を、実施例
図中の対応する構成要素の符号を引用して説明する。
る半導体装置及びその多層配線配置設計方法を、実施例
図中の対応する構成要素の符号を引用して説明する。
【0012】本第1発明では、例えば図3に示す如く、
半導体基板1上に多層配線が敷設された半導体装置にお
いて、上層配線、例えば第3層配線33に沿って、規定
層数以上、例えば1層以上存在する下層配線11、1
3、23、24を半導体基板1上に投影したものの間隔
dが規定値以下、例えば3μm以下となるように、配線
が敷設されている。
半導体基板1上に多層配線が敷設された半導体装置にお
いて、上層配線、例えば第3層配線33に沿って、規定
層数以上、例えば1層以上存在する下層配線11、1
3、23、24を半導体基板1上に投影したものの間隔
dが規定値以下、例えば3μm以下となるように、配線
が敷設されている。
【0013】上層配線とは、例えば、半導体基板側から
3番目以上の配線層の配線をいう。
3番目以上の配線層の配線をいう。
【0014】本第2発明では、この半導体装置を得るた
めに、多層配線を配置設計する多層配線配置設計方法に
おいて、図1に示す如く、(S1)各層の配線のピッチ
が互いに同一であるとして、配線を配置し、(S2)配
置された上層配線に沿って規定層数以上の下層配線が存
在するかどうかを調べ、(S3)上層配線に沿って下層
配線が規定層数以上存在しない領域があれば、(S4)
上層配線に沿って規定層数以上存在する下層配線を上層
配線上に投影したものの間隔dが規定値以下となるよう
に、ダミーの下層配線を追加配置する。
めに、多層配線を配置設計する多層配線配置設計方法に
おいて、図1に示す如く、(S1)各層の配線のピッチ
が互いに同一であるとして、配線を配置し、(S2)配
置された上層配線に沿って規定層数以上の下層配線が存
在するかどうかを調べ、(S3)上層配線に沿って下層
配線が規定層数以上存在しない領域があれば、(S4)
上層配線に沿って規定層数以上存在する下層配線を上層
配線上に投影したものの間隔dが規定値以下となるよう
に、ダミーの下層配線を追加配置する。
【0015】図2は、図8における第1層配線10と1
1との間隔dと、層間絶縁膜3の領域Cと領域Dの間の
段差hとの関係を示す。但し、第1層配線10及び11
の幅及び厚さ、層間絶縁膜2及び3の厚さはいずれも
1.0μm程度である。
1との間隔dと、層間絶縁膜3の領域Cと領域Dの間の
段差hとの関係を示す。但し、第1層配線10及び11
の幅及び厚さ、層間絶縁膜2及び3の厚さはいずれも
1.0μm程度である。
【0016】この図のように、配線間隔dを小さくすれ
ば段差hが小さくなることは公知であるが、本発明者
は、段差hを0.6μm以下にすれば、任意の領域にお
いて第3層配線をほぼ同一幅にエッチングすることがで
きることを知見した。段差hを0.6μm以下にするに
は、図2から配線間隔dをd≦3.0μmとすればよい
ことがわかる。このような関係は、図4の配線間隔dと
段差hについても同様であり、一般に、前記但し書きの
条件の下では、配線間隔dをd≦3.0μmとすれば、
任意の領域において第3層配線をほぼ同一幅にエッチン
グすることができることが判明した。
ば段差hが小さくなることは公知であるが、本発明者
は、段差hを0.6μm以下にすれば、任意の領域にお
いて第3層配線をほぼ同一幅にエッチングすることがで
きることを知見した。段差hを0.6μm以下にするに
は、図2から配線間隔dをd≦3.0μmとすればよい
ことがわかる。このような関係は、図4の配線間隔dと
段差hについても同様であり、一般に、前記但し書きの
条件の下では、配線間隔dをd≦3.0μmとすれば、
任意の領域において第3層配線をほぼ同一幅にエッチン
グすることができることが判明した。
【0017】本発明は4層以上の配線に対しても適用可
能であり、例えば4層配線で、かつ、配線の幅及び厚
さ、層間絶縁膜の厚さがいずれも1.0μm程度の場合
には、上記規定層数以上は2層以上であり、上記間隔d
の規定値は3.0μmである。
能であり、例えば4層配線で、かつ、配線の幅及び厚
さ、層間絶縁膜の厚さがいずれも1.0μm程度の場合
には、上記規定層数以上は2層以上であり、上記間隔d
の規定値は3.0μmである。
【0018】本発明によれば、任意の領域で上層配線を
ほぼ同一幅にエッチングすることができるので、上層配
線の幅及びピッチを低減して、配線密度を向上させるこ
とができる。
ほぼ同一幅にエッチングすることができるので、上層配
線の幅及びピッチを低減して、配線密度を向上させるこ
とができる。
【0019】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【0020】[第1実施例]図3は、第1実施例の3層
配線パターンを示す。図4は、図3のIV−IV線断面
を示す。
配線パターンを示す。図4は、図3のIV−IV線断面
を示す。
【0021】図3において、右上がりの斜線を付した第
1層配線10、11及び12は、半導体基板1上に互い
に平行に敷設され、左上がりの斜線を付した第2層配線
23及び24は、第1層配線10〜12の上方に層間絶
縁膜2を介して、第1層配線10〜12と直角な方向に
敷設されている。また、点々を付した第3層配線32、
33及び34は、第2層配線23及び24の上方に層間
絶縁膜3を介して敷設されている。
1層配線10、11及び12は、半導体基板1上に互い
に平行に敷設され、左上がりの斜線を付した第2層配線
23及び24は、第1層配線10〜12の上方に層間絶
縁膜2を介して、第1層配線10〜12と直角な方向に
敷設されている。また、点々を付した第3層配線32、
33及び34は、第2層配線23及び24の上方に層間
絶縁膜3を介して敷設されている。
【0022】第3層配線33の下方には、第1層配線1
1が第3層配線33の一部に対してしか敷設されていな
いので、第1層配線11と絶縁したダミーの第1層配線
13が、第1層配線11と配線間隔dだけ離れて敷設さ
れている。この配線間隔dは、d≦3μmとなってい
る。
1が第3層配線33の一部に対してしか敷設されていな
いので、第1層配線11と絶縁したダミーの第1層配線
13が、第1層配線11と配線間隔dだけ離れて敷設さ
れている。この配線間隔dは、d≦3μmとなってい
る。
【0023】これにより、第1層配線10〜13、第2
層配線23、24、第3層配線32〜34の幅及び間隔
を全て1μm程度にすることが可能となる。したがっ
て、半導体集積回路の集積密度を向上させることが可能
となる。
層配線23、24、第3層配線32〜34の幅及び間隔
を全て1μm程度にすることが可能となる。したがっ
て、半導体集積回路の集積密度を向上させることが可能
となる。
【0024】このような配線は、CADによる自動配線
においては、次のようにして配置設計することができ
る。
においては、次のようにして配置設計することができ
る。
【0025】(1)第1〜3層配線の配線ピッチは同一
であるとして、従来同様に配線を自動配置し、(2)配
置された第3層配線に沿って第1層配線又は第2層配線
が存在するかどうかを調べ、(3)第3層配線に沿って
第1層配線及び第2層配線の両方が存在しない領域があ
れば、(4)第3層配線に沿って第1層配線が配線間隔
d以上離れないように、この領域にダミーの第1層配線
を配置する。
であるとして、従来同様に配線を自動配置し、(2)配
置された第3層配線に沿って第1層配線又は第2層配線
が存在するかどうかを調べ、(3)第3層配線に沿って
第1層配線及び第2層配線の両方が存在しない領域があ
れば、(4)第3層配線に沿って第1層配線が配線間隔
d以上離れないように、この領域にダミーの第1層配線
を配置する。
【0026】[第2実施例]図5は、第2実施例の3層
配線パターンを示す。図6は、図5のVI−VI線断面
を示す。図3及び図4と同一構成要素には、同一符号を
付してその説明を省略する。
配線パターンを示す。図6は、図5のVI−VI線断面
を示す。図3及び図4と同一構成要素には、同一符号を
付してその説明を省略する。
【0027】この第2実施例では、図3のダミーの第1
層配線13の代わりに、ダミーの第2層配線25を敷設
している。この場合も、第2層配線25と第1層配線1
1とを絶縁させ、第2層配線25と第1層配線11の間
隔dをd≦3μmとしている。
層配線13の代わりに、ダミーの第2層配線25を敷設
している。この場合も、第2層配線25と第1層配線1
1とを絶縁させ、第2層配線25と第1層配線11の間
隔dをd≦3μmとしている。
【0028】このような配線は、CADによる自動配線
においては、次のようにして配置設計することができ
る。
においては、次のようにして配置設計することができ
る。
【0029】(1)第1〜3層配線の配線ピッチは同一
であるとして、従来同様に配線を自動配置し、(2)配
置された第3層配線に沿って第1層配線又は第2層配線
が存在するかどうかを調べ、(3)第3層配線に沿って
第1層配線及び第2層配線の両方が存在しない領域があ
れば、第3層配線に沿って第1層配線と第2層配線を第
3層配線上に投影して合わせたものが配線間隔d以上離
れないように、この領域にダミーの第2層配線を配置す
る。
であるとして、従来同様に配線を自動配置し、(2)配
置された第3層配線に沿って第1層配線又は第2層配線
が存在するかどうかを調べ、(3)第3層配線に沿って
第1層配線及び第2層配線の両方が存在しない領域があ
れば、第3層配線に沿って第1層配線と第2層配線を第
3層配線上に投影して合わせたものが配線間隔d以上離
れないように、この領域にダミーの第2層配線を配置す
る。
【0030】他の点は上記第1実施例と同一である。
【0031】
【発明の効果】以上説明した如く、本発明に係る半導体
装置及びその多層配線配置設計方法によれば、任意の領
域で上層配線をほぼ同一幅にエッチングすることができ
るので、上層配線の幅及びピッチを低減して、配線密度
を向上させることができるという優れた効果を奏し、半
導体集積回路の高集積化及び大規模化に寄与するところ
が大きい。
装置及びその多層配線配置設計方法によれば、任意の領
域で上層配線をほぼ同一幅にエッチングすることができ
るので、上層配線の幅及びピッチを低減して、配線密度
を向上させることができるという優れた効果を奏し、半
導体集積回路の高集積化及び大規模化に寄与するところ
が大きい。
【図1】本第2発明の多層配線配置設計方法の原理構成
を示すフローチャートである。
を示すフローチャートである。
【図2】図8における配線間隔dと段差hとの関係を示
す線図である。
す線図である。
【図3】本発明の第1実施例の3層配線パターン図であ
る。
る。
【図4】図3のIV−IV線断面図である。
【図5】本発明の第2実施例の3層配線パターン図であ
る。
る。
【図6】図5のVI−VI線断面図である。
【図7】段差が生ずる原因を説明するための配線断面図
である。
である。
【図8】段差が生ずる原因を説明するための配線断面図
である。
である。
【図9】従来の3層配線パターン図である。
1 半導体基板 2、3 層間絶縁膜 10〜13 第1層配線 20〜25 第2層配線 30〜35 第3層配線 h 段差 d 配線間隔
Claims (2)
- 【請求項1】 半導体基板(1)上に多層配線が敷設さ
れた半導体装置において、 上層配線(33)に沿って規定層数以上存在する下層配
線(11、13、23、24)を該半導体基板上に投影
したものの間隔(d)が規定値以下となるように、配線
が敷設されていることを特徴とする半導体装置。 - 【請求項2】 多層配線を配置設計する多層配線配置設
計方法において、 各層の配線のピッチが互いに同一であるとして、配線を
配置し、 配置された上層配線(33)に沿って、規定層数以上の
下層配線(11、13、23、24)が存在するかどう
かを調べ、 該上層配線に沿って該下層配線が規定層数以上存在しな
い領域があれば、該上層配線に沿って、規定層数以上存
在する下層配線を該上層配線上に投影したものの間隔
(d)が規定値以下となるように、ダミーの下層配線を
追加配置することを特徴とする多層配線配置設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3300906A JPH05144807A (ja) | 1991-11-16 | 1991-11-16 | 半導体装置及びその多層配線配置設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3300906A JPH05144807A (ja) | 1991-11-16 | 1991-11-16 | 半導体装置及びその多層配線配置設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05144807A true JPH05144807A (ja) | 1993-06-11 |
Family
ID=17890555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3300906A Withdrawn JPH05144807A (ja) | 1991-11-16 | 1991-11-16 | 半導体装置及びその多層配線配置設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05144807A (ja) |
-
1991
- 1991-11-16 JP JP3300906A patent/JPH05144807A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3917683B2 (ja) | 半導体集積回路装置 | |
JPH0644593B2 (ja) | 半導体集積回路装置 | |
KR910007900B1 (ko) | 반도체 집적회로장치 | |
JPH05144807A (ja) | 半導体装置及びその多層配線配置設計方法 | |
JP2738145B2 (ja) | 半導体装置 | |
JP2762844B2 (ja) | 半導体装置 | |
JP3124085B2 (ja) | 半導体装置 | |
KR20010007566A (ko) | 반도체 장치에서의 다층 배선구조 및 그 제조방법 | |
JPS63260054A (ja) | 半導体集積回路装置 | |
JP2630845B2 (ja) | 半導体集積回路 | |
JPH05275531A (ja) | 半導体装置のレイアウト方法 | |
US7152313B2 (en) | Package substrate for integrated circuit and method of making the substrate | |
JP2000164696A (ja) | 多層配線構造 | |
JPS6180836A (ja) | 多層配線を有する半導体装置 | |
JPS6148779B2 (ja) | ||
JP2877003B2 (ja) | 自動配線経路決定方法 | |
JPS6043845A (ja) | 多層配線部材の製造方法 | |
KR960003003B1 (ko) | 초고집적 반도체장치 | |
JPS6211505B2 (ja) | ||
JPH06334157A (ja) | 集積回路とその製造方法 | |
JP2551077B2 (ja) | 半導体集積回路装置 | |
JPH0536849A (ja) | 半導体装置 | |
JPH05291257A (ja) | 半導体装置 | |
JPH08124928A (ja) | 半導体集積回路 | |
JPH0416021B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |