DE69033802T2 - Verfahren zur Herstellung eines Leitermusters einer integrierten Schaltungshalbleiteranordnung - Google Patents

Verfahren zur Herstellung eines Leitermusters einer integrierten Schaltungshalbleiteranordnung

Info

Publication number
DE69033802T2
DE69033802T2 DE69033802T DE69033802T DE69033802T2 DE 69033802 T2 DE69033802 T2 DE 69033802T2 DE 69033802 T DE69033802 T DE 69033802T DE 69033802 T DE69033802 T DE 69033802T DE 69033802 T2 DE69033802 T2 DE 69033802T2
Authority
DE
Germany
Prior art keywords
hole
wiring
width
connection
misalignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69033802T
Other languages
English (en)
Other versions
DE69033802D1 (de
Inventor
Masahiro Abe
Yasukazu Mase
Tomie Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69033802D1 publication Critical patent/DE69033802D1/de
Application granted granted Critical
Publication of DE69033802T2 publication Critical patent/DE69033802T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Bilden eines Drahtmusters in einer integrierten Halbleiterschaltungsvorrichtung.
  • Aus EP 0 166 344 ist eine Emitter-Kontaktstruktur bekannt, die eine Kontaktöffnung und einen Kontaktstreifen in der und um die Kontaktöffnung aufweist. Ein Rand zwischen der Öffnung und dem Verdrahtungsteil des Streifens ist derart gezeigt, daß er größer als die übrigen Ränder des Streifens um die Öffnung ist.
  • Herkömmlicherweise wird ein Anpassungsspielraum zwischen einem Verbindungsloch (z. B. einem Kontaktloch oder einem Durchgangsloch) und einer Verdrahtung um die Kontaktlöcher auf gleiche Weise eingestellt, um die Abweichung zu kompensieren, die beim Schritt einer Lithographie zufällig in jeder Richtung auftritt. Wenn die Abweichung Null ist, erfolgt um eine Breite H beim Umfang bzw. bei der Peripherie des Verbindungslochs eine Ausbildung gleicher Breite, wie es in den Fig. 1A und 1B gezeigt ist, die ein Verbindungsloch 11, eine Verdrahtungsschicht 12 und eine Zwischenschicht- Isolierschicht 13 darstellen.
  • Wie es in Fig. 1B gezeigt ist, ist eine Kerbe S in der Verdrahtungsschicht am Verbindungsloch 11 ausgebildet. Wenn elektrischer Strom durch das Verbindungsloch 11 fließt, erhöht sich ein Widerstand gegenüber dem Strom bei dem Abschnitt, wo die Kerbe S angeordnet ist. Der Verdrahtungswiderstand um das Verbindungsloch 11 (der hierin nachfolgend "Verbindungslochwiderstand" genannt wird) kann durch ein in Fig. 2 gezeigtes Ersatzschaltbild ersetzt werden, das so entwickelt ist, daß dann, wenn eine Abweichung zwischen dem Verbindungsloch 11 und dem Muster der Verdrahtung 12 Null ist, Strompfade I&sub2; und I&sub2;' auf der Seite einer Ausdehnung der Verdrahtung breit genug werden.
  • In Wirklichkeit kann jedoch aufgrund eines Anpassungsfehlers α beim Schritt einer Musteranpassung eine Vielfalt von Abweichungen zwischen dem Verbindungsloch 11 und der Verdrahtungsschicht 12 auftreten.
  • Die Fig. 3A bis 3C stellen mehrere Beispiele einer Anpassungsabweichung zwischen dem Verbindungsloch 11 und der Verdrahtungsschicht 12 dar.
  • Fig. 3A zeigt einen Fall, in welchem das Verbindungsloch 11 in der Richtung entgegengesetzt zur Seite einer Ausdehnung der Verdrahtung abweicht. In diesem Fall werden dann, wenn die Rundumbreite B&sub1; schmäler wird, Widerstände R&sub3; und R&sub3;' unvermeidlich größer. Jedoch weist ein elektrischer Strom 13, der durch die Widerstände beeinflußt wird, einen sehr kleinen Teil des Gesamtstroms auf. Weiterhin werden dann, wenn die Rundumbreite B&sub2; breiter wird, Widerstände R&sub2; und R&sub2;' kleiner. Daher gibt es wenig Änderung in bezug auf den Verbindungslochwiderstand als Ganzes.
  • Fig. 3B zeigt einen Fall, in welchem das Verbindungsloch 11 in der vertikalen Richtung in Richtung zur Seite einer Ausdehnung der Verdrahtung abweicht. In diesem Fall wird die Rundumbreite C&sub1; schmaler und wird die Rundumbreite C&sub2; breiter. Daher werden Widerstände (R&sub2; + R&sub3;) und (R&sub2;' + R&sub3;') jeweils größer und kleiner, um einander dadurch auszulöschen, so daß der Verbindungslochwiderstand als Ganzes nur geringfügig beeinflußt wird.
  • Fig. 3C zeigt einen Fall, in welchem das Verbindungsloch 11 in Richtung zur Seite einer Ausdehnung der Verdrahtung abweicht. In diesem Fall wird die Rundumbreite B&sub2; schmaler und werden die effektiven Strompfade I&sub2; und I&sub2;' schmaler, wodurch der Verbindungslochwiderstand unvermeidlich größer wird. Genauer gesagt fließt ein Strom durch alle Widerstände r&sub1;, R&sub2; und R&sub3;. Wenn die Rundumbreite B&sub2; schmaler wird, werden die durch die Widerstände R&sub2; und R&sub2;' fließenden Ströme I&sub2; und I&sub2;' kleiner und wird der durch den Widerstand r&sub1; fließende Strom i&sub1;, der aufgrund einer Vorrichtungsstruktur hoch wird, größer. Daher beeinflußt die Anpassungsabweichung den Verbindungslochwiderstand direkt, und eine Auftrennung der Verdrahtung aufgrund einer Wärmeemission oder einer Elektromigration kann bei der Kerbe S auftreten.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Auswählen von Breiten von Rändern zu schaffen, so daß der Verbindungslochwiderstand selbst dann nicht größer wird, wenn eine Anpassungsabweichung zwischen einem Verbindungsloch, wie beispielsweise einem Kontaktloch oder einem Durchgangsloch, und einer Verdrahtungsschicht auftritt.
  • Diese Aufgabe wird gelöst, wie es in den Ansprüchen 1 und 4 definiert ist.
  • Zum Erreichen der oben angegebenen Aufgabe wird ein Anpassungsspielraum für das Verbindungsloch auf der Verdrahtungsteilseite um eine vorbestimmte Breite breiter als der reguläre Anpassungsspielraum ausgebildet, mit welcher ein erforderliches Ergebnis einer erfolgreichen Anpassung sichergestellt werden kann.
  • Diese Erfindung kann vollständiger aus der folgenden detaillierten Beschreibung verstanden werden, wenn sie in Zusammenhang mit den beigefügten Zeichnungen genommen wird, wobei:
  • Fig. 1A eine Draufsicht auf das Verdrahtungsmuster der herkömmlichen integrierten Halbleiterschaltungsvorrichtung ist;
  • Fig. 1B eine Querschnittsansicht der obigen Fig. 1A entlang der Linie P-P' ist;
  • Fig. 2 ein Ersatzschaltbild des Verdrahtungswiderstands einer Verdrahtung nahe dem Verbindungsloch, wie beispielsweise einem Kontaktloch oder einem Durchgangsloch ist;
  • Fig. 3A-3C Querschnittsansichten von Beispielen einer Anpassungsabweichung zwischen dem Verbindungsloch und der Verdrahtung sind;
  • Fig. 4 eine Draufsicht auf ein Verdrahtungsmuster einer integrierten Halbleiterschaltungsvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
  • Fig. 5 eine Beziehung zwischen dem Anpassungsabweichungsbetrag und dem Verbindungslochwiderstand in bezug auf die herkömmliche Halbleitervorrichtung und die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist;
  • Fig. 6 eine Draufsicht ist, die ein Verdrahtungsmuster einer integrierten Halbleiterschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist; und
  • Fig. 7 eine Draufsicht ist, die ein Verdrahtungsmuster einer integrierten Halbleiterschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • Ein Verdrahtungsmuster einer integrierten Halbleiterschaltungsvorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen und ihre Erklärungen weggelassen werden.
  • Fig. 4 zeigt ein Verdrahtungsmuster einer integrierten Halbleiterschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, die ein Halbleitersubstrat 21, ein Verbindungsloch 22, eine Verdrahtungsschicht 22, eine Verdrahtungsbreite A, Anpassungsspielräume zwischen dem Verbindungsloch und der Verdrahtungsschicht B und C, einen Verdrahtungsteil P und einen Anschlußteil Q aufweist.
  • Das Verbindungsloch 22, wie beispielsweise ein Kontaktloch oder ein Durchgangsloch, ist im Halbleitersubstrat 21 ausgebildet, und die Verdrahtungsschicht 23 ist um das Verbindungsloch 22 ausgebildet. Die Verdrahtungsschicht 22 besteht aus Verdrahtungsteil P, der ein Verdrahtungsteil ist, der sich in einer Richtung von einer Seite des quadratförmigen Verbindungslochs 22 aus erstreckt, und ein Anschlußteil Q, der ein Verdrahtungsteil ist, der benachbart zum Anschlußloch 22 angeordnet ist. Der Anpassungsspielraum B auf der Seite des Verdrahtungsteils P des Anschlußteils Q ist so ausgebildet, daß er eine vorbestimmte Breite hat, was anders ausgedrückt eine Breite ist, mit welcher ein ausreichender Strompfad erhalten werden kann, wenn die Anpassungsabweichung der Verdrahtungsschicht 23 auf Null eingestellt ist. Der Anpassungsspielraum B auf der Seite des Verdrahtungsteils P ist so eingestellt, daß er eine vorbestimmte Breite ist, die breiter als der reguläre Anpassungsspielraum ist, um die nötige Anpassungseffizienz abzudecken. Der Anpassungsspielraum C auf den Seiten, die andere als die Seite des Verdrahtungsteils P sind, ist auf eine geeignete Breite eingestellt, so daß das Muster der Verdrahtungsschicht 23 nicht zu groß wird.
  • Beispielsweise sollte unter der Annahme, daß die minimale Rundumbreite der Seite des Verdrahtungsteils P zum Erhalten eines ausreichenden elektrischen Strompfads etwa 1,0 Mikron ist, wenn die erforderliche Ergiebigkeit des erfolgreichen Spielraums 3 σ ist (σ ist ein Wert für eine Dispersion in der Normalverteilung) und die vorbestimmte Breite, mit welcher 3 σ sichergestellt werden kann, etwa 0,5 Mikron ist, der Spielraum B auf der Seite des Verdrahtungsteils P auf etwa 1,5 Mikron eingestellt werden, um einen ausreichenden Strompfad zu erhalten. Wenn die Anpassungsabweichung der Verdrahtung Null ist, ist die Rundumbreite etwa 1,5 Mikron, wie sie ursprünglich für die Breite des Anpassungsspielraums B entwickelt ist. Selbst dann, wenn die Anpassungsabweichung der Verdrahtung so groß wie 0,5 Mikron in der Richtung entgegengesetzt zum Verdrahtungsteil P ist, kann die Rundumbreite von etwa 1,0 Mikron sichergestellt werden.
  • Die Anpassungsspielräume C für die Seiten, die andere als die Seite des Verdrahtungsteils P sind, werden auf etwa 0,7 Mikron eingestellt, um eine Rundumbreite von beispielsweise mindestens etwa 0,2 Mikron zu erhalten. Dies ist so, weil dann, wenn die Breite der Anpassungsspielräume C auf dieselbe wie diejenige des Anpassungsspielraums B eingestellt wird, die Größe des Verdrahtungsmusters der Verdrahtungsschicht 23 um das Verbindungsloch 22 sehr groß wird, wodurch das Integrationsausmaß verringert wird. Die Anpassungsspielräume, die andere als derjenige der Seite des Verdrahtungsteils P sind, sollten nur auf eine minimal nötige Breite eingestellt werden, so daß das Verdrahtungsmuster nicht zu groß wird. Bei diesem Ausführungsbeispiel ist die Verdrahtungsbreite A auf etwa 2 Mikron eingestellt und ist die Größe des Verbindungslochs auf etwa 3,0 · 3,0 Mikron eingestellt.
  • Gemäß einer solchen Struktur wird der Anpassungsspielraum B der Seite des Verdrahtungsteils B um eine vorbestimmte Breite breiter als der vorbestimmte Spielraum eingestellt, um die Anpassungsabweichung selbst in dem Fall abzudecken, in welchem die Verdrahtungsschichtbreite in der Richtung entgegengesetzt zur Seite des Verdrahtungsteils P abweicht. Insbesondere kann selbst dann, wenn die Verdrahtungsschicht 23 in der Richtung entgegengesetzt zur Seite des Verdrahtungsteils P abweicht, eine ausreichende Rundumbreite innerhalb des Bereichs der erfolgreichen Ergiebigkeit eines Anpassungsspielraums erhalten werden, so daß der Kontaktlochwiderstand nicht erhöht wird.
  • In der Zwischenzeit wurde der Verbindungslochwiderstand, bei welchem die Verdrahtungsschicht 23 den Anpassungsspielraum B von etwa 1,5 Mikron und den Anpassungsspielraum C von etwa 0,7 Mikron enthält, gemessen, und das Ergebnis ist in Fig. 5 gezeigt, wie es durch eine gerade Linie 11 dargestellt ist. Wie es durch die Linie 11 dargestellt ist, wurde dann, wenn der Abweichungsbetrag in der Richtung entgegengesetzt zur Seite des Verdrahtungsteils P innerhalb von 1,0 Mikron ist, anders ausgedrückt die Rundumbreite im Bereich von 0,5-1,5 Mikron in der Verdrahtungsschicht 23 ist, keine Inkrementierung in bezug auf den Verbindungslochwiderstand erfaßt. Weiterhin wurde der Verbindungslochwiderstand in dem Fall, in welchem die Anpassungsspielräume für alle Seiten des Verbindungslochs 22 auf etwa 1,0 Mikron gleich eingestellt sind, gemessen, und das Ergebnis ist in dieser Figur auch gezeigt, wie es durch eine Kurve I dargestellt ist.
  • Die vorliegende Erfindung wurde auf einen Bipolar-LSI (einen A/D-Wandler) mit 4.500 Elementen angewendet, und es wurde keine Dekrementierung in bezug auf das Integrationsausmaß erfaßt.
  • Fig. 6 zeigt ein Verdrahtungsmuster einer integrierten Halbleiterschaltungsvorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie es in dieser Fig. 6 gezeigt ist, ist das Verbindungsloch 22, wie beispielsweise ein Kontaktloch oder ein Durchgangsloch, auf dem Halbleitersubstrat 21 ausgebildet, und die Verdrahtungsschicht 23 ist auf dem Verbindungsloch 22 ausgebildet. In der Verdrahtungsschicht 23 sind der Verdrahtungsteil P und der Kontaktteil Q so verbunden, daß ein spitzer Winkel (&pi;/2< &theta;< &pi;) dazwischen gebildet wird. Das oben angegebene erste Ausführungsbeispiel ist ein Fall, in welchem der Verdrahtungsteil P und der Kontaktteil Q unter einem rechten Winkel verbunden sind.
  • Der Anpassungsspielraum B der Seite des Verdrahtungsteils P ist breiter als eine vorbestimmte Breite ausgebildet, um einen ausreichenden Strompfad sicherzustellen, wenn die Anpassungsabweichung eines Anpassungsmusters auf Null eingestellt ist. Detailliert ist der Anpassungsspielraum B um eine vorbestimmte Breite breiter als der vorbestimmte Anpassungsspielraum C ausgebildet, was die erforderliche Ergiebigkeit eines erfolgreichen Spielraums sicherstellt.
  • Beispielsweise soll angenommen sein, daß die minimale Rundumbreite der Seite des Verdrahtungsteils P zum Erhalten eines ausreichenden elektrischen Strompfads etwa 1,0 Mikron ist. Wenn die erforderliche Ergiebigkeit des erfolgreichen Spielraums 3 &sigma; ist (&sigma; ist ein Wert einer Dispersion bei der Normalverteilung) und die vorbestimmte Breite, mit der 3 &sigma; sichergestellt werden kann, etwa 0,5 Mikron ist, sollte der Spielraum B auf der Seite des Verdrahtungsteils P auf etwa 1,5 Mikron eingestellt werden, um einen ausreichenden Strompfad zu erhalten. Weiterhin sind die Anpassungsspielräume, die andere als die Seite des Verdrahtungsteils P sind, derart entwickelt werden, daß sie 0,7 Mikron sind, um eine Rundumbreite von beispielsweise mindestens etwa 0,2 Mikron zu erhalten.
  • Mit einer solchen Struktur wird dann, wenn die Verdrahtungsschicht in der Richtung entgegengesetzt zum Verdrahtungsteil P abweicht, die Rundumbreite der Seite des Verdrahtungsteils P bis zu der tatsächlichen Anpassungsabweichung mal sin &theta; (wenn &theta; = 3&pi;/4, 1/ 2) kleiner wird.
  • Daher wird selbst dann, wenn die Verdrahtungsschicht 23 vom Verdrahtungsteil P weg verschoben wird, eine ausreichend große Rundumbreite sichergestellt, solange der Winkel &theta; geeignet bestimmt wird. Jedoch wird der Anpassungsspielraum B im voraus um eine vorbestimmte Breite, mit welcher die tatsächliche Anpassungsabweichung abgedeckt werden kann, breiter als der vorbestimmte Anpassungsspielraum ausgebildet. Daher kann selbst dann, wenn die Verdrahtungsschicht 23 in der Richtung entgegengesetzt zur Seite des Verdrahtungsteils P abweicht, die nötige Rundumbreite erhalten werden, und daher erhöht sich der Verbindungslochwiderstand nicht.
  • Als letztes enthalten die oben beschriebenen Ausführungsbeispiele die Fälle, in welchen es nur einen Verdrahtungsteil P gibt. Jedoch kann die vorliegende Erfindung natürlich auf den Fall angewendet werden, bei welchem es mehr als einen Verdrahtungsteil P gibt, wie es beispielsweise in Fig. 7 gezeigt ist. In diesem Fall wird es auch keinerlei Problem geben, wenn die Anpassungsspielräume B jedes der Verdrahtungsteile um eine Breite, mit welcher eine erforderliche Ergiebigkeit hergestellt werden kann, breiter als ein vorbestimmter Anpassungsspielraum ausgebildet wird.
  • Bezugszeichen in den Ansprüchen sind für ein besseres Verstehen beabsichtigt und sollen den Schutzumfang nicht beschränken.

Claims (3)

1. Verfahren zum Ausbilden eines Verdrahtungsmusters in einer integrierten Halbleiterschaltungsvorrichtung, wobei das Verdrahtungsmuster einen Verbindungsteil (Q) hat, der auf einem Verbindungsloch (22) angeordnet ist, und einen Verdrahtungsteil (P), der sich von einer Verdrahtungsteilseite des Verbindungsteils (Q) erstreckt, wobei das Verfahren die folgenden Schritte aufweist:
- Auswählen der Breite von Verbindungsteilrändern (B, C) zwischen der Peripherie des Verbindungsteils (Q), der auszubilden ist, und der Peripherie des Lochs (22), wie es erforderlich ist, um eine Fehlausrichtung des Verbindungsteils in bezug auf die Stelle des Lochs anzupassen, welche Fehlausrichtung zufällig auftreten kann, wenn der Verbindungsteil ausgebildet wird; und
- Ausbilden des Verbindungsteils (Q) in dem und um das Loch, ohne das Loch aufzufüllen, so daß eine Kerbe (S) in dem Teil des Verbindungsteils (Q) ausgebildet wird, der im Loch (22) angeordnet ist, und wobei sich der Verbindungsteil (P) von dem Loch (22) aus erstreckt;
dadurch gekennzeichnet, daß
- im Schritt des Auswählens der Breite der Verbindungsteilränder die Breite des Randes (B) auf der Verdrahtungsteilseite des Verbindungsteils (Q) derart ausgewählt wird, daß sie größer als die Breite ist, die zum Anpassen einer Fehlausrichtung erforderlich ist, die für die übrigen Ränder (C) des Verbindungsteils (Q) ausgewählt worden ist;
- die Breite des Randes (B) auf der Verdrahtungsteilseite des Verbindungsteils (Q) um einen Betrag größer ausgewählt wird, so daß dann, wenn die Fehlausrichtung in einer Richtung entgegengesetzt zur Verdrahtungsteilseite auftritt, der elektrische Widerstand des Verbindungslochs sich in bezug auf den elektrischen Widerstandswert des Verbindungslochs nicht erhöhen wird, wenn es keine Fehlausrichtung gibt.
2. Verfahren nach Anspruch 1, wobei der Rand der Verdrahtungsteilseite eine Breite von etwa 1,5 Mikron hat und die übrigen Verbindungsteilränder eine Breite von etwa 1,0 Mikron haben.
3. Verfahren zum Ausbilden eines Verdrahtungsmusters in einer integrierten Halbleiterschaltungsvorrichtung, wobei das Verdrahtungsmuster einen Verbindungsteil (Q) hat, der an einem Verbindungsloch (22) angeordnet ist, und einen Verdrahtungsteil (P), der einen kegelförmigen Teil hat, der sich von einer Verdrahtungsteilseite des Verbindungsteils (Q) aus erstreckt, wobei das Verfahren die folgenden Schritte aufweist:
- Auswählen der Breite von Verbindungsteilrändern (B, C) zwischen der Peripherie des auszubildenden Verbindungsteils (Q) und der Peripherie des Lochs (22), wie es erforderlich ist, um eine Fehlausrichtung des Verbindungsteils in bezug auf die Stelle des Lochs anzupassen, welche Fehlausrichtung zufällig auftreten kann, wenn der Verbindungsteil gebildet wird; und
- Ausbilden des Verbindungsteils (Q) in dem und um das Loch, ohne das Loch aufzufüllen, so daß eine Kerbe (S) in demjenigen Teil des Verbindungsteils (Q) ausgebildet wird, der im Loch (22) angeordnet ist, und wobei sich der Verdrahtungsteil (P) von dem Loch (22) aus erstreckt;
wobei
- im Schritt des Auswählens der Breite der Verbindungsteilränder der kürzeste Abstand (B) zwischen der Peripherie des kegelförmigen Teils des Verdrahtungsteils (P) und der Peripherie des Lochs (22) größer als die Breite ausgewählt wird, die zum Anpassen einer Fehlausrichtung erforderlich ist, die für die übrigen Ränder (C) des Verbindungsteils (Q) ausgewählt worden ist;
- der kürzeste Abstand (B) um einen Betrag größer ausgewählt wird, so daß dann, wenn die Fehlausrichtung in einer Richtung entgegengesetzt zur Verdrahtungsteilseite auftritt, der elektrische Widerstand des Verbindungslochs sich in bezug auf den elektrischen Widerstandswert des Verbindungslochs nicht erhöhen wird, wenn es keine Fehlausrichtung gibt.
DE69033802T 1989-11-10 1990-11-07 Verfahren zur Herstellung eines Leitermusters einer integrierten Schaltungshalbleiteranordnung Expired - Lifetime DE69033802T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1293490A JPH03154341A (ja) 1989-11-10 1989-11-10 半導体装置

Publications (2)

Publication Number Publication Date
DE69033802D1 DE69033802D1 (de) 2001-10-25
DE69033802T2 true DE69033802T2 (de) 2002-04-04

Family

ID=17795414

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69034215T Expired - Lifetime DE69034215T2 (de) 1989-11-10 1990-11-07 Leitermuster einer integrierten Halbleiterschaltungsanordnung
DE69033802T Expired - Lifetime DE69033802T2 (de) 1989-11-10 1990-11-07 Verfahren zur Herstellung eines Leitermusters einer integrierten Schaltungshalbleiteranordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69034215T Expired - Lifetime DE69034215T2 (de) 1989-11-10 1990-11-07 Leitermuster einer integrierten Halbleiterschaltungsanordnung

Country Status (5)

Country Link
US (4) US5126819A (de)
EP (2) EP0702407B1 (de)
JP (1) JPH03154341A (de)
KR (1) KR930010077B1 (de)
DE (2) DE69034215T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3801331C2 (de) * 1988-01-19 1999-04-08 Gefinex Gmbh Zielscheibe zum Bogenschießen
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
EP0480580A3 (en) * 1990-09-10 1992-09-02 Canon Kabushiki Kaisha Electrode structure of semiconductor device and method for manufacturing the same
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
KR100215847B1 (ko) * 1996-05-16 1999-08-16 구본준 반도체 장치의 금속 배선 및 그의 형성 방법
US6081035A (en) * 1996-10-24 2000-06-27 Tessera, Inc. Microelectronic bond ribbon design
DE19743264C2 (de) * 1997-09-30 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
US7183653B2 (en) * 2003-12-17 2007-02-27 Intel Corporation Via including multiple electrical paths
US8089160B2 (en) * 2007-12-12 2012-01-03 International Business Machines Corporation IC interconnect for high current
JP5552261B2 (ja) * 2009-05-12 2014-07-16 パナソニック株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196443A (en) * 1978-08-25 1980-04-01 Rca Corporation Buried contact configuration for CMOS/SOS integrated circuits
US4381215A (en) * 1980-05-27 1983-04-26 Burroughs Corporation Method of fabricating a misaligned, composite electrical contact on a semiconductor substrate
JPS57112027A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of semiconductor device
JPS57201171A (en) * 1981-06-02 1982-12-09 Meinan Mach Works Inc Polishing device
JPS5914649A (ja) * 1982-07-16 1984-01-25 Nec Corp 半導体装置
JPS59169150A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 多層配線構造
JPS59188149A (ja) * 1984-04-02 1984-10-25 Hitachi Ltd 半導体装置
JPS60208845A (ja) * 1984-04-02 1985-10-21 Oki Electric Ind Co Ltd 半導体装置の配線形成法
US4577212A (en) * 1984-06-29 1986-03-18 International Business Machines Corporation Structure for inhibiting forward bias beta degradation
JPS61131469A (ja) * 1984-11-29 1986-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS61194848A (ja) * 1985-02-25 1986-08-29 Hitachi Ltd 半導体装置
JPS60242643A (ja) * 1985-03-22 1985-12-02 Hitachi Ltd 電子部品の配線
JPS6378554A (ja) * 1986-09-20 1988-04-08 Mitsubishi Electric Corp 半導体装置
US4812419A (en) * 1987-04-30 1989-03-14 Hewlett-Packard Company Via connection with thin resistivity layer
JPS63292672A (ja) * 1987-05-26 1988-11-29 Nec Corp 半導体装置
JPH01191914A (ja) * 1988-01-27 1989-08-02 Toshiba Corp コンピュータシステム
JPH01191195A (ja) * 1988-01-27 1989-08-01 Toshiba Corp 表示システム
JPH01305531A (ja) * 1988-06-03 1989-12-08 Nec Corp 改良されたボンディングパッドを有する半導体装置
JPH0277090A (ja) * 1988-09-13 1990-03-16 Toshiba Corp 表示構成設定方式
JPH0379059A (ja) * 1989-08-22 1991-04-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH03154341A (ja) * 1989-11-10 1991-07-02 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
DE69033802D1 (de) 2001-10-25
KR910010688A (ko) 1991-06-29
US5523627A (en) 1996-06-04
EP0427226B1 (de) 2001-09-19
DE69034215T2 (de) 2006-09-21
EP0702407B1 (de) 2006-01-11
EP0427226A2 (de) 1991-05-15
US5126819A (en) 1992-06-30
DE69034215D1 (de) 2006-04-06
JPH0578172B2 (de) 1993-10-28
EP0427226A3 (en) 1991-08-21
USRE37059E1 (en) 2001-02-20
EP0702407A3 (de) 1997-01-29
US5411916A (en) 1995-05-02
EP0702407A2 (de) 1996-03-20
KR930010077B1 (ko) 1993-10-14
JPH03154341A (ja) 1991-07-02

Similar Documents

Publication Publication Date Title
DE69526971T2 (de) Verbesserungen an keramischen chip-sicherungen
DE2637667C2 (de) Halbleiteranordnung
DE69433543T2 (de) Halbleitervorrichtung.
DE69403981T2 (de) Montagestruktur von Kondensatoren für Leiterplatten
DE69033802T2 (de) Verfahren zur Herstellung eines Leitermusters einer integrierten Schaltungshalbleiteranordnung
DE112006002516T5 (de) Chip-Widertand
DE3128409A1 (de) Gedruckte schaltungsplatte
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE69933038T2 (de) Leitfähiger kontakt
DE102009022096A1 (de) Chip-Widerstand und Verfahren zur Herstellung desselben
CH661142A5 (de) Aktiver stromsensor.
DE69111022T2 (de) Eine Halbleiteranordnung mit zwei integrierten Schaltungspackungen.
DE3535923A1 (de) Substrathaltender aufbau
DE69935566T2 (de) Gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
DE4415387A1 (de) Elektrischer Koaxialverbinder
DE69419127T2 (de) Filmträgerband für automatische Bandmontage
DE10205698A1 (de) Leuchtdiode und Verfahren zur Herstellung Derselben
DE69318937T2 (de) Mehrschicht Leiterrahmen für eine Halbleiteranordnung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE69013646T2 (de) Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips.
DE68906160T2 (de) Gedruckte Schaltungsplatte.
DE4328474A1 (de) Struktur zur Verbindung mehrerer Schichten einer Halbleitereinrichtung
DE2840278A1 (de) Einstellbare daempfungsvorrichtung
DE3853673T2 (de) Automatische Bandmontage-Packung.
DE112018007169T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition