KR930002827A - 파워 온 검출회로 - Google Patents

파워 온 검출회로 Download PDF

Info

Publication number
KR930002827A
KR930002827A KR1019920012361A KR920012361A KR930002827A KR 930002827 A KR930002827 A KR 930002827A KR 1019920012361 A KR1019920012361 A KR 1019920012361A KR 920012361 A KR920012361 A KR 920012361A KR 930002827 A KR930002827 A KR 930002827A
Authority
KR
South Korea
Prior art keywords
voltage level
power supply
signal
supply voltage
power
Prior art date
Application number
KR1019920012361A
Other languages
English (en)
Other versions
KR970005128B1 (ko
Inventor
야스지 고시까와
다까히로 하라
다다히꼬 스기바야시
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR930002827A publication Critical patent/KR930002827A/ko
Application granted granted Critical
Publication of KR970005128B1 publication Critical patent/KR970005128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

파워 온 검출회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 전원 전압 레벨이 서서힝 상승할 때 파워온 검출 회로의 회로 작동을 도시하는 그래프.
제6도는 본 발명에 따른 다른 파워온 검출 회로에 통합된 모니터 회로의 회로 배열을 도시하는 회로도.
제7도는 제6도에 도시된 파워온 검출 회로에 공급되는 전원 전압 레벨, 스텝다운 전원 전압 레벨 및 기준 전압 레벨을 도시하는 그래프.

Claims (10)

  1. 전원 공급 라인(LVcc)상의 전원 전압 레벨(Vcc)로부터 스텝다운 전원 전압 레벨(Vint)을 발생하도록 작동하는 스텝다운회로(15)와 연관되고, 상기 스텝다운 전원 전압 레벨이 제1정전압레벨(V1)로 상승하고, 상기 전원 전압 레벨이 상기 제1정전압보다 높은 제2정전압 레벨(V2)로 상승하며, a)상기 전원 공급 라인과 결합되고, 상기 전원 전압 레벨이 설정된 전압 레벨을 초과할 때 타이밍 신호(TMG)를 발생하는 작동을 하는 타이밍 발생 유니트(11)를 포함하는 파워온 검출 회로에 있어서, b)상기 스텝다운 전원 전압 레벨과 상기 전원 전압 레벨로 부터 발생된 기준 전압 레벨(Vref)을 비교하는 작동을 하되 상기 기준 전압 레벨을 상기 기준 전압 레벨보다 빠르게 상기 제1정전압 레벨로 상승하며, 상기 스텝다운 전원 전압 레벨이 상기 기준 전압 레벨에 미칠 때 인 에이블 신호(EBL)를 발생하는 모니터 유니트(12/22)와, c)상기 인 에이블 신호로 인에이블되고, 상기 타이밍 신호와 상기 인에이블 신호가 함께 존재할 때 파워온 신호(PON)를 발생하는 신호 발생 유니트(13)를 구비하는 것을 특징으로 하는 파워온 검출 회로.
  2. 제1항에 있어서, 상기 타이밍 신호 발생 유니트(11)는 a-1)상기 전원 전압 레벨을 공급받아서 보조 스텝다운 전압레벨을 발생하는 분압기(11a)와,a-2)상기 전원 전압 레벨과 상기 보조 스텝다운 전압 레벨을 공급받고, 상기 보조 스텝다운 전압 레벨이 상기 설정 전압 레벨에 대응하는 설정된 문턱 레벨을 초가하는지의 여부를 알기 위해 상기 보조 스텝다운 전압레벨을 조정하는 문턱 회로(11b)와, a-3)상기 보조 스텝다운 전압레벨이 상기 설정된 임계 레벨을 초과할 때 상기 타이밍 신호를 발생하는 작동을 하는지 구동 회로(11c)를 포함하는 파워온 검출회로.
  3. 제1항에 있어서, 상기 모니터 유니트는 b-1)상기 스텝다운 전원 전압레벨이 상기 기준 전압 레벨에 미치는지의 여부를 알기 위하여, 상기 스텝다운 전원 전압 레벨과 상기 기준 전압 레벨을 비교하는 작동을 하는 차동 증폭회로(12b/12c/12d/12e/12f)와, b-2)상기 스텝다운 전원 전압 레벨이 상기 기준 전압 레벨에 미칠 때 상기 인에이블를 발생하는 작동을 하는 인에이블 신호 발생수단(12a) 포함하는 파워온 검출 회로.
  4. 제3항에 있어서, 상기 차동 증폭 회로는 상기 전원 공급 라인과 공통 노드(N1)사이에 결합된 제1부하 트랜지스터(12b)와 제1구동 트랜지스터(12c)의 제1직렬 조합과, 상기 전원 공급 라인과 상기 공통 노드 사이에 결합된 제2부하 트랜지스터(12d)와 제2구동 트랜지스터(12e)의 제2직렬 조합과, 상기 공통 노드와 정전압 라인(GND)사이에 결합되고 상기 파워온 신호의 부재시에 상기 제1 및 제2구동 트랜지스터를 활성화 하는 활성화 트랜지스터(12f)를 포함하는 파워온 검출 회로.
  5. 제3항에 있어서, 상기 인에이블 신호 발생 수단은 인버터(12a)에 의해 구현되는 파워온 검출회로.
  6. 제1항에 있어서, 상기 신호 발생 유니트는 c-1)상기 인에이블 신호로 인에이블되고, 상기 타이밍 신호에 응답하는 제1논리 게이트(13a)와, c-2)상기 제1논리게이트의 출력 노드와 결합되고, 상기 제1논리 게이트의 입력 노드에서 상기 인에이블 신호와 상기 타이밍 신호가 함께 존재할 때 상기 파워온 신호를 발생하는 파워온 신호 발생 수단(13b)을 포함하는 파워온 검출회로.
  7. 제6항에 있어서, 상기 제1논리 게이트는 NOR 게이트(13a)에 의해 구현되는 파워온 검출회로.
  8. 제1항에 있어서, 상기 모니터 유니트(22)는 b-1)상기 스텝다운 전원 전압 레벨과 상기 기준 전압 레벨의크기를 각각 감소시키도록 작동하는 한쌍의 분압기(22a/22b)와, b-2)상기 한쌍의 분압기로 부터의 감소된 스텝다운 전원 전압 레벨(Vint')과 감소된 기준 전압 레벨(Vref')를 공급받으며, 상기 감소된 스텝다운 전원 전압레벨이 상기 감소된 기준 전압 레벨에 미치는지의 여부를 알기 위하여 상기 감소된 스텝다운 전원 전압 레벨과 상기 감소된 기준 전압 레벨을 비교하도록 작동하는 차동 증폭 회로(12b/12c/12d/12e/12f)와, b-3)상기 감소된 스텝다운 전원 전압 레벨이 상기 감소된 기준 전압 레벨이 미칠 때 상기 인에이블 신호를 발생하도록 작동하는 인에이블 신호 발생 수단(12a)를 포함하는 파워온 검출 회로.
  9. 제8항에 있어서, 상기 치동 증폭 회로는 상기 전원 공급라인과 공통 노드(N1)사이에 결합된 제1부하 트랜지스터(12b)와 제1구동 트랜지스터(12c)의 제1직렬 조합과, 상기 전원 공급 라인과 상기 공통 노드 사이에 결합된제2부하 트랜지스터(12d)와 제2구동 트랜지스터(12e)의 제2직렬 조합과, 상기 공통 노드와 의 정전압 라인(GND)사이에 결합되고 상기 파워온 신호의 부재시에 상기 제1 및 제2구동 트랜지스터를 활성화시키는 활성화, 트랜지스터(12f)를 포함하는 파워온 검출회로.
  10. 제8항에 있어서, 상기 한쌍의 분압기(22a/22b)각각은 저항(22c/22d;22f/22g)과 파워온 신호의 부재시에 온상태로 쉬프트된 스위칭 트랜지스터(22e,22h)와의 직렬 조합에 의해 구현되는 파워온 검출 회로.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019920012361A 1991-07-11 1992-07-11 파워 온 검출 회로 KR970005128B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3170834A JP2797761B2 (ja) 1991-07-11 1991-07-11 パワーオン回路
JP91-170834 1991-07-11

Publications (2)

Publication Number Publication Date
KR930002827A true KR930002827A (ko) 1993-02-23
KR970005128B1 KR970005128B1 (ko) 1997-04-12

Family

ID=15912198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012361A KR970005128B1 (ko) 1991-07-11 1992-07-11 파워 온 검출 회로

Country Status (3)

Country Link
US (1) US5287011A (ko)
JP (1) JP2797761B2 (ko)
KR (1) KR970005128B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
US5376835A (en) * 1992-10-22 1994-12-27 Advanced Micro Devices, Inc. Power-on reset circuit
KR960003529B1 (ko) * 1993-07-08 1996-03-14 삼성전자주식회사 반도체 메모리 장치의 칩 초기화 신호 발생회로
KR960011205B1 (ko) * 1993-11-08 1996-08-21 삼성전자 주식회사 반도체메모리장치의 안정된 파워-온을 위한 스타트-엎회로
US5552725A (en) * 1994-08-05 1996-09-03 Advanced Micro Devices, Inc. Low power, slew rate insensitive power-on reset circuit
GB9423046D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A voltage reference circuit
US5523709A (en) * 1994-11-30 1996-06-04 Sgs-Thomson Microelectronics, Inc. Power-on reset circuit and method
US5530395A (en) * 1995-04-03 1996-06-25 Etron Technology Inc. Supply voltage level control using reference voltage generator and comparator circuits
US5719524A (en) * 1995-10-11 1998-02-17 Telcom Semiconductor, Inc. Circuit having an input terminal for controlling two functions
JPH09114534A (ja) * 1995-10-13 1997-05-02 Seiko I Eishitsuku:Kk 基準電圧発生回路
JP3650186B2 (ja) * 1995-11-28 2005-05-18 株式会社ルネサステクノロジ 半導体装置および比較回路
US5850156A (en) * 1996-02-07 1998-12-15 Lucent Technologies Inc. Processor supervisory circuit and method having increased range of power-on reset signal stability
US5686847A (en) * 1996-03-15 1997-11-11 Rockwell International Corporation Reduced sensitivity power-on reset circuitry
EP0805556B1 (en) * 1996-04-30 2005-03-23 STMicroelectronics S.r.l. Power on reset circuit with auto turn off
FR2753579B1 (fr) * 1996-09-19 1998-10-30 Sgs Thomson Microelectronics Circuit electronique pourvu d'un dispositif de neutralisation
FR2757712B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de controle de mise sous tension ou hors tension d'un circuit integre
KR100451421B1 (ko) * 1997-12-29 2004-12-17 주식회사 하이닉스반도체 전원 전압 레귤레이션 회로
KR100475891B1 (ko) * 1997-12-29 2005-07-11 주식회사 하이닉스반도체 파워온리셋회로
US6104220A (en) * 1998-01-20 2000-08-15 Vlsi Technology, Inc. Low power undervoltage detector with power down mode
JP4786015B2 (ja) 2000-07-04 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置
JP3816736B2 (ja) * 2000-09-21 2006-08-30 株式会社東芝 半導体装置
DE10354534A1 (de) * 2003-11-12 2005-07-14 Atmel Germany Gmbh Schaltungsanordnung zur Spannungserfassung
KR100597635B1 (ko) * 2004-05-20 2006-07-05 삼성전자주식회사 반도체 메모리에서의 내부 초기화 신호 발생기
KR100735678B1 (ko) * 2006-01-05 2007-07-04 삼성전자주식회사 초기화 신호 생성 회로
JP2007333455A (ja) * 2006-06-13 2007-12-27 Nec Electronics Corp 半導体装置
KR100803363B1 (ko) 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
JP2007221812A (ja) * 2007-03-19 2007-08-30 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
KR100854419B1 (ko) 2007-03-31 2008-08-26 주식회사 하이닉스반도체 파워 업 신호 생성장치
US9367054B2 (en) * 2014-01-16 2016-06-14 Qualcomm Incorporated Sizing power-gated sections by constraining voltage droop
CN116015267A (zh) * 2022-12-31 2023-04-25 成都电科星拓科技有限公司 一种用于保护芯片低压器件的上下电复位方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862437A (en) * 1973-09-04 1975-01-21 Burroughs Corp Sample peak and hold with dual current source
JPS59198024A (ja) * 1983-04-25 1984-11-09 Mitsubishi Electric Corp 信号発生回路
US4970408A (en) * 1989-10-30 1990-11-13 Motorola, Inc. CMOS power-on reset circuit
US5039875A (en) * 1989-11-28 1991-08-13 Samsung Semiconductor CMOS power-on reset circuit
US5184031A (en) * 1990-02-08 1993-02-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
JPH0447591A (ja) * 1990-06-14 1992-02-17 Mitsubishi Electric Corp 半導体集積回路装置
US5130569A (en) * 1991-03-12 1992-07-14 Harris Corporation Power-on reset circuit

Also Published As

Publication number Publication date
JP2797761B2 (ja) 1998-09-17
JPH0522100A (ja) 1993-01-29
KR970005128B1 (ko) 1997-04-12
US5287011A (en) 1994-02-15

Similar Documents

Publication Publication Date Title
KR930002827A (ko) 파워 온 검출회로
US5856748A (en) Sensing amplifier with current mirror
JP3945791B2 (ja) 半導体装置のパワーアップ検出回路
KR940022828A (ko) 반도체 집적회로
KR960019291A (ko) 내부전압 발생회로
JP4237696B2 (ja) レギュレータ回路
KR930014589A (ko) 내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스
KR970003191A (ko) 반도체 메모리 장치의 기준전압 발생회로
JP2784023B2 (ja) Ｍｏｓ・ｅｐ ｒｏｍメモリにおけるマトリックスセルの状態を検知するための回路
KR940024629A (ko) 통신회로시스템
KR920003630A (ko) 두가지 동작 모드를 갖는 증폭기
KR960000894B1 (ko) 반도체 메모리 장치의 전원전압 감지회로
JPH0696596A (ja) 半導体装置の内部電源発生回路
KR100833186B1 (ko) 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
KR970017589A (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR100449266B1 (ko) 내부 전원 전압 발생 회로
KR0165385B1 (ko) 반도체 메모리장치의 스탠바이 내부전원전압 발생회로
US6069491A (en) Integrated buffer circuit
KR970028926A (ko) 전원공급 제어회로
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR100575862B1 (ko) 백바이어스 전위레벨 검출회로
KR950007507Y1 (ko) 감압회로
KR100359879B1 (ko) 전원전압 온 리셋 펄스 발생회로
KR950033825A (ko) 신호선 절환 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050623

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee