KR930001240A - 메모리 셀 테스트 회로를 가진 스태틱 랜덤 억세스 메모리 디바이스 - Google Patents

메모리 셀 테스트 회로를 가진 스태틱 랜덤 억세스 메모리 디바이스 Download PDF

Info

Publication number
KR930001240A
KR930001240A KR1019920011203A KR920011203A KR930001240A KR 930001240 A KR930001240 A KR 930001240A KR 1019920011203 A KR1019920011203 A KR 1019920011203A KR 920011203 A KR920011203 A KR 920011203A KR 930001240 A KR930001240 A KR 930001240A
Authority
KR
South Korea
Prior art keywords
circuit
memory cell
output
test mode
data
Prior art date
Application number
KR1019920011203A
Other languages
English (en)
Other versions
KR960002712B1 (ko
Inventor
세이이찌 모리가미
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR930001240A publication Critical patent/KR930001240A/ko
Application granted granted Critical
Publication of KR960002712B1 publication Critical patent/KR960002712B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

메모리 셀 테스트 회로를 가진 스태틱 랜덤 액세스 메모리 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제1실시예에 스태틱 RAM을 도시한 블럭도.
제2도는 제1도의 제1실시예의 SRAM내의 테스트 모드 스위칭/출력 회로를 도시한 상세한 회로도.

Claims (4)

  1. 각각 다수의 메모리 셀 섹션(S1 내지 S4)를 갖고 있는 다수의 메로리 셀 블럭(11a 내지 11n), 상기다수의 메모리 셀 블럭에 각각 데이타를 기입하는 다수의 기입 회로(13), 메모리 셀 블럭으로부터 판독된 데이타를 각각 증폭하는 다수의 감지 증폭기(12), 정상 모드시에, 선택된 메모리 셀 섹션에 대응하는 상기 다수의 기입 회로중 어느 하나를 통해 다수의 메모리 셀 섹션 중에서 선택된 메모리 셀 섹션에 입력 데이타를 공급하는 입력 회로(14), 정상 모드시에, 상기 선택된 메모리 셀에 대응하는 상기 다수의 감지 증폭기중 어느 하나에 의해 다수의 메모리 셀 섹션 중에서 선택된 메모리 셀 섹션으로부터 판독된 데이타를 출력하는 출력 회로(15), 테스트 모드시에, 다수의 메모리 셀 섹션에 동시에 데이타 기입을 수행하도록 상기 다수의 기입 회로를 활성화시키고, 상기 다수의 메모리 셀 섹션으로부터 동시에 데이타 판독을 수행하도록 다수의 감지 증폭기를 활성화시키는 테스트 모드 세팅 회로(16), 및 테스트 모드시에, 상기 테스트 모드 세팅 회로에 의해 활성화된 상기 다수의 감지 증폭기로부터 공급된 데이타를 논리적으로 처리하여 상기 출력 회로로 하여금 결손 메모리 셀의 유무에 관한 정보를 표시하도록 하는 테스트 모드 스위칭 회로(TM)을 포함하는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리 디바이스.
  2. 제1항에 있어서, 상기 출력회로(15)가, 각각 상기 다수의 감지 증폭기(12)에 연결된 입력 노드(PB1 내지 PB4) 및 이 노드와 공통으로 서로 연결된 출력 노드를 가진 다수의 전달 게이트(TR1 내지 TR4), 출력 노드와 상기 다수의 전달 게이트의 출력 노드에 연결된 입력 노드를 갖는 인버터 회로(I25, I35), 및 상기 테스트 모드 스위칭 회로(TM)을 통해 상기 인버터 회로의 출력 노드에 결합된 입력 노드, 및 출력 신호를 출력시키기 위한 신호 출력단자(DOUT)을 갖는 출력 버퍼 회로(BF1)을 포함하는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리 디바이스.
  3. 제2항에 있어서, 상기 테스트 모드 스위칭 회로(TM)이, 테스트 모드시에 상기 인버터 회로(I25, I35)의 출력 노드로부터 상기 출력 버퍼 회로(BF1)의 입력 노드로의 데이타 경로를 인터럽트하기 위한 제1전달 게이트 회로(TR5), 상기 다수의 감지 증폭기(12)로부터 공급된 데이타의 익스클루시브 OR를 취하기 위한 일치 회로(21 내지 26, I29, I210, I211, I215; 31 내지 36, I310, I311, I315), 및 상기 일치 회로로부터 상기 출력 버퍼 회로(BF1)의 입력 노드에 출력을 전달하기 위한 제2전달 게이트 회로(TR6, TR7; TR16, TR17)을 포함하는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리 디바이스.
  4. 제3항에 있어서, 상기 제1전달 게이트 회로(TR5)가, 상기 데이타 경로를 형성하기 위해서, PMOS트랜지스터(Q29), NMOS트랜지스터(Q210) 및 인버터(I26)을 가지며, 상기 제2전달 게이트 회로가, 각각 PMOS트랜지스터(Q211 : Q213)과 NMOS트랜지스터(Q212; Q214) 및 인버터(I27; I28)을 갖는 2개의 전달 게이트(TR6, TR7)을 갖는 것을 특징으로 하는 스태틱 랜덤 액세스 메모리 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920011203A 1991-06-27 1992-06-26 메모리 셀 테스트 회로를 가진 스태틱 랜덤 액세스 메모리 디바이스 KR960002712B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-183103 1991-06-27
JP3183103A JP2812004B2 (ja) 1991-06-27 1991-06-27 スタティック型ランダムアクセスメモリ装置

Publications (2)

Publication Number Publication Date
KR930001240A true KR930001240A (ko) 1993-01-16
KR960002712B1 KR960002712B1 (ko) 1996-02-09

Family

ID=16129827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011203A KR960002712B1 (ko) 1991-06-27 1992-06-26 메모리 셀 테스트 회로를 가진 스태틱 랜덤 액세스 메모리 디바이스

Country Status (3)

Country Link
US (1) US5400281A (ko)
JP (1) JP2812004B2 (ko)
KR (1) KR960002712B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE133512T1 (de) * 1990-05-31 1996-02-15 Siemens Ag Integrierter halbleiterspeicher
JP3247937B2 (ja) * 1992-09-24 2002-01-21 株式会社日立製作所 論理集積回路
JP3293935B2 (ja) * 1993-03-12 2002-06-17 株式会社東芝 並列ビットテストモード内蔵半導体メモリ
TW260788B (ko) * 1993-09-01 1995-10-21 Philips Electronics Nv
JPH0785655A (ja) * 1993-09-16 1995-03-31 Mitsubishi Electric Corp 半導体記憶装置
US5526311A (en) * 1993-12-30 1996-06-11 Intel Corporation Method and circuitry for enabling and permanently disabling test mode access in a flash memory device
JPH08161899A (ja) * 1994-04-29 1996-06-21 Texas Instr Inc <Ti> メモリデバイスおよび半導体デバイステスト方法
JP3563779B2 (ja) * 1994-09-13 2004-09-08 株式会社ルネサステクノロジ 半導体記憶装置
JP3273440B2 (ja) * 1994-10-19 2002-04-08 マイクロン・テクノロジー・インコーポレーテッド 部分的に良好なメモリ集積回路から使用可能な部分を得るための効率的な方法
JP3361648B2 (ja) * 1995-03-15 2003-01-07 富士通株式会社 データ圧縮試験機能を備えた半導体記憶装置及びその試験方法
KR0147632B1 (ko) * 1995-04-24 1998-11-02 김광호 반도체 메모리장치의 멀티 비트 테스트방법 및 테스트 회로
US5619460A (en) * 1995-06-07 1997-04-08 International Business Machines Corporation Method of testing a random access memory
US5594694A (en) * 1995-07-28 1997-01-14 Micron Quantum Devices, Inc. Memory circuit with switch for selectively connecting an input/output pad directly to a nonvolatile memory cell
JPH0991998A (ja) * 1995-09-20 1997-04-04 Nittetsu Semiconductor Kk 半導体記憶装置
JPH09147598A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp 半導体記憶装置およびアドレス変化検出回路
US5983375A (en) * 1995-12-27 1999-11-09 Samsung Electronics, Co., Ltd. Multi-bit test circuit and method thereof
US5787097A (en) * 1996-07-22 1998-07-28 Micron Technology, Inc. Output data compression scheme for use in testing IC memories
US5946257A (en) 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
KR100192590B1 (ko) * 1996-08-09 1999-06-15 윤종용 반도체 메모리 장치의 병렬 비트 테스트회로
KR100265758B1 (ko) * 1997-08-05 2000-09-15 윤종용 반도체장치의 병합된 데이터 입출력 회로 및 방법
US6067255A (en) * 1997-07-03 2000-05-23 Samsung Electronics Co., Ltd. Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods
US5910922A (en) * 1997-08-05 1999-06-08 Integrated Device Technology, Inc. Method for testing data retention in a static random access memory using isolated Vcc supply
JP4044663B2 (ja) * 1998-02-25 2008-02-06 富士通株式会社 半導体装置
USRE40172E1 (en) * 1998-05-25 2008-03-25 Hynix Semiconductor, Inc. Multi-bank testing apparatus for a synchronous dram
JP2001023398A (ja) 1999-07-09 2001-01-26 Mitsubishi Electric Corp 半導体記憶装置
US6389564B1 (en) * 1999-07-26 2002-05-14 United Microelectronics Corp. DRAM circuit having a testing unit and its testing method
DE10050212A1 (de) * 2000-10-11 2002-04-25 Infineon Technologies Ag Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken
KR100381955B1 (ko) * 2001-01-03 2003-04-26 삼성전자주식회사 기입 드라이버를 이용한 셀 전류 측정 스킴을 갖는 플래시메모리 장치
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
JP2004013987A (ja) * 2002-06-06 2004-01-15 Toshiba Corp 半導体記憶装置
US7428672B2 (en) * 2003-08-27 2008-09-23 Micron Technology, Inc. Apparatus and methods for testing memory devices
WO2013080309A1 (ja) * 2011-11-29 2013-06-06 富士通株式会社 半導体記憶装置、及び試験方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0193210A3 (en) * 1985-02-28 1988-12-14 Nec Corporation Semiconductor memory device with a built-in test circuit
JPS61292300A (ja) * 1985-06-18 1986-12-23 Toshiba Corp オンチツプメモリテスト容易化回路
JPS6337894A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp ランダムアクセスメモリ
US4860295A (en) * 1988-12-12 1989-08-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Cladding for transverse-pumped solid-state laser

Also Published As

Publication number Publication date
JP2812004B2 (ja) 1998-10-15
US5400281A (en) 1995-03-21
KR960002712B1 (ko) 1996-02-09
JPH056699A (ja) 1993-01-14

Similar Documents

Publication Publication Date Title
KR930001240A (ko) 메모리 셀 테스트 회로를 가진 스태틱 랜덤 억세스 메모리 디바이스
KR920704302A (ko) 반도체 기억장치
KR100235134B1 (ko) 메모리장치 및 직.병렬 데이터 변환회로
EP0288860A2 (en) Fast flush for a first-in first-out memory
JP2000011640A (ja) 半導体記憶装置
KR900008526A (ko) 반도체 기억장치
KR850007154A (ko) Lsi메모리회로
JPH04324189A (ja) マルチポ−トメモリ装置
KR920015384A (ko) 반도체 메모리 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR880014562A (ko) 연상 메모리
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
KR970017610A (ko) 반도체 메모리 장치
KR870007511A (ko) 데이타 판독회로
KR900008523A (ko) 반도체 메모리 소자
KR930005199A (ko) 반도체 기억장치
KR950029934A (ko) 디지탈 영상 메모리
KR0172518B1 (ko) 싱글 에스램 셀을 사용한 이중 포트 에스램
KR100316576B1 (ko) 센스 앰프에 부가된 부하를 감소시켜 감지 시간을 단축시킬 수있는 반도체 장치
KR100218314B1 (ko) 멀티포트 에스램
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR900005447A (ko) 반도체 정적 기억장치
KR970010369B1 (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR960008854A (ko) 어드레스의 래치 및 매칭 겸용 회로
KR940006073Y1 (ko) 데이타 판독회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee