KR880003550A - 기판상에 배선을 형성하는 방법 - Google Patents

기판상에 배선을 형성하는 방법 Download PDF

Info

Publication number
KR880003550A
KR880003550A KR870009328A KR870009328A KR880003550A KR 880003550 A KR880003550 A KR 880003550A KR 870009328 A KR870009328 A KR 870009328A KR 870009328 A KR870009328 A KR 870009328A KR 880003550 A KR880003550 A KR 880003550A
Authority
KR
South Korea
Prior art keywords
film
liftoff
forming
wiring
etching
Prior art date
Application number
KR870009328A
Other languages
English (en)
Other versions
KR940009174B1 (en
Inventor
히로시 와따나베
오사무 미우라
구니오 미야자끼
슌이찌 노마다
간지 오쯔까
Original Assignee
미다 가쓰시게
가부시기 가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기 가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR880003550A publication Critical patent/KR880003550A/ko
Application granted granted Critical
Publication of KR940009174B1 publication Critical patent/KR940009174B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Weting (AREA)

Abstract

내용 없음

Description

기판상에 배선을 형성하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 (A) 내지 (G)는 본 발명의 하나의 실시태양에 따른 단계를 보여주는 계략도이고,
제2도는 제1도에서 보여준 실시태양에 따라서 얻은 다중 배선층의 단면도이고,
제3도는 리프트오프재의 열처리를 위한 가열 패턴을 보여주는 그라프이다.

Claims (18)

  1. 배선 기판상에 요망되는 배선패턴으로 리프트오프 막을 형성시키고 이어서 리프트오프 막을 리프트오프 시켜서 요망되는 패턴의 배선을 형성시키는 방법에 있어서, 리프트오프 막이 다음 단위 구조식(Y)를 갖는 폴리이미드 기본 수지로 구성되는 것으로 되는 형성하는 방법.
    여기서, R1은R2는그리고 n이 15,000 내지 30,000의 정수이다.
  2. 배선 기판상에 다음 단위 구조식(Y)을 갖는 폴리이미드 기본 수지로 구성된 리프트오프 막을 형성하는 단계, 리프트오프 막상에 요망되는 패턴으로 식각용 마스크를 형성하는 단계, 식각용 마스크의 패턴에 따라 리프트오프 막을 패턴화하여 기판의 표면을 노출시키는 패턴화 단계, 기판의 노출 표면과 리프트오프 막상에 배선도체 잴로 스푸터링 또는 정착하는 단계, 그리고 식각 용액을 갖고 기판으로 부터 리프트오프막을 리프트오프하는 단계로 되는 기판상에 배선을 형성하는 방법.
    여기서, R1 은R2는n은 15,000 내지 30,000의 정수이다.
  3. 제2항에 있어서, 식각용 마스크로서 sio2스푸터된 막을 형성시키고 그리고 리프트오프 막을 건식 식간에 의해 패턴시키는 기판상에 배선을 형성하는 방법.
  4. 배선기판상에 단위 구조식(X)을 갖는 폴리이미드 기본 수지로 구성된 하부 리프트오프 막을 형성시키고, 이어서 다음의 단위 구조식(Y)을 갖는 폴리이미드 기본 수지로 구성된 상부 리프트오프 막을 형성하는 단계, 상부 리프트오프 막상에 요망되는 패턴을 식각하기 위한 마스크를 형성하는 단계, 식각용 마스크의 패턴에 다라 상부 리프트오프 막과 하부 리프트오프 막을 패턴화 하여 기판의 표면을 노출시키는 패턴화 단계, 스푸터링 또는 증착에 의해 기판의 노출 표면과 상부 리프트오프 막상에 배선도체 재료를 형성하는 단계 그리고 식각 용액으로 하부 리프트오프 막으로 부터 상부 리프트오프 막을 리프트 오프하는 단계로 되는 기판상에 배선을 형성하는 방법.
    여기서, R1은R2는그리고 n은 15,000 내지 30,000의 정수이다. 그리고
    여기서 R1은R2는이고 , 그리고 n은 15,000 내지 30,000의 정수이다.
  5. 제4항에 있어서, 건식 식간용 마스크를 리프트오프 막상에 형성시키고, 그리고 상부 리프트오프 막과 하부 리프트오프막을 건식 식간에 의해 패턴시키는 기판상에 배선을 형성하는 방법.
  6. 제5항에 있어서, 건식 식간용 마스크로서 sio2스푸터된 마스크를 형성시키는 방법.
  7. 제4항에 있어서, 배선도체를 스푸터링 또는 증착에 의해 하부 리프트오프막의 두께와 실질적으로 같은 또는 같은 두께로 기판상에 배선을 형성하는 방법.
  8. 제4항에 있어서, 상부 리프트오프 막을 위한 식각 용액이 히드라진 함량 30 내지 70몰 %을 갖는 히드라진과 에틸렌디아민의 혼합물인, 기판상에 배선을 형성하는 방법.
  9. 기판상에 다음 단위 구조식(X)을 갖는 폴리이미드 기본 수지로 구성된 합 리프트오프 막을 형성시키는 단계, 하부 리프트오프 막상에 다음 단위 구조식(Y)을 갖는 폴리이미드 기본 수지로 구성된 상부 리프트오프 막을 형성시키는 단계, 상부 리프트오프 막상에 요망되는 패턴으로 식각하기 위한 마스크를 형성하는 단계, 식각용 마스크의 패턴에 따라 상부 리프트오프 막과 하부 리프트오프 막을 패턴화하여 기판의 표면을 노출시키는 패턴화 단계, 기판의 노출된 표면 그리고 상부 리프트오프 막상에 스푸터링 또는 증착에 의해 하부 리프트오프 막과 같은 또는 실질적으로 같은 두께의 배선도체재료로 첫째층을 형성하는 단계, 그리고 식각 용액으로 하부 리프트오프 막으로 부터 상부 리프트오프 막을 리프트오프하는 단계에 따라 첫째 배선층을 형성하고 ; 첫째층의 배선도체와 첫째 하부 리프트오프 막상에 단위 구조식(X)를 갖는 하부 리프트오프 막을 형성하고 그리고 이 위에 단위 구조식(Y)를 갖는 상부 리프트오프 막을 형성하는 단계, 둘째 상부 리프트오프 막상에 요망되는 패턴으로 식각을 위한 마스크를 형성하고, 이어서 상부 리프트오프 막을 식각하여 첫째층의 배선도체를 이어서 형성될 둘째층의 배선도체에 연결할 관통공을 형성하는 단계, 그리고관통공과 둘째 상부 리프트오프 막상에 배선도체 재료를 증착 또는 스푸터링하고, 이어서 식각 용액으로 둘째 상부 리프트오프 막을 리프팅오프하는 단계에 따라 둘재 배선층에 첫째 배선능을 연결하기 위한 토대(Pedestal)을 형성하고, 그리고 토대와 둘째 하부 리프트오프 막상에 단위 구조식(X)을 갖는 폴리이미드 기본 수지로 구성된 하부 리프트오프 막을 형성하고, 이어서 이 위에 단의 구조식(Y)을 갖는 폴리이미드 기본 수지로 구성된 상부 리프트오프 막을 형성하는 단계, 셋째 상부 리프트오프 막상에 요망되는 패턴으로 식각을 위한 마스크를 형성하는 단계, 식각용 마스크의 패턴에 다라 셋째 상부 리프트오프 막과 셋째 하부 리프트오프 막을 패턴화 하여 연결을 위해 토대를 노출시키는 패턴화 단계, 스푸터링 또는 증착에 의해 토대와 셋째 상부 리프트오프 막상에 둘째층의 배선도체 재료를 형성하는 단계, 그리고 식각 용액으로 셋째 하부 리프트오프 막으로 부터 셋째 상부 리프트오프 막을 리프트오프하는 단계에 따라 둘째층의 배선을 형성하는 것으로 되는 기판상에 다층 배선을 형성하는 방법.
    여기서, R1은R2는그리고 n은 15,000 내지 30,000의 정수이고, 그리고
    여기서, R1은R2는그리고 n은 15,000 내지 30,000의 정수이다.
  10. 제9항에 있어서, 식각 용액이 히드라진 함량 30 내지 70몰 %를 갖는 히드라진과 에틸렌디아민의 혼합물인 다층배선을 형성하는 방법.
  11. 제9항에 있어서, 모든 식각용 마스크는 건식 식각용 마스크이고, 그리고 마스크의 형성후에 상부 리프트오프 막과 하부 리프트오프막이 건식 식간에 의해 피턴화되는 다층 배선을 형성하는 방법.
  12. 제11항에 있어서,sio2스푸터된 막을 건식 식각용 마스크로서 사용하는 다층배선을 형성하는방법.
  13. 제11항에 있어서, 건식 식각이 O2플라스마 식각인 다층배선을 형성하는 방법.
  14. 리프트오프 기술에 따라 기판상에 배선을 형성함에 사용하기 위한 다음 구조식(Y)를 갖는 폴리이미드 기본 수지로 되는 리프트오프 막.
    여기서, R1은R2는그리고 n은 15,000 내지 30,000의 정수이다.
  15. 배선 기판상에 요망되는 배선 패턴으로 리프트오프 막을 형성하고, 이어서 배선도체 재료를 증착 또는 스푸터링하고 그리고 리프트오프 막을 리프트오프하여 기판상에 요망되는 패턴으로 배선을 형성하는 방법에서, 리프트오프 막이 다음 단위 구조식(Ⅰ) 내지 (Ⅲ)을 갖는 폴리이미드 기본 수지의 어느 하나로 구성된 리프트오프 막으로된 배선 형성방법.
    여기서, R1은그리고 R2는
    여기서, R1은그리고 R2는그리고
    여기서, R1은그리고 R2는
    그리고 n은 상기한 모든 구조식에서 15,000 내지 30,000의 정수이다.
  16. 배선 기판상에 요망되는 배선패턴으로 리프트오프 막을 형성하고, 이어서 배선도체 재료를 증착 또는 스푸터링하고, 그리고 리프트오프 막을 리프트오프하여서 기판에 요망되는 패턴으로 배선을 형성하는 방법에서, 리프트오프 막이 다음 단위 구조식을 갖는 폴리이미드 기본 수지로 구성된 것으로 되는 배선을 형성하는 방법.
    여기서, R1은R2는그리고 n은 15,000 내지 30,000의 정수이다.
  17. 배선 기판에 다음의 단위 구조식(Y)을 갖는 폴리이미드 기본 수지를 가하고, 이어서 가열하여 수지를 경화시켜 10 내지 20㎛의 두께를 갖는 리프트오프를 형성시키는 단계, 리프트오프 막상에 요망되는 패턴으로 식각용 마스크를 형성하는 단계, 식각용 마스크의 패턴에 따라 리프트오프 막을 패턴화시켜 기판의 표면을 노출시키는 패턴화 단계, 기판의 노출표면 그리고 리프트오프 막상에 10 내지 20㎛의 두께로 배선도체 재료를 스푸터링 또는 증착시키는 단계, 그리고 식각 용액으로 기판으로 부터 리프트오프 막을 리프트오프하는 단계로된 기판상에 배선을 형성하는 방법.
    여기서, R1은R2는그리고 n은 15,000 내지 30,000의 정수이다.
  18. 배선기판에 다음 단위 구조식(X)을 갖는 폴리이미드 기본 수지를 10 내지 20㎛의 두께로 가하고, 이어서 가열에 의해 수지를 경화시켜, 하부 리프트오프 막을 형성하고, 그리고 이 위에 다음 단위 구조식(Y)을 갖는 폴리이미드 기본 수지를 가하고 그리고 가열하여 수지를 경화시켜 상부 리프트오프 막을 형성하는 단계, 그리고 상부 리프트오프 막상에 요망되는 패턴으로 식각을 위한 마스크를 형성하는 단계, 식각용 마스크의 패턴에 다라 상부 리프트오프 막과 하부 리프트오프 막을 패턴화하여 기판의 표면을 노출시키는 패턴화 단계, 스푸터링 또는 증착게 의해 노출표면과 상부 리프트오프 막상에 배선도체 재료를 10 내지20㎛의 두께로 형성하는 단계, 그리고 식각 용액으로 하부 리프트오프 막으로 부터 상부 리프트오프 막을 리프트오프하는 단계로되는 기판상에 배선을 형성하는 방법,
    여기서, R1은R2는그리고,
    여기서, R1은R2는그리고 n은 모두 구조식에서 15,000 내지 30,000의 정수를 갖는다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR87009328A 1986-08-27 1987-08-26 Lift-off process for forming wiring on a substrate KR940009174B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP200971 1986-08-27
JP20097186 1986-08-27

Publications (2)

Publication Number Publication Date
KR880003550A true KR880003550A (ko) 1988-05-17
KR940009174B1 KR940009174B1 (en) 1994-10-01

Family

ID=16433363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR87009328A KR940009174B1 (en) 1986-08-27 1987-08-26 Lift-off process for forming wiring on a substrate

Country Status (5)

Country Link
US (1) US4886573A (ko)
EP (1) EP0261400B1 (ko)
JP (1) JPH07120647B2 (ko)
KR (1) KR940009174B1 (ko)
DE (1) DE3782389T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021576A (ko) * 2018-08-20 2020-03-02 삼성디스플레이 주식회사 표시 장치의 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
US5077382A (en) * 1989-10-26 1991-12-31 Occidental Chemical Corporation Copolyimide odpa/bpda/4,4'-oda or p-pda
US5426071A (en) * 1994-03-04 1995-06-20 E. I. Du Pont De Nemours And Company Polyimide copolymer film for lift-off metallization
US6303488B1 (en) 1997-02-12 2001-10-16 Micron Technology, Inc. Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed
US6495468B2 (en) 1998-12-22 2002-12-17 Micron Technology, Inc. Laser ablative removal of photoresist
DE602006020865D1 (de) * 2005-06-07 2011-05-05 Fujifilm Corp Struktur zur formung eines musters für eine funktionelle folie und verfahren zur herstellung der funktionellen folie
KR100643404B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 디스플레이장치 및 그 제조방법
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
JP5786548B2 (ja) * 2011-08-15 2015-09-30 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US11878640B2 (en) * 2019-03-29 2024-01-23 Autonetworks Technologies, Ltd. Wiring module

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3179633A (en) * 1962-01-26 1965-04-20 Du Pont Aromatic polyimides from meta-phenylene diamine and para-phenylene diamine
GB1230421A (ko) * 1967-09-15 1971-05-05
US4218283A (en) * 1974-08-23 1980-08-19 Hitachi, Ltd. Method for fabricating semiconductor device and etchant for polymer resin
JPS52156583A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Electrode formation method in semiconductor device
FR2392495A1 (fr) * 1977-05-25 1978-12-22 Radiotechnique Compelec Procede de realisation de dispositifs semi-conducteurs a reseau de conducteurs mono ou multicouche et dispositifs ainsi obtenus
JPS54138068A (en) * 1978-04-18 1979-10-26 Toray Ind Inc Polyimide film
JPS5527326A (en) * 1978-08-17 1980-02-27 Ube Ind Ltd Polyimide resin composition and its preparation
JPS5565227A (en) * 1978-11-09 1980-05-16 Ube Ind Ltd Production of polyimide solution
EP0019391B1 (en) * 1979-05-12 1982-10-06 Fujitsu Limited Improvement in method of manufacturing electronic device having multilayer wiring structure
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
JPS5744618A (en) * 1980-08-29 1982-03-13 Hitachi Chem Co Ltd Preparation of polyimide copolymer
JPS5792849A (en) * 1980-12-01 1982-06-09 Mitsubishi Electric Corp Manufacture of semiconductor device
US4451971A (en) * 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing
US4428796A (en) * 1982-08-02 1984-01-31 Fairchild Camera And Instrument Corporation Adhesion bond-breaking of lift-off regions on semiconductor structures
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
EP0133533B1 (en) * 1983-08-01 1993-04-21 Hitachi, Ltd. Low thermal expansion resin material for a wiring insulating film.
JPS60110140A (ja) * 1983-11-21 1985-06-15 Hitachi Ltd 配線構造体形成方法
JPS60120723A (ja) * 1983-11-30 1985-06-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 電子装置
JPS60157286A (ja) * 1984-01-27 1985-08-17 株式会社日立製作所 フレキシブルプリント基板の製造方法
JPS60212428A (ja) * 1984-04-06 1985-10-24 Mitsui Toatsu Chem Inc ポリイミド樹脂プレポリマ溶液の調整方法
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021576A (ko) * 2018-08-20 2020-03-02 삼성디스플레이 주식회사 표시 장치의 제조 방법

Also Published As

Publication number Publication date
EP0261400B1 (en) 1992-10-28
DE3782389D1 (de) 1992-12-03
KR940009174B1 (en) 1994-10-01
US4886573A (en) 1989-12-12
DE3782389T2 (de) 1993-05-06
EP0261400A3 (en) 1989-05-24
EP0261400A2 (en) 1988-03-30
JPH07120647B2 (ja) 1995-12-20
JPS63170925A (ja) 1988-07-14

Similar Documents

Publication Publication Date Title
KR880003550A (ko) 기판상에 배선을 형성하는 방법
JP2920854B2 (ja) ビィアホール構造及びその形成方法
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
KR930020559A (ko) 반도체장치및 그 제조방법
KR900005565A (ko) 개선된 패턴 형성방법
EP0337986B1 (en) Multilayer circuit board fabrication process
KR900002315A (ko) 격리전송라인 및 그것의 형성방법
JPS61187346A (ja) 絶縁膜構造および半導体装置
KR910019194A (ko) 반도체장치 및 그 제조방법
JPH0224382B2 (ko)
JPS6342144A (ja) 多層配線構造体
KR920011306A (ko) 고밀도 다층 인쇄회로기판의 제조방법
JP2755019B2 (ja) 多層配線基板の製造方法
JPS5572059A (en) Preparation of semiconductor device
JPH06224477A (ja) 回路基板
JPS6270594A (ja) 選択メツキ法
KR920004910B1 (ko) 반도체 장치의 최소 접속창 형성방법
JPS62171194A (ja) マトリクス配線板
JPS54158183A (en) Manufacture of semiconductor device
JPS5732640A (en) Production of semiconductor device
JPS5955038A (ja) 多層配線形成方法
JPH01128528A (ja) 配線パターンの形成方法
JPH021389B2 (ko)
JPS62198145A (ja) 混成集積回路
JPS57181139A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee