KR20200033755A - 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치 - Google Patents

다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR20200033755A
KR20200033755A KR1020190115354A KR20190115354A KR20200033755A KR 20200033755 A KR20200033755 A KR 20200033755A KR 1020190115354 A KR1020190115354 A KR 1020190115354A KR 20190115354 A KR20190115354 A KR 20190115354A KR 20200033755 A KR20200033755 A KR 20200033755A
Authority
KR
South Korea
Prior art keywords
group
resin
layer
printed circuit
circuit board
Prior art date
Application number
KR1020190115354A
Other languages
English (en)
Other versions
KR102257926B1 (ko
Inventor
김승락
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to EP19862372.0A priority Critical patent/EP3726944A4/en
Priority to TW108134013A priority patent/TWI807102B/zh
Priority to CN201980010655.8A priority patent/CN111656874B/zh
Priority to PCT/KR2019/012204 priority patent/WO2020060265A1/ko
Priority to US16/968,384 priority patent/US11848263B2/en
Priority to JP2020539785A priority patent/JP7463644B2/ja
Publication of KR20200033755A publication Critical patent/KR20200033755A/ko
Application granted granted Critical
Publication of KR102257926B1 publication Critical patent/KR102257926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/61—Additives non-macromolecular inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/66—Additives characterised by particle size
    • C09D7/67—Particle size smaller than 100 nm
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/66—Additives characterised by particle size
    • C09D7/68—Particle size between 100-1000 nm
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/66—Additives characterised by particle size
    • C09D7/69—Particle size larger than 1000 nm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 수지코팅금속박막을 이용하여 얇은 절연층 두께를 갖는 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치에 관한 것이다.

Description

다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치{MULTILAYERED PRINTED CIRCUIT BOARD, METHOD FOR MANUFACTURING THE SAME, AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 얇은 두께를 가지면서도 우수한 내구성을 갖는 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치에 관한 것이다.
최근의 전자기기는 갈수록 소형화, 경량화, 고기능화되고 있다. 이를 위해, 소형 기기를 중심으로 빌드-업 PCB(Build-up Printed Circuit Board)의 응용분야가 빠르게 확대됨에 따라 다층인쇄 회로기판의 사용이 급속히 늘어 가고 있다.
다층 인쇄회로기판은 평면적 배선부터 입체적인 배선이 가능하며, 특히 산업용 전자 분야에서는 IC(integrated circuit), LSI(large scale integration) 등 기능소자의 집적도 향상과 함께 전자 기기의 소형화, 경량화, 고기능화, 구조적인 전기적 기능통합, 조립시간 단축 및 원가절감 등에 유리한 제품이다.
최근에는 캐리어 필름과 같은 탈착성 코어 필름을 활용한 코어리스 다층 인쇄회로기판을 통해, 보다 얇은 두께를 구현하는 기술이 활발히 연구되고 있다. 특히, 이러한 코어리스 다층 인쇄회로기판 내부에서 사용되는 절연재료로는 주로 프리프레그가 널리 사용되고 있다.
그러나, 절연재료로서 프리프레그를 적용할 경우, 프리프레그 내부의 섬유보강재로인해 다층 인쇄회로기판의 두께를 충분히 박형화하기 어려운 한계가 있었다. 또한, 단순히 절연재료로서 두께를 얇게 설정하고자 섬유보강재를 제외한 고분자 수지필름만을 적용할 경우, 취성이 증가하여 캐리어 필름의 탈착공정시 다층 인쇄회로기판이 파손되는 한계가 있었다.
이에, 프리프레그 보다 얇은 두께를 가지면서도 우수한 내구성을 갖는 다층인쇄회로기판의 개발이 요구되고 있다.
본 발명은 얇은 두께를 가지면서도 우수한 내구성을 갖는 다층인쇄회로기판에 관한 것이다.
또한, 본 발명은 상기의 다층인쇄회로기판의 제조 방법을 제공하기 위한 것이다.
또한, 본 발명은 상기의 다층인쇄회로기판을 포함하는 반도체 장치를 제공하기 위한 것이다.
상기 과제를 해결하기 위하여, 본 명세서에서는, 절연패턴 및 금속패턴을 포함한 복수의 빌드업층을 포함한 수지 적층체; 및 상기 수지 적층체의 상면 및 하면에 형성된 레지스트 패턴층;을 포함하고, 상기 빌드업층에 포함된 절연패턴의 두께가 15 ㎛ 이하인, 다층인쇄회로기판을 제공한다.
본 명세서에서는 또한, 캐리어 필름의 양면에 금속층을 적층하고 패턴을 형성하는 제1단계; 상기 금속층 상에 절연층을 적층하고 패턴을 형성하는 제2단계; 상기 절연층 상에 금속층을 적층하고 패턴을 형성하는 제3단계; 상기 금속층 상에 레지스트층을 형성하는 제4단계; 상기 제1단계의 캐리어필름과 금속층을 박리하고, 박리된 금속층의 표면에 레지스트층을 적층하고 패턴을 형성하는 제5단계;를 포함하고, 상기 절연층은 두께가 15 ㎛ 이하인 수지코팅금속박막을 포함하며, 상기 제3단계 이후, 제2단계 및 제3단계를 1회이상 반복하여 진행하는 다층인쇄회로기판 제조방법이 제공된다.
본 명세서에서는 또한, 다층인쇄회로기판을 포함하는, 반도체 장치가 제공된다.
이하 발명의 구체적인 구현예에 따른 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치에 대하여 보다 상세하게 설명하기로 한다.
Ⅰ. 다층인쇄회로기판
발명의 일 구현예에 따르면, 절연패턴 및 금속패턴을 포함한 복수의 빌드업층을 포함한 수지 적층체; 및 상기 수지 적층체의 상면 및 하면에 형성된 레지스트패턴층;을 포함하고, 상기 빌드업층에 포함된 절연패턴의 두께가 15 ㎛ 이하인, 다층인쇄회로기판이 제공될 수 있다.
본 발명자들은 상기 일 구현예의 다층인쇄회로기판과 같이, 수지 적층체에 포함된 각각의 빌드업층에 포함된 절연패턴의 두께를 15 ㎛ 이하로 박형화 시킴에 따라, 총 5층의 빌드업층이 적층된 다층인쇄회로기판의 두께를 75 ㎛ 이하, 총 7층의 빌드업층이 적층된 다층인쇄회로기판의 두께를 105 ㎛ 이하로 초박형화시킬 수 있음을 실험을 통해 확인하고 발명을 완성하였다.
특히, 상기 일 구현예의 다층인쇄회로기판에서는, 수지 적층체의 상하면에 레지스트층을 형성함에 따라, 초박형화된 다층인쇄회로기판 제조시에도 찢어짐과 같은 제품 파손을 방지하여 우수한 내구성을 구현할 수 있었다.
기존에는 주로, 수지 조성물을 직조된 유리 섬유에 함침한 프리프레그를 절연층으로 이용하여 다층인쇄회로기판을 제조하여 왔지만, 수지 적층체에 포함된 각각의 빌드업층에 포함된 절연패턴의 두께가 16 ㎛ 이상으로 증가하면서, 총 5층의 빌드업층이 적층된 다층인쇄회로기판의 두께를 80 ㎛ 이상, 총 7층의 빌드업층이 적층된 다층인쇄회로기판의 두께를 112 ㎛ 이상으로 증가되는 한계가 있다.
(1) 수지 적층체
상기 다층인쇄회로기판은 절연패턴 및 금속패턴을 포함한 복수의 빌드업층을 포함한 수지 적층체를 포함할 수 있다. 상기 수지 적층체는 2 이상, 내지 2 내지 20 개의 빌드업층이 적층된 형태를 이루며, 판넬(Panel)로 지칭될 수 있다. 상기 빌드업층에는 절연패턴 및 금속패턴이 포함될 수 있다.
구체적으로, 상기 빌드업층 각각에는 절연패턴 및 금속패턴이 포함될 수 있고, 서로 인접한 빌드업층에 포함된 금속패턴은 서로 접촉되어 전기적 신호를 전달할 수 있다.
상기 금속패턴은 후술하는 다층인쇄회로기판 제조방법상 금속층의 부분적인 에칭을 통해 얻어지는 금속 블록을 의미한다. 상기 금속패턴에 포함된 금속의 예로는 금, 은, 동, 주석, 니켈 알루미늄, 타이타늄 등의 금속 또는 이들의 2종 이상의 혼합물을 포함한 합금 등을 들 수 있고, 상기 금속패턴의 두께는 1 ㎛ 내지 20 ㎛, 또는 5 ㎛ 내지 15 ㎛, 또는 9 ㎛ 내지 11 ㎛일 수 있다. 상기 금속패턴의 두께가 지나치게 증가할 경우, 상기 금속패턴을 형성하기 위해 과량의 금속이 필요해짐에 따라, 원료 비용이 증가하여 경제적인 면에서 효율성이 감소할 수 있고, 박형화 및 고집적화된 반도체 장치에의 적용이 어려울 수 있다.
상기 절연패턴은 후술하는 다층인쇄회로기판 제조방법상 절연층의 부분적인 식각을 통해 얻어지는 고분자 수지 블록을 의미한다. 보다 구체적으로, 상기 다층인쇄회로기판 제조방법상 절연층으로 수지코팅금속박막을 사용하는 경우, 상기 절연패턴은 수지코팅금속박막에 포함된 수지코팅층을 의미한다.
상기 절연패턴의 두께는 15 ㎛ 이하, 또는 10 ㎛ 이하, 또는 1 ㎛ 내지 15 ㎛, 또는 1 ㎛ 내지 10 ㎛, 또는 5 ㎛ 내지 10 ㎛, 또는 6 ㎛ 내지 8 ㎛일 수 있다. 상기 절연패턴의 두께가 지나치게 증가할 경우, 상기 절연패턴을 형성하기 위해 과량의 절연재료가 필요해짐에 따라, 원료 비용이 증가하여 경제적인 면에서 효율성이 감소할 수 있고, 박형화 및 고집적화된 반도체 장치에의 적용이 어려울 수 있다.
상기 절연패턴에 구체적인 조성이 크게 한정되는 것은 아니나, 바람직하게는 상기 절연패턴은,i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 및 열가소성 수지;간의 경화물과, 상기 경화물 사이에 분산된 무기 충진재를 포함할 수 있다.
보다 구체적으로, 상기 절연패턴은, i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 열가소성 수지; 및 무기 충진재;를 포함하고, 상기 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대해, 상기 열가소성 수지를 40 중량부 내지 90 중량부로 포함하며, 120 ℃내지 180 ℃의 범위에서 2000Pa·s 이하의 복소점도를 갖는 금속 박막 코팅용 열경화성 수지 조성물의 경화물을 포함할 수 있다.
상기 절연패턴에서는 에폭시와 아민 경화제 등으로 구성된 수지 시스템 및 일정 함량의 열가소성 수지를 도입하여 수지의 흐름성이 확보하고자 수지 종류 및 혼합 비율을 최적화하는 특징이 있다.
보다 구체적으로, 특정 아민 경화제를 사용해서, 수지의 경화 반응을 용이하게 제어할 수 있다. 좀 더 구체적으로는 아민 경화제의 작용기를 조절하여 수지의 경화 반응 시 생기는 결합의 수를 조절함으로써 모듈러스를 낮출 수 있다. 이를 통해 내크랙성은 증가하게 되며 같은 인장력 또는 충격에 대해 보다 안정성을 가질 수 있게 된다.
상기 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 및 열가소성 수지;간의 경화물 또는 상기 금속 박막 코팅용 열경화성 수지 조성물의 코팅 경화물의 유리전이온도 (Tg)는 220 ℃내지 240 ℃를 가지게 된다.
또한, 상기 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 및 열가소성 수지;간의 경화물 또는 상기 금속 박막 코팅용 열경화성 수지 조성물의 코팅 경화물은 IPC-TM-650 (2.4.18.3)에 따라, Universal Testing Machine(Instron 3365)장비를 이용하여 측정한 MD방향의 인장신율이 1% 이상, 또는 1 % 내지 10%, 또는 2 % 내지 5%, 또는 3% 내지 4%, 또는 3.6 % 내지 3.8%일 수 있다.
즉, 단분자 계열로 이루어진 수지 조성물과 함께 인장테스트를 한 결과, 동일 두께에서 비교 시 파단 시까지 신율(elongation)이 더 우수한 것을 관찰할 수 있고, 이를 통해 내크랙성이 우수함을 확인할 수 있다.
그러므로, 본 발명은 기존 단분자 계열로 이루어진 수지 코팅 동박에 비해 동일 두께에서 비교 시 내크랙성이 우수하여, 반도체 소자의 성능 향상에 기여할 수 있다.
또한, 레오미터 최저 점도 구간(window)이 넓어져서 흐름성 및 패턴 채움성에 유리하게 된다. 바람직하게, 금속박 적층 공정의 온도 구간 내에서, 최소 점도를 유지하는 구간 (window)을 넓힘으로써, 수지의 흐름성을 향상시키는 효과가 있다.
예를 들어, 패턴을 채우는데 적합한 복소 점도를 2000 Pa.s 이하라고 가정할 때, 상기 금속 박막 코팅용 열경화성 수지 조성물의 경우, 상기 점도 조건을 만족하는 온도 구간이 120 ℃내지 180 ℃로 매우 넓다. 즉, 적층 공정 구간 내 흐름성이 높고 패턴 채움성이 우수해져서, 열경화성 수지 조성물이 코팅된 금속 박막의 내크랙성을 향상시킬 수 있다.
상기 금속 박막 코팅용 열경화성 수지 조성물은 아민 화합물, 열경화성 수지, 열가소성 수지, 및 무기 충진재를 포함할 수 있다.
상기 성분의 함량이 크게 한정되는 것은 아니나, 상기 금속 박막 코팅용 열경화성 수지 조성물로부터 제조되는 최종 제품의 물성 등을 고려하여 상술한 성분들을 포함할 수 있으며, 이들 성분간의 함량 비율 등은 후술하는 바와 같다.
구체적으로, 상기 열경화성 수지 조성물은 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물을 포함할 수 있다. 상기 아민 화합물은 아민 경화제로 사용될 수 있다.
이때, 상기 아민 화합물에 포함된 탄소수 1 내지 20의 알킬기, 탄소수 6 내지 20의 아릴기, 탄소수 2 내지 30의 헤테로아릴기 및 탄소수 1 내지 20의 알킬렌기는 각각 독립적으로 니트로기, 시아노기 및 할로겐기로 이루어진 군에서 선택된 1종 이상의 작용기로 치환될 수 있다.
상기 아민 화합물에 포함된 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기는 강력한 전자 끌개 작용기(Electron Withdrawing Group, EWG)로서, 상기 전자 끌개 작용기를 포함한 아민 화합물은 전자 끌개 작용기를 포함지 않은 아민 화합물에 비해 반응성이 감소하여 이로부터 수지 조성물의 경화 반응을 용이하게 제어할 수 있다.
따라서, 상기 아민 화합물에 의해 조성물의 경화반응 정도를 조절하여 유동성을 향상시켜 회로 패턴 채움성이 향상될 수 있다.
상기 아민 화합물은 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1 이상 포함하고, 2 내지 5개의 아민기를 포함하는 방향족 아민 화합물일 수 있다.
보다 구체적으로, 상기 아민 화합물은 하기 화학식 1 내지 3으로 이루어진 군에서 선택된 1종 이상의 화합물을 포함할 수 있다.
[화학식1]
Figure pat00001
상기 화학식1에서, A는 술폰기, 카보닐기, 또는 탄소수 1 내지 10의 알킬렌기이며, X1 내지 X8는 각각 독립적으로 니트로기, 시아노기, 수소원자, 할로겐기, 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 또는 탄소수 2 내지 20의 헤테로아릴기이고, R1, R1', R2 및 R2'는 각각 독립적으로 수소원자, 할로겐기, 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 또는 탄소수 2 내지 20의 헤테로아릴기이며, n은 1 내지 10의 정수일 수 있다.
상기 탄소수 1 내지 10의 알킬렌기, 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 및 탄소수 2 내지 20의 헤테로아릴기는 각각 독립적으로 니트로기, 시아노기 및 할로겐기로 이루어진 군에서 선택된 1종 이상의 작용기로 치환될 수 있다.
[화학식2]
Figure pat00002
상기 화학식2에서, Y1 내지 Y8는 각각 독립적으로 니트로기, 시아노기, 수소원자, 할로겐기, 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 또는 탄소수 2 내지 20의 헤테로아릴기이고, R3, R3', R4 및 R4'는 각각 독립적으로 수소원자, 할로겐기, 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 또는 탄소수 2 내지 20의 헤테로아릴기이며, m은 1 내지 10의 정수이고, 상기 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 및 탄소수 2 내지 20의 헤테로아릴기는 각각 독립적으로 니트로기, 시아노기 및 할로겐기로 이루어진 군에서 선택된 1종 이상의 작용기로 치환될 수 있다.
[화학식3]
Figure pat00003
상기 화학식3에서, Z1 내지 Z4는 각각 독립적으로 니트로기, 시아노기, 수소원자, 할로겐기, 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 또는 탄소수 2 내지 20의 헤테로아릴기이고, R5, R5', R6 및 R6'는 각각 독립적으로 수소원자, 할로겐기, 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 또는 탄소수 2 내지 20의 헤테로아릴기이며, 상기 탄소수 1 내지 6의 알킬기, 탄소수 6 내지 15의 아릴기, 및 탄소수 2 내지 20의 헤테로아릴기는 각각 독립적으로 니트로기, 시아노기 및 할로겐기로 이루어진 군에서 선택된 1종 이상의 작용기로 치환될 수 있다.
상기 알킬기는, 알케인(alkane)으로부터 유래한 1가의 작용기로, 예를 들어, 직쇄형, 분지형 또는 고리형으로서, 메틸, 에틸, 프로필, 이소부틸, sec-부틸, tert-부틸, 펜틸, 헥실 등이 될 수 있다. 상기 알킬기에 포함되어 있는 하나 이상의 수소 원자는 각각 치환기로 치환가능하다.
상기 알킬렌기는, 알케인(alkane)으로부터 유래한 2가의 작용기로, 예를 들어, 직쇄형, 분지형 또는 고리형으로서, 메틸렌기, 에틸렌기, 프로필렌기, 이소부틸렌기, sec-부틸렌기, tert-부틸렌기, 펜틸렌기, 헥실렌기 등이 될 수 있다. 상기 알킬렌기에 포함되어 있는 하나 이상의 수소 원자는 각각 상기 알킬기의 경우와 마찬가지의 치환기로 치환가능하다.
상기 아릴기는 아렌(arene)으로부터 유래한 1가의 작용기로, 예를 들어, 단환식 또는 다환식일 수 있다. 구체적으로, 단환식 아릴기로는 페닐기, 바이페닐기, 터페닐기, 스틸베닐기 등이 될 수 있으나, 이에 한정되는 것은 아니다. 다환식 아릴기로는 나프틸기, 안트릴기, 페난트릴기, 파이레닐기, 페릴레닐기, 크라이세닐기, 플루오레닐기 등이 될 수 있으나, 이에 한정되는 것은 아니다. 이러한 아릴기 중 하나 이상의 수소 원자는 각각 상기 알킬기의 경우와 마찬가지의 치환기로 치환가능하다.
상기 헤테로아릴기는 이종원자로 O, N 또는 S를 포함하는 헤테로 고리기로서, 탄소수는 특별히 한정되지 않으나 탄소수 2 내지 30일 수 있다. 헤테로 고리기의 예로는 티오펜기, 퓨란기, 피롤기, 이미다졸기, 티아졸기, 옥사졸기, 옥사디아졸기, 트리아졸기, 피리딜기, 비피리딜기, 트리아진기, 아크리딜기, 피리다진기, 퀴놀리닐기, 이소퀴놀린기, 인돌기, 카바졸기, 벤조옥사졸기, 벤조이미다졸기, 벤조티아졸기, 벤조카바졸기, 벤조티오펜기, 디벤조티오펜기, 벤조퓨라닐기 및 디벤조퓨란기 등이 있으나, 이들에만 한정되는 것은 아니다. 이러한 헤테로아릴기 중 하나 이상의 수소 원자는 각각 상기 알킬기의 경우와 마찬가지의 치환기로 치환가능하다.
상기 "치환"이라는 용어는 화합물 내의 수소 원자 대신 다른 작용기가 결합하는 것을 의미하며, 치환되는 위치는 수소 원자가 치환되는 위치 즉, 치환기가 치환 가능한 위치라면 한정되지 않으며, 2 이상 치환되는 경우, 2 이상의 치환기는 서로 동일하거나 상이할 수 있다.
보다 구체적으로, 상기 화학식1은 하기 화학식1-1로 표시되는 화합물을 포함할 수 있다.
[화학식1-1]
Figure pat00004
상기 화학식1-1에서, A, X1 내지 X8, R1, R1', R2 및 R2', n에 대한 내용은 상기 화학식1에서 상술한 내용을 포함한다.
상기 화학식1-1의 구체적인 예로는 4,4'-diaminodiphenyl sulfone(화학식1-1에서 A는 술폰기, X1 내지 X8, R1, R1', R2 및 R2'는 각각 독립적으로 수소원자이며, n은 1 이다.), bis(4-aminophenyl)methanone(화학식1-1에서 A는 카보닐기, X1, X2, R1, R1', R2 및 R2'는 각각 독립적으로 수소원자이며, n은 1 이다.), 4,4'-(perfluoropropane-2,2-diyl)dianiline(화학식1-1에서 A는 perfluoropropane-2,2-diyl, X1 내지 X8, R1, R1', R2 및 R2'는 각각 독립적으로 수소원자이며, n은 1 이다.), 4,4'-(2,2,2-trifluoroethane-1,1-diyl)dianiline (화학식1-1에서 A는 2,2,2-trifluoroethane-1,1-diyl, X1 내지 X8, R1, R1', R2 및 R2'는 각각 독립적으로 수소원자이며, n은 1 이다.) 등을 들 수 있다.
또한, 상기 화학식2는 하기 화학식2-1로 표시되는 화합물을 포함할 수 있다.
[화학식2-1]
Figure pat00005
상기 화학식2-1에서, Y1 내지 Y8, R3, R3', R4 및 R4', m에 대한 내용은 상기 화학식2에서 상술한 내용을 포함한다.
상기 화학식2-1의 구체적인 예로는 2,2',3,3',5,5',6,6'-octafluorobiphenyl-4,4'-diamine (화학식2-1에서 Y1 내지 Y8은 할로겐으로 플루오르기, R3, R3', R4 및 R4'는 각각 독립적으로 수소원자이며, m은 1 이다.), 2,2'-bis(trifluoromethyl)biphenyl-4,4'-diamine (Y2 및 Y7은 각각 트리플루오로메틸기이며, Y1, Y3, Y4, Y5, Y6, Y8은 수소원자, R3, R3', R4 및 R4'는 각각 독립적으로 수소원자이며, m은 1 이다.) 등을 들 수 있다.
또한, 상기 화학식3는 하기 화학식3-1로 표시되는 화합물을 포함할 수 있다.
[화학식3-1]
Figure pat00006
상기 화학식3-1에서, Z1 내지 Z4, R5, R5', R6 및 R6'에 대한 내용은 상기 화학식3에서 상술한 내용을 포함한다.
상기 화학식3-1의 구체적인 예로는 2,3,5,6-tetrafluorobenzene-1,4-diamine (화학식3-1에서 Z1 내지 Z4는 할로겐으로 플루오르기, R5, R5', R6 및 R6'는 각각 독립적으로 수소원자이다.)등을 들 수 있다.
상기 아민 화합물과 수지성분(구체적으로, 열경화성 수지와 열가소성 수지 합계)의 전체 중량에 대하여 아민 화합물의 함량이 5 중량% 내지 50 중량%, 또는 10 중량% 내지 20 중량%일 수 있다. 상기 아민 화합물의 함량이 5 중량% 미만으로 지나치게 감소할 경우, 미경화가 발생할 수 있으며, 상기 아민 화합물의 함량이 50 중량부 초과로 지나치게 증가할 경우, 경화속도가 증가되어 열경화성 수지 조성물의 유동성이 감소될 수 있으며, 또한, 미반응된 아민 화합물에 의해 열경화성 수지 조성물을 이용한 금속 박막의 기계적 물성이 저하될 수 있다.
한편, 상기 금속 박막 코팅용 열경화성 수지 조성물은 열경화성 수지를 포함할 수 있다.
상기 열경화성 수지는 디시클로펜타디엔계 에폭시 수지 및 바이페닐계 에폭시 수지를 포함할 수 있다. 구체적으로, 상기 디시클로펜타디엔계 에폭시 수지 100 중량부 대비 상기 바이페닐계 에폭시 수지의 함량이 100 중량부 미만, 또는 1 중량부 내지 90 중량부, 또는 5 중량부 내지 80 중량부, 또는 10 중량부 내지 70 중량부, 또는 20 중량부 내지 50 중량부일 수 있다.
보다 구체적으로, 상기 바이페닐계 에폭시 수지는 하기 화학식 11로 표시되는 에폭시 수지일 수 있고, 상기 디시클로펜타디엔계 에폭시 수지는 하기 화학식 12로 표시되는 에폭시 수지일 수 있다.
[화학식 11]
Figure pat00007
상기 화학식 11에서,
n은 0 또는 1 내지 50의 정수이다.
[화학식 12]
Figure pat00008
상기 화학식 12에서, n은 0 또는 1 내지 50의 정수이다.
상기 디시클로펜타디엔계 에폭시 수지의 구체적인 예로는, Nippon kayaku사 XD-1000을 들 수 있고, 상기 바이페닐계 에폭시 수지의 구체적인 예로는, Nippon kayaku사 NC-3000H 을 들 수 있다.
또한, 상기 열경화성 수지는 비스말레이미드 수지, 시아네이트 에스터 수지 및 비스말레이미드-트리아진 수지로 이루어진 군으로부터 선택되는 1종 이상의 수지를 더 포함할 수 있다.
상기 비스말레이미드 수지는 통상 금속 박막 코팅용 열경화성 수지 조성물에 사용되는 것을 제한 없이 사용 할 수 있으며, 그 종류가 한정되지는 않는다. 바람직한 일례를 들면, 상기 비스말레이미드 수지는 하기 화학식 13으로 표시되는 디페닐메탄형 비스말레이미드 수지, 하기 화학식 14로 표시되는 페닐렌형 비스말레이미드 수지, 하기 화학식 15로 표시되는 비스페놀 A형 디페닐 에테르 비스말레이미드 수지, 및 하기 화학식 16으로 표시되는 디페닐메탄형 비스말레이미드 및 페닐메탄형 말레이미드 수지의 올리고머로 구성된 비스말레이미드 수지로 이루어진 군에서 선택된 1종 이상일 수 있다.
[화학식 13]
Figure pat00009
상기 화학식 13에서,
R1 및 R2는 각각 독립적으로, H, CH3 또는 C2H5이다.
[화학식 14]
Figure pat00010
[화학식 15]
Figure pat00011
[화학식 16]
Figure pat00012
상기 화학식 16에서,
n은 0 또는 1 내지 50의 정수이다.
또한, 상기 시아네이트계 수지의 구체적인 예로 시아네이트 에스터 수지를 들 수 있으며, 통상 금속 박막 코팅용 열경화성 수지 조성물에 사용되는 것을 제한 없이 사용 할 수 있으며, 그 종류가 한정되지는 않는다.
바람직한 일례를 들면, 상기 시아네이트 에스터 수지는 하기 화학식 17로 표시되는 노볼락형 시아네이트 수지, 하기 화학식 18로 표시되는 디시클로펜타디엔계형 시아네이트 수지, 하기 화학식 19로 표시되는 비스페놀형 시아네이트 수지 및 이들의 일부 트리아진화된 프리폴리머를 들 수 있고, 이들은 단독 혹은 2종 이상 혼합하여 사용할 수 있다.
[화학식 17]
Figure pat00013
상기 화학식 17에서,
n은 0 또는 1 내지 50의 정수이다.
[화학식 18]
Figure pat00014
상기 화학식 18에서,
n은 0 또는 1 내지 50의 정수이다.
[화학식 19]
Figure pat00015
상기 화학식 19에서,
R은
Figure pat00016
또는
Figure pat00017
이다.
보다 구체적으로, 상기 화학식 19의 시아네이트 수지는 R의 종류에 따라, 각각 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 비스페놀 F형 시아네이트 수지, 또는 비스페놀 M형 시아네이트 수지일 수 있다.
그리고, 상기 비스말레이미드 수지로는 비스말레이미드-트리아진 수지 등을 들 수 있고, 상기 비스말레이미드-트리아진 수지는 통상 금속 박막 코팅용 열경화성 수지 조성물에 사용되는 것을 제한 없이 사용 할 수 있으며, 그 종류가 한정되지는 않는다. 상기 비스말레이미드 수지의 바람직한 예로는 DAIWA KASEI사 BMI-2300 등을 들 수 있다.
특히, 상기 금속 박막 코팅용 수지 조성물은 상기 아민 화합물 100 중량부에 대하여 상기 열경화성 수지 함량을 400 중량부 이하로 포함하여, 높은 함량으로 투입된 필러에 의한 열경화성 수지의 물성 변화를 방지하고, 필러의 영향없이 열경화성 수지가 보다 충분한 수준으로 균일하게 경화 가능하도록 유도하여, 최종 제조되는 제품의 신뢰성이 향상될 수 있고, 인성(Toughness)와 같은 기계적 물성 또한 증가시킬 수 있으며, 유리전이온도를 충분히 낮출 수 있다.
종래에는 상기 아민 경화제 100 중량부에 대하여 상기 열경화성 수지 함량을 400 중량부 이하로 포함시키는 것과 같이, 아민 경화제를 상대적으로 과량으로 첨가시 열경화성 수지의 과도한 경화로 인해 유동성 및 성형성이 감소하는 한계가 있었다. 그러나, 상술한 바와 같이 전자 끌개 작용기(Electron Withdrawing Group, EWG)를 포함하여 반응성이 감소한 특정 아민 경화제를 과량으로 첨가하더라도, 경화제의 반응성 감소로 인해, 열경화성 수지의 경화속도가 급격히 상승하는 것을 억제할 수 있어, 금속 박막 코팅용 수지 조성물이나 이로부터 얻어지는 금속 박막에서의 장기간 보관시에도 높은 흐름성을 나타내어 우수한 유동성을 가질 수 있다.
구체적으로, 상기 금속 박막 코팅용 열경화성 수지 조성물은 상기 아민 경화제 100 중량부에 대하여 상기 열경화성 수지 함량이 400 중량부 이하, 또는 150 중량부 내지 400 중량부, 또는 180 중량부 내지 300 중량부, 또는 180 중량부 내지 290 중량부, 또는 190 중량부 내지 290 중량부, 또는 240 중량부 내지 260 중량부일 수 있다. 상기 아민 경화제 또는 열경화성 수지가 2종 이상의 혼합물인 경우, 아민 경화제 혼합물 100 중량부에 대하여 열경화성 수지 혼합물 함량 또한 400 중량부 이하, 또는 150 중량부 내지 400 중량부, 또는 180 중량부 내지 300 중량부, 또는 180 중량부 내지 290 중량부, 또는 190 중량부 내지 290 중량부, 또는 240 중량부 내지 260 중량부 일 수 있다.
상기 아민 경화제 100 중량부에 대하여 상기 열경화성 수지 함량을 400 중량부 초과로 지나치게 증가할 경우, 고함량으로 투입된 필러의 영향으로 열경화성 수지가 보다 충분한 수준까지 균일하게 경화되기 어려워, 최종 제조되는 제품의 신뢰성이 감소할 수 있고, 인성(Toughness)와 같은 기계적 물성 또한 감소될 수 있다.
또한, 상기 아민 화합물 및 수지성분(구체적으로, 열경화성 수지와 열가소성 수지 합계)의 전체 중량에 대하여 에폭시 수지의 함량이 30 중량% 내지 80 중량%이고, 비스말레이미드 수지의 함량이 1 중량% 내지 20 중량%일 수 있다. 바람직하게, 상기 에폭시 수지의 함량은 상기 아민 화합물 및 수지성분(구체적으로, 열경화성 수지와 열가소성 수지 합계)의 총합에 대하여 35 중량% 내지 70 중량%일 수 있다. 또한, 상기 비스말레이미드 수지의 함량은 상기 아민 화합물 및 수지성분(구체적으로, 열경화성 수지와 열가소성 수지 합계)의 총합에 대하여 1 중량% 내지 10 중량%일 수 있다.
상기 에폭시 수지의 사용량이 30 중량% 미만이면 높은 Tg의 구현이 어려운 문제가 있고, 80 중량%를 초과하면 흐름성이 나빠지는 문제가 있다.
상기 비스말레이미드 수지의 사용량이 1 중량% 미만이면 원하는 물성 구현이 안되는 문제가 있고, 20 중량%를 초과하면 미반응기가 많아 내화학성 등의 특성에 악영향을 끼칠 수 있다.
한편, 상기 금속 박막 코팅용 수지 조성물은 하기 수학식1로 계산되는 당량비가 1.4 이상, 또는 1.4 내지 2.5, 또는 1.45 내지 2.5, 또는 1.45 내지 2.1, 또는 1.45 내지 1.8, 또는 1.49 내지 1.75, 또는 1.6 내지 1.7일 수 있다.
[수학식1]
당량비 = 상기 아민 경화제에 함유된 총 활성수소 당량 / 상기 열경화성 수지에 함유된 총 경화성 작용기 당량
보다 구체적으로, 상기 수학식1에서, 상기 아민 경화제에 함유된 총 활성수소 당량은, 상기 아민 경화제의 총 중량(단위: g)을 상기 아민 경화제의 활성수소 단위당량(g/eq)로 나눈 값을 의미한다.
상기 아민 경화제가 2종 이상의 혼합물인 경우, 각각의 화합물 별로 중량(단위:g)을 활성수소 단위당량(g/eq)로 나눈 값을 구하고, 이를 합한 값으로 상기 수학식1의 아민 경화제에 함유된 총 활성수소 당량을 구할 수 있다.
상기 아민 경화제에 함유된 활성수소는, 아민 경화제에 존재하는 아미노기(-NH2)에 포함된 수소원자를 의미하며, 상기 활성수소가 열경화성 수지의 경화성 작용기와의 반응을 통해 경화구조를 형성할 수 있다.
또한, 상기 수학식1에서, 상기 열경화성 수지에 함유된 총 경화성 작용기 당량은, 상기 열경화성 수지의 총 중량(단위: g)을 상기 열경화성 수지의 경화성 작용기 단위당량(g/eq)로 나눈 값을 의미한다.
상기 열경화성 수지가 2종 이상의 혼합물인 경우, 각각의 화합물 별로 중량(단위:g)을 경화성 작용기 단위당량(g/eq)로 나눈 값을 구하고, 이를 합한 값으로 상기 수학식1의 열경화성 수지에 함유된 총 경화성 작용기 당량을 구할 수 있다.
상기 열경화성 수지에 함유된 경화성 작용기는, 상기 아민 경화제의 활성수소와의 반응을 통해 경화구조를 형성하는 작용기를 의미하며, 상기 열경화성 수지 종류에 따라 경화성 작용기의 종류 또한 달라질 수 있다.
예를 들어, 상기 열경화성 수지로 에폭시 수지를 사용할 경우, 상기 에폭시 수지에 함유된 경화성 작용기는 에폭시기가 될 수 있고, 상기 열경화성 수지로 비스말레이미드수지를 사용할 경우, 상기 비스말레이미드 수지에 함유된 경화성 작용기는 말레이미드기가 될 수 있다.
즉, 상기 금속 박막 코팅용 수지 조성물이 상기 수학식1로 계산되는 당량비가 1.4 이상을 만족한다는 것은, 모든 열경화성 수지에 함유된 경화성 작용기가 경화반응을 일으킬 수 있을 정도로 충분한 수준의 아민 경화제가 함유되어있음을 의미한다. 따라서, 상기 금속 박막 코팅용 수지 조성물에서 상기 수학식1로 계산되는 당량비가 1.4 미만으로 감소하는 경우, 고함량으로 투입된 필러의 영향으로 열경화성 수지가 보다 충분한 수준까지 균일하게 경화되기 어려워, 최종 제조되는 제품의 신뢰성이 감소할 수 있고, 기계적 물성 또한 감소할 수 있는 단점이 있다.
한편, 상기 금속 박막 코팅용 열경화성 수지 조성물은 열가소성 수지를 포함할 수 있다.
상기 열가소성 수지는 경화 후, 인성(Toughness)을 증가시키는 효과가 있으며, 열팽창계수 및 탄성률을 낮게 하여 금속 박막의 휨(Warpage)를 완화시키는 역할을 할 수 있다. 상기 열가소성 수지의 구체적인 예로는 (메트)아크릴레이트계 고분자를 들 수 있다.
상기 (메트)아크릴레이트계 고분자의 예가 크게 한정되는 것은 아니며, 예를 들어 (메트)아크릴레이트계 단량체 유래의 반복단위와 (메트)아크릴로니트릴 유래의 반복 단위가 포함되는 아크릴산 에스테르 공중합체; 또는 부타디엔 유래의 반복 단위가 포함되는 아크릴산 에스테르 공중합체일 수 있다. 예를 들어, 상기 (메트)아크릴레이트계 고분자는 부틸아크릴레이트, 에틸아크릴레이트, 아크릴로니트릴, 메틸메타크릴레이트, 글리시딜메타크릴레이트 등의 단량체를 각각 1 중량% 내지 40 중량%의 범위내(단량체 전체의 총 중량 대비)에서 사용하여 공중합한 공중합체일 수 있다.
상기 (메트)아크릴레이트계 고분자는 500,000 내지 1,000,000의 중량평균분자량을 가질 수 있다. 상기 (메트)아크릴레이트계 고분자의 중량평균분자량이 너무 작으면, 경화 후의 인성(Toughnes)증가나 열팽창률 및 탄성률 감소에 효과가 감소하여 기술적으로 불리할 수 있다. 또한, 상기 (메트)아크릴레이트계 고분자의 중량평균분자량이 너무 크면, 유동성을 감소시킬 수 있다.
본 명세서에서, 중량 평균 분자량은 GPC법에 의해 측정한 폴리스티렌 환산의 중량 평균 분자량을 의미한다. 상기 GPC법에 의해 측정한 폴리스티렌 환산의 중량 평균 분자량을 측정하는 과정에서는, 통상적으로 알려진 분석 장치와 시차 굴절 검출기(Refractive Index Detector) 등의 검출기 및 분석용 컬럼을 사용할 수 있으며, 통상적으로 적용되는 온도 조건, 용매, flow rate를 적용할 수 있다. 상기 측정 조건의 구체적인 예를 들면, Polymer Laboratories PLgel MIX-B 300mm 길이 칼럼을 이용하여 Waters PL-GPC220 기기를 이용하여, 평가 온도는 160 ℃이며, 1,2,4-트리클로로벤젠을 용매로서 사용하였으며 유속은 1mL/min의 속도로, 샘플은 10mg/10mL의 농도로 조제한 다음, 200 μL 의 양으로 공급하며, 폴리스티렌 표준을 이용하여 형성된 검정 곡선을 이용하여 Mw 의 값을 구할 수 있다. 폴리스티렌 표준품의 분자량은 2,000 / 10,000 / 30,000 / 70,000 / 200,000 / 700,000 / 2,000,000 / 4,000,000 / 10,000,000의 9종을 사용하였다.
상기 열가소성 수지의 바람직한 예로는 Negami chemical industrial Co.,LTD사 PARACRON KG-3015P 등을 들 수 있다.
한편, 상기 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대해, 상기 열가소성 수지를 40 중량부 내지 90 중량부로 포함할 수 있다. 바람직하게, 상기 열가소성 수지는 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대해 41 중량부 내지 80 중량부, 또는 42 중량부 내지 70 중량부, 또는 42.7 중량부 내지 67 중량부를 포함할 수 있다. 상기 열가소성 수지의 함량이 40 중량부 미만이면 수지의 흐름성이 너무 많아 두께 편차가 증가되는 문제가 있고, 90 중량부 초과이면 흐름성이 너무 적어 패턴 채움성이 떨어지는 문제가 있다.
또한, 상기 금속 박막 코팅용 열경화성 수지 조성물은 무기 충진재를 포함할 수 있다.
상기 무기 충진재는 통상 금속 박막 코팅용 열경화성 수지 조성물에 사용되는 것을 제한 없이 사용 할 수 있으며, 구체적인 예로는 실리카, 알루미늄 트리하이드록사이드, 마그네슘 하이드록사이드, 몰리브데늄 옥사이드, 징크 몰리브데이트, 징크 보레이트, 징크 스타네이트, 알루미나, 클레이, 카올린, 탈크, 소성 카올린, 소성 탈크, 마이카, 유리 단섬유, 글라스 미세 파우더 및 중공 글라스를 들 수 있으며 이들로 이루어진 군에서 선택된 1종 이상일 수 있다.
상기 금속 박막 코팅용 열경화성 수지 조성물은 상기 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대하여 상기 무기 충진재 함량이 200 중량부 내지 500 중량부, 또는 205 중량부 내지 450중량부, 또는 210 중량부 내지 400 중량부를 포함할 수 있다. 상기 무기 충진재의 함량이 너무 작으면 열팽창계수가 증가하여 리플로우(reflow) 공정시 휨 현상이 심화되며, 인쇄회로기판의 강성이 감소하는 문제가 있다.
또한, 상기 표면 처리된 충진재를 사용시, 나노 입경의 작은 사이즈와 마이크로 입경의 큰 사이즈를 함께 사용하여 팩킹 밀도 (packing density)를 높여 충진률을 높일 수 있다.
상기 무기 충진재는 평균 입경이 상이한 2종 이상의 무기 충진재를 포함할 수 있다. 구체적으로, 상기 2종 이상의 무기 충진재 중 적어도 1종이 평균 입경이 0.1 ㎛ 내지 100 ㎛인 무기 충진재고, 다른 1종이 평균 입경이 1 ㎚ 내지 90 ㎚인 무기 충진재일 수 있다.
상기 평균 입경이 0.1 ㎛ 내지 100 ㎛인 무기 충진재 100 중량부에 대하여 상기 평균 입경이 1 ㎚ 내지 90 ㎚인 무기 충진재 함량이 1 중량부 내지 30 중량부일 수 있다.
상기 무기 충진재는 내습성, 분산성을 향상시키는 관점에서 실란 커플링제로 표면 처리된 실리카를 사용할 수 있다.
상기 무기 충진재를 표면 처리하는 방법은, 실란 커플링제를 표면 처리제로 이용하여 실리카 입자를 건식 또는 습식으로 처리하는 방법이 사용될 수 있다. 예를 들어, 실리카 입자 100 중량부를 기준으로 0.01 중량부 내지 1 중량부의 실란 커플링제를 사용하여 습식방법으로 실리카를 표면처리하여 사용할 수 있다.
구체적으로, 상기 실란 커플링제로는 3-아미노프로필트리에톡시실란, N-페닐-3-아미노프로필트리메톡시실란 및 N-2-(아미노에틸)-3-아미노프로필트리메톡시실란과 같은 아미노실란 커플링제, 3-글리시독시프로필트리메톡시실란과 같은 에폭시 실란커플링제, 3-메타크릴옥시프로필 트리메톡시실란과 같은 비닐 실란커플링제, N-2-(N-비닐벤질아미노에틸)-3-아미노프로필트리메톡시실란 하이드로클로라이드와 같은 양이온 실란커플링제 및 페닐 실란커플링제를 들 수 있으며, 실란 커플링제는 단독으로 사용될 수 있으며, 또는 필요에 따라 적어도 두 개의 실란 커플링제를 조합하여 사용할 수 있다.
보다 구체적으로, 상기 실란 화합물은 방향족 아미노 실란 또는 (메트)아크릴실란을 포함할 수 있으며, 상기 평균 입경이 0.1 ㎛ 내지 100 ㎛인 무기 충진재로는 방향족 아미노 실란이 처리된 실리카를 사용할 수 있고, 상기 평균 입경이 1 ㎚ 내지 90 ㎚인 무기 충진재로는 (메트)아크릴 실란이 처리된 실리카를 사용할 수 있다. 상기 방향족 아미노 실란이 처리된 실리카의 구체적인 예로는 SC2050MTO(Admantechs사)를 들 수 있고, 상기 (메트)아크릴실란이 처리된 실리카의 구체적인 예로는 AC4130Y (Nissan chemical사)를 들 수 있다. 상기 (메트)아크릴은 아크릴 또는 메타크릴을 모두 포함하는 의미로 사용되었다.
그리고, 상기 금속 박막 코팅용 열경화성 수지 조성물은 필요에 따라 용제를 첨가하여 용액으로 사용할 수 있다. 상기 용제로는 수지 성분에 대해 양호한 용해성을 나타내는 것이면 그 종류가 특별히 한정되지 않으며, 알코올계, 에테르계, 케톤계, 아미드계, 방향족 탄화수소계, 에스테르계, 니트릴계 등을 사용할 수 있고, 이들은 단독 또는 2종 이상 병용한 혼합 용제를 이용할 수도 있다.
또한 상기 금속 박막 코팅용 열경화성 수지 조성물은, 수지 조성물 고유의 특성을 손상시키지 않는 한, 기타 열경화성 수지, 열가소성 수지 및 이들의 올리고머 및 엘라스토머와 같은 다양한 고분자 화합물, 기타 난연성 화합물 또는 첨가제를 더 포함할 수도 있다. 이들은 통상적으로 사용되는 것으로부터 선택되는 것이라면 특별히 한정하지 않는다.예를 들어 첨가제로는 자외선흡수제, 산화방지제, 광중합개시제, 형광증백제, 광증감제, 안료, 염료, 증점제, 활제, 소포제, 분산제, 레벨링제, 광택제 등이 있고, 목적에 부합되도록 혼합하여 사용하는 것도 가능하다.
상기 기타 열경화성 수지의 예로는 에폭시 수지를 들 수 있고, 상기 에폭시 수지로는 그 종류가 한정되지는 않으나, 비스페놀 A 형 에폭시 수지, 페놀 노볼락 에폭시 수지, 페닐 아랄킬계 에폭시 수지, 테트라페닐 에탄 에폭시 수지, 나프탈렌계 에폭시 수지, 또는 이들의 혼합물 등을 사용할 수 있다.
구체적으로, 상기 에폭시 수지는 하기 화학식 5로 표시되는 비스페놀형 에폭시 수지, 하기 화학식 6로 표시되는 노볼락형 에폭시 수지, 하기 화학식 7로 표시되는 페닐 아랄킬계 에폭시 수지, 하기 화학식 8로 표시되는 테트라페닐에탄형 에폭시 수지, 하기 화학식 9 및 10으로 표시되는 나프탈렌형 에폭시 수지로 이루어진 군에서 선택된 1종 이상을 사용할 수 있다.
[화학식 5]
Figure pat00018
상기 화학식 5에서,
R은
Figure pat00019
또는
Figure pat00020
이고,
n은 0 또는 1 내지 50의 정수이다.
보다 구체적으로, 상기 화학식 5의 에폭시 수지는 R의 종류에 따라, 각각 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 M형 에폭시 수지, 또는 비스페놀 S형 에폭시 수지일 수 있다.
[화학식 6]
Figure pat00021
상기 화학식 2에서,
R은 H 또는 CH3이고,
n은 0 또는 1 내지 50의 정수이다.
보다 구체적으로, 상기 화학식 3의 노볼락형 에폭시 수지는 R의 종류에 따라, 각각 페놀 노볼락형 에폭시 수지 또는 크레졸 노볼락형 에폭시 수지일 수 있다.
[화학식 7]
Figure pat00022
[화학식 8]
Figure pat00023
[화학식 9]
Figure pat00024
[화학식 10]
Figure pat00025
한편, 상기 금속 박막 코팅용 열경화성 수지 조성물은 상술한 아민 화합물을 포함할 수 있으며, 상기 아민 화합물 이외의 추가적인 경화제를 더 포함할 수도 있다.
상술한 각 성분을 혼합하여 코팅용 바니시를 제조하고, 이를 금속박에 코팅한 후 경화 및 건조하는 과정을 통해 간단한 방법으로 수지 코팅 금속 박막을 제조할 수 있다.
이러한 구성을 갖는 상기 금속 박막 코팅용 열경화성 수지 조성물은 레오미터 최저 점도 구간이 120 ℃내지 180 ℃의 범위에서 2000Pa·s 이하의 복소 점도 조건을 만족할 수 있다.
즉, 패턴을 채우는데 적합한 복소 점도를 2000 Pa·s 이하라고 가정할 때, 본 발명에서 제시하는 수지 조성물의 경우, 상기 점도 조건을 만족하는 온도 구간이 120 ℃내지 180 ℃로 매우 넓다. 즉, 적층 공정 구간 내 흐름성이 높아서 수지 적층 후 빈 공간이 발생되지 않아 패턴 채움성이 우수해지는 것이다.
상기 금속 박막 코팅용 열경화성 수지 조성물은 상기와 같은 우수한 수지 흐름성을 가짐에 따라, 금속 박막과 이를 이용해서 금속적층판을 만들거나 빌드업 과정에서 흐름성을 확보할 수 있어 미세 패턴을 용이하게 채울 수 있고 또한 박막의 내크랙성을 향상시킬 수 있다.
상기 절연패턴으로 사용된 경화물의 두께는 15 ㎛ 이하, 또는 10 ㎛ 이하, 또는 1 ㎛ 내지 15 ㎛, 또는 1 ㎛ 내지 10 ㎛, 또는 5 ㎛ 내지 10 ㎛, 또는 6 ㎛ 내지 8 ㎛일 수 있다.
(2) 레지스트 패턴층
상기 다층인쇄회로기판은 상기 수지 적층체의 상면 및 하면에 형성된 레지스트 패턴층을 포함할 수 있다. 상기 레지스트 패턴층은 개구패턴을 갖는 레지스트패턴을 포함할 수 있다. 상기 레지스트패턴은 후술하는 다층인쇄회로기판 제조방법상 레지스트층의 부분적인 식각을 통해 얻어지는 레지스트 블록을 의미한다.
상기 레지스트 패턴층은 상기 수지 적층체의 상면 및 하면에 형성되어, 초박형화된 다층인쇄회로기판 제조시에도 찢어짐과 같은 제품 파손을 방지하여 우수한 내구성을 구현할 수 있다.
상기 레지스트 패턴층에 포함된 레지스트의 예로는 알카리 가용성이나 비열경화성인 감광성 드라이필름 레지스트(DFR) 등을 들 수 있다. 상기 레지스트 패턴층의 두께는 1 ㎛ 내지 20 ㎛, 또는 5 ㎛ 내지 15 ㎛, 또는 9 ㎛ 내지 10 ㎛일 수 있다.
Ⅱ. 다층인쇄회로기판의 제조 방법
본 발명의 다른 구현예에 따르면, 캐리어 필름의 양면에 금속층을 적층하고 패턴을 형성하는 제1단계; 상기 금속층 상에 절연층을 적층하고 패턴을 형성하는 제2단계; 상기 절연층 상에 금속층을 적층하고 패턴을 형성하는 제3단계; 상기 금속층 상에 레지스트층을 형성하는 제4단계; 상기 제1단계의 캐리어필름과 금속층을 박리하고, 박리된 금속층의 표면에 레지스트층을 적층하고 패턴을 형성하는 제5단계;를 포함하고, 상기 절연층은 두께가 15 ㎛ 이하인 수지코팅금속박막을 포함하며, 상기 제3단계 이후, 제2단계 및 제3단계를 1회이상 반복하여 진행하는 다층인쇄회로기판 제조방법을 제공한다.
상기 다른 구현예의 다층인쇄회로기판 제조방법에 의해 상기 일 구현예의 다층인쇄회로기판이 얻어질 수 있다.
상기 다층인쇄회로기판의 제조방법은, 캐리어 필름을 임시 코어층으로 삼아 캐리어필름의 상면 및 하면에 각각 금속층과 절연층의 적층/패턴형성을 반복한 이후, 캐리어필름을 제거함으로서 단일 공정에서 2개의 수지 적층체(판넬)을 형성할 수 있다.
특히, 수지 적층체 제조시 사용되는 절연층으로 15 ㎛ 이하의 두께를 갖는 수지코팅금속박막을 적용함에 따라, 수지 적층체의 총 두께를 현저히 줄여, 박형화 및 고집적화된 반도체 장치에의 적용 가능성을 높일 수 있다. 또한, 상기 수지코팅금속박막은 절연성을 갖는 수지층과 함께 상기 수지층 표면에 금속박막을 포함하여, 절연층을 형성한 이후 금속층을 형성하는 과정에서 별도의 시드층 도입없이도 용이하게 금속층을 적층할 수 있다.
또한, 상기 캐리어필름을 제거하는 과정에서 발생하는 수지 적층체의 파손을 방지하기 위해, 캐리어필름 제거 이전에 수지 적층체 상단에 레지스트층을 형성하고, 캐리어 필름을 제거한 이후에도 수지 적층체의 남은 상단에 레지스트층을 추가로 형성하는 2차례의 레지스트층 코팅을 통해 수지 적층체의 내구성을 향상시킬 수 있다.
구체적으로 상기 제1단계는, 캐리어 필름의 양면에 금속층을 적층하고 패턴을 형성하는 단계이다. 상기 캐리어필름은 금속층과 절연층의 적층의 지지체가 되는 기재필름으로써, 상기 캐리어필름의 일면 및 이와 마주보는 반대면 각각에 금속층이 적층될 수 있다.
상기 금속층에 포함된 금속의 예로는 금, 은, 동, 주석, 니켈 알루미늄, 타이타늄 등의 금속 또는 이들의 2종 이상의 혼합물을 포함한 합금 등을 들 수 있고, 상기 금속층의 두께는 1 ㎛ 내지 20 ㎛, 또는 5 ㎛ 내지 15 ㎛, 또는 7 ㎛ 내지 9 ㎛일 수 있다. 상기 금속층의 두께가 20 ㎛ 초과로 지나치게 증가할 경우, 상기 금속층을 형성하기 위해 과량의 금속이 필요해짐에 따라, 원료 비용이 증가하여 경제적인 면에서 효율성이 감소할 수 있고, 박형화 및 고집적화된 반도체 장치에의 적용이 어려울 수 있다.
상기 캐리어필름의 구체적인 예가 크게 한정되는 것은 아니며, 고분자, 금속, 고무 등의 유기, 무기 소재가 다양하게 적용될 수 있다. 구체적인 예를 들면, 폴리에틸렌테레프탈레이트(PET), 폴리에스테르 필름, 폴리이미드 필름, 폴리아미드이미드 필름, 폴리프로필렌 필름, 폴리스티렌 필름 등의 플라스틱 필름을 사용할 수 있다. 상기 캐리어필름의 두께는 10 ㎛ 내지 100 ㎛일 수 있다.
상기 캐리어 필름의 양면에 금속층을 적층하는 방법의 예로는, 상기 캐리어 필름의 양면에 금속박막을 형성하는 단계; 및 상기 금속박막 상에 금속을 증착시키는 단계를 포함하는 방법을 사용할 수 있다.
구체적으로 상기 캐리어 필름의 양면에 금속박막을 형성하는 단계에서는, 상기 캐리어 필름 표면에 금, 은, 동, 주석, 니켈 알루미늄, 타이타늄 등의 금속 또는 이들의 2종 이상의 혼합물을 포함한 합금 등을 증착하는 방법을 들 수 있다.
상기 증착방법의 예로는 건식증착공정 또는 습식증착공정을 들 수 있으며, 구체적인 상기 건식증착공정의 예로는 진공증착, 이온 플레이팅, 스퍼터링 방법 등을 들 수 있다. 한편, 구체적인 상기 습식증착공정의 예로는, 다양한 금속의 무전해 도금 등이 있으며, 보다 구체적으로 무전해 구리 도금을 사용할 수 있다. 또한, 상기 증착 이전 또는 이후에 조화처리공정을 더 포함할 수 있다.
상기 금속박막 상에 금속을 증착시키는 단계에서도 상술한 증착방법이 동일하게 적용될 수 있다.
상기 금속층에 패턴을 형성하는 방법의 예가 크게 한정된 것은 아니나, 예를 들어, 상기 금속층 상에 패턴화된 감광성 수지층을 형성하는 단계; 및 상기 패턴화된 감광성 수지층에 의해 노출된 금속층을 제거하는 단계를 포함한 방법을 사용할 수 있다.
상기 금속층 상에 패턴화된 감광성 수지층을 형성하는 단계에서, 상기 감광성 수지층은 패턴이 형성된 상태에서 상기 금속층 상에 적층되거나, 적층된 이후 패턴이 형성될 수 있으나, 보다 바람직하게는 상기 금속층 상에 적층된 이후 패턴이 형성될 수 있다. 상기 감광성 수지층의 예로는 알카리 가용성이나 비열경화성인 감광성 드라이필름 레지스트(DFR) 등을 들 수 있다.
상기 금속층 상에 감광성 수지층을 형성하는 방법이 크게 한정되지 않으며, 예를 들어, 감광성 드라이 필름 레지스트와 같은 필름형태의 감광성 수지를 캐리어필름 상에 적층시키는 방법 또는 스프레이나 딥핑 방법으로 감광성 수지 조성물을 캐리어필름 상에 코팅하고, 압착하는 방법 등을 사용할 수 있다.
상기 금속층 상에 패턴화된 감광성 수지층을 형성하는 단계는, 상기 금속층 상에 형성된 감광성 수지층을 노광 및 알카리 현상하는 단계를 포함할 수 있다. 이 경우, 상기 감광성 수지층이 금속층에 대한 보호층, 또는 패터닝 마스크로 사용될 수 있다.
상기 금속층 상에 형성된 감광성 수지층을 노광 및 알카리 현상하는 단계에서, 상기 금속층 상에 형성된 감광성 수지층의 두께는 3 ㎛ 내지 60 ㎛, 또는 5 ㎛ 내지 30 ㎛일 수 있다. 상기 감광성 수지층의 두께가 60 ㎛ 초과로 지나치게 증가할 경우, 해상도가 감소할 수 있다.
상기 감광성 수지층을 노광하는 방법의 예가 크게 한정되는 것은 아니나, 예를 들어, 상기 감광성 수지층에 소정의 패턴의 형성된 포토 마스크를 접촉하고 자외선을 조사하거나, 마스크에 포함된 소정의 패턴을 프로젝션 대물렌즈를 통해 이미징한 다음 자외선을 조사하거나, 레이저 다이오드(Laser Diode)를 광원으로 사용하여 직접 이미징한 다음 자외선을 조사하는 등의 방식 등을 통해 선택적으로 노광할 수 있다. 이 때, 자외선 조사 조건의 예로는 5mJ/㎠ 내지 600mJ/㎠의 광량으로 조사하는 것을 들 수 있다.
또한, 상기 감광성 수지층을 현상하는 방법의 예로는 알카리 현상액을 처리하는 방법을 들 수 있다. 상기 알카리 현상액의 예가 크게 한정되는 것은 아니나, 예를 들어, 수산화칼륨, 수산화나트륨, 탄산나트륨, 탄산칼륨, 인산나트륨, 규산나트륨, 암모니아, 테트라메틸암모늄하이드록사이드, 아민류 등의 알카리 수용액을 사용할 수 있으며, 바람직하게는 30 ℃탄산나트륨 현상액을 사용할 수 있다. 상기 알카리 현상액의 구체적인 사용량은 크게 제한되지 않는다.
상기 감광성 수지층 패턴에 의해 노출된 금속층을 제거하는 단계에서, 상기 감광성 수지 패턴은 금속층에 패턴을 형성하기 위한 레지스트의 역할로 사용된다. 따라서, 상기 감광성 수지층 패턴에 의해 노출된 금속층이란, 표면에서 감광성 수지층과 접촉하지 않고 있는 금속층 부분을 의미한다.
구체적으로, 상기 감광성 수지층 패턴에 의해 노출된 금속층을 제거하는 단계는 에칭액이 패턴이 형성된 감광성 수지층을 통과하여 금속층에 접촉하는 단계를 포함할 수 있다.
상기 에칭액은 금속층의 종류에 따라 선택될 수 있으며, 감광성 수지층에 영향을 주지 않는 물질을 사용하는 것이 바람직하다.
상기 제2단계는, 상기 금속층 상에 절연층을 적층하고 패턴을 형성하는 단계이다. 제2단계에서 금속층은 제1단계를 거친 후에 패턴이 형성된 금속층을 의미한다.
상기 금속층 상에 형성되는 절연층은 두께가 15 ㎛ 이하인 수지코팅금속박막을 포함할 수 있다. 구체적으로, 상기 수지코팅금속박막의 두께는 15 ㎛ 이하, 또는 10 ㎛ 이하, 또는 1 ㎛ 내지 15 ㎛, 또는 1 ㎛ 내지 10 ㎛, 또는 5 ㎛ 내지 10 ㎛, 또는 8 ㎛ 내지 10 ㎛일 수 있다. 상기 수지코팅금속박막의 두께가 지나치게 증가할 경우, 상기 절연층을 형성하기 위해 과량의 절연재료가 필요해짐에 따라, 원료 비용이 증가하여 경제적인 면에서 효율성이 감소할 수 있고, 박형화 및 고집적화된 반도체 장치에의 적용이 어려울 수 있다.
상기 수지코팅금속박막은 금속박, 및 상기 금속박의 적어도 일면에 형성된 수지 경화물과, 상기 수지 경화물 사이에 분산된 무기 충진재를 포함하고, 상기 수지 경화물은 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 및 열가소성 수지;간의 경화물일 수 있다.
또한, 상기 수지코팅금속박막은 금속박, 및 상기 금속박의 적어도 일면에 형성된 수지 경화물을 포함하고, 상기 수지 경화물은 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 열가소성 수지; 및 무기 충진재;를 포함하고, 상기 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대해, 상기 열가소성 수지를 40 중량부 내지 90 중량부로 포함하며, 120 ℃내지 180 ℃의 범위에서 2000Pa·s 이하의 복소점도를 갖는 금속 박막 코팅용 열경화성 수지 조성물의 경화물일 수 있다.
상기 금속박은 동박; 알루미늄박; 니켈, 니켈-인, 니켈-주석 합금, 니켈-철 합금, 납 또는 납-주석 합금을 중간층으로 하고, 이 양면에 서로 다른 두께의 구리층을 포함하는 3층 구조의 복합박; 또는 알루미늄과 동박을 복합한 2층 구조의 복합박을 포함한다.
바람직한 일 구현예에 따르면, 본 발명에 이용되는 금속박은 동박이나 알루미늄박이 이용되고, 약 2 ㎛ 내지 200 ㎛의 두께를 갖는 것을 사용할 수 있지만, 그 두께가 약 2 ㎛ 내지 35 ㎛인 것이 바람직하다. 바람직하게, 상기 금속박으로는 동박을 사용한다. 또한, 본 발명에 따르면 금속박으로서 니켈, 니켈-인, 니켈-주석 합금, 니켈-철 합금, 납, 또는 납-주석 합금 등을 중간층으로 하고, 이의 양면에 0.5 ㎛ 내지 15 ㎛의 구리층과 10 ㎛ 내지 300 ㎛의 구리층을 설치한, 3층 구조의 복합박 또는 알루미늄과 동박을 복합한 2층 구조 복합박을 사용할 수도 있다.
상기 수지 경화물의 두께는 15 ㎛ 이하, 또는 10 ㎛ 이하, 또는 1 ㎛ 내지 15 ㎛, 또는 1 ㎛ 내지 10 ㎛, 또는 5 ㎛ 내지 10 ㎛, 또는 6 ㎛ 내지 8 ㎛일 수 있다. 이러한 경화물은 금속박 상에 두께가 얇게 형성되어도, 금속박에 대하여 우수한 열적, 기계적 물성을 나타내도록 할 수 있다. 상기 경화물의 두께가 특정 수치만큼 증가하거나 감소하는 경우 수지 코팅 금속 박막에서 측정되는 물성 또한 일정 수치만큼 변화할 수 있다.
한편, 상기 수지 경화물에 대한 내용은 상기 일 구현예에서 상술한 내용을 모두 포함한다.
상기 수지코팅금속박막은, 금속 박막 코팅용 열경화성 수지 조성물을 금속 박막에 코팅하는 단계; 및 상기 금속 박막에 코팅된 열경화성 수지 조성물을 경화하는 단계;를 포함하여 형성될 수 있다.
상기 일 구현예에서 금속 박막 코팅용 열경화성 수지 조성물에 대해 상술한 각 성분을 혼합하여 코팅용 바니시를 제조하고, 이를 금속박에 코팅한 후 경화 및 건조하는 과정을 통해 간단한 방법으로 수지 코팅 금속 박막을 제조할 수 있다.
또한, 수지의 경화 반응을 조절하여 적층 공정 온도 구간 내 최소 점도가 유지하는 구간을 길게한다. 바람직하게, 상기 경화조건은 180 ℃내지 250 ℃의 온도에서 1 시간 내지 4시간 동안 진행될 수 있다.
또한, 상기 금속 박막 코팅용 열경화성 수지 조성물을 금속박에 코팅하는 방법은 크게 제한되지 않으며, 이 분야에 잘 알려진 코팅 방법이 사용될 수 있다.
일례로, 금속박에 금속 박막 코팅용 열경화성 수지 조성물을 코터 장치에 넣고, 일정 두께로 코팅하는 방법이 사용될 수 있다. 상기 코터 장치는 콤마 코터, 블레이드 코터, 립 코터, 로드 코터, 스퀴즈 코터, 리버스 코터, 트랜스퍼 롤 코터, 그라비아 코터 또는 분무 코터 등을 이용할 수 있다.
또한, 흐름성 평가를 위해 캐리어 필름을 사용할 수 있으며, 상기 캐리어 필름으로는 폴리에틸렌테레프탈레이트(PET), 폴리에스테르 필름, 폴리이미드 필름, 폴리아미드이미드 필름, 폴리프로필렌 필름, 폴리스티렌 필름 등의 플라스틱 필름을 사용할 수 있다.
한편, 상기 코팅에 사용되는 바니시는 열경화성 수지 조성물에 용제를 첨가한 상태일 수 있다. 상기 수지 바니시용 용제는 상기 수지 성분과 혼합 가능하고 양호한 용해성을 갖는 것이라면 특별히 한정하지 않는다. 이들의 구체적인 예로는, 아세톤, 메틸 에틸 케톤, 메틸이소부틸 케톤 및 시클로헥사논과 같은 케톤, 벤젠, 톨루엔 및 자일렌과 같은 방향족 하이드로카본, 및 디메틸포름아미드 및 디메틸아세트아미드와 같은 아미드, 메틸셀로솔브, 부틸셀로솔브 같은 알리파틱 알코올 등이 있다.
한편, 상기 절연층에 패턴을 형성하는 방법의 예가 크게 한정된 것은 아니나, 예를 들어, 레이저를 이용한 가공방식으로, CO2 또는 YAG 레이저 드릴을 사용할 수 있다.
상기 제3단계는, 상기 절연층 상에 금속층을 적층하고 패턴을 형성하는 단계이다. 제3단계에서 절연층은 제2단계를 거친 후에 패턴이 형성된 절연층을 의미한다.
상기 절연층 상에 금속층을 형성하고 패턴을 형성하는 구체적인 방법은 상기 제1단계와 동일하다.
한편, 상기 제3단계 이후, 제2단계 및 제3단계를 1회이상 반복하여 진행할 수 있다. 즉, 상기 제3단계를 진행하고나서, 다시 제2단계를 진행한 후 제3단계를 진행하는 1회의 반복공정을 진행할 수 있다. 제2단계와 제3단계를 복수회 반복하여 진행함에 따라 수지 적층체 내에는 다층의 빌드업필름이 적층될 수 있다.
상기 제4단계는, 상기 금속층 상에 레지스트층을 형성하는 단계이다. 상술한 바와 같이 캐리어 필름을 제거하는 제5단계에서 발생하는 수지 적층체의 파손을 방지하기 위해, 캐리어필름 제거 이전인 제4단계에서 수지 적층체 상단에 레지스트층을 형성하여 수지 적층체의 내구성을 향상시킬 수 있다.
상기 레지스트층의 예로는 알카리 가용성이나 비열경화성인 감광성 드라이필름 레지스트(DFR) 등을 들 수 있다. 상기 레지스트층의 두께는 1 ㎛ 내지 20 ㎛, 또는 5 ㎛ 내지 15 ㎛, 또는 9 ㎛ 내지 10 ㎛일 수 있다.
상기 제5단계는, 상기 제1단계의 캐리어필름과 금속층을 박리하고, 박리된 금속층의 표면에 레지스트층을 적층하고 패턴을 형성하는 단계이다.
특히, 상기 제1단계의 캐리어필름과 금속층 간의 결합력은, 상기 제2단계의 금속층과 절연층 간의 결합력보다 작아, 상기 캐리어필름의 일면에 금속층이 접착된 후에도 이들 간의 물리적 박리가 가능하여 캐리어필름을 손쉽게 제거할 수 있다. 이는 상기 절연층에 사용된 절연재료의 성분상 특징에 의해, 상기 절연층의 금속에 대한 접착력이 향상되었기 때문으로 보인다.
상기 박리된 금속층 표면에는 레지스트층을 적층할 수 있고, 상기 레지스트층의 예로는 알카리 가용성이나 비열경화성인 감광성 드라이필름 레지스트(DFR) 등을 들 수 있다. 상기 레지스트층의 두께는 1 ㎛ 내지 20 ㎛, 또는 5 ㎛ 내지 15 ㎛, 또는 9 ㎛ 내지 10 ㎛일 수 있다.
상기 레지스트층을 적층한 후에는, 상기 레지스트층에 패턴을 형성할 수 있다. 상기 패턴을 형성하는 레지스트층은 수지 적층체의 상면 및 하면에 포함된 모든 레지스트층 또는 이중 적어도 하나일 수 있다.
상기 레지스트층에 패턴을 형성하는 방법의 예로는, 노광 및 알카리 현상을 들 수 있다. 상기 레지스트층을 노광하는 방법의 예가 크게 한정되는 것은 아니나, 예를 들어, 상기 레지스트층에 소정의 패턴의 형성된 포토 마스크를 접촉하고 자외선을 조사하거나, 마스크에 포함된 소정의 패턴을 프로젝션 대물렌즈를 통해 이미징한 다음 자외선을 조사하거나, 레이저 다이오드(Laser Diode)를 광원으로 사용하여 직접 이미징한 다음 자외선을 조사하는 등의 방식 등을 통해 선택적으로 노광할 수 있다. 이 때, 자외선 조사 조건의 예로는 5mJ/㎠ 내지 600mJ/㎠의 광량으로 조사하는 것을 들 수 있다.
또한, 상기 레지스트층을 현상하는 방법의 예로는 알카리 현상액을 처리하는 방법을 들 수 있다. 상기 알카리 현상액의 예가 크게 한정되는 것은 아니나, 예를 들어, 수산화칼륨, 수산화나트륨, 탄산나트륨, 탄산칼륨, 인산나트륨, 규산나트륨, 암모니아, 테트라메틸암모늄하이드록사이드, 아민류 등의 알카리 수용액을 사용할 수 있으며, 바람직하게는 30 ℃탄산나트륨 현상액을 사용할 수 있다. 상기 알카리 현상액의 구체적인 사용량은 크게 제한되지 않는다.
Ⅲ. 반도체 장치
본 발명의 또 다른 구현예에 따르면, 상기 일 구현예의 다층인쇄회로기판을 포함하는 반도체 장치를 제공한다. 상기 반도체 장치에 포함된 다층인쇄회로기판에 대한 내용은 상기 일 구현예에서 상술한 내용을 모두 포함한다.
상기 다층인쇄회로기판은 공지의 방법에 의해 반도체 장치에 도입될 수 있고, 상기 다층인쇄회로기판이 초박형화 및 강한 내구성을 가지고 있으므로, 박형화 및 고집적화된 반도체 장치에도 적용이 가능하다.
본 발명에 따르면, 얇은 두께를 가지면서도 우수한 내구성을 갖는 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치가 제공될 수 있다.
도 1은 실시예1의 다층인쇄회로기판 제조공정을 개략적으로 나타낸 것이다.
발명을 하기의 실시예에서 보다 상세하게 설명한다. 단, 하기의 실시예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기의 실시예에 의하여 한정되는 것은 아니다.
<제조예: 절연층의 제조>
제조예1 : 수지코팅동박
(1) 금속 박막 코팅용 열경화성 수지 조성물의 제조
하기 표 1 의 조성에 따라, 각 성분을 메틸에틸케톤에 고형분 40%에 맞추어 투입하여 혼합한 후, 400 rpm 속도로 하루동안 상온 교반하고, 회전 증발 농축기(rotary evaporator)를 사용해서 점도 조절 및 탈포를 진행하여, 금속 박막 코팅용 수지 조성물(수지 바니시)를 제조하였다.
(2) 수지코팅동박의 제조
콤마코터로 상기 금속 박막 코팅용 수지 조성물을 동박 (두께 2 ㎛, Mitsui사 제조)에 코팅(코팅 두께: 6 ㎛)한 후, 220 ℃ 및 35 kg/㎠의 조건으로 100 분간 경화시켰다. 이어서, 17 cm Х 15 cm 크기로 재단하여 제조예2의 수지 코팅동박을 제작하였다.
제조예2 : 수지코팅동박
(1) 금속 박막 코팅용 열경화성 수지 조성물의 제조
하기 표 1 의 조성에 따라, 각 성분을 메틸에틸케톤에 고형분 40%에 맞추어 투입하여 혼합한 후, 400 rpm 속도로 하루동안 상온 교반하고, 회전 증발 농축기(rotary evaporator)를 사용해서 점도 조절 및 탈포를 진행하여, 금속 박막 코팅용 수지 조성물(수지 바니시)를 제조하였다.
(2) 수지코팅동박의 제조
콤마코터로 상기 금속 박막 코팅용 수지 조성물을 동박 (두께 2 ㎛, Mitsui사 제조)에 코팅(코팅 두께: 8 ㎛)한 후, 220 ℃ 및 35 kg/㎠의 조건으로 100 분간 경화시켰다. 이어서, 17 cm Х 15 cm 크기로 재단하여 제조예1의 수지 코팅동박을 제작하였다.
제조예3 : 프리프레그
(1) 열경화성 수지 조성물의 제조
하기 표 1 의 조성에 따라, 각 성분을 메틸에틸케톤에 고형분 40%에 맞추어 투입하여 혼합한 후, 400 rpm 속도로 하루동안 상온 교반하고, 회전 증발 농축기(rotary evaporator)를 사용해서 점도 조절 및 탈포를 진행하여, 금속 박막 코팅용 수지 조성물(수지 바니시)를 제조하였다.
(2) 프리프레그의 제조
상기 교반한 바니쉬를 직조된 유리 섬유 (Glass Fabric)(두께 12㎛, Asahi Glass사 제조)에 함침시킨 후, 180 ℃의 온도에서 2~5분간 열풍 건조하여 16 ㎛ 두께의 프리프레그를 제조하였다.
제조예4 : 프리프레그
(1) 열경화성 수지 조성물의 제조
하기 표 1 의 조성에 따라, 각 성분을 메틸에틸케톤에 고형분 40%에 맞추어 투입하여 혼합한 후, 400 rpm 속도로 하루동안 상온 교반하고, 회전 증발 농축기(rotary evaporator)를 사용해서 점도 조절 및 탈포를 진행하여, 금속 박막 코팅용 수지 조성물(수지 바니시)를 제조하였다.
(2) 프리프레그의 제조
상기 교반한 바니쉬를 직조된 유리 섬유 (Glass Fabric)(두께 12㎛, Asahi Glass사 제조)에 함침시킨 후, 180 ℃의 온도에서 2~5분간 열풍 건조하여 18 ㎛ 두께의 프리프레그를 제조하였다.
제조예의 금속 박막 코팅용 열경화성 수지 조성물의 조성 (단위: g)
성분 함량
열경화성 수지 에폭시 수지 XD-1000 37
NC-3000H 11
비스말레이미드 수지 BMI-2300 2
디아민 화합물 DDS 20
열가소성 수지 아크릴 러버 30
무기충진재 SC2050MTO 135
AC4130Y 15
* XD-1000: 에폭시 수지(Nippon kayaku사; 에폭시 당량 253 g/eq)
* NC-3000H: 에폭시 수지(Nippon kayaku사; 에폭시 당량 290 g/eq)
* BMI-2300: 비스말레이미드계 수지(DAIWA KASEI사; 말레이미드 당량 179g/eq)
* DDS: 4,4'-diaminodiphenyl sulfone(활성수소 당량 62g/eq)
* Acrylic rubber(Mw 800,000): PARACRON KG-3015P(Negami chemical industrial Co.,LTD사)
제조예5 및 제조예6 : 수지코팅동박
(1) 금속 박막 코팅용 열경화성 수지 조성물의 제조
하기 표 2 의 조성에 따라, 각 성분을 메틸에틸케톤에 고형분 40%에 맞추어 투입하여 혼합한 후, 400 rpm 속도로 하루동안 상온 교반하고, 회전 증발 농축기(rotary evaporator)를 사용해서 점도 조절 및 탈포를 진행하여, 금속 박막 코팅용 수지 조성물(수지 바니시)를 제조하였다.
(2) 수지코팅동박의 제조
콤마코터로 상기 금속 박막 코팅용 수지 조성물을 동박 (두께 2 ㎛, Mitsui사 제조)에 코팅(코팅 두께: 6 ㎛)한 후, 220 ℃ 및 35 kg/㎠의 조건으로 100 분간 경화시켰다. 이어서, 17 cm Х 15 cm 크기로 재단하여 제조예5 및 제조예6의 수지 코팅동박을 제작하였다.
제조예5 및 제조예6의 금속 박막 코팅용 열경화성 수지 조성물의 조성 (단위: g)
구분
 제조예5 제조예6
열경화성수지 에폭시수지 XD-1000 37 37
NC-3000H 11 11
비스말레이미드 수지 BMI-2300 2 2
디아민 화합물
 DDS 20 20
열가소성 수지 아크릴 러버 70 10
무기충진재
 SC2050MTO 135 135
AC4130Y 15 15
제조예1 및 제조예5의 수지 코팅동박에서 동박을 에칭하여 제거한 후, 레오미터 점도를 측정했다 (온도에 따른 점도 측정 조건, 승온속도 5 ℃, 주파수: 10Hz).
그 결과, 제조예1의 수지층은 복소점도가 2000 Pa·s 이하인 온도구간이 120~180 ℃인 반면, 제조예5의 수지층은 복소점도가 2000 Pa·s 이하인 온도구간이 없었다.
또한, 제조예1 및 제조예6의 수지 코팅동박에서 동박을 에칭하여 제거한 후, IPC-TM-650 (2.4.18.3)에 따라, Universal Testing Machine(Instron 3365)장비를 이용하여 MD방향의 인장신율을 측정하였다.
그 결과, 제조예1의 수지층은 인장신율이 3.8%인 반면, 제조예6의 수지층은 인장신율이 0.9%로 실시예에 비해 매우 낮게 측정됨을 확인할 수 있었다.
<실시예: 다층인쇄회로기판의 제조>
실시예1
하기 도1에 나타난 바와 같이, 다음 공정순서에 따라 다층인쇄회로기판을 제조하였다.
<1> 50~100 ㎛ 두께의 캐리어필름(C)의 양면에 5 ㎛ 두께의 극박동박(M0, MO')을 라미네이트 하였다.
<2> 이후, 상기 극박동박(M0)의 표면에, 아르곤과 산소의 혼합 가스를 증착장비로 공급하면서 스퍼터링법을 통해 구리(Cu) 금속을 0.5㎛ 두께로 증착하여 시드층(seed layer)을 형성하고, 전해도금을 통해 9 ㎛ 두께의 동박층(M1)을 형성하였다.
상기 동박층(M1) 상에 15 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조)를 110℃에서 라미네이트하고, 상기 감광성 드라이필름 레지스트 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30 ℃탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트를 현상하였다. 이때 노출된 동박층(M1)을 에칭을 통해 제거하여 패턴을 형성하였다. 이후, 50 ℃온도의 3% 수산화 나트륨 레지스트 박리액을 사용하여 남아있는 감광성 드라이필름 레지스트을 제거하였다.
상기 동박층(M1) 상에 절연층(D12)으로 상기 제조예1에서 얻어진 8 ㎛ 두께의 수지코팅동박을 라미네이트 하였다. 이때, 상기 수지코팅동박의 수지층을 동박층(M1)과 접착시켰다.
이후, 상기 절연층(D12)을 200 ℃의 온도에서 1시간 동안 열경화시킨다음, CO2 레이저 드릴을 이용하여 식각하여 비아홀을 형성하였다.
이후, 상기 비아홀 표면에, 아르곤과 산소의 혼합 가스를 증착장비로 공급하면서 스퍼터링법을 통해 구리(Cu) 금속을 0.5㎛ 두께로 증착하여 시드층(seed layer)을 형성하고, 전해도금을 통해 7 ㎛ 두께의 동박층(M2)을 형성하였다.
상기 동박층(M2) 상에 15 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조)를 110℃에서 라미네이트하고, 상기 감광성 드라이필름 레지스트 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30 ℃탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트를 현상하였다. 이때 노출된 동박층(M2)을 에칭을 통해 제거하여 패턴을 형성하였다. 이후, 50 ℃온도의 3% 수산화 나트륨 레지스트 박리액을 사용하여 남아있는 감광성 드라이필름 레지스트을 제거하였다.
이후, 상기 동박층(M2) 상에 절연층(D23)으로 상기 제조예2에서 얻어진 10 ㎛ 두께의 수지코팅동박을 라미네이트 하였다. 이때, 상기 수지코팅동박의 수지층을 동박층(M2)과 접착시켰다.
이후, 상기 절연층(D23)을 200℃의 온도에서 1시간 동안 열경화시킨다음, CO2 레이저 드릴을 이용하여 식각하여 비아홀을 형성하였다.
이후, 상기 비아홀 표면에, 아르곤과 산소의 혼합 가스를 증착장비로 공급하면서 스퍼터링법을 통해 티타늄(Ti) 금속을 50㎚, 구리(Cu) 금속을 0.5㎛ 두께로 증착하여 시드층(seed layer)을 형성하고, 전해도금을 통해 9 ㎛ 두께의 동박층(M3)을 형성하였다.
상기 동박층(M3) 상에 15 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조)를 110℃에서 라미네이트하고, 상기 감광성 드라이필름 레지스트 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30 ℃탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트를 현상하였다. 이때 노출된 동박층(M3)을 에칭을 통해 제거하여 패턴을 형성하였다. 이후, 50 ℃온도의 3% 수산화 나트륨 레지스트 박리액을 사용하여 남아있는 감광성 드라이필름 레지스트을 제거하여 제1판넬(PN-1)을 제조하였다.
상기 극박동박(MO') 표면에도 상기 제1판넬과 동일한 방법으로 동박층(M1'), 절연층(D12'), 동박층(M2'), 절연층(D23'), 동박층(M3')이 순차적으로 적층된 제2판넬(PN-2)을 형성하였다.
<3> 상기 제1판넬(PN-1) 표면에 9 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조) (SR BTM)를 110℃에서 라미네이트하였다. 상기 제2판넬(PN-2) 표면에도 9 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조) (SR BTM')를 110℃에서 라미네이트하였다.
<4> 극박동박(M0)과 캐리어필름(C)을 분리하여 캐리어 필름을 제거하였다.
<5> 상기 제1판넬(PN-1) 표면의 극박동박(MO)을 에칭하여 제거하고, 9 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조) (SR TOP)를 110℃에서 라미네이트하였다.
<6> 상기 감광성 드라이필름 레지스트(SR TOP) 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30℃탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트(SR TOP)을 현상하여, 일정한 패턴을 형성하였다.
감광성 드라이필름 레지스트(SR BTM)에도 동일한 방법으로 일정한 패턴을 형성하여 다층인쇄회로기판을 제조하였다.
<7> 제2판넬(PN-2)에 대해서도, 상기 <5> 내지 <6>의 공정을 진행하여, 다층인쇄회로기판을 제조하였다.
실시예2
다음 공정순서에 따라 다층인쇄회로기판을 제조하였다.
<1> 상기 실시예1의 <1>과 동일한 방법으로 진행하였다.
<2> 상기 극박동박(M0) 표면에, 아르곤과 산소의 혼합 가스를 증착장비로 공급하면서 스퍼터링법을 통해 구리(Cu) 금속을 0.5㎛ 두께로 증착하여 시드층(seed layer)을 형성하고, 전해도금을 통해 9 ㎛ 두께의 동박층(M1)을 형성하였다.
상기 동박층(M1) 상에 15 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조)를 110℃에서 라미네이트하고, 상기 감광성 드라이필름 레지스트 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30 ℃탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트를 현상하였다. 이때 노출된 동박층(M1)을 에칭을 통해 제거하여 패턴을 형성하였다. 이후, 50 ℃온도의 3% 수산화 나트륨 레지스트 박리액을 사용하여 남아있는 감광성 드라이필름 레지스트을 제거하였다.
상기 동박층(M1) 상에 절연층(D12)으로 상기 제조예1에서 얻어진 8 ㎛ 두께의 수지코팅동박을 라미네이트 하였다. 이때, 상기 수지코팅동박의 수지층을 동박층(M1)과 접착시켰다.
이후, 상기 절연층(D12)을 200 ℃의 온도에서 1시간 동안 열경화시킨다음, CO2 레이저 드릴을 이용하여 식각하여 비아홀을 형성하였다.
이후, 상기 비아홀 표면에, 아르곤과 산소의 혼합 가스를 증착장비로 공급하면서 스퍼터링법을 통해 구리(Cu) 금속을 0.5㎛ 두께로 증착하여 시드층(seed layer)을 형성하고, 전해도금을 통해 8 ㎛ 두께의 동박층(M2)을 형성하였다.
상기 동박층(M2) 상에 15 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조)를 110℃에서 라미네이트하고, 상기 감광성 드라이필름 레지스트 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30 ℃탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트를 현상하였다. 이때 노출된 동박층(M2)을 에칭을 통해 제거하여 패턴을 형성하였다. 이후, 50 ℃온도의 3% 수산화 나트륨 레지스트 박리액을 사용하여 남아있는 감광성 드라이필름 레지스트을 제거하였다.
상기 동박층(M2) 상에 절연층(D23)으로 상기 제조예1에서 얻어진 8 ㎛ 두께의 수지코팅동박을 라미네이트 하였다. 이때, 상기 수지코팅동박의 수지층을 동박층(M2)과 접착시켰다.
이후, 상기 절연층(D23)을 200 ℃의 온도에서 1시간 동안 열경화시킨다음, CO2 레이저 드릴을 이용하여 식각하여 비아홀을 형성하였다.
이후, 상기 비아홀 표면에, 아르곤과 산소의 혼합 가스를 증착장비로 공급하면서 스퍼터링법을 통해 구리(Cu) 금속을 0.5㎛ 두께로 증착하여 시드층(seed layer)을 형성하고, 전해도금을 통해 8 ㎛ 두께의 동박층(M3)을 형성하였다.
상기 동박층(M3) 상에 15 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조)를 110℃에서 라미네이트하고, 상기 감광성 드라이필름 레지스트 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30
Figure pat00026
탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트를 현상하였다. 이때 노출된 동박층(M2)을 에칭을 통해 제거하여 패턴을 형성하였다. 이후, 50 ℃온도의 3% 수산화 나트륨 레지스트 박리액을 사용하여 남아있는 감광성 드라이필름 레지스트을 제거하였다.
이후, 상기 동박층(M3) 상에 절연층(D34)으로 상기 제조예2에서 얻어진 10 ㎛ 두께의 수지코팅동박을 라미네이트 하였다. 이때, 상기 수지코팅동박의 수지층을 동박층(M3)과 접착시켰다.
이후, 상기 절연층(D34)을 200℃의 온도에서 1시간 동안 열경화시킨다음, CO2 레이저 드릴을 이용하여 식각하여 비아홀을 형성하였다.
이후, 상기 비아홀 표면에, 아르곤과 산소의 혼합 가스를 증착장비로 공급하면서 스퍼터링법을 통해 티타늄(Ti) 금속을 50㎚, 구리(Cu) 금속을 0.5㎛ 두께로 증착하여 시드층(seed layer)을 형성하고, 전해도금을 통해 9 ㎛ 두께의 동박층(M4)을 형성하였다.
상기 동박층(M4) 상에 15 ㎛ 두께의 감광성 드라이필름 레지스트 KL1015(코오롱인더스트리 제조)를 110℃에서 라미네이트하고, 상기 감광성 드라이필름 레지스트 상에 직경이 30㎛인 원형의 네가티브형 포토마스크를 접촉시키고, 자외선을 조사(25mJ/㎠의 광량)한 다음, 30 ℃탄산나트륨 현상액을 통해 상기 감광성 드라이필름 레지스트를 현상하였다. 이때 노출된 동박층(M4)을 에칭을 통해 제거하여 패턴을 형성하였다. 이후, 50 ℃온도의 3% 수산화 나트륨 레지스트 박리액을 사용하여 남아있는 감광성 드라이필름 레지스트을 제거하여 제1판넬(PN-1)을 제조하였다.
상기 극박동박(MO') 표면에도 상기 제1판넬과 동일한 방법으로 동박층(M1'), 절연층(D12'), 동박층(M2'), 절연층(D23'), 동박층(M3'), 절연층(D34'), 동박층(M4')이 순차적으로 적층된 제2판넬(PN-2)을 형성하였다.
<3> 내지 <7> 상기 실시예1의 <3> 내지 <7>과 동일한 방법으로 진행하였다.
<비교예: 다층인쇄회로기판의 제조>
비교예1
상기 실시예1의 공정<2>에서, 절연층(D12)으로 제조예1에서 얻어진 8 ㎛ 두께의 수지코팅동박 대신 상기 제조예3에서 얻어진 16 ㎛ 두께의 프리프레그(PPG)를 사용하고, 절연층(D23)으로 제조예2에서 얻어진 10 ㎛ 두께의 수지코팅동박 대신 상기 제조예4에서 얻어진 18 ㎛ 두께의 프리프레그(PPG)를 사용하며, 다층 적층체 각 층의 두께를 하기 표3과 같이 변경한 것을 제외하고 상기 실시예1과 동일한 방법으로 다층인쇄회로기판을 제조하였다.
비교예2
상기 실시예2의 공정<2>에서, 절연층(D12) 및 절연층(D23)으로 제조예1에서 얻어진 8 ㎛ 두께의 수지코팅동박 대신 상기 제조예4에서 얻어진 18 ㎛ 두께의 프리프레그(PPG)를 사용하고, 절연층(D34)으로 제조예2에서 얻어진 10 ㎛ 두께의 수지코팅동박 대신 상기 제조예4에서 얻어진 18 ㎛ 두께의 프리프레그(PPG)를 사용하며, 다층 적층체 각 층의 두께를 하기 표3과 같이 변경한 것을 제외하고, 상기 실시예2와 동일한 방법으로 다층인쇄회로기판을 제조하였다.
실시예 및 비교예의 다층인쇄회로기판 두께(단위 : ㎛)
구분 실시예1 실시예2 비교예1 비교예2
레지스트(SR TOP) 9 10 10 12
동박층(M1) 9 9 10 13
절연층(D12) 8 8 16 18
동박층(M2) 7 8 7 8
절연층(D23) 10 8 18 18
동박층(M3) 9 8 10 8
절연층(D34) - 10 - 18
동박층(M4) - 9 - 13
레지스트(SR BTM) 9 10 10 12
다층인쇄회로기판 61 80 81 120
상기 표3에 나타난 바와 같이, 제조예1 및 제조예2에서 얻어진 수지코팅동박을 절연층으로 사용한 실시예의 경우, 동박층이 3층 포함된 실시예1의 다층인쇄회로기판 두께가 61 ㎛, 동박층이 4층 포함된 실시예2의 다층인쇄회로기판 두께가 80 ㎛로 매우 얇게 구현되면서도 파손이나 찢어짐의 문제가 나타나지 않았다. 반면, 제조예3 및 제조예4에서 얻어진 프리프레그를 절연층으로 사용한 비교예의 경우, 동박층이 3층 포함된 비교예1의 다층인쇄회로기판 두께가 81 ㎛, 동박층이 4층 포함된 비교예2의 다층인쇄회로기판 두께가 120 ㎛로 실시예에 비해 매우 두껍게 측정되는 한계가 있었다.
C : 캐리어필름
M0, MO': 극박동박
SR TOP, SR TOP': 레지스트
M1, M1': 동박층
D12, D12': 절연층
M2, M2': 동박층
D23, D23': 절연층
M3, M3': 동박층
D34, D34': 절연층
M4, M4': 동박층
SR BTM, SR BTM': 레지스트
PN-1 : 제1판넬
PN-2 : 제2판넬
<1> 내지<6>: 공정의 진행 순서

Claims (19)

  1. 절연패턴 및 금속패턴을 포함한 복수의 빌드업층을 포함한 수지 적층체; 및
    상기 수지 적층체의 상면 및 하면에 형성된 레지스트 패턴층;을 포함하고,
    상기 빌드업층에 포함된 절연패턴의 두께가 15 ㎛ 이하인, 다층인쇄회로기판.
  2. 제1항에 있어서
    상기 절연패턴은,
    i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 및 열가소성 수지;간의 경화물과, 상기 경화물 사이에 분산된 무기 충진재를 포함하는, 다층인쇄회로기판.
  3. 제1항에 있어서
    상기 절연패턴은,
    i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 열가소성 수지; 및 무기 충진재;를 포함하고, 상기 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대해, 상기 열가소성 수지를 40 중량부 내지 90 중량부로 포함하며, 120 ℃내지 180 ℃의 범위에서 2000Pa·s 이하의 복소점도를 갖는 금속 박막 코팅용 열경화성 수지 조성물의 경화물을 포함하는, 다층인쇄회로기판.
  4. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 열경화성 수지는 디시클로펜타디엔계 에폭시 수지 및 바이페닐계 에폭시 수지를 포함하는, 다층인쇄회로기판.
  5. 제4항에 있어서,
    상기 디시클로펜타디엔계 에폭시 수지 100 중량부 대비 상기 바이페닐계 에폭시 수지의 함량이 100 중량부 미만인, 다층인쇄회로기판.
  6. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 열경화성 수지는 비스말레이미드 수지, 시아네이트 에스터 수지 및 비스말레이미드-트리아진 수지로 이루어진 군으로부터 선택되는 1종 이상의 수지를 더 포함하는, 다층인쇄회로기판.
  7. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 아민 화합물 100 중량부에 대하여 상기 열경화성 수지를 400 중량부 이하로 포함하는, 다층인쇄회로기판.
  8. 제2항 또는 제3항 중 어느 한 항에 있어서,
    하기 수학식1로 계산되는 당량비가 1.4 이상인, 다층인쇄회로기판:
    [수학식1]
    당량비 = 상기 아민 화합물에 함유된 총 활성수소 당량 / 상기 열경화성 수지에 함유된 총 경화성 작용기 당량.
  9. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 아민 화합물은 2 내지 5개의 아미노기를 포함하는 방향족 아민 화합물을 포함하는, 다층인쇄회로기판.
  10. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 열가소성 수지는 (메트)아크릴레이트계 고분자를 포함하는, 다층인쇄회로기판.
  11. 제10항에 있어서,
    상기 (메트)아크릴레이트계 고분자는,
    (메트)아크릴레이트계 단량체 유래의 반복단위와 (메트)아크릴로니트릴 유래의 반복 단위가 포함된 아크릴산 에스테르 공중합체; 또는 부타디엔 유래의 반복 단위가 포함된 아크릴산 에스테르 공중합체인, 다층인쇄회로기판.
  12. 제10항에 있어서,
    상기 (메트)아크릴레이트계 고분자는 500000 내지 1000000의 중량평균분자량을 갖는, 다층인쇄회로기판.
  13. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대하여 상기 무기 충진재 함량이 200 중량부 내지 500 중량부인, 다층인쇄회로기판.
  14. 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 무기 충진재는 평균 입경이 상이한 2종 이상의 무기 충진재를 포함할 수 있으며,
    상기 2종 이상의 무기 충진재 중 적어도 1종이 평균 입경이 0.1 ㎛ 내지 100 ㎛인 무기 충진재고, 다른 1종이 평균 입경이 1 ㎚ 내지 90 ㎚인 무기 충진재인, 다층인쇄회로기판.
  15. 캐리어 필름의 양면에 금속층을 적층하고 패턴을 형성하는 제1단계;
    상기 금속층 상에 절연층을 적층하고 패턴을 형성하는 제2단계;
    상기 절연층 상에 금속층을 적층하고 패턴을 형성하는 제3단계;
    상기 금속층 상에 레지스트층을 적층하고 패턴을 형성하는 제4단계;
    상기 제1단계의 캐리어필름과 금속층을 박리하고, 박리된 금속층의 표면에 레지스트층을 형성하는 제5단계;를 포함하고,
    상기 절연층은 두께가 15 ㎛ 이하인 수지코팅금속박막을 포함하며,
    상기 제3단계 이후, 제2단계 및 제3단계를 1회이상 반복하여 진행하는, 다층인쇄회로기판 제조방법.
  16. 제15항에 있어서
    상기 제1단계의 캐리어필름과 금속층 간의 결합력은, 상기 제2단계의 금속층과 절연층 간의 결합력보다 작은, 다층인쇄회로기판 제조방법.
  17. 제15항에 있어서
    상기 수지코팅금속박막은,
    금속박, 및
    상기 금속박의 적어도 일면에 형성된 수지 경화물과, 상기 수지 경화물 사이에 분산된 무기 충진재를 포함하고,
    상기 수지 경화물은 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 및 열가소성 수지;간의 경화물인, 다층인쇄회로기판 제조방법.
  18. 제15항에 있어서
    상기 수지코팅금속박막은,
    금속박, 및
    상기 금속박의 적어도 일면에 형성된 수지 경화물을 포함하고,
    상기 수지 경화물은 i) 술폰기, 카보닐기, 할로겐기, 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬기, ii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, iii) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 2 내지 30의 헤테로아릴기, 및 iv) 니트로기, 시아노기 또는 할로겐기로 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기로 이루어진 군에서 선택된 1종 이상의 작용기를 1이상 포함한 아민 화합물; 열경화성 수지; 열가소성 수지; 및 무기 충진재;를 포함하고, 상기 아민 화합물 및 열경화성 수지의 총합 100 중량부에 대해, 상기 열가소성 수지를 40 중량부 내지 90 중량부로 포함하며, 120 ℃ 내지 180 ℃의 범위에서 2000Pa·s 이하의 복소점도를 갖는 금속 박막 코팅용 열경화성 수지 조성물의 경화물인, 다층인쇄회로기판 제조방법.
  19. 제1항의 다층인쇄회로기판을 포함하는, 반도체 장치.
KR1020190115354A 2018-09-20 2019-09-19 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치 KR102257926B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP19862372.0A EP3726944A4 (en) 2018-09-20 2019-09-20 MULTI-LAYER CIRCUIT BOARD, METHOD OF MANUFACTURING THEREOF, AND SEMICONDUCTOR COMPONENT WITH USE THEREOF
TW108134013A TWI807102B (zh) 2018-09-20 2019-09-20 多層印刷電路板、製造其的方法以及使用其的半導體裝置
CN201980010655.8A CN111656874B (zh) 2018-09-20 2019-09-20 多层印刷电路板、用于制造其的方法及使用其的半导体装置
PCT/KR2019/012204 WO2020060265A1 (ko) 2018-09-20 2019-09-20 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
US16/968,384 US11848263B2 (en) 2018-09-20 2019-09-20 Multilayered printed circuit board, method for manufacturing the same, and semiconductor device using the same
JP2020539785A JP7463644B2 (ja) 2018-09-20 2019-09-20 多層印刷回路基板、その製造方法およびこれを用いた半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180113248 2018-09-20
KR20180113248 2018-09-20

Publications (2)

Publication Number Publication Date
KR20200033755A true KR20200033755A (ko) 2020-03-30
KR102257926B1 KR102257926B1 (ko) 2021-05-28

Family

ID=70003438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190115354A KR102257926B1 (ko) 2018-09-20 2019-09-19 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치

Country Status (6)

Country Link
US (1) US11848263B2 (ko)
EP (1) EP3726944A4 (ko)
JP (1) JP7463644B2 (ko)
KR (1) KR102257926B1 (ko)
CN (1) CN111656874B (ko)
TW (1) TWI807102B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220119595A1 (en) * 2019-02-06 2022-04-21 Central Glass Company, Limited Polyamide Acid, Polyimide, Optical Film, Display Device and Production Methods Thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002249753A (ja) * 2001-02-23 2002-09-06 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP2011219504A (ja) * 2010-04-02 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板用熱硬化性組成物
KR20150093032A (ko) * 2014-02-06 2015-08-17 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP2016034996A (ja) * 2014-08-01 2016-03-17 日本化薬株式会社 エポキシ樹脂組成物、プリプレグ及び金属張積層板、プリント配線基板

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2259812B (en) 1991-09-06 1996-04-24 Toa Gosei Chem Ind Method for making multilayer printed circuit board having blind holes and resin-coated copper foil used for the method
TW331698B (en) 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board
KR100624603B1 (ko) * 2000-03-31 2006-09-19 히다치 가세고교 가부시끼가이샤 신규한 실리콘 중합체의 제조 방법, 이 방법에 의해제조된 실리콘 중합체, 열경화성 수지 조성물, 수지 필름,절연 재료 부착 금속박, 양면 금속박 부착 절연 필름,금속장 적층판, 다층 금속장 적층판 및 다층 프린트 배선판
KR100743231B1 (ko) 2001-05-10 2007-07-27 엘지전자 주식회사 인쇄회로기판의 제조방법
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP2005133055A (ja) 2003-02-03 2005-05-26 Sekisui Chem Co Ltd 樹脂組成物、基板用材料及び基板用フィルム
EP1633175A4 (en) 2003-09-29 2009-11-11 Ibiden Co Ltd INSULATION INTERIOR FOR PRINTED CONNECTION CARD, PRINTED CONNECTION CARD, AND METHOD OF MANUFACTURING THE SAME
KR101065975B1 (ko) * 2003-12-26 2011-09-19 세키스이가가쿠 고교가부시키가이샤 이형 필름
JP4929784B2 (ja) 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP2008270697A (ja) 2007-03-28 2008-11-06 Hitachi Chem Co Ltd プリント配線板
CN105295824B (zh) * 2007-05-21 2019-06-18 日立化成株式会社 粘接剂组合物及使用了该粘接剂组合物的粘接膜
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
KR100957787B1 (ko) 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
JP5636962B2 (ja) * 2009-01-19 2014-12-10 味の素株式会社 樹脂組成物
KR20110128863A (ko) * 2009-02-12 2011-11-30 스미토모 베이클리트 컴퍼니 리미티드 다이싱 시트 첨부 반도체 보호막 형성용 필름, 이것을 이용한 반도체 장치의 제조 방법 및 반도체 장치
JP5589292B2 (ja) 2009-03-27 2014-09-17 日立化成株式会社 熱硬化性絶縁樹脂組成物、並びにこれを用いた支持体付絶縁フィルム、プリプレグ、積層板及び多層プリント配線板
JP2012089750A (ja) * 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
JP2013000995A (ja) * 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
WO2014050995A1 (ja) 2012-09-26 2014-04-03 日立化成株式会社 多層配線板、及び、多層配線板の製造方法
WO2014050871A1 (ja) 2012-09-27 2014-04-03 積水化学工業株式会社 多層基板の製造方法、多層絶縁フィルム及び多層基板
KR102022430B1 (ko) 2013-05-28 2019-09-18 엘지이노텍 주식회사 에폭시 수지 조성물 및 이를 이용한 절연층을 포함하는 인쇄 회로 기판
JP6217165B2 (ja) 2013-06-20 2017-10-25 住友ベークライト株式会社 プライマー層付きプリプレグ、プライマー層付き金属箔、金属張積層板、プリント配線基板、半導体パッケージおよび半導体装置
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6221620B2 (ja) * 2013-10-22 2017-11-01 住友ベークライト株式会社 金属張積層板、プリント配線基板、および半導体装置
JP6548399B2 (ja) 2014-01-31 2019-07-24 ソマール株式会社 接着シート
US10611876B2 (en) * 2014-04-04 2020-04-07 Daicel Corporation Epoxy-amine adduct, thermoplastic resin composition, sizing agent, sizing agent coated carbon fiber, and fiber-reinforced composite material
KR102211741B1 (ko) 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016035987A (ja) * 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
SG11201701852VA (en) * 2014-09-11 2017-04-27 Teijin Ltd Thermosetting resin composition
KR102231099B1 (ko) 2014-09-26 2021-03-23 삼성전기주식회사 절연필름용 수지 조성물
JP2016082089A (ja) 2014-10-17 2016-05-16 イビデン株式会社 プリント配線板
KR101915918B1 (ko) * 2014-11-11 2018-11-06 셍기 테크놀로지 코. 엘티디. 열경화성 수지 조성물 및 이로 제조한 프리프레그와 적층판
JP2016096281A (ja) 2014-11-17 2016-05-26 イビデン株式会社 キャビティ付き配線板及びその製造方法
JP6592962B2 (ja) 2015-05-22 2019-10-23 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア付樹脂膜、プリント配線基板、および半導体装置
EP3321325B1 (en) 2015-07-06 2021-11-24 Mitsubishi Gas Chemical Company, Inc. Resin composition, prepreg, metal foil-clad laminate, and printed circuit board
JP6661232B2 (ja) 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP6672953B2 (ja) 2016-03-29 2020-03-25 味の素株式会社 樹脂シート
JP6778889B2 (ja) 2016-04-19 2020-11-04 パナソニックＩｐマネジメント株式会社 プリプレグ、金属張積層板及びプリント配線板
JP6594264B2 (ja) 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
KR101947150B1 (ko) 2016-08-09 2019-02-12 주식회사 엘지화학 절연층 제조방법 및 다층인쇄회로기판 제조방법
TW201826463A (zh) 2016-09-08 2018-07-16 日商凸版印刷股份有限公司 配線基板及配線基板的製造方法
WO2019039135A1 (ja) * 2017-08-21 2019-02-28 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ、金属箔張積層板、樹脂シート及びプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002249753A (ja) * 2001-02-23 2002-09-06 Toray Ind Inc 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP2011219504A (ja) * 2010-04-02 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板用熱硬化性組成物
KR20150093032A (ko) * 2014-02-06 2015-08-17 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP2016034996A (ja) * 2014-08-01 2016-03-17 日本化薬株式会社 エポキシ樹脂組成物、プリプレグ及び金属張積層板、プリント配線基板

Also Published As

Publication number Publication date
EP3726944A4 (en) 2021-03-24
US20200395289A1 (en) 2020-12-17
US11848263B2 (en) 2023-12-19
TW202020055A (zh) 2020-06-01
KR102257926B1 (ko) 2021-05-28
EP3726944A1 (en) 2020-10-21
JP7463644B2 (ja) 2024-04-09
CN111656874A (zh) 2020-09-11
JP2021512487A (ja) 2021-05-13
TWI807102B (zh) 2023-07-01
CN111656874B (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
TW201840628A (zh) 用於半導體封裝件之樹脂組成物及使用該樹脂組成物之預浸體與金屬覆膜積層物
JP2018532270A (ja) 絶縁層の製造方法および多層印刷回路基板の製造方法
JP6600088B2 (ja) 絶縁層の製造方法および多層印刷回路基板の製造方法
TWI755591B (zh) 用於半導體封裝的樹脂組成物、使用其之預浸體及金屬包覆積層板
KR20170129119A (ko) 수지 조성물, 프리프레그, 금속박 피복 적층판, 수지 시트, 및 프린트 배선판
KR102257926B1 (ko) 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
CN110506066B (zh) 树脂组合物、预浸料、覆金属箔层叠板、树脂片及印刷电路板
TWI672336B (zh) 用於半導體封裝的樹脂組成物以及使用此組成物的預浸料以及金屬包覆層壓板
JP7052185B2 (ja) 金属箔膜コーティング用熱硬化性樹脂組成物、それを用いた樹脂コーティング金属箔膜および金属箔積層板
JP2018182004A (ja) 積層板の製造方法、プリント配線板の製造方法、及び半導体パッケージの製造方法
JP7305975B2 (ja) 樹脂組成物、それを用いたキャリア付樹脂膜、プリプレグ、積層板、プリント配線基板および半導体装置
JP2017200966A (ja) 樹脂組成物、プリプレグ、金属箔張積層板、樹脂シート及びプリント配線板
WO2018030694A1 (ko) 절연층 제조방법 및 다층인쇄회로기판 제조방법
JP6891380B2 (ja) 金属薄膜コーティング用熱硬化性樹脂組成物およびこれを用いた金属積層体
KR20210037451A (ko) 수지 코팅 금속 박막 및 이를 이용한 금속박 적층판, 다층인쇄회로기판 및 반도체 장치
JP2017145270A (ja) 樹脂組成物、プリプレグ、金属箔張積層板、樹脂シート及びプリント配線板
KR20170139032A (ko) 수지 조성물, 프리프레그, 금속박 피복 적층판, 수지 시트 및 프린트 배선판
KR20220071767A (ko) 다층인쇄회로기판의 제조방법, 및 이를 이용한 다층인쇄회로기판, 반도체 장치
KR20190077580A (ko) 수지 조성물, 프리프레그, 금속박 피복 적층판, 수지 시트 및 프린트 배선판
JP2018009126A (ja) 樹脂組成物、プリプレグ、金属箔張積層板、樹脂シート及びプリント配線板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant