KR20190039355A - 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 - Google Patents

어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 Download PDF

Info

Publication number
KR20190039355A
KR20190039355A KR1020197009729A KR20197009729A KR20190039355A KR 20190039355 A KR20190039355 A KR 20190039355A KR 1020197009729 A KR1020197009729 A KR 1020197009729A KR 20197009729 A KR20197009729 A KR 20197009729A KR 20190039355 A KR20190039355 A KR 20190039355A
Authority
KR
South Korea
Prior art keywords
layer
forming
insulating layer
array
single crystal
Prior art date
Application number
KR1020197009729A
Other languages
English (en)
Other versions
KR101987218B1 (ko
Inventor
웨이린 라이
위청 찬
젠방 황
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
오르도스 위엔셩 옵토일렉트로닉스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 오르도스 위엔셩 옵토일렉트로닉스 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20190039355A publication Critical patent/KR20190039355A/ko
Application granted granted Critical
Publication of KR101987218B1 publication Critical patent/KR101987218B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/3258—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L51/5206—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 개시내용은 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치를 제공한다. 어레이 기판은 단결정 실리콘 층 및 어레이 회로 층을 포함한다. 어레이 회로 층은 단결정 실리콘 층 위에 배치된다. 어레이 회로 층은 스캔 구동 회로, 데이터 구동 회로, 및 복수의 픽셀 회로들을 포함한다. 스캔 구동 회로 및 데이터 구동 회로는 복수의 픽셀들을 차례로 구동하기 위해 복수의 스캔 라인들 및 복수의 데이터 라인들을 각각 제어하도록 구성된다. 복수의 픽셀 회로들 각각은 복수의 스캔 라인들 중 적어도 하나 및 복수의 데이터 라인들 중 적어도 하나의 제어 하에 광을 방출하도록 복수의 픽셀들 중 하나를 구동하도록 구성되고; 스캔 구동 회로, 데이터 구동 회로, 및 복수의 픽셀 회로들은 단결정 실리콘 층에 배치되는 활성 영역을 각각 갖는 복수의 박막 트랜지스터들(TFTs)을 포함한다.

Description

어레이 기판, 그것의 제조 방법, 및 디스플레이 장치{ARRAY SUBSTRATE, MANUFACTURING METHOD THEREOF, AND DISPLAY APPARATUS}
관련 출원에 대한 상호 참조들
본 출원은 2015년 10월 15일에 출원된 중국 특허 출원 제201510665742.0호에 대한 우선권을 주장하며, 그것의 개시내용은 이로써 전체적으로 참조로 포함된다.
기술 분야
본 개시내용은 일반적으로 디스플레이 기술들의 분야에 관한 것으로, 더 구체적으로는 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치에 관한 것이다.
오디오 및 비디오 전자 제품들에 대한 고객들 사이의 점점 더 높은 요구에 따라, 고해상도 및 고품질 디스플레이 디바이스들의 개발은 제조자들 사이의 추세가 되고 있다.
장점들 예컨대 자기 조명, 고휘도, 넓은 시야각, 빠른 응답 시간, 및 R, G 및 B 풀 컬러 성분들을 제조하는 허용성으로 인해, AMOLED는 하나의 중요한 차세대 디스플레이 패널 기술로 간주되었다. 현재의 시장들에서, 소형 및 중형 AMOLED를 디스플레이 패널들로 이용하는 오디오 패널들 및 이동 전화들이 있었고, AMOLED의 응용은 다른 분야들, 특히 이동 제품들, 노트북 컴퓨터들, 모니터들, 벽걸이 TV 등을 포함하는 대면적 디스플레이 패널들로 확대될 수 있는 것으로 예상된다.
AMOLED 기술들은 비정질 실리콘 박막 트랜지스터(thin film transistor)(TFT) 유리 기판들로부터 다결정 실리콘 박막 트랜지스터 유리 기판들로, 및 특히 저온 다결정 실리콘 박막 트랜지스터 유리 기판들, 현재 주류 기술로 전이되었다. "저온"은 600℃ 아래의 제조 공정 온도를 언급한다. 이러한 공정 동안, 엑시머 레이저들은 열원으로 이용되며; 투사 시스템을 통과한 후에, 균일한 에너지 분포를 갖는 레이저 빔들이 생성되며, 레이저 빔들은 비정질 실리콘 구조체를 갖는 유리 기판 상에 투사된다. 비정질 실리콘 박막의 원자들은 레이저 에너지의 흡수 시에 재배열되어, 감소된 결함들을 갖는 폴리실리콘 구조체를 형성하며, 이 구조체는 50-300 cm2/v-sec의 높은 전자 이동도를 갖는다.
그와 같이, 박막 트랜지스터 구성요소들은 더 작게 제조될 수 있어, 증가된 개구비, 패널의 개선된 광 투과도, 및 감소된 전력 소비를 야기한다. 그 때문에, 비정질 실리콘 기술과 비교하여, 저온 다결정 실리콘 박막 트랜지스터 디스플레이는 100배 초과의 캐리어 이동도 속도를 갖고, 더 낮은 전력 소비, 더 높은 휘도, 및 더 높은 해상도를 갖고, 또한 더 가볍고, 더 얇고, 더 작고, 품질이 더 높고, 구동 회로 모듈의 집적을 구현하기 더 용이하다.
상기 언급된 바와 같은 구동 회로 모듈의 집적에 대해 말하자면, 스캔 (게이트) 구동 회로, 또는 스캔 (게이트) 드라이버는 게이트 드라이버 온 어레이(Gate driver On Array)(GOA) 또는 게이트 드라이버 온 패널(Gate driver On Panel)(GOP)로 불려지는 공정을 통해, TFT 어레이와 함께 유리 기판에 집적된다.
GOA 기술은 스캔 구동 회로를 어레이 기판 내에 집적하는 것에 의해, 전용 스캔 구동 집적 회로에 대한 요구를 제거한다. 그와 같이, GOA 기술은 재료들을 잠재적으로 절약하고, 제조 공정들을 단순화하고, 제조 비용을 감소시킬 수 있다.
본 개시내용의 발명자들은 주로 다른 회로들(예컨대 데이터 구동 회로들)의 구조체들이 스캔 구동 회로의 구조체보다 더 복잡하기 때문에, 기존 기술들이 스캔 구동 회로들 외엔 어레이 기판 회로들로 통상 집적하지 않는다는 것을 인식했다. 더 복잡한 회로들은 유리 기판 위에 제조되면 비교적 큰 구역들을 점유할 수 있고, 따라서 디스플레이 구역의 크기를 감소시킬 수 있다.
게다가, 데이터 구동 회로들은 대용량의 디스플레이 데이터를 정확히 및 신속히 처리할 수 있어야 한다. 그와 같이, 구성요소들의 성능에 대한 엄격한 요건들(특히 반응 속도)이 있다. 그러므로, 기존 기술들의 어레이 기판은 일반적으로 다른 회로들을 어레이 기판과 집적하는 성능 요건들을 만족시킬 수 없다.
본 개시내용은 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치를 제공한다. 스캔 구동 회로 및 데이터 구동 회로는 본원에 개시되는 일부 실시예들에 따른 어레이 기판 내에 집적될 수 있다.
제1 양태에서, 어레이 기판이 본원에 제공된다. 어레이 기판은 단결정 실리콘 층 및 어레이 회로 층을 포함한다. 어레이 회로 층은 단결정 실리콘 층 위에 배치된다. 어레이 회로 층은 스캔 구동 회로, 데이터 구동 회로, 및 복수의 픽셀 회로들을 포함한다.
스캔 구동 회로 및 데이터 구동 회로는 복수의 픽셀들을 차례로 구동하기 위해 복수의 스캔 라인들 및 복수의 데이터 라인들을 각각 제어하도록 구성된다. 복수의 픽셀 회로들 각각은 복수의 스캔 라인들 중 적어도 하나 및 복수의 데이터 라인들 중 적어도 하나의 제어 하에 광을 방출하도록 복수의 픽셀들 중 하나를 구동하도록 구성되고; 스캔 구동 회로, 데이터 구동 회로, 및 복수의 픽셀 회로들은 단결정 실리콘 층에 배치되는 활성 영역을 각각 갖는 복수의 박막 트랜지스터들(TFTs)을 포함한다.
본 개시내용의 일부 실시예들에서, 어레이 회로 층은 단결정 실리콘 층 위에 배치되는 제1 절연 층; 제1 절연 층 위에 배치되고 복수의 박막 트랜지스터들(TFTs)의 게이트 전극 패턴을 포함하는 제1 금속 층; 제1 금속 층 및 제1 절연 층 위에 배치되고 제1 금속 층 및 제1 절연 층을 커버하는 제2 절연 층; 제2 절연 층 위에 배치되고 복수의 박막 트랜지스터들(TFTs)의 드레인 전극 패턴 및 소스 전극 패턴을 포함하는 제2 금속 층; 및 제1 절연 층 및 제2 절연 층을 관통하도록 배열되고, 복수의 박막 트랜지스터들(TFTs)의 드레인 전극 패턴 또는 소스 전극 패턴을 단결정 실리콘 층 내의 활성 영역에 결합하도록 구성되는 복수의 제1 비아들을 더 포함한다.
상기 설명된 바와 같은 어레이 기판은 애노드 전도성 층을 더 포함할 수 있다. 애노드 전도성 층은 복수의 픽셀들 각각에 대한 영역에 배열될 수 있고, 어레이 회로 층의 제2 금속 층 위에 배치될 수 있다. 애노드 전도성 층은 복수의 픽셀들 각각에서 유기 발광 층의 구동 전류를 출력하도록 구성된다.
상기 설명된 바와 같은 어레이 기판에서, 어레이 회로 층은 평탄화 층을 더 포함할 수 있다. 평탄화 층은 제2 금속 층 및 제2 절연 층 위에 제2 금속 층 및 제2 절연 층을 커버하면서 애노드 전도성 층 아래에 배치된다. 복수의 픽셀들 각각에 대한 영역 내에서, 평탄화 층은 제2 금속 층 내의 복수의 트랜지스터의 소스 전극 패턴 또는 드레인 전극 패턴을 애노드 전도성 층에 결합하도록 구성되는 제2 비아를 가지고 배열된다.
상기 설명된 바와 같은 어레이 기판에서, 반사 표면은 애노드 전도성 층의 상부 표면 상에 배열될 수 있으며, 반사 표면은 유기 발광 층으로부터 방출되는 광을 반사시키도록 구성된다.
상기 설명된 바와 같은 어레이 회로 층의 일부 실시예들에서, 제1 금속 층은 복수의 스캔 라인들의 패턴 및 복수의 데이터 라인들의 패턴 중 하나를 포함하고, 제2 금속 층은 복수의 스캔 라인들의 패턴 및 복수의 데이터 라인들의 패턴 중 다른 하나를 포함한다.
상기 설명된 바와 같은 어레이 회로 층의 일부 실시예들에서, 제1 절연 층 및 제2 절연 층 중 적어도 하나는 실리콘 산화물(SiOx) 층 및 실리콘 질화물(SiNx) 층을 포함할 수 있다. 실리콘 산화물(SiOx) 층 및 실리콘 질화물(SiNx) 층은 제1 절연 층 및 제2 절연 층 중 적어도 하나의 하단 및 상단에 각각 배치된다.
상기 설명된 바와 같은 어레이 회로 층에서, 복수의 박막 트랜지스터들(TFTs) 각각은 본 개시내용의 일부 실시예들에 따른 P 타입일 수 있지만, 또한 본 개시내용의 일부 다른 실시예들에 따른 N 타입일 수 있다.
본원에 개시되는 어레이 기판에서, 단결정 실리콘 층 자체는 본 개시내용의 일부 실시예들에서 어레이 기판을 위한 기판일 수 있지만, 일부 다른 실시예들에서, 어레이 기판은 단결정 실리콘 층 아래에 배치되고 단결정 실리콘 층의 지지를 제공하도록 구성되는 기판을 더 포함할 수 있다.
어레이 기판의 일부 실시예들에서, 복수의 픽셀 회로들, 복수의 스캔 라인들, 및 복수의 데이터 라인들은 중심 디스플레이 구역에 배열될 수 있고; 스캔 구동 회로 및 데이터 구동 회로는 둘 다 중심 디스플레이 구역 외측에 배열된다. 다른 배열들이 가능할 수 있고 본원에서 제한들이 없다.
제2 양태에서, 본 개시내용은 디스플레이 장치를 제공하며, 디스플레이 장치는 상기 설명된 바와 같은 실시예들 중 어느 것에 따른 어레이 기판을 포함할 수 있다.
일부 실시예들에서, 디스플레이 장치는 복수의 픽셀들 각각에 대한 영역에서 어레이 기판 위에 배치될 수 있고, 구동 전류의 인가 시에 광을 방출하도록 구성되는 유기 발광 층을 더 포함할 수 있다.
상기 설명된 바와 같은 디스플레이 장치는 투명 캐소드 전도성 층을 더 포함할 수 있으며, 투명 캐소드 전도성 층은 복수의 픽셀들 각각에 대한 영역에서 유기 발광 층 위에 배치될 수 있다.
상기 설명된 바와 같은 디스플레이 장치는 어레이 기판 위에 배치되는 픽셀 정의 층을 더 포함할 수 있다. 픽셀 정의 층에는 복수의 픽셀들 각각에 유기 발광 층 및 투명 캐소드 전도성 층을 배치하기 위한 개구부가 제공될 수 있다.
제3 양태에서, 본 개시내용은 상기 설명된 바와 같은 어레이 기판을 제조하는 방법을 더 제공한다. 방법은 이하의 단계들, 즉
단결정 실리콘 층에 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역을 형성하는 단계; 및
단결정 실리콘 층 위에 어레이 회로 층을 형성하는 단계를 포함할 수 있다.
방법의 일부 실시예들에서, 단결정 실리콘 층에 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역을 형성하는 단계는 이하의 서브단계들, 즉
단결정 실리콘 층 위에 마스크 패턴을 형성하는 단계 - 마스크 패턴은 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역 외측의 구역들을 커버함 -; 및
마스크 패턴의 커버 하에 단결정 실리콘 층에 이온 주입을 수행하여, 단결정 실리콘 층 내측에 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역을 형성하는 단계를 포함할 수 있다.
상기 설명된 바와 같은 방법에서, 단결정 실리콘 층 위에 어레이 회로 층을 형성하는 단계는 이하의 서브단계들, 즉
단결정 실리콘 층 위에 제1 절연 층을 형성하고; 제1 절연 층 위에 제1 금속 층을 형성하는 단계 - 제1 금속 층은 복수의 박막 트랜지스터들(TFTs)의 게이트 전극 패턴을 포함함 -;
제1 금속 층 및 제1 절연 층 위에 제2 절연 층을 형성하는 단계 - 제2 절연 층은 제1 금속 층 및 제1 절연 층을 커버함 -;
복수의 제1 비아들 각각이 상기 제1 절연 층 및 상기 제2 절연 층을 관통하도록 상기 복수의 제1 비아들을 형성하는 단계; 및
복수의 제1 비아들에 그리고 제2 절연 층 위에 제2 금속 층을 형성하는 단계 - 제2 절연 층은 복수의 박막 트랜지스터들(TFTs)의 소스 전극 패턴 및 드레인 전극 패턴을 포함하고, 복수의 박막 트랜지스터들(TFTs)의 소스 전극 패턴 및 드레인 전극 패턴은 복수의 제1 비아들을 통해 단결정 층 내의 활성 영역에 결합됨 - 를 포함할 수 있다.
상기 설명된 바와 같은 방법에서, 단결정 실리콘 층 위에 어레이 회로 층을 형성하는 단계는 제2 금속 층 및 제2 절연 층 위에 평탄화 층을 형성하는 단계를 더 포함할 수 있으며, 평탄화 층은 제2 금속 층 및 제2 절연 층을 커버한다.
일부 실시예들에서, 방법은 단결정 실리콘 층 위에 어레이 회로 층을 형성한 후에, 어레이 회로 층 위에 애노드 전도성 층을 형성하는 단계를 더 포함할 수 있다. 어레이 회로 층 위에 애노드 전도성 층을 형성하는 단계는 이하의 서브단계들, 즉
복수의 제2 비아들을 형성하는 단계 - 복수의 제2 비아들 각각은 복수의 픽셀들 각각에 대한 영역 내의 평탄화 층을 관통함 -; 및
복수의 제2 비아들에 그리고 평탄화 층 위에, 그리고 복수의 픽셀들 각각에 대한 영역 내에 애노드 전도성 층을 형성하는 단계를 포함할 수 있다.
방법의 일부 실시예들에서, 제1 절연 층 및 제2 절연 층 중 적어도 하나는 이중 퇴적 공정에 의해 형성될 수 있으며, 이하의 서브단계들, 즉
실리콘 산화물(SiOx) 층을 형성하는 단계; 및
실리콘 산화물(SiOx) 층 위에 실리콘 질화물(SiNx) 층을 형성하는 단계를 포함한다.
다른 실시예들은 이하의 설명 및 도면들을 고려하여 분명해질 수 있다.
실시예들의 일부를 더 분명히 예시하기 위해, 이하는 도면들의 간단한 설명이다. 이하의 설명들의 도면들은 일부 실시예들을 단지 예시된다. 본 기술분야의 통상의 기술자들을 위해, 다른 실시예들의 다른 도면들은 이러한 도면들에 기초하여 분명해질 수 있다.
도 1a는 본 개시내용의 일부 실시예들에 따른 어레이 기판을 예시하는 평면도이다.
도 1b는 본 개시내용의 일부 실시예들에 따른 어레이 기판의 단면도이다.
도 2는 본 개시내용의 일부 실시예들에 따른 디스플레이 구역을 증가시키는 효과를 예시하는 개략도이다.
도 3은 본 개시내용의 일부 실시예들에 따른 디바이스의 크기를 감소시키는 효과를 예시하는 개략도이다.
도 4a는 비정질 Si 공정으로 제조되는 디스플레이 장치의 디스플레이 해상도를 예시한다.
도 4b는 폴리 Si 공정으로 제조되는 디스플레이 장치의 디스플레이 해상도를 예시한다.
도 4c는 도 4a 및 도 4b와의 비교를 위해, 본 개시내용의 일부 실시예들에 따른 공정으로 제조되는 디스플레이 장치의 디스플레이 해상도를 예시한다.
도 5는 본 개시내용의 일부 실시예들에 따른 어레이 기판의 구조체의 단면도이다.
도 6은 본 개시내용의 일부 실시예들에 따른 어레이 기판의 전기 연결들의 개략도이다.
도 7은 본 개시내용의 일부 실시예들에 따른 디스플레이 장치의 단면도이다.
도 8은 본 개시내용의 일부 실시예들에 따른 어레이 기판을 제조하는 방법의 단계들을 예시하는 흐름도이다.
도 9는 본 개시내용의 일부 실시예들에 따른 제1 주변 구역 내의 활성 영역의 개략도이다.
도 10은 본 개시내용의 일부 실시예들에 따른 활성 영역의 제조 후에 단결정 실리콘 기판의 구조체의 단면도이다.
도 11은 제1 제조 공정에서의 어레이 회로 층의 단면도이다.
도 12는 제2 제조 공정에서의 어레이 회로 층의 단면도이다.
도 13은 제3 제조 공정에서의 어레이 회로 층의 단면도이다.
도 14는 제4 제조 공정에서의 어레이 회로 층의 단면도이다.
도 15는 제5 제조 공정에서의 어레이 회로 층의 단면도이다.
도 16은 제6 제조 공정에서의 어레이 회로 층의 단면도이다.
이하에서, 본원에 개시되는 다양한 실시예들의 도면들에 도시된 바와 같이, 본 개시내용의 실시예들의 기술적 해결법들은 분명하고 완전히 이해가능한 방식으로 설명될 것이다. 설명된 실시예들은 단지 일부일 뿐이며 본 개시내용의 실시예들의 전부가 아닌 것이 분명하다. 본 개시내용의 설명된 실시예들에 기초하여, 본 기술분야의 통상의 기술자들은 본 개시내용에 의해 추구되는 보호 범위 내에 있는 다른 실시예(들)를 획득할 수 있다.
전류 게이트 드라이버 온 어레이(GOA)(또한 게이트 드라이버 온 패널(GOP)로 불려짐) 기술들은 어레이 공정, 그 후속의 마스크 패턴화 및 황색 광 제조 공정에서 스캔 구동 회로를 제조함으로써 스캔 구동 회로를 어레이 기판 내에 집적한다.
그러나, 현재 GOA 기술들은 주로 다른 회로들, 예컨대 데이터 구동 회로의 구조체들이 스캔 구동 회로의 구조체보다 더 복잡하기 때문에, 스캔 구동 회로들 외엔 어레이 기판 회로들로 통상 집적하지 않는다. 더 복잡한 회로들은 유리 기판 위에 제조되면 비교적 큰 구역을 점유할 수 있고, 따라서 디스플레이 구역의 크기를 감소시킬 것이다. 게다가, 데이터 구동 회로들은 대용량의 디스플레이 데이터를 정확히 및 신속히 처리할 수 있어야 한다. 그와 같이, 구성요소들의 성능에 대한 엄격 요건들(특히 반응 속도)이 있다. 그러므로, 기존 기술들의 어레이 기판은 일반적으로 다른 회로들을 어레이 기판과 집적하는 성능 요건들을 만족시킬 수 없다.
스캔 구동 회로들 및 데이터 구동 회로들이 현재 비정질 실리콘 또는 다결정 실리콘 GOA 기술들에 의해 어레이 기판에 동시에 제조되고 집적되면, 어레이 기판 상에 비교적 큰 구역이 점유될 필요가 있을 것이다. 그것은 비정질 실리콘 또는 다결정 실리콘 기술들에 의해 제조되는 박막 트랜지스터들(TFTs)이 더 작은 크기들을 달성할 수 없기 때문이며, 따라서 디스플레이 패널 상에 압축된 디스플레이 구역을 초래한다. 그와 같이, 스캔 구동 회로들만이 어레이 기판에 집적될 수 있는 반면, 데이터 구동 회로들이 집적 회로(integrated circuit)(IC) 상에 제조되며, 집적 회로는 어레이 기판의 측면 상에 부착되어, 비교적 큰 디스플레이 구역을 남긴다.
도 1a 및 도 1b는 본 개시내용의 일부 실시예들에 따른 어레이 기판의 구조도들이다. 도 1a 및 도 1b에 도시된 바와 같이, 어레이 기판은 단결정 실리콘 기판(11), 어레이 회로 층(12), 및 애노드 전도성 층(13)을 포함한다. 중심 디스플레이 구역(A1), 제1 주변 구역(A2), 및 제2 주변 구역(A3)은 단결정 실리콘 기판(11) 위에 구성된다. 중심 디스플레이 구역(A1)은 복수의 픽셀 영역들(P0)을 포함한다. 중심 디스플레이 구역(A1) 내의 복수의 픽셀 영역들(P0)의 구성은 특정 디스플레이 응용들의 요구들에 기초하여 결정될 수 있다.
어레이 회로 층(12)은 단결정 실리콘 기판(11) 위에 형성되고 단결정 실리콘 기판(11)에서 활성 영역에 형성되는 복수의 트랜지스터들을 포함한다. 어레이 회로 층(12)에서, 스캔 구동 회로(12b)는 제1 주변 구역(A2) 내에 형성되고, 데이터 구동 회로(12c)는 제2 주변 구역(A3) 내에 형성되고, 픽셀 회로(12a)는 픽셀 영역들(P0) 각각에 형성된다. 게다가, 애노드 전도성 층(13)은 픽셀 영역들(P0) 각각 내의 어레이 회로 층(12) 위에 형성되고, 픽셀 영역들(P0) 각각에서 유기 발광 층의 구동 전류를 출력하고, 유기 발광 층으로부터 광을 반사시키도록 구성된다.
스캔 구동 회로(12b), 데이터 구동 회로(12c), 및 픽셀 회로(12a)는 애노드 전도성 층(13)의 구동 전류를 출력하도록 서로 조정되며, 그 각각은 그들의 각각의 회로 기능성을 실현하기 위해 상기 설명된 복수의 트랜지스터들의 일부를 각각 포함한다는 점이 이해될 수 있다. 그러한 기능성을 달성하기 위해, 어레이 회로 층(12)은 필요한 회로 연결 라인들 및 다른 전자 구성요소들을 더 포함할 수 있다.
본원에 개시되는 어레이 기판은 유기 발광 다이오드(organic light-emitting diode)(OLED) 디스플레이를 형성하기 위해 주로 이용되며, 따라서 어레이 기판의 특정 구조체는 이전과 같이 OLED 디스플레이 장치에 구성될 수 있다. 예를 들어, 데이터 구동 회로의 디지털 회로 구조체는 트랜지스터들을 포함하는 로직 게이트 회로들을 이용함으로써 실현될 수 있고, 스캔 구동 회로의 시프트 레지스터 유닛은 기존 트랜지스터 회로들을 이용함으로써 실현될 수 있다.
기존 OLED 디스플레이 장치들과 비교하면, 본원에 개시되는 일부 실시예들에 따른 어레이 기판은 기판으로서 단결정 실리콘 기판을 이용하고, 스캔 구동 회로(12b), 데이터 구동 회로(12c), 및 픽셀 회로(12a)를 포함하는 어레이 회로 층(12)에 복수의 트랜지스터들을 포함하는 활성 영역은 단결정 실리콘 기판(11)에 형성된다.
단결정 실리콘의 캐리어 이동도가 >600 cm2/V-sec일 수 있기 때문에, 데이터 구동 회로 및 스캔 구동 회로 내의 트랜지스터들은 충분히 높은 성능을 가질 수 있고, 그들의 크기들은 성능을 보장하면서 기존 기술들과 비교하여 감소될 수 있다. 그와 같이, 데이터 구동 회로 및 스캔 구동 회로는 기판의 큰 구역을 점유하지 않고, 대신에, 디스플레이 구역 외측의 구역은 감소될 수 있는 것에 의해, 디스플레이 구역을 증가시킨다.
예를 들어, 도 2는 본 개시내용의 일부 실시예들에 따른 증가된 디스플레이 구역의 효과를 도시하는 개략도이다. 도 2에 도시된 바와 같이, 단결정 실리콘 기판이 이용되고 트랜지스터들의 활성 영역이 단결정 실리콘 기판에 형성되기 때문에, 기존 회로들과 비교하여, 스캔 구동 회로 내의 트랜지스터들의 크기들은 성능을 여전히 보장하면서 감소될 수 있다.
그와 같이, 스캔 구동 회로를 형성하도록 구성되는 제1 주변 구역(A2)의 면적은 감소될 수 있고, 기판 면적이 변경되지 않는 조건 하에, 중심 디스플레이 구역(A1)은 화살표들의 방향을 따라 양 측면들을 향해 확대될 수 있는 것에 의해, 점선 박스에서 면적을 증가시키고, 제1 주변 구역(A2)이 위치되는 경계 영역들을 좁히는 것에 유익하다.
도 3은 본 개시내용의 일부 실시예들에 따른 디바이스의 크기를 감소시키는 효과를 예시하는 개략도이다. 도 3에 도시된 바와 같이, 픽셀 회로 및 스캔 구동 회로 내의 모든 트랜지스터들의 크기들은 기존 기술들과 비교하여 감소될 수 있고, 따라서 그들이 기판 위에 점유하는 구역은 회로 성능이 보장되고 픽셀들의 수가 변화되지 않는 조건 하에 전체적으로 감소될 수 있다.
더욱이, 단결정 실리콘 기판 위에 형성되는 데이터 구동 회로는 트랜지스터들이 양호한 성능을 갖는다는 조건 하에 기판 위에 큰 구역을 점유하지 않는다. 그와 같이, 본 개시내용의 실시예들에 따른 어레이 기판에 의해 형성되는 디스플레이 장치의 크기는 크기가 도 3의 점선 박스에 의해 도시되는 종래의 디스플레이 장치와 비교하여 더 작을 수 있다.
본원에 개시되는 바와 같은 트랜지스터들은 단결정 실리콘 기판 상에 제조되기 때문에, a-Si 공정 및 p-Si 공정에 의해 제조되는 디스플레이 장치와 비교하여, 이러한 개시내용에서의 공정에 의해 제조되는 디스플레이 장치 내의 픽셀 영역들 각각에서의 트랜지스터들의 크기들은 성능을 여전히 보장하면서 감소될 수 있고, 따라서 더 많은 픽셀 유닛들이 더 높은 해상도를 달성하기 위해 동일한 크기의 구역에 구성될 수 있다.
도 4a, 도 4b 및 도 4c는 비정질 실리콘(a-Si) 공정(도 4a), 다결정 실리콘(p-Si) 공정(도 4b), 및 본 개시내용의 일 실시예에 따른 공정(c-Si, 도 4c)에 의해 제조되는 디스플레이 장치의 해상도들을 비교하는 개략도들이다.
도 5는 상기 설명된 어레이 회로 층(12)의 구조체를 예시하는 일 예인, 본 개시내용의 일부 실시예들에 따른 어레이 기판의 구조체의 단면도이다. 도 5에 도시된 바와 같이, 어레이 회로 층(12)은 구체적으로, 단결정 실리콘 기판(11) 위에 형성되는 제1 절연 층(21); 제1 절연 층 위에 형성되는 제1 금속 층(22); 제1 금속 층(22) 및 제1 절연 층(21)을 커버하는 제2 절연 층(23); 제2 절연 층(23) 위에 형성되는 제2 금속 층(24); 및 제2 금속 층(24) 및 제2 절연 층(23)을 커버하는 평탄화 층(25)을 포함한다.
제1 금속 층(22)은 복수의 트랜지스터들의 게이트 전극들에 대한 패턴들을 포함한다. 제2 금속 층(24)은 복수의 트랜지스터들의 소스 전극들 및 드레인 전극들에 대한 패턴들을 포함한다. 활성 영역(11a)은 단결정 실리콘 기판(11) 내측의 복수의 트랜지스터들의 형성 구역 내에 형성된다.
복수의 제1 비아들(H1)은 제1 절연 층(21) 및 제2 절연 층(23)을 통해 형성되어, 복수의 트랜지스터들의 소스 전극들의 패턴들 및 드레인 전극들의 패턴들은 복수의 제1 비아들(H1)을 통해 단결정 실리콘 기판(11) 내의 활성 영역(11a)과 접촉할 수 있다.
그와 같이, 제1 절연 층(21) 및 제2 절연 층(23)은 게이트 전극들과 활성 영역이 서로 분리되는 것, 및 게이트 전극들과 소스 전극들 또는 드레인 전극들이 서로 분리되는 것을 보장하는 상기 설명된 복수의 트랜지스터들의 게이트 절연 층들의 기능을 할 수 있다.
도 5에 도시된 바와 같이, 소스 전극들 및 드레인 전극들은 활성 영역(11a)에서 소스 및 드레인 전류를 발생시킬 수 있는 채널 구역을 형성하고, 채널 구역의 대응하는 위치들에 게이트 전극들을 구성하여 트랜지스터들의 기능성을 실현하기 위해 상이한 위치들에서 활성 영역(11a)과 접촉할 수 있다. 상기 설명된 트랜지스터들의 특정 타입들은 활성 영역(11a)의 구성들에 따라 결정될 필요가 있고, 그들은 제조 공정이 제조 비용들을 감소시키고 트랜지스터들의 성능의 안정성을 개선하기 위해 균일해지도록 모두 P 타입 박막 트랜지스터들(TFTs)일 수 있다. 트랜지스터들을 N 타입 또는 P 타입으로 결정한 후에, 소스 전극들 및 드레인 전극들을 연결하는 방식들은 본 기술분야의 통상의 기술자들에 의해 특정 응용들에 따라 결정될 수 있고 본원에 반복되지 않는다는 점이 이해될 수 있다.
게다가, 각각의 픽셀 영역에서, 제2 비아들(H2)은 평탄화 층(25)에 배열되고, 제2 금속 층(24) 내의 적어도 하나의 트랜지스터의 소스 전극들 또는 드레인 전극들의 패턴들을 애노드 전도성 층(13)에 연결하기 위해 이용된다. 즉, 애노드 전도성 층(13)에 연결되는 픽셀 영역(P0) 내의 픽셀 회로(12a)에 적어도 하나의 트랜지스터가 있고, 트랜지스터들의 소스 전극들 또는 드레인 전극들은 유기 발광 층의 구동 전류의 출력을 실현하기 위해, 평탄화 층(25) 내측의 제2 비아들(H2)을 통해 애노드 전도성 층(13)에 연결될 수 있다.
상기 설명된 복수의 트랜지스터들의 특정 수는 선택된 스캔 구동 회로(12b), 데이터 구동 회로(12c) 및 픽셀 회로(12a)의 특정 회로 구조체에 따라 결정될 수 있다는 점이 이해될 수 있다.
다른 한편, 어레이 회로 층(12) 내의 회로 연결 관계의 예시로서, 도 6은 본 개시내용의 일 실시예에 따른 어레이 기판의 회로 연결 관계의 개략도이다. 도 6에 도시된 바와 같이, 상기 설명된 스캔 구동 회로(12b)는 G1, G2, G3, G4에 의해 제시되는 바와 같은 스캔 라인들의 다수의 행들에 연결되고; 상기 설명된 데이터 구동 회로(12c)는 D1, D2, D3, D4, D5에 의해 제시되는 바와 같은 데이터 라인들의 다수의 열들에 연결되고; 상기 설명된 복수의 픽셀 영역들(P0)은 중심 디스플레이 구역(A1)에 형성되는 스캔 라인들의 행들 및 데이터 라인들의 열들의 교차점에 의해 정의된다.
픽셀 영역들(P0) 각각 내의 픽셀 회로(12a)는 스캔 라인의 하나의 행 및 데이터 라인의 하나의 열 각각에 결합된다. 픽셀 회로(12a)는 스캔 라인들의 신호들의 제어 하에 데이터 라인들로부터의 데이터 전압에 따라 애노드 전도성 층(13)에 흐르는 구동 전류를 발생시키기 위해 이용된다. 따라서, 스캔 구동 회로(12b), 데이터 구동 회로(12c), 및 픽셀 회로(12a)의 조정 하에, 어레이 회로 층(12)은 픽셀 영역들(P0) 각각에서 애노드 전도성 층(13)의 구동 전류의 출력을 실현할 수 있다.
스캔 라인들의 수, 데이터 라인들의 수, 픽셀 영역들의 수, 스캔 구동 회로(12b)의 신호 출력 단자들의 수, 및 데이터 구동 회로(12c)의 데이터 전압의 출력 단자들의 수는 특정 응용들에 따라 구성될 수 있다는 점이 이해될 수 있다.
게다가, 도 5에 도시된 바와 같은 단면 구조체에서, 제1 금속 층(22)은 스캔 라인들의 다수의 행들의 패턴들을 포함할 수 있고; 제2 금속 층(24)은 데이터 라인들의 다수의 열들의 패턴들을 포함할 수 있어, 도 7에 도시된 바와 같은 동일 층 연결들을 통해 회로 연결 관계들을 실현한다.
제2 금속 층(24)은 또한 스캔 라인들의 상기 설명된 다수의 행들의 패턴들을 포함할 수 있고, 제1 금속 층(22)은 또한 데이터 라인들의 상기 설명된 다수의 열들의 패턴들을 포함할 수 있으며, 따라서 특정 상황들 하에 게이트 전극들의 패턴들의 증가된 두께의 문제들, 또는 일부 다른 상황들 하에 금속 층들 사이의 너무 큰 결합 커패시턴스의 문제들을 해결한다. 이러한 실시예에서, 도 6에 도시된 바와 같은 회로 연결 관계들은 제2 절연 층(23) 내의 새로운 연결 비아들의 구성에 의해 달성될 수 있다.
상기 설명된 어레이 기판들 중 어느 것에서, 어레이 기판 위에 복수의 트랜지스터들 내의 트랜지스터들 중 어느 하나에 대한 형성 구역은 제1 사전 설정 값보다 더 작을 수 있다는 점이 이해될 수 있다. 제1 사전 설정 값은 모든 트랜지스터들의 상한을 표현하고, 채널의 상이한 폭 대 길이 비율들에 따라 상이한 값들을 가질 수 있다는 점이 주목되어야 한다.
특정 구현들에서, 제1 사전 설정 값은 단결정 실리콘 기판의 실제 파라미터들을 측정함으로써 결정될 수 있다. a-Si 및 p-Si와 비교하여, 본 개시내용의 실시예들 내의 제1 사전 설정 값은 더 작은 제1 사전 설정 값을 갖는 것에 의해, 디스플레이 구역을 증가시키고, 디바이스의 크기를 감소시키고, 디스플레이 해상도를 개선한다는 점이 이해될 수 있다.
상기 설명된 어레이 기판들 중 어느 하나에 기초하여, 본 개시내용은 상기 설명된 어레이 기판들 중 어느 하나를 포함하는 디스플레이 장치를 더 제공한다. 본원에 개시되는 디스플레이 장치는 디스플레이 기능을 갖는 임의의 제품들 또는 구성요소들, 예컨대 디스플레이 패널, 전자 종이, 휴대 전화, 태블릿 컴퓨터, 텔레비전, 노트북 컴퓨터, 디지털 전화 프레임, 및 내비게이션 시스템일 수 있다는 점이 주목되어야 한다.
본원에 개시되는 디스플레이 장치는 또한, 회로들의 기능성 및 픽셀들의 수들에 영향을 미치는 것 없이, 기판 위에 스캔 구동 회로 및 데이터 구동 회로의 집적된 제조를 달성할 수 있고, 디스플레이 구역 외측의 구역을 감소시키고, 디스플레이 구역을 증가시키고, 디바이스의 크기를 감소시킬 수 있으며, 이것은 디스플레이 해상도의 개선에 유익하다는 점이 이해될 수 있다.
특정 예로서, 도 7은 본 개시내용의 일부 실시예들에 따른 디스플레이 장치의 단면도이다. 도 7에 도시된 바와 같이, 도 5에 도시된 바와 같은 어레이 기판의 구조체에 기초하여, 디스플레이 장치는 평탄화 층(25) 및 애노드 전도성 층(13)을 커버하는 픽셀 정의 층(31)을 더 포함한다. 픽셀 정의 층(31)에는 픽셀 영역(P0)에서 애노드 전도성 층(13)을 노출시키도록 구성되는 개구부 구역이 제공되고, 또한 유기 발광 층(32)이 제공되는데, 그것의 한 측면이 개구부 구역 내의 애노드 전도성 층(13)과 접촉하고, 그것의 다른 측면에는 유기 발광 층(32)과 접촉하는 투명 캐소드 전도성 층(33)이 제공된다.
픽셀 영역들(P0) 각각에서, 애노드 전도성 층(13)은 구동 전류를 유기 발광 층(32)에 제공할 수 있고, 캐소드 전도성 층(33)은 대응하는 바이어스 전기 전위를 제공할 수 있어, 유기 발광 층(32)이 구동 전류의 강도에 따라 대응하는 휘도를 갖는 광을 방출할 수 있게 한다는 점이 이해되어야 한다. 애노드 전도성 층(13)은 또한 유기 발광 층(32)으로부터 광을 반사시킬 수 있으므로, 유기 발광 층(32)으로부터 방출되는 광의 대부분은 전면 방출 OLED(top-emitting OLED)(TEOLED) 디스플레이를 형성하기 위해 투명 캐소드 전도성 층(33)을 통해 방출될 수 있다.
본 개시내용의 실시예들의 디스플레이 장치는 예를 들어 지지, 연결 및 보호의 기능들을 갖는 패키지 구조체들을 포함하는, 도면들에 도시되지 않은 다른 구조체들, 및 전력을 공급하기 위해 사용되는 전원 회로들을 더 포함할 수 있다.
상기 설명된 어레이 기판들 중 어느 하나에 대해, 도 8은 본 개시내용의 일부 실시예들에 따른 어레이 기판의 제조 방법을 예시하는 흐름도이다. 도 8에 도시된 바와 같이, 방법은,
101: 단결정 실리콘 기판에 복수의 트랜지스터들을 포함하는 활성 영역을 형성하는 단계;
102: 단결정 실리콘 기판 위에 어레이 회로 층을 형성하는 단계;
103: 어레이 전도성 층 위의 픽셀 영역들 각각 내에 애노드 전도성 층을 형성하는 단계를 포함한다.
본원에 개시되는 제조 방법은 상기 설명된 어레이 기판들 중 어느 하나를 제조하기 위해 이용될 수 있다는 점이 이해될 수 있다.
일부 실시예에서, 단결정 실리콘 기판에 복수의 트랜지스터들을 포함하는 활성 영역을 형성하는 단계(101)는 이하의 서브단계들(도면들에 도시되지 않음), 즉
101a: 단결정 실리콘 기판 위에 마스크 패턴을 형성하는 단계 - 마스크 패턴은 복수의 트랜지스터들을 포함하는 활성 영역 외측의 구역들을 커버함 -;
101b: 마스크 패턴에 의한 커버링 하에 단결정 실리콘 기판에 이온 주입을 수행하여, 단결정 실리콘 기판에 위치되는 복수의 트랜지스터들을 포함하는 활성 영역을 형성하는 단계;
101c: 마스크 패턴을 제거하는 단계를 포함한다.
특정 예로서, 도 9는 본 개시내용의 일부 실시예들에 따른 제1 주변 구역 내측에 활성 영역을 예시하는 도면이다. 도 9에 도시된 바와 같이, 제1 주변 구역(A2)의 일부 내측에서, 6개의 트랜지스터들을 포함하는 활성 영역(11a)은 단결정 실리콘 기판(11) 위에 구성된다. 트랜지스터들 중 어느 하나에 대한 활성 영역(11a)은 도 9에 도시된 바와 같이 단결정 실리콘 기판(11)의 특정 구역을 점유할 수 있고, 도 5에 도시된 바와 같이 단결정 실리콘 기판(11)의 두께의 방향에 특정 깊이를 갖는다는 점이 이해될 수 있다. N 타입 또는 P 타입 이온 중 적어도 하나의 타입은 트랜지스터들의 타입에 따라 활성 영역(11a)에서 혼합된다.
상기 설명된 단계(101a)는 도 9에 도시된 활성 영역(11a) 외측의 단결정 실리콘 기판(11) 위에 배열되는 마스크 패턴을 형성하는 단계를 포함할 수 있다는 점이 이해될 수 있다. 예를 들어, 마스크 패턴은 포토리소그래픽 공정을 통해 형성되는 포토레지스트 층, 및 활성 영역(11a)을 형성하기 위해 이용되는 단결정 실리콘 기판 위의 구역을 노출시키는 포토레지스트 층에 구성되는 다수의 개구부 구역들일 수 있다. 그와 같이, 트랜지스터들 각각의 활성 영역(11a)은 단계(101b)에서 이온 주입 공정을 통해 이러한 구역에 형성될 수 있고, 상기 설명된 마스크 패턴은 단계(101c)에서 포토레지스트 층의 제거를 통해 제거될 수 있다.
상기 설명된 공정을 통해 형성되었던 상기 설명된 단결정 실리콘 기판(11)의 구조체는 도 10에 도시된다. 도 10에서, 중심 디스플레이 구역(A1), 제1 주변 구역(A2), 및 제2 주변 구역(A3)은 도 1a에 도시된 바와 같은 방법에 따른 단결정 실리콘 기판(11) 위에 이미 구성되어 있다. 중심 디스플레이 구역(A1)은 복수의 픽셀 영역들(P0)을 포함한다. 복수의 트랜지스터들의 형성 구역은 이미 사전 설정되고, 각각의 트랜지스터의 활성 영역(11a)은 단계(101)를 통해 형성되고, 다른 구조체들은 이를 기초로 제조될 수 있다.
일부 실시예에서, 단결정 실리콘 기판 위에 어레이 회로 층을 형성하는 상기 설명된 단계(102)는 이하의 서브단계들(도면들에 도시되지 않음), 즉
102a: 단결정 실리콘 기판 위에 제1 절연 층을 형성하는 단계;
102b: 제1 절연 층 상에 제1 금속 층을 형성하는 단계 - 제1 금속 층은 복수의 트랜지스터들을 포함하는 게이트 전극 패턴을 포함함 -;
102c: 제1 금속 층 및 제1 절연 층 위에 제2 절연 층을 형성하는 단계 - 제2 절연 층은 제1 금속 층 및 제1 절연 층을 커버함 -;
102d: 제1 절연 층 및 제2 절연 층에 복수의 제1 비아들을 형성하는 단계;
102e: 복수의 제1 비아들 내측에 그리고 제2 절연 층 상에 제2 금속 층을 형성하는 단계 - 제2 금속 층은 복수의 트랜지스터들의 소스 전극 패턴 및 드레인 전극 패턴을 포함하고; 복수의 트랜지스터들의 소스 전극 패턴 및 드레인 전극 패턴은 복수의 제1 비아들을 통해 단결정 실리콘 기판 내의 활성 영역들과 접촉함 - 를 특히 포함할 수 있다.
임의로, 단계(102)는 이하의 서브단계(도면들에 도시되지 않음), 즉
102f: 제2 금속 층 및 제2 절연 층 위에 평탄화 층을 형성하는 단계 - 평탄화 층은 제2 금속 층 및 제2 절연 층을 커버하고; 픽셀 영역들 각각에서, 제2 비아는 평탄화 층에 형성되고 제2 금속 층 내의 적어도 하나의 트랜지스터들의 소스 전극 또는 드레인 전극을 애노드 전도성 층에 연결하도록 구성됨 - 를 더 포함할 수 있다.
도 11 내지 도 16은 제조 공정 내의 어레이 회로 층의 구조체들의 개략도들이다.
도 11은 단계(102a) 후에 형성되는 구조체를 도시한다. 도 11에 도시된 바와 같이, 제1 절연 층(21)은 단계(102a)에서 도 10에 도시된 바와 같은 구조체 위에 형성된다. 제1 절연 층(21)은 하단에 배치되는 실리콘 산화물(SiOx) 층, 및 상단에 배치되는 실리콘 질화물(SiNx) 층을 포함할 수 있고, 이중 퇴적 공정을 통해 형성될 수 있다.
도 12는 단계(102b) 후에 형성되는 구조체를 도시한다. 도 12에 도시된 바와 같이, 게이트 전극 패턴을 형성하는 제1 금속 층(22)은 단계(102b)에서 도 11에 도시된 바와 같은 구조체 위에 형성된다. 게이트 전극 패턴의 형성 구역은 활성 영역(11a)의 형성 구역에 대응한다는 점이 이행될 수 있다. 구체적으로, 제1 금속 층(22)은 패턴화 공정을 통해 형성될 수 있다: 예를 들어, 금속 층이 우선 퇴적될 수 있으며, 그 다음에 이러한 금속 층은 제1 금속 층(22)에 패턴을 형성하기 위해 포토레지스트 패턴을 마스크로 이용하여 에칭된다.
도 13은 단계(102c) 후에 형성되는 구조체를 도시한다. 도 13에 도시된 바와 같이, 제2 절연 층(23)은 단계(102c)에서 도 12에 도시된 바와 같은 구조체 위에 형성된다. 예를 들어, 제1 절연 층(23)은 하단에 배치되는 실리콘 산화물(SiOx) 층, 및 상단에 배치되는 실리콘 질화물(SiNx) 층을 포함할 수 있고, 이중 퇴적 공정을 통해 형성될 수 있다.
도 14는 단계(102d) 후에 형성되는 구조체를 도시한다. 도 14에 도시된 바와 같이, 복수의 제1 비아들(H1)은 도 13에 도시된 바와 같이 제1 절연 층(21) 및 제2 절연 층(23)에 형성된다. 구체적으로, 그것은 방법들 예컨대 에칭을 통해 형성될 수 있다. 제1 비아들(H1)의 형성 후에, 활성 영역(11a)의 일부는 소스 전극들 및 드레인 전극들에 연결될 수 있도록 노출된다는 점이 이해될 수 있다.
도 15는 단계(102e) 후에 형성되는 구조체를 도시한다. 도 12에 도시된 바와 같이, 제2 금속 층(24)은 도 14에 도시된 바와 같이, 복수의 비아들(H1) 내측에 그리고 제2 절연 층(23) 위에, 그리고 구체적으로 금속 퇴적의 패턴화 공정에 의해 형성된다. 제2 금속 층(24)은 복수의 트랜지스터들의 소스 전극 패턴 및 드레인 전극 패턴을 포함하고, 소스 전극 패턴 및 드레인 전극 패턴은 복수의 제1 비아들(H1)을 통해 단결정 실리콘 기판(11) 내측의 활성 영역(11a)과 접촉한다. 그와 같이, 상기 설명된 복수의 트랜지스터들의 기본 구조체가 형성된다.
도 16은 단계(102f) 후에 형성되는 구조체를 도시한다. 도 16에 도시된 바와 같이, 평탄화 층(25)은 단계(102f)에서 도 15에 도시된 바와 같이 제2 금속 층(24) 및 제2 절연 층(23) 위에 형성되어, 어레이 회로 층(12)의 표면을 평활하게 한다. 평탄화 층(25)은 제2 금속 층(24) 및 제2 절연 층(23)을 커버하고, 그 안에, 제2 금속 층(24) 내의 적어도 하나의 트랜지스터의 소스 전극 또는 드레인 전극을 픽셀 영역들(P0) 각각 내의 애노드 전도성 층(13)에 연결하기 위해 이용되는 제2 비아들(H2)이 형성될 수 있다. 평탄화 층(25) 및 제2 비아들(H2)은 기존 기술들에 의해 형성될 수 있고 본원에서 반복되지 않을 것이다.
도 16에 도시된 바와 같이 어레이 회로 층에 평탄화 층(25)을 형성한 후에, 추가 단계들은 도 7에 도시된 바와 같이 디스플레이 장치의 다양한 구성요소들을 형성하기 위해 취해질 수 있다.
제1 추가 단계에서, 패턴화 및 퇴적에 의해, 애노드 전도성 층(13)은 도 5에 예시된 바와 같이, 픽셀 영역들(P0) 각각에 형성될 수 있어, 애노드 전도성 층(13)은 제2 비아들(H2)을 통해 제2 금속 층(24) 내의 적어도 하나의 트랜지스터의 소스 전극 또는 드레인 전극과 접촉한다.
제2 추가 단계에서, 패턴화 및 퇴적에 의해, 픽셀 정의 층(31)은 픽셀 정의 층(31)이 평탄화 층(25)을 커버하는 반면에 애노드 전도성 층(13)이 노출되도록 평탄화 층(25) 위에 형성될 수 있다(도면에 도시되지 않음).
제3 추가 단계에서, 증발에 의해, 유기 발광 층(32)은 애노드 전도성 층(13) 위에 형성될 수 있고, 또한 증발에 의해, 캐소드 전도성 층(33)은 유기 발광 층(32) 위에 형성될 수 있다(도면에 도시되지 않음).
제4 추가 단계에서, 캡슐화에 의해, 커버 유리는 디스플레이 패널을 최종적으로 형성하기 위해 제1 주변 구역, 제2 주변 구역, 및 디스플레이 구역 위에 배치된다(도면에 도시되지 않음).
다른 대안 구조체들을 갖는 어레이 기판들 또는 디스플레이 장치는 또한 본원에 개시되는 제조 방법에 의해 제조될 수 있다는 점이 주목되어야 한다.
본 개시내용 도처에서, 용어들 예컨대 "상단" 및 "하단"에 의해 표시되는 바와 같은 배향 또는 위치 관계는 도면들에 기초한 배향 또는 위치 관계이고, 본 설명을 용이하게 하고 단순화하는 역할만을 하고, 디바이스 또는 요소가 특정 배향을 가져야 하거나, 특정 배향으로 구성되거나 동작되어야 하는 것을 표시하거나 암시하지 않고, 따라서 그것은 본 개시내용을 제한하는 것으로 해석될 수 없다는 점이 주목되어야 한다. 달리 분명히 정의되고 제한되지 않는 한, 용어 "연결된", "연결", 및 "결합된"은 광범위하게 해석되어야 하며, 예를 들어 그것은 고정 연결일 수 있거나, 제거가능 연결, 또는 일체 연결일 수 있거나; 기계 연결일 수 있거나, 전기 연결일 수 있거나; 직접 연결일 수 있거나, 중개를 통한 연결, 또는 2개의 구성요소들의 내부 연결일 수 있다. 본 기술분야의 통상의 기술자들은 특정 맥락에 따른 개시내용에서 상술한 용어들의 의미들을 이해할 수 있다.
본 개시내용의 설명에서, 다수의 특정 상세들이 설명된다. 그러나, 본 개시내용의 실시예들은 이러한 특정 상세들 없이 구현될 수 있다는 점이 이해될 수 있다. 일부 실시예들에서, 널리 공지된 방법들, 구조체들 및 기술들은 이러한 설명에 대한 이해를 모호하게 하지 않도록, 상세히 설명되지 않는다.
유사하게, 본 개시내용을 단순화하고 본 개시내용의 하나의 양태 또는 다수의 양태들의 이해를 돕기 위해, 본 개시내용의 실시예들의 설명에서, 본 개시내용의 다양한 특징들은 때때로 단일 실시예, 도면, 또는 그것의 설명에 함께 그룹화된다는 점이 이해되어야 한다. 그러나, 본 개시내용의 방법들이 다음의 의도들, 즉, 본 개시내용이 청구항들 각각에 명확히 기재되는 특징들보다 더 많은 특징들을 필요로 한다는 것을 반영하는 것으로 해석되지 않아야 한다. 더 구체적으로 청구항들에 반영되는 바와 같이, 발명의 양태들은 상기 개시된 단일 실시예의 모든 특징들보다 더 적다. 따라서, 특정 실시예들의 요건들을 따른 청구항들은 이로써 이러한 특정 실시예들에 명확히 포함되며, 각각의 청구항 자체는 본 개시내용의 개별 실시예로 간주된다.
본 개시내용의 상기 실시예들은 본 개시내용을 제한하는 것보다는 오히려 설명하도록 의도되고, 본 기술분야의 통상의 기술자들은 청구항의 범위로부터 벗어나는 것 없이 대안 실시예들을 설계할 수 있다는 점이 주목되어야 한다. 청구항들에서, 괄호들 사이에 배치되는 임의의 참조 부호들은 청구항들에 대한 제한으로 해석되지 않아야 한다. 단어 "포함한다", "구비한다", "포함하는" 및 "구비하는"은 청구항들에 열거되지 않은 구성요소들 또는 단계들을 배제하지 않는다. 단어 하나의("a" 또는 "an")는 복수의 그러한 구성요소들의 존재를 배제하지 않는다. 본 개시내용은 수개의 별개 구성요소들을 포함하는 하드웨어에 의해 구현되고 적절히 프로그래밍되는 컴퓨터에 의해 구현될 수 있다. 수개의 장치들을 열거하는 단일 청구항에서, 이러한 구성요소들 중 수개는 단일 하드웨어를 통해 구현될 수 있다. 단어 제1, 제2, 및 제3 들의 사용은 임의의 순서를 표시하지 않는다. 이러한 단어들은 명칭들로 해석될 수 있다.
특정 실시예들이 상세히 위에 설명되었지만, 설명은 단지 예시의 목적들을 위한 것이다. 그러므로, 상기 설명된 많은 양태들은 달리 분명히 명시되지 않는 한 요구되거나 필수적 요소들로 의도되지 않는다는 점이 이해되어야 한다. 상기 설명된 것들에 더하여, 예시적 실시예들의 개시된 양태들의 다양한 수정들, 및 개시된 양태들에 대응하는 균등 동작들은 이하의 청구항들에 정의되는 본 개시내용의 사상 및 범위로부터 벗어나는 것 없이, 본 개시내용의 이득을 갖는 본 기술분야의 통상의 기술자에 의해 이루어질 수 있으며, 그것의 범위는 그러한 수정들 및 균등 구조체들을 포괄하도록 가장 넓은 해석에 따라야 한다.

Claims (8)

  1. 어레이 기판을 제조하는 방법으로서 - 상기 어레이 기판은 단결정 실리콘 층 및 상기 단결정 실리콘 층 위에 배치되는 어레이 회로 층을 포함함 - ,
    상기 단결정 실리콘 층에 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역을 형성하는 단계; 및
    상기 단결정 실리콘 층 위에 상기 어레이 회로 층을 형성하는 단계를 포함하고,
    상기 단결정 실리콘 층 위에 상기 어레이 회로 층을 형성하는 단계는,
    상기 단결정 실리콘 층 위에 제1 절연 층을 형성하는 단계;
    상기 제1 절연 층 위에 제1 금속 층을 형성하는 단계 - 상기 제1 금속 층은 상기 복수의 박막 트랜지스터들(TFTs)의 게이트 전극 패턴을 포함함 -;
    상기 제1 금속 층 및 상기 제1 절연 층 위에 제2 절연 층을 형성하는 단계 - 상기 제2 절연 층은 상기 제1 금속 층 및 상기 제1 절연 층을 커버함 -;
    복수의 제1 비아들 각각이 상기 제1 절연 층 및 상기 제2 절연 층을 관통하도록 상기 복수의 제1 비아들을 형성하는 단계; 및
    상기 복수의 제1 비아들에 그리고 상기 제2 절연 층 위에 제2 금속 층을 형성하는 단계 - 상기 제2 절연 층은 상기 복수의 박막 트랜지스터들(TFTs)의 소스 전극 패턴 및 드레인 전극 패턴을 포함하고, 상기 복수의 박막 트랜지스터들(TFTs)의 소스 전극 패턴 및 드레인 전극 패턴은 상기 복수의 제1 비아들을 통해 상기 단결정 실리콘 층 내의 활성 영역에 결합됨 - 을 포함하고,
    상기 단결정 실리콘 층에 상기 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역을 형성하는 단계는,
    상기 단결정 실리콘 층 위에 마스크 패턴을 형성하는 단계 - 상기 마스크 패턴은 상기 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역 외측의 구역들을 커버함 -; 및
    상기 단결정 실리콘 층 내측에 상기 복수의 박막 트랜지스터들(TFTs) 각각에 대한 활성 영역을 형성하기 위해 상기 마스크 패턴의 커버 하에 상기 단결정 실리콘 층에 이온 주입을 수행하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 단결정 실리콘 층 위에 상기 어레이 회로 층을 형성하는 단계는,
    상기 제2 금속 층 및 상기 제2 절연 층 위에 평탄화 층을 형성하는 단계를 더 포함하며, 상기 평탄화 층은 상기 제2 금속 층 및 상기 제2 절연 층을 커버하는, 방법.
  3. 제2항에 있어서, 상기 단결정 실리콘 층 위에 상기 어레이 회로 층을 형성하는 단계 후에,
    상기 어레이 회로 층 위에 애노드 전도성 층을 형성하는 단계를 더 포함하며, 이 단계는,
    복수의 제2 비아들을 형성하는 단계 - 상기 복수의 제2 비아들 각각은 상기 복수의 픽셀들 각각에 대한 영역 내의 상기 평탄화 층을 관통함 -; 및
    상기 복수의 제2 비아들에 그리고 상기 평탄화 층 위에, 그리고 상기 복수의 픽셀들 각각에 대한 영역 내에 애노드 전도성 층을 형성하는 단계를 포함하는, 방법.
  4. 제3항에 있어서,
    상기 어레이 회로 층 위에 애노드 전도성 층을 형성하는 단계는,
    유기 발광 층으로부터 방출되는 광을 반사시키기 위해 상기 애노드 전도성 층의 상부 표면 상에 반사 표면을 형성하는 단계를 더 포함하는, 방법.
  5. 제4항에 있어서, 상기 제1 절연 층 및 상기 제2 절연 층 중 적어도 하나는 이중 퇴적 공정에 의해 형성되며, 상기 이중 퇴적 공정은
    실리콘 산화물(SiOx) 층을 형성하는 단계; 및
    상기 실리콘 산화물(SiOx) 층 위에 실리콘 질화물(SiNx) 층을 형성하는 단계를 포함하는, 방법.
  6. 제5항에 있어서,
    상기 복수의 박막 트랜지스터들(TFTs) 각각은 P 타입인, 방법.
  7. 제6항에 있어서,
    상기 단결정 실리콘 층 아래에 배치되는 기판을 제공하는 단계를 더 포함하는, 방법.
  8. 제7항에 있어서,
    복수의 픽셀 회로들, 복수의 스캔 라인들, 및 복수의 데이터 라인들이 중심 디스플레이 구역에 형성되고, 스캔 구동 회로 및 데이터 구동 회로는 둘 다 상기 중심 디스플레이 구역 외측에 배열되는, 방법.
KR1020197009729A 2015-10-15 2016-10-13 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 KR101987218B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510665742.0A CN105185816A (zh) 2015-10-15 2015-10-15 阵列基板及其制造方法、显示装置
CN201510665742.0 2015-10-15
PCT/CN2016/101999 WO2017063568A1 (en) 2015-10-15 2016-10-13 Array substrate, manufacturing method thereof, and display apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177009789A Division KR20170068476A (ko) 2015-10-15 2016-10-13 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190039355A true KR20190039355A (ko) 2019-04-10
KR101987218B1 KR101987218B1 (ko) 2019-06-10

Family

ID=54907795

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177009789A KR20170068476A (ko) 2015-10-15 2016-10-13 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
KR1020197009729A KR101987218B1 (ko) 2015-10-15 2016-10-13 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177009789A KR20170068476A (ko) 2015-10-15 2016-10-13 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치

Country Status (6)

Country Link
US (2) US10622427B2 (ko)
EP (1) EP3363046A4 (ko)
JP (1) JP2019501400A (ko)
KR (2) KR20170068476A (ko)
CN (1) CN105185816A (ko)
WO (1) WO2017063568A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
WO2021035415A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制备方法
WO2021035420A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
WO2021035414A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 像素电路及驱动方法、显示基板及驱动方法、显示装置
CN106504704A (zh) * 2016-10-28 2017-03-15 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示基板和显示装置
CN106935570B (zh) * 2017-03-31 2019-04-26 京东方科技集团股份有限公司 测试电路、测试方法、阵列基板及其制造方法
CN109935195B (zh) 2017-12-19 2021-02-05 合肥视涯技术有限公司 硅基oled产品
CN109991817A (zh) * 2017-12-29 2019-07-09 上海视涯信息科技有限公司 一种硅基显示面板及其形成方法以及其曝光工艺的光罩
KR20220049031A (ko) * 2019-08-23 2022-04-20 보에 테크놀로지 그룹 컴퍼니 리미티드 표시장치, 이의 제조방법 및 구동기판
CN114864647A (zh) 2019-08-23 2022-08-05 京东方科技集团股份有限公司 显示装置及其制备方法
EP4024466A4 (en) 2019-08-27 2022-10-05 BOE Technology Group Co., Ltd. ELECTRONIC DEVICE SUBSTRATE AND METHOD OF MAKING IT, AND ELECTRONIC DEVICE THEREOF
EP4131393A4 (en) * 2020-03-27 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
WO2021189486A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板及显示装置
CN113748452B (zh) * 2020-03-27 2022-12-09 京东方科技集团股份有限公司 显示基板及显示方法、显示装置
EP4132229A4 (en) * 2020-03-27 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY MODULE AND DISPLAY DEVICE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347828A (ja) * 1993-06-07 1994-12-22 Sharp Corp 液晶表示装置およびその製造方法
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
KR20080101732A (ko) * 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
JP2011181938A (ja) * 1999-03-03 2011-09-15 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120200B2 (ja) * 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
US5830787A (en) 1993-03-18 1998-11-03 Lg Semicon Co., Ltd. Method for fabricating a thin film transistor
JP3223997B2 (ja) * 1994-09-13 2001-10-29 シャープ株式会社 論理回路及び液晶表示装置
US5986311A (en) * 1997-05-19 1999-11-16 Citizen Watch Company, Ltd. Semiconductor device having recrystallized source/drain regions
US6040208A (en) * 1997-08-29 2000-03-21 Micron Technology, Inc. Angled ion implantation for selective doping
US6274421B1 (en) * 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2001195016A (ja) * 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
US6580657B2 (en) 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003045874A (ja) * 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US6716687B2 (en) * 2002-02-11 2004-04-06 Micron Technology, Inc. FET having epitaxial silicon growth
JP3794411B2 (ja) * 2003-03-14 2006-07-05 セイコーエプソン株式会社 表示装置および電子機器
CN100407474C (zh) * 2003-09-15 2008-07-30 统宝光电股份有限公司 具有光效率提升结构的有机发光组件
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4319078B2 (ja) * 2004-03-26 2009-08-26 シャープ株式会社 半導体装置の製造方法
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100700648B1 (ko) 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
JP4965080B2 (ja) * 2005-03-10 2012-07-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7361534B2 (en) * 2005-05-11 2008-04-22 Advanced Micro Devices, Inc. Method for fabricating SOI device
JP5017851B2 (ja) 2005-12-05 2012-09-05 セイコーエプソン株式会社 発光装置および電子機器
KR100879294B1 (ko) 2006-06-12 2009-01-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US7781768B2 (en) 2006-06-29 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device having the same
KR100846592B1 (ko) * 2006-12-13 2008-07-16 삼성에스디아이 주식회사 유기 발광 디스플레이 장치
TWI330998B (en) 2007-01-16 2010-09-21 Chimei Innolux Corp Top emitter organic electroluminescent display
US7679284B2 (en) 2007-02-08 2010-03-16 Seiko Epson Corporation Light emitting device and electronic apparatus
JP2009016410A (ja) * 2007-07-02 2009-01-22 Toshiya Doi 薄膜トランジスタ及びその製造方法
CN101398551B (zh) * 2007-09-26 2011-03-23 北京京东方光电科技有限公司 带有加热结构的平板显示装置
KR101235559B1 (ko) * 2007-12-14 2013-02-21 삼성전자주식회사 리세스 채널 트랜지스터 및 그 제조 방법
KR101534006B1 (ko) 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN101833186B (zh) 2009-03-10 2011-12-28 立景光电股份有限公司 显示装置的像素电路
KR101645404B1 (ko) 2010-07-06 2016-08-04 삼성디스플레이 주식회사 유기 전계발광 표시장치
TWI424412B (zh) 2010-10-28 2014-01-21 Au Optronics Corp 有機發光二極體之像素驅動電路
CN101980330B (zh) 2010-11-04 2012-12-05 友达光电股份有限公司 有机发光二极管的像素驱动电路
KR101860860B1 (ko) 2011-03-16 2018-07-02 삼성디스플레이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101893376B1 (ko) 2011-06-28 2018-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101920766B1 (ko) 2011-08-09 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
WO2013021622A1 (ja) 2011-08-09 2013-02-14 パナソニック株式会社 画像表示装置
CN104025707B (zh) 2011-11-07 2016-05-04 株式会社日本有机雷特显示器 有机el显示面板和有机el显示装置
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
DE102013105972B4 (de) 2012-06-20 2016-11-03 Lg Display Co., Ltd. Verfahren zum Herstellen einer organischen lichtemittierenden Dioden-Anzeigevorrichtung
CN102760841B (zh) 2012-07-11 2014-11-26 深圳市华星光电技术有限公司 有机发光二极管器件及相应的显示装置
US9401112B2 (en) 2012-07-31 2016-07-26 Sharp Kabushiki Kaisha Display device and method of driving the same
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
CN203026507U (zh) * 2012-11-29 2013-06-26 京东方科技集团股份有限公司 柔性显示装置
CN102983155B (zh) * 2012-11-29 2015-10-21 京东方科技集团股份有限公司 柔性显示装置及其制作方法
CN103022079B (zh) 2012-12-12 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制备方法、有机发光二极管显示装置
CN104240633B (zh) 2013-06-07 2018-01-09 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
KR102084715B1 (ko) 2013-06-18 2020-03-05 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103440840B (zh) 2013-07-15 2015-09-16 北京大学深圳研究生院 一种显示装置及其像素电路
US9059123B2 (en) * 2013-07-24 2015-06-16 International Business Machines Corporation Active matrix using hybrid integrated circuit and bipolar transistor
US9859439B2 (en) * 2013-09-18 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102270823B1 (ko) * 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI511283B (zh) 2013-11-07 2015-12-01 Chunghwa Picture Tubes Ltd 畫素陣列基板及有機發光二極體顯示器
TWI660490B (zh) * 2014-03-13 2019-05-21 日商半導體能源研究所股份有限公司 攝像裝置
KR20170013240A (ko) * 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
KR102298336B1 (ko) 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US10147747B2 (en) 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
CN104201190A (zh) 2014-08-26 2014-12-10 上海和辉光电有限公司 有机发光装置及其制备方法
CN104299572B (zh) 2014-11-06 2016-10-12 京东方科技集团股份有限公司 像素电路、显示基板和显示面板
CN104332561A (zh) 2014-11-26 2015-02-04 京东方科技集团股份有限公司 有机电致发光器件、其制备方法以及显示装置
KR102338906B1 (ko) 2014-12-18 2021-12-14 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN104681624A (zh) * 2014-12-24 2015-06-03 上海交通大学 单晶硅基底tft器件
CN104483796A (zh) * 2015-01-04 2015-04-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板及显示装置
CN104752439B (zh) * 2015-01-05 2017-12-26 上海天马有机发光显示技术有限公司 一种阵列基板、显示装置及阵列基板制造方法
JP6518471B2 (ja) 2015-03-19 2019-05-22 株式会社ジャパンディスプレイ 発光素子表示装置
CN106159100A (zh) 2015-04-24 2016-11-23 上海和辉光电有限公司 有机发光二极管结构及其制作方法
KR20170005252A (ko) 2015-07-01 2017-01-12 엘지디스플레이 주식회사 전극에 산란층을 포함하는 유기발광표시장치 및 이를 제조하는 방법
KR102470504B1 (ko) 2015-08-12 2022-11-28 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN105304679B (zh) 2015-09-29 2018-03-16 京东方科技集团股份有限公司 一种底发光型oled显示面板
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN204966501U (zh) * 2015-10-15 2016-01-13 京东方科技集团股份有限公司 阵列基板及显示装置
CN105427792A (zh) 2016-01-05 2016-03-23 京东方科技集团股份有限公司 像素补偿电路及驱动方法、显示面板和显示装置
JP6746937B2 (ja) 2016-02-15 2020-08-26 セイコーエプソン株式会社 電気光学装置、および電子機器
CN205789046U (zh) 2016-06-28 2016-12-07 中华映管股份有限公司 像素电路
JP6722086B2 (ja) 2016-10-07 2020-07-15 株式会社ジャパンディスプレイ 表示装置
KR102578996B1 (ko) 2016-11-30 2023-09-14 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
CN106558287B (zh) 2017-01-25 2019-05-07 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107103878B (zh) 2017-05-26 2020-07-03 上海天马有机发光显示技术有限公司 阵列基板、其驱动方法、有机发光显示面板及显示装置
CN109215549B (zh) 2017-06-30 2021-01-22 昆山国显光电有限公司 显示屏调光方法、装置、存储介质及电子设备
CN107424570B (zh) 2017-08-11 2022-07-01 京东方科技集团股份有限公司 像素单元电路、像素电路、驱动方法和显示装置
CN109509430B (zh) 2017-09-15 2020-07-28 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
CN107768385B (zh) 2017-10-20 2020-10-16 上海天马微电子有限公司 一种显示面板和显示装置
CN107591125A (zh) 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种电致发光元件的驱动电路和驱动方法、显示装置
CN107799577B (zh) 2017-11-06 2019-11-05 武汉华星光电半导体显示技术有限公司 Amoled显示面板及amoled显示器
CN109119027B (zh) 2018-09-10 2020-06-16 京东方科技集团股份有限公司 像素电路及其驱动方法以及显示面板
CN109036279B (zh) 2018-10-18 2020-04-17 京东方科技集团股份有限公司 阵列基板、驱动方法、有机发光显示面板及显示装置
CN109904347B (zh) 2019-03-15 2020-07-31 京东方科技集团股份有限公司 发光器件及其制造方法、显示装置
CN110071229B (zh) 2019-05-07 2020-09-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347828A (ja) * 1993-06-07 1994-12-22 Sharp Corp 液晶表示装置およびその製造方法
JP2011181938A (ja) * 1999-03-03 2011-09-15 Semiconductor Energy Lab Co Ltd 表示装置
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
KR20080101732A (ko) * 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치

Also Published As

Publication number Publication date
US10622427B2 (en) 2020-04-14
WO2017063568A1 (en) 2017-04-20
US20200212153A1 (en) 2020-07-02
US11552148B2 (en) 2023-01-10
CN105185816A (zh) 2015-12-23
KR20170068476A (ko) 2017-06-19
EP3363046A1 (en) 2018-08-22
KR101987218B1 (ko) 2019-06-10
US20180212011A1 (en) 2018-07-26
JP2019501400A (ja) 2019-01-17
EP3363046A4 (en) 2019-06-12

Similar Documents

Publication Publication Date Title
KR101987218B1 (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
US11600234B2 (en) Display substrate and driving method thereof
US11574978B2 (en) Display panel and display apparatus
US11264443B2 (en) Display substrate with light shielding layer and manufacturing method thereof, and display panel
CN103715196B (zh) 一种阵列基板及其制作方法、显示装置
KR101277606B1 (ko) 표시 장치 및 그 제조 방법
CN107887420B (zh) 一种阵列基板、其制作方法、显示面板及显示装置
CN107302030B (zh) 显示设备
WO2019109748A1 (zh) 阵列基板及其制备方法、显示装置
CN204966501U (zh) 阵列基板及显示装置
US20200251501A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
JP2021506098A5 (ko)
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
KR20200100181A (ko) 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기
WO2016119380A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN101546732B (zh) 薄膜晶体管制造方法及具有该薄膜晶体管的显示器
KR100495701B1 (ko) 유기 전계 발광 표시장치의 제조방법
JP2010151865A (ja) 表示装置および表示装置の製造方法
WO2021068688A1 (zh) 氧化物薄膜晶体管及其驱动方法、显示装置
CN114335015A (zh) 显示装置及显示装置的制备方法
JP2022543939A (ja) アレイ基板及びその製造方法
US8575607B2 (en) Flat panel display device and method of manufacturing the same
US20240164157A1 (en) Display substrate and display device
US20240032339A1 (en) Display device and method for fabricating the same
WO2023206278A1 (zh) 显示面板及制造方法、显示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant