CN205789046U - 像素电路 - Google Patents
像素电路 Download PDFInfo
- Publication number
- CN205789046U CN205789046U CN201620656677.5U CN201620656677U CN205789046U CN 205789046 U CN205789046 U CN 205789046U CN 201620656677 U CN201620656677 U CN 201620656677U CN 205789046 U CN205789046 U CN 205789046U
- Authority
- CN
- China
- Prior art keywords
- coupled
- transistor
- drain electrode
- image element
- element circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本实用新型涉及显示技术领域，提供了一种像素电路，应用于显示面板中，该像素电路包含：第一开关晶体管、储存电容、液晶电容以及第二开关晶体管。第一开关晶体管包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极。液晶电容与储存电容并联耦接于第一漏极以及共同电极端。第二开关晶体管包含耦接于共同电极端的第二栅极、耦接于数据线的第二源极以及耦接于第一漏极的第二漏极。本实用新型的像素电路可使像素充电能力提升，避免环境因素造成充电能力不足的问题。
Description
技术领域
本实用新型涉及显示技术领域，且特别是有关于一种应用于显示面板中的像素电路。
背景技术
在平面显示技术中，显示面板常设置有许多像素单元。像素单元经常采用薄膜晶体管做为对储存电容和液晶电容进行充电的组件。然而，在部份环境因素，例如但不限于低温的情形下，薄膜晶体管常常无法完全导通，造成电容充电不足的状况。又例如在进行电磁干扰测试时，薄膜晶体管可能因此受到影响无法正常导通，亦无法对电容正常地进行充电。
因此，如何设计一个新的应用于显示面板中的像素电路，以解决上述的问题，乃为业界亟待解决的问题。
实用新型内容
本实用新型的像素电路可使像素充电能力提升，避免环境因素造成充电能力不足的问题。
本实用新型的一方面是在提供一种像素电路，其特征在于，应用于显示面板中。所述像素电路包含：第一开关晶体管、储存电容、液晶电容以及第二开关晶体管。第一开关晶体管包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极。液晶电容与储存电容并联耦接于第一漏极以及共同电极端。第二开关晶体管包含耦接于共同电极端的第二栅极、耦接于数据线的第二源极以及耦接于第一漏极的第二漏极。
根据本实用新型的一实施例，其中第一开关晶体管以及第二开关晶体管分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。
根据本实用新型的一实施例，其中第一开关晶体管根据扫描线的扫描信号导通，以传送数据线的数据信号至储存电容及液晶电容。
根据本实用新型的一实施例，其中第二开关晶体管根据共同电极端的电压导通，以传送数据线的数据信号至储存电容及液晶电容。
本实用新型的另一方面是在提供一种像素电路，其特征在于，应用于显示面板中。所述像素电路包含：第一开关晶体管、驱动晶体管、有机发光二极管、液晶电容以及第二开关晶体管。第一开关晶体管包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极。驱动晶体管包含耦接于第一漏极的第二栅极、耦接于驱动电压源的第二源极以及第二漏极。有机发光二极管耦接于第二漏极以及共同电极端。储存电容耦接于第一漏极以及共同电极端。第二开关晶体管包含耦接于共同电极端的第二栅极、耦接于数据线的第三源极以及耦接于第一漏极的第三漏极。
根据本实用新型的一实施例，其中第一开关晶体管以及第二开关晶体管分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。
根据本实用新型的一实施例，其中第一开关晶体管根据扫描线的扫描信号导通，以传送数据线的数据信号至储存电容以及驱动晶体管的第二栅极。
根据本实用新型的一实施例，其中第二开关晶体管根据共同电极端的电压导通，以传送数据线的数据信号至储存电容以及驱动晶体管的第二栅极。
应用本实用新型的优点在于通过像素电路所设置的第二开关晶体管，根据共同电极端的电压导通来使像素充电能力提升，避免环境因素造成充电能力不足的问题。
附图说明
图1是本实用新型一实施例中，一种像素电路的示意图；以及
图2是本实用新型一实施例中，一种像素电路的示意图。
具体实施方式
请参照图1。图1为本实用新型一实施例中，一种像素电路100的电路图。像素电路100应用于显示面板(未绘示)中，并耦接于扫描线SL及数据线DL。
像素电路100包含：第一开关晶体管102、储存电容Cs、液晶电容Clc以及第二开关晶体管104。于一实施例中，第一开关晶体管102以及第二开关晶体管104分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。
第一开关晶体管102包含栅极G11、源极SD11以及漏极SD12。其中，栅极G11耦接于扫描线SL，源极SD11则耦接于数据线DL。储存电容Cs与液晶电容Clc并联耦接于漏极SD12以及共同电极端Vcom。其中，共同电极端Vcom具有一直存在的非零电压。在不同的驱动模式下，共同电极端Vcom可为不变的固定电压亦或在不同的电压间变动。
于一实施例中，第一开关晶体管102的栅极G11接收扫描线SL而来的扫描信号SCAN，以根据扫描信号SCAN的电压导通。于一实施例中，扫描信号SCAN来自于显示面板中的扫描驱动器(未绘示)。
进一步地，第一开关晶体管102通过源极SD11接收数据信号DATA，并由漏极SD12传送数据信号DATA至储存电容Cs与液晶电容Clc。于一实施例中，数据信号DATA来自于显示面板中的数据驱动器(未绘示)。
第二开关晶体管104包含耦接于共同电极端Vcom的栅极G21、耦接于数据线DL的源极SD21以及耦接于漏极SD12的漏极SD22。
第二开关晶体管104根据共同电极端Vcom的电压导通，以传送数据线DL的数据信号DATA至储存电容Cs与液晶电容Clc。
在部份环境因素，例如但不限于低温的情形下，第一开关晶体管102可能会无法完全导通，造成对上述的储存电容Cs与液晶电容Clc充电不足的状况。又例如在进行电磁干扰测试时，第一开关晶体管102可能因此受到影响无法正常导通，亦无法对储存电容Cs与液晶电容Clc正常地进行充电。
因此，根据来自共同电极端Vcom且经常存在的电压导通的第二开关晶体管104可辅助或是替代第一开关晶体管102，来对储存电容Cs与液晶电容Clc进行充电，以避免上述状况中充电不足的情形。并且，在一般运作的情形中，第二开关晶体管104亦可具有电压预充的功能，使得第一开关晶体管102不需要很大的扫描信号SCAN电压，即可达到对储存电容Cs与液晶电容Clc足额的充电量。
请参照图2。图2为本实用新型一实施例中，一种像素电路200的电路图。像素电路200应用于显示面板(未绘示)中，并耦接于扫描线SL及数据线DL。
像素电路200包含：第一开关晶体管202、驱动晶体管204、有机发光二极管OLED、储存电容Cs以及第二开关晶体管206。于一实施例中，第一开关晶体管202、驱动晶体管204以及第二开关晶体管206分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。
第一开关晶体管202包含栅极G11、源极SD11以及漏极SD12。其中，栅极G11耦接于扫描线SL，源极SD11则耦接于数据线DL。
驱动晶体管204包含耦接于漏极SD12的栅极G21、耦接于驱动电压源Vdd的源极SD21以及漏极SD22。
有机发光二极管OLED耦接于漏极SD22以及共同电极端Vcom。储存电容Cs耦接于漏极SD12以及共同电极端Vcom。其中，共同电极端Vcom具有一直存在的非零电压。在不同的驱动模式下，共同电极端Vcom可为不变的固定电压亦或在不同的电压间变动。
于一实施例中，第一开关晶体管202的栅极G11接收扫描线SL而来的扫描信号SCAN，以根据扫描信号SCAN的电压导通。于一实施例中，扫描信号SCAN来自于显示面板中的扫描驱动器(未绘示)。
进一步地，第一开关晶体管202通过源极SD11接收数据信号DATA，并由漏极SD12传送数据信号DATA至储存电容Cs与驱动晶体管204的栅极G21。于一实施例中，数据信号DATA来自于显示面板中的数据驱动器(未绘示)。
驱动晶体管204根据数据信号DATA导通，以根据来自驱动电压源Vdd的驱动电流Id驱动有机发光二极管OLED。
第二开关晶体管206包含耦接于共同电极端Vcom的栅极G31、耦接于数据线DL的源极SD31以及耦接于漏极SD12的漏极SD32。第二开关晶体管206根据共同电极端Vcom的电压导通，以传送数据线DL的数据信号DATA至储存电容Cs以及驱动晶体管204的栅极G21。
在部份环境因素，例如但不限于低温的情形下，第一开关晶体管202可能会无法完全导通，造成对上述的储存电容Cs与以及驱动晶体管204供电不足的状况。又例如在进行电磁干扰测试时，第一开关晶体管202可能因此受到影响无法正常导通，亦无法对储存电容Cs以及驱动晶体管204正常地进行供应电压。
因此，根据来自共同电极端Vcom且经常存在的电压导通的第二开关晶体管206可辅助或是替代第一开关晶体管202，来对储存电容Cs以及驱动晶体管204进行供电，以避免上述状况中供电不足的情形。并且，在一般运作的情形中，第二开关晶体管206亦可具有电压预充的功能，使得第一开关晶体管202不需要很大的扫描信号SCAN电压，即可达到对储存电容Cs与驱动晶体管204足额的供电量。
以上所述仅为本实用新型的优选实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则的内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围的内，故本实用新型的保护范围当视权利要求所界定者为准。
Claims (8)
1.一种像素电路，应用于显示面板中，其特征在于，所述像素电路包含：
第一开关晶体管，包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极；
储存电容；
液晶电容，与所述储存电容并联耦接于所述第一漏极以及共同电极端；以及
第二开关晶体管，包含耦接于所述共同电极端的第二栅极、耦接于所述数据线的第二源极以及耦接于所述第一漏极的第二漏极。
2.根据权利要求1所述的像素电路，其特征在于，所述第一开关晶体管以及所述第二开关晶体管分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。
3.根据权利要求1所述的像素电路，其特征在于，所述第一开关晶体管根据所述扫描线的扫描信号导通，以传送所述数据线的数据信号至所述储存电容及所述液晶电容。
4.根据权利要求1所述的像素电路，其特征在于，所述第二开关晶体管根据所述共同电极端的电压导通，以传送所述数据线的数据信号至所述储存电容及所述液晶电容。
5.一种像素电路，应用于显示面板中，其特征在于，所述像素电路包含：
第一开关晶体管，包含耦接于扫描线的第一栅极、耦接于数据线的第一源极以及第一漏极；
驱动晶体管，包含耦接于所述第一漏极的第二栅极、耦接于驱动电压源的第二源极以及第二漏极；
有机发光二极管，耦接于所述第二漏极以及共同电极端；
储存电容，耦接于所述第一漏极以及所述共同电极端；以及
第二开关晶体管，包含耦接于所述共同电极端的第三栅极、耦接于所述数据线的第三源极以及耦接于所述第一漏极的第三漏极。
6.根据权利要求5所述的像素电路，其特征在于，所述第一开关晶体管、所述第二开关晶体管以及所述驱动晶体管分别为非晶硅薄膜晶体管、氧化物薄膜晶体管或低温多晶硅薄膜晶体管。
7.根据权利要求5所述的像素电路，其特征在于，所述第一开关晶体管根据所述扫描线的扫描信号导通，以传送所述数据线的数据信号至所述储存电容以及所述驱动晶体管的所述第二栅极。
8.根据权利要求5所述的像素电路，其特征在于，所述第二开关晶体管根据所述共同电极端的电压导通，以传送所述数据线的数据信号至所述储存电容以及所述驱动晶体管的所述第二栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620656677.5U CN205789046U (zh) | 2016-06-28 | 2016-06-28 | 像素电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620656677.5U CN205789046U (zh) | 2016-06-28 | 2016-06-28 | 像素电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205789046U true CN205789046U (zh) | 2016-12-07 |
Family
ID=58129231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620656677.5U Expired - Fee Related CN205789046U (zh) | 2016-06-28 | 2016-06-28 | 像素电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205789046U (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718196A (zh) * | 2018-07-11 | 2020-01-21 | 咸阳彩虹光电科技有限公司 | 用于像素显示的自举电路及显示面板 |
| CN112740317A (zh) * | 2019-08-23 | 2021-04-30 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
| US11404451B2 (en) | 2019-08-27 | 2022-08-02 | Boe Technology Group Co., Ltd. | Electronic device substrate, manufacturing method thereof, and electronic device |
| US11552148B2 (en) | 2015-10-15 | 2023-01-10 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate, manufacturing method thereof, and display apparatus |
| US11569482B2 (en) | 2019-08-23 | 2023-01-31 | Beijing Boe Technology Development Co., Ltd. | Display panel and manufacturing method thereof, display device |
| US11600234B2 (en) | 2015-10-15 | 2023-03-07 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and driving method thereof |
| US11600681B2 (en) | 2019-08-23 | 2023-03-07 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US11783777B2 (en) | 2019-08-23 | 2023-10-10 | Boe Technology Group Co., Ltd. | Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus |
| US11930664B2 (en) | 2019-08-23 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof |
| US12029065B2 (en) | 2019-08-23 | 2024-07-02 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof and driving substrate |
-
2016
- 2016-06-28 CN CN201620656677.5U patent/CN205789046U/zh not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11552148B2 (en) | 2015-10-15 | 2023-01-10 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate, manufacturing method thereof, and display apparatus |
| US11600234B2 (en) | 2015-10-15 | 2023-03-07 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and driving method thereof |
| CN110718196B (zh) * | 2018-07-11 | 2021-06-08 | 咸阳彩虹光电科技有限公司 | 用于像素显示的自举电路及显示面板 |
| CN110718196A (zh) * | 2018-07-11 | 2020-01-21 | 咸阳彩虹光电科技有限公司 | 用于像素显示的自举电路及显示面板 |
| US12029065B2 (en) | 2019-08-23 | 2024-07-02 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof and driving substrate |
| CN112740317A (zh) * | 2019-08-23 | 2021-04-30 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
| US11569482B2 (en) | 2019-08-23 | 2023-01-31 | Beijing Boe Technology Development Co., Ltd. | Display panel and manufacturing method thereof, display device |
| US11600681B2 (en) | 2019-08-23 | 2023-03-07 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| CN112740317B (zh) * | 2019-08-23 | 2023-08-29 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
| US12120914B2 (en) | 2019-08-23 | 2024-10-15 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| US11783777B2 (en) | 2019-08-23 | 2023-10-10 | Boe Technology Group Co., Ltd. | Pixel circuit and driving method thereof, display substrate and driving method thereof, and display apparatus |
| US11930664B2 (en) | 2019-08-23 | 2024-03-12 | Boe Technology Group Co., Ltd. | Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof |
| US11404451B2 (en) | 2019-08-27 | 2022-08-02 | Boe Technology Group Co., Ltd. | Electronic device substrate, manufacturing method thereof, and electronic device |
| US11749691B2 (en) | 2019-08-27 | 2023-09-05 | Boe Technology Group Co., Ltd. | Electronic device substrate, manufacturing method thereof, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205789046U (zh) | 像素电路 | |
| CN104021756B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
| CN104064140B (zh) | 像素电路及其驱动方法、有机发光显示面板及显示装置 | |
| CN100594536C (zh) | 具有残影消除电路的显示面板以及具有此电路的驱动电路 | |
| JP2023134505A (ja) | 電子デバイス | |
| CN104392700B (zh) | 用于氧化物半导体薄膜晶体管的扫描驱动电路 | |
| CN106098002B (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
| CN104464635A (zh) | 像素结构及其驱动方法 | |
| KR20120117863A (ko) | 휴대 전자 기기 | |
| CN103247261A (zh) | 外部补偿感应电路及其感应方法、显示装置 | |
| CN1996446A (zh) | 像素单元及相关的显示面板、显示器与电子装置 | |
| CN102881247A (zh) | 像素驱动电路、像素驱动电路的驱动方法及显示面板 | |
| CN102110416B (zh) | 电泳显示器及其驱动方法 | |
| CN111243543A (zh) | Goa电路、tft基板、显示装置及电子设备 | |
| CN107731188B (zh) | 扫描驱动电路及显示面板 | |
| CN110376810A (zh) | 显示面板、显示面板亮点修复方法和显示装置 | |
| CN103336397B (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN102162959B (zh) | 液晶显示装置及其驱动方法 | |
| US8558821B2 (en) | Power device capable of improving flicker of a liquid crystal display, liquid crystal display capable of improving flicker, and method capable of improving flicker of a liquid crystal display | |
| CN104094344B (zh) | 液晶显示装置、液晶显示装置的驱动方法 | |
| US20210210040A1 (en) | Latch circuit based on thin-film transistor, pixel circuit and driving method, display apparatus | |
| US10451939B2 (en) | Array substrate, display device having the same, and manufacturing method thereof | |
| CN105096825B (zh) | 显示装置 | |
| CN106297660A (zh) | 一种像素电路及其驱动方法、显示面板和显示装置 | |
| CN103700343B (zh) | Amoled像素驱动电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161207 Termination date: 20200628 |