KR20190039217A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20190039217A
KR20190039217A KR1020197006876A KR20197006876A KR20190039217A KR 20190039217 A KR20190039217 A KR 20190039217A KR 1020197006876 A KR1020197006876 A KR 1020197006876A KR 20197006876 A KR20197006876 A KR 20197006876A KR 20190039217 A KR20190039217 A KR 20190039217A
Authority
KR
South Korea
Prior art keywords
region
semiconductor layer
type
peripheral
electrode
Prior art date
Application number
KR1020197006876A
Other languages
English (en)
Other versions
KR102185158B1 (ko
Inventor
세이고 모리
마사또시 아께따
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20190039217A publication Critical patent/KR20190039217A/ko
Application granted granted Critical
Publication of KR102185158B1 publication Critical patent/KR102185158B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

소전류 영역 및 대전류 영역의 양쪽에 있어서의 양호한 스위칭 특성과, 양호한 역방향 내압을 양립할 수 있는 반도체 장치를 제공한다. 표면, 그 반대측의 이면 및 단부면을 갖는 반도체층과, 상기 반도체층의 표면부에 형성된 MIS 트랜지스터 구조와, 상기 반도체층의 상기 이면측에 서로 인접하여 형성된 제1 도전형부 및 제2 도전형부와, 상기 반도체층의 상기 이면 위에 형성되고, 상기 제1 도전형부와 쇼트키 접합을 형성하고, 상기 제2 도전형부와 오믹 접촉을 형성하는 제1 전극을 포함하는, 반도체 장치를 제공한다.

Description

반도체 장치
본 발명은, 반도체 장치에 관한 것이다.
최근 들어, 소전류 영역 및 대전류 영역의 양쪽에 있어서 양호한 스위칭 특성을 달성하기 위해서, 종형 ｎ채널 MOSFET의 이면측에 선택적으로 p형 콜렉터 영역을 설치함으로써, MOSFET 기능 외에 IGBT 기능도 구비하는, 소위 하이브리드 MOSFET가 제안되어 있다. 이러한 종류의 하이브리드 MOSFET는, 예를 들어 특허문헌 1 및 2에 개시되어 있다.
일본 특허공개 제2013-110373호 공보 국제 공개 제2015/159953호
특허문헌 1 및 2에서는, MOSFET 및 IGBT의 하이브리드 기능의 덕택에, 소전류 영역 및 대전류 영역의 양쪽에 있어서 양호한 스위칭 특성을 달성할 수 있다.
한편, 이면 전극이, 기판의 이면측에 형성된 n+형 드레인 영역 및 p+형 콜렉터 영역의 양쪽에 오믹 접촉하고 있기 때문에, 트랜지스터 구조에 역방향 전압이 인가되었을 때 전류가 흐르는 구조로 되어 있으며, 역내압을 갖지 않는다.
본 발명의 목적은, 소전류 영역 및 대전류 영역의 양쪽에 있어서의 양호한 스위칭 특성과, 양호한 역방향 내압을 양립할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 일 실시 형태에 따른 반도체 장치는, 표면, 그 반대측의 이면 및 단부면을 갖는 반도체층과, 상기 반도체층의 표면부에 형성된 MIS 트랜지스터 구조와, 상기 반도체층의 상기 이면측에 서로 인접하여 형성된 제1 도전형부 및 제2 도전형부와, 상기 반도체층의 상기 이면 위에 형성되며, 상기 제1 도전형부와 쇼트키 접합을 형성하고, 상기 제2 도전형부와 오믹 접촉을 형성하는 제1 전극을 포함한다.
이 구성에 의하면, 반도체 장치는, MIS 트랜지스터 구조에 대해서, 제1 도전형부 및 제2 도전형부가, 각각 MISFET(Metal Insulator Semiconductor Field Effect Transistor)의 드레인 영역 및 IGBT(Insulated Gate Bipolar Semiconductor)의 콜렉터 영역을 구성하고 있다. 즉, 공통의 MIS 트랜지스터 구조에 대해서 서로 다른 도전형의 전극 접촉부를 이면측에 설치함으로써, 반도체 장치는, MISFET 및 IGBT가 동일한 반도체층에 집적화된 Hybrid-MIS(Hybrid-Metal Insulator Semiconductor) 구조를 갖고 있다.
MISFET는, 주로 저내압 영역(예를 들어, 5㎸ 이하)에서 사용하는 소자로서 유효하다. MISFET가 온 상태로 되면, 드레인 전류는, 드레인 전압이 0V일 때부터 상승되고, 그 후 드레인 전압의 증가에 따라서 리니어로 증가한다. 따라서, MISFET에서는, 양호한 소전류 영역의 특성을 나타낼 수 있다. 한편, 드레인 전류는, 드레인 전압의 증가에 대해서 리니어로 증가하므로, 대전류 영역에서 MISFET를 사용하는 경우에는, 인가되는 드레인 전압의 증가에 따라서, 반도체층의 면적을 확대해야만 한다.
한편, IGBT는, 주로 고내압 영역(예를 들어, 10㎸ 이상)에서 사용하는 소자로서 유효하다. IGBT의 경우, 바이폴라 트랜지스터의 전도도 변조 특성을 갖기 때문에, 고내압에서 대전류 제어가 가능하다. 따라서, IGBT에서는, 반도체층의 면적을 확대하지 않고, 양호한 대전류 영역의 특성을 나타낼 수 있다.
이러한 점들에서, MISFET와 IGBT를 동일한 반도체층에 집적화함으로써, 저내압 영역으로부터 고내압 영역에 걸쳐 넓은 동작 범위를 실현할 수 있다. 즉, 고내압 소자로서 사용할 수 있으면서도, 소전류 영역에 있어서, MISFET(유니폴라) 동작을 실현하고, 대전류 영역에 있어서 IGBT(바이폴라) 동작을 실현할 수 있는 반도체 장치를 제공할 수 있다. 그 결과, 소전류 영역 및 대전류 영역의 양쪽에 있어서 양호한 스위칭 특성을 달성할 수 있다.
또한, 본 발명의 일 실시 형태에 따른 반도체 장치에서는, 예를 들어 MISFET 구조에 역방향 전압이 인가되었을 때, MIS 트랜지스터 구조 내의 pn 접합에 의한 바디 다이오드(기생 다이오드)를 통해 반도체층의 내부를 두께 방향으로 전류가 흐른다. 그러나, 본 발명의 구조이면, 당해 전류를, 제1 도전형부와 제1 전극의 사이에 형성된 쇼트키 장벽에 의해 저지할 수 있다. 그 결과, 양호한 역방향 내압을 확보할 수 있다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층은, 제1 도전형의 반도체층을 포함하고, 상기 제1 도전형부는, 상기 제1 도전형의 반도체층 의 이면부를 포함하며, 상기 제2 도전형부는, 상기 제1 도전형의 반도체층의 상기 이면부에 선택적으로 형성된 제2 도전형의 불순물 영역을 포함하고 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층은, 제1 도전형의 제1 반도체층과, 상기 제1 반도체층의 이면측에 형성된 제2 도전형의 제2 반도체층을 포함하고, 상기 제2 도전형층에는, 상기 제1 도전형층에 도달하는 저부를 갖는 트렌치가 선택적으로 형성되어 있으며, 상기 제1 도전형부는, 상기 트렌치의 저부에 노출되는 상기 제1 도전형층의 이면부를 포함하고, 상기 제2 도전형부는, 상기 제2 도전형층에 의해 구성되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 MIS 트랜지스터 구조는, 제2 도전형의 바디 영역과, 상기 바디 영역의 표면부에 형성된 제1 도전형의 소스 영역과, 상기 바디 영역 및 상기 소스 영역의 적어도 일부에 접하도록 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 바디 영역에 대향하는 게이트 전극과, 상기 게이트 전극의 상방 및 측방을 덮도록 형성된 층간 절연막과, 상기 소스 영역에 접속되고 상기 층간 절연막의 상방에 형성된 소스 전극을 포함하며, 상기 반도체층에 있어서 상기 바디 영역에 대해서 상기 반도체층의 상기 이면측에 배치된 제1 도전형의 드리프트 영역은, 상기 제1 전극과 접속되는 영역이 드레인 영역으로 되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역에 있어서 상기 제1 도전형부의 이면측에 선택적으로 형성되고, 상기 드리프트 영역보다도 높은 저항을 갖는 고저항 영역 또는 제2 도전형의 불순물 영역으로 이루어지는 전계 완화 영역을 포함하고 있어도 된다.
이 구성에 의하면, 드리프트 영역과 제1 전극(드레인 전극) 사이의 쇼트키 계면의 전계를 완화할 수 있다. 이에 의해, 제1 전극으로서 비교적 일함수가 작은 금속을 사용하여도 역방향 누설 전류를 저감할 수 있으므로, 당해 금속을 사용함으로써, 낮은 온저항을 확보할 수 있다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층이 SiC인 경우, 상기 전계 완화 영역은, 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖는 고저항 영역을 포함하고 있어도 되고, 1×1016㎝-3 내지 1×1019㎝-3의 불순물 농도를 갖는 제2 도전형의 불순물 영역을 포함하고 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 제1 도전형부는, 상기 반도체층의 이면측에 대략 균일한 평탄부를 갖고 있으며, 상기 전계 완화 영역은, 상기 평탄부에 형성되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 제1 도전형부는, 상기 반도체층의 이면측에 선택적으로 트렌치를 갖고 있으며, 상기 전계 완화 영역은, 상기 트렌치의 내면을 따라 형성되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층은, 상기 반도체층의 상기 표면측 및 상기 이면측의 적어도 한쪽에 형성되고, 상기 드리프트 영역보다도 높은 불순물 농도를 갖는 제1 도전형의 필드 스톱 영역을 더 포함하고 있어도 된다. 이 경우, 상기 필드 스톱 영역은, 상기 반도체층의 상기 표면 또는 상기 이면으로부터 이격된 깊이 위치에 배치되어 있어도 되고, 상기 반도체층의 상기 표면 또는 상기 이면에 도달하도록 형성되어 있어도 된다.
이 구성에 의하면, 소스-드레인 간에 전압이 인가되었을 때, 저전압측으로부터 연장되는 공핍층이 고전압측의 도전 패턴(예를 들어, MIS 트랜지스터 구조)에까지 도달되는 것을 방지할 수 있다. 이에 의해, 펀치스루 현상에 의한 누설 전류를 방지할 수 있다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 제1 도전형부는, 1×1014㎝-3 내지 1×1017㎝-3의 불순물 농도를 갖고, 상기 제1 전극은 Ti, Ni, Mo 또는 Au로 이루어져 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역의 주위 영역에 형성된 표면 종단부 구조를 더 포함하고 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 제1 전극은, 상기 반도체층의 상기 단부면보다도 내측으로 이격된 위치에 주연을 갖고 있으며, 상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역의 주위 영역에 있어서 상기 반도체층의 상기 이면측에 형성되고, 상기 제1 전극의 주연부에 겹치도록 배치된 이면 종단부 구조를 더 포함하고 있어도 된다.
이 구성에 의하면, 제1 전극의 주연부에 겹치도록 이면 종단부 구조가 형성되어 있기 때문에, 역방향 전압 인가 시에, 공핍층이 반도체층의 단부면(칩 단부면)에까지 도달되는 것을 방지할 수 있다. 이에 의해, 다이싱에 의해 반도체층의 단부면에 결함 영역이 존재하고 있어도, 당해 결함 영역에 있어서 전자·정공 쌍의 생성에 의한 누설 전류가 흐르는 것을 방지할 수도 있다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 이면 종단부 구조는, 상기 제1 전극의 상기 주연보다도 내측의 내측 주연과, 상기 제1 전극의 상기 주연보다도 외측이며 상기 반도체층의 상기 단부면보다도 내측으로 이격된 위치의 외측 주연을 갖고 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 이면 종단부 구조는, 상기 제1 전극의 상기 주연부에 겹치는 부분을 적어도 하나 포함하는 복수의 부분으로 이루어져 있어도 되고, 상기 반도체층의 상기 단부면에 도달하도록 형성되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역의 주위 영역에 있어서 상기 반도체층의 상기 표면부터 상기 이면까지 도달하도록 형성되고, 상기 반도체층보다도 높은 저항을 갖는 고저항 영역 또는 제2 도전형의 불순물 영역으로 이루어지는 주위 전계 완화 영역을 더 포함하고 있어도 된다.
이 구성에 의하면, MIS 트랜지스터 구조의 주위에 주위 전계 완화 영역이 형성되어 있기 때문에, 역방향 전압 인가 시에 공핍층이 반도체층의 단부면(칩 단부면)을 향해서 넓어져도, 당해 공핍층을 주위 전계 완화 영역에서 멈출 수 있어, 공핍층이 단부면에까지 도달되는 것을 방지할 수 있다. 그 결과, 반도체층의 단부면 부근에서의 전계 강도를 완화할 수 있다. 따라서, 다이싱에 의해 반도체층의 단부면에 결함 영역이 존재하고 있어도, 당해 결함 영역에 있어서 전자·정공 쌍의 생성에 의한 누설 전류가 흐르는 것을 방지할 수도 있다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층이 SiC인 경우, 상기 주위 전계 완화 영역은, 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖는 고저항 영역을 포함하고 있어도 되며, 1×1018㎝-3 내지 1×1022㎝-3의 불순물 농도를 갖는 제2 도전형의 불순물 영역을 포함하고 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 주위 전계 완화 영역은, 상기 반도체층의 상기 단부면으로부터 내측으로 간격을 두고서, 상기 활성 영역을 둘러싸도록 형성되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 반도체층은, 상기 주위 전계 완화 영역과 상기 반도체층의 상기 단부면의 사이에 제1 도전형의 주위 불순물 영역을 포함하고, 상기 제1 전극은, 상기 반도체층의 상기 이면에 있어서 상기 주위 불순물 영역에 접하고 있으며, 상기 반도체 장치는, 상기 반도체층의 상기 표면에 있어서 상기 주위 불순물 영역에 접하고 있으며, 상기 제1 전극에 전기적으로 접속된 보조 전극을 포함하고 있어도 된다.
이 구성에 의하면, 주위 불순물 영역의 전위가, 반도체층의 표면부터 이면에 이르기까지 동전위로 고정된다. 이에 의해, 주위 불순물 영역에 전계가 걸리기 어렵게 할 수 있으므로, 반도체층의 단부면 부근에서의 전계 강도를 한층 완화시킬 수 있다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 보조 전극은, 상기 주위 전계 완화 영역과 상기 주위 불순물 영역의 경계부를 걸치도록 형성되고, 상기 주위 전계 완화 영역 및 상기 주위 불순물 영역의 양쪽에 접하고 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 주위 전계 완화 영역은, 상기 반도체층의 상기 단부면에 이르도록 형성되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 상기 제2 도전형부는, 상기 MIS 트랜지스터 구조의 1개의 셀 폭 이상의 최소폭 Wmin을 갖고 있어도 되고, 상기 반도체층의 두께의 2배 이상의 최소폭 Wmin을 갖고 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 장치에서는, 복수의 상기 제2 도전형부가, 평면에서 볼 때 스트라이프 형상으로 배열되어 있어도 되며, 평면에서 볼 때 각각이 다각 형상 또는 원 형상으로 형성되고, 이산적으로 배열되어 있어도 된다.
본 발명의 일 실시 형태에 따른 반도체 패키지는, 상기 반도체 장치와, 상기 반도체 장치를 탑재하는 리드 프레임과, 상기 반도체 장치와 상기 리드 프레임의 적어도 일부를 밀봉하는 밀봉 수지를 갖는다.
본 발명의 일 실시 형태에 따른 전원 변환 장치는, 상기 반도체 장치를 쌍방향 스위치 소자로서 사용하고 있으며, 예를 들어 상기 쌍방향 스위치 소자를 다상 입력으로부터 다상 출력으로의 매트릭스 컨버터 회로의 스위치 회로로서 사용하고 있다.
도 1은, 본 발명의 일 실시 형태에 따른 반도체 장치의 모식적인 평면도이다.
도 2는, 본 발명의 일 실시 형태에 따른 반도체 장치의 모식적인 저면도이다.
도 3은, 도 1의 Ⅲ-Ⅲ선을 따라 상기 반도체 장치를 절단했을 때 나타나는 단면도이다.
도 4는, 도 1의 Ⅳ-Ⅳ선을 따라 상기 반도체 장치를 절단했을 때 나타나는 단면도이다.
도 5a 내지 도 5c는, p+형 영역의 배열 패턴을 나타내는 도면이다.
도 6a 내지 도 6c는, 본 발명의 일 실시 형태에 따른 반도체 장치 및 비교예 에 따른 반도체 장치의 Ⅰ-Ⅴ 곡선을 나타내는 도면이다.
도 7a는, 도 1 내지 도 4의 반도체 장치의 제조 공정의 일부를 나타내는 도면이다.
도 7b는, 도 7a의 다음 공정을 나타내는 도면이다.
도 7c는, 도 7b의 다음 공정을 나타내는 도면이다.
도 7d는, 도 7c의 다음 공정을 나타내는 도면이다.
도 7e는, 도 7d의 다음 공정을 나타내는 도면이다.
도 8a는, 도 1 내지 도 4의 반도체 장치의 제조 공정의 다른 형태를 나타내는 도면이다.
도 8b는, 도 8a의 다음 공정을 나타내는 도면이다.
도 8c는, 도 8b의 다음 공정을 나타내는 도면이다.
도 8d는, 도 8c의 다음 공정을 나타내는 도면이다.
도 8e는, 도 8d의 다음 공정을 나타내는 도면이다.
도 8f는, 도 8e의 다음 공정을 나타내는 도면이다.
도 9는, 상기 반도체 장치의 쇼트키 계면에 형성된 전계 완화 영역을 설명하기 위한 도면이다.
도 10은, 상기 전계 완화 영역의 확대도이다.
도 11은, 상기 전계 완화 영역의 확대도이다.
도 12는, n형 필드 스톱 영역을 구비하는 반도체 장치의 모식적인 단면도이다.
도 13은, n형 필드 스톱 영역을 구비하는 반도체 장치의 모식적인 단면도이다.
도 14는, 상기 반도체 장치의 다른 형태를 나타내는 단면도이다.
도 15a는, 도 14의 반도체 장치의 제조 공정의 일부를 나타내는 도면이다.
도 15b는, 도 15a의 다음 공정을 나타내는 도면이다.
도 15c는, 도 15b의 다음 공정을 나타내는 도면이다.
도 15d는, 도 15c의 다음 공정을 나타내는 도면이다.
도 16은, 도 14의 반도체 장치의 쇼트키 계면에 형성된 전계 완화 영역을 설명하기 위한 도면이다.
도 17은, n형 필드 스톱 영역을 구비하는 반도체 장치의 모식적인 단면도이다.
도 18은, n형 필드 스톱 영역을 구비하는 반도체 장치의 모식적인 단면도이다.
도 19는, 도 4의 이면 종단부 구조의 다른 형태를 나타내는 도면이다.
도 20은, 도 4의 이면 종단부 구조의 다른 형태를 나타내는 도면이다.
도 21은, 주위 전계 완화 영역을 구비하는 반도체 장치의 모식적인 단면도이다.
도 22는, 주위 전계 완화 영역을 구비하는 반도체 장치의 모식적인 단면도이다.
도 23은, 주위 전계 완화 영역을 구비하는 반도체 장치의 모식적인 단면도이다.
도 24는, 본 발명의 일 실시 형태에 따른 반도체 패키지의 모식적인 사시도이다.
도 25는, 본 발명의 일 실시 형태에 따른 반도체 장치가 쌍방향 스위치로서 내장된 매트릭스 컨버터 회로도이다.
도 26은, 상기 반도체 장치의 다른 형태를 나타내는 단면도이다.
이하에서는, 본 발명의 실시 형태를, 첨부 도면을 참조하여 상세히 설명한다.
도 1 및 도 2는, 각각, 본 발명의 일 실시 형태에 따른 반도체 장치(1)의 평면도 및 저면도이다.
반도체 장치(1)는, 그 표면(2)측에 소스 전극(4) 및 게이트 패드(5)를 갖고, 이면(3)측에 본 발명의 제1 전극의 일례로서의 드레인 전극(6)을 갖고 있다.
소스 전극(4)은, 표면(2)의 거의 전역에 있어서 대략 사각 형상으로 형성되고, 반도체 장치(1)의 단부면(7)보다도 내측으로 이격된 위치에 주연(9)을 갖고 있다. 주연(9)에는 후술하는 기재에서도 설명하지만, 가드 링 등의 표면 종단부 구조가 설치되어 있다. 이에 의해, 반도체 장치(1)의 표면(2)에는, 소스 전극(4)의 주위에 반도체 영역(8)이 노출되어 있다. 이 실시 형태에서는, 소스 전극(4)을 둘러싸는 반도체 영역(8)이 노출되어 있다. 게이트 패드(5)는, 소스 전극(4)의 하나의 코너부에 있어서, 소스 전극(4)으로부터 간격을 두고 설치되고, 후술하는 각 MIS 트랜지스터 구조(22)의 게이트 전극(26)에 접속되어 있다.
드레인 전극(6)은, 후술하는 기재에서도 설명하지만, 이면(3)의 거의 전역에 있어서 대략 사각 형상으로 형성되고, 반도체 장치(1)의 단부면(7)보다도 내측으로 이격된 위치에 주연(10)을 갖고 있다. 이에 의해, 반도체 장치(1)의 이면(3)에는, 드레인 전극(6)의 주위에 반도체 영역(45)이 노출되어 있다. 이 실시 형태에서는, 드레인 전극(6)을 둘러싸는 반도체 영역(45)이 노출되어 있다.
도 3 및 도 4는, 각각, 도 1의 Ⅲ-Ⅲ선 및 Ⅳ-Ⅳ선을 따라 반도체 장치(1)를 절단했을 때 나타나는 단면도이다. 도 5a 내지 도 5c는, p+형 영역(18)의 배열 패턴을 나타내는 이면측에서 본 도면이다.
반도체 장치(1)는, n-형 SiC로 이루어지는 반도체층(11)을 포함한다. 반도체층(11)은, SiC의 Si면인 표면(2) 및 그 반대측에서 SiC의 C면인 이면(3)과, 표면(2)에 교차하는 방향으로 연장되는(도 3 및 도 4에서는 수직 방향으로 연장되는) 단부면(7)을 갖고 있다. 표면(2)이 SiC의 Si면 이외여도 되며, 이면(3)이 SiC의 C면 이외여도 된다.
반도체층(11)은, 예를 들어 10㎛ 내지 250㎛의 두께를 갖고 있다. 또한, 반도체층(11)은, 전체적으로 대략 균일한 n형 불순물 농도를 갖고 있으며, 예를 들어 1×1014㎝-3 내지 1×1017㎝-3의 불순물 농도를 갖고 있다. 여기서, 대략 균일한 불순물 농도를 갖고 있다고 함은, 반도체층(11)이, 그 이면부(예를 들어, 이면(3)으로부터 두께 방향으로 일정한 거리까지의 영역)에 비교적 높은 불순물 농도의 n형 부분(예를 들어, n+형 부분)을 갖고 있지 않음을 의미한다.
반도체층(11)의 이면부에는, 본 발명의 제2 도전형부의 일례로서의 p+형 영역(18)이 선택적으로 형성되어 있다. 한편, 반도체층(11)의 이면부에 있어서, p+형 영역(18) 이외의 영역은, 본 발명의 제1 도전형부의 일례로서의 n-형 영역(14)으로서 이면(3)으로부터 노출되어 있다.
p+형 영역(18)은, 도 3 및 도 4에 도시한 바와 같이, 반도체층(11)의 거의 전체에 걸쳐(즉, 후술하는 활성 영역(21) 및 외주 영역(20)의 양쪽에) 형성되어 있다.
p+형 영역(18)은, 다양한 패턴으로 형성할 수 있다. 예를 들어, 복수의 p+형 영역(18)은, 도 5a에 있어서 해칭으로 나타낸 바와 같이, 평면에서 볼 때(저면 에서 볼 때) 스트라이프 형상으로 배열되어 있어도 된다. 또한, 복수의 p+형 영역(18)은, 도 5b에 있어서 해칭으로 나타낸 바와 같이, 평면에서 볼 때 각각이 다각 형상(도 5b에서는, 정육각형 형상)으로 형성되고, 이산적으로 배열되어 있어도 된다. 도 5b에서는, 복수의 p+형 영역(18)이 지그재그 형상으로 배열되어 있지만, 행렬 형상이어도 된다. 또한, 복수의 p+형 영역(18)은, 도 5c에 있어서 해칭으로 나타낸 바와 같이, 평면에서 볼 때 각각이 원 형상(도 5c에서는, 정원 형상)으로 형성되고, 이산적으로 배열되어 있어도 된다. 물론, 도 5c의 배열 패턴도 도 5b의 경우와 마찬가지로 행렬 형상이어도 된다. 또한, 도 5a 내지 도 5c에서는, 복수의 p+형 영역(18)이 서로 동일한 형상으로 통일되어 있지만, 서로 형상이 상이하며, 또한, 크기가 상이해도 된다.
반도체 장치(1)는, 그 주연부(단부면(7) 부근의 부분)에 설정된 외주 영역(20)과, 당해 외주 영역(20)으로 둘러싸인 활성 영역(21)을 포함한다.
활성 영역(21)에 있어서 반도체층(11)의 표면부에는, MIS 트랜지스터 구조(22)가 복수 형성되어 있다. MIS 트랜지스터 구조(22)는, p형 바디 영역(23)과, n+형 소스 영역(24)과, 게이트 절연막(25)과, 게이트 전극(26)과, p+형 바디 콘택트 영역(27)을 포함한다.
보다 구체적으로는, 복수의 p형 바디 영역(23)이 반도체층(11)의 표면부에 형성되어 있다. 각 p형 바디 영역(23)은, 활성 영역(21)에 있어서 전류가 흐르는 최소 단위(단위 셀)를 형성하고 있다. n+형 소스 영역(24)은, 각 p형 바디 영역(23)의 내측 영역에, 반도체층(11)의 표면(2)에 노출되도록 형성되어 있다. p형 바디 영역(23)에 있어서, n+형 소스 영역(24)의 외측 영역(n+형 소스 영역(24)을 둘러싸는 영역)은 채널 영역(28)을 정의하고 있다. 게이트 전극(26)은, 인접하는 단위 셀에 걸쳐 있으며, 게이트 절연막(25)을 통해 채널 영역(28)에 대향하고 있다. p+형 바디 콘택트 영역(27)은, n+형 소스 영역(24)을 관통해서 p형 바디 영역(23)과 전기적으로 접속되어 있다.
MIS 트랜지스터 구조(22)의 각 부에 대하여 설명을 추가한다. p형 바디 영역(23)의 불순물 농도는, 예를 들어 1×1016㎝-3 내지 1×1019㎝-3이며, n+형 소스 영역(24)의 불순물 농도는, 예를 들어 1×1019㎝-3 내지 1×1021㎝-3이며, p+형 바디 콘택트 영역(27)의 불순물 농도는, 예를 들어 1×1019㎝-3 내지 1×1021㎝- 3이다. 게이트 절연막(25)은, 예를 들어 산화실리콘(SiO2)으로 이루어지고, 그 두께는 20㎚ 내지 100㎚이다. 게이트 전극(26)은, 예를 들어 폴리실리콘으로 이루어진다.
또한, 도 3에 있어서, 인접하는 MIS 트랜지스터 구조(22)의 게이트 전극(26) 사이의 거리를 1개의 MIS 트랜지스터 구조(22)의 셀 폭 Wc로 했을 때, 도 5a 내지 도 5c의 각 p+형 영역(18)의 폭 Wp는, 당해 셀 폭 Wc 이상인 것이 바람직하다. 또는, 도 3에 도시한 바와 같이, 반도체층(11)의 두께를 Td로 했을 때, 각 p+형 영역(18)의 폭 Wp는, 당해 두께 Td의 2배 이상이어도 된다. 이에 의해, 각 p+형 영역(18)으로부터의 정공 주입이 효율적으로 행해지기 때문에, 낮은 드레인 전압으로 IGBT 모드로 이행시킬 수 있다. 또한, 폭 Wp는, 도 5a 내지 도 5c에 도시한 바와 같이, 각 p+형 영역(18)에 있어서 가장 좁은 부분에서 측정하면 된다.
반도체층(11)에 있어서 MIS 트랜지스터 구조(22)에 대해서 이면(3)측의 n-형의 영역은, n-형 드리프트 영역(29)으로 되어 있으며, 그의 일부가 전술한 n-형 영역(14)으로서 이면(3)에 노출되어 있다.
반도체층(11)의 표면측에는, 활성 영역(21) 및 외주 영역(20)의 양쪽에 걸치는 층간 절연막(30)이 형성되어 있다. 층간 절연막(30)은, 예를 들어 산화실리콘(SiO2)으로 이루어지고, 그 두께는 0.5㎛ 내지 3.0㎛이다. 층간 절연막(30)에는, 각 단위 셀의 n+형 소스 영역(24) 및 p+형 바디 콘택트 영역(27)을 노출시키는 콘택트 홀(31)이 형성되어 있다.
층간 절연막(30) 위에는, 소스 전극(4)이 형성되어 있다. 소스 전극(4)은, 각 콘택트 홀(31)에 들어가고, n+형 소스 영역(24) 및 p+형 바디 콘택트 영역(27)에 오믹 접촉하고 있다. 소스 전극(4)은, 활성 영역(21)으로부터 외주 영역(20)으로 연장되고, 외주 영역(20)에 있어서 층간 절연막(30) 위에 형성된 오버랩부(32)를 갖고 있다.
도 4에 도시한 바와 같이, 외주 영역(20)에 있어서 반도체층(11)의 표면부에는, 표면 종단부 구조(33)가 형성되어 있다. 표면 종단부 구조(33)는, 소스 전극(4)의 주연부(반도체층(11)과의 접합부의 주연부)에 겹치는 부분을 적어도 하나 포함하는 복수의 부분으로 이루어져 있어도 된다. 도 4에서는, 가장 내측의 리서프층(34)(RESURF: Reduced Surface Field)과, 리서프층(34)을 둘러싸는 복수의 가드링층(35)을 포함한다. 리서프층(34)은, 층간 절연막(30)의 개구(36)의 내외에 걸쳐서 형성되고, 개구(36) 내부에서 소스 전극(4)의 주연부에 접촉하고 있다. 복수의 가드링층(35)은, 서로 간격을 두고 형성되어 있다. 도 4에 도시한 리서프층(34) 및 가드링층(35)은, p형의 불순물 영역에 의해 형성되어 있지만, 고저항 영역으로 이루어져 있어도 된다. 고저항 영역의 경우, 리서프층(34) 및 가드링층(35)은 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖고 있어도 된다.
반도체층(11)의 이면(3)에는, 드레인 전극(6)이 형성되어 있다. 드레인 전극(6)은, 복수의 단위 셀의 공통의 전극이다. 드레인 전극(6)은, 반도체층(11)의 이면(3)에 있어서, n-형 영역(14)(n-형 드리프트 영역(29))과 쇼트키 접합을 형성하고, p+형 영역(18)과 오믹 접촉을 형성하고 있다. 드레인 전극(6)은, n-형 영역(14)과 쇼트키 접합을 형성할 수 있고, p+형 영역(18)과 오믹 접촉을 형성할 수 있는 금속(예를 들어, Ti, Ni, Mo, Au 등)으로 이루어진다.
또한, 드레인 전극(6)은, 반도체층(11)의 단부면(7)보다도 내측으로 이격된 위치에 주연(10)을 갖도록 형성되어 있다. 이에 의해, 반도체층(11)의 이면(3)에는, 드레인 전극(6)의 주위에 반도체 영역(45)이 노출되어 있다. 이 실시 형태에서는, 드레인 전극(6)을 둘러싸는 반도체 영역(45)이 노출되어 있다. 드레인 전극(6)의 주연부는, 반도체층(11)을 사이에 두고 소스 전극(4)의 주연부에 대향하고 있다. 보다 구체적으로는, 드레인 전극(6)은, 활성 영역(21)으로부터 외주 영역(20)으로 연장되고, 외주 영역(20)에 있어서 표면 종단부 구조(33)(본 실시 형태에서는 리서프층(34))의 바로 아래에 배치된 주연부를 갖고 있다. 또한, 드레인 전극(6)은, 도 4에 도시한 바와 같이, 소스 전극(4)과 동일한 크기로 형성되어 있어도 된다.
외주 영역(20)에 있어서 반도체층(11)의 이면부에는, 이면 종단부 구조(12)가 형성되어 있다. 이면 종단부 구조(12)는, 드레인 전극(6)의 주연(10)보다도 내측의 내측 주연(15)과, 드레인 전극(6)의 주연(10)보다도 외측이며 반도체층(11)의 단부면(7)보다도 내측으로 이격된 위치의 외측 주연(16)을 갖고 있다. 이 실시 형태에서는, 이면 종단부 구조(12)의 형성 범위는, 표면 종단부 구조(33)와 거의 동일하다. 따라서, 이면 종단부 구조(12)의 외측 주연(16)은, 평면에서 볼 때, 가장 외측의 가드링층(35)의 외측 주연(17)과 일치하고 있어도 된다.
이면 종단부 구조(12)는, n-형 드리프트 영역(29)보다도 높은 저항을 갖는 고저항 영역이어도 되고, p형의 불순물 영역이어도 된다. 고저항 영역의 경우, 이면 종단부 구조(12)는, 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖고 있어도 된다. 한편, p형의 불순물 영역의 경우, 이면 종단부 구조(12)는, 1×1016㎝-3 내지 1×1019㎝-3의 불순물 농도를 갖고 있어도 된다.
이 반도체 장치(1)에서는, 반도체층(11)의 이면(3)측에 n-형 영역(14)(n-형 드리프트 영역(29)) 및 p+형 영역(18)이 노출되고, 이 양쪽에 공통의 전극인 드레인 전극(6)이 접하고 있다. 따라서, MIS 트랜지스터 구조(22)에 대해서, n-형 드리프트 영역(29) 및 p+형 영역(18)이, 각각, MISFET(Metal Insulator Semiconductor Field Effect Transistor)의 드레인 영역 및 IGBT(Insulated Gate Bipolar Semiconductor)의 콜렉터 영역을 구성하고 있다. 즉, 공통의 MIS 트랜지스터 구조(22)에 대해서 서로 다른 도전형의 전극 접촉부를 이면측에 설치함으로써, 반도체 장치(1)는, MISFET 및 IGBT가 동일한 반도체층에 집적화된 Hybrid-MIS(Hybrid-Metal Insulator Semiconductor) 구조를 갖고 있다.
MISFET는, 주로 저내압 영역(예를 들어, 5㎸ 이하)에서 사용하는 소자로서 유효하다. 따라서, 반도체 장치(1)에서는, 소스-드레인 간에 전압이 인가되고, 게이트 전극(26)에 임계값 전압 이상의 전압이 인가되면, 우선, MISFET가 온 상태로 되고, 반도체층(11)의 n-형 영역(14)을 통해 소스 전극(4)과 드레인 전극(6)의 사이가 도통한다(MISFET 모드). 예를 들어, 드레인 전류 Id는, 도 6a에 도시한 바와 같이, 소스-드레인 전압 Vd가 0V일 때부터 상승하고, 그 후 핀치 오프가 일어날 때까지 드레인 전압 Vd의 증가에 따라서 리니어로 증가한다. 따라서, MISFET에서는, 양호한 소전류 영역의 특성을 나타낼 수 있다. 한편, 드레인 전압 Vd는, 드레인 전류 Id의 증가에 대해서 증가하므로, 대전류 영역에서 MISFET를 사용하면, 드레인 전압 Vd와 드레인 전류 Id의 곱으로 정해지는 MISFET의 통전 손실이 증대된다. 또한, 반도체층의 면적을 확대함으로써, 대전류를 흘리기 위해서 필요한 드레인 전압 Vd를 저감할 수 있어, 결과적으로 MISFET의 통전 손실을 저감할 수 있지만, 제조 비용이 대폭 증대되어버린다.
한편, IGBT는, 주로 고내압 영역(예를 들어, 10㎸ 이상)에서 사용하는 소자로서 유효하다. 이 반도체 장치(1)에서는, MISFET 모드에서 소스-드레인 간이 도통한 후, 소스-드레인 간의 전압이, 도 6a에 도시한 바와 같이, p형 바디 영역(23)과 n-형 드리프트 영역(29)의 pn 접합에 의해 구성되는 기생 다이오드(pn 다이오드)의 상승 전압 Vpn 이상으로 되면, 대전류 영역으로 이행한다. 대전류 영역에서는, n-형 드리프트 영역(29)에 전자가 유입된다. 이 전자가, p형 바디 영역(23), n-형 드리프트 영역(29) 및 p+형 영역(18)(콜렉터 영역)으로 이루어지는 pnp 트랜지스터의 베이스 전류로서 작용하고, pnp 트랜지스터가 도통한다. n+형 소스 영역(24)(이미터 영역)으로부터 전자가 공급되고, p+형 영역(18)으로부터 정공이 주입되므로, n-형 드리프트 영역(29)에는 과잉의 전자와 정공이 축적된다. 이에 의해, n-형 드리프트 영역(29)에서 전도도 변조가 발생하고, n-형 드리프트 영역(29)이 고전도도 상태로 이행하여, IGBT가 온 상태로 된다. 즉, 반도체층(11)의 p+형 영역(18)을 통해 소스 전극(4)과 드레인 전극(6)의 사이가 도통한다(IGBT 모드). 이와 같이, IGBT의 경우, 바이폴라 트랜지스터의 전도도 변조 특성을 갖기 때문에, 고내압에서 대전류 제어가 가능하다. 따라서, IGBT에서는, 반도체층의 면적을 MISFET에 비하여 확대하지 않고, 양호한 대전류 영역의 특성을 나타낼 수 있다.
이러한 점들에서, MISFET와 IGBT를 동일한 반도체층에 집적화함으로써, 저내압 영역으로부터 고내압 영역에 걸쳐 넓은 동작 범위를 실현할 수 있다. 즉, 고내압 소자로서 사용할 수 있으면서도, 소전류 영역에 있어서, MISFET(유니폴라) 동작을 실현하고, 대전류 영역에 있어서 IGBT(바이폴라) 동작을 실현할 수 있는 반도체 장치를 제공할 수 있다. 그 결과, 반도체 장치(1)는, 소전류 영역 및 대전류 영역의 양쪽에 있어서 양호한 스위칭 특성을 달성할 수 있다.
또한, 반도체 장치(1)에서는, 소스-드레인 간에 역방향 전압(도 6a에 있어서 Vd<0의 영역)이 인가되었을 때, MIS 트랜지스터 구조(22) 내의 pn 접합에 의한 바디 다이오드(기생 다이오드)를 통해 반도체층(11)의 내부를 두께 방향으로 전류가 흐른다. 그러나, 본 실시 형태의 구조이면, 도 6a에 도시한 바와 같이, n-형 영역(14)과 드레인 전극(6)의 사이에 형성된 쇼트키 장벽에 의해, 드레인 전류 Id가 흐르는 것을 저지할 수 있다. 그 결과, 양호한 역방향 내압을 확보할 수 있다.
한편, 반도체 장치(1)에 있어서, p+ 영역(18) 및 n-형 영역(14)과 드레인 전극(6)의 쇼트키 접합 중 어느 하나라도 빠져 있으면, 양호한 스위칭 특성 및 양호한 역방향 내압 중 어느 하나를 달성하는 것이 어려워진다. 예를 들어, 후자의 쇼트키 접합이 빠져 있고, 드레인 전극(6)이 n+형 영역(도시생략) 등을 통해 n-형 드리프트 영역(29)에 오믹 접촉하고 있으면, 도 6b에 도시한 바와 같이, 역도통한다. 또한, 전자의 p+형 영역(18)이 빠져 있고, 드레인 전극(6)이 반도체층(11)의 이면(3) 전체에 걸쳐 n-형 드리프트 영역(29)에 쇼트키 접합하고 있으면, 대전류 영역에 있어서의 전도도 변조를 행할 수 없어, 도 6c에 도시한 바와 같이, 대전류 영역에 있어서 양호한 스위칭 특성을 실현하는 것이 어려워진다.
다음으로, 도 7a 내지 도 7e를 참조하여, 반도체 장치(1)의 제조 방법에 대하여 설명한다.
도 7a 내지 도 7e는, 도 1 내지 도 4의 반도체 장치(1)의 제조 공정을 공정순으로 나타내는 도면이다.
반도체 장치(1)를 제조하기 위해서는, 도 7a에 도시한 바와 같이, 우선, 웨이퍼 상태의 n+형 SiC(예를 들어, 불순물 농도가 1×1018㎝-3 내지 1×1020㎝-3)로 이루어지는 베이스 기판(19) 위에, 에피택셜 성장에 의해, 베이스 기판(19)보다도 저농도의 반도체층(11)이 형성된다. 베이스 기판(19)의 두께는, 예를 들어 150㎛ 내지 450㎛여도 된다.
다음으로, 도 7b에 도시한 바와 같이, 반도체층(11)의 표면부에 전술한 MIS 트랜지스터 구조(22)가 형성된다. 이때, 도시는 하지 않았지만, 표면 종단부 구조(33)는, MIS 트랜지스터 구조(22)의 p형 바디 영역(23)을 형성할 때의 이온 주입 공정으로 형성하면 공정을 삭감할 수 있지만, 별도의 공정에서 형성해도 된다. 그 후, 층간 절연막(30) 및 소스 전극(4)이 형성된다.
다음으로, 도 7c에 도시한 바와 같이, 베이스 기판(19)이 제거됨으로써, 반도체층(11)의 이면(3) 전체가 노출된다. 이 공정은, 예를 들어 이면(3)측으로부터의 연삭에 의해 베이스 기판(19)을 거의 완전히 제거한 후, 연마(예를 들어 CMP)에 의해 마무리해도 된다. 연마 공정에서는, 연삭 후에 노출되어 있는 반도체층(11)을 더욱 박화시켜도 된다. 구체적으로는, 350㎛ 두께의 베이스 기판(19)을 이면 연삭에 의해 제거하고, 그 후, 50㎛ 두께의 반도체층(11)을 40㎛ 두께가 될 때까지 연마해도 된다. 최종적으로 연마 공정을 실시함으로써, 노출되는 반도체층(11)의 이면(3)의 표면 상태를 매끄럽게 할 수 있으므로, 드레인 전극(6)을 양호하게 쇼트키 접합시킬 수 있다.
다음으로, 도 7d에 도시한 바와 같이, 반도체층(11)의 이면(3)을 선택적으로 덮는 레지스트막(도시생략)이 형성되고, 당해 레지스트막을 통하여, 반도체층(11)의 이면(3)에 p형 불순물(예를 들어 알루미늄(Al)) 이온이 주입된다. 그 후, 레이저 어닐을 행함으로써, p형 불순물이 활성화되어 p+형 영역(18)이 형성된다. 이때, 도시는 하지 않았지만, 이면 종단부 구조(12)는, p+형 영역(18)을 형성할 때의 이온 주입 공정에서 형성하면 공정을 삭감할 수 있지만, 별도의 공정에서 형성해도 된다.
다음으로, 예를 들어 스퍼터법에 의해, 금속막이 반도체층(11)의 이면(3) 전체에 형성되고, 당해 금속막이 선택적으로 제거(에칭)된다. 이에 의해, 드레인 전극(6)이 형성된다. 그리고, 드레인 전극(6)의 주연(10)(도 7e에서는 도시생략)으로부터 이격된 위치에 설정된 다이싱 라인을 따라 반도체층(11)이 절단된다. 이에 의해, 도 7e에 도시한 바와 같이, 개편화된 반도체 장치(1)가 얻어진다.
또한, 반도체 장치(1)는, 예를 들어 도 7a 내지 도 7e의 공정 대신에, 도 8a 내지 도 8f의 공정에 의해 제조할 수도 있다.
구체적으로는, 우선 도 8a에 도시한 바와 같이, 베이스 기판(19) 위에, 에피택셜 성장에 의해, 베이스 기판(19)보다도 저농도의 n-형의 제1 반도체층(46)이 형성된다. 제1 반도체층(46)의 두께는, 예를 들어 0.5㎛ 내지 5㎛이다.
다음으로, 도 8b에 도시한 바와 같이, 제1 반도체층(46)에 p+형 영역(18)이 형성된다. 구체적으로는, 제1 반도체층(46)의 표면에 p형 불순물 이온이 선택적으로 주입된다. 이때, p+형 영역(18)은, 제1 반도체층(46)의 이면(베이스 기판(19)과의 계면)에 이르기까지 형성할 필요가 없기 때문에, p형 불순물 이온으로서는, 예를 들어 Al이 사용된다. 그 후, 어닐 처리됨으로써, p+형 영역(18)이 형성된다. 이 어닐 처리를 하는 시점에서는 베이스 기판(19) 및 제1 반도체층(46)의 어느 쪽에도 고온에 약한 요소가 아직 형성되어 있지 않으므로, 비교적 고온(예를 들어, 1500℃ 내지 1800℃)에서 어닐 처리를 할 수 있다.
다음으로, 도 8c에 도시한 바와 같이, 제1 반도체층(46) 위에, 더욱 에피택셜 성장함으로써, n-형의 제2 반도체층(47)이 형성된다. 제2 반도체층(47)의 두께는, 예를 들어 5㎛ 내지 300㎛이다. 이에 의해, 제1 반도체층(46) 및 제2 반도체층(47)으로 이루어지는 반도체층(11)이 형성된다. 제1 반도체층(46)의 표면부에 형성되어 있던 p+형 영역(18)은, 반도체층(11)의 저부에 매립된 상태로 된다.
다음으로, 도 8d에 도시한 바와 같이, 반도체층(11)의 표면(2)측으로부터 선택적으로 불순물 이온을 주입함으로써, MIS 트랜지스터 구조(22)의 불순물 영역 및 표면 종단부 구조(33)가 형성된다. 구체적으로는, p형 바디 영역(23), n+형 소스 영역(24), p+형 바디 콘택트 영역(27), 리서프층(34) 및 가드링층(35)이 형성된다. 또한, 도 8b의 공정에 있어서, 매립된 p+형 영역(18)의 어닐 처리를 행하지 않고, MIS 트랜지스터 구조(22)의 불순물 영역(p형 바디 영역(23) 등)을 형성할 때의 어닐 처리를 이용하여 p+형 영역(18)을 동시에 활성화시켜도 된다. 이어서, MIS 트랜지스터 구조(22)의 나머지 요소인 게이트 절연막(25) 및 게이트 전극(26)이 형성된다. 그 후, 층간 절연막(30) 및 소스 전극(4)이 형성된다.
다음으로, 도 8e에 도시한 바와 같이, 베이스 기판(19)이 제거됨으로써, 반도체층(11)의 이면(3) 전체가 노출된다. 이 공정은, 이면(3)으로부터 p+형 영역(18)이 노출될 때까지 계속된다.
다음으로, 예를 들어 스퍼터법에 의해, 금속막이 반도체층(11)의 이면(3) 전체에 형성되고, 당해 금속막이 선택적으로 제거(에칭)된다. 이에 의해, 드레인 전극(6)이 형성된다. 그리고, 드레인 전극(6)의 주연(10)(도 8f에서는 도시생략)으로부터 이격된 위치에 설정된 다이싱 라인을 따라 반도체층(11)이 절단된다. 이에 의해, 도 8f에 도시한 바와 같이, 개편화된 반도체 장치(1)가 얻어진다.
<반도체 장치(1)의 다른 형태>
이하에서는, 전술의 반도체 장치(1)의 다른 형태에 대하여 도면을 참조하여 설명한다.
도 9는, 반도체층(11)의 이면(3)의 쇼트키 계면에 형성된 전계 완화 영역(44)을 설명하기 위한 도면이다. 또한, 도 10 및 도 11은, 전계 완화 영역(44)의 확대도이다.
반도체 장치(1)는, 활성 영역(21)에 있어서 반도체층(11)의 이면부에 형성되고, 드레인 전극(6)에 접하고 있는 전계 완화 영역(44)을 포함하고 있어도 된다. 보다 구체적으로는, 반도체층(11)의 이면(3)으로부터 노출하는 n-형 영역(14)(n-형 드리프트 영역(29))에 선택적으로 전계 완화 영역(44)이 형성되어 있다.
전계 완화 영역(44)을 형성함으로써, n-형 드리프트 영역(29)과 드레인 전극(6) 사이의 쇼트키 계면의 전계를 완화할 수 있다. 이에 의해, 드레인 전극(6)으로서 비교적 일함수가 작은 금속을 사용해도 역방향 누설 전류를 저감할 수 있으므로, 당해 금속을 사용함으로써, 낮은 온저항을 확보할 수 있다. 더 상세히 말하면, 낮은 온저항을 희생으로 하여 역방향 누설 전류의 저감을 도모하는 것도 가능하지만, 이 구성에서는, 전계 완화 영역(44)에 의해 역방향 누설 전류를 저감할 수 있으므로, 전계 완화 영역(44)이 없는 경우에 사용하는 금속보다도 낮은 일함수의 금속을 사용하여 저온 저항화를 도모할 수 있다.
그리고, 전계 완화 영역(44)은, 전술한 이면 종단부 구조(12)와 마찬가지로, n-형 드리프트 영역(29)보다도 높은 저항을 갖는 고저항 영역이어도 되고, p형의 불순물 영역이어도 된다. 고저항 영역의 경우, 전계 완화 영역(44)은, 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖고 있어도 된다. 한편, p형의 불순물 영역의 경우, 이면 종단부 구조(12)는, 1×1016㎝-3 내지 1×1019㎝-3의 불순물 농도를 갖고 있어도 된다. 전계 완화 영역(44)과 이면 종단부 구조(12)를 동일한 구성으로 함으로써, 이들을 동일한 공정에서 함께 형성할 수 있다.
또한, 도 10에 도시한 바와 같이, 반도체층(11)의 이면(3)이 대략 균일한 평탄부(37)를 갖고 있는 경우, 전계 완화 영역(44)은, 당해 평탄부(37)에 형성되어 있어도 된다. 한편, 도 11에 도시한 바와 같이, 반도체층(11)의 이면(3)이 선택적으로 트렌치(38)를 갖고 있는 경우, 전계 완화 영역(44)은, 당해 트렌치(38)의 내면을 따라 n-형 드리프트 영역(29) 내에 형성되어 있어도 된다. 이 경우, 드레인 전극(6)은, 트렌치(38)에 매립되고, 트렌치(38) 내에서 전계 완화 영역(44)에 접속되어 있어도 된다.
도 12 및 도 13은, n형 필드 스톱 영역(42, 43)을 구비하는 반도체 장치(1)의 모식적인 단면도이다.
n형 필드 스톱 영역(42, 43)을 형성함으로써, 소스-드레인 간에 전압이 인가되었을 때, 저전압측으로부터 연장되는 공핍층이 고전압측의 도전 패턴(예를 들어, MIS 트랜지스터 구조(22))에까지 도달되는 것을 방지할 수 있다. 이에 의해, 펀치스루 현상에 의한 누설 전류를 방지할 수 있다.
당해 n형 필드 스톱 영역(42, 43)은, 반도체층(11)의 표면(2)측 및 이면(3)측의 적어도 한쪽에 형성되고, n-형 드리프트 영역(29)보다도 높은 불순물 농도를 갖는 n형의 필드 스톱 영역이면 된다. 도 12 및 도 13에서는, 표면측 n형 필드 스톱 영역(42) 및 이면측 n형 필드 스톱 영역(43)의 양쪽이 도시되어 있다.
n형 필드 스톱 영역(42, 43)은, 예를 들어 도 12에 도시한 바와 같이, 반도체층(11)의 표면(2) 또는 이면(3)(쇼트키 계면)으로부터 이격된 깊이 위치에 배치되어 있어도 된다.
구체적으로는, 표면측 n형 필드 스톱 영역(42)은, p형 바디 영역(23)으로부터 이면(3)측으로 이격된 MIS 트랜지스터 구조(22)의 하방에 배치되어 있어도 된다. 한편, 이면측 n형 필드 스톱 영역(43)은, p+형 영역(18)으로부터 표면(2)측으로 이격된 상방에 배치되어 있어도 된다.
또한, n형 필드 스톱 영역(42, 43)은, 도 13에 도시한 바와 같이, 반도체층(11)의 표면(2) 또는 이면(3)에 도달하도록 형성되어 있어도 된다.
또한, n형 필드 스톱 영역(42, 43)의 불순물 농도는, 반도체층(11)의 깊이 방향에 균일한 프로파일을 갖고 있어도 되고, 소정의 깊이 위치에 피크를 갖는 프로파일을 갖고 있어도 된다. 불순물 농도에 피크가 있는 경우, 당해 피크의 농도가 n-형 드리프트 영역(29)의 농도보다도 높으면 된다.
또한, 도 12 및 도 13의 n형 필드 스톱 영역(42, 43)은 적절히 조합해도 된다. 예를 들어, 표면측 n형 필드 스톱 영역(42)이 반도체층(11)의 표면(2)으로부터 이격된 위치에 배치되어 있는 한편, 이면측 n형 필드 스톱 영역(43)은, 반도체층(11)의 이면(3)에 도달하도록 형성되어 있어도 된다.
도 14는, 반도체 장치(1)의 다른 형태를 나타내는 모식적인 단면도이다.
전술한 실시 형태에서는, p+형 영역(18)은, n-형의 반도체층(11)의 이면(3)에 선택적으로 형성된 불순물 영역에 의해 형성되어 있었지만, 도 14에서는, p+형 기판(39)의 일부로 구성되어 있다.
보다 구체적으로는, 반도체층(11)은, 본 발명의 제2 반도체층의 일례로서의 p+형 기판(39)과, p+형 기판(39) 위의 본 발명의 제1 반도체층의 일례로서의 n-형 반도체층(40)을 포함한다.
p+형 기판(39)은, 예를 들어 100㎛ 내지 400㎛의 두께를 갖고 있다. 또한, p+형 기판(39)은, 예를 들어 1×1017㎝-3 내지 5×1019㎝-3의 불순물 농도를 갖고 있다.
p+형 기판(39)에는, 트렌치(41)가 선택적으로 형성되어 있다. 각 트렌치(41)는, p+형 기판(39)의 이면(반도체층(11)의 이면(3))으로부터 n-형 반도체층(40)에 도달하고, n-형 반도체층(40)에 오목부(49)를 형성하도록, 더욱 깊게까지 형성되어 있다. 이에 의해, n-형 반도체층(40)의 이면(50)에는, 트렌치(41)의 형성 위치(제1 부분(51))와 그 이외의 위치(제2 부분(52))의 사이에 단차가 형성되어 있다. 또한, 트렌치(41)의 저부가 n-형 반도체층(40)만으로 구성되는 한편, 트렌치(41)의 측부는, n-형 반도체층(40) 및 p+형 기판(39)으로 구성되게 된다.
드레인 전극(6)은, p+형 기판(39)의 이면(3) 및 트렌치(41)의 내면을 따르도록 형성되어 있다. 이에 의해, 드레인 전극(6)의 p+형 기판(39)의 이면(3) 및 트렌치(41)의 내면에 접하는 한쪽 표면과 그 반대측의 다른 쪽 표면과의 거리(드레인 전극(6)의 두께)가 일정하게 되어 있다. 드레인 전극(6)은, 트렌치(41)의 저부(이면(50)) 및 측부(측면(53))의 일부에서 n-형 드리프트 영역(29)과 쇼트키 접합을 형성하고, 트렌치(41)의 측부(측면(53))의 일부 및 p+형 기판(39)의 이면(3)에서 p+형 기판(39)과 오믹 접촉을 형성하고 있다.
도 15a 내지 도 15d는, 도 14의 반도체 장치(1)의 제조 공정을 공정순으로 나타내는 도면이다.
도 14의 반도체 장치(1)를 제조하기 위해서는, 도 15a에 도시한 바와 같이, 먼저, 웨이퍼 상태의 p+형 기판(39) 위에, 에피택셜 성장에 의해, n-형 반도체층(40)이 형성된다.
다음으로, 도 15b에 도시한 바와 같이, n-형 반도체층(40)의 표면부에 MIS 트랜지스터 구조(22)가 형성된다. 그 후, 층간 절연막(30) 및 소스 전극(4)이 형성된다.
다음으로, 도 15c에 도시한 바와 같이, p+형 기판(39)이 이면(3)으로부터 선택적으로 에칭됨으로써, n-형 반도체층(40)(n-형 드리프트 영역(29))에 도달하는 트렌치(41)가 형성된다.
또한, 트렌치(41)의 형성에 앞서, p+형 기판(39)을 박화하는 공정을 행해도 된다. 박화해 둠으로써 에칭 시간을 단축할 수 있기 때문에, 제조 효율을 향상시킬 수 있다. 이 박화 공정은, 예를 들어 이면(3)측으로부터의 연삭에 의해 p+형 기판(39)을 박화한 후(예를 들어, 50㎛ 내지 300㎛ 정도 깎은 후), 연마(예를 들어 CMP)에 의해 마무리해도 된다. 연마 공정에서는, 연삭 후에 남아 있는 p+형 기판(39)을 더욱 박화시켜도 된다. 최종적으로 연마 공정을 실시함으로써, 노출되는 p+형 기판(39)의 이면(3)의 표면 상태를 매끄럽게 할 수 있으므로, 드레인 전극(6)을 양호하게 오믹 접촉시킬 수 있다.
다음으로, 도 15d에 도시한 바와 같이, 예를 들어 스퍼터법에 의해, 금속막이 p+형 기판(39)의 이면(3) 전체에 형성된다. 당해 금속막은, p+형 기판(39)의 이면(3) 외에, 트렌치(41)의 내면(n-형 반도체층(40)의 이면(50) 및 트렌치(41)의 측면(53))에도 퇴적한다. 이에 의해, 드레인 전극(6)이 형성된다. 드레인 전극(6)의 형성 후, 레이저 어닐에 의해 드레인 전극(6)을 소결 처리해도 된다.
그리고, 미리 정하는 위치에 설정된 다이싱 라인을 따라 반도체층(11)이 절단된다. 이에 의해, 개편화된 반도체 장치(1)가 얻어진다.
그리고, 도 14의 반도체 장치(1)에 있어서도, 도 16 내지 도 18에 도시한 바와 같이, 전술한 전계 완화 영역(44) 및 n형 필드 스톱 영역(42, 43)이 구비되어 있어도 된다.
도 16은, 도 14의 반도체 장치(1)의 이면(50)의 쇼트키 계면에 형성된 전계 완화 영역(44)을 설명하기 위한 도면이다. 도 16에 있어서, 전계 완화 영역(44)은, 트렌치(41)에 노출되는 n-형 반도체층(40)의 제1 부분(51)에 선택적으로 형성되어 있다.
도 17 및 도 18은, n형 필드 스톱 영역(42, 43)을 구비하는 반도체 장치의 모식적인 단면도이다. 도 17에 도시한 바와 같이, n형 필드 스톱 영역(42, 43)은, n-형 반도체층(40)의 표면(2) 또는 이면(50)(쇼트키 계면)으로부터 이격된 깊이 위치에 배치되어 있어도 되고, 도 18에 도시한 바와 같이, n-형 반도체층(40)의 표면(2) 또는 이면(50)(쇼트키 계면)에 도달하도록 형성되어 있어도 된다.
도 19 및 도 20은, 도 4의 이면 종단부 구조(12)의 다른 형태를 나타내는 도면이다.
도 19에 도시한 바와 같이, 이면 종단부 구조(12)는, 드레인 전극(6)의 주연부에 겹치는 부분을 적어도 하나 포함하는 복수의 부분으로 이루어져 있어도 된다. 도 19에서는, 가장 내측의 리서프층(54)(RESURF: Reduced Surface Field)과, 리서프층(54)을 둘러싸는 복수의 가드링층(55)을 포함한다. 리서프층(54)은, 드레인 전극(6)의 내외에 걸쳐 형성되고, 드레인 전극(6)의 주연부에 접촉하고 있다. 복수의 가드링층(55)은, 서로 간격을 두고 형성되어 있다. 리서프층(54) 및 가드링층(55)은, 각각, 표면 종단부 구조(33)의 리서프층(34) 및 가드링층(35)과 일대일로 대향하고 있어도 된다.
또한, 도 20에 도시한 바와 같이, 이면 종단부 구조(12)는, 전술한 고저항 영역인 경우, 드레인 전극(6)의 주연부로부터 반도체층(11)의 단부면(7)에 도달하도록 형성되어 있어도 된다. 즉, 이면 종단부 구조(12)의 외측 주연(16)이, 반도체층(11)의 단부면(7)에 일치하고 있어도 된다.
도 21은, 주위 전계 완화 영역(56)을 구비하는 반도체 장치의 모식적인 단면도이다.
반도체 장치(1)에서는, 전술한 이면 종단부 구조(12) 대신에, 주위 전계 완화 영역(56)이 형성되어 있어도 된다.
주위 전계 완화 영역(56)은, 외주 영역(20)에 있어서, 표면 종단부 구조(33)의 외측에 형성되어 있다. 주위 전계 완화 영역(56)은, 반도체층(11)(n-형 드리프트 영역(29))보다도 높은 저항을 갖는 고저항 영역 또는 p형의 반도체 영역으로 이루어진다. 예를 들어, 주위 전계 완화 영역(56)이 고저항 영역인 경우, 당해 고저항 영역은, 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖고 있다. 한편, 주위 전계 완화 영역(56)이 p형의 반도체 영역인 경우, 당해 p형 반도체 영역은, 1×1018㎝-3 내지 1×1022㎝-3의 불순물 농도를 갖고 있다.
주위 전계 완화 영역(56)은, 반도체층(11)의 표면(2)부터 이면(3)에까지 도달되는 일정한 영역이다. 주위 전계 완화 영역(56)은, 도 21에 도시한 바와 같은 단면에서 볼 때, 활성 영역(21)에 가까운 측의 내측면(57) 및 그 반대측의 외측면(58)이 표면(2) 및 이면(3)에 대해서 수직이 되도록 형성되어 있다. 이에 의해, 주위 전계 완화 영역(56)의 폭 W1은, 반도체층(11)의 표면(2)부터 이면(3)에 이르기까지, 거의 일정하게 되어 있다.
또한, 주위 전계 완화 영역(56)은, 반도체층(11)의 단부면(7)으로부터 내측으로 간격을 두고 형성되어 있으며, 이에 의해, 주위 전계 완화 영역(56)의 외측(주위 전계 완화 영역(56)과 반도체층(11)의 단부면(7)과의 사이)에는, 반도체층(11)의 일부로 이루어지는 본 발명의 주위 불순물 영역의 일례로서의 n-형 주위 영역(59)이 형성되어 있다. n-형 드리프트 영역(29)을 둘러싸서 폐공간으로 하도록 평면에서 볼 때 환상의 주위 전계 완화 영역(56)이 형성되고, 그 외측의 단부면(7)까지의 환상 영역이 n-형 주위 영역(59)으로서 형성되어 있다.
또한, 도 21의 주위 전계 완화 영역(56)은, 반도체층(11)의 단부면(7)으로부터 내측으로 간격을 두고 형성되어 있었지만, 도 22에 도시한 바와 같이, 주위 전계 완화 영역(56)은, 반도체층(11)의 단부면(7)에 이르도록 형성되어 있어도 된다. 이에 의해, 주위 전계 완화 영역(56)의 외측면(58)이, 반도체층(11)의 단부면(7)과 일치한 면으로 되어 있다.
또한, 반도체 장치(1)는, 도 23에 도시한 바와 같이, 반도체층(11)의 표면(2)측에 형성되고, 드레인 전극(6)과 동전위로 되는 본 발명의 보조 전극의 일례로서의 제2 드레인 전극(60)을 구비하고 있어도 된다.
보다 구체적으로는, 도 23의 반도체 장치(1)에 있어서, 층간 절연막(30)에는, 반도체층(11)의 단부에 있어서 n-형 주위 영역(59) 및 주위 전계 완화 영역(56)을 노출시키는 콘택트 홀(61)이 형성되어 있다. 콘택트 홀(61)은, n-형 드리프트 영역(29)을 둘러싸는 환상의 내주연(62)을 갖고 있다. 또한, 콘택트 홀(61)은, 도 23에서는, 반도체층(11)의 단부면(7) 부근에 층간 절연막(30)이 남지 않도록, 반도체층(11)의 단부면(7)까지 형성되어 있지만, 단부면(7) 부근에 층간 절연막(30)의 일부가 남도록 단부면(7)으로부터 내측으로 이격된 위치에 외주연을 갖고 있어도 된다.
제2 드레인 전극(60)은, 콘택트 홀(61)에 들어가고, 콘택트 홀(61) 내에서 n-형 주위 영역(59) 및 주위 전계 완화 영역(56)의 경계부에 걸쳐서, 이들 영역(56, 59)의 양쪽에 접하고 있다. 또한, 제2 드레인 전극(60)은, 도 22에서 설명한 바와 같이 주위 전계 완화 영역(56)이 반도체층(11)의 단부면(7)에 이르기까지 형성되어 있는 경우에는, 콘택트 홀(61) 내에서 주위 전계 완화 영역(56)에만 접하고 있어도 된다.
제2 드레인 전극(60)은, 도 23에서는 도시하지 않았지만, 드레인 전극(6)과 전기적으로 접속되어 있다(드레인 전극(6)과 제2 드레인 전극(60)의 접속 형태는 도 24 참조). 이에 의해, n-형 주위 영역(59) 및 주위 전계 완화 영역(56)의 전위가, 제2 드레인 전극(60)이 접하는 반도체층(11)의 표면(2)으로부터, 드레인 전극(6)이 접하는 이면(3)에 이르기까지 동전위로 고정된다. 그 결과, n-형 주위 영역(59) 및 주위 전계 완화 영역(56)에 전계가 걸리기 어렵게 할 수 있으므로, 반도체층(11)의 단부면(7) 부근에서의 전계 강도를 한층 완화시킬 수 있다.
도 24는, 본 발명의 일 실시 형태에 따른 반도체 패키지(71)의 모식적인 사시도이다. 도 24에 있어서, 도 1 내지 도 23의 구성 요소와 동일한 요소에 대해서는 공통의 참조 부호를 붙이고, 그 설명을 생략한다. 또한, 도 24에서는, 명료화 를 위해, 수지 패키지(74)의 내부를 투시해서 나타내고 있다.
반도체 패키지(71)는, 반도체 칩(72)과, 본 발명의 리드 프레임의 일례로서의 기판 단자(73)와, 수지 패키지(74)를 포함한다.
반도체 칩(72)은, 도 1 내지 도 23에 도시한 반도체 장치(1)와 동일한 구성이어도 된다.
기판 단자(73)는, 예를 들어 Cu 등의 금속 재료로 이루어지는 판(금속 기판)이며, 드레인 단자(77)와, 소스 단자(78)와, 게이트 단자(79)를 포함한다.
드레인 단자(77)는, 평면에서 볼 때 사각 형상의 아일랜드부(80)와, 아일랜드부(80)의 한 변으로부터 연장되는 직선 형상의 단자부(81)를 포함한다. 소스 단자(78) 및 게이트 단자(79)는, 드레인 단자(77)의 단자부(81)에 평행한 직선 형상으로 형성되어 있으며, 중앙의 드레인 단자(77)(단자부(81))를 폭 방향 양측으로부터 사이에 끼워지도록, 각각, 지면 우측 및 지면 좌측에 배치되어 있다.
아일랜드부(80)는, 반도체 칩(72)을 지지하기 위한 것이고, 반도체 칩(72)보다도 큰 면적을 갖고 있다. 이에 의해, 아일랜드부(80)는, 반도체 칩(72)의 실장 상태에 있어서, 반도체 칩(72)보다도 외측의 부분이며 반도체 칩(72)을 둘러싸는 외주부(88)를 갖고 있다.
반도체 칩(72)의 드레인 전극(도 3의 드레인 전극(6))은, 다이 본딩에 의해 아일랜드부(80)에 전기적으로 접속된다. 한편, 반도체 칩(72)의 소스 전극(4) 및 게이트 패드(5)는, 각각, 본딩 와이어(85, 86)를 통하여, 소스 단자(78) 및 게이트 단자(79)에 전기적으로 접속된다. 또한, 반도체 칩(72)이, 도 23에 도시한 제2 드레인 전극(60)을 구비하는 경우, 당해 제2 드레인 전극(60)은, 본딩 와이어(82) 및 드레인 단자(77)(아일랜드부(80))를 통해 드레인 전극(6)과 접속된다. 이에 의해, 드레인 전극(6) 및 제2 드레인 전극(60)을 동전위로 할 수 있다.
이상, 본 발명의 실시 형태를 설명하였지만, 본 발명은, 전술한 형태의 다른 형태로 실시할 수도 있다.
예를 들어, 전술한 반도체 장치(1)는, 도 25에 도시한 매트릭스 컨버터 회로(100)에 쌍방향 스위치로서 내장할 수 있다. 구체적으로는, 매트릭스 컨버터 회로(100)는, 3상 입력부(103), 3상 출력부(104), 회로 본체부(105) 및 필터 회로(106)를 구비하고 있다. 반도체 장치(1)는, 회로 본체부(105)의 각 스위치부(107)에 있어서 쌍방향 스위치(101)로서 도입되어 있다. 쌍방향 스위치(101)는, 2개의 트랜지스터(반도체 장치(1))(102A, 102B)와 2개의 다이오드(108A, 108B)의 조합에 의해 구성할 수 있다.
또한, 예를 들어 전술의 반도체 장치(1)는, 도 26에 도시한 바와 같이, 적어도 반도체층(11)의 외주 영역(20)에 형성되고, 소스 전극(4) 및 드레인 전극(6)의 주연부로부터 반도체층(11)의 단부면(7)까지를 덮는 보호막(83, 84)을 갖고 있어도 된다. 보호막(83, 84)은, 어느 한쪽만 형성되어 있어도 되고, 양쪽 형성되어 있어도 된다. 또한, 보호막(83, 84)의 종단부는, 도체층(11)의 단부면(7)이 아니어도 된다. 보호막(83, 84)으로서는, 예를 들어 폴리이미드를 사용할 수 있다. 또한, 보호막(83, 84)에 관하여, 도 4의 형태에 채용한 경우만을 도시하였지만, 물론 보호막(83, 84)은 도 9, 도 12, 도 13, 도 14, 도 16 내지 도 23의 형태에 채용할 수도 있다.
또한, 전술한 실시 형태에서는, 반도체층(11)이 SiC로 이루어지는 경우만을 나타내었지만, 반도체층(11)의 재료는, GaN 등의 와이드 밴드 갭형이라 칭해지는 다른 재료여도 되고, 반도체층(11)이 Si여도 된다. 또한, 본 발명의 실시 형태의 반도체 장치를 전원 장치의 쌍방향 스위치로서 사용하면, 내압의 신뢰성을 향상시킨 온 손실이 작은 전원 장치를 용이하게 얻어지게 된다.
그 밖에, 청구범위에 기재된 사항의 범위에서 다양한 설계 변경을 실시하는 것이 가능하다.
본 출원은, 2016년 8월 19일에 일본 특허청에 제출된 특허출원 제2016-161486호에 대응하고 있으며, 이 출원의 모든 개시는 여기에 인용에 의해 포함되도록 한다.
1: 반도체 장치
2: 표면
3: 이면
4: 소스 전극
6: 드레인 전극
7: 단부면
10: 주연
11: 반도체층
12: 이면 종단부 구조
14: n-형 영역
15: 내측 주연
16: 외측 주연
18: p+형 영역
20: 외주 영역
21: 활성 영역
22: MIS 트랜지스터 구조
23: p형 바디 영역
24: n+형 소스 영역
25: 게이트 절연막
26: 게이트 전극
29: n-형 드리프트 영역
30: 층간 절연막
33: 표면 종단부 구조
34: 리서프층
35: 가드링층
37: 평탄부
38: 트렌치
39: p+형 기판
40: n-형 반도체층
41: 트렌치
42: n형 필드 스톱 영역
43: n형 필드 스톱 영역
44: 전계 완화 영역
54: 리서프층
55: 가드링층
56: 주위 전계 완화 영역
59: n-형 주위 영역
60: 제2 드레인 전극
71: 반도체 패키지
72: 반도체 칩
73: 기판 단자
74: 수지 패키지
100: 매트릭스 컨버터 회로
101: 쌍방향 스위치

Claims (32)

  1. 표면, 그 반대측의 이면 및 단부면을 갖는 반도체층과,
    상기 반도체층의 표면부에 형성된 MIS 트랜지스터 구조와,
    상기 반도체층의 상기 이면측에 서로 인접하여 형성된 제1 도전형부 및 제2 도전형부와,
    상기 반도체층의 상기 이면 위에 형성되고, 상기 제1 도전형부와 쇼트키 접합을 형성하고, 상기 제2 도전형부와 오믹 접촉을 형성하는 제1 전극을 포함하는, 반도체 장치.
  2. 제1항에 있어서,
    상기 반도체층은, 제1 도전형의 반도체층을 포함하고,
    상기 제1 도전형부는, 상기 제1 도전형의 반도체층의 이면부를 포함하며,
    상기 제2 도전형부는, 상기 제1 도전형의 반도체층의 상기 이면부에 선택적으로 형성된 제2 도전형의 불순물 영역을 포함하는, 반도체 장치.
  3. 제1항에 있어서,
    상기 반도체층은, 제1 도전형의 제1 반도체층과, 상기 제1 반도체층의 이면측에 형성된 제2 도전형의 제2 반도체층을 포함하고,
    상기 제2 도전형층에는, 상기 제1 도전형층에 도달하는 저부를 갖는 트렌치가 선택적으로 형성되어 있으며,
    상기 제1 도전형부는, 상기 트렌치의 저부에 노출되는 상기 제1 도전형층의 이면부를 포함하고,
    상기 제2 도전형부는, 상기 제2 도전형층에 의해 구성되어 있는, 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 MIS 트랜지스터 구조는, 제2 도전형의 바디 영역과, 상기 바디 영역의 표면부에 형성된 제1 도전형의 소스 영역과, 상기 바디 영역 및 상기 소스 영역의 적어도 일부에 접하도록 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 바디 영역에 대향하는 게이트 전극과, 상기 게이트 전극의 상방 및 측방을 덮도록 형성된 층간 절연막과, 상기 소스 영역에 접속되고 상기 층간 절연막의 상방에 형성된 소스 전극을 포함하며,
    상기 반도체층에 있어서 상기 바디 영역에 대해서 상기 반도체층의 상기 이면측에 배치된 제1 도전형의 드리프트 영역은, 상기 제1 전극과 접속되는 영역이 드레인 영역으로 되는, 반도체 장치.
  5. 제4항에 있어서,
    상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역에 있어서 상기 제1 도전형부의 이면측에 선택적으로 형성되고, 상기 드리프트 영역보다도 높은 저항을 갖는 고저항 영역 또는 제2 도전형의 불순물 영역으로 이루어지는 전계 완화 영역을 포함하는, 반도체 장치.
  6. 제5항에 있어서,
    상기 반도체층이 SiC이며, 상기 전계 완화 영역은, 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖는 고저항 영역을 포함하는, 반도체 장치.
  7. 제5항에 있어서,
    상기 반도체층이 SiC이며, 상기 전계 완화 영역은, 1×1016㎝-3 내지 1×1019㎝-3의 불순물 농도를 갖는 제2 도전형의 불순물 영역을 포함하는, 반도체 장치.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 도전형부는, 상기 반도체층의 이면측에 대략 균일한 평탄부를 갖고 있으며,
    상기 전계 완화 영역은, 상기 평탄부에 형성되어 있는, 반도체 장치.
  9. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 도전형부는, 상기 반도체층의 이면측에 선택적으로 트렌치를 갖고 있으며,
    상기 전계 완화 영역은, 상기 트렌치의 내면을 따라 형성되어 있는, 반도체 장치.
  10. 제4항에 있어서,
    상기 반도체층은, 상기 반도체층의 상기 표면측 및 상기 이면측의 적어도 한쪽에 형성되고, 상기 드리프트 영역보다도 높은 불순물 농도를 갖는 제1 도전형의 필드 스톱 영역을 더 포함하는, 반도체 장치.
  11. 제10항에 있어서,
    상기 필드 스톱 영역은, 상기 반도체층의 상기 표면 또는 상기 이면으로부터 이격된 깊이 위치에 배치되어 있는, 반도체 장치.
  12. 제10항에 있어서,
    상기 필드 스톱 영역은, 상기 반도체층의 상기 표면 또는 상기 이면에 도달하도록 형성되어 있는, 반도체 장치.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 도전형부는, 1×1014㎝-3 내지 1×1017㎝-3의 불순물 농도를 갖고,
    상기 제1 전극은, Ti, Ni, Mo 또는 Au로 이루어지는, 반도체 장치.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역의 주위 영역에 형성된 표면 종단부 구조를 더 포함하는, 반도체 장치.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 전극은, 상기 반도체층의 상기 단부면보다도 내측으로 이격된 위치에 주연을 갖고 있으며,
    상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역의 주위 영역에 있어서 상기 반도체층의 상기 이면측에 형성되고, 상기 제1 전극의 주연부에 겹치도록 배치된 이면 종단부 구조를 더 포함하는, 반도체 장치.
  16. 제15항에 있어서,
    상기 이면 종단부 구조는, 상기 제1 전극의 상기 주연보다도 내측의 내측 주연과, 상기 제1 전극의 상기 주연보다도 외측이며 상기 반도체층의 상기 단부면보다도 내측으로 이격된 위치의 외측 주연을 갖고 있는, 반도체 장치.
  17. 제15항 또는 제16항에 있어서,
    상기 이면 종단부 구조는, 상기 제1 전극의 상기 주연부에 겹치는 부분을 적어도 하나 포함하는 복수의 부분으로 이루어지는, 반도체 장치.
  18. 제15항에 있어서,
    상기 이면 종단부 구조는, 상기 반도체층의 상기 단부면에 도달하도록 형성되어 있는, 반도체 장치.
  19. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 반도체층은, 상기 MIS 트랜지스터 구조가 형성된 활성 영역의 주위 영역에 있어서 상기 반도체층의 상기 표면으로부터 상기 이면까지 도달하도록 형성되고, 상기 반도체층보다도 높은 저항을 갖는 고저항 영역 또는 제2 도전형의 불순물 영역으로 이루어지는 주위 전계 완화 영역을 더 포함하는, 반도체 장치.
  20. 제19항에 있어서,
    상기 반도체층이 SiC이며, 상기 주위 전계 완화 영역은, 1×1014㎝-3 내지 1×1022㎝-3의 결정 결함 농도를 갖는 고저항 영역을 포함하는, 반도체 장치.
  21. 제19항에 있어서,
    상기 반도체층이 SiC이며, 상기 주위 전계 완화 영역은, 1×1018㎝-3 내지 1×1022㎝-3의 불순물 농도를 갖는 제2 도전형의 불순물 영역을 포함하는, 반도체 장치.
  22. 제19항 내지 제21항 중 어느 한 항에 있어서,
    상기 주위 전계 완화 영역은, 상기 반도체층의 상기 단부면으로부터 내측으로 간격을 두고서, 상기 활성 영역을 둘러싸도록 형성되어 있는, 반도체 장치.
  23. 제22항에 있어서,
    상기 반도체층은, 상기 주위 전계 완화 영역과 상기 반도체층의 상기 단부면과의 사이에 제1 도전형의 주위 불순물 영역을 포함하고,
    상기 제1 전극은, 상기 반도체층의 상기 이면에 있어서 상기 주위 불순물 영역에 접하고 있으며,
    상기 반도체 장치는, 상기 반도체층의 상기 표면에 있어서 상기 주위 불순물 영역에 접하고 있으며, 상기 제1 전극에 전기적으로 접속된 보조 전극을 포함하는, 반도체 장치.
  24. 제23항에 있어서,
    상기 보조 전극은, 상기 주위 전계 완화 영역과 상기 주위 불순물 영역과의 경계부를 걸치도록 형성되고, 상기 주위 전계 완화 영역 및 상기 주위 불순물 영역의 양쪽에 접하고 있는, 반도체 장치.
  25. 제19항 내지 제21항 중 어느 한 항에 있어서,
    상기 주위 전계 완화 영역은, 상기 반도체층의 상기 단부면에 이르도록 형성되어 있는, 반도체 장치.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서,
    상기 제2 도전형부는, 상기 MIS 트랜지스터 구조의 1개의 셀 폭 이상의 최소폭 Wmin을 갖고 있는, 반도체 장치.
  27. 제1항 내지 제26항 중 어느 한 항에 있어서,
    상기 제2 도전형부는, 상기 반도체층의 두께의 2배 이상의 최소폭 Wmin을 갖고 있는, 반도체 장치.
  28. 제1항 내지 제27항 중 어느 한 항에 있어서,
    복수의 상기 제2 도전형부가, 평면에서 볼 때 스트라이프 형상으로 배열되어 있는, 반도체 장치.
  29. 제1항 내지 제27항 중 어느 한 항에 있어서,
    복수의 상기 제2 도전형부가, 평면에서 볼 때 각각이 다각 형상 또는 원 형상으로 형성되고, 이산적으로 배열되어 있는, 반도체 장치.
  30. 제1항 내지 제29항 중 어느 한 항에 기재된 반도체 장치와,
    상기 반도체 장치를 탑재하는 리드 프레임과,
    상기 반도체 장치와 상기 리드 프레임의 적어도 일부를 밀봉하는 밀봉 수지를 갖는, 반도체 패키지.
  31. 제1항 내지 제29항 중 어느 한 항에 기재된 반도체 장치를 쌍방향 스위치 소자로서 사용한, 전원 변환 장치.
  32. 제31항에 있어서,
    상기 쌍방향 스위치 소자를 다상 입력으로부터 다상 출력으로의 매트릭스 컨버터 회로의 스위치 회로로서 사용한, 전원 변환 장치.
KR1020197006876A 2016-08-19 2017-07-27 반도체 장치 KR102185158B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016161486 2016-08-19
JPJP-P-2016-161486 2016-08-19
PCT/JP2017/027320 WO2018034127A1 (ja) 2016-08-19 2017-07-27 半導体装置

Publications (2)

Publication Number Publication Date
KR20190039217A true KR20190039217A (ko) 2019-04-10
KR102185158B1 KR102185158B1 (ko) 2020-12-01

Family

ID=61197461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197006876A KR102185158B1 (ko) 2016-08-19 2017-07-27 반도체 장치

Country Status (6)

Country Link
US (1) US10892319B2 (ko)
JP (1) JP7018394B2 (ko)
KR (1) KR102185158B1 (ko)
CN (1) CN109643728B (ko)
DE (1) DE112017004153T5 (ko)
WO (1) WO2018034127A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017099122A1 (ja) * 2015-12-11 2017-06-15 ローム株式会社 半導体装置
DE112017004153T5 (de) 2016-08-19 2019-05-02 Rohm Co., Ltd. Halbleitervorrichtung
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
JP7369601B2 (ja) * 2019-11-21 2023-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN112271208A (zh) * 2020-10-23 2021-01-26 重庆大学 碳化硅单栅极双沟道晶闸管输运igbt及制造方法
CN112736134A (zh) * 2020-10-23 2021-04-30 重庆大学 碳化硅pnpn晶闸管注入型igbt器件
JP2022169322A (ja) * 2021-04-27 2022-11-09 株式会社デンソー 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
JP2009123914A (ja) * 2007-11-15 2009-06-04 Fuji Electric Device Technology Co Ltd 逆耐圧を有するスイッチング用半導体装置
JP2012174831A (ja) * 2011-02-21 2012-09-10 Fuji Electric Co Ltd ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2013110373A (ja) 2011-08-02 2013-06-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2015023118A (ja) * 2013-07-18 2015-02-02 株式会社東芝 半導体装置
WO2015159953A1 (ja) 2014-04-17 2015-10-22 ローム株式会社 半導体装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951741B2 (ja) 1977-11-04 1984-12-15 三菱電機株式会社 樹脂封止形半導体装置
JPH0523547A (ja) 1991-07-19 1993-02-02 Nissin Electric Co Ltd 溶液濃縮装置
JPH05315490A (ja) 1992-05-07 1993-11-26 Fuji Electric Co Ltd 半導体素子
DE4240027A1 (de) 1992-11-28 1994-06-01 Asea Brown Boveri MOS-gesteuerte Diode
JPH11265976A (ja) 1998-03-18 1999-09-28 Mitsubishi Electric Corp パワー半導体モジュールおよびその製造方法
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2003197831A (ja) 2001-12-25 2003-07-11 Nippon Inter Electronics Corp アキシャルリード型半導体装置
JP2004095572A (ja) 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP2005183891A (ja) 2003-12-19 2005-07-07 Success International Kk 双方向ブロック型プレーナデバイスの構造と製法
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP4973055B2 (ja) 2006-08-01 2012-07-11 日産自動車株式会社 半導体装置及びその製造方法
JP5198030B2 (ja) * 2007-10-22 2013-05-15 株式会社東芝 半導体素子
JP2009130266A (ja) 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
WO2011135995A1 (ja) * 2010-04-26 2011-11-03 三菱電機株式会社 半導体装置
JP2012174996A (ja) 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5811325B2 (ja) 2011-06-08 2015-11-11 良孝 菅原 半導体素子および半導体装置
EP2793251B1 (en) 2012-03-19 2019-05-08 Fuji Electric Co., Ltd. Production method for semiconductor device
JP2013219194A (ja) 2012-04-09 2013-10-24 Sansha Electric Mfg Co Ltd 半導体装置
CN104285298A (zh) 2012-09-13 2015-01-14 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2014087601A1 (ja) 2012-12-03 2014-06-12 パナソニック株式会社 半導体装置およびその製造方法
JP6112600B2 (ja) 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
WO2014210072A1 (en) 2013-06-24 2014-12-31 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors
JP6197461B2 (ja) 2013-08-06 2017-09-20 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6242633B2 (ja) 2013-09-03 2017-12-06 株式会社東芝 半導体装置
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
JP2015153784A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
DE112014006630T5 (de) 2014-04-30 2017-02-09 Mitsubishi Electric Corporation Siliziumcarbidhalbleiterbauteil
JP2015220437A (ja) 2014-05-21 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置
DE102015207214A1 (de) 2014-05-21 2015-12-17 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung
CN106663693B (zh) * 2014-06-27 2019-11-01 三菱电机株式会社 碳化硅半导体装置
US10123443B2 (en) 2014-12-25 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
JP6535185B2 (ja) 2015-03-04 2019-06-26 エイブリック株式会社 湿度センサ
WO2017099122A1 (ja) 2015-12-11 2017-06-15 ローム株式会社 半導体装置
DE112017004153T5 (de) 2016-08-19 2019-05-02 Rohm Co., Ltd. Halbleitervorrichtung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
JP2009123914A (ja) * 2007-11-15 2009-06-04 Fuji Electric Device Technology Co Ltd 逆耐圧を有するスイッチング用半導体装置
JP2012174831A (ja) * 2011-02-21 2012-09-10 Fuji Electric Co Ltd ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2013110373A (ja) 2011-08-02 2013-06-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2015023118A (ja) * 2013-07-18 2015-02-02 株式会社東芝 半導体装置
WO2015159953A1 (ja) 2014-04-17 2015-10-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
WO2018034127A1 (ja) 2018-02-22
JPWO2018034127A1 (ja) 2019-06-13
CN109643728B (zh) 2022-04-29
CN109643728A (zh) 2019-04-16
KR102185158B1 (ko) 2020-12-01
DE112017004153T5 (de) 2019-05-02
JP7018394B2 (ja) 2022-02-10
US20200020765A1 (en) 2020-01-16
US10892319B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
JP7286715B2 (ja) 半導体装置、半導体パッケージおよび電源装置
KR102185158B1 (ko) 반도체 장치
JP5995435B2 (ja) 半導体装置およびその製造方法
JP7059555B2 (ja) 半導体装置
JP4277496B2 (ja) 半導体装置
US7902604B2 (en) Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US10672878B2 (en) Silicon carbide semiconductor device
JP6415749B2 (ja) 炭化珪素半導体装置
JP6650431B2 (ja) 半導体装置およびその製造方法
US20210151555A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JP5512455B2 (ja) 半導体装置
JP4177229B2 (ja) 半導体装置とその製造方法
US20190355840A1 (en) Semiconductor device and method for manufacturing semicondcutor device
KR101836258B1 (ko) 반도체 소자 및 그 제조 방법
JP2024028032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant