KR20130060200A - 회로 기판 및 표시 장치 - Google Patents

회로 기판 및 표시 장치 Download PDF

Info

Publication number
KR20130060200A
KR20130060200A KR1020127030554A KR20127030554A KR20130060200A KR 20130060200 A KR20130060200 A KR 20130060200A KR 1020127030554 A KR1020127030554 A KR 1020127030554A KR 20127030554 A KR20127030554 A KR 20127030554A KR 20130060200 A KR20130060200 A KR 20130060200A
Authority
KR
South Korea
Prior art keywords
transistor element
layer
conductive layer
semiconductor layer
circuit
Prior art date
Application number
KR1020127030554A
Other languages
English (en)
Other versions
KR101343293B1 (ko
Inventor
준 니시무라
히데키 기타가와
아츠히토 무라이
하지메 이마이
신야 다나카
미츠노리 이마데
데츠오 기쿠치
준야 시마다
가즈노리 모리모토
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20130060200A publication Critical patent/KR20130060200A/ko
Application granted granted Critical
Publication of KR101343293B1 publication Critical patent/KR101343293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

산화물 TFT 소자(3)의 소스 드레인 전극층(3s·3d)은 제1 도전층으로 형성되고, 산화물 TFT 소자(3)의 게이트 전극(3g)과 a-SiTFT 소자(5)의 게이트 전극(5g)은, 동일한 도전층인 제2 도전층으로 형성되고, a-SiTFT 소자(5)의 소스 드레인 전극층(5s·5d)은 제3 도전층으로 형성되고, 상기 제3 도전층은 절연 기판(2)에 각 도전층이 적층되는 두께 방향에 있어서, 상기 제2 도전층보다 상층에 형성되어 있고, 상기 제1 도전층은 상기 제2 도전층보다 하층에 형성되어 있다. 따라서, 절연 기판 위에 형성되는 트랜지스터 소자의 집적도를 향상할 수 있는 회로 기판을 실현할 수 있다.

Description

회로 기판 및 표시 장치{CIRCUIT BOARD AND DISPLAY DEVICE}
본 발명은, 트랜지스터 소자(박막 트랜지스터)를 탑재한 회로 기판과 상기 회로 기판을 구비한 표시 장치에 관한 것이다.
박막 트랜지스터(이하, TFT라고 함)는, 예를 들면, 액정 표시 장치(LCD)의 화소의 스위칭을 담당하는 회로 소자, 혹은 LCD의 드라이버를 구성하는 회로 소자 등의 용도로 널리 이용되어 왔다. 최근에는, LCD에 요구되는 대화면, 고정밀 및 고프레임 레이트 등의 성능 향상을 달성하기 위해, TFT에 대해서도 고성능 및 고신뢰성이 점점 요구되고 있다.
TFT의 고성능 및 고신뢰성의 추구에 수반하여, 채널층을 구성하는 것이 가능한 반도체의 종류에 따라서 TFT의 종류는 다양화되고 있다. 그 중에서, 단결정 실리콘 TFT, 비정질(아몰퍼스) 실리콘(a-Si) TFT, 다결정 실리콘(poly-Si) TFT에 대해서는, 양산 기술이 확립되고, 한편, 미결정 실리콘(μc-Si) TFT, 산화물 TFT, 유기 TFT에 대해서는 연구 개발이 활발하게 진행되고 있다.
아래에 게시된 특허 문헌 1에는, ZnO 등의 투명 도전성 산화물 반도체를 채널층에 이용한 TFT의 구성과 제조 방법이 개시되어 있다. 상기 산화물 반도체는, 저온에서 성막할 수 있고, 또한 가시광에 대해 투명하기 때문에, 플라스틱판이나 필름 등의 기판 위에 플렉시블한 투명 TFT를 형성하는 것이 가능하다고 되어 있다.
도 17은, 종래의 보텀 게이트형(역 스태거형) TFT의 구조를 도시하는 단면도다. 해당 TFT는, 기판(101) 위에 게이트 전극(102)을 설치하고, 그 위에 제1 절연막(103), 채널층으로서의 산화물 반도체층(104), 에칭 스톱층으로서 기능하는 제2 절연막(105), 소스 전극(106) 및 드레인 전극(107)을 설치함으로써 구성된다.
상기 산화물 반도체층(104)으로서, In과, Zn과, O를 포함하는 아몰퍼스 산화물을 이용할 경우, 실온에서 제작할 수 있기 때문에, 절연막도 스퍼터법을 이용하면 모든 성막 공정을 실온에서 형성할 수 있다. 또한, 기판으로서 플라스틱 기판이나 플라스틱 필름 등을 이용할 수도 있다.
또한, 상기 제2 절연막(105)이 채널 영역을 보호하고 있기 때문에, 소스 전극(106) 및 드레인 전극(107)을 드라이 에칭은 물론 웨트 에칭에 의한 패터닝으로 형성하는 것도 가능하게 된다고 특허 문헌 1에는 기재되어 있다.
또한, 아래에 게시된 특허 문헌 2에는, 실시 형태로서 후술하는 1 트랜지스터형 광 센서 회로가 개시되어 있다.
일본 공개 특허 공보 "제2008-166716호(2008년 7월 17일 공개)" 국제 공개 특허 공보 "WO2007/145347호(2007년 12월 21일 공개)" 국제 공개 특허 공보 "WO2009/025120호(2009년 2월 26일 공개)"
그러나, 도 17에 도시한 바와 같이, 종래에는, 예를 들면 보텀 게이트형의 TFT를 형성할 경우, 게이트 전극(102)과, 소스 전극(106) 및 드레인 전극(107)을 각각 상이한 도전층, 즉, 2종류의 도전층을 이용해서 형성하는 것이 일반적이며, 동일한 절연 기판 위에 복수의 TFT를 설치하는 경우에도, 2종류의 도전층을 이용해서 각 TFT의 게이트 전극(102)과, 소스 전극(106) 및 드레인 전극(107)을 형성하는 것이 일반적이었다.
또한, 상기에서는, 보텀 게이트형 TFT를 형성할 경우를 예로 들어 설명했지만, 톱 게이트형 TFT를 형성하는 경우도 마찬가지이다.
이러한 종래의 구성에 따르면, 동일한 절연 기판 위에 형성된 복수의 TFT끼리를 평면에서 보아 겹칠 수가 없어, 상기 절연 기판 위에서의 TFT의 형성 면적이 커져버려, 상기 절연 기판 위에 형성하는 TFT의 집적도를 높이는 것이 곤란했다.
본 발명은, 상기 문제를 감안하여 이루어진 것으로, 절연 기판 위에 형성되는 트랜지스터 소자의 집적도를 향상할 수 있는 회로 기판과 상기 회로 기판을 구비한 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 회로 기판은, 상기 과제를 해결하기 위해서, 하나의 절연 기판의 한쪽 면에는, 제1 반도체층을 채널층으로서 갖는 제1 트랜지스터 소자와 제2 반도체층을 채널층으로서 갖는 제2 트랜지스터 소자가 구비된 회로 기판이며, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 전극 형성층으로서, 제1 도전층과 제2 도전층과 제3 도전층이 구비되고, 상기 제1 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 한쪽은 상기 제1 도전층으로 형성되어 있고, 상기 제2 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 한쪽은 상기 제3 도전층으로 형성되어 있고, 상기 제1 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 다른 쪽 및 상기 제2 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 다른 쪽은 모두 상기 제2 도전층으로 형성되어 있고, 상기 제1 도전층 또는 상기 제3 도전층의 한쪽은 상기 절연 기판에 상기 각 도전층이 적층되는 두께 방향에 있어서 상기 제2 도전층보다 상층에 형성되어 있고, 상기 제1 도전층 또는 상기 제3 도전층의 다른 쪽은 상기 절연 기판에 상기 각 도전층이 적층되는 두께 방향에 있어서 상기 제2 도전층보다 하층에 형성되어 있는 것을 특징으로 한다.
종래에는, 트랜지스터 소자에 구비된 게이트 전극과 소스 드레인 전극을 각각 상이한 도전층, 즉 2종류의 도전층을 이용해서 형성하는 것이 일반적이며, 동일한 절연 기판 위에 복수의 트랜지스터 소자를 설치하는 경우에도, 2종류의 도전층을 이용해서 각 트랜지스터 소자의 게이트 전극과 소스 드레인 전극을 형성하는 것이 일반적이었다.
그러나, 상기 종래의 구성에 따르면, 동일한 절연 기판 위에 형성된 복수의 트랜지스터 소자끼리를 평면에서 보아 겹칠 수가 없어, 상기 절연 기판 위에서의 트랜지스터 소자의 형성 면적이 커져버려, 집적도가 높은 회로 기판을 실현하는 것이 곤란했다.
한편, 본 발명의 상기 구성에 따르면, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자에 구비된 각 전극을 제1 도전층과 제2 도전층과 제3 도전층을 이용해서 형성하는 구성으로 되어 있다.
이상과 같이, 3종류의 도전층을 이용해서 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자에 구비된 각 전극을 형성했을 경우에는, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 평면에서 보아 부분적으로 겹칠 수 있기 때문에, 상기 절연 기판 위에서의 트랜지스터 소자의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판을 실현할 수 있다.
본 발명의 표시 장치는, 상기 과제를 해결하기 위해서, 상기 회로 기판을 구비하는 것을 특징으로 한다.
상기 구성에 따르면, 밝고 소비 전력이 작은 표시 장치를 실현할 수 있다.
본 발명의 회로 기판은, 이상과 같이, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 전극 형성층으로서 제1 도전층과 제2 도전층과 제3 도전층이 구비되고, 상기 제1 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 한쪽은 상기 제1 도전층으로 형성되어 있고, 상기 제2 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 한쪽은 상기 제3 도전층으로 형성되어 있고, 상기 제1 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 다른 쪽 및 상기 제2 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 다른 쪽은 모두 상기 제2 도전층으로 형성되어 있고, 상기 제1 도전층 또는 상기 제3 도전층의 한쪽은 상기 절연 기판에 상기 각 도전층이 적층되는 두께 방향에 있어서 상기 제2 도전층보다 상층에 형성되어 있고, 상기 제1 도전층 또는 상기 제3 도전층의 다른 쪽은 상기 절연 기판에 상기 각 도전층이 적층되는 두께 방향에 있어서 상기 제2 도전층보다 하층에 형성되어 있는 구성이다.
또한, 본 발명의 표시 장치는, 이상과 같이, 상기 회로 기판을 구비하고 있는 구성이다.
그러므로, 절연 기판 위에 형성되는 트랜지스터 소자의 집적도를 향상할 수 있는 회로 기판을 실현할 수 있는 동시에, 밝고 소비 전력이 작은 표시 장치를 실현할 수 있다.
도 1은 본 발명의 회로 기판의 기본적인 구성을 개략적으로 도시하는 단면도다.
도 2는 본 발명의 회로 기판의 한 응용례인 광 센서 회로의 회로 구성을 도시하는 회로도다.
도 3은 본 발명의 회로 기판에 구비된 TFT 소자가 취할 수 있는 다른 구조의 일례를 도시하는 도면이다.
도 4는 본 발명의 TFT 기판의 개략 구성을 도시하는 블록도다.
도 5는 본 발명의 TFT 기판의 표시 영역에서의 1 화소의 회로 구성을 도시하는 회로도다.
도 6은 본 발명의 TFT 기판의 각 화소마다 구비된 스위칭 소자로서의 제1 TFT 소자의 구성을 도시하는 단면도다.
도 7은 본 발명의 TFT 기판의 개략적인 제조 공정을 순서대로 나타내는 공정도면이다.
도 8은 본 발명의 다른 실시 형태의 TFT 기판의 1 화소의 회로 구성을 도시하는 회로도다.
도 9는 본 발명의 다른 실시 형태의 TFT 기판의 각 화소마다 구비된 광 센서 소자로서의 제2 TFT 소자와, 스위칭 소자로서의 제1 TFT 소자와, 보조 용량의 구성을 도시하는 단면도다.
도 10은 실시 형태 2의 TFT 기판과 실시 형태 3의 TFT 기판에서의 개구부를 도시하는 평면도다.
도 11은 보호 회로가 구비된 본 발명의 또 다른 실시 형태의 TFT 기판의 개략적 구성을 도시하는 블록도다.
도 12는, 도 11에 도시한 영역(Sa) 내에 들어 있는 보호 회로 및 표시 영역(R1) 내에 형성된 화소 회로의 회로 구성을 도시하는 회로도다.
도 13은 본 발명의 또 다른 실시 형태의 TFT 기판에 구비된 보호 회로의 또 다른 일례를 도시하는 회로도다.
도 14는 본 발명의 또 다른 실시 형태의 TFT 기판에 구비된 보호 회로를 구성하는 쌍방향 다이오드를 TFT의 회로 기호를 이용해서 도시하는 회로도다.
도 15는 본 발명의 또 다른 실시 형태의 TFT 기판에 구비된 보호 회로 및 TFT의 모식적인 평면도다.
도 16은, 도 15에 나타내는 A-A'선을 따른, 본 발명의 또 다른 실시 형태의 TFT 기판에 구비된 보호 회로의 모식적인 단면도다.
도 17은 종래의 보텀 게이트형(역 스태거형) TFT의 구조를 도시하는 단면도다.
도 18은 절연 기판에, 산화물 반도체층과 수소화 비정질 실리콘층이 형성되는 경우에, 상기 2개의 층이 접촉하는 경우의 일례를 도시하는 도면이다.
〔실시 형태 1〕
본 발명의 실시의 일 형태에 대해 도면에 기초해서 설명하면 이하와 같다. 단, 이 실시 형태에 기재되어 있는 구성 부품의 치수, 재질, 형상, 그 상대 배치 등은, 특별히 특정적인 기재가 없는 한, 본 발명의 범위를 그것에만 한정하는 취지가 아니라, 단순한 설명 예에 불과하다.
(회로 기판의 기본 구성)
먼저, 도 1을 참조하면서 본 발명의 회로 기판(1)의 기본적인 구성에 대해서 설명한다. 도 1은, 회로 기판(1)의 기본적인 구성을 개략적으로 도시하는 단면도다.
도시되어 있는 바와 같이, 회로 기판(1)은, 하나의 절연 기판(2)에, 톱 게이트형으로 형성된 제1 TFT 소자(3)(제1 트랜지스터 소자)와 보텀 게이트형으로 형성된 제2 TFT 소자(5)(제2 트랜지스터 소자)를 구비한 구성으로 되어 있다.
또한, 제1 TFT 소자(3)의 게이트 전극(3g)과 제2 TFT 소자(5)의 게이트 전극(5g)은, 동일한 도전층(제2 도전층)에 의해 형성되어 있다.
제1 TFT 소자(3)는, 채널층(활성층이라고도 함)으로서 산화물 반도체층(3h)(제1 반도체층)을 구비하고 있다.
본 실시 형태에서는, 산화물 반도체층(3h)으로서, In, Ga, Zn에서 선택되는 적어도 하나의 원소를 포함하는 비정질 산화물 반도체층을 이용하고 있지만, 이것에 한정되지 않고, 예를 들면, 산화아연(ZnO)으로 대표되는 다결정 재료를 이용할 수도 있다.
제1 TFT 소자(3)는, 이상과 같이, 산화물 반도체층(3h)을 채널층으로서 구비하고 있기 때문에, 사이즈를 크게 하지 않아도, 비교적 높은 이동도(후술하는 제2 TFT 소자(5)의 약 20배)를 얻을 수 있지만, 광에 대한 감도는 낮은 특성을 갖는다.
한편, 제2 TFT 소자(5)는, 채널층으로서, 수소화 비정질 실리콘층(a-Si:H)(5h)(제2 반도체층)을 구비하고 있다. 이 때문에, 광에 대해 비교적 높은 감도(특히 가시광 대해)를 얻을 수 있지만, 이동도는 낮은 특성을 갖는다.
이하에서는, 제1 TFT 소자(3)는 산화물 TFT 소자(3)라 칭하고, 제2 TFT 소자(5)는, a-SiTFT 소자(5)라 칭한다.
상기 회로 기판(1)에서는, 하나의 절연 기판(2)에, 이상과 같이 서로 다른 특성을 갖는 산화물 TFT 소자(3)와 a-SiTFT 소자(5)가 형성되어 있다.
상기 구성에 따르면, 산화물 TFT 소자(3)의 게이트 전극(3g)과 a-SiTFT 소자(5)의 게이트 전극(5g)은, 동일한 도전층에 의해 형성되어 있으므로, 한번의 상기 도전층의 형성 공정으로 형성할 수 있다.
따라서, 그 특성이 서로 다른 산화물 TFT 소자(3)와 a-SiTFT 소자(5)를 비교적 간소화된 제조 공정으로, 하나의 절연 기판(2)에 형성한 회로 기판(1)을 실현할 수 있다.
또한, 본 실시 형태에서는, 제2 TFT 소자(5)의 채널층으로서, 수소화 비정질 실리콘층(a-Si:H)(5h)을 이용하고 있지만, 이것에 한정되지 않고, 광에 대해 비교적 높은 감도를 얻을 수 있는 것이라면, 예를 들면 미결정 실리콘층을 포함하는 반도체층 등이어도 된다.
(각 TFT 소자의 상세한 구성)
이하, 도 1에 기초하여, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)의 구성에 대해서 자세하게 설명한다.
도시되어 있는 바와 같이, 산화물 TFT 소자(3)는, 산화물 반도체층(3h) 위에 제1 게이트 절연층(4)(제1 절연층)을 개재해서 형성된 게이트 전극(3g)이, 산화물 반도체층(3h)과 전기적으로 접속되어 있는 소스 드레인 전극층(3s·3d)(제1 도전층)보다 상층에 배치되도록 톱 게이트형으로 형성되어 있다. 또한, 소스 드레인 전극층(3s·3d)은, 산화물 TFT 소자(3)의 소스 전극(3s)과 산화물 TFT 소자(3)의 드레인 전극(3d)을 형성하는 층이다.
한편, a-SiTFT 소자(5)는, 산화물 TFT 소자(3)의 게이트 전극(3g)과 동일한 도전층에 의해 형성되어 있는 게이트 전극(5g)이, 게이트 전극(5g) 위에 제2 게이트 절연층(6)(제2 절연층)을 개재해서 형성된 수소화 비정질 실리콘층(5h)과 전기적으로 접속되어 있는 소스 드레인 전극층(5s·5d)(제3 도전층)보다 하층에 배치되도록 보텀 게이트형으로 형성되어 있다. 또한, 소스 드레인 전극층(5s·5d)은, a-SiTFT 소자(5)의 소스 전극(5s)과 a-SiTFT 소자(5)의 드레인 전극(5d)을 형성하는 층이다.
또한, a-SiTFT 소자(5)에 구비된 수소화 비정질 실리콘층(5h)은, 비정질 실리콘층에 존재하는 다수의 댕글링 본드(비결합 전자)를 다량의 수소를 이용하여 수소화 처리해서 얻어지는 층이다.
수소화 비정질 실리콘층(5h) 중에는, 다량의 수소가 잔존하기 때문에, 제조 프로세스 도중, 또는, 최종 구조로서, 산화물 TFT 소자(3)에 구비된 산화물 반도체층(3h)이, 상기 수소화 비정질 실리콘층(5h)과 접촉해서 형성되어 있을 경우에는, 수소화 비정질 실리콘층(5h)의 수소가 산화물 반도체층(3h)에 악영향을 미쳐, 산화물 TFT 소자(3)의 소자 특성의 열화를 초래해버린다.
이하, 도 18에 기초하여, 수소화 비정질 실리콘층의 수소가 산화물 반도체층에 악영향을 미치는 경우에 대해서 자세하게 설명한다.
도 18은, 절연 기판(200)에, 산화물 반도체층(201)과 수소화 비정질 실리콘층(202)이 형성되는 경우에, 상기 2개의 층(201·202)이 접촉하는 경우의 일례를 도시하는 도면이다.
도 18의 (a)는, 최종 구조로서, 산화물 반도체층(201)과 수소화 비정질 실리콘층(202)이 직접 접촉하도록, 산화물 반도체층(201) 위에 수소화 비정질 실리콘층(202)이 형성되었을 경우를 나타낸다.
도 18의 (b)는, 최종 구조로는, 산화물 반도체층(201)과 수소화 비정질 실리콘층(202)이 직접 접촉하지 않지만, 제조 프로세스 도중에 산화물 반도체층(201)과 수소화 비정질 실리콘층(202)이 직접 접촉하는 경우를 나타낸다.
도 18의 (b)에 도시되어 있는 바와 같이, 우선, 하나의 절연 기판(200)에 산화물 반도체층(201)을 형성하고, 그 다음에, 산화물 반도체층(201)과 후공정에서 형성되는 수소화 비정질 실리콘층(202)의 분리층(203)을, 산화물 반도체층(201) 위의 일부(후공정에서 수소화 비정질 실리콘층(202)이 형성되는 영역)에 형성한다.
그 후, 산화물 반도체층(201)과 분리층(203)을 피복하도록, 나중에 수소화 처리 공정을 거쳐 수소화 비정질 실리콘층(202)이 되는 비정질 실리콘층을 절연 기판(200)의 전체 면에 증착시킨다. 그리고, 수소화 처리 공정을 행하여, 비정질 실리콘층을 수소화 비정질 실리콘층(202)으로 하고, 수소화 비정질 실리콘층(202) 위에 도시하지 않는 소정 패턴의 레지스트를 형성하여, 상기 레지스트를 마스크로 해서 수소화 비정질 실리콘층(202)을 에칭하여, 수소화 비정질 실리콘층(202)을 소정의 패턴으로 형성한다.
이상과 같이, 도 18의 (b)에 도시되어 있는 제조 프로세스에서는, 최종 구조로는, 산화물 반도체층(201)과 수소화 비정질 실리콘층(202)은 직접 접촉하지 않지만, 제조 프로세스 도중에 산화물 반도체층(201)과 수소화 비정질 실리콘층(202)이 직접 접촉한다.
도 18의 (a) 및 도 18의 (b)의 어느 경우에든, 수소화 비정질 실리콘층(202) 중의 수소가 산화물 반도체층(201)에 악영향을 미쳐, 상기 산화물 TFT의 소자 특성의 열화를 초래해버린다는 문제가 있다.
이상과 같이, 도 1에 나타내는 수소화 비정질 실리콘층(5h) 중에도 다량의 수소가 잔존하기 때문에, 제조 공정 도중을 포함해서, 산화물 반도체층(3h)이 수소화 비정질 실리콘층(5h)과 인접해서 형성되는 경우에는, 수소화 비정질 실리콘층(5h) 중의 수소가 산화물 반도체층(3h)에 악영향을 미쳐, 산화물 반도체층(3h)을 채널층으로서 갖는 산화물 TFT 소자(3)의 소자 특성의 열화를 초래해버린다.
도 1에 도시되어 있는 회로 기판(1)에 구비된 산화물 TFT 소자(3) 및 a-SiTFT 소자(5)의 구성에 따르면, 산화물 TFT 소자(3)에 구비된 산화물 반도체층(3h)과 a-SiTFT 소자(5)에 구비된 수소화 비정질 실리콘층(5h) 사이에, 제1 게이트 절연층(4)과 제2 게이트 절연층(6)과 게이트 전극(3g) 및 게이트 전극(5g)의 형성층이 존재하는 구성이기 때문에, 제조 공정 도중을 포함해서, 수소화 비정질 실리콘층(5h) 중의 수소가 산화물 반도체층(3h)에 미치는 악영향을 억제할 수 있는 구성으로 되어 있다.
따라서, 상기 구성에 따르면, 하나의 절연 기판(2)에, 비교적 높은 이동도를 갖는 산화물 TFT 소자(3)와, 비교적 높은 광에 대한 감도를 갖는 a-SiTFT 소자(5)를 비교적 간소화된 제조 공정으로 형성할 수 있는 동시에, 산화물 반도체층(3h)을 구비한 산화물 TFT 소자(3)의 소자 특성의 열화를 억제할 수 있는 회로 기판(1)을 실현할 수 있다.
또한, 도 1에 나타내는 회로 기판(1)에는, 또한, 게이트 전극(3g) 및 게이트 전극(5g)의 형성층으로 형성된 용량 전극(7a)과 용량 전극(7a)은 평면에서 보아 중첩되도록, 소스 드레인 전극층(5s·5d)으로 형성된 용량 대향 전극(7b)과 제2 게이트 절연층(6)으로 이루어지는 용량 소자(7)가 구비되어 있다.
또한, 본 실시 형태에서는, 용량 소자(7)는, 게이트 전극(3g) 및 게이트 전극(5g)의 형성층과 소스 드레인 전극층(5s·5d)과 제2 게이트 절연층(6)으로 형성하고 있지만, 이것에 한정되지 않고, 용량 소자는, 게이트 전극(3g) 및 게이트 전극(5g)의 형성층과 소스 드레인 전극층(3s·3d)과 제1 게이트 절연층(4)으로 형성할 수도 있다.
상기 구성에 따르면, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)와 용량 소자(7)를 구비한 회로 기판(1)은, 용량 소자(7)를 만들어 넣기 위한 별도의 제조 공정을 추가하지 않고 제작할 수 있다.
이하, 회로 기판(1)에 구비된 산화물 TFT 소자(3)와 a-SiTFT 소자(5)와 용량 소자(7)를 광 센서 회로로서 이용할 경우에 대해서 설명한다.
또한, 회로 기판(1)에 구비된 산화물 TFT 소자(3)와 a-SiTFT 소자(5)의 조합이나 산화물 TFT 소자(3)와 a-SiTFT 소자(5)와 용량 소자(7)의 조합은, 상기 광 센서 회로 이외에도 이용할 수 있음은 물론이다.
(회로 기판의 응용예-광 센서 회로)
도 2는, 회로 기판(1)의 일 용례인 광 센서 회로의 회로 구성을 도시하는 회로도다.
도시되어 있는 바와 같이, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)와 용량 소자(7)가 광 센서 회로를 구성하고 있고, 산화물 TFT 소자(3)는, 광 센서 회로의 센서 출력(출력 앰프)의 역할을 담당하고, a-SiTFT 소자(5)는, 광 센서 회로의 광 센서 소자의 역할을 담당하고, 용량 소자(7)는, 광 센서 회로의 승압용 컨덴서의 역할을 담당하고 있다.
보다 구체적으로는, 광 센서 회로는, 센서 출력의 역할을 담당하는 트랜지스터를 1개만 사용한 1T(트랜지스터의 약칭) 방식의 회로로서 구성되어 있다. 산화물 TFT 소자(3)는, 소스 팔로워 트랜지스터(전압 팔로워 트랜지스터)로서 기능한다. 산화물 TFT 소자(3)의 드레인(D)은, AMP 전원 공급 버스 라인(Vsm)(m은, 상기 버스 라인의 열 번호를 나타내는 자연수다)에 접속되고, 소스(S)는 광 센서 출력 버스 라인(Vom)에 접속되어 있다.
상기 AMP 전원 공급 버스 라인(Vsm) 및 광 센서 출력 버스 라인(Vom)은, 후술하는 도 4에 나타내는 센서 판독 회로(15)에 접속되고, AMP 전원 공급 버스 라인(Vsm)에는, 센서 판독 회로(15)로부터 전원 전압(VDD)이 인가된다.
또한, 산화물 TFT 소자(3)의 게이트 전극(G)(베이스)에는, 포토다이오드로서 기능하는 a-SiTFT 소자(5)의 소스(S)가 접속되는 동시에, 승압용 컨덴서로서의 용량 소자(7)의 일단이 접속되어 있다.
또한, 도 1에 도시되어 있는 바와 같이, a-SiTFT 소자(5)의 드레인 전극(5d)은, 게이트 전극(5g)과 단락되어 있다. 즉, a-SiTFT 소자(5)는, 다이오드 접속의 구성을 갖고 있으며, 소스 전극(5s)을 캐소드, 드레인 전극(5d)을 애노드로 하는 포토다이오드로서 기능한다.
또한, 도 2에 도시되어 있는 바와 같이, a-SiTFT 소자(5)의 드레인(D)은, 후술하는 도 4에 나타내는 센서 주사 신호선 구동 회로(14)로부터 리셋 신호(RST)가 보내지는 포토다이오드 리셋용 배선(Vrstn)(n은, 상기 배선의 행 번호를 나타내는 자연수다)에 접속되고, 용량 소자(7)의 타단은, 광 센서 행 선택 신호(RWS)가 보내지는 광 센서 행 선택용 배선(Vrwn)에 접속되어 있다. 또한, 광 센서 행 선택 신호(RWS)는, 매트릭스 형상으로 나열되어 있는 광 센서 회로의 특정 행을 선택하고, 그 특정 행에 있는 광 센서 회로로부터 검출 신호를 출력시키는 역할을 하고 있다.
상기의 구성에서, 산화물 TFT 소자(3)는, 사이즈를 크게 하지 않고 높은 출력 전압을 얻을 수 있는데, 광에 대한 감도가 낮다는 특성을 구비하고 있기 때문에, 광 센서 회로의 센서 출력의 역할에 적합하다.
한편, a-SiTFT 소자(5)는, 광에 대한 감도가 높은 반면, 이동도가 낮기 때문에 출력 전압이 낮다는 특성을 구비하고 있기 때문에, 광 센서 회로의 광 센서 소자의 역할에 적합하다. 또한, 광 센서 소자에는, 자외광 영역, 가시광 영역 및 적외광 영역 중 어느 하나의 파장대에 대한 감도를 갖고 있을 것이 요구된다. 또한, 수소화 비정질 실리콘층(5h)(a-Si:H)은, 500 내지 600nm 부근에 감도의 피크를 갖도록, 거의 가시광 영역 전체에 걸치는 양호한 감도를 갖고 있다.
따라서, 상기 구성에 따르면, 그 채널층의 사이즈를 크게 하지 않고 높은 출력 전압을 얻을 수 있는 산화물 TFT 소자(3)를 광 센서 회로의 출력 앰프로서 이용하고 있고, 광에 대해 비교적 높은 감도를 갖는 a-SiTFT 소자(5)를 광 센서 회로의 광 센서 소자로서 이용하고 있으므로, 소형이며 SN비가 높은 고성능의 광 센서 회로를 탑재한 회로 기판(1)을 실현할 수 있다.
한편, 종래의 a-SiTFT 소자(5)만을 구비한 회로 기판은, 광 센서 회로 기판으로서 이용하는 것은 가능하지만, a-SiTFT 소자(5)의 이동도가 만족할 수 있을 정도는 아니라는 문제를 갖는다.
또한, 종래의 산화물 TFT 소자(3)만을 구비한 회로 기판은, 이동도라는 면에서는 만족할 수 있지만, 광 센서 회로 기판으로서 이용할 수는 없다는 문제를 갖는다.
또한, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)를 하나의 회로 기판에 구비하고자 했을 경우에는, 제조 공정 등에서, 산화물 TFT 소자(3)에 구비된 산화물 반도체층이, a-SiTFT 소자(5)에 구비된 수소화 비정질 실리콘층과 인접해서 형성되어버려, 상기 수소화 비정질 실리콘층 중의 수소가 상기 산화물 반도체층에 악영향을 미쳐, 산화물 반도체층을 채널층으로서 갖는 산화물 TFT 소자(3)의 소자 특성의 열화를 초래해버린다는 문제가 있다.
(회로 기판에 탑재 가능한 다른 TFT 소자의 구조)
본 실시 형태에서는, 톱 게이트형으로 형성된 산화물 TFT 소자(3)와, 보텀 게이트형으로 형성된 a-SiTFT 소자(5)와, 용량 소자(7)가 구비되고, 산화물 TFT 소자(3)의 소스 드레인 전극층(3s·3d)은 제1 도전층으로 형성되고, 산화물 TFT 소자(3)의 게이트 전극(3g)과 a-SiTFT 소자(5)의 게이트 전극(5g)은, 동일한 도전층인 제2 도전층으로 형성되고, a-SiTFT 소자(5)의 소스 드레인 전극층(5s·5d)은, 제3 도전층으로 형성되어 있는 회로 기판(1)을 광 센서 회로 기판으로서 이용했을 경우를 예로 들어 설명하고 있지만, 이것에 한정되지는 않는다.
도 3은, 본 발명의 회로 기판에 구비된 산화물 TFT 소자(3)와 a-SiTFT 소자(5)가 취할 수 있는 다른 구조의 일례를 도시하는 도면이다.
또한, 상기 제3 도전층은, 절연 기판(2)에 각 도전층이 적층되는 두께 방향(도 3의 상하 방향)에 있어서, 상기 제2 도전층보다 상층에 형성되어 있고, 상기 제1 도전층은, 상기 제2 도전층보다 하층에 형성되어 있다.
도 3의 (a)는, 톱 게이트형으로 형성된 산화물 TFT 소자(3)와, 보텀 게이트형으로 형성된 a-SiTFT 소자(5)가 구비되고, 산화물 TFT 소자(3)의 소스 드레인 전극층(3s·3d)은 제1 도전층으로 형성되고, 산화물 TFT 소자(3)의 게이트 전극(3g)과 a-SiTFT 소자(5)의 게이트 전극(5g)은, 동일한 도전층인 제2 도전층으로 형성되고, a-SiTFT 소자(5)의 소스 드레인 전극층(5s·5d)은, 제3 도전층으로 형성되어 있는 회로 기판(1)을 나타낸다.
이러한 구성의 경우, 산화물 TFT 소자(3) 및 a-SiTFT 소자(5)의 게이트 전극(3g·5g)을 공유화할 수 있기 때문에, 산화물 TFT 소자(3) 및 a-SiTFT 소자(5)를 구동하기 위해서 필요한 배선의 수를 줄일 수 있다.
또한, 산화물 TFT 소자(3)의 사이즈와 a-SiTFT 소자(5)의 사이즈를 동일 사이즈로 형성하여, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)를 평면에서 보아 완전하게 겹치는 구성으로 할 수도 있다.
또한, 예를 들면, 산화물 TFT 소자(3)의 사이즈를 a-SiTFT 소자(5)의 사이즈보다 작게 형성하고, 하나의 a-SiTFT 소자(5)에 대하여, 복수의 산화물 TFT 소자(3)가, 평면에서 보아 겹치는 구성으로 할 수도 있다.
따라서, 절연 기판(2) 위에 형성되는 산화물 TFT 소자(3), a-SiTFT 소자(5) 및 이들 배선의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판(1)을 실현할 수 있다.
도 3의 (b)는, 톱 게이트형으로 형성된 산화물 TFT 소자(3)와, 톱 게이트형으로 형성된 a-SiTFT 소자(5)가 구비되고, a-SiTFT 소자(5)의 소스 드레인 전극층(5s·5d)은, 제1 도전층으로 형성되고, a-SiTFT 소자(5)의 게이트 전극(5g)과 산화물 TFT 소자(3)의 소스 드레인 전극층(3s·3d)은, 동일한 도전층인 제2 도전층으로 형성되고, 산화물 TFT 소자(3)의 게이트 전극(3g)은, 제3 도전층으로 형성되어 있는 회로 기판(1)을 나타낸다.
이러한 구성의 경우, 예를 들면, a-SiTFT 소자(5)의 게이트 전극(5g)과 산화물 TFT 소자(3)의 소스 전극(3s)이 전기적으로 접속되는 회로에 있어서, 게이트 전극(5g)과 소스 전극(3s)은, 동일한 도전층인 상기 제2 도전층으로 형성되어 있기 때문에, 컨택트홀을 형성하지 않고도, 상기 제2 도전층을 패터닝하는 것만으로 게이트 전극(5g)과 소스 전극(3s)을 전기적으로 접속할 수 있다.
또한, 상기 구성에 따르면, 게이트 전극(5g)과 소스 전극(3s)을 일체화할 수 있기 때문에, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)를 평면에서 보아 겹치도록 배치할 수 있다.
따라서, 절연 기판(2) 위에 형성되는 산화물 TFT 소자(3)와 a-SiTFT 소자(5)의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판(1)을 실현할 수 있다.
한편, 도 3의 (c)는, 보텀 게이트형으로 형성된 산화물 TFT 소자(3)와, 보텀 게이트형으로 형성된 a-SiTFT 소자(5)가 구비되고, a-SiTFT 소자(5)의 게이트 전극(5g)은, 제1 도전층으로 형성되고, a-SiTFT 소자(5)의 소스 드레인 전극층(5s·5d)과 산화물 TFT 소자(3)의 게이트 전극(3g)은, 동일한 도전층인 제2 도전층으로 형성되고, 산화물 TFT 소자(3)의 소스 드레인 전극층(3s·3d)은, 제3 도전층으로 형성되어 있는 회로 기판(1)을 나타낸다.
이러한 구성의 경우, 예를 들면, a-SiTFT 소자(5)의 드레인 전극(5d)과 산화물 TFT 소자(3)의 게이트 전극(3g)이 전기적으로 접속되는 회로에 있어서, 드레인 전극(5d)과 게이트 전극(3g)은, 동일한 도전층인 상기 제2 도전층으로 형성되어 있기 때문에, 컨택트홀을 형성하지 않고도, 상기 제2 도전층을 패터닝하는 것만으로 드레인 전극(5d)과 게이트 전극(3g)을 전기적으로 접속할 수 있다.
또한, 상기 구성에 따르면, 드레인 전극(5d)과 게이트 전극(3g)을 일체화할 수 있기 때문에, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)를 평면에서 보아 겹치도록 배치할 수 있다.
따라서, 절연 기판(2) 위에 형성되는 산화물 TFT 소자(3)와 a-SiTFT 소자(5)의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판(1)을 실현할 수 있다.
도 3의 (d)는, 톱 게이트형으로 형성된 산화물 TFT 소자(3)와, 보텀 게이트형으로 형성된 a-SiTFT 소자(5)가 구비되고, a-SiTFT 소자(5)의 게이트 전극(5g)은 제1 도전층으로 형성되고, a-SiTFT 소자(5)의 소스 드레인 전극층(5s·5d)과 산화물 TFT 소자(3)의 소스 드레인 전극층(3s·3d)은 동일한 도전층인 제2 도전층으로 형성되고, 산화물 TFT 소자(3)의 게이트 전극(3g)은, 제3 도전층으로 형성되어 있는 회로 기판(1)을 나타낸다.
도 3의 (d)에서는, 절연 기판(2) 위에 설치된 TFT 소자(3·5)에 구비된 반도체층의 재질이 상이한 경우를 나타내고 있지만, 상기 반도체층이 동일층으로 형성되어 있어도 좋으며, 상기 구성에 따르면, TFT 소자(3) 및 TFT 소자(5)의 소스 드레인 전극(3s·3d·5s·5d)을 공유화할 수 있으므로, TFT 소자(3) 및 TFT 소자(5)를 구동하기 위해 필요한 배선의 수를 줄일 수 있다.
또한, TFT 소자(3) 및 TFT 소자(5)의 소스 드레인 전극(3s·3d·5s·5d)을 공유화함으로써, TFT 소자(3)와 TFT 소자(5)를 평면에서 보아 일부가 겹치는 구성으로 할 수도 있다.
따라서, 절연 기판(2) 위에서의 TFT 소자(3·5) 및 배선의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판(1)을 실현할 수 있다.
또한, 도 3의 (d)에 도 도시되어 있는 바와 같이, TFT 소자(3)의 산화물 반도체층(3h)의 상층에는 게이트 전극(3g)이, TFT 소자(5)의 수소화 비정질 실리콘층(5h)의 하층에는 게이트 전극(5g)이 형성되어 있고, 도시하지 않지만, 게이트 전극(5g)과 동일층으로 형성되는 차광막을 TFT 소자(3)의 하부에, 게이트 전극(3g)과 동일층으로 형성되는 차광막을 TFT 소자(5)의 상부에 각각 설치할 수 있다.
따라서, 상기 구성에 따르면, 회로 기판(1)의 상하 양방향으로부터의 광이 반도체층(3h·5h)에 입사되지 않도록, 게이트 전극(3g·5g), 및 도 3의 (d)에는 도시하지 않은 차광막을 이용해서 차광할 수 있는 구성으로 되어 있다.
또한, 상기 각각의 차광막은, 차광 목적으로 해서 형성되기 때문에, 게이트 전극(3g·5g)과 전기적으로 접속되지 않아도 된다.
회로 기판을, 예를 들면, 액정 표시 장치의 액티브 매트릭스 기판으로서 이용했을 경우에는, 종래에는, 일반적으로 상기 액티브 매트릭스 기판과 대향 배치되는 대향 기판측에 설치된 블랙 매트릭스를 이용하여, 상기 반도체층에 입사되는 광을 차광하고 있었기 때문에, 상기 양쪽 기판의 접합 어긋남을 커버할 수 있도록 큰 마진이 필요하여, 그만큼 액정 표시 장치의 개구율이 떨어지게 되어 있었다.
한편, 상술한 바와 같은 게이트 전극(3g·5g) 및 상기 차광층을 이용해서 차광하는 구성에 따르면, 포토레지스트 공정과 동일한 정밀도로 위치 정렬이 가능해지기 때문에, 종래와 같이 큰 마진이 불필요해지고, 그만큼 액정 표시 장치의 개구율을 높일 수 있다.
또한, 상기 구성에 따르면, 상기 반도체층에 대하여, 보다 가까운 부위에서 차광을 행할 수 있는 구성이기 때문에, 경사 광의 차광에도 우수하다.
또한, 도 3에 나타낸 회로 기판(1)에 탑재 가능한 다른 TFT 소자의 구조는, 일례에 지나치지 않으며, 그 밖의 구조도 취할 수 있음은 물론이다. 또한, 도 3에서는, TFT 소자로서, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)를 예로 들어 설명하고 있지만, 이것에 한정되지 않고, 다른 반도체층을 구비한 TFT 소자이어도 좋고, 회로 기판(1)에 구비된 복수의 TFT 소자의 반도체층이 동일층에 의해 형성된 경우이어도 된다.
〔실시 형태 2〕
다음으로, 도 4 내지 도 7에 기초하여, 본 발명의 제2 실시 형태에 대해서 설명한다. 본 실시 형태는, 표시 영역(R1)이 구비된 TFT 기판(11)(액티브 매트릭스 기판)에 관한 것으로, 표시 영역(R1)에는 매트릭스 형상으로 배치된 복수의 화소가 구비되고, 상기 각 화소에는, 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 산화물 화소 TFT 소자(8)(제1 TFT 소자)가 설치되어 있고, 또한, 상기 복수의 화소의 적어도 일부 화소에는, 산화물 TFT 소자(3)와 a-SiTFT 소자(5)와 용량 소자(7)로 이루어지는 광 센서 회로가 설치되어 있는 점에서 실시 형태 1과는 다르며, 기타의 구성에 대해서는 실시 형태 1에서 설명한 바와 같다. 설명의 편의상, 상기의 실시 형태 1의 도면에 나타낸 부재와 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 붙이고 그 설명을 생략한다.
(광 센서 회로를 구비한 표시 장치의 구성)
본 실시 형태에서는, 표시 장치의 일례로서, TFT 기판(11)을 구비한 액정 표시 장치를 예로 들어 설명을 하지만, 이것에 한정되지는 않는다.
도 4는, TFT 기판(11)의 개략 구성을 도시하는 블록도다.
도 5는, TFT 기판(11)의 표시 영역(R1)에서의 1 화소의 회로 구성을 도시하는 회로도다.
도 4에 도 도시되어 있는 바와 같이, TFT 기판(11)에는, 표시 영역(R1)이 구비되어 있고, 표시 영역(R1)에는, 매트릭스 형상으로 배치된 복수의 화소가 구비되어 있다.
그리고, 도 5에 도시한 바와 같이 각 화소의 하부에는, 실시 형태 1에서 이미 설명한 산화물 TFT 소자(3)와 a-SiTFT 소자(5)와 용량 소자(7)로 이루어지는 광 센서 회로가 설치되어 있고, 각 화소에서의 상기 광 센서 회로가 설치되어 있는 영역의 상부에는, 게이트 배선(Gn) 및 소스 배선(Sm)이 교차하도록 형성되어 있다.
게이트 배선(Gn)과 소스 배선(Sm)의 교차 위치에는 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서의 산화물 화소 TFT 소자(8)와, 산화물 화소 TFT 소자(8)의 드레인 전극에 전기적으로 접속된 보조 용량(보조 용량 소자)(18) 및 액정 용량(19)을 형성하는 화소 전극이 형성되어 있다. 또한, 상기 각 화소의 보조 용량(18)은, 보조 용량선(Csn)에 접속되어 있다.
TFT 기판(11)의 표시 영역(R1)에는, 도 5에 도시한 바와 같은 회로 구성을 갖는 각 화소가 매트릭스 형상으로 전체 면에 배치되어 있고, 예를 들면, 인접한 3개의 화소를 풀 컬러 표시에 대응한 R(적), G(녹), B(청)의 표시에 할당할 수 있다.
또한, 본 실시 형태에서는, 광 센서 회로는 모든 화소에 설치하고 있지만, 특정한 색(예를 들면, 청색)을 표시하는 화소마다 설치해도 좋고, 복수의 화소에 걸쳐서 설치되어도 좋으며, 상기 광 센서 회로의 수는, 광 검출을 위해 요구되는 해상도와의 비율에 따라 결정하면 된다.
또한, 본 실시 형태에서는, 소스 배선(Sm)과 상술한 AMP 전원 공급 버스 라인(Vsm)과 상술한 광 센서 출력 버스 라인(Vom)은, 모두 별도로 설치하고 있지만, 각 화소에서의 개구율을 향상시키기 위해서, 필요에 따라서 소스 배선(Sm)과 상기AMP 전원 공급 버스 라인(Vsm)을 공통화하고, 소스 배선(Sm)에 인접하는 소스 배선(Sm+1)과 상기 광 센서 출력 버스 라인(Vom+1)을 공통화해도 좋다.
또한, 도 4에 도시되어 있는 바와 같이, TFT 기판(11)에서의 표시 영역(R1)의 주변 영역에는, 표시용 주사 신호선 구동 회로(12), 표시용 영상 신호선 구동 회로(13), 센서 주사 신호선 구동 회로(14), 센서 판독 회로(15), 센싱 화상 처리부(16), 및 전원 회로(17)가 구비되어 있다.
또한, TFT 기판(11)의 상기 주변 영역에 설치되는 각 구동 회로의 회로 소자의 적어도 일부는, 상기 표시 영역(R1)에 설치되는 각 소자의 형성과 함께 모놀리식으로 형성해도 좋다.
본 실시 형태에서는, 표시용 주사 신호선 구동 회로(12), 표시용 영상 신호선 구동 회로(13), 센서 주사 신호선 구동 회로(14) 및 센서 판독 회로(15)는, 상기 표시 영역(R1)에 설치되는 각 소자의 형성과 함께 모놀리식으로 형성하고, 센싱 화상 처리부(16)와 전원 회로(17)는, TFT 기판(11)에 외장으로 실장했지만, 이것에 한정되지는 않는다.
또한, "모놀리식으로 형성"이란, 물리적 프로세스 및 화학적 프로세스 중 적어도 한쪽에 의해, 절연 기판(2) 위에 직접적으로 회로 소자가 형성되는 것을 의미하며, 반도체 회로가 모듈로서 유리 기판에 실장되는 것을 포함하지 않는다.
또한, 도시하지 않지만, TFT 기판(11)을 구비한 액정 표시 장치가, VA(Vertical Alignment) 모드의 액정 표시 장치일 경우, 대향 기판에는, 공통 전극 및 R(적), G(녹), B(청)의 컬러 필터가 설치되어 있다. 또한, 본 발명은, 액정 모드의 제약을 받지 않기 때문에, TN(Twisted Nematic) 모드에도 적용할 수 있고, 또한, 공통 전극이 TFT 기판(11)측에 설치된 횡전계 인가 방식이라고도 불리는 IPS(In-Plane Switching) 모드에도 적용할 수 있다.
표시용 주사 신호선 구동 회로(12)는, 게이트 배선(Gn)을 이용하여, 표시 영역(R1)에 매트릭스 형상으로 배치된 복수의 화소를 1행씩 선택적으로 주사하는 주사 신호를 생성한다. 표시용 영상 신호선 구동 회로(13)는, 소스 배선(Sm)을 이용하여, 상기 각 화소에 영상 신호를 공급한다.
센서 주사 신호선 구동 회로(14)는, 표시 영역(R1)에 매트릭스 형상으로 배치된 복수의 화소의 각 화소마다 설치된 산화물 TFT 소자(3)와 a-SiTFT 소자(5)와 용량 소자(7)로 이루어지는 광 센서 회로를 1행씩 선택해서 구동하고, 센서 판독 회로(15)는, 상기 AMP 전원 공급 버스 라인(Vsm)을 이용하여, 상기 광 센서 회로에 일정 전위의 상기 전원 전압(VDD)을 공급함과 함께, 상기 광 센서 출력 버스 라인(Vom)을 이용하여, 광 검출 신호를 상기 광 센서 회로로부터 읽어낸다.
센싱 화상 처리부(16)는, LSI(Large Scale Integrated Circuit) 및 PC(Programmable Controler) 등에 의해 구성되어, 메모리된 화상 처리 프로그램에 따라서, 상기 광 센서 회로가 출력한 광 검출 신호로부터, 원고의 스캔 화상, 혹은 상기 액정 표시 장치의 표시 영역(R1)에 대한 손가락 또는 포인팅 펜의 위치 등의 정보를 생성한다.
또한, 전원 회로(17)는, 각 회로(12 내지 16)에, 각각 필요한 전원 전압을 공급한다.
또한, 상기 액정 표시 장치의 구성은, 상술한 구성에 한정되지 않고, 센서 주사 신호선 구동 회로(14) 또는 센서 판독 회로(15)는, 다른 회로, 구체적으로는 표시용 주사 신호선 구동 회로(12) 또는 표시용 영상 신호선 구동 회로(13) 등에 기능으로서 포함되어 있어도 좋고, 센서 판독 회로(15)가, 센싱 화상 처리부(16)의 기능에 포함되어 있어도 상관없다.
(각 화소마다 구비된 스위칭 소자로서 제1 TFT 소자의 구성)
도 6은, TFT 기판(11)의 각 화소마다 구비된 스위칭 소자로서의 산화물 화소 TFT 소자(8)의 구성을 도시하는 단면도다.
도시되어 있는 바와 같이, TFT 기판(11)의 각 화소마다 구비된 스위칭 소자로서의 산화물 화소 TFT 소자(8)는, 산화물 반도체층(8h) 위에 제1 게이트 절연층(4)을 개재해서 형성된 게이트 전극(8g)이, 산화물 반도체층(8h)과 전기적으로 접속되어 있는 소스 드레인 전극층(8s·8d)보다 상층에 배치하도록 톱 게이트형으로 형성되어 있다.
또한, 산화물 화소 TFT 소자(8)에 구비된 산화물 반도체층(8h)은, 상술한 산화물 TFT 소자(3)에 구비된 산화물 반도체층(3h)과 동일층이며, 게이트 전극(8g)은 게이트 전극(3g)과, 소스 드레인 전극층(8s·8d)은 소스 드레인 전극층(3s·3d)과 각각 동일층이다.
또한, 산화물 화소 TFT 소자(8)의 드레인 전극(8d)에 전기적으로 접속된 보조 용량(18)이 형성되어 있다.
보조 용량(18)은, 게이트 전극(5g·8g)과 동일층으로 형성된 보조 용량 전극(18a)과, 제2 게이트 절연층(6)과, 보조 용량 전극(18a)과 평면에서 보아 겹치도록 형성된 보조 용량 대향 전극(18b)으로 구성되어 있다. 또한, 보조 용량 대향 전극(18b)은, 소스 드레인 전극층(5s·5d)과 동일층으로 형성되고, 제1 게이트 절연층(4) 및 제2 게이트 절연층(6)에 형성된 컨택트홀을 통해 산화물 화소 TFT 소자(8)의 드레인 전극(8d)에 전기적으로 접속되어 있다.
또한, 보조 용량 대향 전극(18b) 위에는, 패시베이션막(20)이 형성되어 있고, 패시베이션막(20) 위에는 화소 전극(21)이 형성되어 있고, 화소 전극(21)과 보조 용량 대향 전극(18b)은, 패시베이션막(20)에 형성된 컨택트홀을 통해 전기적으로 접속되어 있다.
또한, 본 실시 형태에서는, 보조 용량(18)의 보조 용량 대향 전극(18b)을 소스 드레인 전극층(5s·5d)과 동일층으로 형성하고 있지만, 소스 드레인 전극층(8s·8d)과 동일층으로 형성할 수도 있고, 이 경우에는, 보조 용량 전극(18a)과 보조 용량 대향 전극(18b)의 사이에는, 제1 게이트 절연층(4)이 협지되어 보조 용량(18)을 구성한다. 나아가, 보조 용량(18)의 보조 용량 대향 전극(18b)은, 화소 전극(21)과 동일층으로 형성할 수도 있다.
상기 구성에 따르면, 상기 각 화소에는, 채널층의 사이즈를 크게 하지 않아도, 비교적 높은 이동도를 얻을 수 있는 산화물 반도체층(8h)을 채널층으로서 구비하고 있는 산화물 화소 TFT 소자(8)가 형성되어 있는 구성으로 되어 있다.
따라서, 상기 각 화소에 구비된 산화물 화소 TFT 소자(8)의 사이즈를 작게 형성할 수 있기 때문에, 상기 각 화소에서, 광을 투과할 수 있는 영역의 비를 나타내는 개구율이 높은 TFT 기판(11)을 실현할 수 있다.
또한, 상기 구성에 따르면, 상기 광 센서 회로에도 채널층의 사이즈를 크게 하지 않아도 비교적 높은 이동도를 얻을 수 있는 산화물 반도체층(3h)을 채널층으로서 구비하고 있는 산화물 TFT 소자(3)를 구비하고 있기 때문에, 상기 광 센서 회로가 구비된 화소에서의 광 센서 회로의 점유 면적을 작게 할 수가 있어, 개구율이 높은 TFT 기판(11)을 실현할 수 있다.
이러한 높은 개구율을 갖는 TFT 기판(11)을 이용하여, 예를 들면, 백라이트를 구비한 액정 표시 장치를 제작했을 경우, 상기 백라이트의 광량을 삭감할 수 있으므로, 결과적으로 저소비 전력화를 실현할 수 있다.
또한, 이러한 TFT 기판(11)을 이용함으로써, 광 센서 기능을 갖춘 액정 표시 장치, 즉, 터치 패널(에어리어 센서) 기능을 갖춘 터치 패널 일체형 액정 표시 장치를 실현할 수 있다.
또한, TFT 기판(11)의 각 화소에는 각 화소에 인가된 전압을 프레임 주기 동안, 감쇠 없이 유지하기 위한 보조 용량(18)이 구비되어 있고, 보조 용량(18)은, 산화물 TFT 소자(3), a-SiTFT 소자(5), 용량 소자(7) 및 산화물 화소 TFT 소자(8)의 제조 공정과 동일한 제조 공정에 의해 형성된다.
따라서, 보조 용량(18)을 구비한 TFT 기판(11)을, 보조 용량(18)을 만들어 넣기 위한 별도의 제조 공정을 추가하지 않고 제작할 수 있다.
또한, TFT 기판(11)의 표시 영역(R1)의 주변 영역에, 표시 영역(R1)에 설치되는 각 소자의 형성과 함께 모놀리식으로 형성한 표시용 주사 신호선 구동 회로(12), 표시용 영상 신호선 구동 회로(13), 센서 주사 신호선 구동 회로(14) 및 센서 판독 회로(15)에 구비되는 TFT 소자도, 채널층의 사이즈를 크게 하지 않아도 비교적 높은 이동도를 얻을 수 있는 산화물 반도체층(3h·8h)을 채널층으로서 구비하고 있는 산화물 TFT 소자(3·8)로 형성하는 것이 바람직하다.
상기 구성에 따르면, TFT 기판(11)의 표시 영역(R1)의 주변 영역에서의 상기 각 회로(12 내지 15)의 형성 영역을 작게 할 수 있기 때문에, 프레임 영역이 축소된 TFT 기판(11)을 실현할 수 있다.
(TFT 기판의 제조 방법)
이하, 도 7에 기초하여, TFT 기판(11)의 제조 방법에 대해, 간소화를 위한 포인트를 중심으로 해서 이하에 설명한다.
도 7은, TFT 기판(11)의 제조 공정을 순서대로 나타내는 공정도면이다.
또한, 도 7에서는, 산화물 화소 TFT 소자(8)와 동일한 재료 및 동일한 제조 공정으로 동시에 형성되는 산화물 TFT 소자(3)와, 보조 용량(18)과 동일한 재료 및 동일한 제조 공정으로 동시에 형성되는 용량 소자(7)는, 도시를 생략한다.
도 7의 (a)에 도시한 바와 같이, 절연 기판(2) 위에, 소스 드레인 전극층(8s·8d)을 형성한 후, 소정의 형상으로 패터닝하여, 산화물 화소 TFT 소자(8)의 소스 전극(8s)과 드레인 전극(8d)을 형성했다(공정 A).
다음으로, 도 7의 (b)에 도시한 바와 같이, 산화물 화소 TFT 소자(8)의 채널층이 되는 산화물 반도체층(8h)을 전체 면에 성막한 후, 소정의 형상으로 패터닝하여, 소스 전극(8s) 및 드레인 전극(8d)과 전기적으로 접속된 산화물 반도체층(8h)을 형성했다(공정 B).
그리고, 도 7의 (c)에 도시한 바와 같이, 제1 게이트 절연층(4)을 전체 면에 성막했다(공정 C). 제1 게이트 절연층(4)으로는, 예를 들면, SiO2나 SiNx 등을 이용할 수 있는데, 이것들에 한정되지는 않는다. 또한, 필요에 따라서, 예를 들면, CMP(Chemical Mechanical Polishing) 등의 제1 게이트 절연층(4)의 평탄화 공정을 행해도 된다.
다음으로, 도 7의 (d)에 도시한 바와 같이, 산화물 화소 TFT 소자(8)의 게이트 전극(8g)과 보조 용량(18)의 보조 용량 전극(18a)과 a-SiTFT 소자(5)의 게이트 전극(5g)을, 동일한 도전층을 이용해서 소정의 패턴으로 형성했다(공정 D).
다음으로, 도 7의 (e)에 도시한 바와 같이, 제2 게이트 절연층(6)을 전체 면에 성막했다(공정 E). 제2 게이트 절연층(4)으로는, 예를 들면, SiO2나 SiNx 등을 이용할 수 있는데, 이것들에 한정되지는 않는다. 또한, 필요에 따라서, 예를 들면 CMP(Chemical Mechanical Polishing) 등의 제2 게이트 절연층(6)의 평탄화 공정을 행해도 된다.
그리고, 도 7의 (f)에 도시한 바와 같이, 비정질 실리콘층을 전체 면에 성막한 후, 수소화 처리를 행하여 수소화 비정질 실리콘층(5h)으로 하고, 수소화 비정질 실리콘층(5h)을 게이트 전극(5g)과 평면에서 보아 중첩되도록 소정의 형상으로 패터닝했다(공정 F).
그리고, 도 7의 (g)에 도시한 바와 같이, 컨택트홀(CH1·CH2)을 형성하기 위해, 제1 게이트 절연층(4) 및 제2 게이트 절연층(6)을 에칭했다(공정 G).
다음으로, 도 7의 (h)에 도시한 바와 같이, 소스 드레인 전극층(5s·5d)을 형성한 후, 소정의 형상으로 패터닝하여, a-SiTFT 소자(5)의 소스 전극(5s) 및 드레인 전극(5d)과 함께, 보조 용량(18)의 보조 용량 대향 전극(18b)을 형성했다(공정 H). 또한, a-SiTFT 소자(5)의 소스 전극(5s) 및 드레인 전극(5d)은, 수소화 비정질 실리콘층(5h)과 전기적으로 접속되도록 형성되어 있다.
또한, 상기 공정 H에서, 보조 용량 대향 전극(18b)은, 컨택트홀(CH1)을 통해 산화물 화소 TFT 소자(8)의 드레인 전극(8d)과 전기적으로 접속되어 있고, a-SiTFT 소자(5)의 드레인 전극(5d)은, 컨택트홀(CH2)을 통해, a-SiTFT 소자(5)의 게이트 전극(5g)과 전기적으로 접속되어 있다.
다음으로, 도 7의 (i)에 도시한 바와 같이, 패시베이션막(20)을 전체 면에 성막했다(공정 I). 패시베이션막(20)으로는, 예를 들면, SiO2이나 SiNx 등 무기막을 이용할 수도 있지만, 아크릴 수지를 주성분으로 하는 패터닝이 가능한 감광성 유기 절연막을 이용할 수도 있다. 나아가, 유기·무기 하이브리드막 등을 이용할 수 있는데, 이것들에 한정되는 것은 아니다. 또한, 본 실시 형태에서는, 패시베이션막(20)으로서 무기막을 이용했다.
그리고, 도 7의 (j)에 도시한 바와 같이, 컨택트홀(CH3)을 형성하기 위해서 패시베이션막(20)을 에칭했다(공정 J). 또한, 패시베이션막(20)으로서 감광성 유기 절연막을 이용했을 경우에는, 노광·현상에 의한 패터닝이 가능하기 때문에, 컨택트홀(CH3)을 형성하기 위한 상기 공정 J는 생략할 수 있다.
마지막으로, 도 7의 (k)에 도시한 바와 같이, 화소 전극층을 형성한 후, 소정의 형상으로 패터닝하여 화소 전극(21)을 형성했다(공정 K). 또한, 화소 전극(21)은, 컨택트홀(CH3)을 통해, 산화물 화소 TFT 소자(8)의 드레인 전극(8d)과 전기적으로 접속된 보조 용량 대향 전극(18b)과 전기적으로 접속되어 있다. 화소 전극(21)으로는, 투과형 액정 표시 장치의 경우에는, ITO나 IZO 등을 이용할 수 있고, 반투과형 또는 반사형 액정 표시 장치의 경우에는, Al 등을 이용할 수 있다.
상술한 TFT 기판(11)의 제조 방법에 따르면, 제조 공정 도중을 포함해서, 산화물 반도체층(3h·8h)과 수소화 비정질 실리콘층(5h)은, 일체 접촉하지 않도록 되어 있다.
즉, 수소화 비정질 실리콘층(5h)과 산화물 반도체층(3h·8h)의 사이에는, 제조 공정 도중을 포함해서, 항상 제1 게이트 절연층(4), 제2 게이트 절연층(6) 및 게이트 전극층(3g·8g)이 존재하도록 되어 있기 때문에, 수소화 비정질 실리콘층(5h) 중의 수소가 산화물 반도체층(3h·8h)에 미치는 악영향을 억제할 수 있도록 되어 있다.
따라서, 상기 제조 방법에 따르면, 산화물 반도체층(3h·8h)을 채널층으로서 구비한 산화물 TFT 소자(3) 및 산화물 화소 TFT 소자(8)의 소자 특성의 열화를 억제할 수 있다.
〔실시 형태 3〕
다음으로, 도 8 내지 도 10에 기초하여, 본 발명의 제3 실시 형태에 대해서 설명한다. 본 실시 형태는, 광 센서 소자의 역할을 담당하는 수소화 비정질 실리콘층(5h)을 채널층으로서 구비한 a-SiTFT 소자(5a)와, 각 화소마다 구비된 스위칭 소자의 역할을 담당하는 산화물 반도체층(8h)을 채널층으로서 구비한 산화물 화소 TFT 소자(8a)와의 게이트 전극이 공유화되어 있는 동시에, 화소 전극(21)과 전기적으로 접속되어 있는 산화물 화소 TFT 소자(8a)에 구비된 산화물 반도체층(8h) 및 소스 드레인 전극층(8s·8d)은, 광 센서 회로를 구성하는 a-SiTFT 소자(5a)에 구비된 수소화 비정질 실리콘층(5h) 및 상기 소스 드레인 전극층(5s·5d)과, 평면에서 보아 적어도 일부가 겹치도록 형성되어 있는 점에서 실시 형태 2와는 다르며, 기타의 구성에 대해서는 실시 형태 2에서 설명한 바와 같다. 설명의 편의상, 상기의 실시 형태 2의 도면에 나타낸 부재와 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 붙이고 그 설명을 생략한다.
도 8은, 본 실시 형태의 TFT 기판의 1 화소의 회로 구성을 도시하는 회로도다.
도시되어 있는 바와 같이, 본 실시 형태에서는, 각 화소마다 구비된 스위칭 소자로서의 산화물 화소 TFT 소자(8a)의 구동 타이밍과, 광 센서 소자로서의 a-SiTFT 소자(5a)의 구동 타이밍을 일치시킴으로써, 산화물 화소 TFT 소자(8a)를 구동시키는 신호가 공급되는 게이트 배선(Gn)과, a-SiTFT 소자(5a)를 구동시키는 신호가 공급되는 포토다이오드 리셋용 배선(Vrstn)이 공통화되어 1개로 되어 있는 구성이다.
즉, 센서 주사 신호선 구동 회로(14)로부터 포토다이오드 리셋용 배선(Vrstn)을 통해 공급되는 리셋 신호(RST)의 하이 레벨의 타이밍과, 표시용 주사 신호선 구동 회로(12)로부터 게이트 배선(Gn)을 통해 공급되는 주사 신호의 하이 레벨의 타이밍은, 일치하도록 설정되어 있는 구성이다.
따라서, 상기 구성에 따르면, 1개로 되어 있는 배선(Vrstn/Gn)에 공급되는 하나의 신호로 산화물 화소 TFT 소자(8a)와 a-SiTFT 소자(5a)를 구동할 수 있다.
도 9는, 본 실시 형태의 TFT 기판의 각 화소마다 구비된 광 센서 소자로서의 a-SiTFT 소자(5a)와, 스위칭 소자로서의 산화물 화소 TFT 소자(8a)와, 보조 용량(18)의 구성을 도시하는 단면도다.
도시되어 있는 바와 같이, 본 실시 형태의 TFT 기판에서는, 광 센서 소자의 역할을 담당하는 수소화 비정질 실리콘층(5h)을 채널층으로서 구비한 a-SiTFT 소자(5a)는, 보텀 게이트형으로 형성되어 있고, 한편, 각 화소마다 구비된 스위칭 소자의 역할을 담당하는 산화물 반도체층(8h)을 채널층으로서 구비한 산화물 화소 TFT 소자(8a)는, 톱 게이트형으로 형성되어 있고, a-SiTFT 소자(5a)의 게이트 전극(5g)과 산화물 화소 TFT 소자(8a)의 게이트 전극(8g)은, 공유화되어 하나의 게이트 전극(5g·8g)으로 형성되어 있는 구성이다. 게이트 전극(5g·8g)은, 상술한 1개로 되어 있는 배선(Vrstn/Gn)과 동일층에 의해 형성되어, 전기적으로 접속되어 있다.
또한, 화소 전극(21)과 전기적으로 접속되어 있는 산화물 화소 TFT 소자(8a)에 구비된 산화물 반도체층(8h) 및 소스 드레인 전극층(8s·8d)은, 광 센서 회로를 구성하는 a-SiTFT 소자(5a)에 구비된 수소화 비정질 실리콘층(5h) 및 상기 소스 드레인 전극층(5s·5d)과, 평면에서 보아 겹치도록 형성되어 있다.
도 10의 (a)는, 실시 형태 2의 TFT 기판(11)에서의 개구부의 평면도를 나타내고, 도 10의 (b)는, 본 실시 형태의 TFT 기판(11a)에서의 개구부의 평면도를 나타낸다.
도 10의 (a)에 도시되어 있는 바와 같이, 실시 형태 2의 TFT 기판(11)에서는, 산화물 화소 TFT 소자(8)와 a-SiTFT 소자(5)는, 평면에서 보아 겹치도록 형성되어 있지 않기 때문에, 1 화소 내에서, 산화물 화소 TFT 소자(8)와 a-SiTFT 소자(5)는, 각각 별도의 영역을 차지하도록 형성되어 있다.
한편, 도 10의 (b)에 도시되어 있는 바와 같이, 본 실시 형태의 TFT 기판(11a)에서는, 산화물 화소 TFT 소자(8a)와 a-SiTFT 소자(5a)는, 평면에서 보아 겹치도록 형성되어 있기 때문에, 1 화소 내에서, a-SiTFT 소자(5a)의 하부에 형성되는 산화물 화소 TFT 소자(8a)의 형성 면적만큼, 화소 전극(21)의 형성 면적을 넓힐 수 있다. 또한, 상기 구성에 따르면, 게이트 배선(Gn)과, 포토다이오드 리셋용 배선(Vrstn)이 공통화되어 1개로 되어 있기 때문에, 상기 배선이 별도로 설치된 도 10의 (a)에 도시하는 구성에 비하면, 1 화소 내에서 배선의 형성 면적을 작게 할 수 있다.
따라서, 본 실시 형태의 TFT 기판(11a)에서는, 배선이나 소자의 형성 면적을 축소화시킴으로써, 개구율이 높은 TFT 기판(11a)을 실현시키고 있다.
또한, 본 실시 형태에서는, 상기 광 센서 회로를 구성하는 a-SiTFT 소자(5a)와 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 설치된 산화물 화소 TFT 소자(8a)가, 평면에서 보아 겹치도록 형성되고, 상기 a-SiTFT 소자(5a)와 상기 광 센서 회로를 구성하는 산화물 TFT 소자는, 평면에서 보아 중첩되지 않도록 형성되어 있을 경우를 예로 들었지만, 이것에 한정되지 않고, 예를 들면, 상기 광 센서 회로를 구성하는 a-SiTFT 소자(5a)와 산화물 TFT 소자를 평면에서 보아 중첩되도록 형성하고, 상기 광 센서 회로를 구성하는 a-SiTFT 소자(5a)와 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 설치된 산화물 화소 TFT 소자(8a)는, 평면에서 보아 중첩되지 않도록 형성할 수도 있다.
〔실시 형태 4〕
다음으로, 도 11 내지 도 16에 기초하여, 본 발명의 제4 실시 형태에 대해서 설명한다. 본 실시 형태는, 수소화 비정질 실리콘층(5h)을 채널층으로서 구비한 a-SiTFT 소자(5)를 구비한 보호 회로를 갖는 액정 표시 장치에 대해 기재되어 있는 점에서 실시 형태 1 내지 3과는 다르며, 기타의 구성에 대해서는 실시 형태 1 내지 3에서 설명한 바와 같다. 설명의 편의상, 상기의 실시 형태 2의 도면에 나타낸 부재와 동일한 기능을 갖는 부재에 대해서는, 동일한 부호를 붙이고 그 설명을 생략한다.
(표시 장치의 구성)
도 11은, 보호 회로가 구비된 본 실시 형태의 TFT 기판(11b)의 개략적 구성을 도시하는 블록도다. TFT 기판(11b)은, 표시 영역(R1)(표시 영역(R1)에는, 광 센서 회로는 형성되어 있지 않는 것으로 한다)과, 표시용 주사 신호선 구동 회로(23)와, 표시용 영상 신호선 구동 회로(24)와, 각 구동 회로(23·24)에 필요한 전원 전압을 공급하는 전원 회로(25)를 구비하고 있다. 또한, TFT 기판(11b)의 구성은, 도 11에 나타내는 일 구성예에 한정되지 않는다.
TFT 기판(11b)에서의 상기 표시 영역(R1)의 주변 영역에는, 표시 영역(R1)에 형성되어 있는 화소 전극(미도시)과 전기적으로 접속되어 있는 산화물 화소 TFT 소자(미도시)를 외래 노이즈 등으로부터 보호하기 위한 보호 회로가 구비되어 있고, 상기 보호 회로에는, 수소화 비정질 실리콘층을 채널층으로서 구비한 a-SiTFT 소자(미도시)가 구비되어 있다.
도 12는, 도 11에 도시한 영역(Sa) 내에 들어 있는 보호 회로(26) 및 표시 영역(R1) 내에 형성된 화소 회로(28)의 회로 구성을 도시하는 회로도다.
본 실시 형태의 TFT 기판(11b)에는, 예를 들면, 화소 회로(28)의 화소 구동용 TFT 소자(29)(산화물 화소 TFT 소자)를 회로적으로 보호하는 보호 회로(26)가 구비되어 있고, 보호 회로(26)에는, 예를 들면, 다이오드(27)로서 기능하는 TFT 소자(a-SiTFT 소자)가 구비되어 있는 구성이다. 화소 구동용 TFT(29)(산화물 화소 TFT 소자)는 산화물 TFT로 이루어지고, TFT 소자(a-SiTFT 소자)는, a-SiTFT로 이루어진다.
즉, 고저항이 필요한 소자(예: 보호 소자)에는 a-SiTFT를 이용하고, 저저항(고 이동도)이 바람직한 소자(예: 화소 구동용 TFT 소자)에는 산화물 반도체를 이용하고 있다.
보다 구체적으로는, 도 12에 도시한 바와 같이, 보호 회로(26)는, 순방향이 서로 역방향인 다이오드(27)를 병렬로 접속해서 구성한 쌍방향 다이오드이며, 모든 게이트 배선(Gn)에 대하여 1개씩 설치되어 있다. 이러한 보호 회로(26)는, 다이오드 쇼트링이라고도 불리고 있다. 보호 회로(26)의 일단은, 게이트 배선(Gn)에 접속되고, 타단은, 예를 들면 접지선(GND)에 접속되어 있다.
이에 의해, 정전기 등에 의한 과대한 전압이 게이트 배선(Gn)에 인가되어도, 게이트 배선(Gn)과 접지선(GND)의 사이에, 신속하게 방전 패스를 형성할 수 있기 때문에, 화소 회로(28)를 구성하는 화소 구동용 TFT 소자(29) 등을 과대한 전압으로부터 보호할 수 있다. 그와 같이, 쌍방향 다이오드는, 정부 양극성의 과대한 전압에 대응할 수 있다.
또한, 도 13에 도시한 바와 같이, 보호 회로(26)를, 서로 인접하는 게이트 배선(Gn)과 게이트 배선(Gn+1)을 접속하도록 설치할 수도 있다. 이 경우에는, 1개의 게이트 배선(Gn)에 인가된 과대한 전압을, 다른 게이트 배선에 분산시킬 수 있기 때문에, 마찬가지로 화소 회로(28)를 보호할 수 있다.
(보호 회로의 TFT를 a-SiTFT로 하는 의의)
상술한 바와 같이, 보호 회로(26)의 다이오드(27)로서 기능하는 TFT를 a-SiTFT로 하고 있다. 이것은, 보호 회로(26)의 점유 면적을 작게 해서, TFT 기판(11b)의 프레임 사이즈를 작게 하는 데도 유효하다.
산화물 TFT는, a-SiTFT에 비해 온 저항이 1자리 작다는 특성을 가지고 있다. 이 때문에, 도 12의 보호 회로(26)에 산화물 TFT를 이용했을 경우에는, 게이트 배선(Gn)으로부터 접지선(GND) 간에 전류의 리크가 발생할 우려가 있고, 도 13의 보호 회로(26)에 산화물 TFT를 이용했을 경우에는, 인접하는 게이트 배선 간에 전류의 리크가 발생할 우려가 있다.
따라서, 보호 회로(26)의 다이오드(27)로서 산화물 TFT를 이용하고자 하면, 도 15에 도시한 바와 같이, 산화물 TFT의 채널 길이(L 길이)를 크게 하고, 그것에 의해 산화물 TFT의 상기 온 저항을 크게 할 것이 필요해진다. 이 때문에, 산화물 TFT의 사이즈가 커지지 않을 수 없으므로, TFT 기판(11b)의 협소 프레임화에 지장을 초래한다.
또한, TFT 기판(11b)의 협소 프레임화를 우선시하여, 보호 회로(26)를 설치하지 않을 경우에는, 화소 회로(28)에서 절연 파괴 등이 발생하여, TFT 기판(11b)의 제조 수율이 저하한다.
본 실시 형태에서는, TFT 기판(11b)의 각 화소의 스위칭 소자나, 혹은, 이 스위칭 소자와 동일한 절연 기판 위에 모놀리식으로 형성된 표시용 주사 신호선 구동 회로(23), 표시용 영상 신호선 구동 회로(24)에 포함되는 트랜지스터 소자와 같이, 주된 동작을 행하는 트랜지스터 소자를 산화물 TFT로 했기 때문에, 응답성 또는 구동 능력을 높일 수 있다.
또한, 보호 회로(26)를 구성하는 트랜지스터 소자를 a-SiTFT로 했기 때문에, TFT 기판(11b)의 협소 프레임화를 도모할 수 있어, 표시 장치의 소형화에 기여한다.
또한, 보호 회로(26)는, 상술한 특허 문헌 3에 개시되어 있는 바와 같이 소스 배선(Sm)에 설치할 수도 있으며, 도 12 및 도 13의 형태에 한정되지 않는다.
(쌍방향 다이오드의 평면 구조)
도 14는, 보호 회로(26)를 구성하는 쌍방향 다이오드를 TFT의 회로 기호를 이용해서 도시하는 회로도다. 도 14에 도시한 바와 같이, 드레인과 게이트를 단락시킨 2개의 TFT(26a, 26b) 중, TFT(26a)의 게이트를 게이트 배선(Gn)에 접속하고, TFT(26b)의 게이트를 이웃하는 게이트 배선(Gn+1)에 접속하고, 또한, 각각의 소스를 상대의 게이트에 접속하고 있다.
도 15는, 보호 회로(26) 및 TFT의 모식적인 평면도다. 도 15에 도시한 바와 같이, TFT(26a)에서, 게이트 배선(Gn)으로부터 게이트 전극(32a)이 돌출되고, 게이트 전극(32a)의 상방에 설치된 a-Si 반도체의 채널층(33a) 위에서, 소스 전극(34a)과 드레인 전극(35a)이 간격을 두고 대향하고 있다.
드레인 전극(35a)은, 컨택트홀(36a)을 통해 게이트 전극(32a)에 접속되어 있다. 소스 전극(34a)은, 컨택트홀(36b)을 통해 TFT(26b)의 게이트 전극(32b)에 접속되어 있다.
TFT(26b)에서도 마찬가지로, 게이트 배선(Gn+1)으로부터 게이트 전극(32b)이 돌출되고, 게이트 전극(32b)의 상방에 설치된 a-Si 반도체의 채널층(33b) 위에서, 소스 전극(34b)과 드레인 전극(35b)이 간격을 두고 대향하고 있다.
상기 드레인 전극(35b)은, 컨택트홀(37b)을 통해 게이트 전극(32b)에 접속되어 있다. 소스 전극(34b)은, 컨택트홀(37a)을 통해 TFT(26a)의 게이트 전극(32a)에 접속되어 있다.
채널층(33a) 및 채널층(33b)을, 모두 a-Si 반도체에 의해 형성하고 있으므로, 도 15에 나타내는 채널 폭(W 길이)을 산화물 TFT의 경우와 동일하게 하여, 채널 길이(L 길이)를 산화물 TFT의 경우보다 짧게 해도, 필요한 온 저항을 얻을 수 있다.
(쌍방향 다이오드의 단면 구조)
도 16은, 도 15에 나타내는 A-A'선을 따른, 보호 회로(26)의 모식적인 단면도다. 도 16에 도시한 바와 같이, TFT(26a 및 26b)는, 동일한 절연 기판(2) 위에 형성되어, 패시베이션막(20)에 의해 피복되서 보호되어 있다.
TFT(26a 및 26b)는, 절연 기판(2) 위에 게이트 전극(32a 및 32b)이 형성되고, 게이트 전극(32a 및 32b)을 제1 게이트 절연층(4)이 피복하고 있다. 게이트 전극(32a 및 32b)의 각각의 상방 위치에서, 제1 게이트 절연층(4) 위에, 제2 게이트 절연층(6)에 상당하는 제2 게이트 절연막(6a 및 6b)이 적층되어 있다.
또한, 제2 게이트 절연막(6a 및 6b)의 각각의 위에, a-Si 반도체의 채널층(33a 및 33b)이 적층되어 있다. 채널층(33a 및 33b)의 위에는, 갭을 형성한 도전층(38a 및 38b)이 적층되고, 도전층(38a) 위에는, 간격을 두고 대향한 소스 전극(34a) 및 드레인 전극(35a)이 형성되고, 도전층(38b) 위에는, 간격을 두고 대향한 소스 전극(34b) 및 드레인 전극(35b)이 형성되어 있다.
소스 전극(34a)은, TFT(26b)의 게이트 전극(32b) 위에 연장되어, 컨택트홀(36b)을 통해 게이트 전극(32b)에 접속되어 있다.
드레인 전극(35a)은, 컨택트홀(36a)을 통해 자신의 게이트 전극(32a)에 접속되어 있다.
한편, 소스 전극(34b)은, TFT(26a)의 게이트 전극(32a) 위에 연장되어, 컨택트홀(37a)을 통해 게이트 전극(32a)에 접속되어 있다.
드레인 전극(35b)은, 컨택트홀(37b)을 통해 자신의 게이트 전극(32b)에 접속되어 있다.
본 발명의 회로 기판에 있어서, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 게이트 전극은 상기 제2 도전층으로 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 게이트 전극을 공유화할 수 있으므로, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자를 구동하기 위해 필요한 배선의 수를 줄일 수 있다.
또한, 상기 제1 트랜지스터 소자의 사이즈와 상기 제2 트랜지스터 소자의 사이즈를 동일 사이즈로 형성하여, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 평면에서 보아, 완전하게 겹치는 구성으로 할 수도 있다.
따라서, 상기 절연 기판 위에서의 트랜지스터 소자 및 배선의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에 있어서, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 소스 드레인 전극은 상기 제2 도전층으로 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 소스 드레인 전극을 공유화할 수 있으므로, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자를 구동하기 위해 필요한 배선의 수를 줄일 수 있다.
또한, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 소스 드레인 전극을 공유화함으로써, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 평면에서 보아, 일부가 겹치는 구성으로 할 수도 있다.
따라서, 상기 절연 기판 위에서의 트랜지스터 소자 및 배선의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판을 실현할 수 있다.
또한 상기 구성에 따르면, 상기 제1 트랜지스터 소자에 구비된 제1 반도체층의 상층 또는 하층의 한쪽에는, 상기 제1 도전층으로 게이트 전극을 형성할 수가 있고, 상기 제1 반도체층의 상층 또는 하층의 다른 쪽에는, 상기 제3 도전층으로 차광막을 형성할 수 있다.
마찬가지로, 상기 제2 트랜지스터 소자에 구비된 제2 반도체층의 상층 또는 하층의 한쪽에는, 상기 제3 도전층으로 게이트 전극을 형성할 수가 있고, 상기 제2 반도체층의 상층 또는 하층의 다른 쪽에는, 상기 제1 도전층으로 차광막을 형성할 수 있다.
즉, 상기 제1 트랜지스터 소자의 게이트 전극과 상기 제1 트랜지스터 소자의 차광층은, 상기 제1 반도체층의 대향하는 양면을 피복하도록 상기 제1 반도체층의 상층측과 하층측에 각각 설치할 수 있고, 상기 제1 트랜지스터 소자의 차광층은, 상기 제2 트랜지스터 소자의 게이트 전극의 형성층으로 형성할 수 있다. 한편, 상기 제2 트랜지스터 소자의 게이트 전극과 상기 제2 트랜지스터 소자의 차광층은, 상기 제2 반도체층의 대향하는 양면을 피복하도록 상기 제2 반도체층의 상층측과 하층측에 각각 설치할 수 있고, 상기 제2 트랜지스터 소자의 차광층은, 상기 제1 트랜지스터 소자의 게이트 전극의 형성층으로 형성할 수 있다.
따라서, 상기 구성에 따르면, 상기 회로 기판의 상하 양방향으로부터의 광이 상기 반도체층에 입사되지 않도록, 상기 게이트 전극 및 상기 게이트 전극의 형성층을 이용해서 차광할 수 있는 구성으로 되어 있다.
상기 회로 기판을, 예를 들면, 액정 표시 장치의 액티브 매트릭스 기판으로서 이용했을 경우에는, 종래에는, 일반적으로 상기 액티브 매트릭스 기판과 대향 배치되는 대향 기판측에 설치된 블랙 매트릭스를 이용하여, 상기 반도체층에 입사되는 광을 차광하고 있었기 때문에, 상기 양쪽 기판의 접합 어긋남을 커버할 수 있도록 큰 마진이 필요해서, 그만큼 액정 표시 장치의 개구율이 떨어지게 되어 있었다.
한편, 상기 게이트 전극 및 상기 게이트 전극의 형성층을 이용해서 차광하는 구성에 따르면, 포토레지스트 공정과 동일한 정밀도로 위치 정렬이 가능해지기 때문에, 종래와 같이 큰 마진이 불필요해져서, 그만큼 액정 표시 장치의 개구율을 높일 수 있다.
또한, 상기 구성에 따르면, 상기 반도체층에 대하여, 보다 가까운 부위에서 차광을 행할 수 있는 구성이기 때문에, 경사 광의 차광에도 우수하다.
본 발명의 회로 기판에 있어서, 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 한쪽의 게이트 전극과 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 다른 쪽의 소스 드레인 전극은 상기 제2 도전층으로 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 예를 들면, 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 한쪽의 게이트 전극과 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 다른 쪽의 소스 드레인 전극이, 전기적으로 접속되는 회로에 있어서, 상기 게이트 전극과 상기 소스 드레인 전극은, 상기 제2 도전층으로 형성되어 있기 때문에, 컨택트홀을 형성하지 않고도, 상기 제2 도전층을 패터닝하는 것만으로 상기 게이트 전극과 상기 소스 드레인 전극을 전기적으로 접속할 수 있다.
또한, 상기 구성에 따르면, 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 한쪽의 게이트 전극과 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 다른 쪽의 소스 전극(또는, 드레인 전극)을 일체화할 수 있으므로, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 평면에서 보아 겹치도록 배치할 수 있다.
따라서, 상기 절연 기판 위에서의 트랜지스터 소자 및 배선의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에 있어서, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는 평면에서 보아 적어도 일부가 겹치도록 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 평면에서 보아 적어도 일부가 겹치도록 배치할 수 있다.
따라서, 상기 절연 기판 위에서의 트랜지스터 소자의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에 있어서, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는, 평면에서 보아 일부가 겹치도록 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 한쪽의 게이트 전극과 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 다른 쪽의 소스 드레인 전극이, 상기 제2 도전층으로 형성되어 있을 경우, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는, 평면에서 보아 일부가 겹치도록 배치되어 있다.
따라서, 상기 절연 기판 위에서의 트랜지스터 소자의 형성 면적을 작게 할 수가 있어, 집적도가 높은 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에 있어서, 상기 제1 반도체층과 상기 제2 반도체층은, 다른 재료로 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 예를 들면, 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 한쪽을, 사이즈를 크게 하지 않아도 비교적 높은 이동도를 얻을 수 있지만, 광에 대한 감도는 낮은 특성을 갖는 산화물 반도체층을 채널층으로서 구비한 구성으로 하고, 다른 쪽을, 비교적 높은 광에 대한 감도를 얻을 수 있지만, 이동도는 낮은 특성을 갖는 비정질 실리콘층을 채널층으로서 구비한 구성으로 할 수 있다.
따라서, 이상과 같이, 하나의 절연 기판 위에 서로 다른 기능을 갖는 제1 트랜지스터 소자와 제2 트랜지스터 소자를 형성할 수 있으므로, 서로 다른 기능을 갖는 디바이스(회로)를 하나의 절연 기판 위에 합리적으로 제작하는 것이 가능하게 된다.
또한, 상기 예로 든 경우와 같이, 상기 제1 트랜지스터 소자에 구비된 제1 반도체층과 상기 제2 트랜지스터 소자에 구비된 제2 반도체층의 성질이 잘 맞지 않을 경우, 이들 반도체층이 인접해서 형성되면 이하에 기재하는 문제가 생긴다.
이하, 상기 제1 반도체층이 산화물 반도체층이며, 상기 제2 반도체층이 비정질 실리콘층인 경우를 예로 들어서 설명한다.
일반적으로, 비정질 실리콘층은, 다수의 댕글링 본드(비결합 전자)를 갖고, 이러한 댕글링 본드를 다량의 수소를 이용하여 수소화 처리해서 얻어진다. 따라서, 비정질 실리콘층 중에는 다량의 수소가 잔존하기 때문에, 상기 산화물 반도체층이 상기 비정질 실리콘층과 인접해서 형성되어 있을 경우에는, 상기 비정질 실리콘층 중의 수소가 상기 산화물 반도체층에 악영향을 미쳐, 상기 산화물 반도체층을 구비한 트랜지스터 소자의 소자 특성의 열화를 초래해버린다.
상기 구성에 따르면, 상기 제1 반도체층과 상기 제2 반도체층의 사이에는, 상기 제2 도전층이 형성되는 구성으로 되어 있어, 상기 제2 도전층에 의해, 상술한 악영향을 억제할 수 있는 구성으로 되어 있다. 따라서, 상기 제1 반도체층과 상기 제2 반도체층의 재료 성질에 상관없이 범용적으로 이용할 수 있는 구성이다.
본 발명의 회로 기판에 있어서, 상기 제2 반도체층은, 비정질 실리콘층 및/또는 미결정 실리콘층을 포함하는 반도체층이며, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는, 광 센서 회로를 구성하고 있고, 상기 제1 트랜지스터 소자는, 상기 광 센서 회로의 센서 출력의 역할을 담당하고 있고, 상기 제2 트랜지스터 소자는, 상기 광 센서 회로의 광 센서 소자의 역할을 담당하고 있는 것이 바람직하다.
상기 구성에 따르면, 비교적 높은 광에 대한 감도를 갖는 제2 트랜지스터 소자를 광 센서 회로의 광 센서 소자로서 이용한 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에 있어서, 상기 제1 반도체층은 산화물 반도체층인 것이 바람직하다.
상기 구성에 따르면, 비교적 높은 광에 대한 감도를 갖는 제2 트랜지스터 소자를 광 센서 회로의 광 센서 소자로서 이용하고 있고, 그 채널층의 사이즈를 크게 하지 않고 높은 출력 전압을 얻을 수 있는 상기 제1 트랜지스터 소자를 광 센서 회로의 출력 앰프(센서 출력 소자)로서 이용하고 있기 때문에, 소형이며 SN비가 높은 고성능의 광 센서 회로를 탑재한 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에서는, 상기 제2 도전층으로 형성된 용량 전극과, 상기 용량 전극과는 평면에서 보아 적어도 일부가 중첩되도록, 상기 제1 도전층 또는 상기 제3 도전층 중 어느 한쪽으로 형성된 용량 대향 전극을 구비한 용량 소자를 구비하는 것이 바람직하다.
상기 구성에 따르면, 하나의 절연 기판에, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 제조 공정과 동일한 제조 공정에 의해 형성할 수 있는 용량 소자가 더 구비되어 있다.
따라서, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자와 상기 용량 소자를 구비한 회로 기판을, 상기 용량 소자를 만들어 넣기 위한 별도의 제조 공정을 추가하지 않고 제작할 수 있다.
본 발명의 회로 기판에 있어서, 상기 절연 기판에는, 표시 영역을 구비할 수 있고 있어, 상기 표시 영역에는, 매트릭스 형상으로 배치된 복수의 화소를 구비할 수 있고, 상기 각 화소에는, 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자 중 한쪽이 설치되어 있고, 상기 복수의 화소의 적어도 일부 화소에는, 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자 중 다른 쪽이 설치되어 있고, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는, 평면에서 보아 적어도 일부가 겹치도록 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 설치된 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자 중 한쪽과 상기 복수의 화소의 적어도 일부의 화소에 설치된 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자 중 다른 쪽을, 평면에서 보아 겹칠 수 있다.
따라서, 상기 회로 기판에서는, 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 형성 영역이 차지하는 면적을 작게 할 수가 있어, 각 화소에서의 개구율이 높은 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에 있어서, 상기 각 화소에는, 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서, 산화물 반도체층으로 형성된 제1 반도체층을 구비한 제1 트랜지스터 소자가 형성되어 있고, 상기 복수의 화소의 적어도 일부 화소에는, 광 센서 회로를 구성하는 비정질 실리콘층 및/또는 미결정 실리콘층을 포함하는 반도체층으로 형성된 제2 반도체층을 구비한 제2 트랜지스터 소자가 형성되어 있는 것이 바람직하다.
상기 구성에 따르면, 광 센서 회로를 구비한 회로 기판에 있어서, 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 평면에서 보아 겹칠 수 있기 때문에, 상기 광 센서 회로가 구비된 화소에서의 상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 형성 영역이 차지하는 면적을 작게 할 수가 있어, 개구율이 높은 회로 기판을 실현할 수 있다.
이러한 높은 개구율을 갖는 회로 기판을 이용하여, 예를 들면, 액정 표시 장치를 제작했을 경우, 백라이트를 구비한 액정 표시 장치 등에서는, 상기 백라이트의 광량을 삭감할 수 있기 때문에, 결과적으로 저소비 전력화를 실현할 수 있다.
또한, 이러한 회로 기판을 이용함으로써, 광 센서 기능을 갖춘 표시 장치, 예를 들면, 터치 패널(에어리어 센서) 기능을 갖춘 터치 패널 일체형 표시 장치를 실현할 수 있다.
또한, 상기 광 센서 회로는 화소마다 설치되어도 좋고, 특정한 색을 표시하는 화소마다 설치되어도 좋고, 복수의 화소에 걸쳐서 설치되어도 좋다.
또한, 상기 구성에 따르면, 상기 각 화소에는, 채널층의 사이즈를 크게 하지 않아도 비교적 높은 이동도를 얻을 수 있는 산화물 반도체층을 채널층으로서 구비하고 있는 상기 제1 트랜지스터 소자가 형성되어 있는 구성으로 되어 있다.
따라서, 상기 구성에 따르면, 상기 각 화소에 구비된 상기 제1 트랜지스터 소자의 사이즈를 작게 형성할 수 있기 때문에, 상기 각 화소에 있어서, 광을 투과할 수 있는 영역의 비를 나타내는 개구율이 높은 회로 기판을 실현할 수 있다.
이러한 높은 개구율을 갖는 액티브 매트릭스 기판을 이용하여 표시 장치를 제작했을 경우, 예를 들면, 백라이트를 구비한 액정 표시 장치 등에서는, 상기 백라이트의 광량을 삭감할 수 있기 때문에, 결과적으로 저소비 전력화를 실현할 수 있다.
본 발명의 회로 기판에 있어서, 상기 표시 영역의 주변 영역에는, 상기 표시 영역에 형성되어 있는 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 구동시키는 구동 회로가 구비되어 있고, 상기 구동 회로에는, 산화물 반도체층으로 형성된 상기 제1 반도체층을 구비한 제1 트랜지스터 소자를 구비하고 있는 것이 바람직하다.
상기 구성에 따르면, 상기 표시 영역의 주변 영역에 형성되어 있는 상기 구동 회로에는, 상기 제1 트랜지스터 소자가 구비되어 있다.
상기 제1 트랜지스터 소자는, 산화물 반도체층을 채널층으로서 구비하고 있기 때문에, 사이즈를 크게 하지 않아도 비교적 높은 이동도를 얻을 수 있기 때문에, 상기 표시 영역의 주변 영역에서의 상기 구동 회로의 형성 영역을 작게 할 수 있으므로, 프레임 영역이 축소된 회로 기판을 실현할 수 있다.
본 발명의 회로 기판에서는, 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 설치된 트랜지스터 소자를 보호하는 보호 회로가 구비되어 있고, 상기 보호 회로에는, 비정질 실리콘층 및/또는 미결정 실리콘층을 포함하는 반도체층으로 형성된 상기 제2 트랜지스터 소자가 구비되어 있는 것이 바람직하다.
상기 구성에 따르면, 상기 보호 회로에는, 비정질 실리콘층 및/또는 미결정 실리콘층을 포함하는 반도체층을 채널층으로서 구비하고, 비교적 이동도가 낮은 상기 제2 트랜지스터 소자가 구비되어 있다.
상기 보호 회로에 상기 제2 트랜지스터 소자를 구비하는 구성으로 함으로써, 산화물 반도체층을 채널층으로서 구비한 상기 제1 트랜지스터 소자를 상기 보호 회로에 구비했을 경우에 비해, 상기 보호 회로의 점유 면적을 작게 할 수 있다.
따라서, 상기 구성에 따르면, 외부로부터의 정전기 등의 노이즈 등으로부터 상기 회로 기판에서의 상기 표시 영역에 형성되어 있는 트랜지스터 소자를 보호할 수 있는 동시에, 상기 표시 영역의 주변 영역에서의 상기 보호 회로의 형성 영역을 작게 할 수 있기 때문에, 프레임 영역이 축소된 회로 기판을 실현할 수 있다.
본 발명은 상술한 각 실시 형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 다양한 변경이 가능하며, 서로 다른 실시 형태에 각각 개시된 기술적 수단을 적절히 조합해서 얻어지는 실시 형태에 대해서도 본 발명의 기술적 범위에 포함된다.
본 발명은, 트랜지스터 소자(박막 트랜지스터)를 탑재한 회로 기판과, 상기 회로 기판을 구비한 표시 장치에 적용할 수 있다.
1 : 회로 기판 2 : 절연 기판
3 : 산화물 TFT 소자(제1 트랜지스터 소자)
3s·3d : 산화물 TFT 소자의 소스 드레인 전극층
3h : 산화물 반도체층(제1 반도체층)
4 : 제1 게이트 절연층(제1 절연층)
5, 5a : a-SiTFT 소자(제2 트랜지스터 소자)
5s·5d : a-SiTFT 소자의 소스 드레인 전극층
5h : 수소화 비정질 실리콘층(제2 반도체층)
6 : 제2 게이트 절연층(제2 절연층)
7 : 용량 소자
8, 8a : 산화물 화소 TFT 소자(제2 트랜지스터 소자)
11, 11a, 11b : TFT 기판(회로 기판)
12, 23 : 표시용 주사 신호선 구동 회로(구동 회로)
13, 24 : 표시용 영상 신호선 구동 회로(구동 회로)
14 : 센서 주사 신호선 구동 회로(구동 회로)
15 : 센서 판독 회로(구동 회로)
18 : 보조 용량(보조 용량 소자)
20 : 패시베이션막 21 : 화소 전극
26 : 보호 회로 R1 : 표시 영역
CH1, CH2, CH3 : 컨택트홀

Claims (15)

  1. 하나의 절연 기판의 한쪽 면에는, 제1 반도체층을 채널층으로서 갖는 제1 트랜지스터 소자와 제2 반도체층을 채널층으로서 갖는 제2 트랜지스터 소자가 구비된 회로 기판으로서,
    상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 전극 형성층으로서, 제1 도전층과 제2 도전층과 제3 도전층이 구비되고,
    상기 제1 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 한쪽은 상기 제1 도전층으로 형성되어 있고,
    상기 제2 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 한쪽은 상기 제3 도전층으로 형성되어 있고,
    상기 제1 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 다른 쪽 및 상기 제2 트랜지스터 소자에서의 게이트 전극 또는 소스 드레인 전극의 다른 쪽은 모두 상기 제2 도전층으로 형성되어 있고,
    상기 제1 도전층 또는 상기 제3 도전층의 한쪽은 상기 절연 기판에 상기 각 도전층이 적층되는 두께 방향에 있어서 상기 제2 도전층보다 상층에 형성되어 있고,
    상기 제1 도전층 또는 상기 제3 도전층의 다른 쪽은 상기 절연 기판에 상기 각 도전층이 적층되는 두께 방향에 있어서 상기 제2 도전층보다 하층에 형성되어 있는 것을 특징으로 하는 회로 기판.
  2. 제1항에 있어서,
    상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 게이트 전극은 상기 제2 도전층으로 형성되어 있는 것을 특징으로 하는 회로 기판.
  3. 제1항에 있어서,
    상기 제1 트랜지스터 소자 및 상기 제2 트랜지스터 소자의 소스 드레인 전극은 상기 제2 도전층으로 형성되어 있는 것을 특징으로 하는 회로 기판.
  4. 제1항에 있어서,
    상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 한쪽의 게이트 전극과 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자의 다른 쪽의 소스 드레인 전극은 상기 제2 도전층으로 형성되어 있는 것을 특징으로 하는 회로 기판.
  5. 제2항에 있어서,
    상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는 평면에서 보아 적어도 일부가 겹치도록 형성되어 있는 것을 특징으로 하는 회로 기판.
  6. 제3항 또는 제4항에 있어서,
    상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는 평면에서 보아 일부가 겹치도록 형성되어 있는 것을 특징으로 하는 회로 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 반도체층과 상기 제2 반도체층은 서로 다른 재료로 형성되어 있는 것을 특징으로 하는 회로 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 반도체층은 비정질 실리콘층 및/또는 미결정 실리콘층을 포함하는 반도체층이며,
    상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는 광 센서 회로를 구성하고 있고,
    상기 제1 트랜지스터 소자는 상기 광 센서 회로의 센서 출력의 역할을 담당하고 있고,
    상기 제2 트랜지스터 소자는 상기 광 센서 회로의 광 센서 소자의 역할을 담당하고 있는 것을 특징으로 하는 회로 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 반도체층은 산화물 반도체층인 것을 특징으로 하는 회로 기판.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제2 도전층으로 형성된 용량 전극과,
    상기 용량 전극과는 평면에서 보아 적어도 일부가 중첩되도록, 상기 제1 도전층 또는 상기 제3 도전층 중 어느 한쪽으로 형성된 용량 대향 전극을 구비한 용량 소자를 구비하는 것을 특징으로 하는 회로 기판.
  11. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 절연 기판에는 표시 영역이 구비되어 있고,
    상기 표시 영역에는 매트릭스 형상으로 배치된 복수의 화소가 구비되고,
    상기 각 화소에는 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자 중 한쪽이 설치되어 있고,
    상기 복수의 화소의 적어도 일부 화소에는 상기 제1 트랜지스터 소자 또는 상기 제2 트랜지스터 소자 중 다른 쪽이 설치되어 있고,
    상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자는 평면에서 보아 적어도 일부가 겹치도록 형성되어 있는 것을 특징으로 하는 회로 기판.
  12. 제11항에 있어서,
    상기 각 화소에는, 상기 각 화소의 온 오프를 제어하는 스위칭 소자로서, 산화물 반도체층으로 형성된 제1 반도체층을 구비한 제1 트랜지스터 소자가 형성되어 있고,
    상기 복수의 화소의 적어도 일부 화소에는 광 센서 회로를 구성하는 비정질 실리콘층 및/또는 미결정 실리콘층을 포함하는 반도체층으로 형성된 제2 반도체층을 구비한 제2 트랜지스터 소자가 형성되어 있는 것을 특징으로 하는 회로 기판.
  13. 제11항 또는 제12항에 있어서,
    상기 표시 영역의 주변 영역에는, 상기 표시 영역에 형성되어 있는 상기 제1 트랜지스터 소자와 상기 제2 트랜지스터 소자를 구동시키는 구동 회로가 구비되어 있고,
    상기 구동 회로에는, 산화물 반도체층으로 형성된 상기 제1 반도체층을 구비한 제1 트랜지스터 소자를 구비하는 것을 특징으로 하는 회로 기판.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 각 화소의 온 오프를 제어하는 스위칭 소자로서 설치된 트랜지스터 소자
    를 보호하는 보호 회로가 구비되어 있고,
    상기 보호 회로에는, 비정질 실리콘층 및/또는 미결정 실리콘층을 포함하는 반도체층으로 형성된 상기 제2 트랜지스터 소자가 구비되어 있는 것을 특징으로 하는 회로 기판.
  15. 제1항 내지 제14항 중 어느 한 항의 회로 기판을 구비하는 것을 특징으로 하는 표시 장치.
KR1020127030554A 2010-04-30 2011-02-23 회로 기판 및 표시 장치 KR101343293B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-105659 2010-04-30
JP2010105659 2010-04-30
PCT/JP2011/054046 WO2011135908A1 (ja) 2010-04-30 2011-02-23 回路基板および表示装置

Publications (2)

Publication Number Publication Date
KR20130060200A true KR20130060200A (ko) 2013-06-07
KR101343293B1 KR101343293B1 (ko) 2013-12-18

Family

ID=44861229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127030554A KR101343293B1 (ko) 2010-04-30 2011-02-23 회로 기판 및 표시 장치

Country Status (5)

Country Link
US (2) US20130214279A1 (ko)
JP (1) JP5275515B2 (ko)
KR (1) KR101343293B1 (ko)
CN (1) CN102870220B (ko)
WO (1) WO2011135908A1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20170061778A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US9911757B2 (en) 2015-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20180034210A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 재팬 디스프레이 표시 장치
KR20180062148A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
US11019548B2 (en) 2017-11-24 2021-05-25 Samsung Electronics Co., Ltd. Electronic device and communication method thereof
KR20220012831A (ko) * 2020-07-21 2022-02-04 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 감광 센서, 어레이 기판 및 전자 기기
US11830951B2 (en) 2019-03-12 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8581257B2 (en) 2010-04-07 2013-11-12 Sharp Kabushiki Kaisha Circuit board and display device
US10177170B2 (en) * 2011-06-24 2019-01-08 Sharp Kabushiki Kaisha Display device and method for manufacturing same
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013125826A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN102709316B (zh) * 2012-05-30 2015-02-18 京东方科技集团股份有限公司 一种3d氧化物半导体薄膜晶体管及其制备方法
KR101349915B1 (ko) * 2012-09-07 2014-01-15 실리콘 디스플레이 (주) 정전용량 터치 센서를 내장한 박막 트랜지스터 액정 디스플레이
CN102969311B (zh) * 2012-11-27 2015-02-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
JP6300589B2 (ja) * 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP3012820B1 (en) * 2013-06-17 2018-04-04 Toppan Printing Co., Ltd. Substrate for display device, and display device using same
GB2536148B (en) * 2013-08-26 2017-01-25 Apple Inc Displays with silicon and semiconducting oxide thin-film transistors
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
JP2015149467A (ja) * 2014-01-10 2015-08-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
US9337247B2 (en) * 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
CN103792746A (zh) 2014-01-27 2014-05-14 北京京东方光电科技有限公司 一种阵列基板、其制备方法及显示装置
US20160013243A1 (en) * 2014-03-10 2016-01-14 Dpix, Llc Photosensor arrays for detection of radiation and process for the preparation thereof
CN103869512B (zh) * 2014-03-31 2016-08-17 南京中电熊猫液晶显示科技有限公司 一种阵列基板、显示装置
CN105633057B (zh) * 2014-10-27 2019-02-26 鸿富锦精密工业（深圳）有限公司 薄膜晶体管结构、显示面板、阵列基板及其制作方法
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
CN104699344B (zh) * 2015-03-30 2017-11-28 京东方科技集团股份有限公司 触控面板及其制造方法、触控显示装置
CN107340623B (zh) * 2015-04-01 2020-05-22 上海天马微电子有限公司 阵列基板、显示面板及显示装置
KR102297206B1 (ko) * 2015-04-09 2021-09-02 삼성디스플레이 주식회사 광 감지 센서 및 광 감지 센서의 제조 방법
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
CN104779257B (zh) * 2015-04-14 2017-11-03 深圳市华星光电技术有限公司 Tft布局结构
US10020354B2 (en) * 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
CN106328667B (zh) * 2015-06-15 2019-11-26 联想(北京)有限公司 一种显示装置、电子设备及制作方法
JP6814429B2 (ja) * 2015-08-10 2021-01-20 天馬微電子有限公司 光センサ素子及び光電変換装置
CN105161516B (zh) * 2015-08-13 2018-10-30 深圳市华星光电技术有限公司 有机发光显示器及其制造方法
US9786856B2 (en) 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN105552085B (zh) * 2015-12-25 2019-04-30 昆山国显光电有限公司 一种像素驱动电路及其制备方法
CN105511679B (zh) * 2015-12-25 2019-04-30 上海天马微电子有限公司 玻璃基板、触控显示屏及触控压力计算方法
CN105677111B (zh) 2016-01-29 2020-07-07 上海天马微电子有限公司 一种阵列基板及显示面板
US10234978B2 (en) 2016-01-29 2019-03-19 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and display panel
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2016213508A (ja) * 2016-09-07 2016-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板
JP7055285B2 (ja) * 2016-09-14 2022-04-18 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7030285B2 (ja) * 2016-09-14 2022-03-07 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
CN206179862U (zh) * 2016-10-08 2017-05-17 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US10147718B2 (en) * 2016-11-04 2018-12-04 Dpix, Llc Electrostatic discharge (ESD) protection for the metal oxide medical device products
CN108133932B (zh) * 2016-12-01 2020-04-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
US10249695B2 (en) 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
US10840269B2 (en) 2017-03-29 2020-11-17 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
CN109244089B (zh) 2017-07-10 2021-08-17 京东方科技集团股份有限公司 一种感测基板及其制作方法、显示装置
JP7336441B2 (ja) 2018-07-27 2023-08-31 株式会社半導体エネルギー研究所 撮像装置および電子機器
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
CN111081694B (zh) * 2018-10-18 2022-03-22 群创光电股份有限公司 电子装置、拼接电子设备与其操作方法
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN110729312B (zh) * 2019-11-28 2022-10-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
JPWO2021260483A1 (ko) * 2020-06-26 2021-12-30
CN114203631A (zh) 2021-12-10 2022-03-18 Tcl华星光电技术有限公司 显示面板的制造方法以及显示面板

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666471B2 (ja) * 1985-04-20 1994-08-24 沖電気工業株式会社 薄膜トランジスタ
US5060034A (en) * 1988-11-01 1991-10-22 Casio Computer Co., Ltd. Memory device using thin film transistors having an insulation film with si/n composition ratio of 0.85 to 1.1
JPH02297973A (ja) * 1989-05-12 1990-12-10 Casio Comput Co Ltd 薄膜ｅ↑２ｐｒｏｍおよびその製造方法
JP2841560B2 (ja) * 1989-10-19 1998-12-24 日本電気株式会社 静電保護回路
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
DE60041627D1 (en) * 1999-08-02 2009-04-09 Casio Computer Co Ltd Photosensor und photosensorsystem
JP2002008977A (ja) * 2000-06-22 2002-01-11 Toyota Central Res & Dev Lab Inc 多結晶薄膜の製造方法及びそれを用いた半導体装置の製造方法
JP3600229B2 (ja) * 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
TWI255032B (en) * 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
JP4009759B2 (ja) * 2004-02-17 2007-11-21 カシオ計算機株式会社 画像処理装置及びその製造方法
JP4370957B2 (ja) * 2004-03-26 2009-11-25 カシオ計算機株式会社 画像読取装置
KR20050112878A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 전기 영동 표시 장치
KR100747491B1 (ko) * 2006-02-20 2007-08-08 삼성전자주식회사 디스플레이장치
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
JP5567770B2 (ja) * 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2009117717A (ja) * 2007-11-08 2009-05-28 Sharp Corp 半導体装置及びその製造方法
JP5202046B2 (ja) 2008-03-13 2013-06-05 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
US7732265B2 (en) * 2008-06-03 2010-06-08 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and film formation apparatus
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5796760B2 (ja) 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101818451B1 (ko) * 2010-12-24 2018-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043327A (ko) * 2014-10-13 2016-04-21 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20170061778A (ko) * 2015-11-26 2017-06-07 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US10283532B2 (en) 2015-12-28 2019-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9911757B2 (en) 2015-12-28 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20180034210A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 재팬 디스프레이 표시 장치
US10153446B2 (en) 2016-09-26 2018-12-11 Japan Display Inc. Display device having pixels including different semiconductor materials
US10510969B2 (en) 2016-09-26 2019-12-17 Japan Display Inc. Display device having a pixel including semiconductor layers having different semiconductor materials
US10840462B2 (en) 2016-09-26 2020-11-17 Japan Display Inc. Semiconductor device including semiconductor layers having different semiconductor materials
KR20180062148A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
US11019548B2 (en) 2017-11-24 2021-05-25 Samsung Electronics Co., Ltd. Electronic device and communication method thereof
US11218938B2 (en) 2017-11-24 2022-01-04 Samsung Electronics Co., Ltd. Electronic device and communication method thereof
US11830951B2 (en) 2019-03-12 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
KR20220012831A (ko) * 2020-07-21 2022-02-04 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 감광 센서, 어레이 기판 및 전자 기기
US12033424B2 (en) 2020-07-21 2024-07-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Light-sensitive sensor, array substrate, and electronic equipment

Also Published As

Publication number Publication date
WO2011135908A1 (ja) 2011-11-03
US9293594B2 (en) 2016-03-22
CN102870220B (zh) 2014-05-07
JP5275515B2 (ja) 2013-08-28
KR101343293B1 (ko) 2013-12-18
US20130214279A1 (en) 2013-08-22
JPWO2011135908A1 (ja) 2013-07-18
US20140197412A1 (en) 2014-07-17
CN102870220A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
KR101343293B1 (ko) 회로 기판 및 표시 장치
KR101280743B1 (ko) 회로 기판 및 표시 장치
US9111810B2 (en) Circuit board and display device including first and second channel layers made of different semiconductor materials
JP5336102B2 (ja) Ｔｆｔ基板
US9401375B2 (en) Display panel and display device
CN212569365U (zh) 半导体器件
JP6050379B2 (ja) 表示装置
CN212461692U (zh) 半导体装置
JP2019152889A (ja) 液晶表示装置
US7329901B2 (en) Thin-film semiconductor device, electro-optical device, and electronic apparatus
JP2010056303A (ja) 光センサ及びこの光センサを使用した液晶表示装置
KR101620527B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
US20120104530A1 (en) Substrate for display panel, and display device
KR102299630B1 (ko) Tft 기판의 제조 방법 및 그 구조
WO2014054558A1 (ja) 半導体装置及び表示装置
JP2007310131A (ja) アクティブマトリクス基板及びアクティブマトリクス表示装置
WO2017150502A1 (ja) 薄膜トランジスタ基板及び表示パネル
CN115335761A (zh) 显示基板、显示面板及显示装置
US8466020B2 (en) Method of producing semiconductor device
JP2020129617A (ja) 半導体装置および半導体装置の製造方法
JP2019212855A (ja) 薄膜トランジスタ基板およびその製造方法
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US20240295769A1 (en) Display device
KR20240104977A (ko) 디스플레이 장치
JP2004246315A (ja) 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 5