KR100747491B1 - 디스플레이장치 - Google Patents

디스플레이장치 Download PDF

Info

Publication number
KR100747491B1
KR100747491B1 KR1020060016081A KR20060016081A KR100747491B1 KR 100747491 B1 KR100747491 B1 KR 100747491B1 KR 1020060016081 A KR1020060016081 A KR 1020060016081A KR 20060016081 A KR20060016081 A KR 20060016081A KR 100747491 B1 KR100747491 B1 KR 100747491B1
Authority
KR
South Korea
Prior art keywords
transistor
driving
type
voltage
output terminal
Prior art date
Application number
KR1020060016081A
Other languages
English (en)
Inventor
최준후
정규하
김남덕
고준철
배병성
Original Assignee
삼성전자주식회사
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 경희대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020060016081A priority Critical patent/KR100747491B1/ko
Priority to US11/676,789 priority patent/US20070194316A1/en
Application granted granted Critical
Publication of KR100747491B1 publication Critical patent/KR100747491B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디스플레이장치에 관한 것이다. 본 발명에 따른 디스플레이장치는 제1형 스위칭 트랜지스터와; 상기 제1스위칭 트랜지스터의 출력단에 제어단이 연결되어 있는 구동 트랜지스터와; 상기 제1형 스위칭 트랜지스터의 출력단과 상기 구동 트랜지스터의 출력단 사이에 형성되어 있는 유지용량과; 상기 제1형 스위칭 트랜지스터의 제어단과 병렬로 연결되어 있는 상보형 트랜지스터를 포함한다. 이에 의해 데이터 전압이 용이하게 감소되어 전력 소모를 줄일 수 있는 디스플레이장치가 제공된다.

Description

디스플레이장치{DISPLAY DEVICE}
도 1은 본 발명의 제1실시예에 따른 디스플레이장치의 등가회로도이고,
도 2는 본 발명의 제1실시예에 따른 디스플레이장치의 출력파형도이고,
도 3은 본 발명의 제1실시예에 따른 디스플레이장치의 요부 단면도이고,
도 4는 본 발명의 제2실시예에 따른 디스플레이장치의 등가회로도이고,
도 5는 본 발명의 제3실시예에 따른 디스플레이장치의 등가회로도이고,
도 6은 본 발명의 제3실시예에 따른 디스플레이장치의 출력파형도이고,
도 7은 본 발명의 제3실시예에 따른 디스플레이장치의 요부 단면도이고,
도 8은 본 발명의 제4실시예에 따른 디스플레이장치의 등가회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 게이트 라인 20 : 데이터 라인
30 : 구동전압라인 40, 41 : 스위칭 트랜지스터
50, 51 : 구동 트랜지스터 60 : 상보형 트랜지스터
61 : p형 트랜지스터 62 : n형 트랜지스터
본 발명은 디스플레이장치에 관한 것으로서, 보다 상세하게는 고정의 구동전압이 인가되는 디스플레이장치에 관한 것이다.
평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 유기발광층에 흐르는 전류를 제어하여 영상을 표시하는OLED(organic light emitting diode)가 각광 받고 있다.
하나의 화소를 형성하기 위하여, OLED기판에는 게이트선과 데이터선의 교차점에 형성되어 있는 스위칭 트랜지스터와 구동전압을 인가하는 구동전압라인과 연결된 구동 트랜지스터가 구비된다. 유기발광층에 인가되는 전류의 양은 스위칭 트랜지스터로부터 인가되는 데이터 전압과 구동 트랜지스터로부터 인가되는 구동전압의 차이에 기초한 전압에 의존한다.
따라서, 많은 양의 전류가 요구될수록 높은 데이터 전압이 요구되어 전력소비가 증가하는 문제점이 있다.
기존에 이러한 문제점을 해결하기 위하여 게이트 오프 전압이 인가된 후, 구동 트랜지스터에 구동전압을 인가하는 방법이 개발되기는 하였으나, 이는 구동전압을 개별적으로 단속해야 하는 어려움이 있다.
따라서, 본 발명의 목적은 데이터 전압이 용이하게 감소되어 전력 소모를 줄일 수 있는 디스플레이장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라 제1형 스위칭 트랜지스터와; 상기 제1스위칭 트랜지스터의 출력단에 제어단이 연결되어 있는 구동 트랜지스터와; 상기 제1형 스위칭 트랜지스터의 출력단과 상기 구동 트랜지스터의 출력단 사이에 형성되어 있는 유지용량과; 상기 제1형 스위칭 트랜지스터의 제어단과 병렬로 연결되어 있는 상보형 트랜지스터를 포함하는 디스플레이장치에 의해 달성된다.
상기 구동 트랜지스터에 구동전압을 공급하기 위한 구동전압라인을 더 포함하고, 상기 상보형 트랜지스터는 상호 병렬로 연결되어 있는 제1형 트랜지스터와 제1형 트랜지스터와 상반되는 제2형 트랜지스터를 포함하며, 구동 트랜지스터에 구동전압이 인가되는 것을 방지하기 위하여 상기 제2형 트랜지스터는 상기 구동 트랜지스터와 직렬로 연결되어 있는 것이 바람직하다.
상기 제1형 스위칭 트랜지스터는 n형 트랜지스터이며, 상기 제1형 스위칭 트랜지스터에 하이전압이 인가될 경우, 상기 제2형 트랜지스터는 턴오프 될 수 있다.
상기 제2형 트랜지스터의 입력단은 상기 구동전압라인에 연결되어 있으며, 출력단은 상기 구동 트랜지스터의 입력단에 연결되어 있다.
화소전극과; 상기 화소전극와 대응되는 공통전극을 더 포함하며, 게이트 온 전압이 인가되었을 경우, 구동 트랜지스터의 출력단에 공통전압을 인가하기 위하여 상기 제1형 트랜지스터는 상기 공통전극과 상기 구동 트랜지스터의 출력단 사이에 연결되어 있는 것이 바람직하다.
한편, 화소전극과; 상기 화소전극과 대응되는 공통전극을 더 포함하며, 상기 제2형 트랜지스터의 입력단은 상기 구동 트랜지스터의 출력단에 연결되어 있으며, 출력단은 상기 화소전극에 연결되어 있을 수 있다.
이 경우, 제1형 트랜지스터는 상기 구동 트랜지스터의 출력단과 상기 공통전극 사이에 연결되어 있다.
상기 제1형 스위칭 트랜지스터는 비정질 실리콘을 갖는 반도체층을 포함할 수 있다.
또는, 상기 제1형 스위칭 트랜지스터는 폴리 실리콘을 갖는 반도체층을 포함할 수도 있다.
상기 제1형 스위칭 트랜지스터는 p형 트랜지스터이며, 상기 제1형 스위칭 트랜지스터에 로우전압이 인가될 경우, 상기 제2형 트랜지스터는 턴오프 될 수도 있다.
이 경우, 상기 제2형 트랜지스터의 입력단은 상기 구동전압라인에 연결되어 있으며, 출력단은 상기 구동 트랜지스터의 입력단에 연결되어 있다.
또한, 화소전극과; 상기 화소전극와 대응되는 공통전극을 더 포함하며, 상기 제1형 트랜지스터는 상기 공통전극과 상기 구동 트랜지스터의 출력단 사이에 연결될 수 있다.
또는, 화소전극과; 상기 화소전극과 대응되는 공통전극을 더 포함하며, 상기 제2형 트랜지스터의 입력단은 상기 구동 트랜지스터의 출력단에 연결되어 있으며, 출력단은 상기 화소전극에 연결될 수도 있다.
이 경우, 제1형 트랜지스터는 상기 구동 트랜지스터의 출력단과 상기 공통전극 사이에 연결되어 있다.
비정질 실리콘의 경우 전자 이동도가 낮아 p형 트랜지스터를 구성하기 어려우므로 상기 제1형 스위칭 트랜지스터는 폴리 실리콘을 갖는 반도체층을 포함하는 것이 바람직하다.
한편, 상기 목적은, 본 발명에 따라, 제1형 스위칭 트랜지스터와; 상기 스위칭 트랜지스터의 출력단에 제어단이 연결되어 있는 구동 트랜지스터와; 상기 제1형 스위칭 트랜지스터의 출력단과 상기 구동 트랜지스터의 출력단 사이에 형성되어 있는 유지용량과; 상기 제1형 스위칭 트랜지스터의 제어단과 각각 병렬로 연결되어 있는 제1형 트랜지스터와 제1형 트랜지스터와 상반되는 제2형 트랜지스터를 포함하는 디스플레이장치에 의해서도 달성될 수 있다.
상기 구동 트랜지스터에 구동전압을 공급하기 위한 구동전압라인을 더 포함하고, 상기 제2형 트랜지스터는 상기 구동 트랜지스터와 직렬로 연결되어 있는 것이 바람직하다.
이 경우, 화소전극과; 상기 화소전극와 대응되는 공통전극을 더 포함하며, 상기 제1형 트랜지스터는 상기 공통전극과 상기 구동 트랜지스터의 출력단 사이에 연결되어 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
도1은 본 발명의 제1실시예에 따른 디스플레이장치의 등가회로도이고, 보다 구체적으로 디스플레이장치를 구성하는 하나의 화소에 대응되는 등가회로도이며, 도2는 본 실시예에 따른 복수의 신호들의 파형을 도시한 도면이다. 본 실시예에 따른 디스플레이장치는 발광소자로서 유기발광층을 포함하고 있는 OLED(organic light emitting diode)이다.
도시된 바와 같이 하나의 화소는 복수의 신호선인 게이트 라인(10), 데이터 라인(20) 및 구동전압라인(30)으로부터 복수의 구동 신호를 인가 받는다. 또한, 디스플레이장치는 복수의 신호선(10, 20, 30)들 간에 연결되어 있는 복수의 트랜지스터(40, 50, 60)를 포함하며, 구동 트랜지스터(50)와 전기적으로 연결되어 있는 화소전극(70) 및 화소전극(70)과 대응되는 공통전극(90)과, 양 전극(70, 90) 사이에 형성되어 있는 유기발광층(80)을 포함한다.
복수의 트랜지스터(40, 50, 60)는 게이트 라인(10)과 데이터 라인(20) 사이에 연결되어 있는 스위칭 트랜지스터(40), 스위칭 트랜지스터(40)와 전기적으로 연결되어 있는 구동 트랜지스터(50), 게이트 라인(10)에 병렬 연결되어 있으며, 구동 트랜지스터(50)와 구동전압라인(30) 사이에 마련되어 있는 상보형 트랜지스터(complementary metal-oxide transistor: COMS Tr; 60)를 포함한다. 스위칭 트랜지스터(40)와 구동 트랜지스터(50) 사이에는 화소전극(70)에 인가되는 화소전압을 유지하는 유지용량(55)이 형성되어 있다.
게이트 라인(10)은 서로 평행하게 배열되어 있으며, 데이터 라인(20), 구동전압라인(30)과 수직으로 교차하여 하나의 화소를 정의한다. 게이트 라인(10) 및 각 트랜지스터(40, 50, 60)의 게이트 전극(g)을 포함하는 게이트 금속층은 단일층 또는 다중층일 수 있다. 게이트 라인(10)은 게이트 라인(10)에 연결되어 있는 스위칭 트랜지스터(40)에 게이트 온/오프 전압(Vgate)을 인가한다.
게이트 라인(10)과 교차하는 데이터 라인(20) 및 각 트랜지스터(40, 50, 60)의 드레인 전극(d), 소스전극(s)을 포함하는 데이터 금속층은 게이트 금속층과 절연되도록 마련된다. 데이터 라인(20)은 스위칭 트랜지스터(40)에 데이터 전압(Vdata)을 인가한다.
구동전압라인(30)은 데이터 라인(20)과 평행하게 마련되며, 게이트 라인(10)과 교차하여 매트릭스 형태의 화소를 형성한다. 구동전압라인(30)은 데이터 금속층으로 데이터 라인(20)과 동일한 층에 형성되는 것이 일반적이다. 구동전압라인(30)은 구동 트랜지스터(50)에 고정 레벨의 구동전압을 인가한다.
스위칭 트랜지스터(40)는 게이트 라인(10)의 일부를 형성하는 게이트 전극(g), 데이터 라인(20)에서 분지된 드레인 전극(d), 드레인 전극(d)과 분리되어 있는 소스 전극(s), 및 드레인 전극(d)과 소스 전극(s) 사이에 형성되어 있는 반도체층으로 구성된다. 게이트 라인(10)에 인가된 게이트 온 전압은 스위칭 트랜지스터(40)의 게이트 전극(g)으로 전달된다. 이에 의해 데이터 라인(20)으로부터 인가된 데이터 전압(Vdata)이 드레인 전극(d)을 통해 소스 전극(s)으로 빠져나간다. 데이터 전압(Vdata)이 입력되는 드레인 전극(d)을 입력단, 출력되는 소스 전극(s)을 출력단 그리고, 데이터 전압(Vdata)의 입력을 제어하는 게이트 전극(g)을 제어단이라고 일컫는다.
본 실시예에 따른 스위칭 트랜지스터(40)는 n형 트랜지스터이다. n형 트랜지 스터의 경우 소스 전극(s), 드레인 전극(d)과 접촉하는 반도체층에 n형 불순물이 도핑되어 있다. n형 트랜지스터의 경우, 소정 레벨 이상의 전압이 게이트 전극(g)에 인가되어야 트랜지스터가 턴온되므로, 본 실시예에 따른 디스플레이장치의 경우, 게이트 온 전압으로 하이전압이 인가된다. 게이트 온 전압으로 약 20~30V 정도가 인가된다.
상보형 트랜지스터(60)는 p형 트랜지스터(61)와 n형 트랜지스터(62)를 포함하며, 각 트랜지스터(61, 62)는 게이트 라인(10) 달리 말하면, 스위칭 트랜지스터(40)의 제어단(g)과 병렬로 연결되어 있다. 즉, 게이트 라인(10)으로부터 제공되는 게이트 전압(Vgate)은 스위칭 트랜지스터(40)의 제어단(g) 뿐만 아니라 p형 트랜지스터(61)와 n형 트랜지스터(62)의 제어단(g)으로 동시에 인가된다. p형 트랜지스터(61)를 n형 트랜지스터(62)와 구별하기 위하여 트랜지스터 기호에“●”이 추가적으로 표시되어 있다.
p형 트랜지스터(61)는 구동전압라인(30)과 구동 트랜지스터(50) 사이에 구동 트랜지스터(50)와 직렬로 연결되어 있다. n형 트랜지스터(62)의 제어단(g)은 게이트 라인(10)에 연결되어 있으며, 입력단(d)과 출력단(s)은 각각 공통전극(90)과 구동 트랜지스터(60) 사이에 연결되어 있다.
p형 트랜지스터(61)는 소스 전극(s) 드레인 전극(d)과 접촉하는 반도체층에 p형 불순물이 도핑되어 있으므로 게이트 전극(g)에 전압이 인가되면, 반도체층에는 p채널이 형성된다. n형 채널이 형성되는 n형 트랜지스터와는 상반된 전기적 특성을 가지므로 p형 트랜지스터(61)의 경우, 소정 레벨 이하의 전압이 인가되어야만 턴온 된다.
다시 말해, 스위칭 트랜지스터(40)에 하이 전압이 인가되어 턴온되는 경우, p형 트랜지스터(61)는 턴오프 되고, 스위칭 트랜지스터(40)에 로우 전압이 인가되는 경우, p형 트랜지스터(61)는 턴온된다. 따라서, 게이트 온 전압이 인가되더라도, p형 트랜지스터(61)가 턴오프이기 때문에 p형 트랜지스터(61)와 직렬로 연결되어 있는 구동 트랜지스터(50)에는 구동전압이 인가되지 않는다.
이와는 반대로, 스위칭 트랜지스터(40)에 하이 전압이 인가되면 상보형 트랜지스터(60) 중 n형 트랜지스터(62)는 턴온된다. n형 트랜지스터(62)가 턴온되면, 구동 트랜지스터(50)는 전기적으로 공통전극(90)과 연결되어 있으므로 공통전극(90)에 인가되는 공통전압이 구동 트랜지스터(50)의 소스 전극(s)에 인가된다.
게이트 온 전압 이후, 게이트 오프 전압으로 로우 전압이 인가될 때, p형 트랜지스터(61)는 턴온되고, n형 트랜지스터(62)는 오프되므로 구동 트랜지스터(50)에는 구동전압(Vdd)이 전달된다.
이러한 상보형 트랜지스터(60)를 사용하면, 게이트 온 전압 동안 구동전압(Vdd)이 구동 트랜지스터(50)에 인가되지 못하도록 구동전압(Vdd)을 제어할 필요가 없다. 종래의 경우, 한 프레임의 반은 데이터 전압(Vdata)을 충전하기 위하여 사용하고, 남은 반 동안 구동전압(Vdd)을 인가하였으므로 실질적으로 전체 한 프레임이 아닌 한 프레임의 절반 동안만 발광되었다. 반면, 본 실시예와 같이 게이트 라인(10)에 상보형 트랜지스터(60)를 연결하면 게이트 전압(Vgate)에 따라 자동적으로 구동전압(Vdd)의 공급여부가 결정되므로 발광되는 시간을 충분히 확보할 수 있으 며, 프레임 마다 개별적으로 구동전압(Vdd)의 온/오프를 제어할 필요가 없다.
구동 트랜지스터(50)는 p형 트랜지스터(61)와 직렬로 연결되어 있으므로 p형 트랜지스터(61)를 통해 구동전압을 인가 받고, 인가 받은 구동전압과 게이트 전극(g)에 인가되는 데이터 전압에 기초한 소정의 화소전압을 화소전극(70)에 인가한다. 달리 말하면, 구동 트랜지스터(50)는 자신의 게이트 전극(g)에 공급되는 데이터 전압에 의해 드레인 전극(d)과 소스 전극(s) 간의 전류를 조절한다. 소스 전극(s)을 통해 화소전극(70)으로 인가되는 전압은 게이트 전극(g)에서 공급되는 데이터 전압과 드레인 전극(d)에서 공급되는 구동 전압의 차이에 해당한다.
게이트 온 전압으로 하이 전압이 인가되면, p형 트랜지스터(61)는 턴오프되고 n형 트랜지스터(62)는 턴온 되므로 구동 트랜지스터(50)의 소스 전극(s)에는 공통전극(90)에 인가되는 전압과 같은 레벨의 전압이 인가된다. 통상적으로 공통전극(90)은 접지점에 연결되어 있거나 네거티브 전압 등의 정전압이 인가된다. 따라서, 게이트 오프 전압이 인가되어 p형 트랜지스터(61)가 턴온될 때 까지 구동 트랜지스터(50)의 소스 전극(s)의 전압은 공통전압으로 일정하게 유지된다.
구동 트랜지스터(50)와 스위칭 트랜지스터(40)의 출력단(s) 사이에는 화소전압을 유지하기 위한 유지용량(55)이 형성되어 있다. 종래의 경우, 유지용량(55)은 스위칭 트랜지스터(40)의 출력단(s)과 구동전압라인(30) 또는 접지점 사이에 형성되었다. 따라서, 구동 트랜지스터(50)의 게이트 전압(Vg)은 구동 트랜지스터(50)의 소스 전압(Vs)에 따라 그 크기가 변경되었다. 반면, 본 발명에 따른 유지용량(55)은 구동 트랜지스터(50)와 스위칭 트랜지스터(40)의 출력단(s) 사이에 연결되어 있 기 때문에 구동 트랜지스터(50)의 게이트 전압(Vg)과 소스 전압(Vs)의 차가 항상 일정하게 유지된다. 좀더 구체적으로 살펴보면 다음과 같다.
구동 트랜지스터(50)의 게이트 전압(Vg)과 소스 전압(Vs) 사이에 관계는 다음과 같다.
[수학식 1]
ㅿVg = C1·ㅿVs / Ctotal
Ctotal은 구동 트랜지스터(50)의 게이트 전극(g)과 소스 전극(s) 주변에 형성되어 있는 전체용량을 의미하고, C1은 구동 트랜지스터(50)의 게이트 전극(g)과 소스 전극(s)에 직접적으로 연결되어 있는 용량을 의미한다. 본 실시예에 따르면, Ctotal와 C1 모두 Cst이므로 최종적으로 ㅿVg = ㅿVs 가 성립한다.
구동 트랜지스터(50)의 게이트 전압(Vg)과 소스 전압(Vs)의 차이는 다음과 같다.
Vgs= Vg - Vs = Vg′+ ㅿVg - ㅿVs = Vg′ (Vg = Vg′+ ㅿVg)
구동 트랜지스터(50)의 게이트 전압(Vg)은 최초의 게이트 전압(Vg′에서 구동 트랜지스터(50)의 입출력에 따라 변동되는 전압(ㅿVg)의 합에 해당하고, 소스 전압의 변화량(ㅿVs)을 빼면 결국, 구동 트랜지스터(50)의 게이트 전압(Vg)과 소스 전압(Vs)의 차이(Vgs)는 최초에 게이트 전압(Vg′)으로 유지된다. 만약, 소스 전극 (s)의 전압이 0 내지 A로 변화한다면, 게이트 전압(Vg)은 Vg′∼ Vg′+ A 로 변화할 것이다.
유기발광층(80)을 발광소자로 사용하는 디스플레이장치의 경우, 유기발광층(80)에 흐르는 전류의 양으로 발광정도를 제어하며, 전류가 많이 흐를수록 발광이 효과적으로 이루어진다. 유기발광층(80)에 흐르는 전류는 구동 트랜지스터(50)의 게이트 전압(Vg)과 소스 전압(Vs)의 차이에 비례하며, 이 차이는 구동 트랜지스터(50)의 게이트 전압(Vg)이 높을수록 커진다. 종래의 경우, 구동 트랜지스터(50)의 게이트 전압(Vg)은 스위칭 트랜지스터(40)를 통해 전달되는 데이터 전압(Vdata)이지만, 본 발명에 따르면 구동 트랜지스터(50)의 소스 전압(Vs)의 변화에 대하여 게이트 전압(Vg)은 비례하여 증가한다. 따라서, 유기발광층(80)에 보다 많은 전류를 인가할 수 있으며, 종래에 비해 데이터 전압(Vdata)의 레벨을 낮출 수 있는 장점이 있다. 이는 전력의 절감의 효과를 가져온다.
도 2는 본 발명의 제1실시예에 따른 파형을 도시한 것으로 이를 참조하여 본 실시예에 따른 회로의 작동을 정리한다.
우선, (a)와 같이 하나의 프레임 중 게이트 온 전압으로 하이전압이 소정 시간 인가된다. 게이트 온 전압으로 인하여 스위칭 트랜지스터(40)에는 (b)와 같이 데이터 전압(Vdata)이 전달되고 이는 스위칭 트랜지스터(40)의 출력단(s)에 축적된다.
게이트 온 전압이 인가되어도, p형 트랜지스터(61)가 턴 오프 이기 때문에 구동전압라인(30)으로 제공되는 구동전압(Vdd)은 (c)와 같이 게이트 오프 전압이 인가된 후에 구동 트랜지스터(50)에 인가된다.
(d)는 구동 트랜지스터(50)의 소스 전압(Vs)을 도시한 것으로 게이트 온 동안 n형 트랜지스터(62)에 의하여 공통전극(90)의 전압(거의 접지점)을 유지하다가 구동 전압(Vdd)에 인가된 후에 p형 트랜지스터(61)에 의하여 소정의 레벨(B)로 변화한다.
(e)는 구동 트랜지스터(50)의 게이트 전압(Vg)을 도시한 것으로 게이트 온 동안 데이터 전압(Vdata)에 해당하는 A레벨로 충전되었다가, 게이트 오프가 되면 구동 트랜지스터(50)의 소스 전압(Vs)의 변화량에 대응하여 전압이 증가한다.
게이트 오프 된 이후에는 구동 트랜지스터(50)의 게이트 전압(Vg)은 A+B를 유지하며, 최종적으로 유기발광층(80)의 전류량에 영향을 주는 게이트-소스 전압(Vgs)은 (f)와 같이 A로 유지된다.
본 발명은 구동 트랜지스터(50)의 게이트 전극(g) 또는 스위칭 트랜지스터(40)의 소스 전극(s)과 구동 트랜지스터(50)의 소스 전극(s) 간에 형성한 유지용량(55)에 의하여 구동 트랜지스터(50)의 게이트 전압(Vg)을 소소 전압(Vs)의 변화량에 비례하도록 증가시킨다. 이를 위하여 구동전압(Vdd)의 입출력을 개별적으로 제어하지 않고, 상보형 트랜지스터(60)를 통해 자동적으로 스위칭 되도록 한다.
화소전극(70)은 애노드(anode)가 되어 유기발광층(80)에 정공을 제공한다.
디스플레이장치의 표시영역의 전면에는 공통전극(90)이 마련되며, 공통전극(90)을 통해 유기발광층(80)의 전류가 빠져나간다.
도 3은 본 발명의 제1실시예에 따른 디스플레이장치의 요부 단면도로, 스위 칭 트랜지스터(40)와 상보형 트랜지스터(60)의 단면을 도시하고 있다.
절연기판(100) 상에 버퍼층(110)이 형성되어 있으며 버퍼층(110)의 상부에 반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)이 위치하고 있다. 버퍼층(110)은 주로 산화 실리콘으로 되어 있으며 절연기판(100) 중의 알칼리 금속 등이 반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)으로 들어오는 것을 방지한다.
반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)은 이온이 주입되지 않은 채널층(40b, 61b, 62b)을 중심으로 양 측에 각각 고농도 불순물층(40c, 40d, 61c, 61d, 62c, 62d)이 배치되어 있다. 본 실시예에 따른 반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)은 폴리 실리콘을 포함한다. 이는 비정질 실리콘을 패터닝한 후 결정화 시킴으로써 형성된다. 결정화 방법으로는 고상 결정화, 레이저 결정화, 급속열처리 방법 등을 사용할 수 있다. 고상결정화는 600℃ 이하의 저온에서 장시간 열처리하여 결정입자가 큰 폴리실리콘을 얻는 방법이다. 레이저 결정화는 엑시머 레이저 어닐링(excimer laser annealing) 및 순차적 측면 고상화(sequential lateral solidification) 등 레이저를 이용하여 폴리 실리콘을 얻는 방법이다. 급속 열처리 방법은 저온에서 비정질 실리콘 증착 후 표면을 빛으로 급속하게 열처리하여 결정화하는 방법이다.
n형인 스위칭 트랜지스터(40)와 상보형 트랜지스터(60) 중 n형 트랜지스터(62)의 고농도 불순물층(40c, 40d, 62c, 62d)에는 주로 5족 원소인 인(P) 등을 포함하는 이온이 주입되며, p형 트랜지스터(61)의 고농도 불순물층(61c, 61d)에는 주 로 3족 원소인 보론(B) 등을 포함하는 이온이 주입된다.
반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)의 상부에는 산화실리콘이나 질화실리콘으로 이루어진 게이트 절연막(120)이 형성되어 있다.
채널층(40b, 61b, 62b)과 게이트 절연막(120)에는 게이트 전극(40a, 61a, 62a)이 형성되어 있으며, 게이트 절연막(120)의 상부에는 게이트 전극(40a, 61a, 62a)을 덮는 층간절연막(130)이 마련된다. 게이트 절연막(120)과 층간절연막(130)에는 반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)의 고농도 불순물층(40c, 40d, 61c, 61d, 62c, 62d)을 드러내는 접촉구가 형성되어 있다.
층간절연막(130)의 상부에는 접촉구를 통하여 고농도 불순물층(40c, 40d, 61c, 61d, 62c, 62d)과 연결되어 있는 소스전극(40e, 61e, 62e)과, 게이트 전극(40a, 61a, 62a)을 중심으로 소스 전극(40e, 61e, 62e)과 분리되어 마주하고 있는 드레인 전극(40f, 61f, 62f)이 형성되어 있다. p형 트랜지스터(61)의 드레인 전극(61f)와 n형 트랜지스터(62)의 소스 전극(61e)은 양 트랜지스터(61, 62)의 채널층(61b, 62b) 사이에 위치한다.
층간절연막(130)과 소스 및 드레인 전극(40e, 61e, 62e, 40f, 61f, 62f)은 유기막(140)으로 덮여 있고, 유기막(140)에는 n형 트랜지스터(62)의 드레인 전극(62f) 및 소스 전극(62e)을 드러내는 접촉구가 형성되어 있다.
유기막(140)의 상부에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소전극(70)이 형성되어 접촉구를 통해 n형 트랜지스터(62)의 드레인 전극(62f)과 연결되어 있다.
각 트랜지스터(40, 61, 62) 상부에는 유기물질로 이루어진 격벽(150)이 형성되어 있으며, 격벽(150)으로 구획된 화소영역에는 유기발광층(80)이 형성되어 있다.
유기발광층(80) 및 격벽(70)의 상부에는 전자를 제공하는 공통전극(90)이 형성되어 있으며, n형 트랜지스터(62)의 드레인 전극(62f)은 접촉구를 통하여 공통전극(90)과 연결되어 있다.
다른 실시예에 따르면, 폴리실리콘으로 이루어진 반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)의 전기적 특성을 향상시키고 게이트 전극(40a, 61a, 62a)이 오프되었을 때 누설되는 전류의 양을 최소화시키기 위해서 반도체층(40b, 40c, 40d, 61b, 61c, 61d, 62b, 62c, 62d)에 이온을 주입하여, 이온이 주입되지 않은 영역과 이온이 고농도의 이온이 주입된 영역 및 저농도의 이온이 주입된 영역으로 분할하는 LDD(Lightly Doped Domain) 구조를 더 포함할 수도 있다.
또한, 반도체층은 반드시 폴리 실리콘을 포함하는 것이 아니며, 본 실시예에 따른 회로구성에 따를 경우 비정질 실리콘을 포함할 수도 있다.
도 4는 본 발명의 제2실시예에 따른 화소의 등가회로이다.
도시되어 있는 바와 같이, p형 트랜지스터(61)가 구동 트랜지스터(50)와 직렬로 연결되어 있는 것은 도1과 동일하지만, 본 실시예에 따를 경우 p형 트랜지스터(61)는 구동 트랜지스터(50)와 화소전극(70) 사이에 연결되어 있다. 또한, n형 트랜지스터(62)는 구동 트랜지스터(50)의 소스 전극(s)과 공통전극(90) 사이에 연결되어 있다.
스위칭 트랜지스터(40)에 게이트 온 전압이 인가되면, n형 트랜지스터(62)가 턴온되어 공통전극(90)의 전압이 구동 트랜지스터(50)의 소스전극(s)에 인가된다. 그리고, 스위칭 트랜지스터(40)에 게이트 오프 전압이 인가되면 p형 트랜지스터(61)는 턴온되어 구동 전압(Vdd)가 구동 트랜지스터(50)로 전달된다.
본 실시예는 제1실시예와 상이한 회로 구조를 통해 동일한 효과를 도출할 수 있다. 다만, 게이트 오프 전압이 인가되어 n형 트랜지스터(62)가 턴온되면, 구동전압라인(30)과 공통전극(90) 사이에 구동 트랜지스터(50)와 n형 트랜지스터(62)가 저항으로 작용한다. 이 때 n형 트랜지스터(62)의 저항값을 낮추기 위하여 n형 트랜지스터(62)의 채널폭은 큰 것이 바람직하다. 즉, 큰 채널폭으로 인하여 많은 전류가 흐르며, 그 만큼 저항의 비율이 감소하기 때문에 구동 트랜지스터(50)의 출력단(s)에는 거의 공통전압이 인가되는 효과가 있다.
도 5는 본 발명의 제3실시예에 따른 화소의 등가회로도이고, 도6는 도5의 등가회로도에 따른 파형을 도시한 도면이다.
본 실시예에 따른 스위칭 트랜지스터(41)와 구동 트랜지스터(51)는 p형 트랜지스터이다. 따라서, 게이트 온 전압으로 로우 전압이 인가되면 스위칭 트랜지스터(41)는 턴온되어 데이터 전압(Vdata)을 화소에 공급한다.
상보형 트랜지스터(60) 중 n형 트랜지스터(62)는 구동전압라인에 연결되어 있으며, 출력단(s)은 구동 트랜지스터(51)의 입력단(d)에 연결되어 있다. 스위칭 트랜지스터(41)가 온되면, n형 트랜지스터(62)는 오프되므로 구동전압(Vdd)이 구동 트랜지스터(51)에 인가되는 것을 방지하고, p형 트랜지스터(61)에 의하여 구동 트 랜지스터(51)의 출력단(s)에는 공통전압이 인가된다.
도 6과 같이 본 실시예에 따른 파형은 게이트 전압(Vgate)을 제외하고 도2와 동일한 형상을 나타낸다. 즉, 본 실시예에는 따른 트랜지스터들(41, 51, 60)은 제1실시예에의 트랜지스터들(40, 50,60)과 타입이 상반되도록 구성되므로 회로의 해석은 제1실시예와 반대이지만, 동일한 흐름으로 전개될 수 있다.
도 7은 본 발명의 제3실시예에 따른 디스플레이장치의 요부 단면도이며, 도3에 도시되어 있는 트랜지스터들(40, 61, 62)과 상반적인 형태를 나타내고 있다.
즉, 스위칭 트랜지스터(41)의 반도체층(41b, 41c, 41d)은 제3족 불순물을 포함하고 있는 p형이고, 공통전극(90)과 드레인 전극(61d)이 연결되어 있는 트랜지스터(61) 역시 p형이다. 도7은 도3의 트랜지스터(40, 61, 62)의 극성만을 달리하므로 중복된 설명은 생략한다.
도 8은 본 발명의 제4실시예에 따른 화소의 등가회로도이다.
본 실시예에 따른 트랜지스터들(41, 51, 60)의 타입은 제3실시예와 동일하다. n형 트랜지스터(62)가 구동 트랜지스터(51)와 직렬로 연결되어 있는 것은 도4와 동일하지만, 본 실시예에 따를 경우 n형 트랜지스터(62)는 구동 트랜지스터(51)와 화소전극(70) 사이에 연결되어 있다. 또한, p형 트랜지스터(61)는 구동 트랜지스터(51)의 소스 전극(s)과 공통전극(90) 사이에 연결되어 있다.
스위칭 트랜지스터(41)에 게이트 온 전압이 인가되면, p형 트랜지스터(61)가 턴온되어 공통전극(90)의 전압이 구동 트랜지스터(51)의 소소전극(s)에 인가된다. 그리고, 스위칭 트랜지스터(41)에 게이트 오프 전압이 인가되면 n형 트랜지스터 (62)는 턴온되어 구동 전압(Vdd)가 구동 트랜지스터(51)로 전달된다.
본 실시예는 제3실시예와 상이한 회로 구조를 통해 동일한 효과를 도출할 수 있다. 다만, 게이트 오프 전압이 인가되어 p형 트랜지스터(61)가 턴온되면, 구동전압라인(30)과 공통전극(90) 사이에 구동 트랜지스터(51)와 p형 트랜지스터(61)가 저항으로 작용한다. 이 때 p형 트랜지스터(61)의 저항값을 낮추기 위하여 p형 트랜지스터(61)의 채널폭은 큰 것이 바람직하다. 즉, 큰 채널폭으로 인하여 많은 전류가 흐르며, 그 만큼 저항의 비율이 감소하기 때문에 구동 트랜지스터(51)의 출력단(s)에는 거의 공통전압이 인가되는 효과가 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 데이터 전압이 용이하게 감소되어 전력 소모를 줄일 수 있는 디스플레이장치가 제공된다.

Claims (18)

  1. 제1형 스위칭 트랜지스터와;
    상기 제1스위칭 트랜지스터의 출력단에 제어단이 연결되어 있는 구동 트랜지스터와;
    상기 제1형 스위칭 트랜지스터의 출력단과 상기 구동 트랜지스터의 출력단 사이에 형성되어 있는 유지용량과;
    상기 제1형 스위칭 트랜지스터의 제어단과 병렬로 연결되어 있는 상보형 트랜지스터를 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 제1항에 있어서,
    상기 구동 트랜지스터에 구동전압을 공급하기 위한 구동전압라인을 더 포함하고,
    상기 상보형 트랜지스터는 상호 병렬로 연결되어 있는 제1형 트랜지스터와 제1형 트랜지스터와 상반되는 제2형 트랜지스터를 포함하며,
    상기 제2형 트랜지스터는 상기 구동 트랜지스터와 직렬로 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  3. 제2항에 있어서,
    상기 제1형 스위칭 트랜지스터는 n형 트랜지스터이며,
    상기 제1형 스위칭 트랜지스터에 하이전압이 인가될 경우, 상기 제2형 트랜지스터는 턴오프 되는 것을 특징으로 하는 디스플레이장치.
  4. 제3항에 있어서,
    상기 제2형 트랜지스터의 입력단은 상기 구동전압라인에 연결되어 있으며, 출력단은 상기 구동 트랜지스터의 입력단에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  5. 제4항에 있어서,
    화소전극과;
    상기 화소전극와 대응되는 공통전극을 더 포함하며,
    상기 제1형 트랜지스터는 상기 공통전극과 상기 구동 트랜지스터의 출력단 사이에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  6. 제3항에 있어서,
    화소전극과;
    상기 화소전극과 대응되는 공통전극을 더 포함하며,
    상기 제2형 트랜지스터의 입력단은 상기 구동 트랜지스터의 출력단에 연결되어 있으며, 출력단은 상기 화소전극에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  7. 제6항에 있어서,
    제1형 트랜지스터는 상기 구동 트랜지스터의 출력단과 상기 공통전극 사이에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  8. 제3항에 있어서,
    상기 제1형 스위칭 트랜지스터는 비정질 실리콘을 갖는 반도체층을 포함하는 것을 특징으로 하는 디스플레이장치.
  9. 제3항에 있어서,
    상기 제1형 스위칭 트랜지스터는 폴리 실리콘을 갖는 반도체층을 포함하는 것을 특징으로 하는 디스플레이장치.
  10. 제2항에 있어서,
    상기 제1형 스위칭 트랜지스터는 p형 트랜지스터이며,
    상기 제1형 스위칭 트랜지스터에 로우전압이 인가될 경우, 상기 제2형 트랜지스터는 턴오프 되는 것을 특징으로 하는 디스플레이장치.
  11. 제10항에 있어서,
    상기 제2형 트랜지스터의 입력단은 상기 구동전압라인에 연결되어 있으며, 출력단은 상기 구동 트랜지스터의 입력단에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  12. 제11항에 있어서,
    화소전극과;
    상기 화소전극와 대응되는 공통전극을 더 포함하며,
    상기 제1형 트랜지스터는 상기 공통전극과 상기 구동 트랜지스터의 출력단 사이에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  13. 제10항에 있어서,
    화소전극과;
    상기 화소전극과 대응되는 공통전극을 더 포함하며,
    상기 제2형 트랜지스터의 입력단은 상기 구동 트랜지스터의 출력단에 연결되어 있으며, 출력단은 상기 화소전극에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  14. 제13항에 있어서,
    제1형 트랜지스터는 상기 구동 트랜지스터의 출력단과 상기 공통전극 사이에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  15. 제10항에 있어서,
    상기 제1형 스위칭 트랜지스터는 폴리 실리콘을 갖는 반도체층을 포함하는 것을 특징으로 하는 디스플레이장치.
  16. 제1형 스위칭 트랜지스터와;
    상기 스위칭 트랜지스터의 출력단에 제어단이 연결되어 있는 구동 트랜지스터와;
    상기 제1형 스위칭 트랜지스터의 출력단과 상기 구동 트랜지스터의 출력단 사이에 형성되어 있는 유지용량과;
    상기 제1형 스위칭 트랜지스터의 제어단과 각각 병렬로 연결되어 있는 제1형 트랜지스터와 제1형 트랜지스터와 상반되는 제2형 트랜지스터를 포함하는 것을 특징으로 하는 디스플레이장치.
  17. 제16항에 있어서,
    상기 구동 트랜지스터에 구동전압을 공급하기 위한 구동전압라인을 더 포함하고,
    상기 제2형 트랜지스터는 상기 구동 트랜지스터와 직렬로 연결되어 있는 것을 특징으로 하는 디스플레이장치.
  18. 제17항에 있어서,
    화소전극과;
    상기 화소전극와 대응되는 공통전극을 더 포함하며,
    상기 제1형 트랜지스터는 상기 공통전극과 상기 구동 트랜지스터의 출력단 사이에 연결되어 있는 것을 특징으로 하는 디스플레이장치.
KR1020060016081A 2006-02-20 2006-02-20 디스플레이장치 KR100747491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060016081A KR100747491B1 (ko) 2006-02-20 2006-02-20 디스플레이장치
US11/676,789 US20070194316A1 (en) 2006-02-20 2007-02-20 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016081A KR100747491B1 (ko) 2006-02-20 2006-02-20 디스플레이장치

Publications (1)

Publication Number Publication Date
KR100747491B1 true KR100747491B1 (ko) 2007-08-08

Family

ID=38427283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016081A KR100747491B1 (ko) 2006-02-20 2006-02-20 디스플레이장치

Country Status (2)

Country Link
US (1) US20070194316A1 (ko)
KR (1) KR100747491B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952814B1 (ko) * 2008-06-18 2010-04-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
CN102870220B (zh) * 2010-04-30 2014-05-07 夏普株式会社 电路基板和显示装置
CN103811503A (zh) * 2014-02-19 2014-05-21 合肥鑫晟光电科技有限公司 阵列基板及制备方法、显示面板
CN105931988B (zh) * 2016-05-30 2019-12-24 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN106534727B (zh) * 2016-11-30 2019-07-23 上海华力微电子有限公司 一种监控cis像素单元相关电容的电路及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002032571A (ja) * 2000-07-13 2002-01-31 Fujitsu Systems Construction Ltd 金融機関の店舗及びａｔｍの監視装置
KR20020032571A (ko) * 2000-03-31 2002-05-03 구사마 사부로 문턱 전압 변동을 상쇄하는 상보형 구동 트랜지스터를구비한 유기 전계 발광 디스플레이 등의 전류 구동 전기광학 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525305B (en) * 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP4052044B2 (ja) * 2002-07-09 2008-02-27 セイコーエプソン株式会社 光学装置およびプロジェクタ
US7310077B2 (en) * 2003-09-29 2007-12-18 Michael Gillis Kane Pixel circuit for an active matrix organic light-emitting diode display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032571A (ko) * 2000-03-31 2002-05-03 구사마 사부로 문턱 전압 변동을 상쇄하는 상보형 구동 트랜지스터를구비한 유기 전계 발광 디스플레이 등의 전류 구동 전기광학 장치
JP2002032571A (ja) * 2000-07-13 2002-01-31 Fujitsu Systems Construction Ltd 金融機関の店舗及びａｔｍの監視装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
공개특허 제2002-32571호

Also Published As

Publication number Publication date
US20070194316A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
TWI247262B (en) Semiconductor device and display device
US11895872B2 (en) Thin film transistor with small storage capacitor with metal oxide switch
KR101152119B1 (ko) 표시 장치 및 그 구동 방법
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
US7180483B2 (en) Current-driven light-emitting display apparatus and method of producing the same
KR101443224B1 (ko) 유기 발광 다이오드의 화소 구조 및 그것의 구동 방법
KR101470968B1 (ko) Vdd 전원 라인 없이 문턱전압과 전압강하를 보상하는 유기발광 다이오드 화소 회로
US8730134B2 (en) Pixel circuit and display device
KR20050115346A (ko) 표시 장치 및 그 구동 방법
KR100747491B1 (ko) 디스플레이장치
US20130021228A1 (en) Pixel circuit and display device
KR20210087614A (ko) 표시 장치 및 그의 구동 방법
KR100878066B1 (ko) 평판 표시 장치
JP2005031629A (ja) 表示素子および表示装置
KR101549900B1 (ko) 유기 발광 디스플레이 화소 회로
KR101391100B1 (ko) 유기발광 다이오드 구동 화소회로
KR20060100824A (ko) 표시 장치 및 그 구동 방법
KR20240107740A (ko) 커플링 패턴을 포함하는 화소 회로
KR101240658B1 (ko) 표시 장치 및 그 구동 방법
KR20140045259A (ko) 보정경로 다이오드를 포함하는 능동행렬 화소
WO2013022302A2 (ko) 차동 화소회로
KR20060112992A (ko) 발광 표시장치의 화소 및 그의 제조방법
JP2004047494A (ja) 発光表示装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13