KR20120067927A - 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 - Google Patents

레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120067927A
KR20120067927A KR1020110111975A KR20110111975A KR20120067927A KR 20120067927 A KR20120067927 A KR 20120067927A KR 1020110111975 A KR1020110111975 A KR 1020110111975A KR 20110111975 A KR20110111975 A KR 20110111975A KR 20120067927 A KR20120067927 A KR 20120067927A
Authority
KR
South Korea
Prior art keywords
resist pattern
water
resist
integer
general formula
Prior art date
Application number
KR1020110111975A
Other languages
English (en)
Other versions
KR101268223B1 (ko
Inventor
미와 고자와
고지 노자끼
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20120067927A publication Critical patent/KR20120067927A/ko
Application granted granted Critical
Publication of KR101268223B1 publication Critical patent/KR101268223B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본원 발명은, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 레지스트 패턴의 LWR을 개선할 수 있는 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법을 제공하는 것이다. 레지스트 패턴 개선화 재료는 하기 일반식 (1)로 표현되는 화합물 및 하기 일반식 (2)로 표현되는 화합물 중 적어도 어느 하나와, 물을 적어도 함유한다.
Figure pat00009

단, 상기 일반식 (1) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 및 탄소수 1?3의 알킬기 중 어느 하나를 나타낸다. m은, 1?3의 정수를 나타낸다. n은, 3?30의 정수를 나타낸다. 상기 일반식 (2) 중, p는, 8?20의 정수를 나타낸다. q는, 3?30의 정수를 나타낸다. r은, 1?8의 정수를 나타낸다.

Description

레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법{RESIST PATTERN IMPROVING MATERIAL, METHOD FOR FORMING RESIST PATTERN, AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은, 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법에 관한 것이다.
LSI(반도체 집적 회로) 등의 반도체 장치에서는, 집적도의 향상에 수반하여, 미세 패턴의 형성이 요구되고 있고, 최근의 최소 패턴 사이즈는, 100㎚ 이하에 달하고 있다.
이러한 반도체 장치에서의 미세 패턴의 형성은, 노광 장치에서의 광원의 단파장화 및 레지스트 재료의 개량에 의해 실현해 왔다. 현재는, 파장 193㎚의 ArF(불화아르곤) 엑시머 레이저광을 광원으로, 물을 통하여 노광을 행하는 액침 노광법에 의한 미세 패턴 형성이 실시되고 있고, 레지스트 재료에 대해서도, 아크릴 수지를 베이스로 한 다양한 ArF 대응 레지스트 재료가 개발되고 있다. 또한, 차세대의 노광 기술로서, 파장 13.5㎚의 연X선을 광원으로 하는 EUV(극단 자외선) 노광법이 검토되고 있고, 패턴 사이즈는 30㎚ 이하로, 보다 한층 더한 미세화가 앞으로도 진행되어 갈 것은 명백하다.
이와 같은 패턴 사이즈의 미세화에 수반하여, 레지스트 패턴 폭의 불균일함(LWR : Line width roughness)이 커져, 디바이스 성능에 악영향을 미치는 것이 문제시되고 있다.
상기 문제를 해결하기 위해서, 노광 장치, 레지스트 재료의 최적화 등이 검토되고 있지만, 충분한 결과는 얻어지고 있지 않다. 또한, 노광 장치, 레지스트 재료에 의한 개선에는, 엄청난 비용과 시간을 요한다.
따라서, 프로세스 조건에서의 대응책이 다양하게 검토되고 있다.
예를 들면, 현상 처리 후의 린스 공정에서, 이온성의 계면 활성제를 포함하는 수용액을 이용하여 레지스트 패턴을 처리함으로써, 현상 처리에 의한 디펙트(잔류물(residues)의 발생이나 패턴 쓰러짐 등의 결함)를 억제함과 함께, 레지스트 패턴의 요철을 용해하여, 상기 LWR을 개선하는 방법이 개시되어 있다(특허 문헌 1).
또한, 다른 방법으로서, 현상 처리 후의 레지스트 패턴에 대하여, 카르복실기 등을 포함하는 산성의 저분자 화합물을 첨가한 유기계의 도포 재료를 도포하고, 이것을 박리 처리함으로써 레지스트 패턴을 가늘게 함과 동시에, 상기 LWR을 개선하는 방법이 개시되어 있다(특허 문헌 2).
그러나, 어느 방법도, 처리에 의해 레지스트 패턴의 표면을 제거함으로써, LWR의 개선을 실현하고 있기 때문에, 원하는 레지스트 패턴 사이즈가 얻어지지 않는다고 하는 문제가 있다. 또한, 보다 LWR을 저하시킬 가능성이 있다고 하는 문제가 있다.
또한, 본 발명자들에 의해, 레지스트 패턴을 굵게 하여(후육화(thickening)시켜) 미세 가공을 가능하게 하는 레지스트 패턴 후육화 재료가 개시되어 있다(특허 문헌 3 및 4).
그러나, 이들 레지스트 패턴 후육화 재료에 의해 레지스트 패턴을 후육화 처리한 경우는, 레지스트 패턴 사이즈가 크게 변동한다. 그 때문에, 이들 레지스트 패턴 후육화 재료는, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고 레지스트 패턴의 LWR을 개선하는 것이 요구되는 LWR의 개선화 재료로서는 적합하지 않다는 문제가 있다.
따라서, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 레지스트 패턴의 LWR을 개선할 수 있는 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법이 요구되고 있는 것이 현상이다.
[특허 문헌 1] 일본 특개 2007-213013호 공보 [특허 문헌 2] 일본 특개 2010-49247호 공보 [특허 문헌 3] 일본 특허 제3633595호 공보 [특허 문헌 4] 일본 특개 2006-259692호 공보
본 발명은, 종래에서의 상기 모든 문제를 해결하고, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 레지스트 패턴의 LWR을 개선할 수 있는 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로서는, 후술하는 부기에 기재한 대로이다. 즉, 개시의 레지스트 패턴 개선화 재료는, 하기 일반식 (1)로 표현되는 화합물 및 하기 일반식 (2)로 표현되는 화합물 중 적어도 어느 하나와, 물을 적어도 함유한다.
Figure pat00001
단, 상기 일반식 (1) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 및 탄소수 1?3의 알킬기 중 어느 하나를 나타낸다. m은, 1?3의 정수를 나타낸다. n은, 3?30의 정수를 나타낸다. 상기 일반식 (2) 중, p는, 8?20의 정수를 나타낸다. q는, 3?30의 정수를 나타낸다. r은, 1?8의 정수를 나타낸다.
개시의 레지스트 패턴의 형성 방법은, 레지스트 패턴을 형성한 후에, 그 레지스트 패턴의 표면을 덮도록 개시의 레지스트 패턴 개선화 재료를 도포하는 공정을 포함한다.
개시의 반도체 장치의 제조 방법은, 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 개시의 레지스트 패턴 개선화 재료를 도포함으로써 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 그 개선한 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면을 패터닝하는 패터닝 공정을 포함한다.
개시의 레지스트 패턴 개선화 재료에 의하면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 레지스트 패턴의 LWR을 개선할 수 있다.
개시의 레지스트 패턴의 형성 방법에 의하면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, LWR이 개선된 레지스트 패턴을 얻을 수 있다.
개시의 반도체 장치의 제조 방법에 의하면, 고정밀도의 반도체 장치를 제조할 수 있다.
도 1a는 본 발명의 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메커니즘의 설명도로서, 레지스트 패턴 개선화 재료를 레지스트 패턴의 표면에 부여한 상태를 도시하는 도면.
도 1b는 본 발명의 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메커니즘의 설명도로서, 레지스트 패턴 개선화 재료가 레지스트 패턴 표면에 스며든 상태를 도시하는 도면.
도 1c는 본 발명의 레지스트 패턴 개선화 재료를 이용하여 레지스트 패턴의 LWR을 개선(저감)하는 메커니즘의 설명도로서, 레지스트 패턴 개선화 재료에 의해 레지스트 패턴 표면이 개선된 상태를 도시하는 도면.
도 2a는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 실리콘 기판 상에 층간 절연막을 형성한 상태를 도시하는 도면.
도 2b는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 도 2a에 도시하는 층간 절연막 상에 티타늄막을 형성한 상태를 도시하는 도면.
도 2c는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 티타늄막 상에 레지스트막을 형성하고, 티타늄막에 홀 패턴을 형성한 상태를 도시하는 도면.
도 2d는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 홀 패턴을 층간 절연막에도 형성한 상태를 도시하는 도면.
도 2e는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 홀 패턴을 형성한 층간 절연막 상에 Cu막을 형성한 상태를 도시하는 도면.
도 2f는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 홀 패턴 상 이외의 층간 절연막 상에 퇴적된 Cu를 제거한 상태를 도시하는 도면.
도 2g는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 홀 패턴 내에 형성된 Cu 플러그 상 및 층간 절연막 상에 층간 절연막을 형성한 상태를 도시하는 도면.
도 2h는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 표층으로서의 층간 절연막에 홀 패턴을 형성하고, Cu 플러그를 형성한 상태를 도시하는 도면.
도 2i는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도로서, 3층 구조의 배선을 형성한 상태를 도시하는 도면.
(레지스트 패턴 개선화 재료)
본 발명의 레지스트 패턴 개선화 재료는, 하기 일반식 (1)로 표현되는 화합물 및 하기 일반식 (2)로 표현되는 화합물 중 적어도 어느 하나와, 물을 적어도 함유하고, 또한 필요에 따라서, 수용성 수지, 방향족을 갖는 분자량 200 이하의 수용성 화합물 등의 그 밖의 성분을 함유한다.
<일반식 (1)로 표현되는 화합물 및 일반식 (2)로 표현되는 화합물>
상기 레지스트 패턴 개선화 재료는, 하기 일반식 (1)로 표현되는 화합물 및 하기 일반식 (2)로 표현되는 화합물 중 적어도 어느 하나를 함유한다.
Figure pat00002
단, 상기 일반식 (1) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 및 탄소수 1?3의 알킬기 중 어느 하나를 나타낸다. m은, 1?3의 정수를 나타낸다. n은, 3?30의 정수를 나타낸다. 상기 일반식 (2) 중, p는, 8?20의 정수를 나타낸다. q는, 3?30의 정수를 나타낸다. r은, 1?8의 정수를 나타낸다.
이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
또한, 상기 일반식 (2)로 표현되는 화합물에서, -(CH2CH2O)- 및 -(CH2CH(CH3)O)-는, 분자 중에 랜덤하게 배열되어 있어도 되고, 블록으로 배열되어 있어도 된다.
상기 일반식 (1)에서, R1 및 R2로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 수소 원자 및 메틸기인 것이, 수용성의 점에서 바람직하다.
상기 일반식 (2)에서, CpH2p+1로 표현되는 알킬기로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 분기 알킬기인 것이, 레지스트 패턴과의 반응의 범용성의 점에서 바람직하다.
상기 일반식 (1)로 표현되는 화합물 및 상기 일반식 (2)로 표현되는 화합물의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 상기 물 100질량부에 대하여, 0.0005질량부?1질량부가 바람직하고, 0.0008질량부?0.5질량부가 보다 바람직하고, 0.001질량부?0.1질량부가 특히 바람직하다. 상기 함유량이, 0.0005질량부 미만이면, 상기 LWR을 개선하는 효과가 충분히 얻어지지 않는 경우가 있다. 상기 함유량이, 1질량부를 초과하면, 도포성이 나빠지는 경우가 있다. 상기 함유량이, 상기 특히 바람직한 범위 내이면, 상기 LWR이 보다 개선되는 점에서 유리하다.
<물>
상기 물로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 순수(純水)(탈이온수)가 바람직하다.
상기 물의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 결정할 수 있지만, 도포성의 면에서, 상기 레지스트 패턴 개선화 재료 100질량부에 대하여, 90질량부 이상인 것이 바람직하다.
<수용성 수지>
상기 레지스트 패턴 개선화 재료는, 수용성 수지를 함유함으로써, 레지스트 패턴을 후육화함과 동시에, 레지스트 패턴의 LWR을 개선할 수 있다.
상기 수용성 수지로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리비닐피롤리돈, 폴리에틸렌이민, 폴리에틸렌옥시드, 스티렌-말레산 공중합체, 폴리비닐아민, 폴리아릴아민, 옥사졸린기 함유 수용성 수지, 수용성 멜라민 수지, 수용성 요소 수지, 알키드 수지, 술폰아미드 수지, 셀룰로오스, 타닌(tannin), 폴리글루탐산, 및 이들을 일부로 포함하는 수지 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 안정성의 면에서, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리비닐피롤리돈 및 이들을 일부로 포함하는 수지가 바람직하다.
상기 수용성 수지의 수용성으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 25℃의 물 100g에 대하여, 상기 수용성 수지가 0.1g 이상 용해되는 수용성이 바람직하다.
상기 수용성 수지의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 상기 물 100질량부에 대하여, 0.001질량부?10질량부가 바람직하고, 0.05질량부?4질량부가 보다 바람직하다. 상기 함유량이, 0.001질량부 미만이면, 후육화의 효과가 거의 얻어지지 않는 경우가 있고, 10질량부를 초과하면, LWR의 개선은 이루어지지만 레지스트 패턴의 후육화 효과가 지나치게 커서, 원하는 레지스트 패턴 사이즈를 얻을 수 없게 되는 경우가 있다. 상기 함유량이, 보다 바람직한 범위 내이면, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 원하는 레지스트 패턴 후육화의 범위 내에서, 레지스트 패턴 측벽의 요철을 저감하여, 레지스트 패턴 폭의 균일함을 향상시킬 수 있는(즉 LWR을 개선할 수 있는) 점에서 유리하다.
<방향족을 갖는 분자량 200 이하의 수용성 화합물>
상기 레지스트 패턴 개선화 재료는, 방향족을 갖는 분자량 200 이하의 수용성 화합물을 함유함으로써, 레지스트 패턴의 크기에 상관없이, 일정한 두께로 패턴을 후육화함과 동시에, 레지스트 패턴의 LWR을 개선할 수 있다.
상기 방향족을 갖는 분자량 200 이하의 수용성 화합물로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 만델산, 페닐알라닌, 페닐글리신, 페닐 젖산, 2-히드록시벤질 알코올, 3-히드록시벤질 알코올, 4-히드록시벤질 알코올 등을 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 수용성의 면에서, 2-히드록시벤질 알코올, 3-히드록시벤질 알코올, 4-히드록시벤질 알코올, 페닐 젖산이 바람직하다.
상기 방향족을 갖는 분자량 200 이하의 수용성 화합물의 수용성으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 25℃의 물 100g에 대하여, 상기 방향족을 갖는 분자량 200 이하의 수용성 화합물이 0.1g 이상 용해되는 수용성이 바람직하다.
상기 방향족을 갖는 분자량 200 이하의 수용성 화합물의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 상기 물 100질량부에 대하여, 0.001질량부?5질량부가 바람직하고, 0.005질량부?1질량부가 보다 바람직하다. 상기 함유량이, 0.001질량부 미만이면 후육화의 효과가 거의 얻어지지 않는 경우가 있고, 5질량부를 초과하면, LWR의 개선은 이루어지지만 레지스트 패턴의 후육화 효과가 지나치게 커서, 원하는 레지스트 패턴 사이즈를 얻을 수 없게 되는 경우가 있다. 상기 함유량이, 보다 바람직한 범위 내이면, 상기 수용성 수지와 마찬가지로, 레지스트 패턴 사이즈를 필요 이상으로 변동시키지 않고, 원하는 레지스트 패턴의 후육화의 범위 내에서, 레지스트 패턴 측벽의 요철을 저감하여, 레지스트 패턴 폭의 균일함을 향상시킬 수 있는(즉 LWR을 개선할 수 있는) 점에서 유리하다.
<그 밖의 성분>
상기 그 밖의 성분으로서는, 본 발명의 효과를 해치지 않는 한 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 유기 용제, 공지의 각종 첨가제(예를 들면, 아민계, 아미드계, 암모늄 염소 등으로 대표되는 퀀처(quencher)) 등을 들 수 있다.
상기 그 밖의 성분의 함유량으로서는, 특별히 제한은 없고, 상기 일반식 (1)로 표현되는 화합물, 상기 일반식 (2)로 표현되는 화합물, 상기 수용성 수지, 상기 방향족을 갖는 분자량 200 이하의 수용성 화합물의 종류나 함유량 등에 따라 적절히 결정할 수 있다.
-유기 용제-
상기 레지스트 패턴 개선화 재료에 유기 용제를 첨가함으로써, 상기 일반식 (1)로 표현되는 화합물, 상기 일반식 (2)로 표현되는 화합물, 상기 수용성 수지 및 그 밖의 성분에 대한 용해성을 향상시키는 효과가 얻어진다.
상기 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 알코올계 유기 용제, 쇄상 에스테르계 유기 용제, 환상 에스테르계 유기 용제, 케톤계 유기 용제, 쇄상 에테르계 유기 용제, 환상 에테르계 유기 용제 등을 들 수 있다.
상기 알코올계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 메탄올, 에탄올, 프로필알코올, 이소프로필알코올, 부틸알코올 등을 들 수 있다.
상기 쇄상 에스테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 젖산에틸, 프로필렌글리콜 메틸에테르 아세테이트(PGMEA) 등을 들 수 있다.
상기 환상 에스테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 γ-부티로락톤 등의 락톤계 유기 용제 등을 들 수 있다.
상기 케톤계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 아세톤, 시클로헥사논, 헵타논 등의 케톤계 유기 용제 등을 들 수 있다.
상기 쇄상 에테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 에틸렌글리콜 디메틸에테르 등을 들 수 있다.
상기 환상 에테르계 유기 용제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 테트라히드로푸란, 디옥산 등을 들 수 있다.
이들 유기 용제는, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 레지스트 패턴의 요철의 저감을 효과적으로 행할 수 있는 점에서, 80℃?200℃의 비점을 갖는 유기 용제가 바람직하다.
본 발명의 레지스트 패턴 개선화 재료의 형태로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 수용액, 콜로이드액, 에멀전액 등을 들 수 있다. 이들 중에서도, 도포성의 면에서, 수용액이 바람직하다.
<사용 등>
상기 레지스트 패턴 개선화 재료는, 레지스트 패턴 상에 도포하여 사용할 수 있다.
상기 레지스트 패턴 개선화 재료를 상기 레지스트 패턴 상에 도포하고, 그 레지스트 패턴과 상호 작용(믹싱)시키면, 그 레지스트 패턴의 표면에, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴이 상호 작용하여 이루어지는 층(믹싱층)이 형성된다. 그 결과, 상기 레지스트 패턴은, 상기 믹싱층의 형성에 의해, 레지스트 패턴 측벽의 요철이 완화되어, 상기 LWR이 개선된 레지스트 패턴이 형성된다.
상기 레지스트 패턴 개선화 재료에 의해 상기 레지스트 패턴 측벽의 요철이 저감된 결과, 상기 레지스트 패턴의 라인의 폭은, 요철이 저감되기 전의 상기 레지스트 패턴의 라인의 폭보다도 균일성이 향상되는, 즉, 상기 레지스트 패턴 폭의 불균일함(LWR : Line width roughness)이 개선된다. 그 결과, 상기 레지스트 패턴의 패터닝 시에 이용한 노광 장치의 광원의 노광 한계(해상 한계)를 초과하여 (상기 광원에 이용되는 광의 파장에서 패터닝 가능한 개구 내지 패턴 간격의 크기의 한계값보다도 작고), 보다 고정밀도의 레지스트 라인 패턴이 형성된다.
또한, 상기 레지스트 패턴 개선화 재료가, 상기 일반식 (1)로 표현되는 화합물 및 상기 일반식 (2)로 표현되는 화합물 중 적어도 어느 하나에 더하여, 또한 상기 수용성 수지를 함유하는 경우, 또한 상기 방향족을 갖는 분자량 200 이하의 수용성 화합물을 함유하는 경우, 및, 또한 상기 수용성 수지 및 상기 방향족을 갖는 분자량 200 이하의 수용성 화합물을 함유하는 경우는, 상기 레지스트 패턴 측벽의 요철 저감과 동시에, 레지스트 패턴이 후육화된다. 레지스트 패턴이 후육화됨으로써, 상기 레지스트 패턴 측벽의 요철은 더욱 저감된다.
상기 레지스트 패턴 측벽의 요철의 저감량 및 상기 레지스트 패턴 폭의 균일도, 또한, 후육화량은, 상기 레지스트 패턴 개선화 재료에서의 상기 일반식 (1)로 표현되는 화합물, 상기 일반식 (2)로 표현되는 화합물, 상기 수용성 수지 및 상기 방향족을 갖는 분자량 200 이하의 수용성 화합물의 함유량, 및, 상기 레지스트 패턴 개선화 재료의 점도, 도포 두께, 베이크 온도, 베이크 시간 등을 적절히 조절함으로써, 원하는 범위로 제어할 수 있다.
-레지스트 패턴의 재료-
상기 레지스트 패턴(상기 레지스트 패턴 개선화 재료가 도포되는 레지스트 패턴)의 재료로서는, 특별히 제한은 없고, 공지의 레지스트 재료 중에서 목적에 따라서 적절히 선택할 수 있고, 네가티브형, 포지티브형 중 어느 것이어도 되며, 예를 들면 g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝 가능한 g선 레지스트, i선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스터 등을 바람직하게 들 수 있다. 이들은, 화학 증폭형이어도 되고, 비화학 증폭형이어도 된다. 이들 중에서도, KrF 레지스트, ArF 레지스트, 아크릴계 수지를 포함하여 이루어지는 레지스트 등이 바람직하고, 보다 미세한 패터닝, 스루풋의 향상 등의 관점에서는, 해상 한계의 연신(延伸)이 급선무로 되어 있는 ArF 레지스트 및 아크릴계 수지를 포함하여 이루어지는 레지스트 중 적어도 어느 하나가 보다 바람직하다.
상기 레지스트 패턴의 재료의 구체예로서는, 노볼락계 레지스트, PHS계 레지스트, 아크릴계 레지스트, 시클로올레핀-말레산 무수물계(COMA계) 레지스트, 시클로올레핀계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 들 수 있다. 이들은, 불소 수식 등이 되어 있어도 된다.
상기 레지스트 패턴의 형성 방법, 크기, 두께 등에 대해서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 특히 두께에 대해서는, 가공 대상인 피가공면, 에칭 조건 등에 의해 적절히 결정할 수 있지만, 일반적으로 100㎚?500㎚ 정도이다.
상기 레지스트 패턴 개선화 재료를 이용한 상기 레지스트 패턴 측벽의 요철 저감에 대하여 이하에 도면을 참조하면서 설명한다.
도 1a에 도시한 바와 같이, 피가공면(기재)(5) 상에 레지스트 패턴(3)을 형성한 후, 레지스트 패턴(3)의 표면에 레지스트 패턴 개선화 재료(1)를 부여(도포)하여, 도포막을 형성한다. 이 후, 필요에 따라서 베이크(가온 및 건조) 처리를 행해도 된다. 그렇게 하면, 레지스트 패턴(3)과 레지스트 패턴 개선화 재료(1)와의 계면에서, 레지스트 패턴 개선화 재료(1)의 레지스트 패턴(3)으로의 믹싱(함침)이 일어나, 도 1b에 도시한 바와 같이, 내층 레지스트 패턴(10b)(레지스트 패턴(3))과 레지스트 패턴 개선화 재료(1)와의 계면에서 상기 믹싱(함침)한 부분이 반응하여 표층(믹싱층)(10a)이 형성된다. 그 결과, 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 크기에 좌우되지 않고(의존하지 않고) 안정적으로 또한 균일하게 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 측벽의 요철이 저감된다.
이 후, 도 1c에 도시한 바와 같이, 부여(도포)한 레지스트 패턴 개선화 재료(1) 중, 레지스트 패턴(3)과 상호 작용(믹싱)하지 않은 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)을 용해 제거하는 린스 처리를 행하여, 측벽의 요철이 완화된 평활한 레지스트 패턴(10)이 형성된다.
또한, 상기 린스 처리는, 순수(純水)를 이용해도 되고, 범용의 알칼리 현상액 등의 알칼리 수용액에 의한 린스 처리이어도 된다. 또한, 필요에 따라서 계면 활성제를 순수(純水)나 알칼리 현상액 등의 알칼리 수용액에 함유시킨 것을 이용해도 된다. 또한, 이 린스 처리는 필요에 따라서 행하면 되고, 린스 처리를 행하지 않아도 된다.
요철이 저감된 레지스트 패턴(10)은, 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 표면에, 레지스트 패턴 개선화 재료(1)가 반응하여 형성된 표층(믹싱층)(10a)을 갖고 이루어진다. 요철이 저감된 레지스트 패턴(10)은, 레지스트 패턴(3)에 비해 표층(믹싱층)(10a)의 분만큼 요철이 완화되어 있고, 요철 저감 후 레지스트 패턴(10)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동(불균일함)을 나타내는 LWR값(LWR=Line width roughness)은, 요철 저감 전의 레지스트 패턴(3)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동보다도 작아진다. 이 때문에, 레지스트 패턴(3)을 형성할 때의 노광 장치에서의 광원의 노광 한계(해상 한계)를 초과하여 상기 레지스트 라인 패턴을 미세하게 고정밀도로 형성할 수 있다.
또한, 레지스트 패턴 개선화 재료(1)가, 상기 수용성 수지 및 상기 방향족을 갖는 분자량 200 이하의 수용성 화합물 중 적어도 어느 하나를 포함하는 경우에는, 레지스트 패턴 개선화 재료가, 상기 수용성 수지 및 상기 방향족을 갖는 분자량 200 이하의 수용성 화합물 중 적어도 어느 하나를 포함하지 않는 경우에 비해, 레지스트 패턴 개선화 재료에서의 표층(믹싱층)(10a)은 커진다. 이에 의해, 요철이 저감된 레지스트 패턴(10)은, 레지스트 패턴(3)에 비해 표층(믹싱층)(10a)의 분만큼 요철이 저감됨과 함께 후육화도 되기 때문에, 요철 저감 후 레지스트 패턴(10)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동(불균일함)을 나타내는 LWR값(LWR=Line width roughness)은, 요철 저감 전의 레지스트 패턴(3)에 의해 형성되는 레지스트 라인 패턴의 라인 폭의 변동보다도 더 작아진다.
상기 레지스트 패턴 개선화 재료는, 레지스트 패턴 측벽의 요철을 저감함으로써 상기 LWR을 개선하고, 노광 한계를 초과하여 상기 레지스트 라인 패턴을 미세화하는 데에 바람직하게 사용할 수 있다. 또한, 상기 레지스트 패턴 개선화 재료는, 본 발명의 반도체 장치의 제조 방법 등에 특히 바람직하게 사용할 수 있다.
(레지스트 패턴의 형성 방법)
본 발명의 레지스트 패턴의 형성 방법은, 레지스트 패턴 개선화 재료를 도포하는 공정을 적어도 포함하고, 바람직하게는 린스 처리를 행하는 공정, 또한 필요에 따라서, 전노광 공정, 베이킹 공정 등의 그 밖의 공정을 포함한다.
<도포하는 공정>
상기 도포하는 공정으로서는, 레지스트 패턴을 형성한 후에, 상기 레지스트 패턴의 표면을 덮도록 레지스트 패턴 개선화 재료를 도포하는 공정이면, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있다.
상기 레지스트 패턴 개선화 재료로서는, 본 발명의 상기 레지스트 패턴 개선화 재료가 사용된다.
상기 레지스트 패턴은, 공지의 방법에 따라서 형성할 수 있다.
상기 레지스트 패턴은, 피가공면(기재) 상에 형성할 수 있다. 그 피가공면(기재)으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 그 레지스트 패턴이 반도체 장치에 형성되는 경우에는, 그 피가공면(기재)으로서는, 반도체 기재 표면을 들 수 있다. 상기 반도체 기재로서는, 실리콘 웨이퍼 등의 기판, 각종 산화막 등이 바람직하다.
상기 레지스트 패턴 개선화 재료의 도포의 방법으로서는, 특별히 제한은 없고, 목적에 따라서 공지의 도포 방법 중으로부터 적절히 선택할 수 있지만, 스핀 코트법이 바람직하다.
그 스핀 코트법의 경우, 회전수로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 100rpm?10,000rpm이 바람직하고, 500rpm?5,000rpm이 보다 바람직하다. 도포 시간으로서는, 1초간?10분간이 바람직하고, 1초간?90초간이 보다 바람직하다.
상기 도포 시의 도포 두께로서는, 통상, 5㎚?1,000㎚ 정도이고, 10㎚?100㎚ 정도가 바람직하다.
또한, 상기 레지스트 패턴의 형성은, 통상, 알칼리 현상액에 의한 현상 처리 후에, 순수(純水)에 의한 린스 처리를 실시함으로써 행해지지만, 상기 레지스트 패턴 개선화 재료를 이용하여, 알칼리 현상액에 의한 현상 처리 직후에, 린스액으로서 상기 레지스트 패턴 개선화 재료를 도포하는 방법도 가능하다.
<린스 처리를 행하는 공정>
상기 린스 처리를 행하는 공정으로서는, 린스액으로 린스 처리를 행하는 공정이면, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있다.
상기 린스 처리를 행하는 공정에 의해, 상기 레지스트 패턴 개선화 재료를 도포한 후, 상기 레지스트 패턴 개선화 재료와, 상기 레지스트 패턴과 상호 작용(믹싱) 및 반응하지 않은 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)을 용해 제거하여(린스 처리), 측벽의 요철을 저감한 레지스트 패턴을 얻을 수 있다.
상기 린스액으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 순수(純水)를 함유하고 있어도 되고, 알칼리 현상액을 함유하고 있어도 된다. 또한, 이들에 계면 활성제를 포함하여 이용하는 것도 가능하지만, 프로세스의 용이함의 점에서, 상기 린스액은, 순수(純水)인 것이 바람직하다.
계면 활성제를 포함하는 순수(純水) 또는 알칼리 현상액 등의 알칼리 수용액을 이용하는 경우는, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴과의 계면에서의 효과의 면내 균일성의 향상을 도모하고, 잔사나 결함의 발생을 억제하는 효과가 높아지는 것을 기대할 수 있다.
상기 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 나트륨염, 칼륨염 등의 금속 이온을 함유하지 않는 점에서, 비이온성 계면 활성제를 바람직하게 들 수 있다.
상기 비이온성 계면 활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌 알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 실리콘 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 알코올에톡실레이트 화합물, 페놀에톡실레이트 화합물 등을 들 수 있다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 또한, 이온성 계면 활성제이어도, 비금속염계의 것이면 사용하는 것은 가능하다.
상기 계면 활성제의 순수(純水) 또는 알칼리 현상액 등의 알칼리 수용액에서의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 0.001질량％?1질량％가 바람직하고, 0.05질량％?0.5질량％가 바람직하다.
상기 함유량이, 0.001질량％ 미만이면, 상기 계면 활성제에 의한 효과가 적고, 1질량％를 초과하면, 현상액의 용해력이 지나치게 커지기 때문에 상기 레지스트 패턴이 용해되어, 측벽의 요철이 보다 커지거나, 기포의 발생에 의한 잔사나 결함이 발생하기 쉬워지는 경우가 있다.
상기 알칼리 현상액으로서는, 특별히 제한은 없고, 반도체 장치의 제조에 이용되는 공지의 것 중으로부터 적절히 선택할 수 있지만, 4급 수산화암모늄 수용액, 콜린 수용액이 바람직하다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이들 중에서도, 저코스트 및 범용성이 높은 점에서, 수산화 테트라메틸암모늄 수용액이 바람직하다.
또한, 상기 알칼리 현상액에, 필요에 따라서 상기 계면 활성제를 첨가해도 된다. 이 경우, 상기 계면 활성제의 상기 알칼리 현상액에서의 함유량으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있지만, 0.001질량％?1질량％가 바람직하고, 0.05질량％?0.5질량％가 보다 바람직하다.
<그 밖의 공정>
상기 그 밖의 공정으로서는, 예를 들면 전노광 공정, 베이킹 공정 등을 들 수 있다.
-전노광 공정-
상기 전노광 공정은, 상기 레지스트 패턴 개선화 재료의 도포 전에, 상기 레지스트 패턴의 전체면에 대하여 자외선광 및 전리 방사선 중 어느 하나를 조사하는 공정이다.
레지스트 패턴이 성긴 영역(레지스트 패턴의 간격이 긴 영역)과 레지스트 패턴이 밀한 영역(레지스트 패턴의 간격이 짧은 영역)을 갖는, 패턴 간격이 상이한 레지스트 패턴이나, 다양한 크기가 혼재된 레지스트 패턴에서는, 패턴마다 노광 시의 광 강도 분포가 상이하기 때문에, 상기 레지스트 패턴의 현상에서는 표면화되지 않는 정도의 약간의 표면 상태의 차(흐려짐(fogging) 노광량의 차)가, 상기 레지스트 패턴으로의 상기 레지스트 패턴 개선화 재료의 침투성의 차로서 영향을 미치고, 그 결과, 상기 레지스트 패턴 개선화 재료와 상기 레지스트 패턴이 상호 작용하여 형성되는 믹싱층의 형성 용이함에 영향을 미친다. 따라서, 상기 레지스트 패턴 개선화 재료를 도포하기 전에 상기 레지스트 패턴의 전체면에 대하여, 자외선광 또는 전리 방사선을 조사하면, 상기 레지스트 패턴의 표면 상태를 균일화할 수 있어, 상기 패턴의 소밀차나 크기 등에 의존하지 않고, 상기 레지스트 패턴으로의 상기 레지스트 패턴 개선화 재료의 침투를 균일화할 수 있어, 보다 효과적으로 상기 레지스트 패턴의 측벽의 요철을 저감하여, 레지스트 패턴 폭의 균일함을 향상시킬 수 있다.
상기 자외선광 및 상기 전리 방사선으로서는, 특별히 제한은 없고, 조사하는 상기 레지스트 패턴의 재료의 감도 파장에 따라서 적절히 선택할 수 있다. 구체적으로는, 고압 수은 램프 또는 저압 수은 램프로부터 발생하는 브로드밴드의 자외선광 외에, g선(파장 436㎚), i선(파장 365㎚), KrF 엑시머 레이저광(파장 248㎚), ArF 엑시머 레이저광(파장 193㎚), F2 엑시머 레이저광(파장 157㎚), EUV광(파장 5㎚?15㎚의 연X선 영역), 전자선, X선 등을 들 수 있다. 또한, 제조 장치의 구조상, 이들 중으로부터, 상기 레지스트 패턴의 형성에서 노광 시에 사용하는 자외선광 또는 전리 방사선과 동일한 것을 선택하는 것이 바람직하다.
상기 자외선광 및 상기 전리 방사선의 상기 레지스트 패턴에의 조사량(노광량)으로서는, 특별히 제한은 없고, 사용하는 상기 자외선광 또는 상기 전리 방사선의 종류에 따라서 적절히 선택할 수 있지만, 예를 들면 상기 레지스트 패턴의 형성에 필요로 되는 조사량(노광량)에 대하여, 0.1％?20％가 바람직하다.
상기 조사량이, 0.1％ 미만이면, 상기 레지스트 패턴의 표면 상태의 균일화 효과가 생기기 어려운 경우가 있고, 20％를 초과하면, 필요 충분 이상으로 상기 레지스트 패턴에 광 반응이 발생하게 되어, 상기 레지스트 패턴의 상부의 형상 열화나 패턴의 부분 소실이 발생하기 쉬워지는 경우가 있다.
또한, 일정한 상기 조사량으로 상기 자외선광 또는 상기 전리 방사선을 조사하는 한, 그 방법으로서는, 특별히 제한은 없고, 강한 광을 사용한 경우에는 단시간에, 약한 광을 사용한 경우에는 장시간에, 또한, 노광 감도가 높은 레지스트 재료를 이용한 경우에는 노광량(조사량)을 적게, 노광 감도가 낮은 레지스트 재료를 이용한 경우에는 노광량(조사량)을 많게 하거나 하여 적절히 조절하여, 각각 행할 수 있다.
-베이킹 공정-
상기 베이킹 공정은, 상기 레지스트 패턴 개선화 재료의 도포 시 내지 그 후에, 도포한 상기 레지스트 패턴 개선화 재료를 베이킹 처리(가온 및 건조)하는 공정이다.
상기 베이킹 공정을 행함으로써, 상기 레지스트 패턴과 상기 레지스트 패턴 개선화 재료와의 계면에서 상기 레지스트 패턴 개선화 재료의 상기 레지스트 패턴으로의 믹싱(함침)을 효율적으로 발생시킬 수 있다. 또한, 상기 레지스트 패턴 개선화 재료를 스핀 코트법에 의해 도포함으로써, 용매를 제거하고, 도포막을 형성할 수 있는 점에서, 베이킹 처리는 반드시 행하지 않아도 된다.
또한, 상기 베이킹 처리(가온 및 건조)의 조건, 방법 등으로서는, 상기 레지스트 패턴을 연화시키지 않는 한, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있고, 예를 들면 그 횟수로서는, 1회이어도 되고, 2회 이상이어도 된다. 2회 이상의 경우, 각 회에서의 프리베이크의 온도는, 일정해도 되고, 상이해도 되고, 일정한 경우, 40℃?150℃ 정도가 바람직하고, 60℃?120℃가 보다 바람직하다. 또한, 그 시간으로서는, 10초간?5분간 정도가 바람직하고, 30초간?100초간이 보다 바람직하다.
상기 레지스트 패턴의 형성 방법은, 각종 레지스트 제거 패턴, 예를 들면 라인＆스페이스 패턴, 홀 패턴(콘택트 홀용 등), 트렌치(홈) 패턴 등의 형성에 바람직하고, 그 레지스트 패턴의 형성 방법에 의해 형성된 레지스트 패턴은, 예를 들면 마스크 패턴, 레티클 패턴 등으로서 사용할 수 있고, 금속 플러그, 각종 배선, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광 배선의 접속에 이용되는 광 부품, 마이크로 액튜에이터 등의 미세 부품, 반도체 장치 등의 제조 방법에 바람직하게 사용할 수 있고, 그 중에서도, 후술하는 본 발명의 반도체 장치의 제조 방법에 특별히 바람직하게 사용할 수 있다.
(반도체 장치의 제조 방법)
본 발명의 반도체 장치의 제조 방법은, 레지스트 패턴 형성 공정과, 패터닝 공정을 적어도 포함하고, 또한 필요에 따라서, 그 밖의 공정을 포함한다.
<레지스트 패턴 형성 공정>
상기 레지스트 패턴 형성 공정은, 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록, 상기 레지스트 패턴 개선화 재료를 도포함으로써 그 레지스트 패턴을 개선하는 공정이다. 그 레지스트 패턴 형성 공정에 의해, 패턴 측벽의 요철이 저감되어, 레지스트 패턴 폭의 균일함이 향상된 레지스트 패턴이 상기 피가공면 상에 형성된다.
상기 레지스트 패턴 형성 공정의 상세는, 상기 레지스트 패턴의 형성 방법과 마찬가지이다.
상기 피가공면으로서는, 반도체 장치에서의 각종 부재의 표면층을 들 수 있지만, 실리콘 웨이퍼 등의 기판 내지 그 표면, 각종 산화막 등이 바람직하다.
상기 레지스트 패턴은 상술한 대로이다.
상기 도포의 방법은 상술한 대로이다. 또한, 그 도포 후에는, 상술한 베이킹을 행하는 것이 바람직하다.
<패터닝 공정>
상기 패터닝 공정은, 상기 레지스트 패턴 형성 공정에 의해 형성한 상기 레지스트 패턴을 마스크로 하여(마스크 패턴 등으로서 이용하여) 에칭을 행함으로써 상기 피가공면을 패터닝하는 공정이다.
상기 에칭의 방법으로서는, 특별히 제한은 없고, 공지의 방법 중으로부터 목적에 따라서 적절히 선택할 수 있지만, 예를 들면 드라이 에칭을 바람직하게 들 수 있다. 그 에칭의 조건으로서는, 특별히 제한은 없고, 목적에 따라서 적절히 선택할 수 있다.
본 발명의 반도체 장치의 제조 방법에 의하면, 예를 들면 플래시 메모리, DRAM, FRAM을 비롯한 각종 반도체 장치를 효율적으로 제조할 수 있다.
[실시예]
이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은, 이들 실시예에 전혀 제한되는 것은 아니다.
(합성예 1)
<화합물 X의 합성>
프랑스 특허 제1484640호 명세서를 참고로 하여, 이하의 방법에 의해 하기 단량체를 합성하였다. 페놀 18.8g(0.2몰)과 옥살산 이수화물 1.5g(0.012몰)을 교반 장치와 온도 제어 장치를 구비한 플라스크에 넣고, 130℃로 가열하였다. 다음으로, 스티렌 41.6g(0.4몰)을 첨가하여 2시간 반응시켜, (α페닐에틸)페놀〔단량체〕를 얻었다. 얻어진 단량체는, 치환수가 상이한 단량체의 혼합물이며, 그 존재비는, 2-모노(α페닐에틸)페놀(30몰％), 2, 6-비스(α페닐에틸)페놀(65몰％), 2, 4, 6-트리스(α페닐에틸)페놀(5몰％)이었다.
다음으로, 일본 특개 2008-45119호 공보를 참고로 하여, 상기 단량체 25.5g을 테트라메틸암모늄 히드록시드 25질량％ 수용액 0.29g(0.08몰％)과 함께, 교반 장치와 온도 제어 장치를 구비한 스테인리스제 오토클레이브에 넣어, 100℃, 4㎪ 이하의 감압 하에서 30분간 탈수하였다. 반응 온도를 100℃로 유지한 상태에서 에틸렌옥시드(EO) 57.2g(1.3몰)을 180분간 적하하고, 그 후, 180분간 반응하였다. 그 후, 2.5㎪ 이하의 감압 하에서 150℃, 2시간 유지하여, 잔존하는 테트라메틸암모늄 히드록시드를 분해 제거하여, 하기 식으로 표현되는 화합물 X를 얻었다.
Figure pat00003
MALDI-MS에 의한 상기 화합물 X의 구조 해석의 결과, m=1, 2, 3(단, m의 존재비는, (m=2)>(m=1)>(m=3)), n=5?25(n의 존재비는 정규 분포, n=12에서 강도 최대)이었다.
GPC에 의한 분자량 측정의 결과, 중량 평균 분자량 Mw=1,190, 다분산도 Mw/Mn=1.1이었다.
(합성예 2)
<화합물 Y의 합성>
트리데실알코올(이성체 혼합물) 22.0g(0.11몰)을 원료로 이용하여, 테트라메틸암모늄 히드록시드 25질량％ 수용액 1.0g(0.26몰％)과 함께, 교반 장치와 온도 제어 장치를 구비한 스테인리스제 오토클레이브에 넣어, 100℃, 4㎪ 이하의 감압 하에서 30분간 탈수하였다. 반응 온도를 100℃로 유지한 상태에서 에틸렌옥시드(EO) 46.2g(1.05몰)과, 프로필렌옥시드(PO) 19.7g(0.35몰)을 혼합한 것을 3시간에 걸쳐 적하하고, 그 후, 4시간 교반을 계속해서 반응시켰다. 그 후, 2.5㎪ 이하의 감압 하에서, 150℃에서 3시간 유지하여, 잔존하는 테트라메틸암모늄 히드록시드를 분해 제거하여, 하기 식으로 표현되는 화합물 Y를 얻었다.
Figure pat00004
MALDI-MS에 의한 상기 화합물 Y의 구조 해석의 결과, 트리데실기에는 분기를 갖는 이성체가 존재하였다. 또한, q=5?25(q의 존재비는 정규 분포, q=10에서 강도 최대), r=1?4(r의 존재비는 정규 분포, r=3에서 강도 최대)이었다.
GPC에 의한 분자량 측정의 결과, 중량 평균 분자량 Mw=1,480, 다분산도 Mw/Mn=1.1이었다.
(실시예 1)
-레지스트 패턴 개선화 재료의 조제-
합성예 1에서 얻은 화합물 X 및 합성예 2에서 얻은 화합물 Y를 이용하여, 표 1에 나타내는 조성을 갖는 레지스트 패턴 개선화 재료 a?p 및 비교 재료 A?C를 조제하였다.
표 1에서, 괄호 내의 수치는 배합량(질량부)을 나타낸다.
표 1에서, 「PVA」는, 폴리비닐알코올(PVA-205C, 쿠라레이사제)을 나타내고, 「PVPd」는, 폴리비닐피롤리돈(간또가가꾸사제)을 나타낸다. 「화합물」의 란에서의 X 및 Y는, 각각 합성예 1에서 얻은 화합물 X 및 합성예 2에서 얻은 화합물 Y를 나타낸다. 또한, 「2HBA」는, 2-히드록시벤질 알코올(알드리치사제)을 나타내고, 「PLA」는, 페닐 젖산(알드리치사제)을 나타내고, 「TN-80」은, 비이온성 계면 활성제(제1급 알코올에톡실레이트계 계면 활성제, ADEKA사제)를 나타낸다.
또한, 물에는 순수(純水)(탈이온수)를 이용하고, 물의 양은 각각의 조성에서 100질량부로 하였다.
Figure pat00005
-레지스트 패턴의 형성-
이상에 의해 조제한 재료(레지스트 패턴 개선화 재료 및 비교 재료)를, 지환족계 ArF 레지스트(도쿄 오까 고교사제)로 형성한 폭 96㎚(피치 180㎚), LWR 6.6㎚의 라인＆스페이스의 패턴 상(표 2에서의 미처리에 상당)에, 스핀 코트법에 의해, 처음에 850rpm/5s의 조건에서, 다음으로 2,000rpm/40s의 조건에서 도포하고, 110℃/60s의 조건에서 베이크를 행한 후, 순수(純水)로 상기 재료를 60초간 린스 처리하여, 상호 작용(믹싱)하지 않았던 미반응부를 제거하여, 레지스트 패턴 개선화 재료 a?p 및 비교 재료 A?C에 의해 레지스트 라인 패턴을 형성하였다.
얻어진 레지스트 라인 패턴의 라인 폭 사이즈(표 2에서의 「처리 후 사이즈」) 및 라인 패턴 폭의 변화량(표 2에서의 「변화량」), 또한 라인 패턴 폭의 변동도(표 2에서의 「LWR」) 및 LWR의 개선값(％)을 표 2에 나타낸다. 표 2에서, a?p 및 A?C는, 상기 레지스트 패턴 개선화 재료 a?p 및 비교 재료 A?C에 대응한다.
또한, 라인 폭은, 측장 SEM을 이용하여 관찰한 관찰 영역의 6점의 라인 폭의 평균값이다. 또한, LWR은, 길이 약 720㎚의 영역에서의 선폭의 변동의 표준 편차(σ)를 3배함으로써 구하였다. 또한, 미처리 시의 LWR값에 대한 처리 후의 LWR값의 개선량의 비율을 이하의 식에 의해 구하고, 그것을 「LWR 개선값(％)」으로 정의하였다.
LWR 개선값(％)=
〔(미처리 시의 LWR값-처리 후의 LWR값)/(미처리의 LWR값)〕×100
Figure pat00006
표 2로부터, 레지스트 패턴 개선화 재료 a?p를 이용한 경우에는, LWR값의 향상, 즉 레지스트 패턴 폭의 균일함의 향상을 확인할 수 있었다.
비교 재료 A는, LWR값의 향상은 보였지만, 레지스트 패턴의 변화량이 크고, 지나치게 후육화되었다.
(실시예 2)
-반도체 장치의 제작 1-
더블 패터닝법에 의해 반도체 장치를 제작하였다.
도 2a에 도시한 바와 같이, 실리콘 기판(11) 상에 층간 절연막(12)을 형성하고, 도 2b에 도시한 바와 같이, 층간 절연막(12) 상에 스퍼터링법에 의해 티타늄막(13)을 형성하였다. 다음으로, 도 2c에 도시한 바와 같이, 더블 패터닝법에 의해 레지스트 패턴(14)을 형성하고, 이것을 마스크로서 이용하여, 반응성 이온 에칭에 의해 티타늄막(13)을 패터닝하여 개구부(15a)를 형성하였다. 계속해서, 반응성 이온 에칭에 의해 레지스트 패턴(14)을 제거함과 함께, 도 2d에 도시한 바와 같이, 티타늄막(13)을 마스크로 하여 층간 절연막(12)에 개구부(15b)를 형성하였다.
다음으로, 티타늄막(13)을 웨트 처리에 의해 제거하고, 도 2e에 도시한 바와 같이 층간 절연막(12) 상에 TiN막(16)을 스퍼터링법에 의해 형성하고, 계속해서, TiN막(16) 상에 Cu막(17)을 전해 도금법으로 성막하였다. 다음으로, 도 2f에 도시한 바와 같이, CMP(화학 기계 연마)에 의해 개구부(15b)(도 2d)에 상당하는 홈부에만 배리어 메탈과 Cu막(제1 금속막)을 남기고 평탄화하여, 제1 층의 배선(17a)을 형성하였다.
다음으로, 도 2g에 도시한 바와 같이, 제1 층의 배선(17a) 상에 층간 절연막(18)을 형성한 후, 도 2a?도 2f와 마찬가지로 하여, 도 2h에 도시한 바와 같이, 제1 층의 배선(17a)을, 후에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막)(19) 및 TiN막(16a)을 형성하였다.
상술한 각 공정을 반복함으로써, 도 2i에 도시한 바와 같이, 실리콘 기판(11) 상에 제1 층의 배선(17a), 제2 층의 배선(20a) 및 제3 층의 배선(21a)을 포함하는 다층 배선 구조를 구비한 반도체 장치를 제조하였다. 또한, 도 2i에서는, 각 층의 배선의 하층에 형성한 배리어 메탈층은, 도시를 생략하였다.
이 실시예 2에서는, 레지스트 패턴(14)이, 실시예 1의 레지스트 패턴 개선화 재료 e를 이용하여 제조한 레지스트 패턴이다.
또한, 층간 절연막(12)은, 유전율 2.7 이하의 저유전율막이고, 예를 들면 다공질 실리카막(「세라메이트 NCS」; 쇼쿠바이 가세이 고교사제, 유전율 2.25), C4F8과 C2H2와의 혼합 가스 혹은 C4F8 가스를 소스로서 이용하여, 이들을 RFCVD법(파워 400W)에 의해 퇴적 형성한 플루오로카본막(유전율 2.4) 등이다.
(실시예 3)
-반도체 장치의 제작 2-
ArF 액침 노광법에 의해 반도체 장치를 제작하였다.
도 2a에 도시한 바와 같이, 실리콘 기판(11) 상에 층간 절연막(12)을 형성하고, 도 2b에 도시한 바와 같이, 층간 절연막(12) 상에 스퍼터링법에 의해 티타늄막(13)을 형성하였다. 다음으로, 도 2c에 도시한 바와 같이, ArF 액침 노광에 의해 레지스트 패턴(14)을 형성하고, 이것을 마스크로서 이용하여, 반응성 이온 에칭에 의해 티타늄막(13)을 패터닝하여 개구부(15a)를 형성하였다. 계속해서, 반응성 이온 에칭에 의해 레지스트 패턴(14)을 제거함과 함께, 도 2d에 도시한 바와 같이, 티타늄막(13)을 마스크로 하여 층간 절연막(12)에 개구부(15b)를 형성하였다.
다음으로, 티타늄막(13)을 웨트 처리에 의해 제거하고, 도 2e에 도시한 바와 같이 층간 절연막(12) 상에 TiN막(16)을 스퍼터링법에 의해 형성하고, 계속해서, TiN막(16) 상에 Cu막(17)을 전해 도금법으로 성막하였다. 다음으로, 도 2f에 도시한 바와 같이, CMP(화학 기계 연마)에 의해 개구부(15b)(도 2d)에 상당하는 홈부에만 배리어 메탈과 Cu막(제1 금속막)을 남기고 평탄화하여, 제1 층의 배선(17a)을 형성하였다.
다음으로, 도 2g에 도시한 바와 같이, 제1 층의 배선(17a) 상에 층간 절연막(18)을 형성한 후, 도 2a?도 2f와 마찬가지로 하여, 도 2h에 도시한 바와 같이, 제1 층의 배선(17a)을, 후에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막)(19) 및 TiN막(16a)을 형성하였다.
상술한 각 공정을 반복함으로써, 도 2i에 도시한 바와 같이, 실리콘 기판(11) 상에 제1 층의 배선(17a), 제2 층의 배선(20a) 및 제3 층의 배선(21a)을 포함하는 다층 배선 구조를 구비한 반도체 장치를 제조하였다. 또한, 도 2i에서는, 각 층의 배선의 하층에 형성한 배리어 메탈층은, 도시를 생략하였다.
이 실시예 3에서는, 레지스트 패턴(14)이, 실시예 1의 레지스트 패턴 개선화 재료 e를 이용하여 제조한 레지스트 패턴이다. 상세하게는, ArF 액침 노광에 의해 형성한 레지스트 패턴에 대하여, 본 발명의 레지스트 패턴 개선화 재료 e를 도포한 후 베이크하고, 또한 순수(純水)에 의한 린스 공정을 거쳐 LWR값을 저감하여, 레지스트 패턴(14)을 형성한 것이다.
또한, 층간 절연막(12)은, 유전율 2.7 이하의 저유전율막이고, 예를 들면 다공질 실리카막(「세라메이트 NCS」; 쇼쿠바이 가세이 고교사제, 유전율 2.25), C4F8과 C2H2와의 혼합 가스 혹은 C4F8 가스를 소스로서 이용하여, 이들을 RFCVD법(파워 400W)에 의해 퇴적 형성한 플루오로카본막(유전율 2.4) 등이다.
본 발명의 레지스트 패턴 개선화 재료는, ArF 레지스트, 액침용 레지스트 등에 의한 레지스트 패턴의 측벽의 요철을 저감하여, 레지스트 패턴 폭의 균일함을 향상시키고, 광의 노광 한계를 초과하여 패턴을 미세하게 형성하는 데에 바람직하게 이용할 수 있고, 각종 패터닝 방법, 반도체의 제조 방법 등에 바람직하게 적용할 수 있고, 본 발명의 레지스트 패턴 개선화 재료는, 본 발명의 레지스트 패턴의 형성 방법, 본 발명의 반도체 장치의 제조 방법에 특히 바람직하게 이용할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 플래시 메모리, DRAM, FRAM을 비롯한 각종 반도체 장치의 제조에 바람직하게 이용할 수 있다.
이상의 실시예 1?3을 포함하는 실시 형태에 관하여, 이하의 부기를 더 개시한다.
(부기 1)
하기 일반식 (1)로 표현되는 화합물 및 하기 일반식 (2)로 표현되는 화합물 중 적어도 어느 하나와, 물을 적어도 함유하는 것을 특징으로 하는 레지스트 패턴 개선화 재료.
Figure pat00007
단, 상기 일반식 (1)중, R1 및 R2는, 각각 독립적으로, 수소 원자 및 탄소수 1?3의 알킬기 중 어느 하나를 나타낸다. m은, 1?3의 정수를 나타낸다. n은, 3?30의 정수를 나타낸다. 상기 일반식 (2) 중, p는, 8?20의 정수를 나타낸다. q는, 3?30의 정수를 나타낸다. r은, 1?8의 정수를 나타낸다.
(부기 2)
일반식 (1)에 있어서, R1 및 R2가, 각각 수소 원자 및 메틸기인 부기 1에 기재된 레지스트 패턴 개선화 재료.
(부기 3)
일반식 (2)에 있어서, CpH2p+1로 표현되는 알킬기가, 분기 알킬기인 부기 1에 기재된 레지스트 패턴 개선화 재료.
(부기 4)
수용성 수지를 더 함유하는 부기 1 내지 3 중 어느 하나에 기재된 레지스트 패턴 개선화 재료.
(부기 5)
수용성 수지가, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리비닐피롤리돈, 및 이들을 일부로 포함하는 수지 중 적어도 1종인 부기 4에 기재된 레지스트 패턴 개선화 재료.
(부기 6)
수용성 수지의 함유량이, 물 100질량부에 대하여, 0.001질량부?10질량부인 부기 4 내지 5 중 어느 하나에 기재된 레지스트 패턴 개선화 재료.
(부기 7)
방향족을 갖는 분자량 200 이하의 수용성 화합물을 더 함유하는 부기 1 내지 6 중 어느 하나에 기재된 레지스트 패턴 개선화 재료.
(부기 8)
방향족을 갖는 분자량 200 이하의 수용성 화합물이, 만델산, 페닐알라닌, 페닐글리신, 페닐 젖산, 2-히드록시벤질 알코올, 3-히드록시벤질 알코올 및 4-히드록시벤질 알코올 중 적어도 1종인 부기 7에 기재된 레지스트 패턴 개선화 재료.
(부기 9)
수용액인 부기 1 내지 8 중 어느 하나에 기재된 레지스트 패턴 개선화 재료.
(부기 10)
레지스트 패턴을 형성한 후에, 그 레지스트 패턴의 표면을 덮도록 부기 1 내지 9 중 어느 하나에 기재된 레지스트 패턴 개선화 재료를 도포하는 공정을 포함하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
(부기 11)
순수(純水)를 함유하는 린스액으로 린스 처리를 행하는 공정을 더 포함하는 부기 10에 기재된 레지스트 패턴의 형성 방법.
(부기 12)
도포하는 공정 후에, 레지스트 패턴 개선화 재료를 베이킹 처리하는 베이킹 공정을 포함하는 부기 10 내지 11 중 어느 하나에 기재된 레지스트 패턴의 형성 방법.
(부기 13)
피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 부기 1 내지 9 중 어느 하나에 기재된 레지스트 패턴 개선화 재료를 도포함으로써 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 그 개선한 레지스트 패턴을 마스크로 하여 에칭을 행함으로써 상기 피가공면을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 14)
에칭이, 드라이 에칭인 부기 13에 기재된 반도체 장치의 제조 방법.
(부기 15)
피가공면이, 유전율 2.7 이하의 층간 절연 재료인 부기 13 내지 14 중 어느 하나에 기재된 반도체 장치의 제조 방법.
1 : 레지스트 패턴 개선화 재료
3 : 레지스트 패턴
5 : 피가공면(기재)
10 : 레지스트 패턴
10a : 표층
10b : 내층 레지스트 패턴
11 : 실리콘 기판
12 : 층간 절연막
13 : 티타늄막
14 : 레지스트 패턴
15a : 개구부
15b : 개구부
16 : TiN막
16a : TiN막
17 : Cu막
17a : 배선
18 : 층간 절연막
19 : Cu 플러그
20a : 배선
21a : 배선

Claims (10)

  1. 하기 일반식 (1)로 표현되는 화합물 및 하기 일반식 (2)로 표현되는 화합물 중 적어도 어느 하나와, 물을 적어도 함유하는 것을 특징으로 하는 레지스트 패턴 개선화 재료.
    Figure pat00008

    (단, 상기 일반식 (1) 중, R1 및 R2는, 각각 독립적으로, 수소 원자 및 탄소수 1?3의 알킬기 중 어느 하나를 나타낸다. m은, 1?3의 정수를 나타낸다. n은, 3?30의 정수를 나타낸다. 상기 일반식 (2) 중, p는, 8?20의 정수를 나타낸다. q는, 3?30의 정수를 나타낸다. r은, 1?8의 정수를 나타낸다.)
  2. 제1항에 있어서,
    일반식 (2)에서, CpH2p +1로 표현되는 알킬기가, 분기 알킬기인 레지스트 패턴 개선화 재료.
  3. 제1항 또는 제2항에 있어서,
    수용성 수지를 더 함유하는 레지스트 패턴 개선화 재료.
  4. 제3항에 있어서,
    수용성 수지가, 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리비닐피롤리돈, 및 이들을 일부로 함유하는 수지 중 적어도 1종인 레지스트 패턴 개선화 재료.
  5. 제1항에 있어서,
    방향족을 갖는 분자량 200 이하의 수용성 화합물을 더 함유하는 레지스트 패턴 개선화 재료.
  6. 제5항에 있어서,
    방향족을 갖는 분자량 200 이하의 수용성 화합물이, 만델산, 페닐알라닌, 페닐글리신, 페닐 젖산, 2-히드록시벤질 알코올, 3-히드록시벤질 알코올 및 4-히드록시벤질 알코올 중 적어도 1종인 레지스트 패턴 개선화 재료.
  7. 레지스트 패턴을 형성한 후에, 그 레지스트 패턴의 표면을 덮도록 제1항에 기재된 레지스트 패턴 개선화 재료를 도포하는 공정을 포함하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
  8. 제7항에 있어서,
    순수(純水)를 함유하는 린스액으로 린스 처리를 행하는 공정을 더 포함하는 레지스트 패턴의 형성 방법.
  9. 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 제1항에 기재된 레지스트 패턴 개선화 재료를 도포함으로써 레지스트 패턴을 개선하는 레지스트 패턴 형성 공정과, 그 개선한 레지스트 패턴을 마스크로 하여 에칭을 행함으로써 상기 피가공면을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    피가공면이, 유전율 2.7 이하의 층간 절연 재료인 반도체 장치의 제조 방법.
KR1020110111975A 2010-12-16 2011-10-31 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 KR101268223B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010280849 2010-12-16
JPJP-P-2010-280849 2010-12-16
JP2011047718A JP5659873B2 (ja) 2010-12-16 2011-03-04 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JPJP-P-2011-047718 2011-03-04

Publications (2)

Publication Number Publication Date
KR20120067927A true KR20120067927A (ko) 2012-06-26
KR101268223B1 KR101268223B1 (ko) 2013-05-31

Family

ID=46234945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110111975A KR101268223B1 (ko) 2010-12-16 2011-10-31 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8795949B2 (ko)
JP (1) JP5659873B2 (ko)
KR (1) KR101268223B1 (ko)
CN (1) CN102540710B (ko)
TW (1) TWI454451B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520289B2 (en) 2014-02-25 2016-12-13 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014176294A2 (en) * 2013-04-22 2014-10-30 Ethox Chemicals, Llc Additives to resin compositions for improved impact strength and flexibility
JP6109896B2 (ja) * 2015-09-03 2017-04-05 日新製鋼株式会社 金属板からレジスト膜を除去する方法およびエッチングされた金属板の製造方法
CN109074002A (zh) 2016-03-30 2018-12-21 日产化学株式会社 抗蚀剂图案被覆用水溶液以及使用了该水溶液的图案形成方法
US11018004B2 (en) * 2017-06-01 2021-05-25 Mitsubishi Electric Corporation Method of manufacturing semiconductor device

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1026166C (zh) * 1985-07-31 1994-10-12 化学工业部化肥工业研究所 水溶性环烷酸盐乳剂
JPS6265326A (ja) 1985-09-18 1987-03-24 Hitachi Ltd 露光装置
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
JP3237082B2 (ja) 1992-01-29 2001-12-10 大日本印刷株式会社 レジストパターンの形成方法
JPH05214391A (ja) * 1992-01-31 1993-08-24 Kao Corp 酸性硬質表面用洗浄剤組成物
US5273677A (en) * 1992-03-20 1993-12-28 Olin Corporation Rinse aids comprising ethoxylated-propoxylated surfactant mixtures
US5612305A (en) 1995-01-12 1997-03-18 Huntsman Petrochemical Corporation Mixed surfactant systems for low foam applications
JPH09260265A (ja) 1996-03-19 1997-10-03 Sony Corp レジストパターンの形成方法
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP2000058506A (ja) 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000267268A (ja) 1999-03-17 2000-09-29 Tokyo Ohka Kogyo Co Ltd 微細パターン形成材料
JP4294154B2 (ja) 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
US7129199B2 (en) 2002-08-12 2006-10-31 Air Products And Chemicals, Inc. Process solutions containing surfactants
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001033984A (ja) 1999-07-15 2001-02-09 Mitsubishi Electric Corp パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP2002006498A (ja) 2000-06-27 2002-01-09 Shin Etsu Chem Co Ltd 化学増幅レジスト材料における特性予測方法
US6673760B1 (en) * 2000-06-29 2004-01-06 Ecolab Inc. Rinse agent composition and method for rinsing a substrate surface
JP4273283B2 (ja) 2000-07-07 2009-06-03 信越化学工業株式会社 微細パターン形成材料並びにこれを用いた微細めっきパターン形成方法および半導体装置の製造方法
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
US20020177321A1 (en) * 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
US6878615B2 (en) * 2001-05-24 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method to solve via poisoning for porous low-k dielectric
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
JP3901997B2 (ja) 2001-11-27 2007-04-04 富士通株式会社 レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP3858730B2 (ja) 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
US6900003B2 (en) * 2002-04-12 2005-05-31 Shipley Company, L.L.C. Photoresist processing aid and method
JP2004053723A (ja) 2002-07-17 2004-02-19 Sumitomo Chem Co Ltd 樹脂組成物および半導体装置の製造方法
US20040029047A1 (en) 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP2004086203A (ja) 2002-08-07 2004-03-18 Renesas Technology Corp 微細パターン形成材料および電子デバイスの製造方法
JP3850781B2 (ja) 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
US6872504B2 (en) * 2002-12-10 2005-03-29 Massachusetts Institute Of Technology High sensitivity X-ray photoresist
JP2004233516A (ja) * 2003-01-29 2004-08-19 Konica Minolta Holdings Inc 平版印刷版材料の処理方法及び平版印刷版材料用現像液
JP4235466B2 (ja) 2003-02-24 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
WO2005013011A1 (ja) * 2003-08-04 2005-02-10 Fujitsu Limited レジストパターン厚肉化材料、それを用いたレジストパターンの製造方法及び半導体装置の製造方法
JP4218476B2 (ja) 2003-09-12 2009-02-04 沖電気工業株式会社 レジストパターン形成方法とデバイス製造方法
JP4369255B2 (ja) 2004-01-22 2009-11-18 株式会社パーカーコーポレーション レジスト現像液および当該レジスト現像液を用いた半導体装置の製造方法
JP2005208365A (ja) 2004-01-23 2005-08-04 Fuji Photo Film Co Ltd ポジ型レジスト組成物及びそれを用いたパターン形成方法
CN1811602B (zh) * 2005-01-27 2010-10-06 明德国际仓储贸易(上海)有限公司 显影液组成物
JP4676325B2 (ja) * 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US20060188805A1 (en) * 2005-02-18 2006-08-24 Fujitsu Limited Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
CN1828429A (zh) * 2005-02-28 2006-09-06 明德国际仓储贸易(上海)有限公司 显影液组成物
JP4657899B2 (ja) * 2005-11-30 2011-03-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4767829B2 (ja) 2006-01-11 2011-09-07 東京応化工業株式会社 リソグラフィー用洗浄剤及びそれを用いたレジストパターン形成方法
JP4531726B2 (ja) 2006-06-22 2010-08-25 Ａｚエレクトロニックマテリアルズ株式会社 微細化されたレジストパターンの形成方法
JP4724072B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP5018307B2 (ja) * 2006-09-26 2012-09-05 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP5223273B2 (ja) * 2007-09-05 2013-06-26 住友化学株式会社 水性懸濁状農薬組成物
JP2009271259A (ja) * 2008-05-02 2009-11-19 Fujifilm Corp レジストパターン用表面処理剤および該表面処理剤を用いたレジストパターン形成方法
JP5197151B2 (ja) 2008-05-20 2013-05-15 キヤノン株式会社 映像表示装置およびその制御方法
JP5845556B2 (ja) 2008-07-24 2016-01-20 Jsr株式会社 レジストパターン微細化組成物及びレジストパターン形成方法
CN101401571B (zh) * 2008-11-21 2011-10-26 江苏钟山化工有限公司 一种油溶性增稠剂及其制法和在制备农药乳油中的应用
WO2010072029A1 (en) * 2008-12-25 2010-07-01 Dow Global Technologies Inc. Surfactant compositions with wide ph stability
JP5240297B2 (ja) * 2008-12-26 2013-07-17 富士通株式会社 パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
CN101934589B (zh) * 2009-06-29 2014-10-29 住友橡胶工业株式会社 自封式密封剂
JP5591623B2 (ja) * 2010-08-13 2014-09-17 ＡｚエレクトロニックマテリアルズＩｐ株式会社 リソグラフィー用リンス液およびそれを用いたパターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520289B2 (en) 2014-02-25 2016-12-13 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device

Also Published As

Publication number Publication date
US8795949B2 (en) 2014-08-05
JP2012141564A (ja) 2012-07-26
CN102540710A (zh) 2012-07-04
KR101268223B1 (ko) 2013-05-31
TW201226378A (en) 2012-07-01
US20120156879A1 (en) 2012-06-21
TWI454451B (zh) 2014-10-01
CN102540710B (zh) 2014-01-01
JP5659873B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
KR100901837B1 (ko) 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
KR102195470B1 (ko) 포토레지스트 패턴 트리밍 방법
KR102346806B1 (ko) 포토레지스트 패턴 트리밍 조성물 및 방법
KR100845486B1 (ko) 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
KR101268223B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법
TWI587100B (zh) 用於微影術之清洗劑、用於形成光阻圖案之方法及用於製造半導體裝置之方法
WO2010134639A1 (ja) レジストパターンの形成方法および現像液
TWI732072B (zh) 清洗組成物、形成光阻圖案的方法及製造半導體裝置的方法
KR20050047120A (ko) 반도체 기판 스택에서 이미지층을 제거하는 방법
JP5240297B2 (ja) パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
KR101385367B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR101283866B1 (ko) 레지스트 패턴 개선화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치의 제조 방법
KR102230712B1 (ko) 유기 공중합체, 그 제조 방법, 유기 공중합체를 포함하는 반사방지막 및 응용
KR20080009970A (ko) 포토레지스트 현상액 및 이를 이용한 포토레지스트 패턴형성 방법
TW201425279A (zh) 用於製造積體電路裝置、光學裝置、微機械及機械精密裝置之組成物
JP5527440B2 (ja) パターンの形成方法及び半導体装置の製造方法
CN116819888A (zh) 抗蚀剂组成物及图案形成方法
KR20040060221A (ko) 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7