KR20110116108A - 표시 장치, 그 제조 방법, 및 텔레비전 - Google Patents

표시 장치, 그 제조 방법, 및 텔레비전 Download PDF

Info

Publication number
KR20110116108A
KR20110116108A KR1020110100861A KR20110100861A KR20110116108A KR 20110116108 A KR20110116108 A KR 20110116108A KR 1020110100861 A KR1020110100861 A KR 1020110100861A KR 20110100861 A KR20110100861 A KR 20110100861A KR 20110116108 A KR20110116108 A KR 20110116108A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
substrate
forming
source
Prior art date
Application number
KR1020110100861A
Other languages
English (en)
Other versions
KR101193417B1 (ko
Inventor
신지 마에카와
순페이 야마자키
히로노부 쇼지
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20110116108A publication Critical patent/KR20110116108A/ko
Application granted granted Critical
Publication of KR101193417B1 publication Critical patent/KR101193417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Abstract

본 발명은 기판 상에 감광성 재료를 사용하여 제 1 막 패턴을 형성하는 단계, 제 1 막 패턴에 제 1 레이저 빔을 조사하여 제 1 막 패턴이 노광되는 방식으로 제 2 막 패턴을 형성하는 단계, 제 2 막 패턴 표면을 발액 표면으로 변경하는 단계, 액적 토출법에 의해 발액 표면의 외측 가장자리에 도전 재료를 토출하여 소스 전극 및 드레인 전극을 형성하는 단계, 및 소스 전극과 드레인 전극 상에 반도체 영역, 게이트 절연막 및 게이트 전극을 형성하는 단계들을 포함하는 표시 장치를 제조하는 방법을 개시한다.

Description

표시 장치, 그 제조 방법, 및 텔레비전{Display device, manufacturing method thereof, and television}
본 발명은 잉크젯법(ink-jetting method)으로 대표되는 액적 토출법(droplet-discharging method)에 의해 형성된 박막 트랜지스터를 포함하는 표시 장치와 상기 표시 장치의 제조 방법에 관한 것이다.
종래, 기판 상의 박막 트랜지스터(이하「TFT」로 언급됨)를 포함하는 표시 패널, 소위 액티브 매트릭스 표시 패널은 반도체 집적회로의 제조기술과 마찬가지로, 포토마스크를 사용한 포토리소그래피(photolithography) 처리에 따라 각종 박막들을 패터닝함으로써 제조되고 있다.
즉, TFT는 이하와 같이 박막 패턴을 형성함으로써 제조될 수 있다. 레지스트를 기판 전면에 도포한 후, 사전 소성(prebake)이 상기 레지스트에 행해지고, 이 후 상기 레지스트를 노광하고 포토리소그래피 처리에 따라 레지스트 패턴을 형성하기 위해 자외선 등이 조사된다. 이 후, 박막 패턴이 되지 않아야 할 부분에 존재하는 막(반도체 재료, 절연체 재료, 또는 도전 재료로 형성되는 막)은 마스크로서 레지스트 패턴을 이용하는 방법으로 에칭된다. 따라서, 박막 패턴이 형성된다.
유리기판 또는 표시 패널이 작은 경우에는 노광장치에 의해 비교적 간편하게 패터닝 처리를 하는 것이 가능하다. 그러나, 기판 사이즈가 대형화됨에 따라서, 1회의 노광 처리로 표시 패널의 전면을 노출시키는 것이 불가능하게 되었다. 그 결과, 포토레지스트(photoresist)가 도포된 영역을 복수의 블록들로 분할하고, 각각의 블록이 순차적으로 노광 처리되어 기판 전면을 노광하는 방법들이 개발되어 왔다(예를 들면, 일본 특개평11-326951호 공보 참조).
반도체 장치의 제조에 있어서, 설비의 저비용화, 공정의 간략화를 위해, 박막 트랜지스터에 사용하는 박막이나 배선의 패턴 형성에, 액적 토출 장치를 사용하는 것이 검토되고 있다.
또한, 성막에 요구된 액체의 소비를 줄이기 위해서, 레지스트를 미세 직경의 선형의 노즐로부터 연속 토출할 수 있는 장치를 사용하여, 반도체 웨이퍼상에 성막하는 기술이 일본 특개 2000-188251호 공보에 개시된다.
그러나, 일본 특개 2000-188251호 공보에 따른 액적 토출법으로 작은 사이즈의 TFT를 형성하기 위해서 액적은 작은 직경을 가질 수 있다. 이것을 위해서, 노즐은 작은 직경을 가질 수 있다. 그러나 이 경우, 토출 액적의 조성물이 노즐의 선단에 부착, 건조, 고화하여 막힘이 생겨 버려, 일정량의 액적을 연속적으로 및 안정적으로 토출하는 것이 곤란하다. 이것은 상기 TFT로 형성되는 반도체 장치의 스루풋(throughput)이나 수율의 저하를 초래하는 문제가 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 본 발명의 목적은 노즐의 직경을 작게 하지 않으면서, 미세구조를 갖는 TFT를 제조하는 방법을 제공하는 것이다. 또한, 본 발명의 또다른 목적은 저비용으로, 스루풋이나 수율이 높은 반도체 장치의 제조방법을 제공하는 것이다.
본 발명은 박막을 형성하고, 상기 박막 상에 감광성 수지(레지스트)를 토출 또는 도포하고, 감광성 수지에 레이저 빔을 조사하여 레지스트 마스크를 형성한 후, 상기 레지스트 마스크를 사용하여 상기 박막을 에칭함으로써 원하는 형상을 갖는 박막 패턴을 형성하고, 상기 박막 패턴을 사용하여 친액 표면(droplet-attracting surface)에 발액 표면(droplet-shedding surface)의 일부를 형성하는 단계들을 포함하는 표시 장치를 제조하는 방법을 개시한다.
본 발명은 감광성 수지를 토출 또는 도포하고, 감광성 수지에 레이저 빔을 조사하여 패턴을 형성한 후, 상기 감광성 수지 패턴에 발액 처리하는 단계들을 포함하는 표시 장치를 제조하는 또다른 방법을 개시한다.
본 발명은 레이저 빔으로 조사된 부분이 친액 영역이 되도록 발액 영역의 부분이 레이저빔으로 조사되는 방식으로 발액 영역과 친액 영역을 형성하는 단계를 포함하는 표시 장치를 제조하는 또다른 방법을 개시한다.
또한, 본 발명은 이하의 구조를 포함한다.
본 발명은 기판 상에 감광성 재료를 사용하여 제 1 막 패턴을 형성하고, 레이저 빔이 조사된 후에 상기 제 1 막 패턴이 현상되는 방식으로 제 2 막 패턴을 형성하고, 상기 제 2 막 패턴 표면을 발액 표면으로 변경한 후, 액적 토출법에 의해 상기 발액 표면의 외측 가장자리에 도전 재료를 토출하여 소스 전극 및 드레인 전극을 형성하고, 상기 소스 전극 및 드레인 전극 상에 반도체 층, 게이트 절연막 및 게이트 전극을 형성하는 단계들을 포함하는 표시 장치를 제조하는 또다른 방법을 개시한다.
본 발명은 기판 상에 발액 표면을 형성하는 용액을 사용하여 제 1 막 패턴을 형성하고, 발액 영역을 친액 영역으로 변화시키도록 상기 제 1 막 패턴에 레이저 빔을 조사하여 발액 영역 및 친액 영역을 갖는 제 2 막 패턴을 형성하고, 액적 토출법에 따라 발액 영역의 표면 상에 도전 재료를 토출하여 소스 전극 및 드레인 전극을 형성한 후, 상기 소스 전극 및 드레인 전극 상에 반도체층, 게이트 절연막 및 게이트 전극을 형성하는 단계들을 포함하는 표시 장치를 제조하는 또다른 방법을 개시한다.
본 발명은 액적 토출법에 의해 투광성 기판 상에 제 1 막 패턴을 형성하고, 상기 제 1 막 패턴 상에 감광성 재료를 토출 또는 도포하고, 상기 제 1 막 패턴과 상기 감광성 재료가 중첩하는 영역이 제 1 레이저 빔을 조사한 후 현상되는 방식으로 마스크 패턴을 형성한 후, 상기 마스크 패턴을 사용하여 상기 제 1 막 패턴을 에칭함으로써 원하는 형상을 갖는 게이트 전극을 형성하고, 상기 게이트 전극 상에 제 1 절연막을 성막하고, 상기 제 1 절연막 상에 발액 표면을 형성한 후, 상기 발액 표면의 일부에 상기 투광성 기판을 투과한 제 2 레이저 빔을 조사함으로써 상기 발액 표면의 일부를 친액 표면으로 변경하여, 상기 친액 표면, 게이트 전극 및 제 1 절연막 상에 소스 전극 및 드레인 전극을 형성하고, 상기 발액 표면 상에 반도체층을 형성하는 단계들을 포함하는 표시 장치를 제조하는 또다른 방법을 개시한다.
본 발명은 액적 토출법에 의해 투광성 기판 상에 제 1 막 패턴을 형성하고, 상기 제 1 막 패턴 상에 감광성 재료를 토출 또는 도포하고, 상기 제 1 막 패턴과 상기 감광성 재료가 중첩하는 영역이 제 1 레이저 빔을 조사한 후 현상되는 방식으로 마스크 패턴을 형성한 후, 상기 마스크 패턴을 사용하여 상기 제 1 막 패턴을 에칭함으로써 원하는 형상을 갖는 게이트 전극을 형성하고, 상기 게이트 전극 상에 제 1 절연막을 성막하고, 상기 제 1 절연막 상에 반도체층을 형성하고, 제 1 절연막과 반도체층의 표면 상에 발액 표면을 형성한 후, 상기 발액 표면의 일부에 상기 투광성 기판을 투과한 제 2 레이저 빔을 조사함으로써 상기 발액 표면의 일부를 친액 표면으로 변경하여, 상기 친액 표면상에 소스 전극 및 드레인 전극을 형성하고, 소스 전극 및 드레인 전극을 마스크로서 사용하여 반도체층의 일부를 에칭함으로써 소스 영역 및 드레인 영역을 형성하는 단계들을 포함하는 표시 장치를 제조하는 또다른 방법을 개시한다.
본 발명은 액적 토출법에 의해 투광성 기판 상에 제 1 막 패턴을 형성하고, 상기 제 1 막 패턴 상에 감광성 재료를 토출 또는 도포하고, 상기 제 1 막 패턴과 상기 감광성 재료가 중첩하는 영역이 제 1 레이저 빔을 조사한 후 현상되는 방식으로 마스크 패턴을 형성한 후, 상기 마스크 패턴을 사용하여 상기 제 1 막 패턴을 에칭함으로써 원하는 형상을 갖는 게이트 전극을 형성하고, 상기 게이트 전극 상에 제 1 절연막을 성막하고, 상기 제 1 절연막 상에 제 1 반도체층을 형성하고, 제 1 반도체층 상에 제 2 절연막을 성막하고, 제 1 반도체층과 제 2 절연막상에 제 2 반도체층을 형성한 후, 제 1 절연막과 제 2 반도체층의 표면들 상에 발액 표면을 형성하고, 상기 발액 표면의 일부에 상기 투광성 기판을 투과한 제 2 레이저 빔을 조사함으로써 상기 발액 표면의 일부를 친액 표면으로 변경하여, 상기 친액 표면 상에 소스 전극 및 드레인 전극을 형성하고, 소스 전극 및 드레인 전극을 마스크로서 사용하여 제 2 반도체층을 에칭함으로써 소스 영역 및 드레인 영역을 형성하는 단계들을 포함하는 표시 장치를 제조하는 또다른 방법을 개시한다.
본 발명에 있어서, 상기 제 1 레이저 빔은 자외선 영역 내지 적외선 영역의 범위 내의 파장을 갖고, 상기 제 2 레이저 빔은 자외선 내지 적외선 영역의 범위 내의 파장을 갖는다.
상기 감광성 재료는 네거티브 감광성 수지이거나 포지티브 감광성 수지이다.
또한, 본 발명은 표시 장치를 제조하기 위해 상기 방법에 의해 형성된 표시 장치를 갖는 텔레비전을 개시한다.
상기 표시 장치는 액정 표시 장치나 발광 장치임에 유의한다.
본 발명은 레이저 조사에 의해 발액 표면을 친액 표면으로 부분 변경하는 단계와 발액 처리를 조합하여 발액 처리가 수행될 때 액적 토출법을 사용하는 경우에, 박막 패턴을 미세화할 수 있다. 예를 들면, TFT의 채널 형성 영역에서의 소스 배선과 드레인 배선 사이의 간격 등의 미세한 제어도 가능하게 되어, TFT의 특성을 향상시킬 수 있다.
또한, 특별히 노즐의 직경을 작게 하지 않더라도, 미세 구조를 갖는 TFT가 형성될 수 있다. 고간극을 갖는 표시 장치와 같은 반도체 표시 장치와 고집적회로는 저비용으로 고스루풋이나 고수율을 갖는 TFT를 사용하여 제조될 수 있다.
도 1은 본 발명의 표시 패널의 구성을 설명하는 평면도.
도 2는 본 발명의 표시 패널의 구성을 설명하는 평면도.
도 3은 본 발명의 표시 패널의 구성을 설명하는 평면도.
도 4a 내지 도 4c는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 5a 내지 도 5c는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 6a 내지 도 6c은 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 7a 내지 도 7c은 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 8a 내지 도 8c은 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 9는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 10a 내지 도 10c은 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 11은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 12는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 평면도.
도 13은 본 발명의 EL 표시 패널의 제조 공정을 설명하는 평면도.
*도 14는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 평면도.
도 15는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 평면도.
도 16은 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 17은 본 발명의 EL 표시 패널을 설명하는 평면도.
도 18은 도 17에서 설명하는 EL 표시 패널의 등가회로도.
도 19a 및 도 19b는 본 발명에 있어서 적용 가능한 발광 소자를 설명하는 도면.
도 20a 및 도 20b은 본 발명에 있어서 적용 가능한 발광 소자를 설명하는 도면.
도 21a 및 도 21b은 본 발명의 EL 표시 패널의 구동 회로의 설치 방법을 설명하는 도면.
도 22a 및 도 22b는 본 발명의 EL 표시 패널의 구동 회로의 설치 방법을 설명하는 도면.
도 23a 내지 도 23f은 본 발명의 EL 표시 패널에 적용 가능한 화소 구성을 설명하는 회로도.
도 24는 본 발명의 표시 패널에 있어서 주사선 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면.
도 25는 본 발명의 EL 표시 패널에 있어서 주사선 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(펄스 출력 회로).
도 26은 본 발명의 표시 패널에 있어서 주사선 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(버퍼 회로).
도 27은 본 발명에 적용 가능한 액적 토출 시스템의 구성을 설명하는 도면.
도 28은 본 발명의 EL 표시 패널을 설명하는 단면도.
도 29는 본 발명의 EL 표시 모듈의 구성예를 설명하는 단면도.
도 30은 본 발명의 EL 표시 모듈의 구성예를 설명하는 단면도.
도 31은 본 발명의 텔레비전 수신기의 주요한 구성을 도시하는 블록도.
도 32는 본 발명에 의해 완성하는 텔레비전 수신기를 설명하는 도면.
도 33은 본 발명에 적용 가능한 레이저 다이렉트 이미지 시스템(laser direct image system)의 구성을 설명하는 도면.
도 34a 및 도 34b는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 35a 및 도 35b는 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 36a 및 도 36b은 본 발명의 EL 표시 패널의 제조 공정을 설명하는 단면도.
도 37a 및 도 37b은 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 38은 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 39a 및 도 39b는 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 40a 및 도 40b은 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 41a 및 도 41b은 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 42a 및 도 42b는 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 43a 및 도 43b은 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 44a 및 도 44b는 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 45a 및 도 45b는 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 46a 및 도 46b은 본 발명의 표시 패널의 제조 공정을 설명하는 단면도.
도 47a 내지 도 47c은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 48a 내지 도 48c은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 49a 내지 도 49c는 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 50a 내지 도 50c은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 51a 내지 도 51c은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 52a 및 도 52b는 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 53a 내지 도 53c은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 54a 내지 도 54c는 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 55는 본 발명의 액정 표시 패널의 제조 공정을 설명하는 단면도.
도 56은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 평면도.
도 57은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 평면도.
도 58은 본 발명의 액정 표시 패널의 제조 공정을 설명하는 평면도.
도 59는 본 발명의 액정 표시 패널의 제조 공정을 설명하는 평면도.
도 60a 및 도 60b은 본 발명의 표시 패널의 구동 회로의 설치 방법(COG 방식)을 설명하는 도면.
도 61은 본 발명의 표시 모듈의 구성을 설명하는 도면.
도 62는 본 발명의 액정 표시 패널을 설명하는 평면도.
도 63은 도 26에 설명된 표시 패널의 등가회로도.
도 64는 본 발명의 표시 패널을 설명하는 단면도.
이하, 본 발명의 실시예들이 도면을 참조하여 설명된다. 본 발명은 많은 다른 양태로 실시되는 것이 가능하기 때문에, 이하에서 규정된 본 발명의 취지 및 그 범위로부터 일탈하지 않고서 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 본 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 각 도면에 있어서 공통 부분은 동일한 참조 부호를 붙였으며, 상세한 설명을 생략한다.
도 1은 본 발명의 표시 패널의 구성을 도시하는 평면도이다. 절연 표면을 갖는 기판(100)상에 화소(102)를 매트릭스형으로 배열시킨 화소부(101), 주사선측 입력단자(103), 신호선측 입력단자(104)가 형성되어 있다. 화소의 개수는 여러가지 필요에 따라서 결정될 수 있다. XGA이면 1024×768×3(RGB), UXGA이면 1600×1200×3 (RGB)이다. 풀 스펙 고선명(full-spec high definition)의 경우 1920×1080×3(RGB)일 수 있다.
본 발명의 표시 패널이 EL 표시 패널인 경우, 화소들(102)은 주사선들과 신호선들의 교차점들에서 매트릭스형으로 배열된다. 주사선들은 주사선측 입력단자(103)로부터 연장되고, 신호선들은 신호선측 입력단자(104)로부터 연장된다. 화소들(102) 각각은 신호선과의 접속 상태를 제어하는 트랜지스터(이하 트랜지스터로서 TFT를 사용하는 경우「스위칭 트랜지스터」 또는 「스위칭 TFT」로 언급됨)와, 발광소자로 흐르는 전류를 제어하는 트랜지스터(이하 트랜지스터로서 TFT를 사용하는 경우「구동 트랜지스터」 또는 「구동 TFT」로 언급됨)가 구비되고, 구동 트랜지스터는 발광소자와 직렬로 접속되어 있다.
본 발명의 표시 패널이 액정 표시 패널인 경우, 화소들(102)도 주사선들과 신호선들의 교차점들에서 매트릭스형으로 배열된다. 주사선들은 주사선측 입력단자(103)로부터 연장되고, 신호선들은 신호선측 입력단자(104)로부터 연장된다. 화소들(102)의 각각에는 스위칭 소자와 상기 스위칭 소자에 접속하는 화소 전극이 구비되어 있다. 스위칭 소자의 대표적인 일례는 TFT이다. TFT의 게이트 전극은 주사선과 접속되고 TFT의 소스 및 드레인 중 하나가 신호선과 접속되는 경우, 개개의 화소들은 외부로부터 입력된 신호에 의해 독립하여 제어 가능하게 된다.
TFT는 그 주요한 구성 요소로서, 반도체층, 게이트 절연층 및 게이트 전극층을 들 수 있고, 반도체층에 형성되는 소스 영역 또는 드레인 영역에 접속하는 배선이 그것에 부수한다. TFT의 구조로서, 두가지 구조들이 일반적으로 공지된다. 기판측으로부터 반도체층, 게이트 절연층 및 게이트 전극층을 순서대로 배치한 톱 게이트 구조(top-gate structure)와, 기판측으로부터 게이트 전극층, 게이트 절연층 및 반도체층을 순서대로 배치한 보텀 게이트 구조(bottom-gate structure)가 그것이다. 본 발명에 있어서는 그 구조의 어떠한 것을 사용하여도 좋다.
반도체층을 형성하는 재료는 실란이나 게르만으로 대표되는 반도체재료 기체를 사용하여 기상성장법(vaper growth method)이나 스퍼터링법(sputtering method)으로 제조되는 비결정(amorphous) 반도체(이하「AS」로 언급됨), 상기 비결정 반도체를 포토 에너지나 열 에너지를 이용하여 결정화시킨 다결정(poly-crystalline) 반도체, 또는 반결정(semi-amorphous) 반도체(미결정(micorcrystal), 이하 간단히「SAS」로 언급됨) 등을 사용할 수 있다.
SAS는 비결정 반도체와 결정 반도체(상기 결정 반도체는 단결정 반도체와 다결정 반도체를 포함한다)의 중간적인 특성을 갖고, 자유 에너지적으로 안정된 제 3 상태를 갖는다. 또한, SAS는 단거리 질서와 격자 왜곡을 갖는 결정 영역을 포함한다. 적어도 SAS 막 중의 일부의 영역에서는 0.5 내지 20nm의 폭을 갖는 결정 영역이 관측될 수 있고, 규소를 주성분으로 하는 경우에는 Si-Si 컨젝션(conjection)의 라만 스펙트럼(raman spectrum)이 520cm-1보다 낮은 파수(wave number) 측으로 시프트하고 있다. X 선 회절에 따라, 규소 결정 격자에 의해 야기된다고 생각되는 (111) 및 (220)의 회절 피크가 관측된다. 댕글링 본드(dangling bond)의 중화제로서 수소 또는 할로겐을 1atomic% 또는 그 이상 포함시키고 있다. SAS는 규화물 기체를 글로우-방전(glow-discharging)(이 방법은 플라즈마 CVD법으로 언급됨)하여 형성할 수 있다. 규화물 기체로서는 SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 GeF4를 상기 기체에 혼합시켜도 좋다. 또한, 이 규화물 기체는 H2, He, Ar, Kr, Ne로 구성된 그룹으로부터 선택된 1종 또는 복수종의 원소들과 희석하여도 좋고, 희석율은 2 내지 1000배의 비율, 압력은 대략 0.1Pa 내지 133Pa의 범위, 전원 주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz, 기판 온도는 300℃이하가 좋다. 산소, 질소, 탄소 등의 대기 성분에서 불순물의 농도는 1×1O20atoms/cm3이하로 하는 것이 바람직하다. 특히, 산소농도는 5×1O19atoms/cm3 이하, 바람직하게는 1×1O19atoms/cm3 이하로 한다.
도 1은 주사선 및 신호선으로 입력하는 신호를 외부 구동회로에 의해 제어하는 표시 패널의 구성을 도시한다. 그러나, 도 2에 도시하는 바와 같이, COG(Chip on Glass)에 의해 구동 IC(105,106)를 기판(100)상에 설치하여도 좋다. 또한, 구동 IC(105,106)는 단결정 반도체 기판을 사용하여 형성된 것이라도 좋고, 유리기판 상에 TFT에 의해 형성된 것이라도 좋다.
또한, 화소에 설치하는 TFT를 SAS를 사용하여 형성하는 경우에는, 도 3에 도시하는 바와 같이 주사선 구동회로(107)를 기판(100)상에 형성하여 일체화하는 것도 가능하다.
패터닝을 위해 사용하는 액적 토출 장치의 일 예는 도 27에 도시되어 있다. 액적 토출 수단(1403)의 헤드들(1405,1412)은 제어수단(1407)에 접속된다. 컴퓨터(1410)의 사용으로 상기 제어수단(1407)을 제어함으로써 미리 프로그래밍된 패턴이 기록될 수 있다. 기록하는 위치는 기판(1400)상에 형성된 마커(1411), 기준점,를 기준으로 결정될 수 있다. 대안적으로, 기준점은 기판(1400)의 가장자리일 수 있다. 상기 기준점은 전하-결합 장치(CCD)나 상보성 금속 산화 반도체(CMOS)를 사용하는 이미지 센서와 같은 이미징 수단(1404)에 의해 검출되고, 이미지 처리 수단(1409)에 의해 디지털 신호로 변환한다. 이 후, 디지털 신호는 제어 수단(1407)에 송신되는 제어 신호를 발생하도록 컴퓨터(1410)로 인식된다. 기판(1400)상에 형성될 패턴 데이터는 기억매체(1408)에 저장되고, 이 데이터를 기초로 하여 제어수단(1407)에 제어신호를 보낸다. 따라서, 액적 토출 수단(1403)의 헤드들(1405,1412)을 개별적으로 제어될 수 있다. 토출된 재료는 파이프들을 통해 재료 공급기들(1413,1414)에서 헤드들(1405,1412)로 공급된다. 현재, EL 층들과 같이 하나의 잉크젯 헤드로 RGB 컬러들을 각각 토출하는 방식으로 금속, 유기 재료, 무기 재료가 각각 토출될 수 있는 장치를 검토하고 있다. 그래서, 층간절연층 등을 토출하는 경우, 스루풋 향상을 위해, 가는 선들을 형성하도록 동일한 재료가 여러번 토출될 수 있다. 도 27에서, 액적 토출수단(1403)의 각 헤드들(1405,1412)의 전체 길이는 기판의 폭과 일치한다. 그러나, 액적 토출수단(1403)의 각 헤드들(1405,1412)의 전체 길이보다 큰 폭을 갖는 기판에도 반복하여 주사함으로써 패턴이 형성 가능하다. 이 경우, 패턴이 기록된 영역이 자유롭게 설정될 수 있도록 헤드들(1405,1412)은 기판상에서 화살표들로 가리켜진 방향들로 자유롭게 주사될 수 있기 때문에, 동일한 패턴이 복수의 기판 부분들 상에 기록될 수 있다.
다음에, 본 발명의 발광 장치의 제조 공정에 대하여, 이하에 설명한다.
[제 1 실시형태]
제 1 실시형태로서, 보텀-게이트 채널 보호형 TFT의 제조방법에 대하여 설명한다.
도 4a는 게이트 전극층과, 게이트 전극층과 접속하는 게이트 배선층 및 용량 배선층을 액적 토출법으로 형성하는 공정을 도시하고 있다. 도 4a는 종단면 구조를 개략적으로 도시하고, 도 4a의 A-B, C-D, E-F에 대응하는 평면 구조를 도 12에 도시한다는 점에 유의한다. 그러므로 상기 두 도면들은 본 실시형태에서 참조될 수 있다.
기판(100)으로서, 바륨 붕규산 유리, 알루미노 붕규산 유리 또는 알루미노실리케이트 유리 등과 같이 융합법(fusion method)이나 부동법(floating method)으로 제조되는 무알칼리 유리 기판, 세라믹 기판, 본 제조 공정의 처리온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판 등을 사용할 수 있다. 또한, 단결정 실리콘 등의 반도체 기판이나, 스텐리스 등의 금속 기판의 표면에 절연층을 설치한 기판을 이용하여도 좋다. 또한, 기판(100)으로서, 320mm×400mm, 370mm×470mm, 550mm×650mm, 600mm×720mm, 680mm×880mm, 1000mm×1200mm, 1100mm×1250mm, 1150mm×1300mm과 같은 대면적 기판을 사용할 수 있다.
기판(100)상에는 스퍼터링법이나 증착법 등의 방법에 의해, Ti(티타늄), W(텅스텐), Cr(크롬), Ta(탄탈륨), Ni(니켈), Mo(몰리브덴) 등의 금속 재료 또는 그 산화물로 형성되는 하지층(base layer; 201)을 형성하는 것이 바람직하다. 하지층(201)은 0.1 내지 10㎛의 두께로 형성하면 좋지만, 극히 얇게 형성하면 좋기 때문에, 반드시 다층 구조를 갖고 있지 않아도 좋다. 또, 이 하지층(201)은 게이트 전극층을 밀착성 좋게 형성하기 위해서 설치하는 것임을 명심한다. 적절한 밀착성이 얻어지면, 하지층(201)을 형성하지 않고 기판(100)상에 게이트 전극층을 액적 토출법에 의해 직접 형성하여도 좋다. 또한, 대기압 플라즈마 처리 등을 하여도 좋다. 또한, 게이트 전극층을 형성하기 전 뿐만 아니라, 유기층, 무기층, 금속층 등의 층 상에 액적 토출법에 의해 도전층을 형성하는 경우나, 액적 토출법에 의해 형성된 도전층 상에 유기층, 무기층, 금속층 등을 형성하는 경우에도 아래 층과의 밀착성 향상을 위해 동일한 처리를 하면 좋다.
하지층(201)상에 도전 재료를 포함하는 조성물을 액적 토출법에 의해 토출하함으로써 게이트 배선층(202), 게이트 전극층(203), 용량 배선층(204), 게이트 전극층(205)를 형성한다. 이들의 층을 형성하는 도전 재료로서는 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속, 할로겐화은의 미립자 또는 분산성 나노 입자를 사용할 수 있다. 또한, 투명 도전층으로서 사용된 ITO(산화인듐 및 산화주석의 합금), 산화규소를 포함하는 ITO, 유기인듐, 유기주석, 산화아연(ZnO), 질화티타늄(TiN : 티타늄 나이트라이드) 등을 사용할 수 있다. 특히, 게이트 배선층(202)은 저저항화하는 것이 바람직하므로, 저항을 고려하여, 금, 은, 구리 중 어느 하나의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하다. 보다 적합하게는 그들중 저저항인 은이나 구리를 사용하면 좋다. 그러나, 은이나 구리를 사용하는 경우에는 불순물의 분할을 막기 위해서, 배리어막(barrier film)을 부가적으로 설치하면 좋다. 구리를 배선으로서 사용하는 경우의 배리어막으로서는 질화 실리콘, 산화질화 실리콘, 질화알루미늄, 질화티타늄, 질화탄탈 등 질소를 포함하는 절연 또는 도전 재료를 액적 토출법으로 형성되어도 좋다. 용매는 아세트산부틸 등의 에스테르, 이소프로필 알콜 등의 알콜, 아세톤 등의 유기용제 등에 대응한다. 표면 장력과 점도는 용매의 농도를 조정하거나, 계면활성제 등을 가하여 적절하게 조정한다.
액적 토출법에 도포될 조성물의 점도는 5 내지 20mPa·s가 적합하고, 이것은 조성물의 건조가 일어나는 것을 방지하여, 노즐로부터 조성물을 원활하게 토출할 수 있도록 하기 위해서이다. 또한, 표면 장력은 40N/m 이하가 바람직하다. 용매와 용도에 따라, 조성물의 점도 등은 적절하게 조정하면 좋다. 일 예로서, ITO, 산화규소를 조성물로서 갖는 ITO, 유기인듐, 유기주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s이고, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s이고, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 10 내지 20mPa·s 이다.
도전체 입자의 직경은 노즐의 직경이나 원하는 패턴 형상 등에 의존하지만, 노즐의 막힘 방지나 고세밀 패턴의 제조를 위해, 도전체의 입자의 직경은 가능하면 작은 쪽이 바람직하다. 특히, 도전체 입자의 직경은 O.1㎛ 이하가 바람직하다. 조성물은 전해법, 아토마이즈법(atomizing method) 또는 습식 환원법 등의 공지 방법으로 형성되면, 그 입자 사이즈는 일반적으로 약 0.5 내지 10㎛ 이다. 단, 기체 증착법으로 조성물을 형성하면, 분산제로 보호된 나노분자는 크기가 약 7nm로 미세하다. 또한, 각 나노입자의 표면을 코팅제로 덮으면, 용매 내 나노입자들은 응집이 없고, 실온에서 용매 내에 균일하게 분산되어, 상기 용매는 액체의 행태와 유사한 행태를 나타낸다. 따라서, 코팅제를 사용하는 것이 바람직하다.
조성물을 토출하는 공정은 감압하에서 행하여도 좋다. 이것은 조성물을 토출한 후 처리 대상에 착탄하기 전까지 상기 조성물의 용매가 휘발하기 때문에, 건조와 소성(baking)의 이하 공정을 생략하거나 또는 짧게 할 수 있기 때문이다. 액적을 토출한 후, 통상의 압력하에서나 감압하에서 레이저빔의 조사, 순간 열 어닐링(rapid thermal annealing), 또는 가열 화로(heating furnace) 등에 의해, 건조와 소성의 한쪽 또는 양쪽 공정을 수행한다. 건조와 소성 공정은 양 공정 모두 처리의 공정이지만, 그 목적, 온도와 시간이 각각 상이하다. 특히, 건조 공정은 100도에서 3분간, 소성 공정은 200 내지 350도에서 15분간 내지 120분간 수행된다. 건조와 소성 공정을 양호하게 하기 위해서는 기판을 미리 가열해두어도 좋고, 그 때의 온도는 기판의 재질 등에 의존하지만, 100 내지 800도, 바람직하게는 200 내지 350도로 한다. 본 공정은 액적 중의 용매를 휘발하거나, 화학적으로 분산제를 제거하여, 주위의 수지가 경화 수축(cure and shrink)함으로써, 융합(fusion)과 융착(welding)을 가속한다. 대기는 산소 대기, 질소 대기 또는 공기로 한다. 그러나, 금속원소가 용이하게 분해되거나, 분산된 용매가 용이하게 제거되는 산소 대기를 채용하는 것이 바람직하다.
레이저 조사는 연속파 또는 펄스파의 기체 레이저 또는 고체상태 레이저를 사용하면 좋다. 기체 레이저로서는 엑시머 레이저 등을 들 수 있다. 고체상태 레이저로서는 Cr, Nd 등이 도핑된 YAG, YVO4, GdVO4 등의 결정을 사용한 레이저 등을 들 수 있다. 레이저빔의 흡수율의 점에서는, 연속파 레이저를 사용하는 것이 바람직하다는 점에 유의한다. 또한, 연속파 레이저가 펄스 레이저와 조합하여 사용되는 하이브리드 레이저 조사 방법을 사용하여도 좋다. 그러나, 기판이 충분한 내열성을 갖지 않는 경우, 레이저 조사에 의한 열 처리는 수 마이크로초 내지 수십초와 같이 짧게 행하는 것이 좋다. 순간 열 어닐링(RTA) 방법은 불활성 대기하에서, 급격하게 온도를 상승시키도록 자외선 내지 적외선 영역의 범위 내의 광을 방출하는 적외선 램프나 할로겐 램프 등을 사용하여, 수 마이크로초 내지 수분 동안 순간적으로 열을 가하여 행한다. 이 처리는 열을 순간적으로 가할 수 있기 때문에, 실질적으로 상부 박막만을 가열할 수 있고, 하부 막에는 영향을 주지 않는다.
본 실시 형태는 게이트 배선층(202) 및 용량 배선층(204)을 액적 토출법에 의해 형성하였지만, 플라즈마 CVD 법이나 스퍼터링법을 사용하여도 좋다.
다음에, 도 4b에 도시하는 바와 같이, 게이트 배선층(202), 게이트 전극층(203), 용량 배선층(204), 게이트 전극층(205)상에 레지스트 마스크의 재료인 감광성 수지(206)을 토출하거나 도포한다. 감광성 수지(206)를 도포하는 경우, 스핀 코터(spin coater)나 슬릿 코터(slit coater) 등을 사용하여도 좋다. 감광성 수지(206)로서, 자외선 내지 적외선 영역의 범위 내의 광에 감광하는 네거티브 감광성 수지 또는 포지티브 감광성 수지를 사용한다. 본 실시 형태에서는 네거티브 감광성 수지를 사용한다.
다음에, 감광성 수지(206)에 레이저 이미징 시스템(207)을 사용하여 레이저 빔(208)을 조사하고, 기판 또는 레이저를 이동시키면서 패턴을 기록한다.
여기서, 레이저 이미징 시스템이 도 33을 참조하여 설명된다. 도 33에 도시하는 바와 같이, 레이저 이미징 시스템(2001)은 레이저 빔을 조사할 때 각종 제어를 실행하는 퍼스널 컴퓨터(2002)(이하, PC로 언급됨)와, 레이저 빔을 출력하는 레이저 발진기(2003)와, 레이저 발진기(2003)의 전원(2004)과, 레이저 빔을 감쇠시키기 위한 광학 시스템(2005)(ND 필터)과, 레이저 빔의 강도를 변조하기 위한 음향 광학 변조기(AOM;2006)와, 레이저 빔의 단면의 확대 또는 축소(converge)하기 위한 렌즈와 레이저 빔의 광로를 변경하기 위한 미러(mirror) 등을 포함하는 광학 시스템(2007)과, X 스테이지 및 Y 스테이지를 갖는 기판-이동 기구(2009)와, PC로부터 출력되는 제어 데이터를 디지털/아날로그 변환하는 D/A 변환기(2010)와, D/A 변환기로부터 출력되는 아날로그 전압에 따라 음향 광학 변조기(2006)를 제어하는 구동기(2011)와, 기판 이동 기구(2009)를 구동하기 위한 구동신호를 출력하는 구동기(2012)를 구비하고 있다.
레이저 발진기(2003)로서는 자외선, 가시광선, 또는 적외선을 발진하는 것이 가능한 레이저 발진기를 사용할 수 있다. 레이저 발진기(2003)로서는 KrF, ArF, KrF, XeCl, Xe 등으로 구성된 그룹으로부터 선택된 기체를 사용하는 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등으로 구성된 그룹으로부터 선택된 기체를 사용하는 기체 레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등 각각이 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm으로 도핑된 결정을 사용한 고체상태 레이저 발진기, 또는 GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 고체상태 레이저가 사용되는 경우, 기본파의 제 2 고조파 내지 제 5 고조파를 이용하는 것이 바람직하다.
다음에, 레이저 이미징 시스템을 사용한 감광성 재료의 노광 방법에 대하여 설명한다. 기판(2008)이 기판 이동 기구(2009)에 장착되면, PC(2002)는 도면에 도시되지 않은 카메라의 사용에 의해 상기 기판 상에 형성된 마커를 검출한다. 이어서, PC(2002)는 검출된 마커의 위치 데이터와 미리 입력되어 있는 이미지 패턴 데이터에 기초하여 기판 이동 기구(2009)를 이동시키기 위한 이동 데이터를 생성한다. 이 다음, 레이저 발진기(2003)로부터 방출된 레이저 빔이 광학 시스템(2005)에 의해서 감쇠된 후, PC(2002)가 미리결정된 광량을 방출하도록 음향 광학 변조기(2006)를 제어하는 방식으로 발광량이 미리결정된 량이 되도록 제어된다. 그 후, 음향 광학 변조기(2006)로부터 방출된 레이저 빔은 광학 시스템(2007)에 의해 광로 및 빔형을 변화시키고, 이 후 렌즈로 집광된다. 이 후, 기판 상에 도포된 감광성 재료는 상기 레이저 빔을 조사함으로써 노광된다. 이 때, PC(2002)가 생성한 이동 데이터에 기초하여 기판 이동 기구(2009)가 X 방향 및 Y 방향으로 이동한다. 이 결과, 미리결정된 영역에 레이저 빔이 조사되어, 감광성 재료가 노광된다.
노광된 후, 감광성 재료가 현상된다. 따라서, 도 5a에 도시하는 바와 같이, 레이저 빔이 조사된 영역에 레지스터 마스크(209)가 형성된다. 여기서는 네거티브 감광성 수지를 사용하고 있기 때문에, 레이저 빔이 조사된 영역이 레지스트 마스크가 된다. 레이저 빔의 에너지의 일부는 레지스트의 일부를 반응시키도록 레지스트에서 열로 변환되어, 레지스트 마스크는 레이저 빔의 폭보다 약간 넓어진다. 단파장의 레이저 빔일수록 레이저 빔 직경을 짧게 집광하는 것이 가능하다. 그러므로, 미세한 폭의 레지스트 마스크를 형성하기 위해서는 단파장을 갖는 레이저 빔을 조사하는 것이 바람직하다.
감광성 수지의 표면에서 빔 스폿은 광학 시스템을 통해 점형, 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 가늘고 긴 직사각형)으로 형상된다. 빔 스폿은 원형이라도 상관없지만, 선형의 빔 스폿이 균일한 폭을 갖는 레지스트 마스크를 형성할 수 있기 때문에 바람직하다.
기판의 표면을 레이저 빔을 조사하는 경우를 설명하였지만, 광학 시스템(2007)과 기판 이동 기구(2009)를 적절하게 변경하여 기판의 이면으로부터 레이저 빔이 조사될 수 있다.
기판 뿐만 아니라 레이저 빔을 기판을 X-Y축 방향으로 이동하여 선택적으로 레이저 조사가 수행될 수 있다. 후자의 경우, 광학 시스템(2007)에 폴리곤 미러(polygon mirror), 갈바노미터 미러(galvanometer mirror), 또는 음향 광학 편향기(acoust-optic deflector;AOD)를 사용하는 것이 바람직하다. 또한, X방향과 Y방향 중 하나로 레이저 빔을 주사하고 X방향과 Y방향 중 또다른 하나로 기판을 이동시킴으로써 기판 내 미리결정된 위치로 레이저 빔이 조사될 수 있다.
다음에, 레지스트 마스크(209)를 사용하여 게이트 전극층(203)과 게이트 전극층(205)을 건식 에칭이나 습식 에칭 등의 공지된 기술에 의해 에칭한다(도 5b). 계속해서, 레지스트 마스크를 제거한다. 이 결과, 도 5c에 도시하는 바와 같이, 폭이 좁은 게이트 전극층들(203,205)을 형성할 수 있다.
다음에, 표면에 노광되어 있는 하지층(201)의 공정으로서, 하기 2개의 공정들 중 어느 하나의 공정을 수행하는 것이 바람직하다.
하나의 공정은, 게이트 배선층(202), 게이트 전극층들(203,205), 및 용량 배선층(204)과 겹치지 않은 하지층(201)의 일부를 절연하여, 절연층(210)을 형성하는 것이다(도 5c 참조). 즉, 게이트 배선층(202), 게이트 전극층(203), 게이트 전극층(205), 및 용량 배선층(204)과 겹치지 않는 하지층(201)을 산화하여 절연체를 형성한다. 따라서, 하지층(201)을 산화하여 절연하는 경우, 용이하게 산화시키도록 상기 하지층(201)이 0.1 내지 10nm의 두께를 갖는 것이 바람직하다. 산소 대기에 기판을 노출시키는 방법이나 열처리에 의해 산화가 수행될 수 있다.
또다른 공정은, 게이트 배선층(202), 게이트 전극층들(203,205), 용량 배선층(204)을 마스크로 하여, 기처층(201)을 에칭하여 제거하는 것이다. 이 공정을 사용하는 경우에는 하지층(201)의 두께에 제약은 없다.
계속해서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연층(211)을 단층구조 또는 적층구조로 형성한다(도 6a 참조). 게이트 절연층이, 질화규소로 이루어지는 절연층(212), 산화규소로 이루어지는 절연층(213), 질화규소로 이루어지는 절연층(214)의 3층을 포함하는 적층인 것이 특히 바람직하다. 낮은 성막 온도에서 낮은 게이트 누설 전류를 갖는 고밀도 절연층을 형성하기 위해서는 아르곤과 같은 희가스 원소를 반응 기체에 포함시켜, 상기 반응 기체를 형성되는 절연층 중에 혼합시키면 좋다는 점에 유의한다. 게이트 배선층(202), 게이트 전극층들(203,205), 및 용량 배선층(204)에 접하는 절연층(212)을 질화규소 또는 질화산화규소로 형성함으로써, 산화에 의한 열화를 방지할 수 있다. 또한, 게이트 배선층(202), 게이트 전극층들(203,205), 및 용량 배선층(204)에 접하는 절연층(212)에 NiB(니켈붕소)를 사용하면, 표면을 매끄럽게 할 수 있다.
다음에, 반도체층(215)를 형성한다. 반도체층(215)은 실란이나 게르만으로 대표되는 반도체 재료 기체를 사용하여 기상성장법이나 스퍼터링법으로 제조되는 AS나 SAS로 형성한다. 기상성장법으로서는 플라즈마 CVD법이나 열 CVD 법이 사용될 수 있다.
플라즈마 CVD 법을 사용하는 경우, AS는 반도체 재료 기체인 SiH4 기체나, SiH4와 H2의 혼합 기체를 사용하여 형성한다. 혼합 기체를 형성하도록 SiH4를 H2로 3배 내지 1000배에 희석하거나, Si2H6 : GeF4 = 20 내지 40 : 0.9의 희석비로 Si2H6를 GeF4로 희석하면, Si의 조성비가 80% 이상인 SAS를 얻을 수 있다. 특히, 후자의 경우는 반도체층(215)이 하지층과 반도체층(215) 사이의 계면에서 결정성을 갖을 수 있기 때문에 바람직하다.
반도체층(215)상에는 절연층(216)을 플라즈마 CVD법이나 스퍼터링법으로 형성한다. 이하의 단계에서 도시되는 바와 같이, 이 절연층(216)은 게이트 전극층들(203,205) 위의 반도체층(215)상에 잔존시켜, 채널보호층으로서의 역할을 한다. 그러므로, 금속이나 유기물과 같은 외부 불순물로 반도체층(215)이 오염되는 것을 막고, 절연층(216)과 반도체층(215)사이의 계면을 깨끗하게 유지시키기 위해서, 절연층(216)은 치밀한 막으로 형성하는 것이 바람직하다. 글로우 방전 분해법에 따라, 아르곤 등의 규화물기체로 100배 내지 500배로 희석하여 형성된 질화규소막은 10O℃ 이하의 증착 온도에서도 치밀한 질화규소 막을 형성 가능하여 바람직하다. 필요하다면 다른 절연막을 형성하여도 좋다.
게이트 절연층(211)을 형성하는 것부터 절연층(216)을 형성하는 것까지 대기에 노출시키지 않고서 연속하여 상기 공정을 수행하는 것이 가능하다. 즉, 대기성분과 대기중에 떠다니는 오염된 불순물 원소에 의해 오염되지 않고, 적층들 사이의 각 계면이 형성될 수 있어, TFT들 간의 특성의 격차를 줄일 수 있다.
다음에, 절연층(216) 위의 게이트 전극층들(203, 205) 상의 위치에 조성물을 선택적으로 토출함으로써 마스크층(217)을 형성한다(도 6a 참조). 마스크층(217)을 형성하도록 에폭시 수지, 아크릴 수지, 페놀 수지, 노볼락 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한, 벤조사이클로부텐, 파릴렌, 플레어, 투과성을 갖는 폴리이미드 등의 유기재료, 실록산계 폴리머 등의 중합에 의해서 생긴 화합물 재료, 수용성 호모폴리머와 수용성 공중합체를 포함하는 조성물 재료 등을 사용하여 액적 토출법으로 마스크층(217)을 형성한다. 대안적으로, 감광제를 포함하는 시판되는 수지 재료를 사용하여도 좋다. 예를 들어, 대표적인 포지티브형 수지인, 노볼락 수지와 감광제인 나프트퀴논아지드 화합물, 네거티브형 수지인 베이스 수지, 디페닐실란디올 및 산 발생제 등을 사용하여도 좋다. 어떠한 재료를 사용한다고 해도 그 표면 장력과 점도는 용매의 농도를 조정하거나, 계면활성제 등을 가하여 적절하게 조정된다.
마스크층(217)을 이용하여 절연층(216)을 에칭하고, 채널 보호층으로서 기능하는 절연층(218)을 형성한다. 마스크층(217)을 제거하여, 반도체층(215) 및 절연층(218)상에 n형 반도체층(219)를 형성한다. n형 반도체층(219)은 실란 기체와 포스핀 기체를 사용하여 형성하면 좋고, AS 또는 SAS로 형성할 수 있다.
다음에, n형 반도체층(219)상에 마스크층(220)을 액적 토출법으로 형성한다(도 6b 참조). 이 마스크층(220)을 이용하여 n형 반도체층(219) 및 반도체층(215)을 에칭하고, 반도체층(221)과 n형 반도체층(222)을 형성한다(도 6c 참조). 이 경우에, 감광성 수지를 레이저 빔에 의해 노광하여 마스크층(220)을 미세하게 형성함으로써, TFT의 미세화를 할 수 있다. 도 6c는 종단면 구조를 개략적으로 도시하고, 도 13은 도 6c의 A-B, C-D, E-F에 대응하는 평면 구조를 도시한다는 점에 유의한다. 그러므로, 두 도면들은 본 실시 형태에서 동시에 참조될 수 있다.
계속해서, 마스크층(220)을 제거한다.
다음, 에칭 처리에 의해 게이트 절연층(211)의 일부에 관통 홀(223)을 형성하고, 게이트 절연층(211)의 하부에 형성된 게이트 전극층(205)의 일부를 노출시킨다(도 7a 참조). 에칭 처리는 전술된 액적 토출법에 의해 형성된 마스크를 사용하여 형성될 수 있다. 에칭 처리를 위해 플라즈마 에칭 또는 습식 에칭이 이용될 수 있다. 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭 가스로서는 CF4, NF3, Cl2, BCl3 등의 불소계 또는 염소계의 가스를 사용하고, He나 Ar 등을 적절하게 가하여도 좋다. 또한, 대기압 방전의 에칭 처리를 이용하면, 국소적인 방전 처리도 가능하고, 기판의 전면에 마스크층을 형성할 필요가 없다.
다음, 발액 표면을 형성하는 용액을 토출 또는 도포한다. 발액 표면을 형성하는 용액의 조성물의 일 예로서는 Rn-Si-X(4-n)(n=1, 2, 3)의 화학식으로 표현되는 실란 커플링제를 사용한다. R은 알킬기 등의 비교적 불활성인 그룹을 포함하는 것에 유의한다. 또한, X는 기판의 표면상에 수산기나 흡착수(adsorption water)와의 축합에 의해 결합 가능한 가수분해기를 포함한다. 상기 수산기는 예를 들어 할로겐, 메톡시기, 에톡시기 또는 아세톡시기 등이다.
실란 커플링제의 대표예로서, R에 플루오로알킬기를 갖는 불소계 실란 커플링제(플루오로알킬실란(FAS))를 사용함으로써, 발액 특성을 높일 수 있다. FAS의 플루오로알킬기 R은 (CF3)(CF2)x(CH2)y의 구조를 갖고, 여기서 x는 0 이상 10 이하이고 y는 0 이상 4 이하이다. 복수개의 R들 또는 X들이 Si에 결합하고 있는 경우에는 R들 또는 X들은 모두 동일하거나 상이할 수 있다. 대표적인 FAS로서는 헵타디플루오로테트라하이드로데실트리에톡시실란, 헵타데카플루오로테트라하이드로데실트리클로로실란, 트리데카플루오로테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하, FAS라고 한다)을 들 수 있다.
발액 표면을 형성하는 용액의 용매로서는 n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디사이클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 스쿠알렌 등의 탄화수소계 용매 또는 테트라하이드로푸란 등이 있다.
또한, 발액 표면을 형성하는 용액의 조성물의 일 예로서, 불소탄소쇄를 갖는 재료(불소계 수지)를 사용할 수 있다. 불소계 수지로서, 폴리테트라플루오로에틸렌(PTFE; 4불화 에틸렌 수지), 퍼플루오로알콕시알칸(PFA; 4불화 에틸렌퍼플루오노알킬비닐에테르 중합 수지), 퍼플루오로에텔렌프로펜코폴리머(PFEP; 4불화에틸렌 6불화 프로필렌 공중합 수지), 에틸렌테트라플루오로에틸렌코폴리머(ETFE; 4불화 에틸렌-에틸렌 공중합 수지), 폴리비닐리덴플루오라이드(PVDF; 불화비닐리덴수지), 폴리클로로트리플루오로에틸렌(PCTFE; 3불화 염화에틸렌 수지), 에틸렌-클로로트리플루오로에틸렌코폴리머(ECTFE; 3불화염화에틸렌에틸렌 공중합 수지), 폴리테트라플루오로에틸렌퍼플루오로디옥솔코폴리머(TFE/PDD), 폴리비닐플루오라이드(PVF; 불화 비닐 수지) 등을 사용할 수 있다.
계속해서, 발액 표면을 형성하는 용액이 도포된 표면을 에탄올 세정하면, 극히 얇은 발액 표면(224)을 형성할 수 있다(도 7b 참조).
다음에, 노광을 위해 기판의 이면측로부터 자외선 레이저가 조사된다. 이 때, 게이트 배선층(202), 게이트 전극층(203), 용량 배선층(204), 게이트 전극층(205)은 레이저 빔을 차단하기 때문에, 그 상측에 제공된 발액 표면(224)을 형성하는 층은 노광되지 않는다. 그 결과, 발액 표면(224)를 형성하는 층은 게이트 배선층(202), 게이트 전극층(203), 용량 배선층(204), 및 게이트 전극층(205) 위에 남아있고, 그 밖의 영역은 친액 표면이 된다. 이 후, 적외선 레이저가 기판의 전면(front surface) 측으로부터 용량 배선층(204)과, 게이트 전극층(205)중 하나의 상부 영역들에 선택적으로 조사된다. 발액 표면(224)을 형성하는 층은 필수 부분들만이 남아있다(도 7c 참조).
본 실시 형태에서, 발액 표면(224)을 형성하는 층을 완전히 형성하고, 이 후 레이저를 선택적으로 조사하는 방법이 설명되지만, 레지스트 마스크와 잉크젯 방법 중 어느 하나를 사용하여 선택적으로 발액 표면을 형성하는 층을 형성하는 방법이나, 발액표면을 선택적으로 형성하는 층을 형성하고 레이저를 선택적으로 조사하는 방법이 사용될 수 있다.
계속해서, 도전 재료를 포함하는 조성물을 선택적으로 토출하여, 소스 및 드레인 배선층(225 내지 229)를 액적 토출법으로 형성한다(도 8a 참조). 이 때, 게이트 전극층들(203,205)상의 n형 반도체층(219)은 발액 표면을 갖기 때문에, 자기정합적(self-aligning manner)으로 소스 및 드레인 배선의 간격(230)을 제어할 수 있다.
발액 특성을 갖는 극히 얇은 막(260)은 제거하거나, 하지 않아도 좋다. 본 실시 형태의 경우, 발액 특성을 갖는 극히 얇은 막(260)은 상기 단계에서 n형 반도체층(219)을 에칭하는 경우에 제거된다.
도 8a 내지 8c는 도 14 및 15의 평면 구조 내의 A-B, C-D, 및 E-F를 따라 취판 종단면 구조를 개략적으로 도시한다. 도 14에 도시하는 바와 같이, 기판(100)의 단부로부터 연장되는 신호배선층(250)은, 소스 및 드레인 배선층들이 신호 배선층(250)과 전기적으로 접속하는 방식으로 소스 배선층(225) 및 드레인 배선층(226)과 동시에 형성된다. 또한, 게이트 절연층(211)에 형성된 관통 홀(223)에 있어서, 소스 및 드레인 배선층(226)과 게이트 전극층(205)을 전기적으로 접속시킨다. 이 배선층들을 형성하는 도전 재료로서는 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속 입자를 주성분으로 하는 조성물을 사용할 수 있다. 또한, 투광성을 갖는 인듐주석산화물(ITO), 인듐주석산화물과 산화규소로 이루어지는 유기인듐, 유기주석, 산화아연, 질화 티타늄 등을 조합하여도 좋다.
다음에, 소스 및 드레인 배선층들(225 내지 229)을 마스크로 사용하여, 절연층(218)상의 n형 반도체층(219)를 에칭함으로써 소스 및 드레인 영역들을 형성하는 n형 반도체층들(231, 232)를 형성한다(도 8b 참조).
소스 및 드레인 배선층(229)과 전기적으로 접속하도록, 도전 재료를 포함하는 조성물을 선택적으로 토출함으로써 화소 전극에 대응하는 제 1 전극(233)을 형성한다(도 8c 참조). 또, 도 8c는 도 15의 평면 구조의 A-B, C-D, 및 E-F를 따라 취판 종단면 구조를 개략적으로 도시하기 때문에 도 8c 및 15를 동시에 참조할 수 있다. 전술된 단계들을 통해, 스위칭 TFT(234), 구동 TFT(235), 용량부(236)가 형성된다.
보텀 방출형(bottom-emission type) EL 표시 패널이 액적 토출법에 의해 제조되는 경우, 화소 전극에 대응하는 제 1 전극(233)은 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 산화아연, 산화주석(SnO2) 등을 포함하는 조성물에 의해 미리결정된 패턴을 형성하고, 그 후 어닐링이 수행되는 방식으로 형성될 수 있다.
바람직하게는 제 1 전극(233)은 스퍼터링법에 의해 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 산화아연(ZnO) 등으로 형성한다. 보다 바람직하게는 ITO에 산화규소가 2 내지 10wt% 혼합된 타겟(target)을 사용하여 스퍼터링법으로 산화규소를 포함하는 인듐주석산화물을 형성한다. 또한, 산화인듐에 2 내지 20%wt로 산화아연(ZnO)을 혼합한 산화규소를 포함하는 산화물 도전 재료를 사용하여도 좋다. 스퍼터링법으로 제 1 전극(233)을 형성한 후에는 액적 토출법을 사용하여 마스크층을 형성하고, 이 후 마스크층을 사용하여 에칭에 의해 소스 및 드레인 배선층(229)과 접속하는 제 1 전극(233)을 형성하면 좋다. 본 발명의 바람직한 실시 형태로서, 산화규소를 포함하는 산화인듐주석으로 형성되는 제 1 전극(233)은 게이트 절연층(211)에 포함되는 질화규소로 이루어지는 절연층(214)와 근접하여 형성된다. 본 구조에 따라, EL 층에서 발출한 광에 대한 외부로 방출되는 광의 비율을 높일 수 있는 효과를 얻을 수 있다.
광이 기판(100)측과는 반대측으로 방출되는 구조인 탑 방출형(top-emission type) EL 표시 패널을 제조하는 경우, Ag(은), Au(금), Cu(구리), W(텅스텐), 또는 Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 제 1 전극(233)을 위한 재료로서 사용할 수 있다. 다른 방법으로서는 스퍼터링법에 의해 투명 도전막 또는 광반사성의 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하고, 상기 마스크 패턴을 사용하여 에칭 처리를 수행하여 제 1 전극층을 형성하여도 좋다.
또한, 기판의 전면에 질화규소 또는 질화산화규소로 형성된 보호층(247)과 절연층(248)을 형성한다. 스핀코팅법이나 디핑(dip)법에 의해 기판의 전면에 절연층(248)을 형성한 후, 에칭 처리에 의해서 개구부(opening)을 형성한다. 상기 처리에서, 절연층(248) 아래에 있는 보호층(247) 및 게이트 절연층(211)을 동시에 에칭함으로써, 제 1 전극(233)과 게이트 배선층(202)이 노출된다. 액적 토출법에 의해 절연층(248)을 형성하면, 에칭 처리는 반드시 필요하지 않다. 개구부가 될 영역에 발액 표면에 두면, 자기정합적으로 개구부를 형성할 수 있다.
절연층(248)은 제 1 전극(233)상의 위치에 따라 개구부가 형성되는 방식으로 형성된다. 이 절연층(248)은 산화규소, 질화규소, 질소를 포함하는 산화규소, 산화 알루미늄, 질화 알루미늄, 질수를 포함하는 산화알루미늄 등의 무기절연성 재료; 아크릴산, 메타크릴산 및 이들의 유도체; 폴리이미드(polyimide), 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자 재료; 실록산계 재료를 출발재료로서 사용하여 형성된 규소, 산소, 수소로 이루어지는 화합물 중 메틸이나 페닐 같은 유기기에 의해서 규소상의 수소가 치환된 유기 실록산계의 절연재료 또는 Si-0-Si 결합을 포함하는 무기 실록산으로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성 또는 비감광성의 재료로 절연층(248)을 형성하면, 곡율반경이 연속적으로 변하는 단면 모양을 갖는 개구부가 형성되어, 상층의 박막이 상기 단계로 인해 절단되지 않고서 형성되기 때문에 바람직하다.
전술된 단계들을 통해, 기판(100)상에 보텀 게이트형(역 스태거형이라고도 언급됨) TFT와 제 1 전극이 접속된 EL 표시 패널용의 TFT 기판(200)이 완성된다.
EL 층(237)을 형성하기 전에, 대기압 하에서 200℃의 열처리를 하여 절연층(248) 또는 그 표면에 흡착하고 있는 수분을 제거한다. 또한, 감압하에서 200 내지 400℃, 바람직하게는 250 내지 350℃로 열처리를 한다. 대기에 노출되지 않고서 EL 층(237)을 진공 증착법이나 감압하의 액적 토출법으로 형성하는 것이 바람직하다.
또한, 제 1 전극(233)의 표면을 산소 플라즈마에 노출하거나, 그 표면에 자외선을 조사하여, 표면 처리를 추가적으로 하여도 좋다. 제 2 전극(238)을 EL 층(237)상에 형성하여 발광소자(239)가 형성된다. 이 발광소자(239)는 구동 TFT(235)와 접한다.
계속해서, 밀봉재(240)을 형성하여, 밀봉기판(241)을 사용하여 밀봉한다. 그 후 게이트 배선층(202)에 플렉시블 배선기판(250)을 접하게 하여도 좋다. 이것은 신호배선층도 동일하다(도 9 참조).
상기 공정에 따라, 보텀 게이트 채널 보호형 TFT를 갖는 발광 장치를 제조할 수 있다.
[제 2 실시 형태]
제 2 실시 형태로서, 보텀 게이트 채널 에칭형 TFT의 제조방법에 대하여 도 10a 내지 10c를 참조하여 설명한다.
도전 재료를 포함하는 조성물을 기판(100)상에서 토출하여, 게이트 배선층(202), 게이트 전극층(203), 용량 배선층(204), 게이트 전극층(205)를 형성한다. 다음에, 감광성 수지를 토출 또는 도포하고, 레이저 빔을 감광성 수지에 조사하여, 레지스트 마스크를 형성한다. 레지스트 마스크를 이용하여 게이트 전극층(203)과 게이트 전극층(205)을 에칭에 의해 미세 처리한다. 그 후, 레지스터 마스크를 제거한다. 다음에, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연층(211)을 단층 또는 적층 구조로 형성한다. 게이트 절연층(211)은 질화규소로 이루어지는 절연층, 산화규소로 이루어지는 절연층, 질화규소로 이루어지는 절연층의 3층들을 포함하는 적층체인 것이 특히 바람직하다. 또한, 활성층으로서 기능하는 반도체층(215)를 형성한다. 이상의 공정은 제 1 실시 형태와 같다.
반도체층(215)상에 n형 반도체층(219)을 형성한다(도 10a 참조). 다음에, n형 반도체층(219)상에 조성물을 선택적으로 토출하여 마스크층(302)을 형성한다. 계속해서, 마스크층(302)을 이용하여 반도체층(215)과 n형 반도체층(219)을 동시에 에칭하여, 섬형으로 변형시킨다. 이 경우에, 감광성 수지가 레이저 빔을 사용하여 노광되는 방식으로 마스크층(302)을 미세하게 형성함으로써, TFT를 미세화 할 수 있다.
다음, 마스크층(302)을 제거한다.
계속해서, 발액 표면을 형성하는 용액을 토출 또는 도포한 후, 에탄올을 사용하여 세정한다. 다음에, 게이트 전극층(203)과 게이트 전극층(205)을 마스크로 이용하기 위해서, 기판의 이면을 노출시켜, n형 반도체층(219)의 발액 표면을 부분적으로 형성한다.
다음에, 도전 재료를 포함하는 조성물을 선택적으로 토출하여 소스 및 드레인 배선층들(225,226,228,229)을 액적 토출법으로 형성한다(도 10b 참조). 이 때, 게이트 전극층(203,205)의 상방에는 n형 반도체층(219)의 미세 발액표면이 존재하고 있기 때문에, 자기정합적으로 소스 및 드레인 배선들의 간격(230)을 미세하게 제어할 수 있다. 다음에, 상기 소스 및 드레인 배선층들(225,226,228,229)을 마스크로 사용하여 n형 반도체층(219)을 에칭하여 n형 반도체층들(231,232)을 형성한다. n형 반도체층(219)과 반도체층(215)을 선택적으로 에칭하는 것이 비교적 곤란하기 때문에, 채널을 형성하는 반도체층(303)의 일부(303)도 동일한 처리로 에칭된다. 또한, 이 에칭 처리 전에, 게이트 절연층(211)의 일부에 관통 홀(223)을 형성하고, 상기 관통 홀(223) 하부에 배치되어 있는 게이트 전극층(205)의 일부를 노출시키는 제 1 실시 형태와 같은 방식으로 또다른 에칭 처리가 수행된다. 이 처리를 함으로써, 소스 및 드레인 배선층(226)과 게이트 전극층(205)은 접할 수 있다(도 10c 참조).
다음, 제 1 전극(223)이 소스 및 드레인 배선층(229)과 전기적으로 접속하도록 도전 재료를 포함하는 조성물이 토출되는 방식으로 제 1 전극(233)을 형성한다(도 10c 참조). 그 후, 제 1 실시에 형태와 같이, 보호층(247), 절연층(248), EL 층(237), 및 제 2 전극(238)을 형성한다. 이 후, 밀봉재(240)를 형성하고, 밀봉기판(241)을 사용하여 밀봉한다. 그 후, 게이트 배선층(202)에 플렉시블 배선 기판(251)을 접하게 하여도 좋다.
상기 처리에 따라, 보텀 게이트 채널 에칭형 TFT를 갖는 발광 장치를 제조할 수 있다.
발액 특성과 친액 특성간의 차이는 습윤성의 차이로 표현될 수 있고, 이것은 발액 영역과 친액 영역 사이의 상대적 관계라는 점에 유의한다. 반도체 소자가 형성되는 영역과 반도체 소자가 형성되지 않는 부근의 영역은 도전 재료를 포함하는 조성물에 대한 습윤성 정도의 차이를 가질 수 있다. 습윤성이 상이한 영역은, 영역의 표면과 도전 재료를 포함하는 조성물 사이의 접촉각이 상이한 영역을 의미한다. 도전 재료를 포함하는 조성물에 대해 큰 접촉각을 갖는 영역은, 저습윤성을 갖는 반면에, 도전 재료를 포함하는 조성물에 대해 작은 접촉각을 갖는 영역은, 고습윤성을 갖는다. 접촉각이 큰 경우, 액체 내의 유체 조성물은 영역의 표면에 확산되지 않고, 표면으로부터 방출되어, 조성물은 표면을 적시지 않는다. 그 반면에, 접촉각이 작은 경우, 유체 조성물은 표면에 확산되고 표면이 상당히 젖는다. 그러므로, 상이한 습윤성을 갖는 영역들은 상이한 표면 에너지를 갖는다. 저습윤성을 갖는 영역은 저표면 에너지를 갖는 반면에 고습윤성을 갖는 영역은 고표면 에너지를 갖는다. 본 발명에서, 상이한 습윤성을 갖는 영역들 사이의 접촉각 차이를 30°이상, 바람직하게는 40°이상이 좋다.
[제 3 실시 형태]
제 3 실시 형태로서, 보텀 게이트 채널 보호형 TFT의 제조방법에 관해서 설명한다.
도 47a는 기판(3100)상에 게이트 전극층과 게이트 전극층에 접속된 게이트 배선층을 형성하는 공정을 도시하고 있다. 또, 도 47a는 종단면 구조를 개략적으로 도시하고, 도 47a에서 선 A-B 및 C-D에 대응하는 평면 구조를 도 56에 도시한다는 점에 유의한다. 그러므로 두 도면들이 동시에 참조될 수 있다.
기판(3100)으로서 바륨붕규산 유리, 알루미노붕규산 유리 또는 알루미노실리케이트유리 등과 같이 융합법이나 부동법으로 제조되는 무알칼리 유리로 구성된 유리 기판, 세라믹기판 외에, 본 제조 공정의 처리 온도에 견딜 수 있는 플라스틱기판 등을 사용할 수 있다. 또한, 단결정 실리콘 등의 반도체 기판, 스테인리스 기판 등의 금속 기판의 표면에 절연층을 설치한 기판을 이용하여도 좋다. 기판(3100)으로서, 320mm×400mm, 370mm×470mm, 550mm×650mm, 600mm×720mm, 680mm×880mm, 1000mm×1200mm, 1100mm ×1250mm, 1150mm×1300mm와 같은 대면적 기판을 사용할 수 있다.
기판(3100)상에는 스퍼터링법이나 증착법 등의 방법에 의해, Ti(티타늄), W(텅스텐), Cr(크롬), Ta(탄탈), Ni(니켈), Mo(몰리브덴) 등으로 구성된 그룹으로부터 선택된 금속이나 그 산화물로 형성되는 하지층(3201)을 형성하는 것이 바람직하다. 하지층(3201)은 0.01 내지 10nm의 두께로 형성될 수 있다. 하지층은 극히 얇게 형성하면 좋기 때문에, 상기 하지 층은 반드시 다층 구조를 가지고 있지 않아도 좋다. 이 하지층(3201)은 게이트 전극층을 밀착성 좋게 형성하기 위해서 제공된다. 그러므로, 충분한 밀착성을 얻을 수 있는 것이면, 하지층(3200)을 형성하지 않고 기판(3100)상에 게이트 전극층을 액적 토출법에 의해 형성하여도 좋다. 상기 액적 토출법 대신에, 대기압 플라스마 처리 등을 하여도 좋다. 또한, 유기층, 무기층, 금속층 상에 액적 토출법에 의해 도전층을 형성하는 경우나, 액적 토출법에 의해 형성된 도전층 상에 유기층, 무기층, 금속층을 형성하는 경우에는 하부 층과의 밀착성 향상을 위해 같은 처리를 하면 좋다.
하지층(3201)상에 도전 재료를 포함하는 조성물을 액적 토출법에 의해 토출하여 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)을 형성한다. 이들의 층들을 형성하는 도전 재료로서는 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등을 구성하는 그룹으로부터 선택된 금속; 상기 원소들의 합금; 할로겐화은의 미립자; 또는 분산성 나노입자를 사용할 수 있다. 또한, 투명 도전막으로서 사용되는 ITO(산화인듐과 산화주석의 합금), 산화규소를 조성물로서 갖는 ITO, 유기인듐, 유기주석, 산화아연(Zn0), 질화티타늄(TiN:Titanium Nitride) 등을 사용할 수 있다. 특히, 게이트 전극층은 저저항을 갖는 것이 바람직하므로, 저항율을 고려하여, 금, 은, 구리 중 어느 하나의 재료를 용해 또는 분산시킨 용액을 사용하는 것이 적합하고, 보다 적합하게는 저저항인 은이나 구리를 사용하면 좋다. 그러나, 불순물에 대한 조치들로서, 조합물에 배리어층을 형성하면 좋다. 구리를 배선으로서 사용하는 경우, 배리어막은 액적 토출법에 의해 질화 실리콘, 산화질화 실리콘, 질화알루미늄, 질화티타늄, 또는 질화탄탈 등 질소를 포함하는 절연 또는 도전 재료로 형성하면 좋다. 용매는 아세트산부틸 등의 에스테르류, 이소프로필알콜 등의 알콜류, 아세톤 등의 유기용제일 수 있다. 표면 장력과 점도는 용매의 농도를 조정하거나, 계면활성제 등을 가하여 적절하게 조정한다.
액적 토출법에 도포될 조성물의 점도는 5mPa·s 이상 20mPa·s 이하가 적절하고, 이것은 조성물에 건조가 일어나는 것을 방지하고, 노즐로부터 조성물을 원활하게 토출할 수 있도록 하기 위해서이다. 표면 장력은 40N/m 이하가 바람직하다. 사용하는 용매나 의도된 목적에 따라, 조성물의 점도는 적절하게 조정된다. 일례로서, ITO, 산화규소를 포함하는 ITO, 유기인듐, 유기주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 10 내지 20mPa·s범위이다.
도전체의 입자의 직경은 노즐의 직경이나 원하는 패턴 형상에 의존하지만, 노즐의 막힘 방지나 세밀한 패턴의 제조를 위해, 도전체의 입자의 직경은 되도록이면 작은 쪽이 바람직하다. 특히, 도전체의 입자의 직경은 O.1㎛ 이하가 바람직하다. 조성물은 전해법, 아토마이즈법 또는 습식환원법 등의 공지 방법으로 형성된다. 그 입자 사이즈는 일반적으로 약 0.5 내지 10㎛이다. 그러나, 조성물이 기체증발법으로 형성된 경우, 분산제로 보호된 각각의 나노입자는 약 7nm로 미세하다. 또한, 각각의 나노입자의 표면이 코팅제로 덮이면, 용매 내 나노입자들은 서로 응집성이 없고, 실온에서 용매 내에 균일하게 분산되어, 상기 용매는 액체의 행태와 유사한 행태를 나타낸다. 따라서, 코팅제를 사용하는 것이 바람직하다.
조성물을 토출하는 공정은 감압하에서 행하여도 좋다. 이것은 조성물을 토출한 후 처리 대상에 착탄하기 전까지 상기 조성물의 용매가 휘발하기 때문에, 건조와 소성의 이하 공정을 생략하거나 또는 짧게 할 수 있기 때문이다. 용매를 토출한 후, 통상의 압력하에서나 감압하에서 레이저빔의 조사, 순간 열 어닐링, 또는 가열 화로 등에 의해, 건조와 소성의 한쪽 또는 양쪽 공정을 수행한다. 건조와 소성 공정은 양 공정 모두 열 처리를 요구하지만, 그 목적, 온도와 시간이 각각 상이하다. 특히, 건조 공정은 100도에서 3분간, 소성 공정은 200 내지 350도에서 15분 내지 120분간으로 수행된다. 건조와 소성 공정을 양호하게 하기 위해서는 기판을 미리 가열해두어도 좋고, 그 때의 온도는 기판의 재질 등에 의존하지만, 100 내지 800도, 바람직하게는 200 내지 350도로 한다. 본 공정은 용액 중의 용매를 휘발하거나, 화학적으로 분산제를 제거하여, 주위의 수지가 경화 수축함으로써, 융합과 융착을 가속한다. 대기는 산소 대기, 질소 대기 또는 공기로 한다. 그러나, 금속원소가 용이하게 분해되거나, 분산된 용매가 용이하게 제거되는 산소 대기를 채용하는 것이 바람직하다.
레이저 조사는 연속파 또는 펄스된 기체 레이저를 사용하거나 연속파 또는 펄스된 고체상태 레이저를 사용하면 좋다. 기체 레이저로서는 엑시머 레이저 등을 들 수 있다. 고체상태 레이저로서는 Cr, Nd 등이 도핑된 YAG, YVO4, GdVO4 등의 결정을 사용한 레이저 등을 들 수 있다. 레이저빔의 흡수율의 점에서는, 연속파 레이저를 사용하는 것이 바람직하다는 점에 유의한다. 또한, 연속파 레이저가 펄스된 레이저와 조합하여 사용되는 하이브리드 레이저 조사 방법을 사용하여도 좋다. 그러나, 기판의 내열성을 고려하여, 레이저 조사에 의한 열 처리는 수 마이크로초로부터 수십초와 같이 짧게 행하는 것이 좋다. 순간 열 어닐링(RTA) 방법은 불활성 대기하에서, 급격하게 온도를 상승시키도록 자외선 내지 적외선 영역의 범위 내의 광을 방출하는 적외선 램프나 할로겐 램프 등을 사용하여, 수 마이크로초로부터 수분 동안에서 순간적으로 열을 가하여 행한다. 이 처리는 열을 순간적으로 가할 수 있기 때문에, 실질적으로 상부 박막만을 가열할 수 있고, 하부 막에는 영향을 주지 않는다.
본 실시 형태에서는 게이트 배선층 및 용량 배선층을 액적 토출법에 의해 형성하였지만, 플라즈마 CVD법이나 스퍼터링법을 사용하여도 좋다.
다음에, 도 47b에 도시하는 바와 같이, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)상에 감광성 수지(3205)를 토출하거나 도포한다. 감광성 수지(3205)를 도포하는 경우, 스핀 코터나 슬릿 코터 등을 사용하여도 좋다. 감광성 수지는 네거티브 감광성 수지 또는 포지티브 감광성 수지일 수 있고, 이들 모두는 자외선 내지 적외선 영역의 범위에서 감광하는 재료이다.
다음에, 감광성 수지(3205)에 레이저 이미징 시스템(3206)을 사용하여 레이저 빔(3207)을 조사하고, 기판 또는 레이저 빔을 이동시키면서 패턴을 기록한다(도 47c).
그 결과, 미리결정된 위치가 레이저 빔으로 조사된다. 따라서, 감광성 재료가 노광 및 현상되고, 레지스트 마스크(3208)가 레이저 빔으로 조사된 영역에 형성되고, 도 48a에 도시된다. 여기서, 네거티브 감광성 수지가 사용되기 때문에, 레이저 빔으로 조사된 영역은 레지스트 마스크가 된다. 레이저 빔의 에너지의 일부는 레지스트의 일부를 반응시키도록 레지스트에서 열로 변경되어, 레지스트 마스크의 폭은 레이저 빔의 폭보다 약간 넓어진다. 또한, 단파장의 레이저 빔일수록 빔 직경을 짧게 집광하는 것이 가능하다. 그러므로, 미세한 폭의 레지스트 마스크를 형성하기 위해서는 단파장의 레이저 빔을 갖는 레이저 빔을 조사하는 것이 바람직하다.
감광성 수지(3205)의 표면에서 빔 스폿은 광학 시스템을 통해 점형, 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 긴 직사각 형상)으로 형상된다. 빔 스폿은 원형이라도 상관없지만, 선형의 빔 스폿이 균일한 폭을 갖는 레지스트 마스크를 형성할 수 있기 때문에 바람직하다.
다음에, 레지스트 마스크(3208)를 사용하여 게이트 전극층(3203)을 건식 에칭이나 습식 에칭 등의 공지된 기술에 의해 에칭한다(도 48b). 이 결과, 도 48c에 도시하는 바와 같이, 폭이 좁은 게이트 전극층들(3203)을 형성할 수 있다.
다음에, 표면에 노출되어 있는 하지층(3201)에 대한 처리로서, 하기 2개의 공정들 중 어느 하나의 공정을 수행하는 것이 바람직하다.
하나의 공정은, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)과 겹치지 않은 하지층(3201)을 절연시켜, 절연층(3209)을 형성하는 것이다(도 48c 참조). 즉, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)과 겹치지 않는 하지층(3201)을 산화하여 절연한다. 따라서, 하지층(3201)을 산화에 의해 절연하는 경우, 용이하게 산화시키도록 상기 하지층(3201)이 0.1 내지 10nm의 두께를 갖는 것이 바람직하다. 산소 대기에 기판을 노출시키거나 열처리에 의해 산화가 수행될 수 있다.
또다른 공정은, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)을 마스크로 하여, 하지층(3201)을 에칭하여 제거하는 것이다. 이 공정을 사용하는 경우에는 하지층(3201)의 두께에 제약은 없다.
계속해서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연층(3210)을 단층구조 또는 적층구조로 형성한다(도 49a 참조). 게이트 절연층이, 질화규소로 이루어지는 절연층(3211), 산화규소로 이루어지는 절연층(3212), 질화규소로 이루어지는 절연층(3213)의 3층들을 포함하는 적층인 것이 특히 바람직하다. 낮은 성막 온도에서 낮은 게이트 누설 전류를 갖는 고밀도 절연층을 형성하기 위해서는 아르곤과 같은 희가스 원소를 반응 기체에 포함시켜, 형성되는 절연층 중에 혼합시키면 좋다는 점에 유의한다. 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)에 접하는 제 1 층을 질화규소 또는 질화산화규소로 형성함으로써, 산화에 의한 열화를 방지할 수 있다. 또한, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)에 접하는 제 1 층에 NiB(니켈붕소)를 사용하여, 표면을 매끄럽게 할 수 있다.
다음에, 반도체층(3214)을 형성한다. 반도체층(3214)은 실란이나 게르만으로 대표되는 반도체 재료 기체를 사용하여 기상성장법이나 스퍼터링법으로 제조되는 AS나 SAS로 형성한다. 기상성장법으로서는 플라즈마 CVD법이나 열 CVD 법이 사용될 수 있다.
플라즈마 CVD 법을 사용하는 경우, AS는 반도체 재료 기체인 SiH4 기체나, SiH4와 H2의 혼합 기체를 사용하여 형성한다. 혼합 기체를 형성하도록 SiH4를 H2로 3배 내지 1000배에 희석하거나, Si2H6 대 GeF4의 기체 흐름비가 20 내지 40 대 0.9가 되도록 Si2H6를 GeF4로 희석하면, Si의 조성비가 80% 이상인 SAS를 얻을 수 있다. 특히, 후자의 경우는 하지층과 반도체층(3214) 사이의 계면에서 결정성을 반도체층(3214)에 갖게 할 수 있기 때문에 바람직하다.
반도체층(3214)상에는 절연층(3215)을 플라즈마 CVD법이나 스퍼터링법으로 형성한다. 이하의 단계에서 도시되는 바와 같이, 이 절연층(3215)은 게이트 전극층들 위의 반도체층(3214)상에 잔존되어, 채널보호층으로서의 역할을 한다. 그러므로, 절연층(3215)과 반도체층(3214)사이의 계면을 깨끗하게 유지시켜, 금속이나 유기재료와 같은 외부 불순물로 반도체층(3214)이 오염되는 것을 막기 위해서, 절연층(3215)은 치밀한 막으로 형성하는 것이 바람직하다. 글로우 방전 분해법에 따라, 규화물 기체를 아르곤 등으로 100배 내지 500배로 희석하여 형성된 질화규소막은 10O℃ 이하의 성막 온도라도 치밀한 막을 형성 가능하여 바람직하다. 필요하다면 다른 절연막을 적층하여 형성하여도 좋다.
대기에 노출시키지 않고서 연속하여 게이트 절연층(3210)부터 절연층(3215)까지 형성하는 것이 가능하다. 이 경우, 대기성분과 대기중에 떠다니는 오염된 불순물 원소에 의해 오염되지 않고, 엷은 판모양의 층들 사이에 각 계면이 형성될 수 있어, TFT의 특성의 격차를 줄일 수 있다.
다음에, 절연층(3215) 위의 게이트 전극층(3203) 위의 위치에 조성물을 선택적으로 토출함으로써 마스크층(3216)을 형성한다(도 49a 참조). 마스크층(3216)을 형성하도록 에폭시 수지, 아크릴 수지, 페놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한, 벤조사이클로부텐, 파릴렌, 플레어, 투과성을 갖는 폴리이미드 등의 유기재료; 실록산계 폴리머 등의 중합에 의해서 생긴 화합물 재료; 수용성 호모폴리머와 수용성 공중합체를 포함하는 조성물 재료 등을 사용하여 액적 토출법으로 마스크층(217)을 형성한다. 대안적으로, 감광제를 포함하는 시판되는 수지 재료를 사용하여도 좋다. 예를 들어, 대표적인 포지티브형 수지인, 노볼락 수지와 감광제인 나프트퀴논아지드 화합물; 네거티브형 수지인 베이스 수지; 디페닐실란디올 등의 산 발생제 등을 사용하여도 좋다. 어떠한 재료를 사용한다고 해도 그 표면 장력과 점도는 용매의 농도를 조정하거나, 계면활성제 등을 가하여 적절하게 조정된다.
마스크층(3216)을 이용하여 절연층(3215)을 에칭하고, 채널 보호층으로서 기능하는 절연층(3217)을 형성한다. 마스크층(3216)을 제거하여, 반도체층(3214) 및 절연층(3217)상에 n형 반도체층(3218)를 형성한다. n형 반도체층(3218)은 실란 기체와 포스핀 기체를 사용하여 형성하면 좋고, AS 또는 SAS로 형성할 수 있다.
다음에, n형 반도체층(3218)상에 마스크층(3219)을 액적 토출법으로 형성한다. 이 마스크층(3219)을 이용하여 n형 반도체층(3218) 및 반도체층(3214)을 에칭하고, 반도체층(3220)과 n형 반도체층(3221)을 형성한다(도 49c 참조). 이 경우에, 감광성 수지를 레이저 빔에 의해 노광하여 마스크층(3219)을 미세하게 형성함으로써, TFT의 미세화를 할 수 있다. 도 49c는 종단면 구조를 개략적으로 도시하고, 도 13은 그의 A-B 및 C-D에 대응하는 평면 구조를 도시한다는 점에 유의한다.
계속해서, 마스크층(3219)을 제거한다.
다음, 발액 표면을 형성하는 용액을 토출 또는 도포한다(도 50a). 발액 표면을 형성하는 용액의 조성물의 일 예로서는 Rn-Si-X(4-n)(n=1, 2, 3)의 화학식으로 표현되는 실란 커플링제를 사용한다. R은 알킬기 등의 비교적 불활성인 그룹을 포함하는 것에 유의한다. 또한, X는 기판의 표면상에 수산기나 흡착물과의 축합에 의해 결합 가능한 가수분해기를 포함한다. 상기 수산기는 예를 들어 할로겐, 메톡시기, 에톡시기 또는 아세톡시기 등이다.
실란 커플링제의 대표예로서, R에 플루오로알킬기를 갖는 불소계 실란 커플링제(플루오로알킬실란(FAS))를 사용함으로써, 발액 특성을 높일 수 있다. FAS의 R은 (CF3)(CF2)x(CH2)y의 구조를 갖고, 여기서 x는 0 이상 10 이하이고 y는 0 이상 4 이하이다. 복수개의 R들 또는 X들이 Si에 결합하고 있는 경우에는 R들 또는 X들은 모두 동일하거나 상이할 수 있다. 대표적인 FAS로서는 헵타디플루오로테트라하이드로데실트리에톡시실란, 헵타데카플루오로테트라하이드로데실트리클로로실란, 트리데카플루오로테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하, FAS라고 한다)을 들 수 있다.
발액 표면을 형성하는 용액의 용매로서는 n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디사이클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 스쿠알렌 등의 탄화수소계 용매; 또는 테트라하이드로푸란 등이 있다.
또한, 발액 표면을 형성하는 용액의 조성물의 일 예로서, 불소탄소쇄를 갖는 재료(불소계 수지)를 사용할 수 있다. 불소계 수지로서, 폴리테트라플루오로에틸렌(PTFE; 4불화 에틸렌 수지), 퍼플루오로알콕시알칸(PFA; 4불화 에틸렌퍼플루오노알킬비닐에테르 중합 수지), 퍼플루오로에텔렌프로펜코폴리머(PFEP; 4불화에틸렌 6불화 프로필렌 공중합 수지), 에틸렌테트라플루오로에틸렌코폴리머(ETFE; 4불화 에틸렌-에틸렌 공중합 수지), 폴리비닐리덴플루오라이드(PVDF; 불화비닐리덴수지), 폴리클로로트리플루오로에틸렌(PCTFE; 3불화 염화에틸렌 수지), 에틸렌-클로로트리플루오로에틸렌코폴리머(ECTFE; 3불화염화에틸렌에틸렌 공중합 수지), 폴리테트라플루오로에틸렌퍼플루오로디옥솔코폴리머(TFE/PDD), 폴리비닐플루오라이드(PVF; 불화 비닐 수지) 등을 사용할 수 있다.
계속해서, 발액 표면을 형성하는 용액이 도포된 표면을 에탄올 세정하면, 극히 얇은 발액 표면(3222)을 형성할 수 있다.
다음에, 기판의 이면측로부터 자외선 레이저 등이 조사된다. 이 때, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)은 레이저 빔을 차단하기 때문에, 그 상측에 제공된 발액 표면을 형성하는 층은 노광되지 않는다. 그 결과, n형 반도체층(3218)의 발액 표면은 게이트 전극층(3203)상에서만 형성되고, n형 반도체층(3218)의 그 외 영역들은 친액 표면이 된다(도 50b 참조).
계속해서, 도전 재료를 포함하는 조성물을 선택적으로 토출하여, 소스 및 드레인 배선층들(3225,3226)을 액적 토출법으로 형성한다(도 50c 참조). 이 때, 발액 특성을 갖는 극히 얇은 막(3223)은 게이트 전극층(3203)상에 존재하기 때문에, 소스 배선과 드레인 배선 사이 간격(3224)은 자기정합적으로 제어될 수 있다.
발액 특성을 갖는 극히 얇은 막(3223)은 제거하거나, 하지 않아도 좋다. 본 실시 형태의 경우, 발액 특성을 갖는 극히 얇은 막(3223)은 이하 단계에서 n형 반도체층(3218)을 에칭하는 경우에 제거된다.
도 51a는 종단면 구조를 도시하고, 도 51a의 A-B 및 C-D에 대응하는 평면구조를 도 58에 도시한다. 도 58에 도시하는 바와 같이, 신호 배선층(3250)은 소스 및 드레인 배선층들(3225,3226)과 전기적으로 접속되도록, 신호 배선층(3250)은 소스 및 드레인 배선층들(3225,3226)과 동시에 형성된다. 이 배선층들을 형성하는 도전 재료로서는 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등으로 구성된 그룹으로부터 선택된 금속 입자를 주성분으로 하는 조성물을 사용할 수 있다. 또한, 투광성 인듐주석산화물(ITO), 인듐주석산화물과 산화규소로 이루어지는 유기인듐, 유기주석, 산화아연, 질화 티타늄 등을 조합하여도 좋다.
다음에, 소스 및 드레인 배선층들(3225,3226)을 마스크로 사용하여, 절연층(3217)상의 n형 반도체층(3221)를 에칭함으로써 소스 및 드레인 영역들을 형성하는 n형 반도체층들(3227,간격)를 형성한다(도 51a 참조).
소스 및 드레인 배선층(3226)과 전기적으로 접속하도록, 도전 재료를 포함하는 조성물을 선택적으로 토출함으로써 화소 전극층(3229)을 형성한다(도 51b 참조). 투과형 액정 표시 패널을 제조하는 경우, 화소 전극층(3229)은 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물, 산화아연(Zno), 산화주석(SnO2) 등을 포함하는 조성물을 사용하여 미리결정된 패턴을 형성하고, 패턴이 소성되는 방식으로 형성될 수 있다. 반사형의 액정 표시 패널을 제조하는 경우에는 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 다른 방법으로서는 스퍼터링법에 의해 투명 도전막 또는 광반사성의 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하고, 이 후 마스크 패턴을 사용하여 에칭을 수행하는 방식으로 화소 전극층이 형성될 수 있다. 도 51b는 종단면 구조를 개략적으로 도시하고, 도 59는 도 51b의 A-B 및 C-D에 대응하는 평면 구조를 도시한다. 그러므로, 두 도면들은 동시에 참조될 수 있다.
상기 공정에 따라, 기판(3100)상에 보텀 게이트형(역 스태거형이라고도 언급됨) TFT가 화소 전극층과 접속된 액정 표시 패널용의 TFT 기판(3200)이 획득된다.
다음에, 인쇄법이나 스핀코팅법에 의해 배향막이라고 불리는 절연층(3230)이 화소 전극층(3229)상에 형성된다. 절연층(3230)은 도면에 도시된 바와 같이 스크린인쇄법이나 오프셋인쇄법에 의해 선택적으로 형성될 수 있다. 그 후, 러빙(rubbing)을 수행한다. 계속해서, 밀봉재(3231)를 액적 토출법에 의해 화소의 주변 영역에 형성한다(도 51c 참조).
그 후, 배향막으로서 기능하는 절연층(3232)과 대향 전극으로서 기능하는 도전층(3233)이 설치된 대향기판(3234)이 그 사이에 스페이서를 개재하여 TFT기판(3200)에 접합한다. 이 후, 그 간격에 액정층(3250)이 제공되어, 액정 표시 패널을 제조할 수 있다(도 52a 참조). 밀봉재(3231)에는 필러(filler)가 혼입되어 있어도 좋고, 대향 기판(3234)에는 컬러 필터나 차폐막(shielding film)(블랙 매트릭스 등)이 형성되어 있어도 좋다. 액정층(3350)을 형성하는 방법으로서, 디스팬싱 시스템(dispensing system)(드롭핑 시스템(dropping system))이나, 대향 기판(3234)을 접합한 후 모세관 현상을 사용하여 액정을 주입하는 딥 시스템(dip system)(드로잉 시스템(drawing system))을 사용할 수 있다.
디스팬싱 시스템을 사용한 액정 주입법에 따라, 밀봉재(3231)로 폐쇄 루프를 형성하고, 그 중에 액정을 1회 또는 복수회 적하한다. 계속해서, 진공중에서 기판을 접합하고, 그 후 액정이 충전된 기판들 사이 공간을 갖도록 자외선 경화가 수행된다.
다음에, 대기압 또는 대기압 근방하에서, 산소 기체를 사용한 애싱에 의해 영역(3235)으로 도시되는 절연층들(3211 내지 3213)을 제거한다. 이 공정은 산소 기체와 수소, CF4, NF3, H2O, CHF3 로 구성된 그룹으로부터 선택된 하나 또는 복수의 기체들을 사용한다. 본 공정에서는 정전기에 의한 손상이나 파괴를 방지하기 위해서, 대향 기판을 사용하여 밀봉한 후에, 애싱 처리를 수행한다. 그러나, 정전기에 의한 영향이 적은 경우에는 상기 애싱 처리는 언제든지 수행해도 상관없다.
계속해서, 이방성 도전층을 통해 게이트 배선층(3202)이 전기적으로 접속하는 방식으로 접속용의 접속 단자(3236)가 제공된다. 접속 단자(3236)는 외부로부터의 신호나 전위를 변환한다. 상기 공정은 채널 보호형 스위칭 TFT(3237)와 용량 소자(3238)를 포함하는 액정 표시 패널을 완성한다. 용량 소자(3238)은 용량 배선층(3204), 게이트 절연층(3210), 및 화소 전극층(3229)으로 형성된다.
상기 공정에 따라, 보텀 게이트 채널 보호형 TFT를 갖는 액정 표시 장치를 제조할 수 있다.
[제 4 실시 형태]
제 3 실시 형태에서는 화소 전극층(3229)이 소스 및 드레인 배선층(3226)과 직접 접촉된 구조를 도시한다. 본 실시 형태에서는 또다른 형태로서, 이 양자간에 절연층을 개재시켜도 좋다.
제 3 실시 형태와 유사하게 도 51a의 공정까지의 공정이 종료한 후, 보호막으로서 기능하는 절연층(3239)을 형성한다(도 53a 참조). 이 보호막은 질화규소나 산화규소의 막을 스퍼터링법이나 플라스마 CVD법으로 형성한 것을 이용하면 좋다. 개구부(3240)를 통해 소스 및 드레인 배선층(3226)을 화소 전극층(3229)과 전기적으로 접속하기 위해 절연층(3239)에 개구부(3240)가 형성된다(도 53b 참조). 후에 접속 단자를 접합하기 위해서 필요한 또다른 개구부(3241)도 개구부(3240)와 동시에 형성하면 좋다.
개구부들(3240,3241)의 형성 방법은 특별히 한정되지 않는다. 예컨대, 개구부들은 대기압하의 플라스마 에칭에 의해 선택적으로 형성될 수 있거나, 액적 토출법에 따라 마스크를 형성한 후, 습식 에칭 처리에 의해 형성될 수 있다. 절연층(3239)이 액적 토출법에 의해 형성된 무기 실록산막이나 유기 실록산막인 경우, 개구부를 형성하는 공정은 생략 가능하다. 또한, 개구부가 형성된 영역을 발액 표면으로 하면, 자기정합적으로 개구부를 형성할 수 있다.
제 3 실시 형태와 유사한 이후의 제조 단계들을 수행한 후, 도 53에 도시된 보텀게이트 채널보호형 스위칭 TFT(3237)와 용량 소자(3238)를 갖는 액정 표시 패널이 완성된다.
[제 5 실시 형태]
제 5 실시 형태로서, 채널 에칭형 TFT를 제조하는 방법에 관해서 도 54a 내지 도 54c 및 55를 참조하여 설명한다.
기판(3100)상에 도전 재료를 포함하는 조성물을 액적 토출법에 의해 토출하여, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)을 형성한다. 다음에, 감광성 수지를 토출 또는 도포한 후, 감광성 수지(3205)에 레이저 빔을 조사 및 현상하여, 레지스트 마스크를 형성한다. 게이트 전극층(3203)을 미세 처리하도록 레지스트 마스크(3208)를 이용하여 에칭이 수행되고, 그 후 레지스트 마스크(3208)를 제거한다. 다음에, 플라스마 CVD법이나 스퍼터링법에 의해, 게이트 절연층(3210)을 단층 또는 적층구조로 형성한다. 게이트 절연층은 질화규소로 형성된 절연층(3211), 산화규소로 형성된 절연층(3212), 질화규소로 형성된 절연층(3213)의 3층들을 포함하는 적층인 것이 특히 바람직하다. 또한, 활성층으로서 기능하는 반도체층(3214)를 형성한다. 상기 공정은 제 1 실시 형태와 같다.
반도체층(3214)상에 n형 반도체층(3218)을 형성한다(도 54a 참조). 다음에, n형 반도체층(3218)상에 조성물을 선택적으로 토출하여 마스크층(3302)을 형성한다. 계속해서, 마스크층(3302)을 이용하여 반도체층(3214)과 n형 반도체층(3218)을 동시에 에칭하고, 섬형상으로 변형시킨다. 이 경우에, 감광성 수지를 레이저 빔에 의해 노광하여 마스크층(3302)을 미세하게 형성함으로써, TFT를 미세화할 수 있다. 그 후, 마스크층(3302)를 제거한다.
계속해서, 발액 표면을 형성하는 용액을 토출 또는 도포하고, 에탄올 세정한다. 이 후, 게이트 배선층(3202), 게이트 전극층(3203), 및 용량 배선층(3204)을 마스크로서 이용하기 위해서, 기판의 이면으로부터 광을 조사하여, 발액 표면의 일부로부터 친액 표면을 형성한다.
다음에, 도전 재료를 포함하는 조성물을 선택적으로 토출하여, 소스 및 드레인 배선층들(3225,3226)을 액적 토출법으로 형성한다(도 54b 참조). 이 때, 게이트 전극층(3203)의 상부에는 미세한 발액 표면이 존재하기 때문에, 자기정합적으로 소스 및 드레인 배선들간의 간격(3224)을 미세하게 제어할 수 있다. 다음에, 이 배선층들을 마스크들로서 사용함으로써 n형 반도체층(3218)을 에칭하여, n형 반도체층들(3227,3228)을 형성한다. n형 반도체층(3220)과 반도체층(3221)을 선택적으로 에칭하는 것은 곤란하기 때문에, 채널 형성 영역을 형성하기 위해 반도체층(3221)의 일부(3303)도 동일한 처리로 부분적으로 에칭된다. 계속해서, 화소 전극(3229)이 소스 및 드레인 배선층(3226)과 전기적으로 접속되도록 도전 재료를 포함하는 조성물을 토출하고, 화소 전극(3229)을 형성한다(도 54c 참조).
다음에, 배향막으로서 기능하는 절연층(3230)을 형성한다. 계속해서, 대향 전극으로서 기능하는 도전층(3233)과 배향막으로서 기능하는 절연층(3232)이 형성된 상부에, 기판(3100)이 대향 기판(3234)에 접합되어 밀봉재(3231)가 형성된다. 그 후, 기판(3100)과 개구부 기판(3234)의 사이에 액정층(3350)을 형성한다. 다음에, 접속단자가 접합되는 영역을 대기압 또는 대기압 근방하에서 에칭하여 노출시키고, 플렉시블 배선기판(3236)을 접속단자에 접합시킨다. 이에 따라, 표시 기능을 갖는 액정 표시 패널을 제조할 수 있다(도 55 참조).
[제 6 실시 형태]
본 실시 형태는 제 1 내지 제 5 실시 형태 중 어느 하나에 따라 제조되는 EL 표시 패널이나 액정 표시 패널에 있어서, 반도체층을 SAS로 형성함으로써, 도 3에서 도시된 바와 같이, 주사선 구동회로를 기판(100)상에 형성하는 경우를 설명한다.
도 24는 1 내지 15㎠/V·sec의 범위에서 전계 이동도가 얻어지는 SAS를 사용한 n채널 TFT를 포함하는 주사선 구동회로의 블록도를 도시한다.
도 24에 있어서, 블록은 하나의 선의 샘플링 펄스를 출력하는 펄스 출력 회로(800)에 대응하고, 쉬프트 레지스터(shift resister)는 n개의 펄스 출력 회로들을 포함한다. 화소(802)(도 3의 화소(102)에 대응함)는 버퍼회로(801)의 단부에 접속된다.
도 25는 n채널 TFT(601 내지 613)를 포함하는 펄스 출력 회로(800)의 구체적인 구성을 도시한다. 이 때, SAS를 사용한 n채널 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예컨대, 채널 길이를 8㎛로 하면, 채널 폭은 10 내지 80㎛의 범위로 설정할 수 있다.
버퍼회로(801)의 구체적인 구성을 도 26에 도시한다. 동일한 방법으로, 이 도면에서 버퍼회로도 n채널 TFT들(620 내지 635)를 포함한다. 이 때, SAS를 사용한 n채널 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예컨대, 채널 길이를 10㎛로 하면, 채널폭은 10 내지 1800㎛의 범위로 설정하게 된다.
EL 표시 패널을 제조하는 경우, 상기 회로를 달성하기 위해서는 각각의 TFT들을 배선들로 접속할 필요가 있다. 상기 경우에 있어서의 배선의 구성을 도 16에 도시한다. 도 16에서는 제 1 실시 형태와 같이, 게이트 전극층(203), 게이트 절연층(211)(질화규소로 이루어지는 절연층(212), 산화규소로 이루어지는 절연층(213), 질화규소로 이루어지는 절연층(214)의 3층의 적층체), SAS로 형성되는 n형 반도체층(215), 소스 및 드레인 배선 층들(225,226)을 형성하는 n형 반도체층들(231,232)을 도시하고 있다. 이 경우, 기판(100)상에는 게이트 전극층(203)과 동일한 공정에서 접속 배선층들(270,271,272)을 형성한다. 이 후, TFT들은 접속 배선층들(270,271,272)이 노출되도록 게이트 절연층의 일부를 에칭하여 형성된, 소스 및 드레인 배선층들(225,226) 및 그것과 동일한 공정에서 형성되는 접속 배선층(273)에 의해 적절하게 접속된다. 그에 따라, 여러가지 회로를 실현할 수 있다.
이에 반하여, 액정 표시 패널에 있어서 상기 회로를 달성하기 위해서는 또한 각각의 TFT들을 배선들로 접속할 필요가 있다. 상기 경우에 있어서의 배선의 구성의 예를 도 11에 도시한다. 도 11에서는 제 3 실시 형태와 같이, 게이트 전극층(3203), 게이트 절연층(3210)(질화규소로 이루어지는 절연층(3211), 산화규소로 이루어지는 절연층(3212), 질화규소로 이루어지는 절연층(3213)의 3층의 적층체), SAS로 형성되는 n형 반도체층(3214), 소스 및 드레인을 형성하는 n형 반도체층(3227,3228), 소스 및 드레인 배선층들(3225,3226)을 도시한다. 이 경우, 기판(3100)상에는 게이트 전극층(3203)과 동일한 공정에서 접속 배선층들(3270,3271,3272)을 형성한다. 이 후, TFT 등은 접속 배선층들(3270,3271,3272)이 노출되도록 게이트 절연층의 일부를 에칭하여 형성된, 소스 및 드레인 배선층들(3225,3226) 및 그것과 동일한 공정을 통해 형성된 접속 배선층(3273)에 의해 적절하게 접속된다. 그에 따라, 여러가지 회로를 실현할 수 있다.
[제 7 실시 형태]
제 7 실시 형태로서 톱 게이트 TFT를 도 28과 도 34a 내지 36b를 참조하여 설명한다.
기판(100)상에 스퍼터링법이나 증착법 등의 방법에 의해 하지층(201)을 형성한다. 하지층(201)상에 발액 표면을 형성하는 용액을 토출 또는 도포한다(도 34a 참조). 계속해서, 발액 표면을 형성하는 용액이 도포된 표면을 에탄올 세정하여 발액 특성이 우수한 극히 얇은 박막(120)을 형성할 수 있다.
다음에, 기판 또는 레이저를 이동시키면서, 레이저 이미징 시스템(207)을 사용하여 발액 표면(121)의 일부에 레이저 빔(208)을 조사하여, 친액 표면이 형성된다(도 34b 참조). 또한, 본 실시 형태와는 반대로, 친액 표면의 일부에 레이저 빔을 조사하여, 조사된 영역이 발액 표면이 되는 또다른 방법을 사용하여도 좋다.
다음에, 상기 발액 표면(121)을 그 사이에 개재하도록, 도전 재료를 포함하는 조성물을 선택적으로 토출하는 방식으로 소스 및 드레인 배선층들(122 내지 125)을 액적 토출법으로 형성한다(도 35a 참조). 이 때, 발액 표면(121)이 존재하기 때문에, 자기정합적으로 소스 및 드레인 배선들 간격(230)을 미세하게 제어할 수 있다. 계속하여, 하지층(201)을 절연한다. 이 때, 발액 특성을 갖는 극히 얇은 막(120)은 제거하거나, 하지 않아도 좋다. 또한, 발액 특성을 갖는 극히 얇은 막(120)은 하지층을 절연할 때 동시에 제거될 수 있다.
다음에, 인으로 도핑된 영역들(126 내지 129)은 플라즈마 담금법(plasma immersion method)에 의해, 소스 및 드레인 배선층들(122 내지 125)상에 선택적으로 형성된다.
인이 도핑된 영역은 후에 형성될 반도체층의 일부와 반응하고, n형 반도체층들(126a 내지 129b)은 도 36a에 도시된 바와 같이 형성된다.
플라즈마 담금법이란 P-CVD 장치 등을 사용하여 포스핀 기체 등을 흘리면서, RF 글로우 방전에 의해 소스 및 드레인 배선층 표면만을 선택적으로 도핑을 하는 방법이다.
다음에, AS 또는 SAS를 플라즈마 CVD법 또는 스퍼터링법과 같은 기상 성장법으로 형성한다. 플라즈마 CVD법을 사용하는 경우, AS는 반도체 재료 기체인 SiH4 또는 SiH4와 H2의 혼합 기체를 사용하여 형성한다. SAS는 SiH4를 H2로 3배 내지 1000배로 희석한 혼합 기체를 사용하여 형성한다. 이 기체종을 사용하여 SAS를 형성하는 경우에는 반도체층의 하부보다 그것의 상부에서 결정성이 양호하여, 게이트 전극을 반도체층의 상층에 형성하는 톱 게이트 TFT와의 조합하는 것이 적절하다.
반도체층(130)은 액적 토출법에 의해 형성된 마스크층을 사용하여, 소스 및 드레인 배선층들(122 내지 125)에 대응하는 위치에 형성된다. 즉, 소스 및 드레인 배선층들(122,123)(또는 124,125)를 덮도록 반도체층(130)을 형성한다(도 36a 참조).
다음에, 상기 공정에 의해 제조된 TFT에 있어서, 도 28로 도시하는 바와 같이, 플라즈마 CVD법이나 스퍼터링법에 의해 게이트 절연층(211)을 형성한다. 게이트 절연막(211)은, 질화규소로 이루어지는 절연층; 산화규소로 이루어지는 절연층; 질화규소로 이루어지는 절연층(214)의 3층의 적층인 것이 특히 바람직하다. 다음에, 소스 및 드레인 배선층들(122,125)의 일부를 노출시키도록 게이트 절연층(211)에 관통 홀(223)을 형성한 후, 게이트 전극층(279)를 액적 토출법으로 형성한다(도 28 참조). 이 층을 형성하는 도전 재료로서는 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다.
n형 반도체층(129a)를 통해 소스 및 드레인 배선층(125)과 전기적으로 접속하도록, 도전 재료를 포함하는 조성물을 토출함으로써 화소 전극에 대응하는 제 1 전극(233)을 형성한다. 상기 공정들에 따라, 스위칭 TFT(291), 구동 TFT(292), 용량부(293)가 형성된 TFT 기판을 얻을 수 있다(도 28 참조).
도 36b에 도시하는 바와 같이, 게이트 절연층(211)을 형성하기 전에, 화소전극에 대응하는 제 1 전극(233)을 형성하면, 소스 및 드레인 배선층(125)를 노출시킬 필요는 없어진다.
보텀 방출형 EL 표시 패널이 액적 토출법에 의해 제조되는 경우, 제 1 전극(233)은 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물, 산화아연(ZnO), 산화주석(SnO2) 등을 포함하는 조성물을 사용하여 미리결정된 패턴을 형성한 후, 패턴을 어닐링하는 방식으로 형성될 수 있다.
바람직하게는 제 1 전극은 스퍼터링법에 의해 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물, 산화아연 등으로 형성한다. 보다 바람직하게는 ITO에 산화규소가 2 내지 10wt% 포함된 타겟을 사용하여 스퍼터링법으로 형성된 산화규소를 포함하는 산화 인듐주석을 사용하여도 좋다.
본 실시 형태에서, 산화규소를 포함하는 산화인듐주석으로 형성되는 제 1 전극(233)은 게이트 절연층(211)에 포함되는 질화규소로 이루어지는 절연층(214)과 밀접하게 형성되는 것이 바람직하다. 상기 구조로, EL층으로부터 방출한 광에 대한 외부로 방출되는 광의 비율을 높일 수 있다는 이점을 얻을 수 있다.
또한, 기판의 전면에 절연층(248)을 형성한다. 스핀코팅법이나 디핑법에 의해 절연층(248)을 형성한 후, 에칭처리에 의해서 도 28에 도시하는 바와 같이 개구부를 형성한다. 상기 처리는 제 1 전극(233)과 소스 및 드레인 배선층이 노출되도록, 기판 가장자리의 절연층(248)의 아래에 있는 게이트 절연층(211)이 동시에 에칭되는 방식으로 수행된다. 액적 토출법에 의해 절연층(248)을 선택적으로 형성하면, 에칭 처리는 반드시 필요하지 않다. 개구부가 형성된 영역에 발액 표면을 형성하면, 자기정합적으로 개구부를 형성할 수 있다.
제 1 전극(233)에 따라 발광 영역이 형성되는 위치에 개구부가 형성되는 방식으로 절연층(248)이 형성된다. 이 절연층(248)은 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 등의 무기절연성 재료; 아크릴산, 메타크릴산 및 이것들의 유도체; 폴리이미드(polyimide), 방향족 폴리아미드, 또는 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자; 또는 실록산계 재료를 출발재료로서 사용하여 형성된 규소, 산소, 수소로 이루어지는 화합물 중 Si-0-Si 결합을 포함하는 무기 실록산 절연 재료, 규소상의 수소가 메틸이나 페닐 같은 유기 그룹에 의해서 치환된 유기 실록산 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성 또는 비감광성 재료를 사용하여 절연층(248)을 형성하면, 곡율반경이 연속적으로 변화하는 단면형을 갖는 개구부가 형성되어, 상층의 박막이 상기 단계로 인해 절단되지 않고서 형성되기 때문에 바람직하다.
상기 공정들에 따라, 기판(100)상에 톱 게이트형(스태거형이라고도 함) TFT들(291,292)과 제 1 전극(233)이 접속된 EL 표시 패널용 TFT 기판이 완성된다.
EL층(237)을 형성하기 전에, 대기압하에서 200℃의 열처리를 하여 절연층(248) 중 또는 그 표면에 흡착하고 있는 수분을 제거한다. 감압하에서 200 내지 400℃, 바람직하게는 250 내지 350℃로 열처리를 한 후, 대기에 노출되지 않고서 EL층(237)을 진공증착법이나 감압하의 액적 토출법으로 형성하는 것이 바람직하다.
또한, 제 2 전극(238)을 EL층(237) 상에 형성하여 발광소자(239)가 형성된다. 이 발광소자(239)는 구동 TFT(292)와 접속된다.
계속해서, 밀봉재(240)를 형성하고, 밀봉기판(241)을 사용하여 밀봉한다. 그 후, 접속 배선층(271)에 플렉시블 배선 기판(250)을 접속하여도 좋다. 이것은 신호 배선층(250)도 동일하다.
상기 공정들에 따라, 톱 게이트형 TFT를 갖는 발광 장치를 제조할 수 있다.
[제 8 실시 형태]
제 8 실시 형태로서, 레지스트 마스크 발액을 형성하는 방법이 도 28 및 도 37a 내지 40b를 참조하여 설명된다.
도 37a에 도시되는 바와 같이, 레지스트 마스크의 재료인 감광성 수지(206)는 기판(100)의 하지층에 토출 및 도포된다. 감광성 수지(206)를 도포하는 경우, 스핀 코터나 슬릿 코터가 사용될 수 있다. 감광성 수지(206)는 자외선 내지 적외선 영역의 범위에서 감광하는 네거티브 감광성 수지 또는 포지티브 감광성 수지일 수 있다. 본 실시 형태에서는 네거티브 감광성 수지를 사용한다.
다음에, 감광성 수지(206)에 레이저 이미징 시스템(207)을 사용하여 레이저 빔(208)을 조사하고, 기판 또는 레이저를 이동시키면서 패턴을 기록한다.
감광성 수지를 현상한 후, 레지스트 마스크(133)가 도 38a에 도시된 바와 같이 레이저 빔으로 조사된 영역에 형성된다. 여기서는 네거티브 감광성 수지가 사용되기 때문에, 레이저 빔으로 조사된 영역이 레지스트 마스크가 된다.
다음, 레지스트 마스크(133)가 발액 특성을 갖도록 레지스트 마스크(133)는 불소 플라즈마에 의해 처리된다.
다음, 레지스트 마스크(133)를 그 사이에 개재하도록, 도전 재료를 포함하는 조성물이 선택적으로 토출되는 방식으로 소스 및 드레인 배선층들(135 내지 138)이 액적 토출법에 의해 형성된다(도 39a 참조). 이 때, 레지스트 마스크(133)의 발액 특성은 소스 및 드레인 배선들 사이의 간격(230)을 자기정합적으로 정밀하게 제어하는 것을 가능하게 한다. 연속적으로, 하지층(201)을 절연한다. 이 때, 레지스트 마스크(133)는 제거될 수도, 제거되지 않을 수도 있다. 이 후, 인으로 도핑된 영역들(126 내지 129), n형 반도체층들(126a 내지 129a), 제 1 전극(233), 게이트 절연막(211), 및 반도체층(132)은 제 7 실시 형태와 유사하게 형성된다.
그 이후의 공정들은 제 7 실시 형태와 동일하다.
[제 9 실시 형태]
제 9 실시 형태로서, 보텀 게이트 TFT를 도 41a 내지 도 46b를 참조하여 설명한다.
도 41a에 도시하는 바와 같이, 기판(100)상에 게이트 전극층(203)을 플라즈마 CVD법이나 스퍼터링법에 의해 형성한다. 게이트 전극층(203)은 액적 토출법에 의해 선택적으로 형성하여도 좋다.
다음에, 감광성 수지(206)를 토출하거나 또는 도포한다. 감광성 수지(206)를 도포하는 경우, 스핀 코터나 슬릿 코터 등을 사용하여도 좋다. 감광성 수지(206)는 자외선 내지 적외선 영역의 범위에서 감광하는 네거티브 감광성 수지 또는 포지티브 감광성 수지일 수 있다. 본 실시 형태에서는 네거티브 감광성 수지를 사용한다.
다음에, 도 41b에 도시되는 바와 같이, 기판 또는 레이저를 이동시키면서 감광성 수지(206)에 레이저 이미징 시스템(207)을 사용하여 레이저 빔(208)을 조사하는 방식으로 패턴을 기록한다.
현상 후, 도 42a에 도시하는 바와 같이, 여기서는 네거티브 감광성 수지를 사용하기 때문에, 레이저 빔이 조사된 영역이 레지스트 마스크(209)가 된다.
다음에, 레지스터 마스크(209)를 마스크로 사용하여, 게이트 전극층(203)이 건식 에칭이나 습식 에칭 등의 공지된 기술에 의해 에칭되고, 이 후 레지스트 마스크(209)를 제거한다. 이 결과, 미세한 게이트 전극(203)을 형성할 수 있다.
다음에, 플라즈마 CVD법이나 스퍼터링법에 의해 게이트 절연층(211)을 단층 또는 적층 구조로 형성한다(도 43a 참조). 게이트 절연층은, 질화규소로 이루어지는 절연층, 산화규소로 이루어지는 절연층, 질화규소로 이루어지는 절연층의 3층의 적층체인 것이 특히 바람직하다.
다음에, 발액 표면을 형성하는 용액을 토출 또는 도포한다.
이 후, 발액 표면을 형성하는 용액이 도포된 표면을 에탄올 세정한다. 따라서, 발액 표면(224)을 형성하는 극히 얇은 막을 형성할 수 있다.
다음에, 기판의 이면으로부터 자외선 등의 레이저 빔을 노광한다. 이 때, 게이트 전극층(203)은 레이저 빔을 차단하기 때문에, 게이트 전극층(203) 상에 발액 표면(224)을 형성하는 극히 얇은 막은 노광되지 않는다. 그 결과, 게이트 전극층(203)의 상측만이 발액 표면으로 되고, 그 밖의 영역은 친액 표면이 된다(도 43b 참조).
다음에, 도전 재료를 포함하는 조성물을 선택적으로 토출하는 방식으로 소스 및 드레인 배선층들(135 내지 138)을 액적 토출법으로 형성한다(도 44a 참조). 이 때, 게이트 전극층(203)의 상측에는 발액 표면(224)을 형성하는 극히 얇은 막이 존재하고 있기 때문에, 자기정합적으로 소스 및 드레인 배선들의 간격(230)을 미세하게 제어할 수 있다.
이 후, 인으로 도핑된 영역(139)은 플라즈마 담금법에 의해 소스 및 드레인 배선층들(135 내지 138)의 표면에만 선택적으로 형성된다(도 44b 참조).
이 때, 발액 표면(224)을 형성하는 극히 얇은 막은 플라즈마 도핑 조건에 의해 제거될 수 있다.
도 45a에 도시된 n형 반도체층들(139a)을 형성하도록, 인으로 도핑된 영역(139)은 후에 형성될 반도체층의 일부와 반응한다.
다음에, 반도체층(215)을 형성한다. 반도체층(215)은 실란이나 게르만으로 대표되는 반도체 재료 기체를 사용하여 기상 성장법이나 스퍼터링법으로 제조되는 AS 또는 SAS로 형성된다. 기상성장법으로서는 플라즈마 CVD법이나 열 CVD법을 사용할 수 있다.
다음에, 네거티브 감광성 수지(140)를 토출 또는 도포하고, 네거티브 감광성 수지(140)에 레이저 이미징 시스템(207)을 사용하여 레이저 빔을 조사하고, 감광성 수지(140)를 현상하여, 레지스트 마스크(141)를 형성한다. 레지스트 마스크(141)가 미세할 필요가 없는 경우, 액적 토출 장치에 의해 형성하여도 좋다.
다음에, 레지스트 마스크(141)를 사용하여 에칭에 의해 반도체층(215)이 패터닝된다. 그 후, 화소 전극에 대응하는 제 1 전극(233)을 형성하고, 그 후 보호막(247)을 형성한다.
이후의 공정들은 제 1 내지 제 3 실시 형태와 같다.
[제 10 실시 형태]
제 1 실시 형태 내지 제 9 실시 형태에 있어서 이용 가능한 발광소자의 예를 도 19a와 도 20b을 참조하여 설명한다.
도 19a는 제 1 전극(11)이 산화규소를 1 내지 15atomic%의 농도로 포함하는 투광성의 산화물 도전 재료로 형성한 예이다. 홀 주입 또는 홀 수송층(41), 발광층(42), 전자 수송 또는 전자 주입층(43)을 적층한 EL층(16)이 제 1 전극(11) 상에 제공된다. 제 2 전극(17)은 Li나 MgAg 등 알칼리 금속; 또는 알칼리 토금속을 포함하는 제 1 전극층(33)과 알루미늄 등의 금속재료를 포함하는 제 2 전극층(34)으로 형성된다. 이 구조로, 화소는 도면에 화살표로 도시한 바와 같이 제 1 전극(11)측으로부터 광을 방사할 수 있다.
도 19b는 제 2 전극(17)측으로부터 광을 방사하는 예를 도시한다. 이 도면에서, 제 1 전극(11)은 알루미늄, 티타늄 등의 금속, 또는 상기 금속의 화학 양론적 조성비 이하의 농도로 질소를 포함하는 금속재료로 형성하는 제 3 전극층(35)과, 산화규소를 1 내지 15atomic%의 농도로 포함하는 산화물 도전 재료로 형성하는 제 4 전극층(32)로 형성하고 있다. 제 1 전극(11)상에 홀 주입 또는 홀 수송층(41), 발광층(42), 전자 수송 또는 전자 주입층(43)을 적층한 EL층(16)이 제공된다. 제 2 전극(17)은 LiF나 CaF 등의 알칼리 금속 또는 알칼리 토금속을 포함하는 제 1 전극층(33)과 알루미늄 등의 금속재료로 형성하는 제 2 전극층(34)으로 형성된다. 광이 투과될 수 있도록 두 층들을 100nm이하의 두께로 형성하는 경우, 제 2 전극(17)측으로부터 광을 방사하는 것이 가능해진다.
도 20a는 제 1 전극(11)으로부터 광을 방사하는 예를 도시하고, 전자 수송 또는 전자 주입층(43), 발광층(42), 홀 주입 또는 홀 수송층(41)의 순서로 적층한 구성을 도시하고 있다. 제 2 전극(17)은 산화규소를 1 내지 15atomic%의 농도로 포함하는 산화물 도전 재료로 형성되는 제 4 전극층(32)과, 알루미늄, 티타늄 등의 금속이나 상기 금속과 화학 양론적 조성비 이하의 농도로 질소를 포함하는 금속재료로 형성되는 제 3 전극층(35)으로 형성하고 있다. 제 1 전극(11)은 LiF나 CaF 등의 알칼리 금속 또는 알칼리 토금속을 포함하는 제 1 전극층(33)과 알루미늄 등의 금속재료로 형성하는 제 2 전극층(34)으로 형성된다. 광이 투과될 수 있도록 두 층들을 100nm이하의 두께로 형성하는 경우, 제 1 전극(11)으로부터 광을 방사하는 것이 가능해진다.
도 20b는 제 2 전극(17)으로부터 광을 방사하는 예를 도시하고, 전자 수송 또는 전자 주입층(43), 발광층(42), 홀 주입 또는 홀 수송층(41)의 순서로 적층한 구성을 도시한다. 제 1 전극(11)은 도 20a와 동일한 구성으로 하고, EL층에서 발생된 광을 반사할 수 있는 정도의 막두께를 갖는다. 제 2 전극(17)은 산화규소를 1 내지 15atomic%의 농도로 포함하는 산화물 도전 재료로 구성된다. 이 구조에 있어서, 홀 주입 또는 홀 수송층(41)을 무기물인 금속산화물(대표적으로는 산화몰리브덴 또는 산화바나듐)로 형성하는 경우, 제 4 전극(17)을 형성할 때에 도입되는 산소가 공급되어 홀 주입성이 향상된다. 따라서, 구동전압을 저하시킬 수 있다.
제 1 전극을 투광성의 산화물 도전 재료로 형성하고, 제 2 전극을 광을 투과 가능한 상태로 해두거나 또는 투광성의 산화물 도전 재료로 형성함으로써, 상기 제 1 전극과 상기 제 2 전극 모두에서 광을 방사하는 것이 가능해진다.
EL층은 유기 화합물 또는 무기화합물을 포함하는 전하주입 수송 물질 및 발광재료로 형성될 수 있다. 또한 EL층은 저분자계 유기 화합물, 중분자계 유기 화합물(승화성을 갖지 않고, 또한 분자수가 20 이하, 또는 연쇄하는 분자의 길이가 10㎛ 이하인 유기 화합물을 가리킨다), 고분자계 유기 화합물로 구성된 그룹으로부터 선택된 일종 또는 복수종의 층을 포함하고, 전자 주입성 또는 홀 주입성의 무기화합물과 조합하여도 좋다.
전하 주입 수송 물질 중, 특히 전자 수송성이 높은 물질로서는 예를 들면 트리스(8-퀴놀리놀라트) 알루미늄(약칭: Alq3), 트리스(5-메틸-8-퀴놀리놀라트)알루미늄(약칭: Almq3), 비스(10-하이드록시벤조[h]-퀴놀리나트)베릴륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리놀라트)-4-페닐페놀라트알루미늄(약칭: BAlq) 등, 퀴놀린 골격 또는 벤조퀴놀린 골격을 갖는 금속 착제 등을 들 수 있다. 또한 홀 수송성이 높은 물질로서는 예를 들면 4,4'-비스[N-(1-나프텔)-N-페닐아미노]-비페닐(약칭: α-NPD)이나 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐(약칭: TPD)이나 4, 4', 4''-트리스(N, N-디페닐아미노)-트리페닐아민(약칭: TDATA), 4,4',4''-트리스[N- (3-메틸페닐) -N-페닐아미노] -트리페닐아민(약칭: MTDATA) 등의 방향족 아민계(즉, 벤젠환-질소의 결합을 갖는다)의 화합물을 들 수 있다.
또한, 전하 주입 수송 물질 중, 특히 전자 주입성이 높은 물질로서는 불화 리튬(LiF), 불화세슘(CsF), 불화칼슘(CaF2) 등과 같은 알칼리 금속 또는 알칼리 토류 금속의 화합물을 들 수 있다. 또한, Alq3과 같은 전자 수송성이 높은 물질과 마그네슘(Mg)과 같은 알칼리 토류 금속과의 혼합물이라도 좋다.
또한, 전하 주입 수송 물질 중, 홀 주입성이 높은 물질로서는 예를 들면, 몰리브덴산화물(MoOx)이나 바나듐산화물(VOx), 루테늄 산화물(RuOx), 텅스텐 산화물(W0x), 망간 산화물(Mn0x) 등의 금속 산화물을 들 수 있다. 또한, 이 밖에, 푸탈로시아닌(약칭: H2Pc)이나 동푸탈로시아닌(CuPC) 등의 푸탈로시아닌계의 화합물을 들 수 있다.
EL 층은 발광 파장대가 다른 EL 층을 화소마다 형성하고, 풀 컬러 표시를 하는 구성으로 하여도 좋다. 전형적으로는 R(빨강), G(초록), B(파랑)의 각 색에 대응한 EL 층을 형성한다. 이 경우에도 화소의 광방사측에 그 발광 파장대의 광을 투과하는 필터를 설치한 구성으로 함으로써, 색 순도의 향상이나, 화소부의 경면화의 방지를 도모할 수 있다. 필터(착색층)를 설치함으로써, 종래 필요하던 원 편광판 등을 생략하는 것이 가능해져, EL 층으로부터 방사되는 광의 손실을 없앨 수 있다. 또한, 사방으로부터 화소부(표시 화면)를 본 경우에 일어나는 색조의 변화를 저감시킬 수 있다.
발광재료에는 여러 가지 재료가 있다. 저분자계 유기 발광 재료로서는 4-(디시아노메틸렌)-2-메틸-6-(1,1,7,7-테트라메틸두롤리딜-9-에닐)-4H-피란(약칭: DCJT), 4-(디시아노메틸렌)-2-t-부틸-6-(1,1,7,7-테트라메틸두롤리딜-9-에닐)-4H-피란(약칭: DPA), 페리푸란텐, 2,5-디시아노-1,4-비스(10-메톡시-1,1,7,7-테트라메틸두롤리딜-9-에닐)벤젠, N,N'-디메틸퀴나크리돈(약칭: DMQd), 쿠마린6, 쿠마린545T, 트리스(8-퀴놀리놀라트)알루미늄, 9,9'-비안트릴, 9,10-디페닐안트라센(약칭: DPA)이나 9,10-비스(2-나프틸)안트라센(약칭: DNA) 등을 사용할 수 있다. 또한, 그 밖의 물질이라도 좋다.
한편, 고분자계 유기 발광 재료는 저분자계 유기 발광 재료에 비하여 물리적 강도가 높고, 전자의 재료를 사용하여 제조된 발광 소자가 후자의 재료를 사용하여 제조된 것보다 내구성이 높다. 또한, 고분자계 유기 발광 재료는 도포법에 의해 형성하는 것이 가능하기 때문에, 발광 소자의 제조가 비교적 용이하다. 고분자계 유기 발광 재료를 사용하여 제조된 발광소자의 구조는 저분자계 유기 발광 재료를 사용하여 제조된 것과 기본적으로는 같다. 특히, 발광소자는 음극/유기 EL 층/양극의 구조를 갖는다. 그러나, 고분자계 유기 발광 재료를 사용하여 EL 층을 형성할 때는 저분자계 유기 발광 재료를 사용하여 EL 층을 형성하였을 때와 같은 적층체를 형성시키는 것은 어렵다. 대부분의 경우 고분자계 유가 발광 재료를 사용하여 형성된 EL 층은 EL 층이 저분자계 유기 발광 재료를 사용하여 형성될 때의 것과 같은 적층 구조를 갖기 어렵다. 구체적으로는 고분자계 유기 발광 소자를 사용하면, 구조는 음극/EL층/홀 수송층/양극이다.
발광색은 EL 층을 형성하는 재료로 결정된다. EL 층의 재료를 적절하게 선택함으로써 소망의 컬러의 광을 방출하는 발광소자를 형성할 수 있다. 고분자계 재료는 폴리파라페닐렌비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계를 들 수 있다.
폴리파라페닐렌비닐렌 재료에는 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2, 5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리(2-(2'-에틸헥소시)-5-메톡시-1,4-페닐렌비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등을 들 수 있다. 폴리파라페닐렌 재료에는 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥소시-1,4-페닐렌) 등을 들 수 있다. 폴리티오펜 재료에는 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-사이클로헥실티오펜)[PCHT], 폴리(3-사이클로헥실-4-메틸티오펜)[PCHMT], 폴리[3-(4-옥틸페닐)-티오펜[POPT], 폴리[3-(4-옥틸페닐)-2,2-비티오펜][PTOPT] 등을 들 수 있다. 폴리플오렌 재료에는 폴리플오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸플루오렌)[PDOF] 등을 들 수 있다.
홀 수송성의 고분자계 유기 발광 재료를, 양극과 발광성의 고분자계 유기 발광 재료의 사이에 끼워 형성하면, 양극으로부터의 홀 주입성을 향상시킬 수 있다. 일반적으로 홀 수송성의 고분자계 유기 발광 재료가 억셉터(acceptor) 재료와 함께 용해시킨 수용액을 스핀 코트법 등으로 도포한다. 또한, 홀 수송성의 고분자계 유기 발광 재료가 유기용매에는 불용이기 때문에, 상술한 발광성의 유기 발광층과의 적층이 가능하다. 홀 수송성의 고분자계 유기 발광 재료로서는 PEDOT와 억셉터 재료로서의 캠퍼설폰산(CSA)의 혼합물, 폴리아닐린[PANI]과 억셉터 재료로서의 폴리스티렌설폰산[PSS]의 혼합물 등을 들 수 있다.
EL 층은 단색 또는 백색의 발광을 나타내는 구성으로 할 수 있다. 백색 발광재료를 사용하는 경우에는 화소의 광방사측에 특정한 파장을 투과하는 필터(착색층)를 설치한 구성으로서 컬러 표시를 가능하게 할 수 있다.
백색으로 발광하는 EL 층은 예를 들면, Alq3, 부분적으로 적색발광색소인 나일레드(nile red)를 도프한 Alq3, p-EtTAZ, 및 TPD(방향족 디아민)를 증착법에 의해 순차 적층함으로써 얻어질 수 있다. 또한, 스핀 코트를 사용한 도포법에 의해 EL을 형성하는 경우에는 EL 층을 도포한 후, 진공가열로 EL 층을 어닐링하는 것이 바람직하다. 예를 들면, 폴리(에틸렌디옥시티오펜)/폴리(스티렌설폰산)수용액(PEDOT/PSS)을 기판 전면에 도포하고 어닐링한 후, EL 층으로서 작용하는 발광중심색소를 도핑한 폴리비닐카바졸(PVK)을 도포한 후 소성하는 방식으로 EL을 형성할 수 있다. 이러한 색소에는 예를 들어 1,1,4,4-테트라페닐-1,3-부타디엔(TPB), 4-디시아노메틸렌-2-메틸-6-(p-디메틸아미노스티릴)-4H-피란(DCM1), 나일레드, 쿠마린6 등이 있다.
EL 층은 단층으로 형성할 수도 있다. 예를 들어, 홀 수송성의 폴리비닐카바졸(PVK)에 전자수송성의 1, 3, 4-옥사디아졸 유도체(PBD)를 분산시켜도 좋다. 또한, 30 wt%의 PBD를 전자수송제로서 분산하여, 4종류의 색소(TPB, 쿠마린6, DCM1, 나일레드)를 적당량 분산함으로써 백색 발광이 얻어진다. 여기서 제시한 백색발광이 얻어지는 발광소자 외에도, EL 층의 재료를 적절하게 선택함으로써, 적색 발광, 녹색 발광, 또는 청색 발광이 얻어지는 다른 발광소자를 제조할 수 있다.
또한, EL 층은 1중항 여기 발광재료 외에, 금속 착체 등을 포함하는 3중항 여기재료를 사용하여도 좋다. 예를 들면, 적색의 발광성의 화소, 녹색의 발광성의 화소 및 청색의 발광성의 화소 중, 휘도 반감 시간이 비교적 짧은 적색의 발광성의 화소를 3중항 여기 발광 재료로 형성하고, 그 외를 1중항 여기 발광 재료로 형성한다. 3중항 여기 발광 재료는 발광 효율이 좋기 때문에, 같은 휘도를 얻는 데 소비전력이 적어도 된다는 특징이 있다. 즉, 적색 화소가 3중항 여기 발광 재료로 형성되는 경우, 발광소자에 흘리는 전류량이 적어도 되기 때문에, 신뢰성을 향상시킬 수 있다. 저소비 전력화로서, 적색의 발광성의 화소와 녹색의 발광성의 화소를 3중항 여기 발광 재료로 형성하여, 청색의 발광성의 화소를 1중항 여기 발광 재료로 형성하여도 좋다. 인간의 시감도가 높은 녹색의 발광소자도 3중항 여기 발광 재료로 형성함으로써, 보다 저소비 전력화를 도모할 수 있다.
3중항 여기 발광 재료의 일 예로서는 도핑된 금속 착체, 제 3 천이계 원소인 백금을 중심금속으로 하는 금속 착체, 이리듐을 중심금속으로 하는 금속 착체 등이 알려져 있다. 3중항 여기 발광 재료로서는 이들의 금속착체 한정되지 않고, 상기 구조를 갖고, 중심 금속에 주기표의 8 내지 10족에 속하는 원소를 갖는 화합물을 사용하는 것도 가능하다.
이상으로 들 수 있는 EL 층을 형성하는 재료 일 예이고, 홀 주입 수송층, 홀 수송층, 전자 주입 수송층, 발광층, 전자 블록층, 홀 블록층 등의 기능성 층을 적층함으로써 발광소자를 형성할 수 있다. 또한, 이들의 각 층을 합친 혼합층 또는 혼합 접합을 형성하여도 좋다. EL 층의 층 구조는 본 발명의 영역 내의 어느 구조라도 좋다. 예를 들어, 특정한 전자 주입 영역 및 발광 영역을 구비하고 있지 않은 대신에, 전극을 구비하거나, 발광 재료를 분산시켜 본 발명의 목적을 달성할 수 있다.
상기와 같은 재료로 형성한 발광소자는 순차 방향으로 바이어스함으로써 발광한다. 발광소자를 사용하여 형성하는 표시 장치의 화소는 단순 매트릭스 방식, 또는 실시예 2에서 제시하는 바와 같은 액티브 매트릭스 방식으로 구동할 수 있다. 어떻든간에, 개개의 화소는 어떤 특정한 타이밍으로 순차 방향 바이어스하여 발광시키게 되지만, 어떤 일정기간은 비발광 상태가 된다. 이 비발광 시간에 역방향으로 바이어스함으로써 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자로서는 일정 구동 조건하에서 휘도 강도가 저하하는 열화 모드 및 비발광 영역이 확대하여 외관상 휘도가 저하하는 또다른 열화 모드가 있다. 그러나, 순차 방향 및 역방향으로 바이어스하여 발광소자를 교류적으로 구동을 함으로써, 열화의 진행을 느리게 할 수 있어, 발광 장치의 신뢰성을 향상시킬 수 있다.
[제 11 실시 형태]
이 실시 형태는 제 1 실시 형태 내지 제 6 실시 형태 중 어느 하나에 따라 제조된 표시 패널에 구동회로를 설치하는 예를 도 21a 내지 22b를 참조하여 설명한다.
우선, COG 방식을 채용한 표시 장치에 대하여, 도 21a 및 21b를 참조하여 설명한다. 기판(1001)상에는 문자나 화상 등의 정보를 표시하는 화소부(1002), 주사선 구동회로들(1003,1004)이 설치된다. 복수의 구동회로들이 설치된 기판들(1005,1008)은 직사각형상으로 분할되고, 분할 후의 구동회로들(이하 구동 IC로 표기)은 기판(1001)상에 설치된다. 도 21a는 복수의 구동 IC(1007)각각에 복수의 테이프들(1006)을 설치하는 예를 도시한다. 도 21b는 구동 IC(1010)에 복수의 테이프들(1009)을 설치하는 예를 도시한다.
다음에, TAB 방식을 채용한 표시 장치가 도 22a 및 22b를 참조하여 설명된다. 기판(1001)상에는 화소부(1002), 주사선 구동회로(1003,1004)가 설치된다. 도 22a은 기판(1001)상에 복수의 테이프들(1006)을 접착하고, 이 후 상기 복수의 테이프들(1006)상에 구동 IC(1007)를 설치한 예를 도시한다. 그 반면에, 도 22b는 기판(1001)상에 테이프(1009)를 접착하고, 이 후 상기 테이프(1009)에 구동 IC(1010)를 설치하는 예를 도시한다. 후자를 채용하는 경우에는 강도를 고려하여, 구동 IC(1010)를 고정하는 금속칩 등을 함께 접착하면 좋다.
생산성을 향상시키기 위해, 상기 표시 패널들에 설치되는 복수의 구동 IC는 300mm 이상의 변을 갖는 직사각형 기판들(1005,1008) 상에 제조될 수 있다.
즉, 기판들(1005,1008)상에 구동회로부와 입/출력단자를 하나의 유닛으로 하는 회로 패턴을 복수개 형성하여, 이 후 상기 기판들(1005,1008)이 분할될 수 있다. 구동 IC는 화소부의 한 변의 길이와 화소 피치를 고려하여, 도 21a와 도 22a에 도시하는 바와 같이 장변이 15 내지 80mm, 단변이 1 내지 6mm의 직사각형상으로 형성하여도 좋다. 또한, 도 21b와 도 22b에 도시하는 바와 같이, 화소부(1002)의 한 변의 길이나, 화소부(1002)의 한 변과 각 구동회로(1003,1004)의 한 변의 전체 길이로 형성하여도 좋다.
구동 IC의 IC 칩에 대한 외부 사이즈의 우위성은 장변의 길이에 있다. 장변이 15 내지 80mm로 형성된 구동 IC를 사용하면, 화소부(1002)에 설치하는 데 필요한 구동 IC의 개수가 IC 칩을 사용하는 경우보다도 적어도 되고, 제조상의 수율을 향상시킬 수 있다. 또한, 유리기판 상에 구동 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않기 때문에, 생산성을 손상시키는 일이 없다. 이것은 원형의 실리콘 웨이퍼로부터 IC 칩을 취하는 경우와 비교하면 큰 이점이다.
도 21a 내지 도 22b에 있어서, 기판상에서 화소부(1002)의 외측에 구동회로가 형성된 구동 IC(1007 또는 1009)가 설치된다. 이들의 구동 IC(1007,1010)는 신호선 구동회로이다. RGB 풀 컬러에 대응한 화소 영역을 형성하기 위해서는 XGA 클래스에서 신호선의 개수가 3072개 필요하고, UXGA 클래스에서는 4800개가 필요해진다. 이러한 개수로 형성된 신호선은 화소부(1002)의 단부에서 몇개의 블록들로 분할되어 인출 배선을 형성하고, 분할된 신호선들은 구동 IC(1007,1010)의 출력단자의 피치에 맞추어서 모인다.
구동 IC(1007,1010)는 기판 상에서 결정질 반도체를 사용하여 각각 형성되고, 상기 결정질 반도체는 연속파 레이저광을 조사함으로써 형성되는 것이 적합하다. 따라서, 레이저광을 발생시키는 발진기로서는 연속파 고체상태 레이저 또는 기체 레이저를 사용한다. 연속파 레이저광으로, 결정결함이 적고, 큰입자 직경의 다결정 반도체층으로 형성된 트랜지스터를 제조하는 것이 가능해진다. 또한, 다결정 반도체막은 이동도나 응답 속도가 양호하기 때문에, 고속 동작이 가능하고, 종래 반도체 소자의 동작 주파수에 비해 다결정 반도체로 형성된 반도체 소자의 동작 주파수를 향상시킬 수 있다. 또한, 특성 변화가 적기 때문에 높은 신뢰성을 얻을 수 있다. 동작 주파수를 보다 향상시키기 위해, 트랜지스터의 채널 길이 방향과 레이저 빔의 주사 방향과 일치시키면 좋다. 이것은 연속파 레이저광에 의한 레이저 결정화 단계에서는 트랜지스터의 채널 길이 방향과 레이저 빔의 주사 방향이 거의 평행(바람직하게는 -30° 내지 30°)일 때, 가장 높은 이동도가 얻어진다. 채널 길이 방향이란 채널 형성 영역에서 전류가 흐르는 방향, 환언하면 전하가 이동하는 방향과 일치한다. 이와 같이 제조한 트랜지스터는 결정립이 채널방향으로 연장하는 다결정 반도체층에 의해서 구성되는 활성층을 갖는다. 이것은 결정립계가 기본적으로 채널 방향에 따라 형성되어 있는 것을 의미한다.
레이저 결정화를 수행하기 위해서는 레이저빔의 빔 스폿을 형성하는 것이 바람직하고, 상기 빔스폿의 폭은 구동 IC의 단변과 같은 길이인 1 내지 3mm 정도로 하는 것이 좋다. 또한, 피조사체에 대해 충분하고 효율적인 에너지 밀도를 확보하기 위해서, 빔 스폿은 매우 얇은 선형인 것이 바람직하다. 그러나, 여기서 말하는 선형이란, 엄밀한 의미로 선을 의미하고 있는 것은 아니고, 가로세로비가 큰 직사각형 또는 장타원형을 의미하고, 예를 들면, 에스팩트비가 2 이상(바람직하게는 10 내지 10000)의 것을 가리킨다. 이와 같이, 레이저광의 빔 스폿의 폭을 구동 IC의 단변과 동일한 길이로 함으로써, 생산성을 향상시킨 표시 장치의 제조방법을 제공할 수 있다.
도 21a 내지 도 22b에서는, 주사선 구동회로가 화소부와 함께 일체 형성되어, 신호선 구동 회로로서 구동 IC를 설치한 예를 도시하였다. 그렇지만, 본 발명은 이 형태에 한정되지 않고, 주사선 구동회로 및 신호선 구동회로 양자에 구동 IC를 설치하여도 좋다. 그 경우에는 주사선측과 신호선측에서 사용하는 구동 IC의 사양을 다른 것으로 하면 좋다.
화소부(1002)는 신호선들과 주사선들이 교차하여 매트릭스를 형성하고, 각 교차부에 트랜지스터들이 배열된다. 본 발명은 비결정 반도체 또는 반결정 반도체를 채널부로 사용한 TFT들이 화소부(1002)에 배열된다. 비결정 반도체는 플라즈마 CVD법이나 스퍼터링법에 의해 형성한다. 반결정 반도체는 플라즈마 CVD법으로 300℃ 이하의 온도로 형성하는 것이 가능하고, 예를 들면, 외치 550×650mm의 무알칼리 유리기판이더라도, 트랜지스터를 형성하는 데 필요한 막두께를 단시간에 형성한다는 이점을 갖는다. 이러한 제조기술의 이점은 대화면의 표시 장치를 제조하는 데에 있어서 유효하다는 것이다. 또한, 반결정 TFT는 SAS로 채널 형성 영역을 구성함으로써 2 내지 10cm2/V·sec의 전계 이동도를 얻을 수 있다. 따라서, 이 TFT를 화소의 스위칭용 소자나 주사선 구동회로를 구성하는 반도체 소자로서 사용할 수 있다. 따라서, 시스템 온 패널화(system-on-panel)를 실현한 표시 패널을 제조할 수 있다.
도 21a 내지 도 22b에서는 제 6 실시 형태에 따라서, 반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선 구동회로도 기판 상에 일체 형성되는 것에 유의한다. 반도체층을 AS로 형성한 TFT를 사용하는 경우에는 주사선 구동회로 및 신호선 구동회로의 양쪽에 구동 IC를 설치하더라도 좋다.
그 경우에는 주사선과 신호선에서 사용하는 구동 IC의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면, 주사선측에 구동 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동주파수는 100kHz 이하이고, 비교적 고속동작은 요구되지 않는다. 따라서, 주사선측에 구동 IC를 구성하는 트랜지스터의 채널길이(L)는 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 구동 IC를 구성하는 트랜지스터에는 12 V정도의 내압이 있으면 충분하지만, 구동 주파수는 3V에서 65MHz 정도이고, 고속동작이 요구된다. 그 때문에, 구동 IC를 구성하는 트랜지스터의 채널 길이 등은 마이크로미터로 설정하는 것이 적합하다.
따라서, 표시 패널에 구동 회로가 설치될 수 있다.
[제 12 실시 형태]
제 3 실시 형태 내지 제 5 실시 형태 중 어느 하나에 의해서 제조된 표시 패널에 구동 회로를 설치하는 예를 도 60a 및 도 60b를 참조하여 설명한다.
도 60a와 60b는, 구동 IC가 COG(Chip on Glass)에 의해 도 2에 도시된 표시 패널 상에 설치된 구조를 도시한다. 도 60a는 접착제로서 이방성 도전 재료를 사용함으로써 TFT 기판(3200)상에 구동 IC(3106)가 설치된 구조를 도시한다. 화소부(3101)와 신호선 입력 단자(3104)(주사선 입력 단자도 같음)는 TFT 기판(3200) 상에 형성된다. 대향 기판(4229)은 밀봉재(4226)로 TFT 기판(3200)에 접착되어 있고, 대향 기판(4229)과 TFT 기판(3200) 사이에 액정층(4230)이 형성되어 있다.
신호선 입력단자(3104)에는 FPC(3812)가 이방성 도전 재료로 접착되어 있다. 이방성 도전 재료는 수지(3815)와 표면에 Au 등이 도금된 수십 내지 수백㎛ 직경의 도전 입자(3814)를 포함한다. 도전 입자(3814)는 신호선 입력단자(3104)와 FPC(3812)에 형성된 배선(3813)에 전기적으로 접속된다. 구동 IC(3106)도 이방성 도전 재료로 TFT 기판(3200)에 접착되고, 수지(3811) 중에 혼입된 도전 입자(3810)에 의해, 구동 IC(3106)에 제공된 입/출력단자(3809)와 신호선 입력단자(3104)와 전기적으로 접속한다.
또한, 도 60b에서 도시하는 바와 같이, TFT 기판(3200)에 구동 IC(3106)fmf 접착 재료(3816)로 고정하고, 구동 IC의 입/출력단자는 Au 와이어(wire)(3817)에 의해 인출선 또는 접속 배선으로 접속되어도 좋다. 이 후, 밀봉 수지(3818)로 밀봉한다. 구동 IC의 설치 방법은 특별히 한정되는 것이 아니라, 공지의 COG 방법이나 와이어 본딩 방법, 또는 TAB 방법을 사용할 수 있다.
구동 IC의 두께가 대향 기판과 동일한 두께인 경우, 양자간의 높이는 거의 같은 것이 되어, 표시 장치가 전체적으로 얇아질 수 있다. 또한, 각각의 기판들을 동일한 재질의 것으로 제조함으로써, 이 표시 장치에 온도변화가 생겨도 열 응력이 발생하지 않고, TFT로 제조된 회로의 특성을 손상시키지 않는다. 또한, 본 실시형태에서 도시하는 바와 같이 IC 칩보다도 긴 길이의 구동 IC로 구동회로를 설치함으로써, 1개의 화소 영역에 대하여 설치되는 구동 IC의 개수를 줄일 수 있다.
이상과 같이 하여, 표시 패널에 구동회로를 설치할 수 있다.
[제 13 실시 형태]
본 실시 형태로 도시되는 표시 패널의 화소 구성을 도 23a 내지 23f의등가회로도를 참조하여 설명한다.
도 23a에 도시하는 화소는 열방향으로 신호선(410) 및 전원선들(411 내지 413), 행방향으로 주사선(414)이 배치된다. 또한, 도 23a에 도시된 화소는 스위칭 TFT(401), 구동 TFT(403), 전류 제어 TFT(404), 용량소자(402) 및 발광소자(405)를 포함한다.
도 23c에 도시하는 화소는 구동 TFT(403)의 게이트 전극이 행방향으로 배치된 전원선(413)에 접속되는 점을 제외하고, 도 23a에 도시된 화소와 동일한 구성이다. 즉, 도 23a 및 23c에서의 양 화소들은 같은 등가회로도를 갖는다. 그렇지만, 열방향으로 전원선(413)이 배치되는 경우(도 23a)와, 행방향으로 전원선(413)이 배치되는 경우(도 23c), 전원선들은 상이한 도전층으로 형성된다. 여기서는 구동 TFT(403)의 게이트 전극이 접속되는 배선에 주목하여, 이 배선들을 제조하는 층들이 다른 것을 도시하기 위해서, 도 23a 및 23c로서 나누어 기재한다.
도 23a 및 23c에 도시된 화소의 특징은 구동 TFT(403)가 화소 내 전류 제어 TFT(404)와 직렬 접속되어 있고, 구동 TFT(403)의 채널 길이 L3, 채널폭 W3, 전류 제어 TFT(404)의 채널 길이L4, 채널폭 W4는 L3/W3 : L4/W4= 5 내지 6000:1이다. 상기 식을 만족하는 일 예로서는 L3이 500㎛, W3이 3㎛, L4가 3㎛, W4가 100㎛이다.
구동 TFT(403)는 포화영역에서 동작하여 발광소자(405)에 흐르는 전류값을 제어하고, 전류 제어 TFT(404)는 선형영역에서 동작하여 발광소자(405)에 대한 전류 공급 여부를 제어한다. 양 TFT들은 제조 공정에서 동일한 도전형을 갖는 것이 바람직하다. 또한, 구동 TFT(403)에는 인핸스먼트형(enhancement type) 뿐만 아니라, 디플레이션형(depletion type) TFT를 사용하여도 좋다. 상기 구성을 갖는 본 발명은 전류 제어 TFT(404)가 선형영역에서 동작하기 때문에, 전류 제어 TFT(404)의 VGS가 약간 변동하는 것은 발광소자(405)의 전류값에 영향을 미치지 않는다. 즉, 발광소자(405)의 전류값은 포화영역에서 동작하는 구동 TFT(403)에 의해 결정된다. 상기 구성을 갖는 본 발명은 TFT의 특성의 변화에 기인한 발광소자의 휘도 변화를 개선하여 화질을 향상시킨 표시 장치를 제공할 수 있다.
도 23a 내지 23d에 도시하는 화소에 있어서, 스위칭 TFT(401)는 화소에 대한 비디오 신호의 입력을 제어한다. 스위칭 TFT(401)이 턴온되어, 화소 내에 비디오 신호가 입력되면, 용량소자(402)에 그 비디오 신호가 보유된다. 도 23a 및 23c에는 용량소자(402)를 제공한 구성을 도시하였지만, 본 발명은 이것에 한정되지 않고, 게이트 용량이 비디오 신호를 보유하는 용량로서 동작할 수 있는 경우에 상기 용량 소자(402)가 제공되지 않을 수 있다.
발광소자(405)는 2개의 전극들간에 전계발광층이 끼워진 구조를 갖고, 순(forward) 바이어스방향의 전압이 인가되도록, 화소전극과 대향전극의 사이(양극과 음극의 간)에 전위차가 제공된다. 전계발광층은 유기재료나 무기재료 등의 다양한 재료에 의해 형성될 수 있다. 이 전계발광층에 있어서의 발광은 1중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과, 3중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 포함된다.
도 23b에 도시하는 화소는 TFT(406)과 주사선(415)이 부가된 것을 제외하고, 도 23a에 도시하는 화소 구성과 같다. 마찬가지로, 도 23d에 도시하는 화소는 TFT(406)과 주사선(415)이 부가된 것을 제외하고, 도 23c에 도시하는 화소구성과 같다.
TFT(406)를 턴온 또는 턴오프하는 것은 새롭게 제공된 주사선(415)에 의해 제어된다. TFT(406)가 턴온되면, 용량소자(402)에 보유된 전하는 방전되어, 제어 TFT(404)가 턴오프된다. 즉, TFT(406)는 강제적으로 발광소자(405)에 전류가 흐르지 않는 상태를 만들 수 있다. 따라서, 도 23b 및 23d의 구성은 모든 화소에 대하는 신호의 기록을 기다리지 않고서, 기록 기간의 개시와 동시 또는 직후에 라이팅(lighting) 기간을 개시할 수 있기 때문에, 듀티비(suty ratio)를 향상하는 것이 가능해진다.
도 23e에 도시하는 화소는 열방향에 신호선(450), 전원선들(451,452)과, 행방향으로 주사선(453)이 배치된다. 또한, 스위칭 TFT(441), 구동 TFT(443), 용량소자(442) 및 발광소자(444)를 포함한다. 도 23f에 도시하는 화소는 TFT(445)와 주사선(454)이 부가되는 것을 제외하고, 도 23e에 도시하는 화소 구성과 같다. 도 23f의 구성도 TFT(445)의 제공에 의해 듀티비를 향상할 수 있다.
[제 14 실시 형태]
도 17을 참조하여, 보호 다이오드들이 주사선 입력 단자부와 신호선 입력 단자부에 제공된 일 예를 설명한다. 도 17 및 18에 있어서, TFT들(501,502)이 화소에 제공된다. 이 TFT는 제 1 실시 형태와 동일한 구성을 갖고 있다.
신호선 입력 단자부에는 보호 다이오드(561,562)가 제공된다. 이 보호 다이오드들은 TFT들(501,502)을 형성하는 것과 동일한 공정에서 제조되고, 게이트와 드레인 또는 소스의 한쪽을 접속함으로써 다이오드로서 동작할 수 있다. 도 17에 도시된 평면도의 등가회로도는 도 18이다.
보호 다이오드(561)는 게이트 전극층(550), 반도체층(551), 채널보호용 절연층(552), 배선층(553)으로 형성된다. 보호 다이오드(562)도 동일한 구조이다. 이 보호 다이오드들(561)과 접속하는 공통 전위선들(554,555)은 게이트 전극층과 같은 층으로 형성된다. 따라서, 배선층(553)과 전기적으로 접속하기 위해서는 게이트 절연층에 콘택트 홀을 형성할 필요가 있다.
게이트 절연층으로의 콘택트 홀은 액적 토출법에 의해 마스크층을 형성하고, 이 후 마스크층을 사용하여 에칭이 수행됨으로써 형성된다. 이 경우, 에칭이 대기압 방전에 의해 수행되면, 국소적인 전기 방전도 가능하고, 기판의 전면에 마스크층을 형성할 필요도 없다.
신호 배선층(250)은 TFT(501)에 있어서의 소스 및 드레인 배선층(225)과 동일한 층으로 형성되고, 신호배선층(250)과 배선층(225)이 접속된다.
주사선 입력단자부도 동일한 구성이다. 이와 같이, 본 발명에 따라 입력 스테이지에서 제공된 보호 다이오드들은 동시에 형성될 수 있다. 보호 다이오드를 삽입하는 위치는 본 실시 형태만에 한정되지 않고, 보호 다이오드는 구동회로와 화소의 사이에 제공될 수도 있다.
[제 15 실시 형태]
도 29 및 도 30은 액적 토출법에 의해 제조되는 TFT 기판(200)을 사용하여 EL 표시 모듈을 구성하는 일 예를 도시하고 있다. 양 도면들에 있어서, TFT 기판(200)상에 화소들(102a 내지 102c)을 포함하는 화소부(101)가 형성되어 있다.
도 29에서, 화소에 형성된 TFT의 구조나, TFT의 게이트와 그것의 소스 및 드레인 중 하나와 접속하여 형성된 다이오드의 구조와 동일한 구조를 갖는 TFT가, 화소부(101)의 외측에 구동회로(703)와 화소들(102a 내지 102c)들 사이의 보호 회로부(701)로 제공된다. 구동회로(703)로서, 단결정 반도체로 형성된 구동 IC, 유리기판 상에 다결정 반도체막으로 형성된 스틱(stick) 구동 IC, 또는 SAS로 형성된 구동회로 등이 이용되어 있다.
TFT 기판(200)은 절연층(248)상에 액적 토출법으로 형성된 스페이서(708)를 통해 밀봉기판(241)에 부착된다. 스페이서(710)는 기판이 얇고 화소부의 사이즈가 큰 경우에도, 두 기판들의 간격을 동일하게 유지하기 위해서 제공되는 것이 바람직하다. 발광소자 상에 TFT 기판(200)과 밀봉기판(241)사이의 공간(702)은 투광성의 수지재료를 충전하여 고체화하여도 좋다. 대안적으로, 무수화한 질소(anhydrous nitrogen) 또는 불활성 기체를 충전시키더라도 좋다.
도 29에서는 발광소자(239)가 톱 방출형이고, 화살표들에 의해 가리켜진 방향으로 광을 방사하는 경우를 도시한다. 화소(102a)를 적색, 화소(102b)를 녹색, 화소(102c)를 청색으로서 발광색을 다르게 함으로써, 다수의 색상을 갖는 이미지를 표시할 수 있다. 또한, 밀봉기판(241)측면에 각 색에 대응한 착색층들을 형성함으로써, 외부에 발광되는 색 순도를 높일 수 있다. 또한, 화소들(102a, 102b, 102c)은 백색 발광 소자들일 수 있고, 착색층들과 조합하여도 좋다.
도 29 및 30에 있어서의 외부회로(705)는 TFT 기판(200)의 단부에 제공된 주사선 또는 신호선 접속단자에 배선기판(704)에 의해 접속된다. 또한, 도 29에 도시된 바와 같이 방열 효과를 증가시키도록 열 파이프(706)와 방열판(707)은 TFT 기판(200)에 접하여 또는 근접하여 제공될 수 있다.
도 29에서는 톱 방출형 EL 모듈을 도시하지만, 도 30에 도시된 바와 같은 보텀 방출 구조도 발광소자의 구성이나 외부 회로 기판의 위치를 바꾸어 사용될 수 있다.
도 30은 화소부가 형성된 TFT 기판(200)상에 밀봉재(240)나 접착 수지(702)를 사용하여 수지막(708)을 접착하고, 접착성 수지로 공간(702)을 채워 밀봉 구조를 형성한 일 예를 도시하고 있다. 수지막(708)의 표면에는 수증기의 투과를 방지하는 기체 배리어막이 제공되면 좋다. 도 30에서는 발광소자에서 발생된 광이 기판을 통하여 방출되는 보텀 방출의 구조을 도시하고 있지만, 수지막(708)과 접착성 수지(702)를 투광성으로 함으로써, 톱 방출 구조도 획득될 수도 있다. 어쨌든, 막 밀봉 구조를 사용함으로써 보다 얇고 가벼워질 수 있다.
[제 16 실시 형태]
제 15 실시 형태에 의해 제조되는 표시 모듈이나 제 11 또는 제 12 실시 형태에 의해 제조되는 표시 패널에 의해 텔레비전 수신기를 완성시킬 수 있다. 도 31은 EL 텔레비전 수신기의 주요한 구성을 도시하는 블록도이다. 표시 패널은 임의의 구조를 가질 수 있다. 그 일 예는, 도 1에 도시되는 바와 같이, 화소부(101)만이 기판 상에 형성되어 주사선 구동회로(903)와 신호선 구동회로(902)가 TAB 방식에 의해 기판 상에 설치되는 것이다. 또 다른 예는, 도 2에 도시되는 바와 같이, 화소부(101)와 그 화소부(101) 주변에 주사선 구동회로(903)와 신호선 구동회로(902)가 COG 방식에 의해 설치되는 것이다. 또 다른 예는, 도 3에 도시되는 바와 같이, SAS로 TFT를 형성하고, 화소부(101)와 주사선 구동회로(903)를 기판 상에 일체로 형성하여, 신호선 구동회로(902)를 구동 IC로서 설치하는 것이다. 표시 패널로서 임의의 구조가 채용될 수 있다.
영상신호의 입력측으로서는 튜너(904)로 수신한 신호 중 영상신호를 증폭하는 영상신호 증폭회로(905)와, 영상신호 증폭회로에서 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색 신호로 변환하는 영상신호 처리회로(906)와, 그 영상신호를 구동 IC의 입력 스팩(specification)으로 변환하기 위한 제어회로(907)등으로 이루어지고 있다. 제어 회로(907)는 주사선측과 신호선측에 각각 신호들을 출력한다. 디지털 구동하는 경우에는 입력 디지털 신호를 m개로 분할하여 공급하도록 신호선측에 신호 분할 회로(908)가 제공될 수 있다.
튜너(904)로 수신한 신호 중 음성신호는 음성신호 증폭회로(909)에 보내지고, 음성신호 처리회로(910)를 거쳐서 스피커(913)로 공급된다. 제어회로(911)는 수신국(수신 주파수)과 음량에 관한 제어정보를 입력부(912)로부터 받아, 튜너(904)와 음성 신호 처리회로(910)에 신호를 송출한다.
이러한 외부회로들과 도 29 및 30에서 설명한 바와 같은 EL 모듈을 케이스(chassis; 920)에 장착하면, 텔레비전 수신기를 완성시킬 수 있다. EL 표시 모듈에 의해 표시 화면(921)이 형성되고, 그 외 부속설비로서 스피커(922), 조작 스위치(924) 등이 구비되고 있다. 이와 같이, 본 발명에 따라 텔레비전 수신기를 완성시킬 수 있다.
물론, 본 발명은 텔레비전 수신기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도의 역이나 공항 등에 있어서의 정보 표시 패널이나, 가두에서의 광고 표시 패널 등 특히 대면적의 표시 매체로서 여러 가지 용도에 이용할 수 있다.
[제 17 실시 형태]
제 17 실시 형태로서 톱 게이트 TFT에 관해서 도 64 및 도 36b를 참조하여 설명한다.
도 36a에 도시된 구조는 제 7 실시 형태에서와 유사하게 형성된다.
다음, 게이트 절연층(211)은 도 36b에 도시된 바와 같이 반도체층(130)과 화소 전극(142) 상에 형성된다. 이 후, 반도체층(132)은 TFT를 제조하도록 게이트 절연층(211) 상에 형성된다.
도 64는 본 실시 형태에 의해 제조된 액정 표시 패널의 단면도이다. 도 36b와 달리 도 64에서, 게이트 절연층은 반도체층과 화소 전극을 형성하기 전에 형성된다. 여기서, 게이트 절연층(211)은 플라즈마 CDV법이나 스퍼터링법에 의해 형성된다. 게이트 절연층(211)이, 질화규소로 이루어지는 절연층; 산화규소로 이루어지는 절연층; 질화규소로 이루어지는 절연층의 3층을 포함하는 적층인 것이 특히 바람직하다. 다음에, 소스 및 드레인 배선층(125)의 일부를 노출시키도록 게이트 절연층(211)에 관통 홀을 형성한 후, n형 반도체층을 통해 소스 및 드레인 배선층(125)과 전기적으로 접속하도록, 도전 재료를 포함하는 조성물을 선택적으로 토출함으로써 화소 전극층(233)이 형성된다. 도 36b에 도시된 바와 같이 게이트 절연층(131)을 형성하기 전에 화소 전극층(233)이 형성된 경우, 소스 및 드레인 배선을 노출시킬 필요가 없다.
게이트 전극층(3279)을 액적 토출법으로 형성한다. 이 층을 형성하는 도전 재료로서는 Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 입자를 주성분으로 한 조성물을 사용할 수 있다.
밀봉재(3231)가 형성된 후, 대향 전극으로서 기능하는 도전층(3233)과 배향막으로서 기능하는 절연층(3232)이 형성된 상부에, 기판(3100)이 상기 밀봉재로 대향 기판(3234)에 접합된다. 이 후, 액정층(3350)이 기판(3100)과 대향 기판(3234) 사이에 형성된다. 다음, 접속 단자(3236)가 접합된 영역은 대기압 또는 대기압 근방하에서 에칭에 의해 노출되고, 상기 접속 단자는 이 영역에 접합된다. 따라서, 표시 기능을 갖는 액정 표시 패널이 제조될 수 있다(도 64 참조).
[제 18 실시 형태]
본 실시 형태는 주사선 입력단자부와 신호선 입력단자부에 보호 다이오드들을 제공한 일례에 관해서 도 62을 참조하여 설명한다. 도 62에 있어서 화소(3102)에는 TFT(3260)이 제공된다. 이 TFT는 제 3 실시 형태와 같은 구성을 갖고 있다.
신호선 입력단자부에는 보호 다이오드들(3261,3262)이 제공된다. 이 보호 다이오드들은 TFT(3260)을 형성하는 동일한 공정에서 제조되어, 드레인 또는 소스 중의 하나를 게이트와 접속함으로써 다이오드들로서 동작시키고 있다. 도 62에서 도시하는 평면도의 등가회로도를 도 63에 도시하고 있다.
보호 다이오드(3261)은 게이트 전극층(3250), 반도체층(3251), 채널 보호용 절연층(3252), 배선층(3253)을 포함한다. 보호용 다이오드(3262)도 동일한 구조이다. 이 보호 다이오드들(3261,3262)과 접속하는 공통 전위선(3254,3255)은 게이트 전극층(3250)과 동일한 층으로 형성된다. 따라서, 배선층(3253)과 전기적으로 접속하기 위해서는 게이트 절연층에 콘택트 홀을 형성할 필요가 있다.
액적 토출법에 의해 마스크층을 형성하고, 상기 마스크층을 사용하여 에칭을 수행하는 방식으로 게이트 절연층에 콘택트 홀이 형성될 수 있다. 이 경우, 대기압 방전의 에칭이 수행되면, 국소적 전기 방전도 가능하고, 기판의 전체면에 마스크층을 형성할 필요는 없다.
보호 다이오드들(3261,3262)은 TFT(3226)에 있어서의 소스 및 드레인 배선층들(3225,3226)과 동일한 층으로 형성되고, 그것에 접속하고 있는 신호 배선층(3256)과 보호 다이오드들(3261,3262)의 소스 또는 드레인측이 접속된다.
주사 신호선 입력단자부도 같은 구성이다. 이와 같이, 본 발명에 따라 입력선에 제공된 보호 다이오드들(3261,3262)을 동시에 형성할 수 있다. 보호 다이오드들(3261,3262)을 삽입하는 위치는 본 실시 형태에만 한정되지 않고, 구동회로와 화소의 사이에 제공할 수도 있다.
[제 19 실시 형태]
제 12 실시 형태에 따라 제조되는 표시 패널을 사용하여 텔레비전 수신기를 완성시킬 수 있다. 도 31은 텔레비전 수신기의 주요 구성을 도시하는 블록도이다. 텔레비전 수신기의 주요 구조는 제 16 실시 형태에 도시된 구조와 동일한다.
도 61은 표시 모듈의 일례이고, TFT 기판(4200)과 대향기판(4229)이 밀봉재(4231)에 의해 고착되고, TFT 기판(4200)과 대향기판(4229) 사이에 화소부(4101)와 액정층(4230)이 제공된 표시 영역을 형성하고 있다. 착색층(4250)은 컬러표시를 하는 경우에 필요하고, 빨강, 초록, 파랑의 각 색에 대응한 착색층이 각 화소들에 제공된다. TFT 기판(4200)과 대향기판(4229)의 외측에는 편광판들(4251,4252)이 제공된다. 편광판(4251)의 위에는 보호층(4280)이 있다. 광원은 냉음극관(4258)과 광도파로(4259)를 포함한다. 회로기판(4257)은 플랙시블 배선기판(4256)에 의해 TFT 기판(4200)과 접속되어, 제어회로나 전원회로 등의 외부회로가 내장된다.
도 32는 상기 표시 모듈을 케이스(920)에 내장함으로써 완성된 텔레비전 수신기를 도시한다. 표시 모듈에 의해 표시 화면(921)이 형성되고, 기타 부속 설비로서 스피커(922), 조작 스위치(924) 등이 구비되어 있다. 이와 같이, 본 발명에 따라 텔레비전 수신기를 완성시킬 수 있다.
본 발명은 텔레비전 수신기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도의 역이나 공항 등에 있어서의 정보 표시 패널이나, 가두에서의 광고 표시 패널 등 특히 대면적의 표시 매체로서 여러가지 용도에 이용할 수 있다.
[발명의 효과]
본 발명으로 간단한 공정에서 절연막, 반도체막, 도전막 등의 막 패턴을 갖는 기판을 제조하여 저비용으로 스루풋이나 수율이 높은 표시 장치를 제조할 수 있다.
100: 기판
101: 화소부
102: 화소
103: 주사선측 입력단자
104: 신호선측 입력단자

Claims (13)

  1. 표시 장치로서,
    금속 재료를 포함하고, 기판 위에 형성되는 하지층(base layer);
    상기 하지층의 제 1 부분 위에 형성되는 게이트 전극;
    상기 게이트 전극 및 상기 하지층의 제 2 부분을 덮고, 복수의 절연층들을 포함하는 게이트 절연막;
    상기 게이트 절연막 위에 형성되고, 미결정 반도체(microcrystalline semiconductor)를 포함하는 반도체층;
    상기 반도체층 위에 형성되는 소스 및 드레인 영역들;
    상기 소스 및 드레인 영역들 위에 각각 형성되는 소스 및 드레인 전극들; 및
    소스 및 드레인 전극들 위에 형성되는 보호층을 포함하고,
    상기 하지층의 상기 제 2 부분은 상기 하지층의 상기 제 1 부분과 접하고,
    상기 하지층의 상기 제 2 부분은 절연된, 표시 장치.
  2. 표시 장치로서,
    금속 재료를 포함하고, 기판 위에 형성되는 하지층;
    상기 하지층의 제 1 부분 위에 형성되는 게이트 전극;
    상기 게이트 전극 및 상기 하지층의 제 2 부분을 덮고, 복수의 절연층들을 포함하는 게이트 절연막;
    상기 게이트 절연막 위에 형성되고, 미결정 반도체를 포함하는 반도체층;
    상기 반도체층 위에 형성되는 소스 및 드레인 영역들;
    상기 소스 및 드레인 영역들 위에 각각 형성되는 소스 및 드레인 전극들; 및
    소스 및 드레인 전극들 위에 형성되는 보호층을 포함하고,
    상기 반도체층의 상부 표면은 에칭된 부분을 갖고,
    상기 하지층의 상기 제 2 부분은 상기 하지층의 상기 제 1 부분과 접하고,
    상기 하지층의 상기 제 2 부분은 절연된, 표시 장치.
  3. 표시 장치로서,
    금속 재료를 포함하고, 기판 위에 형성되는 하지층;
    상기 하지층의 제 1 부분 위에 형성되는 게이트 전극;
    상기 게이트 전극 및 상기 하지층의 제 2 부분을 덮고, 복수의 절연층들을 포함하는 게이트 절연막;
    상기 게이트 절연막 위에 형성되고, 미결정 반도체를 포함하는 반도체층;
    상기 반도체층 위에 형성되는 절연층;
    상기 반도체층 및 상기 절연층 위에 형성되는 소스 및 드레인 영역들;
    상기 소스 및 드레인 영역들 위에 각각 형성되는 소스 및 드레인 전극들; 및
    소스 및 드레인 전극들 위에 형성되는 보호층을 포함하고,
    상기 하지층의 상기 제 2 부분은 상기 하지층의 상기 제 1 부분과 접하고,
    상기 하지층의 상기 제 2 부분은 절연된, 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판 위의 주사선들 및 신호선들을 더 포함하고, 상기 주사선들 및 상기 신호선들은 외부 구동 회로들에 의해 제어되는, 표시 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판 위에 장착된 적어도 하나의 구동 IC를 더 포함하는, 표시 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판 위에 일체형으로 형성된 적어도 하나의 구동 회로를 더 포함하는, 표시 장치.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 게이트 절연막은 제 1 질화규소층, 산화규소층, 및 제 2 질화규소층을 포함하는, 표시 장치.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판 위에 형성된 보호 다이오드를 더 포함하는, 표시 장치.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 보호층은 질화규소 및 질화산화규소 중 하나를 포함하는, 표시 장치.
  10. 표시 장치를 제조하는 방법으로서,
    기판 위에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 복수의 절연층들을 포함하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 미결정 반도체를 포함하는 제 1 반도체층을 형성하는 단계;
    상기 제 1 반도체층 위에 제 1 n-형 반도체층을 포함하는 제 2 반도체층을 형성하는 단계;
    상기 제 1 반도체층 및 상기 제 2 반도체층을 에칭하여, 반도체 섬 및 제 2 n-형 반도체층을 형성하는 단계;
    상기 제 2 n-형 반도체층 위에 소스 및 드레인 배선층들을 형성하는 단계; 및
    상기 소스 및 드레인 배선층들을 마스크들로서 사용하여 상기 제 2 n-형 반도체층을 에칭함으로써 소스 및 드레인 영역들을 형성하는 단계를 포함하는, 표시 장치를 제조하는 방법.
  11. 표시 장치를 제조하는 방법으로서,
    기판 위에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 복수의 절연층들을 포함하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 미결정 반도체를 포함하는 제 1 반도체층을 형성하는 단계;
    상기 제 1 반도체층 상에 절연층을 형성하는 단계;
    상기 제 1 반도체층 및 상기 절연층 위에 제 1 n-형 반도체층을 포함하는 제 2 반도체층을 형성하는 단계;
    상기 제 1 반도체층 및 상기 제 2 반도체층을 에칭하여, 상기 절연층을 사이에 개재하여 반도체 섬 및 상기 반도체 섬 위의 제 2 n-형 반도체층을 형성하는 단계;
    상기 제 2 n-형 반도체층 위에 소스 및 드레인 배선층들을 형성하는 단계; 및
    상기 소스 및 드레인 배선층들을 마스크들로서 사용하여 상기 제 2 n-형 반도체층을 에칭함으로써 소스 및 드레인 영역들을 형성하는 단계를 포함하는, 표시 장치를 제조하는 방법.
  12. 표시 장치를 제조하는 방법으로서,
    기판 위에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 복수의 절연층들을 포함하는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 미결정 반도체를 포함하는 제 1 반도체층을 형성하는 단계;
    상기 제 1 반도체층 위에 제 1 n-형 반도체층을 포함하는 제 2 반도체층을 형성하는 단계;
    상기 제 1 반도체층 및 상기 제 2 반도체층을 에칭하여, 반도체 섬 및 상기 반도체 섬 위의 제 2 n-형 반도체층을 형성하는 단계;
    상기 제 2 n-형 반도체층 위에 소스 및 드레인 배선층들을 형성하는 단계; 및
    상기 소스 및 드레인 배선층들을 마스크들로서 사용하여 상기 제 2 n-형 반도체층 및 상기 반도체 섬의 일부를 에칭함으로써 소스 및 드레인 영역들을 형성하는 단계를 포함하는, 표시 장치를 제조하는 방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 하지층은 Ti(티타늄), W(텅스텐), Cr(크롬), Ta(탄탈륨), Ni(니켈), 또는 Mo(몰리브덴)과 같은 금속 재료; 또는 그 산화물로 상기 기판 위에 스퍼터링법 또는 증착법과 같은 방법에 의해 형성되는, 표시 장치.



KR1020110100861A 2004-01-26 2011-10-04 표시 장치, 그 제조 방법, 및 텔레비전 KR101193417B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004017675 2004-01-26
JP2004017694 2004-01-26
JPJP-P-2004-017694 2004-01-26
JPJP-P-2004-017675 2004-01-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007167A Division KR101379667B1 (ko) 2004-01-26 2005-01-26 표시 장치, 그 제조 방법, 및 텔레비전

Publications (2)

Publication Number Publication Date
KR20110116108A true KR20110116108A (ko) 2011-10-25
KR101193417B1 KR101193417B1 (ko) 2012-10-24

Family

ID=34797799

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050007167A KR101379667B1 (ko) 2004-01-26 2005-01-26 표시 장치, 그 제조 방법, 및 텔레비전
KR1020110100861A KR101193417B1 (ko) 2004-01-26 2011-10-04 표시 장치, 그 제조 방법, 및 텔레비전

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050007167A KR101379667B1 (ko) 2004-01-26 2005-01-26 표시 장치, 그 제조 방법, 및 텔레비전

Country Status (4)

Country Link
US (3) US7365805B2 (ko)
KR (2) KR101379667B1 (ko)
CN (1) CN100437976C (ko)
TW (1) TWI366701B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130064A (ko) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 미세 전극 형성 방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
WO2005071756A1 (en) * 2004-01-26 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, television set, and method for manufacturing the same
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7691685B2 (en) * 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7615488B2 (en) * 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
JP2006352083A (ja) * 2005-05-18 2006-12-28 Ricoh Co Ltd 有機薄膜トランジスタ及びアクティブマトリックス表示装置
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
US7651932B2 (en) 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN101030536B (zh) * 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
KR100838086B1 (ko) * 2007-05-22 2008-06-16 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그 제조방법
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5056265B2 (ja) 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8083956B2 (en) 2007-10-11 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5409024B2 (ja) * 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
JP5376723B2 (ja) * 2008-06-09 2013-12-25 株式会社半導体エネルギー研究所 液晶表示装置
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104681447A (zh) * 2009-09-04 2015-06-03 株式会社半导体能源研究所 半导体器件的制造方法
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
TWI424392B (zh) * 2010-01-29 2014-01-21 Prime View Int Co Ltd 主動元件陣列基板及使用其之平面顯示器
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013168624A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
CN105514534B (zh) * 2016-01-04 2018-01-05 中国人民解放军空军工程大学 一种基于层叠三维人工手征超材料的多频圆极化器
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
KR101827154B1 (ko) * 2016-10-13 2018-02-07 현대자동차주식회사 도전성 잉크에 의한 3차원 곡면기판 코팅 방법 및 그 장치

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3331842C2 (de) * 1983-08-13 1985-08-08 Duropal-Werk Eberh. Wrede GmbH & Co KG, 5760 Arnsberg Verbundplatte und Verfahren zu deren Herstellung
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JP2840699B2 (ja) 1990-12-12 1998-12-24 株式会社 半導体エネルギー研究所 被膜形成装置及び被膜形成方法
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5614731A (en) * 1993-03-15 1997-03-25 Kabushiki Kaisha Toshiba Thin-film transistor element having a structure promoting reduction of light-induced leakage current
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
JP2694126B2 (ja) * 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
JPH08330595A (ja) 1995-05-31 1996-12-13 A G Technol Kk 薄膜トランジスタ及びその製造方法
TW318261B (ko) * 1995-09-21 1997-10-21 Handotai Energy Kenkyusho Kk
CN103956361A (zh) * 1995-10-03 2014-07-30 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
JPH09260808A (ja) 1996-03-19 1997-10-03 Fujitsu Ltd 光触媒反応による金属配線の形成方法及び基材
JP3413063B2 (ja) * 1996-07-09 2003-06-03 キヤノン株式会社 液体吐出方法及び液体吐出ヘッド
JPH1129873A (ja) 1997-07-11 1999-02-02 Sekisui Chem Co Ltd 積層膜の形成方法及びその形成装置
GB9718516D0 (en) * 1997-09-01 1997-11-05 Cambridge Display Tech Ltd Methods of Increasing the Efficiency of Organic Electroluminescent Devices
JPH11251259A (ja) 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
US6183937B1 (en) * 1998-05-06 2001-02-06 Taiwan Semiconductor Manufacturing Company Post photodevelopment isotropic radiation treatment method for forming patterned photoresist layer with attenuated linewidth
JPH11321073A (ja) 1998-05-11 1999-11-24 Sekisui Chem Co Ltd インクジェットプリンター用記録材料の製造方法
JP4087949B2 (ja) 1998-05-20 2008-05-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JPH11340129A (ja) 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
JP2000188251A (ja) 1998-12-22 2000-07-04 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2000089213A (ja) 1998-09-11 2000-03-31 Canon Inc 液晶素子及びその製造方法
JP4092827B2 (ja) 1999-01-29 2008-05-28 セイコーエプソン株式会社 表示装置
JPH11329307A (ja) * 1999-03-11 1999-11-30 Canon Inc 画像形成装置及びその製造方法
JP2000275678A (ja) 1999-03-26 2000-10-06 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
GB9919913D0 (en) 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
TW580736B (en) * 2000-04-27 2004-03-21 Hitachi Ltd Fabrication method for semiconductor device
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP3953776B2 (ja) 2001-01-15 2007-08-08 セイコーエプソン株式会社 材料の吐出装置、及び吐出方法、カラーフィルタの製造装置及び製造方法、液晶装置の製造装置及び製造方法、ｅｌ装置の製造装置及び製造方法
JP2002273869A (ja) 2001-01-15 2002-09-25 Seiko Epson Corp 吐出方法およびその装置、電気光学装置、その製造方法およびその製造装置、カラーフィルタ、その製造方法およびその製造装置、ならびに基材を有するデバイス、その製造方法およびその製造装置
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
EP1386358A1 (en) * 2001-04-26 2004-02-04 Koninklijke Philips Electronics N.V. Organic electroluminescent device and a method of manufacturing thereof
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003059940A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
SG120880A1 (en) * 2001-08-31 2006-04-26 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP4746804B2 (ja) 2001-09-28 2011-08-10 株式会社ハイデン研究所 プラズマ発生方法及びプラズマ発生装置
JP2003121299A (ja) * 2001-10-17 2003-04-23 Dainippon Printing Co Ltd パターン形成体の検査方法
JP2003133691A (ja) 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US7474002B2 (en) 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP4266596B2 (ja) 2001-11-06 2009-05-20 大日本印刷株式会社 導電性パターン形成体の製造方法
JP4672233B2 (ja) 2001-11-06 2011-04-20 大日本印刷株式会社 導電性パターン形成体の製造方法
US6872658B2 (en) * 2001-11-30 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device by exposing resist mask
JP4231645B2 (ja) 2001-12-12 2009-03-04 大日本印刷株式会社 パターン形成体の製造方法
JP4329368B2 (ja) * 2002-03-28 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3787839B2 (ja) 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4068884B2 (ja) * 2002-04-22 2008-03-26 セイコーエプソン株式会社 プラズマディスプレイおよびその製造方法
JP2003318133A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、半導体チップの実装構造、半導体装置、発光装置、電気光学装置、電子機器、並びに非接触型カード媒体
KR100464860B1 (ko) * 2002-06-12 2005-01-06 삼성전자주식회사 포토레지스트 패턴 형성 방법, 이를 이용한 캐패시터 형성방법 및 캐패시터
GB0224871D0 (en) * 2002-10-25 2002-12-04 Plastic Logic Ltd Self-aligned doping of source-drain contacts
JP4511141B2 (ja) 2002-11-26 2010-07-28 セイコーエプソン株式会社 液滴吐出ヘッドへの機能液充填装置、並びに液滴吐出装置、電気光学装置および電気光学装置の製造方法
JP3694504B2 (ja) * 2002-12-20 2005-09-14 沖電気工業株式会社 ゲート電極の形成方法およびそれを用いた半導体装置の製造方法
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
CN100467141C (zh) 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
JP3923462B2 (ja) 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7226819B2 (en) 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
KR101146208B1 (ko) 2003-11-14 2012-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제조 방법
JP3945475B2 (ja) 2003-12-01 2007-07-18 セイコーエプソン株式会社 メンテナンス装置およびこれを備えた描画装置
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
TWI366701B (en) 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7371625B2 (en) 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130064A (ko) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 미세 전극 형성 방법

Also Published As

Publication number Publication date
KR101193417B1 (ko) 2012-10-24
KR20050077037A (ko) 2005-07-29
US7365805B2 (en) 2008-04-29
US20100240157A1 (en) 2010-09-23
US7993993B2 (en) 2011-08-09
KR101379667B1 (ko) 2014-04-01
US7732818B2 (en) 2010-06-08
CN1677645A (zh) 2005-10-05
CN100437976C (zh) 2008-11-26
TWI366701B (en) 2012-06-21
TW200528825A (en) 2005-09-01
US20050164423A1 (en) 2005-07-28
US20080199992A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
KR101193417B1 (ko) 표시 장치, 그 제조 방법, 및 텔레비전
KR101192973B1 (ko) 패턴 형성 방법, 박막 트랜지스터, 표시 장치 및 그 제조 방법과, 텔레비전 장치
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7642038B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
KR101127889B1 (ko) 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US8518760B2 (en) Display device, method for manufacturing thereof, and television device
JP4969041B2 (ja) 表示装置の作製方法
JP5057652B2 (ja) 薄膜トランジスタの作製方法
JP4854994B2 (ja) 配線基板の作製方法及び薄膜トランジスタの作製方法
US20050196710A1 (en) Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
TWI355079B (en) Light-emitting device and method for manufacturing
JP2006013480A (ja) 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2005286320A (ja) パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP4628004B2 (ja) 薄膜トランジスタの作製方法
JP5116212B2 (ja) 薄膜トランジスタの作製方法
JP4884675B2 (ja) 半導体装置の作製方法
JP4879496B2 (ja) パターン形成方法
JP4877865B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP5025208B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 8