KR20160130064A - 미세 전극 형성 방법 - Google Patents

미세 전극 형성 방법 Download PDF

Info

Publication number
KR20160130064A
KR20160130064A KR1020150062069A KR20150062069A KR20160130064A KR 20160130064 A KR20160130064 A KR 20160130064A KR 1020150062069 A KR1020150062069 A KR 1020150062069A KR 20150062069 A KR20150062069 A KR 20150062069A KR 20160130064 A KR20160130064 A KR 20160130064A
Authority
KR
South Korea
Prior art keywords
transparent electrode
forming
substrate
solution
base portion
Prior art date
Application number
KR1020150062069A
Other languages
English (en)
Other versions
KR102401724B1 (ko
Inventor
이현섭
노정훈
송근규
장상희
최병석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150062069A priority Critical patent/KR102401724B1/ko
Priority to US15/096,927 priority patent/US9674951B2/en
Publication of KR20160130064A publication Critical patent/KR20160130064A/ko
Application granted granted Critical
Publication of KR102401724B1 publication Critical patent/KR102401724B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1208—Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

본 기재의 미세 전극 형성 방법은 기판 상에 베이스부를 형성하는 단계, 상기 베이스부의 둘레면과 상기 기판 상면의 경계 부분에 커피링 효과(coffee ring effect)로 투명 전극용 용액을 형성시키는 단계, 상기 투명 전극용 용액의 일부를 제거하여 투명 전극을 형성하는 단계 및 상기 베이스부를 제거하는 단계를 포함한다.

Description

미세 전극 형성 방법{method of forming a fine electrode}
본 발명은 미세 전극 형성 방법에 관한 것으로, 보다 상세하게는 디스플레이에 탑재된 기판이나 반도체 등에 전극 패턴을 형성하는데 사용되는 미세 전극 형성 방법에 대한 것이다.
디스플레이용 기판 또는 반도체 소자 등에는 전극 패턴이 형성되며, 이러한 전극 패턴들의 크기가 급격히 축소되고 있다. 이유인 즉, 디램(DRAM) 메모리 소자의 셀 커패시터(cell capacitor)의 스토리지 전극(SN: Storage Node)은, 희생층인 몰드(mold)층을 관통하는 오프닝 홀(opening hole)을 형성하고, 형성된 홀에 의해 그 형상이 이루어지게 형성되고 있다. 따라서, 커패시터를 제한된 좁은 면적 내에 형성하기 위해서는, 스토리지 전극의 크기를 보다 미세하게 구현하여야 한다.
또한, 박막 트랜지스터(thin film transistor, TFT)의 성능은 차단 주파수로 나타낼 수 있는데, 트랜지스터 채널(transistor channel)의 채널 간격이 좁을수록 차단 주파수 값이 높아져서 더욱 우수한 성능을 갖게 된다.
한편, 기판에 패턴을 형성하는 방법으로 포토리소그래피(photolithography) 방법이 사용되는 것이 일반적이다. 여기서, 패턴의 폭은 노광 장비의 해상력에 의해 결정될 수 있다. 그러나, 노광 장비의 해상도 한계에 의하여 홀 형상을 직접적으로 포토 레지스트(photoresist)에 이미지(image) 전사하기가 어려운 문제점이 있다.
본 발명의 일 실시예는 노광 장비의 해상력을 고려하지 않고도 전극을 미세하게 형성할 수 있는 미세 전극 형성 방법을 제공하고자 한다.
또한, 본 발명의 일 실시예는 공정이 간단하고 공정비용을 적게 들이면서도 전극을 미세하게 형성할 수 있는 미세 전극 형성 방법을 제공하고자 한다.
본 발명의 일 측면에 따른 미세 전극 형성 방법은 기판 상에 베이스부를 형성하는 단계, 상기 베이스부의 둘레면과 상기 기판 상면의 경계 부분에 커피링 효과(coffee ring effect)로 투명 전극용 용액을 형성시키는 단계, 상기 투명 전극용 용액의 일부를 제거하여 투명 전극을 형성하는 단계, 및 상기 베이스부를 제거하는 단계를 포함한다.
한편, 상기 기판의 상면, 상기 베이스부의 상면과 둘레면을 표면 처리하는 단계를 더 포함할 수 있다.
한편, 상기 기판의 상면, 상기 베이스부의 상면 및 둘레면을 표면 처리하는 단계에서, 상기 기판의 상면과 상기 베이스부의 둘레면에 실시하는 표면 처리는 친수성 코팅이며, 상기 베이스부의 상면에 실시하는 표면 처리는 소수성 코팅일 수 있다.
한편, 상기 투명 전극용 용액의 농도를 조절하여 상기 투명 전극의 폭을 조절할 수 있다.
한편, 상기 투명 전극용 용액의 농도를 낮게하여 상기 투명 전극의 폭을 감소시킬 수 있다.
한편, 상기 기판의 상면, 상기 베이스부의 상면 및 둘레면을 표면 처리하는 단계에서, 상기 투명 전극용 용액이 친수성이면, 상기 기판의 상면과 상기 베이스부의 둘레면에 실시하는 표면 처리는 소수성 코팅일 수 있다.
한편, 상기 베이스부는 포토 레지스트일 수 있다.
상기한 바와 같은 본 발명의 일실시예에 따른 미세 전극 형성 방법에서는 커피링 효과로 투명전극을 형성한다. 그리고, 노광 장비는 전극의 폭 형성에 영향을 끼치지 않는 베이스부를 형성하는 과정에서만 사용한다.
그리고, 본 발명의 일실시예에 따른 미세 전극 형성 방법에서는 투명 전극용 용액의 농도 또는 기판 및 베이스부의 표면 처리만으로도 설계에 맞게 투명 전극의 폭을 미세하게 구현할 수 있다.
따라서, 본 발명의 일실시예에 따른 미세 전극 형성 방법에서는 해상력이 우수한 노광 장비를 사용하지 않으면서도, 투명 전극의 폭을 미세하게 구현할 수 있다.
이와 같이, 투명 전극을 미세하게 형성하는데 있어서, 고가의 노광 장비가 사용되지 않으므로, 제조 비용을 절감할 수 있다. 또한, 투명 전극을 형성하는데 있어서 노광 장비를 사용하지 않으므로, 공정을 간소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 미세 전극 형성 방법을 순차적으로 도시한 순서도이다.
도 2는, 도 1의 미세 전극 형성 방법에서 기판 상에 베이스부를 형성하고, 상기 베이스부의 둘레면과 상기 기판 상면의 경계 부분에 커피링 효과로 투명 전극용 용액을 형성시킨 상태를 도시한 도면이다.
도 3은, 도 1의 미세 전극 형성 방법에서 상기 투명 전극용 용액의 일부를 제거하여 투명 전극을 형성한 상태를 도시한 도면이다.
도 4는, 도 1의 미세 전극 형성 방법에서 베이스부를 제거한 상태를 도시한 도면이다.
도 5 및 도 6은 투명 전극용 용액의 농도가 옅어짐에 따라 투명 전극의 폭이 미세하게 형성됨을 도시한 도면이다.
도 7은, 도 1의 미세 전극 형성 방법에서 기판과 베이스부의 각각의 부분에 표면 처리를 상이하게 하는 것을 설명하기 위한 도면이다.
도 8은, 도 1의 미세 전극 형성 방법에서 소수성의 투명 전극용 용액을 사용하여 투명 전극을 형성한 상태를 도시한 도면이다.
도 9는, 도 1의 미세 전극 형성 방법에서 초소수성의 투명 전극용 용액을 사용하여 투명 전극을 형성한 상태를 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적인 실시예에서만 설명하고, 그 외의 다른 실시예에서는 대표적인 실시예와 다른 구성에 대해서만 설명하기로 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라, 다른 부재를 사이에 두고 "간접적으로 연결"된 것도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1는 본 발명의 일 실시예에 따른 미세 전극 형성 방법을 순차적으로 도시한 순서도이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 미세 전극 형성 방법은, 기판 상에 베이스부를 형성하는 단계(S110), 베이스부의 둘레면과 기판 상면의 경계 부분에 커피링 효과(coffee ring effect)로 투명 전극용 용액을 형성시키는 단계(S120), 투명 전극용 용액의 일부를 제거하여 투명 전극을 형성하는 단계(S130) 및 베이스부를 제거하는 단계(S140)를 포함할 수 있다.
이하에서는 도면을 참조하여 본 발명의 일실시예에 따른 미세 전극 형성 방법의 각 단계에 대하여 상세하게 설명하기로 한다.
도 2는, 도 1의 미세 전극 형성 방법에서 기판 상에 베이스부를 형성하고, 베이스부의 둘레면과 기판 상면의 경계 부분에 커피링 효과로 투명 전극용 용액을 형성시킨 상태를 도시한 도면이다.
도 2를 참조하면, 기판 상에 베이스부를 형성하는 단계(S110, 도 1 참조)는 구체적으로 도시하지 않았으나, 기판(210)에 특정 부재를 형성하는 방법이면 어느 것을 사용하여도 무방할 수 있다. 예를 들어, 기판(210) 상에 베이스부(220)를 형성하는 방법은 일례로 포토 에칭 방법이 사용될 수 있다. 이를 위한 베이스부(220)는 일례로 포토 레지스트일 수 있다. 포토 레지스트(PR: Photoresist)는 빛에 노출됨으로써 약품에 대한 내성이 변화하는 고분자 재료이다.
다만, 기판(210) 상에 베이스부(220)를 형성하는 방법으로 포토 에칭 방법만 사용하는 것으로 한정하지는 않으며, 다양한 방법이 사용될 수 있다.
한편, 베이스부(220)의 폭에 따라 투명 전극(240)들 사이의 피치(pitch)가 설정될 수 있다. 예를 들어, 베이스부(220)의 폭이 증가되면, 투명 전극(240)들 사이의 피치도 증가될 수 있다. 이와 반대로, 베이스부(220)의 폭이 감소되면, 투명 전극(240)들 사이의 피치도 감소될 수 있다.
베이스부(220)의 둘레면과 기판(210) 상면의 경계 부분에 커피링 효과(coffee ring effect)로 투명 전극용 용액을 형성시키는 단계(S120, 도 1 참조)에서는, 베이스부(220)의 둘레면과 기판(210) 상면의 경계 부분에 투명 전극용 용액(230)을 토출하고 건조시킨다.
여기서, 투명 전극용 용액(230)은 일례로 그래핀을 포함하는 수용액일 수 있으나, 이에 한정하지는 않는다. 투명 전극용 용액(230)을 건조시키는 방법은 대기 상태에서의 자연 건조 또는 건조 장비 내에서의 건조 방법이 사용될 수 있다.
한편, 투명 전극용 용액(230)은 커피링 효과에 의해 용질이 베이스부(220)의 둘레면과 기판(210) 상면의 경계 부분에 축적될 수 있다.
커피링 효과에 대해 설명한다. 일반적으로 액체는 가장자리부터 건조된다. 액체는 모세관 유동(capillary flow)에 의해 내부에 위치한 액체가 가장자리로 흐르게 된다. 더욱 상세하게 설명하면, 액체는 표면 장력에 의해 구형을 유지하려고 한다. 액체에서 가장자리 부분이 먼저 증발하면, 내부의 액체가 가장자리로 흐르면서 최대한 원래 형상을 유지하려고 한다.
예를 들어, 특정 대상물에 소정의 색상을 갖는 액체를 토출하는 경우, 액체의 내부에서 이동한 용질이 가장자리에 축적된다. 그리고, 액체가 지속적으로 증발하면서 용질이 계속 축적된다. 따라서, 토출된 액체가 모두 건조되는 경우, 가장자리가 중앙부분보다 진한 색상을 띄게 된다.
도 3은, 도 1의 미세 전극 형성 방법에서 투명 전극용 용액의 일부를 제거하여 투명 전극을 형성한 상태를 도시한 도면이다.
도 3을 참조하면, 투명 전극용 용액의 일부를 제거하여 투명 전극을 형성하는 단계(S130, 도 1 참조)는, 앞서 설명한 커피링 효과에 의하여 베이스부(220)의 둘레면과 기판(210) 상면의 경계 부분에 투명 전극용 용액(230)에 포함된 다량의 용질이 잔류될 수 있다. 이러한 투명 전극용 용액(230)이 최종적으로 건조되면, 용질만 잔류하게 된다.
한편, 건조된 투명 전극용 용액(230)의 일부를 제거하는 방법으로 솔벤트를 사용하는 방법이 사용될 수 있으나, 이에 한정하지는 않는다.
도 4는, 도 1의 미세 전극 형성 방법에서 베이스부를 제거한 상태를 도시한 도면이다.
도 4를 참조하면, 베이스부를 제거하는 단계(S140, 도 1 참조)에서 최종적으로 기판(210) 상에 위치한 베이스부(220, 도 3 참조)를 제거하면, 기판(210) 상에 투명 전극(240)만 형성될 수 있다. 기판(210) 상에 형성되는 투명 전극(240)의 폭은 다음의 방법에 의해 설정될 수 있다.
도 5 및 도 6은 투명 전극용 용액의 농도가 옅어짐에 따라 투명 전극의 폭이 미세하게 형성됨을 도시한 도면이다. 여기서, 도 5에 도시된 투명 전극용 용액(230a)의 농도는 도 6보다 높다.
투명 전극(240)을 형성하기 위해 사용되는 투명 전극용 용액(230)이 농도가 옅어질수록, 투명 전극(240)의 폭이 미세화될 수 있다.
도 5에 도시된 바와 같이, 상대적으로 농도가 높은 투명 전극용 용액(230a)을 사용하여 미세 전극 패턴을 형성하는 경우, 투명 전극용 용액(230a)의 일부를 제거하고 베이스부(220)를 제거하면, 기판(210) 상에 형성된 투명 전극(240a)의 폭이 상대적으로 넓게 형성될 수 있다.
이와 반대로, 도 6에 도시된 바와 같이, 상대적으로 농도가 낮은 투명 전극용 용액(230b)을 사용하여 미세 전극 패턴을 형성하는 경우, 투명 전극용 용액(230b)의 일부를 제거하고 베이스부(220)를 제거하면, 기판(210) 상에 형성된 투명 전극(240b)의 폭이 상대적으로 좁게 형성될 수 있다.
즉, 투명 전극용 용액(230)의 농도가 낮을수록 투명 전극(240)의 폭을 미세하게 형성할 수 있다. 그러므로, 설계에 따라 투명 전극용 용액(230)의 농도를 상이하게 하여 투명 전극(240)의 폭을 설계에 맞게 용이하게 구현할 수 있다.
도 7은, 도 1의 미세 전극 형성 방법에서 기판과 베이스부의 각각의 부분에 표면 처리를 상이하게 하는 것을 설명하기 위한 도면이다.
베이스부의 둘레면과 기판 상면의 경계 부분에 커피링 효과로 투명 전극용 용액을 형성시키는 단계(S120, 도 1 참조) 이전에는, 기판(210)의 상면(B), 베이스부(220)의 상면(A1)과 둘레면(A2)을 표면 처리하는 단계를 실시할 수 있다.
더욱 상세하게 설명하면, 기판(210)의 상면(B), 베이스부(220)의 상면(A1)과 둘레면(A2)을 표면 처리하는 단계에서, 기판(210)의 상면(B)과 베이스부(220)의 둘레면(A2)에 실시하는 표면 처리는 친수성 코팅이며, 베이스부(220)의 상면(A1)에 실시하는 표면 처리는 소수성 코팅일 수 있다.
이는, 투명 전극용 용액(230)이 베이스부(220)의 둘레면(A2)과 기판(210) 상면(B)의 경계 부분에 토출되는 과정에서, 투명 전극용 용액(230)이 베이스부(220)의 상면(A1)에 붙는 것을 방지하고, 베이스부(220)의 둘레면(A2)과 기판(210) 상면(B)에만 붙게 하기 위함이다.
베이스부(220)의 상면(B)에만 소수성 코팅하는 방법은 일례로 불소(Fluorine)가스를 건식 식각 장비를 사용하여 처리하는 방법이 사용될 수 있다. 이때, 베이스부(220)의 둘레면은 베이스부(220)의 상면을 건식 식각 장비로 처리하는 과정에서 자연적으로 건식 식각 장비에 노출되지 않으므로, 표면이 처리되지 않을 수 있다.
도 8은, 도 1의 미세 전극 형성 방법에서 소수성의 투명 전극용 용액을 사용하여 투명 전극을 형성한 상태를 도시한 도면이고, 도 9는, 도 1의 미세 전극 형성 방법에서 초소수성의 투명 전극용 용액을 사용하여 투명 전극을 형성한 상태를 도시한 도면이다.
한편, 도 8 및 도 9를 참조하면, 기판(210)의 상면, 베이스부(220)의 상면 및 둘레면을 표면 처리하는 단계에서, 투명 전극용 용액(230)이 친수성인 경우, 기판(210)의 상면과 베이스부(220)의 둘레면에 실시하는 표면 처리는 소수성 코팅일 수 있다. 여기서, 투명 전극용 용액(230)은 도 8의 (b)에 도시된 기재(M) 상에 형성된 액체(L)와 같은 친수성이다.
앞서 설명한 바와 같이 투명 전극용 용액(230)이 친수성이 아닌 소수성 또는 초소수성인 경우에는 전술한 바와 같이 친수성으로 표면 처리를 실시하여야 투명 전극(240)이 안정적으로 형성될 수 있다.
그러나, 투명 전극용 용액(230c)이 친수성이 경우에는 기판(210)의 상면과 베이스부(220)의 둘레면에 도 9의 (b)에 도시된 기재(M) 상에 형성된 액체(L)와 같이 소수성 코팅을 실시하여야 투명 전극(240c)이 안정적으로 형성될 수 있다.
그리고, 도 9의 (a)에 도시된 바와 같이, 친수성의 투명 전극용 용액(230c)을 사용하고, 기판(210)의 상면과 베이스부(220)의 둘레면에 초소수성 코팅을 실시하면, 도 8의 (a)에 도시된 투명 전극(240c)보다 더욱 미세한 투명 전극(240d)을 구현할 수 있다.
전술한 바와 같이 본 발명의 일실시예에 따른 미세 전극 형성 방법에서는 커피링 효과로 투명전극을 형성한다. 그리고, 노광 장비는 전극의 폭 형성에 영향을 끼치지 않는 베이스부(220)를 형성하는 과정에서만 사용한다.
그리고, 본 발명의 일실시예에 따른 미세 전극 형성 방법에서는 투명 전극(240)용 용액의 농도 또는 기판(210) 및 베이스부(220)의 표면 처리만으로도 설계에 맞게 투명 전극(240)의 폭을 미세하게 구현할 수 있다.
따라서, 본 발명의 일실시예에 따른 미세 전극 형성 방법에서는 해상력이 우수한 노광 장비를 사용하지 않으면서도, 투명 전극(240)의 폭을 미세하게 구현할 수 있다.
이와 같이, 투명 전극(240)을 미세하게 형성하는데 있어서, 고가의 노광 장비가 사용되지 않으므로, 제조 비용을 절감할 수 있다. 또한, 투명 전극(240)을 형성하는데 있어서 노광 장비를 사용하지 않으므로, 공정을 간소화할 수 있다.
이상에서 본 발명의 여러 실시예에 대하여 설명하였으나, 지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
210: 기판
220: 베이스부
230, 230a, 230b, 230c, 230d: 투명 전극용 용액
240, 240a, 240b, 240c, 240d: 투명 전극
M: 기재
L: 액체

Claims (7)

  1. 기판 상에 베이스부를 형성하는 단계,
    상기 베이스부의 둘레면과 상기 기판 상면의 경계 부분에 커피링 효과(coffee ring effect)로 투명 전극용 용액을 형성시키는 단계,
    상기 투명 전극용 용액의 일부를 제거하여 투명 전극을 형성하는 단계, 및
    상기 베이스부를 제거하는 단계를 포함하는 미세 전극 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 기판의 상면, 상기 베이스부의 상면과 둘레면을 표면 처리하는 단계를 더 포함하는 미세 전극 형성 방법.
  3. 제2항에 있어서,
    상기 기판의 상면, 상기 베이스부의 상면 및 둘레면을 표면 처리하는 단계에서,
    상기 기판의 상면과 상기 베이스부의 둘레면에 실시하는 표면 처리는 친수성 코팅이며,
    상기 베이스부의 상면에 실시하는 표면 처리는 소수성 코팅인 미세 전극 형성 방법.
  4. 제2항에 있어서,
    상기 투명 전극용 용액의 농도를 조절하여 상기 투명 전극의 폭을 조절하는 미세 전극 형성 방법.
  5. 제4항에 있어서,
    상기 투명 전극용 용액의 농도를 낮게 하여 상기 투명 전극의 폭을 감소시키는 미세 전극 형성 방법.
  6. 제2항에 있어서,
    상기 기판의 상면, 상기 베이스부의 상면 및 둘레면을 표면 처리하는 단계에서,
    상기 투명 전극용 용액이 친수성이면, 상기 기판의 상면과 상기 베이스부의 둘레면에 실시하는 표면 처리는 소수성 코팅인 미세 전극 형성 방법.
  7. 제1항에 있어서,
    상기 베이스부는 포토 레지스트인 미세 전극 형성 방법.
KR1020150062069A 2015-04-30 2015-04-30 미세 전극 형성 방법 KR102401724B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150062069A KR102401724B1 (ko) 2015-04-30 2015-04-30 미세 전극 형성 방법
US15/096,927 US9674951B2 (en) 2015-04-30 2016-04-12 Method of forming fine electrode for flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150062069A KR102401724B1 (ko) 2015-04-30 2015-04-30 미세 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20160130064A true KR20160130064A (ko) 2016-11-10
KR102401724B1 KR102401724B1 (ko) 2022-05-25

Family

ID=57205477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150062069A KR102401724B1 (ko) 2015-04-30 2015-04-30 미세 전극 형성 방법

Country Status (2)

Country Link
US (1) US9674951B2 (ko)
KR (1) KR102401724B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090000525A (ko) * 2007-06-28 2009-01-07 주식회사 엘지화학 플라즈마 디스플레이 패널의 버스 전극의 제조방법 및 이에의해 제조된 플라즈마 디스플레이 패널의 버스 전극
KR20090024437A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 변형된 기판 구조를 갖는 탄소 나노튜브 막 및 그 제조방법
KR20110116108A (ko) * 2004-01-26 2011-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 그 제조 방법, 및 텔레비전

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600786A (nl) * 1986-03-27 1987-10-16 Philips Nv Ladingsgekoppelde inrichting.
US5631753A (en) * 1991-06-28 1997-05-20 Dai Nippon Printing Co., Ltd. Black matrix base board and manufacturing method therefor, and liquid crystal display panel and manufacturing method therefor
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
TWI243264B (en) * 2000-12-04 2005-11-11 Fuji Photo Film Co Ltd Optical compensating sheet and process for producing it, polarizing plate and liquid crystal display device
JP2003012957A (ja) * 2001-04-27 2003-01-15 Canon Inc ポリヒドロキシアルカノエートからなるマイクロカプセル化顔料含有カラーフィルタ用着色組成物
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP4231645B2 (ja) * 2001-12-12 2009-03-04 大日本印刷株式会社 パターン形成体の製造方法
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20080297711A1 (en) * 2005-03-28 2008-12-04 Au Optronics Corporation Liquid crystal display device and its manufacturing method
KR101124502B1 (ko) * 2005-05-18 2012-03-15 삼성전자주식회사 컬러필터 및 그 제조방법
WO2009052120A1 (en) 2007-10-15 2009-04-23 Nanoink, Inc. Lithography of nanoparticle based inks
KR101424603B1 (ko) 2013-09-10 2014-08-04 한국과학기술연구원 박막 트랜지스터의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110116108A (ko) * 2004-01-26 2011-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 그 제조 방법, 및 텔레비전
KR20090000525A (ko) * 2007-06-28 2009-01-07 주식회사 엘지화학 플라즈마 디스플레이 패널의 버스 전극의 제조방법 및 이에의해 제조된 플라즈마 디스플레이 패널의 버스 전극
KR20090024437A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 변형된 기판 구조를 갖는 탄소 나노튜브 막 및 그 제조방법

Also Published As

Publication number Publication date
US9674951B2 (en) 2017-06-06
US20160323999A1 (en) 2016-11-03
KR102401724B1 (ko) 2022-05-25

Similar Documents

Publication Publication Date Title
TWI220765B (en) Method of forming resist pattern
KR102235602B1 (ko) 증착용 마스크 제조 방법
TWI266357B (en) Pattern forming method and method for manufacturing semiconductor device
KR102189981B1 (ko) 기판 처리 장치 및 기판 처리 방법
US10262860B2 (en) Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus
KR102401724B1 (ko) 미세 전극 형성 방법
KR20090119644A (ko) 반도체 소자의 형성 방법
WO2018103751A1 (zh) 扇出型封装结构的制作方法
CN209028410U (zh) 光阻旋涂装置
JP4495955B2 (ja) 膜形成方法、膜形成装置及び素子
US8912489B2 (en) Defect removal process
US20170294317A1 (en) Patterns forming method
KR900003977A (ko) 반도체장치의 제조방법
JP2008262953A (ja) 半導体装置の製造方法
JP6237423B2 (ja) 機能膜を有する構造体の製造方法
JP2009032782A (ja) 電子装置の製造方法
US10867872B2 (en) Method and apparatus for manufacturing semiconductor structure
JP5401621B2 (ja) 塗布方法及び塗布装置、並びにフォトマスクブランクの製造方法
KR100849800B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
US9176388B2 (en) Multi-line width pattern created using photolithography
KR20090072807A (ko) 전자빔 노광 장비
KR101623580B1 (ko) 그래핀 나노메쉬의 제조 방법
JP2014176823A (ja) パターン形成方法およびこれによる基板
CN106597810B (zh) 晶圆图案化制程
JP2023140165A (ja) 半導体製造装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant