JP2023140165A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023140165A
JP2023140165A JP2022046058A JP2022046058A JP2023140165A JP 2023140165 A JP2023140165 A JP 2023140165A JP 2022046058 A JP2022046058 A JP 2022046058A JP 2022046058 A JP2022046058 A JP 2022046058A JP 2023140165 A JP2023140165 A JP 2023140165A
Authority
JP
Japan
Prior art keywords
resist material
substrate
resist
section
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022046058A
Other languages
English (en)
Inventor
聡 永井
Satoshi Nagai
博史 佐藤
Hiroshi Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022046058A priority Critical patent/JP2023140165A/ja
Priority to TW111128315A priority patent/TWI832352B/zh
Priority to CN202210986208.XA priority patent/CN116825615A/zh
Priority to US17/891,601 priority patent/US20230326753A1/en
Publication of JP2023140165A publication Critical patent/JP2023140165A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】レジスト膜の表面の平坦性を良くすることが可能な半導体製造装置および半導体装置の製造方法を提供する。【解決手段】一の実施形態によれば、半導体製造装置は、基板を収容する収容部と、前記収容部内の前記基板を支持する支持部と、前記基板上にレジスト材料を供給するレジスト材料供給部とを備える。前記装置はさらに、前記支持部に取り付けられた第１温度調整部と、前記収容部に取り付けられた第２温度調整部とを含み、前記第１および第２温度調整部により前記レジスト材料の温度を調整することで、前記レジスト材料からレジスト膜を形成するレジスト膜形成部を備える。【選択図】図４

Description

本発明の実施形態は、半導体製造装置および半導体装置の製造方法に関する。
段差を有する膜上にレジスト膜を形成する場合、レジスト膜の表面の平坦性が悪くなるおそれがある。
特開２０１１－３５１８６号公報 特開２０１０－４０９２１号公報
レジスト膜の表面の平坦性を良くすることが可能な半導体製造装置および半導体装置の製造方法を提供する。
一の実施形態によれば、半導体製造装置は、基板を収容する収容部と、前記収容部内の前記基板を支持する支持部と、前記基板上にレジスト材料を供給するレジスト材料供給部とを備える。前記装置はさらに、前記支持部に取り付けられた第１温度調整部と、前記収容部に取り付けられた第２温度調整部とを含み、前記第１および第２温度調整部により前記レジスト材料の温度を調整することで、前記レジスト材料からレジスト膜を形成するレジスト膜形成部を備える。
第１実施形態の半導体装置の製造方法を示す断面図である。 第１実施形態の比較例の半導体装置の製造方法を示す断面図である。 第１実施形態と上記比較例とを比較するための断面図である。 第２実施形態の半導体製造装置の構造を示す断面図である。 第２実施形態の半導体製造装置の構造を示す別の断面図である。 第２実施形態の半導体装置装置の動作について説明するためのグラフである。 第２実施形態の半導体装置装置の動作について説明するための模式図である。
以下、本発明の実施形態を、図面を参照して説明する。図１～図７において、同一の構成には同一の符号を付し、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態の半導体装置の製造方法を示す断面図である。
まず、基板１上に膜２を形成し、膜２上にレジスト材料３を形成し、矢印Ｃで模式的に示すように基板１を冷却する（図１(ａ)）。これにより、基板１そのものや、基板１上の膜２およびレジスト材料３が冷却される。膜２は、第１膜の例である。
基板１は例えば、Ｓｉ（シリコン）基板などの半導体基板である。図１(ａ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本実施形態では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
膜２は、レジスト材料３を用いたリソグラフィおよびエッチングによる加工対象となる被加工膜である。膜２は例えば、導体膜、半導体膜、または絶縁膜である。本実施形態の膜２は、表面に段差を有している。図１(ａ)は、膜２の上面Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５を例示している。図１(ａ)に例示する膜２は、上面Ｓ１と上面Ｓ２との間や、上面Ｓ２と上面Ｓ３との間や、上面Ｓ３と上面Ｓ４との間や、上面Ｓ４と上面Ｓ５との間に段差を有している。このような段差は、どのような原因で膜２に形成されたものでもよい。
レジスト材料３は、レジスト膜を形成するための材料である。例えば、レジスト材料３は液体であり、レジスト膜は固体である。図１(ａ)では、レジスト材料３が液体であるため、膜２が表面に段差を有するにもかかわらず、レジスト材料３の表面が平坦になっている。レジスト材料３は例えば、スピン塗布により膜２上に形成される。レジスト材料３は例えば、溶質としてレジストポリマーを含んでおり、溶媒として溶剤を含んでいる。本実施形態では、レジストポリマーの分子量が大きく、溶剤の分子量が小さい。レジスト材料３はさらに、その他の溶質または溶媒を含んでいてもよい。
レジスト材料３は、本実施形態では基板１上に膜２を介して形成されるが、基板１上に直接形成されてもよい。例えば、基板１が加工対象である場合には、基板１上にレジスト材料３を直接形成してもよい。この場合、基板１は、図１(ａ)に示す膜２と同様に、表面に段差を有していてもよい。
本実施形態では、図１(ａ)に示すように基板１が冷却される。基板１は、本実施形態ではレジスト材料３の形成後から冷却され始めるが、レジスト材料３の形成中から冷却され始めてもよいし、レジスト材料３の形成前から冷却され始めてもよい。本実施形態では、レジスト材料３を冷却するために、基板１が冷却される。レジスト材料３は、基板１を介して冷却されてもよいし、基板１を介さずに冷却されてもよい。
次に、レジスト材料３を、膜２上においてゲル層３ａと液体層３ｂとに分離させる（図１(ｂ)）。レジスト材料３は例えば、温度変化に応じて相分離を生じる材料であり、具体的には、常温よりも低温で相分離を生じる材料である。そのため、レジスト材料３が冷却されると、レジスト材料３内で相分離が生じ、レジスト材料３がゲル層３ａと液体層３ｂとに分離する。本実施形態では、ゲル層３ａが主にレジストポリマーを含んでおり、液体層３ｂが主に溶剤を含んでいる。ゲル層３ａは、ゲル状の層であり、液体層３ｂの下方に沈む。液体層３ｂは、液体状の層であり、ゲル層３ａの上方に浮かぶ。よって、膜２上にゲル層３ａおよび液体層３ｂの２層構造が形成され、ゲル層３ａと液体層３ｂとの間に界面が形成される。一般に、この界面が小さくなるほどエネルギー的に安定であるため、この界面は平坦面となる。
ここで、レジスト材料３内で相分離が生じる温度を、相分離温度と呼ぶことにする。本実施形態では、レジスト材料３を、相分離温度より高い温度（例えば常温）で形成し、その後にレジスト材料３の温度を、相分離温度より高い温度から、相分離温度より低い温度まで低下させる。これにより、レジスト材料３内で相分離が生じ、レジスト材料３がゲル層３ａと液体層３ｂとに分離する。相分離温度より高い温度は、第１温度の例であり、相分離温度より低い温度は、第２温度の例である。
この「相分離温度より低い温度」は、０℃以上であることが望ましく、さらには１０℃以上であることが望ましい。この温度を０℃以上とすることで例えば、レジスト材料３の内部や外部で水が氷になることを抑制することが可能となる。また、この温度を１０℃以上とすることで例えば、レジスト材料３の付近などで結露が生じることを抑制することが可能となる。一方、本実施形態の半導体装置をクリーンルーム内で製造する場合には、上記の「相分離温度より高い温度」は、例えばクリーンルームの温度である。
レジスト材料３の相分離は例えば、レジストポリマーの分子量と溶剤の分子量との差を大きくすることで、生じやすくすることが可能である。これにより、レジスト材料３の相分離温度を、所望の温度に調整することが可能となる。レジスト材料３の相分離は、レジストポリマーの極性と溶剤の極性との差を大きくすることや、レジストポリマーの形状と溶剤の形状との差を大きくすることでも、生じやすくなる。
次に、符号Ｖで模式的に示すように液体層３ｂを揮発させて、基板１上の液体層３ｂを除去する（図１(ｃ)）。液体層３ｂは例えば、基板１を収容している処理チャンバ内の圧力を低下させることで、揮発させることができる。この際、ゲル層３ａ内に残存する液体成分（例えば溶剤）の少なくとも一部も、揮発させることができる。このようにして、ゲル層３ａからレジスト膜３ａ’が形成される。レジスト膜３ａ’は例えば、レジストポリマーを含む固体である。本実施形態では、このレジストポリマーがレジスト膜３ａ’にエッチング耐性を与える。ゲル層３ａからレジスト膜３ａ’への固化は、例えばゲル層３ａの温度をさらに低下させることで実現可能である。
本実施形態によれば、ゲル層３ａの表面を平坦にすることで、レジスト膜３ａ’の表面を平坦にすることができる。ゲル層３ａがレジスト膜３ａ’に変化する際に、ゲル層３ａから揮発する液体成分の量が多いと、レジスト膜３ａ’の体積が、ゲル層３ａの体積に比べて小さくなる可能性がある。その結果、レジスト膜３ａ’の表面の平坦性が悪くなる可能性がある。しかしながら、本実施形態のゲル層３ａは、レジスト材料３から液体層３ｂが分離されることで形成されるため、液体成分の含有量が少ない。よって、本実施形態によれば、レジスト材料３をゲル層３ａと液体層３ｂとに分離してから液体を揮発させることで、レジスト膜３ａ’が形成される際の体積減少量を小さくすることが可能となる。これにより、レジスト膜３ａ’の表面の平坦性が体積減少により悪くなることを抑制することが可能となる。
基板１上の液体層３ｂは、液体層３ｂを揮発させる代わりに、基板１を回転させることで除去されてもよい。基板１を回転させると、液体層３ｂに遠心力が作用し、液体層３ｂ内の液体が基板１から振り落とされる。この際、ゲル層３ａ内に残存する液体成分の少なくとも一部も、遠心力により基板１から振り落とされる。このようにして、ゲル層３ａからレジスト膜３ａ’が形成される。なお、基板１の回転により液体層３ｂを除去する際には、ゲル層３ａの温度をさらに低下させてゲル層３ａを固化させた後に、基板１の回転により液体層３ｂを除去してもよい。これにより、ゲル層３ａの形状が基板１上でゆがんだり、ゲル層３ａ内のレジストポリマーが基板１から振り落とされたりするのを抑制することが可能となる。一方、ゲル層３ａの粘度が高い場合には、基板１の回転数を小さく設定しても、液体層３ｂを十分に除去することができる。
このように、液体層３ｂは、揮発により除去されてもよいし、回転により除去されてもよい。揮発による液体層３ｂの除去には、例えばレジスト膜３ａ’の表面の平坦性が悪くなるのを抑制しやすいという利点がある。一方、回転による液体層３ｂの除去には、例えば液体層３ｂを短時間で除去できるという利点がある。
本実施形態ではその後、レジスト膜３ａ’のパターニングによりレジスト膜３ａ’をレジストマスクに加工し、レジストマスクを用いたエッチングにより膜２を加工する。さらには、基板１上に種々のデバイス、配線、プラグ、絶縁膜などを形成する。このようにして、本実施形態の半導体装置が製造される。
図２は、第１実施形態の比較例の半導体装置の製造方法を示す断面図である。
まず、基板１上に膜２を形成し、膜２上にレジスト材料３を形成する（図２(ａ)）。本比較例では、基板１の冷却は行わない。よって、本比較例のレジスト材料３は、ゲル層３ａと液体層３ｂとに分離されない。
次に、符号Ｖで模式的に示すようにレジスト材料３内の液体成分を揮発させて、基板１上のレジスト材料３から液体成分の少なくとも一部を除去する（図２(ｂ)）。液体成分は例えば、レジスト材料３を加熱してレジスト材料３を乾燥させることで、揮発させることができる。このようにして、レジスト材料３からレジスト膜３’が形成される。レジスト膜３’は例えば、レジストポリマーを含む固体である。レジスト材料３からレジスト膜３’への固化は、例えばレジスト材料３の温度をさらに上昇させることで実現可能である。
本比較例では、レジスト材料３がレジスト膜３’に変化する際に、レジスト材料３ａから揮発する液体成分の量が多いため、レジスト膜３’の体積が、レジスト膜３の体積に比べて小さくなる。その結果、レジスト膜３’の表面の平坦性が悪くなる。図２(ｂ)では、レジスト膜３’の表面に凹部Ｅが生じており、これが平坦性を悪くしている。本比較例の凹部Ｅは、上面Ｓ３が上面Ｓ２、Ｓ４よりも低いことに起因して、上面Ｓ３の上方に発生している。
一方、本実施形態によれば、レジスト材料３をゲル層３ａと液体層３ｂとに分離してから液体を揮発させることにより、レジスト膜３ａ’の表面の平坦性を良くすることが可能となる。
図３は、第１実施形態と上記比較例とを比較するための断面図である。
図３(ａ)は、本実施形態の半導体装置の製造方法を示しており、具体的には、図１(ｃ)の工程に続く工程を示している。本実施形態では、レジスト膜３ａ’を形成した後に、レジスト膜３ａ’のパターニングによりレジスト膜３ａ’をレジストマスクに加工する（図３(ａ)）。図３(ａ)は、レジスト膜３ａ’（レジストマスク）に含まれる複数のレジストパターンＰを示している。その後、これらのレジストパターンＰをマスクとして用いたエッチングにより、膜２が加工される。
図３(ｂ)は、上記比較例の半導体装置の製造方法を示しており、具体的には、図２(ｂ)の工程に続く工程を示している。本比較例では、レジスト膜３’を形成した後に、レジスト膜３’のパターニングによりレジスト膜３’をレジストマスクに加工する（図３(ｂ)）。図３(ｂ)は、レジスト膜３’（レジストマスク）に含まれる複数のレジストパターンＰを示している。その後、これらのレジストパターンＰをマスクとして用いたエッチングにより、膜２が加工される。
上述のように、本比較例によれば、レジスト膜３’の表面の平坦性が悪くなる。レジスト膜３’の表面の平坦性が悪いと、レジスト膜３’を露光するための露光光が、レジスト膜３’の表面で悪影響を受けてしまう。例えば、露光光が、レジスト膜３’の表面で、意図しない方向に屈折されてしまう。その結果、本比較例のレジストパターンＰは、図３(ｂ)に示すように、ゆがんだ形状にパターニングされてしまうおそれがある。
一方、本実施形態によれば、レジスト膜３ａ’の表面の平坦性を良くすることが可能となる。これにより、上記のような悪影響の発生を抑制することが可能となる。よって、本実施形態によれば、レジストパターンＰがゆがんだ形状にパターニングされることを抑制することが可能となる（図３(ａ)）。
以上のように、本実施形態のレジスト膜３ａ’は、レジスト材料３をゲル層３ａと液体層３ｂとに分離させた後に、ゲル層３ａから形成される。よって、本実施形態によれば、レジスト膜３ａ’の表面の平坦性を良くすることが可能となる。
（第２実施形態）
図４は、第２実施形態の半導体製造装置の構造を示す断面図である。図５は、第２実施形態の半導体製造装置の構造を示す別の断面図である。図４と図５は、本実施形態の半導体製造装置の異なる状態を示している。本実施形態の半導体製造装置は例えば、第１実施形態の半導体装置の製造方法における図１(ａ)～図１(ｃ)の工程を行うための塗布装置である。
以下、図４を参照して、本実施形態の半導体製造装置の詳細を説明する。この説明の中で、図５も適宜参照する。
本実施形態の半導体製造装置は、処理チャンバ１１と、ステージ１２と、回転シャフト１３と、回転チャック１４と、ノズル１５と、温度調整部２１と、温度調整部２２と、ガス供給部２３と、圧力調整部２４と、センサ２５と、制御部２６とを備えている。処理チャンバ１１は、収容部の例である。ステージ１２、回転シャフト１３、および回転チャック１４は、支持部の例である。ノズル１５は、レジスト材料供給部の例である。温度調整部２１、温度調整部２２、ガス供給部２３、圧力調整部２４、センサ２５、および制御部２６は、レジスト膜形成部の例である。
処理チャンバ１１は、基板１を収容可能である。本実施形態では、処理チャンバ１１外で基板１上に膜２を形成し、その後に基板１を処理チャンバ１１内に搬入する。図４は、膜２の表面の段差の図示を省略している。
ステージ１２は、処理チャンバ１１内の基板１を支持可能である。本実施形態では、処理チャンバ１１内に搬入された基板１が、ステージ１２上に載置される。
回転シャフト１３は、ステージ１２の下面に取り付けられており、処理チャンバ１１内でステージ１２を支持している。回転シャフト１３は、ステージ１２上に載置された基板１を、回転軸Ｌを中心に回転させることができる。回転シャフト１３は例えば、図１(ａ)の工程でレジスト材料３をスピン塗布により膜２上に形成する際や、図１(ｃ)の工程で液体層３ｂを遠心力により除去する際に、基板１を回転させる。図５は、膜２上にレジスト膜３を形成する様子を示している。回転シャフト１３は、回転部の例である。
回転チャック１４は、ステージ１２の上面に設けられており、ステージ１２上に載置された基板１をチャックする。これにより、基板１を回転シャフト１３に対して固定させ、基板１を回転シャフト１３により回転させることが可能となる。回転チャック１４はさらに、ステージ１２上に載置された基板１を昇降させることができる。図４は、ステージ１２に接する高さにある基板１を示しており、図５は、ステージ１２に接しない高さにある基板１を示している。本実施形態によれば、基板１と共に重いステージ１２を回転させずに、基板１と共に軽い回転チャック１４を回転させることで、基板１を回転させることが可能となる（図５）。これにより、基板１を回転させるエネルギーや動力を節約することが可能となる。回転チャック１４のさらなる詳細については、後述する。回転チャック１４は、昇降部の例である。
ノズル１５は、ステージ１２の上方に設けられており、ステージ１２上に載置された基板１上にレジスト材料３を供給する。図５では、ノズル１５がレジスト材料３を吐出することで、レジスト材料３が膜２の表面に滴下されている。図１(ａ)の工程では、レジスト材料３が、ノズル１５から膜２の表面に供給され、回転シャフト１３の回転により膜２の表面に拡げられる。
温度調整部２１は、ステージ１２に取り付けられており、レジスト材料３の温度を調整することが可能である。本実施形態では、温度調整部２１が、ステージ１２の下面に取り付けられている。温度調整部２１は例えば、ステージ１２上に載置された基板１を冷却する冷却部と、ステージ１２上に載置された基板１を加熱する加熱部とを含んでいる。温度調整部２１は、冷却部により基板１を冷却することで、レジスト材料３の温度を低下させることが可能であり、加熱部により基板１を加熱することで、レジスト材料３の温度を上昇させることが可能である。レジスト材料３は、温度調整部２１により基板１を介して冷却または加熱されるが、温度調整部２１により基板１を介さずに冷却または加熱されてもよい。温度調整部２１は、第１温度調整部の例である。
温度調整部２２は、処理チャンバ１１に取り付けられており、レジスト材料３の温度を調整することが可能である。本実施形態では、温度調整部２２が、処理チャンバ１１の側壁に取り付けられており、ステージ１２の高さとほぼ同じ高さに配置されている。温度調整部２２は例えば、ステージ１２上に載置された基板１を冷却する冷却部と、ステージ１２上に載置された基板１を加熱する加熱部とを含んでいる。温度調整部２２は、冷却部により基板１を冷却することで、レジスト材料３の温度を低下させることが可能であり、加熱部により基板１を加熱することで、レジスト材料３の温度を上昇させることが可能である。レジスト材料３は、温度調整部２２により基板１を介して冷却または加熱される代わりに、温度調整部２２により基板１を介さずに冷却または加熱されてもよい。温度調整部２２は、第２温度調整部の例である。
温度調整部２１、２２は例えば、図１(ａ)～図１(ｃ)の工程でレジスト材料３を冷却するために使用される。温度調整部２１、２２の冷却部は、レジスト材料３を冷却することにより、レジスト材料３をゲル層３ａと液体層３ｂとに分離させ、ゲル層３ａからレジスト膜３ａ’を形成することができる。一方、温度調整部２１、２２の加熱部は例えば、ゲル層３ａからレジスト膜３ａ’を形成した後に、基板１を加熱するために使用される。これにより、レジスト膜３ａ’の形成中に温度が低下した基板１を加熱して、基板１の温度を再び高くすることが可能となる。これにより、基板１における結露などを抑制することが可能となる。
本実施形態の基板１やレジスト材料３は、温度調整部２１、２２の一方のみで冷却または加熱されてもよいが、温度調整部２１、２２の両方で冷却または加熱されることが望ましい。理由は、基板１やレジスト材料３を温度調整部２１、２２の一方のみで冷却または加熱すると、基板１やレジスト材料３内に温度勾配が生じやすいからである。本実施形態によれば、基板１やレジスト材料３を温度調整部２１、２２の両方で冷却または加熱することで、基板１やレジスト材料３を均一に加熱または冷却することが可能となる。なお、温度調整部２１の動作と温度調整部２２の動作とを互いに関連付けるための制御については、後述する。
ガス供給部２３は、処理チャンバ１１内にガスを供給する。ガス供給部２３は例えば、処理チャンバ１１内の圧力を調整するためのガスを、チャンバ１１内に供給するために使用される。
圧力調整部２４は、処理チャンバ１１内の圧力を調整することが可能である。本実施形態の圧力調整部２４は、ガス供給部２３と処理チャンバ１１との間の流路上に配置されている。圧力調整部２４は、ガス供給部２３から処理チャンバ１１内へのガスの供給や、処理チャンバ１１からのガスの排出を調整することで、処理チャンバ１１内の圧力を調整することができる。例えば、ガス供給部２３から処理チャンバ１１内にガスを供給するためのバルブを開くことで、処理チャンバ１１内の圧力を上昇させることができる。また、処理チャンバ１１からガスを排出するためのバルブを開くことで、処理チャンバ１１内の圧力を低下させることができる。
圧力調整部２４は例えば、図１(ｃ)の工程で液体層３ｂ（およびゲル層３ａ内の液体成分）を揮発させるために使用される。圧力調整部２４は、処理チャンバ１１内の圧力を低下させることで、液体層３ｂを揮発させることができる。本実施形態では、温度調整部２１、２２によりゲル層３ａの温度を低く調整しつつ、圧力調整部２４により処理チャンバ１１内の圧力を低く調整する。これにより、ゲル層３ａからレジスト膜３ａ’への固化を進行させることが可能となる。なお、温度調整部２１、２２の動作と圧力調整部２４の動作とを互いに関連付けるための制御については、後述する。
センサ２５は、レジスト材料３の状態を検出し、レジスト材料３の状態の検出結果を示す信号を制御部２６に出力する。センサ２５は例えば、レジスト材料３の相分離に応じて変化するレジスト材料３の状態を検出する。例えば、レジスト材料３の光学的性質が相分離により変化する場合には、センサ２５は、この光学的性質を示す物理量を測定するための光をレジスト材料３に照射し、レジスト材料３からの反射光を検出し、反射光の検出結果を示す信号を制御部２６に出力する。これにより、反射光の検出結果から上記物理量を算出することで、上記物理量が変化したタイミングから相分離が生じたタイミングを特定することが可能となる。この場合、センサ２５は、レジスト材料３に光を照射でき、レジスト材料３からの反射光を検出できる位置に配置される。
制御部２６は、本実施形態の半導体製造装置の種々の動作を制御する。例えば、制御部２６は、回転シャフト１３の回転、ノズル１５によるレジスト材料３の吐出、温度調整部２１、２２の動作、ガス供給部２３によるガスの供給、圧力調整部２４の動作、センサ２５の動作などを制御する。
本実施形態の制御部２６は、レジスト材料３の状態の検出結果を示す信号をセンサ２５から受信する。本実施形態の制御部２６はさらに、センサ２５からの信号が示すレジスト材料３の状態の検出結果に基づいて、温度調整部２１、２２や圧力調整部２４などの動作を制御する。例えば、制御部２６は、レジスト材料３で相分離が生じたことを当該信号が示している場合には、温度調整部２１、２２により基板１の温度を低下させ、圧力調整部２４により処理チャンバ１１内の圧力を低下させる。これにより、レジスト材料３から分離された液体層３ｂを揮発させることや、レジスト材料３から分離されたゲル層３ａを固化させることが可能となる。
また、本実施形態の制御部２６は、温度調整部２１の動作と温度調整部２２の動作との関係を制御する。例えば、制御部２６は、基板１内で温度勾配が生じていると判断した場合には、温度調整部２１の出力と温度調整部２２の出力との比を変化させてもよい。これにより、基板１内の温度勾配を緩和することが可能となる。この場合、センサ２５は、基板１の温度を複数箇所で検出し、基板１の温度の検出結果を示す信号を制御部２６に出力してもよい。これにより、制御部２６は、温度調整部２１、２２の動作をこの信号に基づいて制御することが可能となる。この場合のセンサ２５は、基板１の温度の代わりにレジスト材料３の温度を検出してもよい。
また、本実施形態の制御部２６は、温度調整部２１、２２の動作と回転チャック１４の動作とを制御することで、基板１やレジスト材料３の温度を制御してもよい。例えば、制御部２６は、回転チャック１４により基板１を上昇させることで、温度調整部２１と基板１との距離を遠くし、温度調整部２１内の冷却部や加熱部から基板１への影響を低減することができる。これにより、基板１の冷却を緩和することや、基板１の加熱を緩和することが可能となる。
レジスト材料３の相分離を生じさせるためにレジスト材料３を冷却する際には、レジスト材料３の温度は、０℃以上に制御することが望ましく、１０℃以上に制御することがさらに望ましい。この際、制御部２６は、レジスト材料３の温度が０℃以上（または１０℃以上）となるように、温度調整部２１、２２や回転チャック１４の動作を制御することが望ましい。例えば、制御部２６は、レジスト材料３の温度の検出結果を示す信号をセンサ２５から受信し、温度調整部２１、２２や回転チャック１４の動作をこの信号に基づいて制御してもよい。
図６は、第２実施形態の半導体装置装置の動作について説明するためのグラフである。
図６は、本実施形態のレジスト材料３の相平衡状態図の一例を示している。図６の縦軸は、レジスト材料３の温度を示している。図６の横軸は、レジスト材料３の組成を示しており、具体的には、溶剤（Ａ）とレジストポリマー（Ｂ）との組成比を示している。組成比「０」は、レジスト材料３が溶剤のみを含む場合を表し、組成比「１」は、レジスト材料３がレジストポリマーのみを含む場合を表している。点Ｃ（ｘ：ｙ）は、本実施形態のレジスト材料３の組成比を示している。点Ｃ０（ｘ０：ｙ０）は、固相線と液相線とがぶつかる共晶点の組成比を示している。なお、ここでの「固相」は、レジストポリマーの析出した層を指し、その多くは粘性は高いが流動的であるゲル状の層である。以下、これを固相と呼ぶ。
点Ｐ１は、レジスト材料３が形成された際の状態を示している。点Ｐ１におけるレジスト材料３の温度はＴ１であり、例えば、常温またはクリーンルームの温度である。点Ｐ２は、図１(ｂ)の工程（相分離工程）が終了した際の状態を示している。点Ｐ２におけるレジスト材料３の温度はＴ３であり、例えば、０℃以上（または１０℃以上）である。Ｔ１とＴ３との間の温度Ｔ２は、相分離温度である。
図７は、第２実施形態の半導体装置装置の動作について説明するための模式図である。
図７(ａ)は、レジスト材料３の温度ＴがＴ１よりも高い場合のレジスト材料３内の構造を示している。この場合、レジスト材料３は液相（Ｌ）のみを含んでいる。
図７(ｂ)は、レジスト材料３の温度ＴがＴ２付近まで低下した場合のレジスト材料３内の構造を示している。この場合、レジスト材料３内で固相（α）の析出が始まっている。
図７(ｃ)は、レジスト材料３の温度ＴがＴ３まで低下した場合のレジスト材料３内の構造を示している。この場合、レジスト材料３内で固相と液相とが共存している。すなわち、レジスト材料３内で相分離が生じている。
図７(ｄ)は、レジスト材料３の温度ＴがＴ４よりも低い場合のレジスト材料３内の構造を示している。この場合、レジスト材料３は、固相が２層（α、α’）に分かれて形成されている。ここで、α’は、レジスト材料３のうち、液剤が固相となったものに対応する。本実施形態では、図７(ｃ)において、温度または圧力の制御により、固相（α）が基板１上に堆積し、固相（α）と液相（Ｌ）との界面は平坦になる。
以上のように、本実施形態の半導体製造装置は、レジスト材料３の温度を調整する温度調整部２１、２２や、処理チャンバ１１内の圧力を調整する圧力調整部２４などを備えている。よって、本実施形態によれば、レジスト材料３から形成されるレジスト膜３ａ’の表面の平坦性を良くすることが可能となる。例えば、本実施形態によれば、レジスト材料３をゲル層３ａと液体層３ｂとに分離させ、ゲル層３ａからレジスト膜３ａ’を形成することで、レジスト膜３ａ’の表面の平坦性を良くすることが可能となる。
なお、本発明の実施形態は、次のような態様で実施してもよい。
（付記１）
基板を収容する収容部と、
前記収容部内の前記基板を支持する支持部と、
前記基板上にレジスト材料を供給するレジスト材料供給部と、
前記支持部に取り付けられた第１温度調整部と、前記収容部に取り付けられた第２温度調整部とを含み、前記第１および第２温度調整部により前記レジスト材料の温度を調整することで、前記レジスト材料からレジスト膜を形成するレジスト膜形成部と、
を備える半導体製造装置。
（付記２）
前記第１および第２温度調整部はそれぞれ、前記基板を冷却する第１および第２冷却部を含む、付記１に記載の半導体製造装置。
（付記３）
前記第１および第２温度調整部はそれぞれ、前記基板を加熱する第１および第２加熱部をさらに含む、付記２に記載の半導体製造装置。
（付記４）
前記レジスト膜形成部は、前記第１温度調整部の動作と前記第２温度調整部の動作との関係を制御する制御部を含む、付記１に記載の半導体製造装置。
（付記５）
前記レジスト膜形成部は、前記収容部内の圧力を調整する圧力調整部を含み、前記第１および第２温度調整部により前記レジスト材料の温度を調整し、かつ、前記圧力調整部により前記収容部内の圧力を調整することで、前記レジスト材料から前記レジスト膜を形成する、付記１に記載の半導体製造装置。
（付記６）
前記レジスト膜形成部は、前記収容部内にガスを供給するガス供給部を含み、
前記圧力調整部は、前記ガス供給部から前記収容部内への前記ガスの供給と、前記収容部からの前記ガスの排出の少なくともいずれかを調整することで、前記収容部内の圧力を調整する、付記５に記載の半導体製造装置。
（付記７）
前記レジスト膜形成部は、前記レジスト材料の状態を検出するセンサと、前記センサによる前記レジスト材料の状態の検出結果に基づいて前記第１および第２温度調整部の動作を制御する制御部とを含む、付記１に記載の半導体製造装置。
（付記８）
前記センサは、前記レジスト材料の相分離に応じて変化する前記レジスト材料の状態を検出する、付記７に記載の半導体製造装置。
（付記９）
前記支持部は、前記支持部により支持されている前記基板を昇降させる昇降部を含み、
前記レジスト膜形成部は、前記昇降部の動作を制御することで、前記レジスト材料の温度を制御する制御部を含む、付記１に記載の半導体製造装置。
（付記１０）
前記レジスト膜形成部は、前記基板上にて前記レジスト材料をゲル層と液体層とに分離させ、前記ゲル層から前記レジスト膜を形成する、付記１に記載の半導体製造装置。
（付記１１）
前記レジスト膜形成部は、前記第１および第２温度調整部により前記レジスト材料の温度を調整することで、前記レジスト材料を前記ゲル層と前記液体層とに分離させる、付記１０に記載の半導体製造装置。
（付記１２）
前記レジスト膜は、前記ゲル層と分離された前記液体層が前記基板から除去されることで、前記ゲル層から形成される、付記１０に記載の半導体製造装置。
（付記１３）
前記レジスト膜形成部は、前記収容部内の圧力を調整する圧力調整部を含み、
前記液体層は、前記圧力調整部により前記収容部内の圧力が調整されることで、揮発により前記基板から除去される、付記１２に記載の半導体製造装置。
（付記１４）
前記支持部は、前記支持部により支持されている前記基板を回転させる回転部を含み、
前記液体層は、前記回転部により前記基板が回転されることで、遠心力により前記基板から除去される、付記１２に記載の半導体製造装置。
（付記１５）
基板上にレジスト材料を形成し、
前記レジスト材料を、前記基板上でゲル層と液体層とに分離させ、
前記基板上の前記液体層を除去して、前記ゲル層からレジスト膜を形成する、
ことを含む半導体装置の製造方法。
（付記１６）
前記基板上に、表面に段差を有する第１膜を形成することをさらに含み、
前記レジスト材料は、前記第１膜上に形成され、
前記レジスト膜は、前記第１膜を加工するためのマスクとして使用される、
付記１５に記載の半導体装置の製造方法。
（付記１７）
前記レジスト材料は、温度変化に応じて相分離を生じる材料である、付記１５に記載の半導体装置の製造方法。
（付記１８）
前記レジスト材料は、前記第１膜上に第１温度で形成され、前記第１温度より低い第２温度まで冷却されることで前記ゲル層と前記液体層とに分離する、付記１５に記載の半導体装置の製造方法。
（付記１９）
前記第２温度は、０℃以上である、付記１８に記載の半導体装置の製造方法。
（付記２０）
前記レジスト膜は、前記基板上の前記液体層が除去され、かつ前記ゲル層内の液体成分の少なくとも一部が前記ゲル層から除去されることで、前記ゲル層から形成される、付記１５に記載の半導体装置の製造方法。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、２：膜、３：レジスト材料、３’：レジスト膜、
３ａ：ゲル層、３ａ’：レジスト膜、３ｂ：液体層、
１１：処理チャンバ、１２：ステージ、
１３：回転シャフト、１４：回転チャック、１５：ノズル、
２１：温度調整部、２２：温度調整部、２３：ガス供給部、
２４：圧力調整部、２５：センサ、２６：制御部

Claims (6)

  1. 基板を収容する収容部と、
    前記収容部内の前記基板を支持する支持部と、
    前記基板上にレジスト材料を供給するレジスト材料供給部と、
    前記支持部に取り付けられた第１温度調整部と、前記収容部に取り付けられた第２温度調整部とを含み、前記第１および第２温度調整部により前記レジスト材料の温度を調整することで、前記レジスト材料からレジスト膜を形成するレジスト膜形成部と、
    を備える半導体製造装置。
  2. 前記第１および第２温度調整部はそれぞれ、前記基板を冷却する第１および第２冷却部を含む、請求項１に記載の半導体製造装置。
  3. 前記レジスト膜形成部は、前記第１温度調整部の動作と前記第２温度調整部の動作との関係を制御する制御部を含む、請求項１に記載の半導体製造装置。
  4. 前記レジスト膜形成部は、前記収容部内の圧力を調整する圧力調整部を含み、前記第１および第２温度調整部により前記レジスト材料の温度を調整し、かつ、前記圧力調整部により前記収容部内の圧力を調整することで、前記レジスト材料から前記レジスト膜を形成する、請求項１に記載の半導体製造装置。
  5. 基板上にレジスト材料を形成し、
    前記レジスト材料を、前記基板上でゲル層と液体層とに分離させ、
    前記基板上の前記液体層を除去して、前記ゲル層からレジスト膜を形成する、
    ことを含む半導体装置の製造方法。
  6. 前記基板上に、表面に段差を有する第１膜を形成することをさらに含み、
    前記レジスト材料は、前記第１膜上に形成され、
    前記レジスト膜は、前記第１膜を加工するためのマスクとして使用される、
    請求項５に記載の半導体装置の製造方法。
JP2022046058A 2022-03-22 2022-03-22 半導体製造装置および半導体装置の製造方法 Pending JP2023140165A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022046058A JP2023140165A (ja) 2022-03-22 2022-03-22 半導体製造装置および半導体装置の製造方法
TW111128315A TWI832352B (zh) 2022-03-22 2022-07-28 半導體製造裝置和半導體裝置的製造方法
CN202210986208.XA CN116825615A (zh) 2022-03-22 2022-08-17 半导体制造装置以及半导体装置的制造方法
US17/891,601 US20230326753A1 (en) 2022-03-22 2022-08-19 Semiconductor manufacturing device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022046058A JP2023140165A (ja) 2022-03-22 2022-03-22 半導体製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023140165A true JP2023140165A (ja) 2023-10-04

Family

ID=88120869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022046058A Pending JP2023140165A (ja) 2022-03-22 2022-03-22 半導体製造装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230326753A1 (ja)
JP (1) JP2023140165A (ja)
CN (1) CN116825615A (ja)
TW (1) TWI832352B (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917237B2 (ja) * 1997-05-20 2007-05-23 東京エレクトロン株式会社 レジスト膜形成方法
US8226839B1 (en) * 2009-06-08 2012-07-24 Sandia Corporation Method of patterning an aerogel
JPWO2015060069A1 (ja) * 2013-10-22 2017-03-09 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、及び基板処理装置並びに記録媒体
JP7178823B2 (ja) * 2018-08-17 2022-11-28 東京応化工業株式会社 基板加熱装置および基板処理システム
JP7228990B2 (ja) * 2018-11-07 2023-02-27 東京エレクトロン株式会社 基板処理装置及び基板処理方法
TW202141570A (zh) * 2020-01-24 2021-11-01 日商東京威力科創股份有限公司 塗布膜形成裝置、及塗布膜形成方法

Also Published As

Publication number Publication date
US20230326753A1 (en) 2023-10-12
TW202339047A (zh) 2023-10-01
CN116825615A (zh) 2023-09-29
TWI832352B (zh) 2024-02-11

Similar Documents

Publication Publication Date Title
US11094524B2 (en) Substrate processing method and substrate processing apparatus
JP6444698B2 (ja) 基板処理装置および基板処理方法
CN107424908B (zh) 一种晶圆处理方法
CN109216236B (zh) 基片处理装置、基片处理方法和存储介质
JP4975790B2 (ja) レジスト液供給装置、レジスト液供給方法、プログラム及びコンピュータ記憶媒体
JP2007189185A (ja) 塗布装置及び塗布方法
US11769663B2 (en) Substrate processing method and substrate processing apparatus
JP3965693B2 (ja) 微細構造乾燥処理法とその装置及びその高圧容器
JP2007019161A (ja) パターン形成方法及び被膜形成装置
JP6563762B2 (ja) 基板処理装置及び基板処理方法
JP2005235950A (ja) 塗布処理装置及び塗布処理方法
JPS62225269A (ja) 塗布装置
JP2023140165A (ja) 半導体製造装置および半導体装置の製造方法
JP5098791B2 (ja) 塗布装置及び塗布方法並びに記憶媒体
JP5012652B2 (ja) 基板処理装置、基板処理方法、塗布、現像装置及び記憶媒体
JP4718893B2 (ja) パターン形成方法
JP2010040921A (ja) 塗布装置、塗布方法、塗布、現像装置及び記憶媒体
JP2019047131A (ja) 塗布、現像方法、記憶媒体及び塗布、現像装置
KR20220136194A (ko) 기판 건조 장치 및 기판 처리 장치
JPS62214621A (ja) 塗布装置
US20080199617A1 (en) Substrate processing method, substrate processing system, and storage medium
WO2015011829A1 (ja) 基板処理装置及び半導体装置の製造方法
JP2008053355A (ja) 塗布処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び塗布処理装置
JP7143465B2 (ja) 基板処理装置および基板処理方法
WO2022196259A1 (ja) 基板処理方法及び基板処理装置