JP3917237B2 - レジスト膜形成方法 - Google Patents

レジスト膜形成方法 Download PDF

Info

Publication number
JP3917237B2
JP3917237B2 JP14455297A JP14455297A JP3917237B2 JP 3917237 B2 JP3917237 B2 JP 3917237B2 JP 14455297 A JP14455297 A JP 14455297A JP 14455297 A JP14455297 A JP 14455297A JP 3917237 B2 JP3917237 B2 JP 3917237B2
Authority
JP
Japan
Prior art keywords
resist film
substrate
layer
forming
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14455297A
Other languages
English (en)
Other versions
JPH10321493A (ja
Inventor
孝之 戸島
信夫 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP14455297A priority Critical patent/JP3917237B2/ja
Priority to US09/081,016 priority patent/US6143478A/en
Publication of JPH10321493A publication Critical patent/JPH10321493A/ja
Priority to US09/667,604 priority patent/US6514073B1/en
Application granted granted Critical
Publication of JP3917237B2 publication Critical patent/JP3917237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking

Description

【0001】
【発明の属する技術分野】
本発明は、基板表面にレジスト膜を形成するレジスト膜形成方法に関するものである。
【0002】
【従来の技術】
例えば半導体製造プロセスにおけるフォトレジスト処理工程においては、半導体ウエハ(以下、「ウエハ」という)などの基板の表面にレジスト液を塗布してレジスト膜を形成し、次いでベーキング装置と呼ばれる加熱装置でこのウエハを加熱してレジスト膜中の溶剤を蒸発させ、その後露光処理装置で当該レジスト膜に所定のパターンを露光する処理が行われている。
【0003】
前記レジスト膜を形成するにあたっては、従来からスピン・コーティング方法と呼ばれる方法が用いられてきた。即ち、ウエハを回転させながらレジスト液をウエハの中心に供給し、ウエハ表面のレジスト液を遠心力によって周辺方向に拡散させて所定のレジスト膜を形成するようにしていた。
【0004】
【発明が解決しようとする課題】
前記従来のいわゆるスピン・コーティング方法によれば、ウエハ表面が平坦な状態では問題はないが、既にパターンが形成され、表面に凹凸や段差などが形成された状態のウエハの場合には問題がある。
【0005】
即ち、図8に示したように、ウエハWの表面に既にパターンが形成された結果、ウエハW表面に凹凸や段差が形成されていた場合、従来のスピン・コーティング方法では、パターンの頂部101における膜厚aが底部102における膜厚bよりも極端に薄くなり、そのため以後の露光処理装置による他のパターンの露光処理において、線幅がばらつくおそれがあったのである。この傾向は、例えばi線からKrFエキシマ・レーザへと、露光処理装置における露光波長が短くなればより顕著になり、今後益々微細なパターン化が進む中でいっそう問題となる。
【0006】
本発明はかかる点に鑑みてなされたものであり、前記したような表面に凹凸や段差がある基板であっても、当該表面に形成されるレジスト膜の厚さが、凹凸や段差を形成している頂部と底部との間で差がなく、これを同一の厚さにすることができるレジスト膜形成方法を提供して、前記問題の解決を図ることを目的としている。
【0007】
【課題を解決するための手段】
前記目的を達成するための参考例として、基板表面に対して所定のレジスト膜を形成する方法であって、基板表面にレジスト液を塗布する工程と、前記塗布されたレジスト液によって形成された膜の一部を変質させて変質層と非変質層とを形成する工程と、前記非変質層を除去する工程とを有するレジスト膜形成方法が提案できる
【0008】
前記した基板表面にレジスト液を塗布する工程においては、従来と同様、例えばスピン・コーティング方法を用いることができるが、塗布厚については、従来よりも厚く塗布することが好ましい。例えば、少なくとも意図する所定のレジスト膜厚の厚さ以上の厚さで頂部、底部の部分とも塗布されるように塗布する。即ち、一般的に薄くなりやすい頂部の部分においても、意図する所定の膜厚以上の厚さとなるようにレジスト液を塗布する。もちろんスピン・コーティング方法に限らず、レジスト液を従来より厚く塗布できるものであれば、適宜使用することができる。
【0009】
その後従来のプロセスでは、レジスト液塗布後の基板をそのままベーキング処理して溶剤を蒸発させる工程に入るのであるが、本発明では、塗布されたレジスト液によって形成された膜の一部を変質させて変質層と非変質層とを形成するプロセスを実施する。変質させる膜の一部とは、例えばレジスト膜における基板側であって、前記意図する所定の膜厚を形成する部分である。したがって、基板表面に凹凸や段差のある場合には、この凹凸や段差の表面に沿って前記所定の膜厚分を変質させる。ここで変質とは、塗布されたレジスト膜の化学的性質を変化させることをいい、例えば非変質部分と比べて、特定の化学剤に対して不溶性を備えるようにするとか、非変質部分よりもアッシング処理、エッチング処理に対して耐性を強くすることなどがその例として挙げられる。
【0010】
本発明によれば,基板表面に対して所定のレジスト膜を形成する方法であって、基板表面にレジスト液を塗布する工程と、前記基板の下面を加熱すると共に上面を冷却して、前記塗布されたレジスト液によって形成された膜の一部を変質させて変質層と非変質層とを形成する工程と、前記非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し,基板上に残った前記変質層は,所定のパターンに露光されることを特徴とするレジスト膜形成方法が提供される。
【0011】
即ち、基板の下面側から加熱すると、基板を介して熱が均等に基板中を伝導していく。その結果、基板表面に凹凸や段差があった場合、基板を介して伝導してきた熱は、やがて凹凸や段差の表面部分からさらにレジスト膜に均等に伝導していく。したがって、レジスト膜における意図する所定の膜厚に相当する部分まで伝導して当該部分が変質した時点で熱の伝導を停止するように、加熱処理を停止させることにより、基板上のレジスト膜に、変質層と非変質装置を形成することができる。
【0012】
ところで一般的にレジスト膜は温度に対して敏感であるため、不用意に熱が伝導してしまい、意図した変質層、非変質層が形成されない場合も考えられる。この点上記発明においては、下面側から加熱すると共に、基板の表面側から冷却するようにしているので、熱の伝導速度を抑えたり、不用意に伝導が進んでしまって意図した非変質層が形成されなくなるといった事態を防止することができる。即ち、熱の伝導を制御することが容易であり、意図した変質層、非変質層の形成が容易となる。
【0013】
以上のようにして変質層と非変質層とを形成した後、非変質層を除去すれば、基板上のレジスト膜は、変質層のみが残置される。したがって、たとえ基板上に凹凸や段差があっても、前記したように当該凹凸や段差の表面に沿って所定膜厚の部分を変質させておけば、当該凹凸や段差における頂部、底部とも同一厚さのレジスト膜が残置(形成)される。
【0014】
非変質層のみを除去するにあたっては、現像液やIPA(イソプロピルアルコール)、その他溶解性があまり高くない薬剤を非変質層に供給して除去したり、あるいはアッシング処理によって除去するようにしてもよい。
【0015】
そのようにして非変質層を除去した際、変質層表面、即ちレジスト膜表面が平滑状態にない場合には、上述したように、適宜基板を加熱することにより、レジスト膜表面を平滑にすることができる。
【0016】
参考例として、前記した基板の下面を加熱すると共に基板の上面を冷却してレジスト膜の下面側を変質させ、非変質層とに分ける工程を好適に実施できる装置として、基板を収容する容器と、前記容器内で基板を載置する載置台と、前記載置台上の基板を当該基板の下面側から加熱する加熱機構と、前記載置台上の基板を当該基板の上面側から冷却する冷却機構とを備えた基板処理装置が提案できる。
【0017】
かかる構成を有する基板処理装置によれば、基板を載置台に載置させた状態で、当該基板の下面側を加熱すると同時に上面側を冷却することができるので、下面側からの熱の伝導速度を抑えたり、不用意に熱伝導が進むことを防止できる。したがって、前記基板におけるレジスト膜に対して、意図した変質層、非変質層の形成が容易である。なお加熱機構については載置台内に発熱体や熱流体を介した熱交換器を内蔵させてこれを実現することができ、他方冷却機構についても、載置台と対向する位置に、冷却板を配置し、この冷却板に冷媒を流通させたり、あるいはペルチェ効果を奏する材質で前記冷却板を構成したり、さらにはレジスト膜に化学的影響を与えない冷却ガスを吐出させたりすることで、これを容易に実現できる。かかる場合、いずれも加熱、冷却の制御を可能な構成としておけば、レシピ設定が容易であり、また種々の膜厚に対応することができる。
また,基板表面に対して所定のレジスト膜を形成する方法であって,基板表面にレジスト液を塗布する工程と,前記基板の下面を加熱すると共に上面を冷却して,前記塗布されたレジスト液によって形成されたレジスト膜の下面側を変質させて変質層を形成する工程と,前記レジスト膜の上面側の変質するに至らなかった非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し,基板上に残った前記変質層は,所定のパターンに露光されることを特徴とするレジスト膜形成方法が提供される。
さらに,基板表面に対して所定のレジスト膜を形成する方法であって,基板表面にレジスト液を塗布する工程と,前記基板の下面を加熱すると共に上面を冷却して,前記塗布されたレジスト液によって形成されたレジスト膜の下面側を変質させて一定の厚さの変質層を形成する工程と,前記レジスト膜の上面側の変質するに至らなかった非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し,基板上に残った前記変質層は,所定のパターンに露光されることを特徴とするレジスト膜形成方法が提供される。
その他,基板表面に対して所定のレジスト膜を形成する方法であって,頂部と底部をもった凹凸が形成された基板表面にレジスト液を塗布する工程と,前記基板の下面を加熱すると共に上面を冷却して,前記塗布されたレジスト液によって形成されたレジスト膜の下面側を変質させて,前記頂部,底部とも同一の厚さに変質層を形成する工程と,前記レジスト膜の上面側の変質するに至らなかった非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し
基板上に残った前記変質層は,所定のパターンに露光されることを特徴とするレジスト膜形成方法が提供される。
前記レジスト膜形成方法は,前記レジスト膜の厚さに応じて前記基板の下面を加熱する温度と前記基板の上面を冷却する温度を設定し,前記レジスト膜を前記変質層と前記非変質層との2層に形成してもよい。
また,前記レジスト膜形成方法は,前記非変質層を除去した後に基板を加熱処理し,前記変質層の表面を平滑にする工程をさらに有していてもよい。
【0018】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を図に基づいて説明すると、図1は処理対象となる基板としてのウエハWであり、このウエハWには既に第1回目のパターンが形成され、その結果図2の拡大図に示したように、その表面には頂部1、底部2をもった凹凸が形成され、いわゆる段差ウエハの様を呈している。
【0019】
このウエハWの表面に対して、まずレジスト液を供給してレジスト膜を塗布するのであるが、かかる場合、従来のレジスト液塗布の場合よりも厚く塗布する。即ち図3に示したように、頂部1、底部2のいずれにおいても、塗布するレジスト膜3の厚さが、所望のレジスト膜の厚さdよりも厚くなるように塗布する。塗布にあたっては、従来のいわゆるスピン・コーティング方法に拠ってもよいし、その他の塗布方法を用いてもよい。
【0020】
次にこのレジスト膜3に対して膜の一部、本実施形態ではレジスト膜3の下面側を変質させるのであるが、本実施形態では、図4に示した基板処理装置11を用いてかかる処理を行った。この基板処理装置11は、処理容器12内に載置台13を備えており、この載置台13内には、電源14からの給電によって発熱し、載置台13上のウエハWを下面側から所定温度にまで加熱するヒータ15が内設されている。
【0021】
載置台13には、さらにステッピングモータなどを内蔵した昇降機構16によって載置台13に対して出没自在な、昇降ピン17が設けられている。この昇降ピン17は、処理容器12の一側に形成されている搬入出口18から搬送アーム(図示せず)などの搬送機構でウエハWを載置台13に対して授受する際に使用される。搬入出口18には、この搬入出口18を開閉自在なシャッタ19が設けられている。また処理容器12の底部には、処理容器12内の雰囲気を下方から外部に排気するための排気口20が設けられており、処理容器12内の雰囲気を下方から排気するようにして、載置台13からの熱が後述の冷却板21に伝わるのを抑えている。
【0022】
処理容器12内の上方には、冷却機構としての冷却板21が設けられて、載置台13と対向している。この冷却板21は、その内部に冷媒流通空間22が形成されており、この冷媒流通空間22内に、例えば、冷却水やチラーなどの冷媒を流通させることで、載置台13上のウエハWを上面から冷却するようになっている。
【0023】
以上の構成にかかる基板処理装置11内の載置台13に、図3の状態、即ちレジスト液を従来よりも厚く塗布し、未だ乾いていない状態のウエハWを搬入し、載置台13内のヒータ15によって当該ウエハWの下面側を加熱すると共に、上面側を冷却板21によって冷却する。このときの加熱温度は、例えば140℃前後に設定することが提案できる。もちろんレジスト膜3の厚さ、材質によって最適な温度を選択すればよい。また冷却板21の温度は、レジスト膜3の厚さ、材質によって最適な温度を選択すればよいが、レジスト膜3の厚さ、材質に応じて、該レジスト膜を変質層と非変質層とに2層に形成するように温度設定する。
【0024】
なお冷却機構は、前記した冷却板21に限らず、例えば不活性の冷却ガスをウエハW表面に吐出させる構成をもったいわゆるシャワーヘッドのようなものでもよい。また冷却温度の制御は、冷媒や冷却ガスの温度制御によっても行えるが、冷却板21や前記シャワーヘッドと、ウエハWとの間の距離を変化させて制御するように構成してもよい。具体的には、冷却板21やシャワーヘッドと載置台13の少なくともいずれか一方を上下動自在に構成しておけばよい。
【0025】
前記基板処理装置11において所定の加熱・冷却処理を行うことにより、ウエハW上のレジスト膜3は、図5に示したように、加熱されて変質した下面側の変質層3aと、変質するに至らなかった非変質層3bとに分けられる。しかも変質層3aは、頂部1、底部2の部分とも、同一の厚さとなっている。これはウエハWを介して熱が均等にレジスト膜3中に伝達されるからである。なお変質層3aの厚さを前記所望のレジスト膜の厚さdに一致させるには、予めデータをとって、温度、時間等についてのレシピを設定しておけばよい。
【0026】
そのようにレジスト膜3において変質層3aと非変質層3bとを形成した状態のウエハWに対し、今度は非変質層3bのみを除去する処理を行う。かかる除去処理にあたっては、例えばレジスト膜3の変質層3a、非変質層3bの性質に基づいて、非変質層3bのみを溶解する薬剤や、変質層3aに対しては溶解速度が極端に低下する薬剤等をウエハW表面に供給したり、非変質層3bのみを除去するアッシング処理や、変質層3aに対しては極端にアッシングレートが低下するアッシング処理を利用すればよい。非変質層3bのみを除去した後のウエハWの状態を図2に示した。
【0027】
ここで除去の際に用いた薬剤や他の処理の関係で、ウエハW表面に残置した変質層3aの表面が平滑ではなく、その後の処理に支障をきたす場合には、さらに図6の状態のウエハWに対して加熱処理を実施する。この加熱処理によって変質層3aから、不要な溶剤等を蒸発させて変質層3aの表面を平滑にすることができる。そのように加熱処理して変質層3aの表面を平滑にした状態を図7に示した。なおかかる加熱処理を行うには、この種のレジスト塗布処理に用いられている従前のいわゆるベーキング装置を用いることができる。また単に平滑状態にするだけではなく、レジスト膜3中の不要な溶剤を蒸発させる、通常のいわゆるプリ・ベーキング処理を引き続いて実施するようにしてもよい。
【0028】
図7に示したウエハWからわかるように、ウエハWにおける頂部1、底部2の部分とも、残置した変質層3aの厚さ、即ちのレジスト膜3厚さは、いずれも所望の膜厚dになっている。したがって、その後露光処理装置によって露光処理を行う場合にも、線幅にばらつきのない好適な露光処理を実施することが可能である。
【0029】
前記実施の形態においては、ウエハWにレジスト膜を塗布した後、加熱・冷却して変質層3aと非変質層3bとを形成するようにしたが、ウエハWにレジスト液を供給してレジスト膜を塗布しつつ同時にウエハWを加熱して変質層と非変質層とを形成するようにしてもよく、さらにその場合、塗布処理を行っている容器内を低温雰囲気にしつつ、レジスト液を供給すると同時にウエハWを加熱して、変質層、非変質層を形成するようにしてもよい。
【0030】
なお基板についても、前記実施形態はウエハを例にとって説明したが、これに限らず、LCD基板であってもよい。
【0031】
【発明の効果】
発明によれば、たとえ表面に凹凸や段差がある基板であっても、凹凸や段差を形成している頂部と底部との間で、膜厚に差がないレジスト膜を形成することができる。また、変質層と非変質層との境界設定が容易であり、所定の膜厚のレジスト膜を形成することが容易である。さらに、非変質層除去後の変質層表面を平滑にすることが可能である。
【0032】
また請求項4の基板処理装置によれば、レジスト膜が塗布された基板の下面側を加熱すると同時に上面側を冷却することができ、下面側からの熱の伝導速度を抑えたり、不用意に熱伝導が進むことを防止することができる。したがって、意図した変質層、非変質層の形成が容易であり、請求項1、2の発明を好適に実施することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にしたがってレジスト膜を形成しようとするウエハの側面図である。
【図2】図1のウエハの拡大縦断面図である。
【図3】図2のウエハにレジスト膜を厚く塗布した状態を示すウエハ断面の説明図である。
【図4】本発明の実施の形態にしたがってレジスト膜を形成する際に用いた基板処理装置の断面の説明図である。
【図5】図4の基板処理装置を用いてウエハのレジスト膜に変質層と非変質層とを形成した状態を示すウエハ断面の説明図である。
【図6】図5のウエハにおけるレジスト膜の非変質層を除去した状態を示すウエハ断面の説明図である。
【図7】図6のウエハにおけるレジスト膜の変質層表面を加熱して平滑にした状態を示すウエハ断面の説明図である。
【図8】表面に凹凸のあるウエハに対して従来技術にしたがってレジスト膜を形成した状態を示すウエハ断面の説明図である。
【符号の説明】
1 頂部
2 底部
3 レジスト膜
3a 変質層
3b 非変質層
11 基板処理装置
12 処理容器
13 載置台
15 ヒータ
21 冷却板
W ウエハ

Claims (5)

  1. 基板表面に対して所定のレジスト膜を形成する方法であって、基板表面にレジスト液を塗布する工程と、
    前記基板の下面を加熱すると共に上面を冷却して、前記塗布されたレジスト液によって形成された膜の一部を変質させて変質層と非変質層とを形成する工程と、
    前記非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し
    基板上に残った前記変質層は,所定のパターンに露光されることを特徴とする、レジスト膜形成方法。
  2. 基板表面に対して所定のレジスト膜を形成する方法であって,
    基板表面にレジスト液を塗布する工程と,
    前記基板の下面を加熱すると共に上面を冷却して,前記塗布されたレジスト液によって形成されたレジスト膜の下面側を変質させて変質層を形成する工程と,
    前記レジスト膜の上面側の変質するに至らなかった非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し,
    基板上に残った前記変質層は,所定のパターンに露光されることを特徴とする,レジスト膜形成方法。
  3. 基板表面に対して所定のレジスト膜を形成する方法であって,
    基板表面にレジスト液を塗布する工程と,
    前記基板の下面を加熱すると共に上面を冷却して,前記塗布されたレジスト液によって形成されたレジスト膜の下面側を変質させて一定の厚さの変質層を形成する工程と,
    前記レジスト膜の上面側の変質するに至らなかった非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し,
    基板上に残った前記変質層は,所定のパターンに露光されることを特徴とする,レジスト膜形成方法。
  4. 基板表面に対して所定のレジスト膜を形成する方法であって,
    頂部と底部をもった凹凸が形成された基板表面にレジスト液を塗布する工程と,
    前記基板の下面を加熱すると共に上面を冷却して,前記塗布されたレジスト液によって形成されたレジスト膜の下面側を変質させて,前記頂部,底部とも同一の厚さに変質層を形成する工程と,
    前記レジスト膜の上面側の変質するに至らなかった非変質層を除去して,残った変質層からなるレジスト膜を形成する工程と、を有し,
    基板上に残った前記変質層は,所定のパターンに露光されることを特徴とする,レジスト膜形成方法。
  5. 前記レジスト膜の厚さに応じて前記基板の下面を加熱する温度と前記基板の上面を冷却する温度を設定し,前記レジスト膜を前記変質層と前記非変質層との2層に形成することを特徴とする,請求項2,3又は4のいずれかに記載のレジスト膜形成方法。
JP14455297A 1997-05-20 1997-05-20 レジスト膜形成方法 Expired - Fee Related JP3917237B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14455297A JP3917237B2 (ja) 1997-05-20 1997-05-20 レジスト膜形成方法
US09/081,016 US6143478A (en) 1997-05-20 1998-05-19 Resist processing method
US09/667,604 US6514073B1 (en) 1997-05-20 2000-09-22 Resist processing method and resist processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14455297A JP3917237B2 (ja) 1997-05-20 1997-05-20 レジスト膜形成方法

Publications (2)

Publication Number Publication Date
JPH10321493A JPH10321493A (ja) 1998-12-04
JP3917237B2 true JP3917237B2 (ja) 2007-05-23

Family

ID=15364944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14455297A Expired - Fee Related JP3917237B2 (ja) 1997-05-20 1997-05-20 レジスト膜形成方法

Country Status (2)

Country Link
US (2) US6143478A (ja)
JP (1) JP3917237B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320648B2 (ja) * 1997-12-04 2002-09-03 東京エレクトロン株式会社 レジスト膜の形成方法及びレジスト膜の形成装置
US6441349B1 (en) * 2000-04-26 2002-08-27 Advanced Micro Devices System for facilitating uniform heating temperature of photoresist
JP3607664B2 (ja) * 2000-12-12 2005-01-05 日本碍子株式会社 Iii−v族窒化物膜の製造装置
KR100887360B1 (ko) * 2001-01-23 2009-03-06 도쿄엘렉트론가부시키가이샤 기판처리장치 및 기판처리방법
JP3900901B2 (ja) 2001-11-16 2007-04-04 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
US20040053514A1 (en) * 2002-08-27 2004-03-18 Ali Shajii Apparatus for cooling a substrate through thermal conduction in the viscous regime
JP2005033179A (ja) * 2003-06-18 2005-02-03 Canon Inc 露光装置及びデバイス製造方法
JP2005150696A (ja) * 2003-10-22 2005-06-09 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP4357400B2 (ja) * 2003-10-22 2009-11-04 東京エレクトロン株式会社 熱処理装置および熱処理方法
US20060011296A1 (en) * 2004-07-16 2006-01-19 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and computer program
US7255747B2 (en) 2004-12-22 2007-08-14 Sokudo Co., Ltd. Coat/develop module with independent stations
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7699021B2 (en) 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US20060182535A1 (en) * 2004-12-22 2006-08-17 Mike Rice Cartesian robot design
US20060241813A1 (en) * 2005-04-22 2006-10-26 Applied Materials, Inc. Optimized cluster tool transfer process and collision avoidance design
US7576835B2 (en) * 2005-07-06 2009-08-18 Asml Netherlands B.V. Substrate handler, lithographic apparatus and device manufacturing method
US8709162B2 (en) * 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
DE102006018515A1 (de) * 2006-04-21 2007-10-25 Aixtron Ag CVD-Reaktor mit absenkbarer Prozesskammerdecke
US7378618B1 (en) * 2006-12-14 2008-05-27 Applied Materials, Inc. Rapid conductive cooling using a secondary process plane
DE102007009145A1 (de) * 2007-02-24 2008-08-28 Aixtron Ag Vorrichtung zum Abscheiden kristalliner Schichten wahlweise mittels MOCVD oder HVPE
US20080203083A1 (en) * 2007-02-28 2008-08-28 Wirth Paul Z Single wafer anneal processor
EP2353176A4 (en) * 2008-11-07 2013-08-28 Asm Inc REACTION CHAMBER
JP5256328B2 (ja) * 2010-10-28 2013-08-07 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5466670B2 (ja) * 2010-10-28 2014-04-09 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5278469B2 (ja) * 2011-03-03 2013-09-04 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
US20140363903A1 (en) * 2013-06-10 2014-12-11 Tokyo Ohta Kogyo Co., Ltd. Substrate treating apparatus and method of treating substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897337A (en) * 1983-01-19 1990-01-30 Tokyo Shibaura Denki Kabushiki Kaisha Method and apparatus for forming resist pattern
JPH0772351B2 (ja) * 1986-12-01 1995-08-02 株式会社日立製作所 金属薄膜選択成長方法
JPS63306623A (ja) * 1987-06-08 1988-12-14 Rohm Co Ltd 半導体装置のシンタリング方法
JPS6447026A (en) * 1987-08-18 1989-02-21 Fujitsu Ltd Formation of multilayer resist pattern
JPH0193129A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 化学気相成長装置
JPH02101468A (ja) * 1988-10-11 1990-04-13 Matsushita Electric Ind Co Ltd 微細パターン形成方法
JP2506451B2 (ja) * 1989-08-18 1996-06-12 富士通株式会社 化学気相成長装置及び化学気相成長法
JP2921889B2 (ja) * 1989-11-27 1999-07-19 株式会社東芝 半導体装置の製造方法
JPH045822A (ja) * 1990-04-23 1992-01-09 Sumitomo Electric Ind Ltd ランプアニール装置および方法
US5693691A (en) * 1995-08-21 1997-12-02 Brewer Science, Inc. Thermosetting anti-reflective coatings compositions
JPH10112437A (ja) * 1996-10-04 1998-04-28 Hitachi Ltd 半導体基板処理装置

Also Published As

Publication number Publication date
JPH10321493A (ja) 1998-12-04
US6143478A (en) 2000-11-07
US6514073B1 (en) 2003-02-04

Similar Documents

Publication Publication Date Title
JP3917237B2 (ja) レジスト膜形成方法
KR101006800B1 (ko) 기판의 처리막의 표면 거침을 개선하는 방법 및 기판 처리장치
US8851011B2 (en) Coating treatment method, coating treatment apparatus, and computer-readable storage medium
KR101332138B1 (ko) 도포 처리 방법, 도포 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP4328667B2 (ja) 基板の処理膜の表面荒れを改善する方法及び基板の処理装置
TWI625788B (zh) 基板處理方法、記憶媒體及加熱裝置
JP2004235468A (ja) 熱的処理方法および熱的処理装置
JP2007201037A (ja) 加熱処理装置、加熱処理方法、制御プログラムおよびコンピュータ読取可能な記憶媒体
JP6239466B2 (ja) 半導体装置の製造方法
US11065639B2 (en) Coating treatment method, computer storage medium and coating treatment apparatus
US6169274B1 (en) Heat treatment apparatus and method, detecting temperatures at plural positions each different in depth in holding plate, and estimating temperature of surface of plate corresponding to detected result
JP3457900B2 (ja) 基板熱処理装置及び基板熱処理方法
JP4624936B2 (ja) 基板の処理方法及びプログラム
JP2004134723A (ja) 半導体ウェハの熱処理装置および方法
JP4330787B2 (ja) 膜形成装置
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
JP2004235469A (ja) 熱的処理方法および熱的処理装置
US6238848B1 (en) Developing method and developing apparatus
JP3504822B2 (ja) 基板処理装置および基板処理用露光装置
JP3324974B2 (ja) 熱処理装置及び熱処理方法
JPH11345765A (ja) 半導体ウェ―ハ上のレジストをベ―キングするための装置
JPH11333355A (ja) 膜形成方法および基板処理装置
JP2005150696A (ja) 熱処理装置および熱処理方法
US20080199617A1 (en) Substrate processing method, substrate processing system, and storage medium
KR100640954B1 (ko) 반도체 제조용 베이킹 장치 및 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees