KR20080103913A - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR20080103913A
KR20080103913A KR1020080047857A KR20080047857A KR20080103913A KR 20080103913 A KR20080103913 A KR 20080103913A KR 1020080047857 A KR1020080047857 A KR 1020080047857A KR 20080047857 A KR20080047857 A KR 20080047857A KR 20080103913 A KR20080103913 A KR 20080103913A
Authority
KR
South Korea
Prior art keywords
metal plate
reducing member
stress reducing
stress
insulating substrate
Prior art date
Application number
KR1020080047857A
Other languages
English (en)
Inventor
쇼고 모리
아키코 구마노
Original Assignee
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도요다 지도숏키 filed Critical 가부시키가이샤 도요다 지도숏키
Publication of KR20080103913A publication Critical patent/KR20080103913A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

반도체 디바이스는 회로 기판을 포함한다. 회로 기판은 절연 기판, 절연 기판의 제1 측 상에 고정된 금속 회로, 절연 기판의 제2 측 상에 고정된 금속판을 구비한다. 반도체 디바이스는 금속 회로 상에 탑재된 반도체 소자, 금속판 상에 고정된 응력 감소 부재, 및 응력 감소 부재 상에 고정된 히트 싱크를 더 구비한다. 응력 감소 부재는 판형이며, 라운드형 코너들을 갖는다.
반도체 디바이스, 응력 감소 부재, 히트 싱크

Description

반도체 디바이스{SEMICONDUCTOR DEVICE}
본 발명은 전력 모듈과 같은 반도체 디바이스에 관한 것이다. 보다 상세하게, 본 발명은 절연 기판, 절연 기판의 제1 측 상에 고정된 제1 금속판, 및 절연 기판의 제2 측 상에 고정된 제2 금속판을 갖는 회로 기판을 포함하는 반도체 디바이스에 관한 것이다. 상기 반도체 디바이스는 제1 금속판 상에 탑재된 반도체 소자, 및 제2 금속판 상에 고정된 열 냉각 소자를 더 포함한다.
종래 반도체 디바이스에 있어서, 반도체 소자와 절연 기판 사이의 접합면에서, 반도체 소자와 절연 기판의 선형 팽창 계수의 차이로 인해 열 응력이 발생한다. 이 열 응력은 접합면의 중심으로부터의 거리에 비례하여 증가한다. 이 열 응력은 접합면에서 크랙을 야기하기 쉽고, 절연 기판과 히트 라디에이터 (heat radiator) 의 뒤틀림을 일으키기 쉽다. 이러한 크랙 또는 뒤틀림은 열 전달 성능을 약화시킨다.
일본 공개특허공보 제2004-153075호는 상기 문제에 대하여 제시된 해결책을 구현하는 전력 모듈을 개시한다. 도 5a에 나타낸 바와 같이, 전력 모듈은 절연 기판 (101), 절연 기판 (101) 의 제1 측 상에 고정된 열 발생 소자 (102), 절연 기 판 (101) 의 제2 측 상에 솔더링된 히트 라디에이터 (103), 및 스크류에 의해 히트 라디에이터 (103) 에 고정된 히트 싱크 (104) 를 포함한다. 히트 라디에이터 (103) 는 구리와 같은 높은 열 전도성을 갖는 재료로 형성된 한 쌍의 판형 히트 라디에이터 보디들 (103a) 를 구비한다. 히트 라디에이터 (103) 는 히트 라디에이터 보디들 (103a) 사이에 있는, 인바 (invar) 합금과 같은 저온 팽창 재료 (105) 를 더 구비한다.
일본 공개특허공보 제2006-294699호에는 히트 라디에이터 (120) 가 제시되어 있다. 도 5b에 나타낸 바와 같이, 히트 라디에이터 (120) 는 열 발생 소자 (122) 가 배치된 제1 측을 갖는 절연 기판 (121), 금속판 (124) 을 통하여 절연 기판 (121) 의 제2 측에 고정된 히트 싱크 (123) 를 포함한다. 절연 기판 (121) 과 히트 싱크 (123) 사이에, 응력 흡수 공간을 갖는 응력 완화 부재 (125) 가 있다. 응력 완화 부재 (125) 는 높은 열 전도성을 갖는 재료로 형성되고, 절연 기판 (121) 과 히트 싱크 (123) 양자에 금속-접합되어 있다. 응력 완화 부재 (125) 는 응력 완화 홀들 (126) 을 갖는다.
일본 공개특허공보 제2002-176127호는 전자 부품 (130) 및 전기 회로 디바이스를 위한 또 다른 냉각 구조를 개시한다. 도 5c에 나타낸 바와 같이, 전기 회로 디바이스는, 전자 부품 (130) 과 기판 (132) 사이의 전기 접속부 (131) 에 부가하여, 전자 부품 (130) 과 기판 (132) 사이에 열 전도성 금속층 (133) 을 구비한다. 금속층 (133) 은 금속층 (133) 의 중심에 대하여 3개 이상의 섹션들로 분리된다. 각각의 분리된 부분의 하나 이상의 측선은 화학 처리 (도금 처리) 에 의해 약간 라운딩된다. 이 경우, 화학 처리의 사용은 전기 회로 디바이스의 제조 시간을 현저하게 증가시킨다.
현재, 열 응력을 최소화하면서, 개선된 냉각 성능, 즉 반도체 소자로부터 히트 라디에이터로의 보다 우수한 열 전도성을 갖는 반도체 디바이스가 필요하다.
본 발명은 반도체 디바이스에 관한 것이다. 본 발명의 일 실시형태에 따라, 상기 반도체 디바이스는 회로 기판을 포함한다. 상기 회로 기판은 절연 기판, 상기 절연 기판의 제1 측 상에 고정된 제1 금속판, 및 상기 절연 기판의 제2 측 상에 고정된 제2 금속판을 구비한다. 상기 반도체 디바이스는 상기 제1 금속판 상에 탑재된 반도체 소자, 상기 제2 금속판 상에 고정된 응력 감소 부재, 및 상기 응력 감소 부재 상에 고정된 열 냉각 소자를 더 구비한다. 상기 응력 감소 부재는 판형이며, 적어도 하나의 라운드형 코너를 갖는다.
본 발명은 열 응력을 최소화하면서, 반도체 소자로부터 히트 라디에이터로의 보다 우수한 열 전도성을 갖는 반도체 디바이스를 얻을 수 있다.
본 발명은 명세서에서 그 전부가 요약되는 것은 아니다. 오히려, 본 발명의 다른 양태들 및 이점들은, 첨부 도면들과 함께 취해져, 본 발명의 원리를 예 시로서 설명하는 다음의 상세한 설명으로부터 명백해질 것이다.
신규한 본 발명의 특징들은 첨부된 청구범위의 특정성과 함께 설명된다. 본 발명은 첨부 도면과 함께 이하 실시형태의 설명을 참조하여, 본 발명의 목적 및 이점과 함께 가장 잘 이해될 수 있다.
이하, 도 1 내지 조 3을 참조하여, 본 발명의 일 실시형태에 따른 반도체 디바이스가 설명될 것이다.
도 2에 나타낸 바와 같이, 반도체 디바이스 (10) 는 회로 기판 (11), 회로 기판 (11) 상에 탑재된 반도체 소자 (12), 및 히트 싱크 (13) (즉, 열 냉각 소자) 를 구비한다. 회로 기판 (11) 은 판형 세라믹 기판 (14) (즉, 절연 기판), 세라믹 기판 (14) 의 제1 측 (14a) 상에 고정된 2개의 금속 회로들 (15) (즉, 제1 금속판), 및 세라믹 기판 (14) 의 제2 측 (14b) 상에 고정된 금속판 (16) (즉, 제2 금속판) 을 구비한다.
히트 싱크 (13) 는 금속판 (16) 과 응력 감소 부재 (20) 를 통하여 세라믹 기판 (14) 에 고정된다. 세라믹 기판 (14) 은 알루미늄 질화물, 알루미늄 산화물 또는 실리콘 질화물과 같은, 전기 절연 재료로 형성된다. 금속 회로들 (15), 금속판 (16), 및 히트 싱크 (13) 는 알루미늄, 알루미늄 합금 또는 구리와 같은 우수한 열 전도체로 형성된다.
도 1 및 도 2에 나타낸 바와 같이, 반도체 소자들 (12) 은 솔더층 (H) 을 통하여 금속 회로들 (15) 상에 탑재된다. 2개의 반도체 소자들 (12) 은 각각의 금속 회로 (15) 상에 탑재된다. 반도체 소자 (12) 는 절연 게이트 바이폴라 트 랜지스터 (Insulated Gate Bipolar Transistor; IGBT), 모스펫 (MOSFET), 또는 다이오드와 같은 전자 부품들이다.
도 2에 나타낸 바와 같이, 냉각제와 같은 유체의 흐름을 안내하기 위하여, 히트 싱크 (13) 의 내측에 통로들 (13a) 이 형성된다.
히트 싱크 (13) 와 금속판 (16) 사이에 응력 감소 부재 (20) 가 있다. 판형의 열 감소 부재 (20) 는 알루미늄과 같은 높은 열 전도성을 갖는 재료로 형성된다. 응력 감소 부재 (20) 의 제1 측 (20e) 은 금속 회로들 (15) 로의 반도체 소자들 (12) 의 접합면들 (12a) 과 대면한다. 제1 측 (20e) 의 전체가 금속판 (16) 에 납땜되고, 응력 감소 부재 (20) 의 제2 측 (20f) 의 전체가 히트 싱크 (13) 에 납땜된다. 회로 기판 (11) 과 히트 싱크 (13) 는 응력 감소 부재 (20) 를 통하여 접속되어, 반도체 소자 (12) 에 의해 발생된 열이 회로 기판 (11) 과 응력 감소 부재 (20) 를 통해 히트 싱크 (13) 에 전도된다.
다음으로, 응력 감소 부재 (20) 가 상세하게 설명될 것이다. 도 3a에서, 반도체 소자 (12), 세라믹 기판 (14), 및 금속판 (16) 은 이점 쇄선에 의해 도시된다. 응력 감소 부재 (20) 의 제1 측선 (20a) 및 제2 측선 (20b) 은 상하 방향에서 서로 대향하고, 응력 감소 부재 (20) 의 제3 측선 (20c) 및 제4 측선 (20d) 은 좌우 방향에서 서로 대향한다. 응력 감소 부재 (20) 의 주변 에지 부분은 측선들 (20a, 20b, 20c 및 20d) 및 4개의 코너들 (C) 에 의해 형성된다. 코너들 (C) 은 프레스 가공 (press working) 에 의해 라운딩된다. 각각의 코너 (C) 를 형성하는 2개의 측선들 (제1 측선 (20a) 과 제4 측선 (20d), 제2 측선 (20b) 과 제4 측선 (20d), 제2 측선 (20b) 과 제3 측선 (20c), 또는 제1 측선 (20a) 과 제3 측선 (20c) 중 하나) 은 아크 (arc) 에 의해 서로 연결된다.
이 실시형태에 있어서, 응력 감소 부재 (20) 는 일 측선이 30mm 인 정사각형의 형상이다. 응력 감소 부재 (20) 는 금속판 (16) 과 실질적으로 동일한 평면 형상 및 크기를 갖는다. 코너들 (C) 은, 바람직하게 3.5mm 내지 10mm (더욱 바람직하게 3.5mm 내지 5mm) 직경의 아크 형상으로 라운딩된다. 코너에서는 열 응력이 축적되기 쉽다. 이에 따라, 직경이 3.5mm 미만이면, 열 응력을 감소시키기에 불충분하다. 한편, 직경이 10mm 를 초과하면, 금속판 (16) 과 히트 싱크 (13) 로의 응력 감소 부재 (20) 의 각각의 접합면이 감소하여, 반도체 소자 (12) 에 의해 발생된 열을 금속판 (16) 으로부터 히트 싱크 (13) 로 전도하기에 불충분하다. 코너들 (C) 을 형성하는 선의 임의의 지점에 접선 (tangential line, M1) 이 묘화되면, 접선 (M1) 은 응력 감소 부재 (20) 를 통과하지 않는다는 것을 알 수 있다(도 3a 참조).
응력 감소 부재 (20) 는 납땜 필러 금속 (brazing filler metal) 에 의해 금속판 (16) 과 히트 싱크 (13) 에 납땜된다. 납땜 필러 금속은 응력 감소 부재 (20) 와 동일한 평탄한 형상을 갖는 시트 형상이다. 즉, 납땜 필러 금속의 코너들이 라운딩된다.
응력 감소 부재 (20) 의 코너들 (C) 이외의 주변 에지 부분은 금속판 (16) 의 주변 에지 부분과 합치된다. 도 3b에 나타낸 바와 같이, 수평 방향에 있어서, 코너들 (C) 은 금속판 (16) 의 코너들 (16a) 보다 더 안쪽에 배치된다. 각 각의 코너 (C) 및 대응 코너 (16a) 는 회로 기판 (11) 의 두께 방향에서 함께 단차 구조를 형성한다. 각각의 코너 (C) 는 금속판 (16) 바로 아래, 그리고 히트 싱크 (13) 바로 위에 있다. 이에 따라, 금속판 (16), 히트 싱크 (13), 및 코너들 (C) 에 의해 응력 감소 공간 (S) 이 형성된다.
도 3a에 나타낸 바와 같이, 선 (L1) 은 제1 측선 (20a) 과 제2 측선 (20b) 의 각 중심점을 통과한다. 선 (L2) 은 제3 측선 (20c) 과 제4 측선 (20d) 의 각 중심점을 통과한다. 제1 측선 (20a) 과 제3 측선 (20c) 사이에 형성된 코너 (C) 는, 제2 측선 (20b) 과 제3 측선 (20c) 사이에 형성된 코너 (C) 와 선 (L2) 에 대하여 대칭이다. 제1 측선 (20a) 과 제4 측선 (20d) 사이에 형성된 코너 (C) 는, 제2 측선 (20b) 과 제4 측선 (20d) 사이에 형성된 코너 (C) 와 선 (L2) 에 대하여 대칭이다. 제1 측선 (20a) 과 제3 측선 (20c) 사이에 형성된 코너 (C) 는, 제1 측선 (20a) 과 제4 측선 (20d) 사이에 형성된 코너 (C) 와 선 (L1) 에 대하여 대칭이다. 제2 측선 (20b) 과 제3 측선 (20c) 사이에 형성된 코너 (C) 는, 제2 측선 (20b) 과 제4 측선 (20d) 사이에 형성된 코너 (C) 와 선 (L1) 에 대하여 대칭이다.
선들 (L3 및 L4) 은 각각 응력 감소 부재 (20) 의 2개의 코너들 (C) 을 통과하는 대각선을 나타낸다. 제1 측선 (20a) 과 제4 측선 (20d) 사이에 형성된 코너 (C) 는, 제2 측선 (20b) 과 제3 측선 (20c) 사이에 형성된 코너 (C) 와 선 (L3) 에 대하여 대칭이다. 제1 측선 (20a) 과 제3 측선 (20c) 사이에 형성된 코너 (C) 는, 제2 측선 (20b) 과 제4 측선 (20d) 사이에 형성된 코너 (C) 와 선 (L4) 에 대하여 대칭이다.
상술한 반도체 디바이스 (10) 가, 예를 들어, 차량 모터에 제공된 전력 제어용 제어 회로에 적용되는 경우, 반도체 디바이스 (10) 는 차량 구동 조건에 따라 전력을 제어한다. 이 경우, 반도체 소자 (12) 에 의해 발생된 열은, 금속 회로 (15), 세라믹 기판 (14), 금속판 (16), 및 응력 감소 부재 (20) 를 통해 히트 싱크 (13) 로 전도된다. 히트 싱크 (13) 로 전도된 열은, 히트 싱크 (13) 내의 통로 (13a) 를 통해 흐르는 유체에 의해 제거된다. 즉, 히트 싱크 (13) 는 유체에 의해 냉각된다. 이에 따라, 열이 충분히 제거되고, 반도체 소자 (12) 가 냉각된다.
열이 히트 싱크 (13) 로 전도됨에 따라, 세라믹 기판 (14) 과 히트 싱크 (13) 의 온도가 상승하게 되어, 세라믹 기판 (14) 과 히트 싱크 (13) 양자의 열 팽창이 발생하게 된다. 한편, 반도체 소자 (12) 가 열 발생을 중단하는 경우, 세라믹 기판 (14) 과 히트 싱크 (13) 의 온도가 감소하게 되어, 세라믹 기판 (14) 과 히트 싱크 (13) 양자의 열 수축이 발생하게 된다. 열 팽창 및 열 수축 시, 세라믹 기판 (14) 과 히트 싱크 (13) 의 선형 팽창 계수의 차이로부터 열 응력이 발생한다. 그러나, 응력 감소 부재 (20) 의 모든 코너들 (C) 이 라운딩되어, 코너들 (C) 에 작용하는 열 응력이 감소된다. 또한, 열 응력이 발생하는 경우, 코너들 (16a) 과 히트 싱크 (13) 사이에 형성된 응력 감소 공간 (S) 에서 응력 감소 부재 (20) 가 변형될 수도 있어 열 응력이 감소된다. 이에 따라, 응력 감소 부재 (20) 와 금속판 (16) 사이에서 뿐만 아니라, 응력 감소 부재 (20) 와 히트 싱 크 (13) 사이에서 크랙이 발생하는 것이 방지된다. 또한, 회로 기판 (11) 으로의 히트 싱크 (13) 의 접합면의 뒤틀림이 방지된다.
본 발명의 일 실시형태에 따라, 다음의 효과를 가져오는 것이 가능하다.
세라믹 기판 (14) 과 히트 싱크 (13) 의 선형 팽창 계수의 차이로부터 열 응력이 발생하더라도, 응력 감소 부재 (20) 가 응력 감소 공간 (S) 에서 변형될 수 있어, 열 응력이 감소된다. 또한, 코너들 (C) 이 라운딩되어, 일본 공개특허공보 제2006-294699호에 나타낸 바와 같은 예리한 코너 상에서의 열 응력에 비해, 열 응력이 더 감소된다. 이에 따라, 응력 감소 부재 (20) 와 금속판 (16) 사이에서 뿐만 아니라, 응력 감소 부재 (20) 와 히트 싱크 (13) 사이에서 크랙이 발생하는 것이 방지된다. 또한, 히트 싱크 (13) 상에서 뒤틀림이 발생하는 것도 방지된다.
코너들 (C) 은 높은 열 전도성을 갖는 재료를 가압함으로써 라운딩된다. 그래서, 응력 감소 부재 (20) 가 단시간 내에 쉽게 제조될 수 있다. 이에 따라, 반도체 디바이스 (10) 가 단시간 내에 제조될 수 있다. 코너들이 화학 처리에 의해 라운딩되는 경우 (예를 들어, 일본 공개특허공보 제2002-176127호 참조)에는, 상기 이익이 달성되지 않는다.
응력 감소 부재 (20) 의 제1 측 전체가 금속판 (16) 상에 고정되어, 응력 감소 부재 (20) 로부터 히트 싱크 (13) 로의 열 전도가 개선된다. 응력 감소 부재 (20) 가 금속판 (16) 상에 완전히 고정되지 않는 경우 (예를 들어, 응력 감소 부재 (125) 가 응력 완화 홀들 (126) 을 갖는 도 5b 참조) 에는, 상기 이익이 달성 되지 않는다.
응력 감소 부재 (20) 에 열 응력이 부가되는 경우, 응력 감소 부재 (20) 가 응력 감소 공간 (S) 내에서 변형될 수 있어, 열 응력이 감소될 수 있다.
응력 감소 부재 (20) 의 코너들 (C) 이외의 주변의 에지 부분은 금속판 (16) 의 주변 에지 부분과 합치된다. 그래서, 코너들 (C) 이 라운딩되어 금속판 (16) 으로부터 응력 감소 부재 (20) 로의 열 전도 면적이 감소되더라도, 금속판 (16) 으로부터 응력 감소 부재 (20) 로의 열 전도성이 감소되는 것이 방지된다.
각 코너 (C) 는 선 (L1, L2, L3 또는 L4) 중 하나에 대하여 대칭이다. 이에 따라, 열 응력이 응력 감소 부재 (20) 의 주변 에지 부분에 동일하게 분포된다. 즉, 응력 감소 부재 (20) 의 임의의 부분으로 열 응력이 집중되는 것이 방지된다.
또한, 다음의 대안의 구현예들이 본 발명에 포함된다.
바람직한 실시형태에 대한 대안의 실시형태에 있어서, 도 3a에 나타낸 바와 같이, 응력 감소 부재 (20) 의 일 측에 리세스들 또는 관통홀들 (22) 이 형성된다.
바람직한 실시형태에 대한 대안의 실시형태에 있어서, 응력 감소 부재 (20) 는 금속판 (16) 보다 더 작은 평탄한 형상을 갖는다. 즉, 응력 감소 부재 (20) 가 금속판 (16) 의 주변 에지 부분 내측에 배치된다.
바람직한 실시형태에 대한 또 다른 대안의 실시형태에 있어서, 코너 (C) 의 형상은 상술된 아크에 한정되지 않는다. 도 4에 나타낸 바와 같이, 응력 감소 부재 (20) 는 일직선으로 플레이닝 오프 (planning off) 하는 것에 의해 클리핑된 코너들 (20k) 을 갖는다. 또한, 코너 (C) 가 선 (L1, L2, L4 또는 L4) 중 하나에 대하여 대응하는 다른 코너 (C) 와 대칭일 필요는 없다. 간단히 말하면, 코너 (C) 가 금속판 (16) 의 코너들 (16a) 보다 더 둔각이기만 하면, 임의의 코너 (C) 가 라운드형 코너로서 채용된다.
바람직한 실시형태에 대한 또 다른 대안의 실시형태에 있어서, 1개, 2개 또는 3개의 코너들 (C) 만이 라운딩된다.
상술한 바람직한 실시형태에 있어서, 히트 싱크 (13) 를 통해 흐르는 유체로서 물이 채용된다. 그러나, 바람직한 실시형태에 대한 대안의 실시형태에 있어서, 또 다른 액체 또는 공기가 채용된다.
바람직한 실시형태에 대한 대안의 실시형태에 있어서, 비등 냉각식 (boiling cooled-type) 히트 싱크가 히트 라디에이터로서 채용된다.
바람직한 실시형태에 대한 또 다른 대안의 실시형태에 있어서, 1개 또는 3개 이상의 금속 회로들 (15) 이 회로 기판 (11) 상에 배치된다. 또한, 1개 또는 3개 이상의 반도체 소자들 (12) 이 회로 기판 (11) 상에 배치된다.
바람직한 실시형태에 대한 또 다른 대안의 실시형태에 있어서, 반도체 디바이스 (10) 는 차량의 제어 회로 이외에 적용될 수 있다.
이에 따라, 본 예시들 및 실시형태들은 예시적이고 한정적이지 않은 것으로 고려되어야 하며, 본 발명은 명세서에 제시된 상세들에 한정되지 않고 첨부된 청구범위의 범위 내에서 변형될 수 있다.
이 출원은 2007년 5월 25일에 출원된 일본 특허출원 제2007-139032호에 기초 한 외국 우선권 이익을 주장하며, 명세서에서 전부 설명되는 것처럼 그 전부가 명세서에서 참조로서 통합된다.
도 1은 본 발명의 일 실시형태에 따른 반도체 디바이스를 도시하는 평면도.
도 2는 도 1의 2-2 선에 따른 반도체 디바이스를 도시하는 단면도.
도 3a는 본 발명의 일 실시형태에 따른 반도체 디바이스의 응력 감소 부재를 도시하는 평면도.
도 3b는 도 3a의 3B-3B 선에 따른 반도체 디바이스의 응력 감소 부재의 단면도.
도 4는 본 발명의 대안의 실시형태를 도시하는 평면도.
도 5a는 종래 기술을 도시하는 단면도.
도 5b는 다른 종래 기술을 도시하는 단면도.
도 5c는 또 다른 종래 기술을 도시하는 단면도.
※ 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 디바이스 11 : 회로 기판
12 : 반도체 소자 13 : 히트 싱크
14 : 세라믹 기판 15 : 금속 회로
16 : 금속판 20 : 응력 감소 부재

Claims (9)

  1. 절연 기판, 상기 절연 기판의 제1 측 상에 고정된 제1 금속판, 및 상기 절연 기판의 제2 측 상에 고정된 제2 금속판을 포함하는 회로 기판;
    상기 제1 금속판 상에 탑재된 반도체 소자;
    상기 제2 금속판 상에 고정되고, 판형이며, 라운드형 코너를 갖는 응력 감소 부재; 및
    상기 응력 감소 부재 상에 고정된 열 냉각 소자를 포함하는, 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 응력 감소 부재는 높은 열 전도성을 갖는 재료로 형성된, 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 응력 감소 부재의 제1 측은 상기 제1 금속판으로의 상기 반도체 소자의 접합면과 대향하고, 상기 응력 감소 부재의 상기 제1 측의 전체가 상기 제2 금속판 상에 고정된, 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 응력 감소 부재의 상기 코너 및 상기 제2 금속판의 대응 코너는 상기 회로 기판의 두께 방향에서 함께 단차 구조를 형성하는, 반도체 디바이스.
  5. 제 4 항에 있어서,
    상기 응력 감소 부재의 상기 코너 이외의 주변 에지 부분은 상기 제2 금속판의 주변 에지 부분과 합치 (co-extensive) 되는, 반도체 디바이스.
  6. 제 1 항에 있어서,
    상기 응력 감소 부재의 제1 측은 상기 제1 금속판으로의 상기 반도체 소자의 접합면과 대향하고, 상기 응력 감소 부재의 상기 제1 측 상에 리세스가 형성된, 반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 응력 감소 부재는 4개의 측선들을 갖는 정사각형 형상이고,
    기준선이 제1 측선과, 대향하는 제2 측선의 각 중심점을 통과하고,
    상기 제1 측선과 제3 측선 사이에 형성된 라운드형 코너는 상기 제1 측선과 제4 측선 사이에 형성된 또 다른 라운드형 코너와, 상기 기준선에 대하여 대칭인, 반도체 디바이스.
  8. 제 1 항에 있어서,
    상기 응력 감소 부재는 4개의 측선들을 갖는 정사각형 형상이고,
    제1 측선과, 인접하는 제4 측선 사이에 형성된 라운드형 코너는, 제2 측선과 제3 측선 사이에 형성된 또 다른 라운드형 코너와, 나머지 2개의 코너들을 연결하는 대각선에 대하여 대칭인, 반도체 디바이스.
  9. 프레스 가공에 의해 응력 감소 부재의 코너를 라운딩하는 단계;
    절연 기판의 제1 측 상에 제1 금속판을 고정하는 단계;
    상기 절연 기판의 제2 측 상에 제2 금속판을 고정하는 단계;
    상기 제1 금속판 상에 반도체 소자를 탑재하는 단계;
    상기 제2 금속판 상에 상기 응력 감소 부재를 고정하는 단계; 및
    상기 응력 감소 부재 상에 열 냉각 소자를 고정하는 단계를 포함하고,
    상기 응력 감소 부재는 판형이며, 높은 열 전도성을 갖는 재료로 형성된, 반도체 디바이스의 제조 방법.
KR1020080047857A 2007-05-25 2008-05-23 반도체 디바이스 KR20080103913A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007139032A JP4867793B2 (ja) 2007-05-25 2007-05-25 半導体装置
JPJP-P-2007-00139032 2007-05-25

Publications (1)

Publication Number Publication Date
KR20080103913A true KR20080103913A (ko) 2008-11-28

Family

ID=39686414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047857A KR20080103913A (ko) 2007-05-25 2008-05-23 반도체 디바이스

Country Status (5)

Country Link
US (1) US7813135B2 (ko)
EP (1) EP1995775B1 (ko)
JP (1) JP4867793B2 (ko)
KR (1) KR20080103913A (ko)
CN (1) CN101312183B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
JP5163199B2 (ja) * 2008-03-17 2013-03-13 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP5546889B2 (ja) 2010-02-09 2014-07-09 日本電産エレシス株式会社 電子部品ユニット及びその製造方法
JP5525856B2 (ja) * 2010-02-24 2014-06-18 株式会社豊田中央研究所 半導体モジュール
JP5565147B2 (ja) * 2010-06-30 2014-08-06 株式会社デンソー 半導体モジュールの製造方法
JP5349572B2 (ja) * 2011-04-18 2013-11-20 株式会社豊田自動織機 放熱装置及び放熱装置の製造方法
JP2013026279A (ja) * 2011-07-15 2013-02-04 Showa Denko Kk 絶縁積層材、パワーモジュール用ベースおよびパワーモジュール
US9466548B2 (en) 2012-02-22 2016-10-11 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US8940618B2 (en) * 2012-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cutting semiconductor wafers
JP2014011435A (ja) * 2012-07-03 2014-01-20 Nippon Steel & Sumikin Electronics Devices Inc セラミック複合基板
EP2911193A4 (en) * 2012-10-16 2016-06-15 Fuji Electric Co Ltd COOLING STRUCTURE AND HEAT-GENERATING BODY
US8872328B2 (en) 2012-12-19 2014-10-28 General Electric Company Integrated power module package
US9470720B2 (en) 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9313874B2 (en) * 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US10013033B2 (en) 2013-06-19 2018-07-03 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9867282B2 (en) * 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
JP6278516B2 (ja) * 2014-05-28 2018-02-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
DE112015005654T5 (de) 2014-12-18 2017-08-31 Mitsubishi Electric Corporation Isolierte Leiterplatte, Leistungsmodul und Leistungseinheit
JP7039917B2 (ja) * 2017-10-06 2022-03-23 富士電機株式会社 冷却器
DE102018205243A1 (de) * 2018-04-09 2019-10-10 Zf Friedrichshafen Ag Elektronikmodul zur Leistungssteuerung und Verfahren zum Herstellen eines Elektronikmoduls zur Leistungssteuerung
EP3588524B1 (en) 2018-06-28 2020-08-05 Black & Decker Inc. Electronic switch module with an integrated flyback diode
US10490482B1 (en) * 2018-12-05 2019-11-26 Toyota Motor Engineering & Manufacturing North America, Inc. Cooling devices including jet cooling with an intermediate mesh and methods for using the same
CN111465169A (zh) * 2020-03-25 2020-07-28 万安裕维电子有限公司 一种防翘曲pcb板
CN113223410A (zh) * 2021-04-27 2021-08-06 武汉华星光电半导体显示技术有限公司 显示面板及电子设备

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765567B2 (ja) * 1986-04-09 1995-07-19 株式会社豊田自動織機製作所 揺動斜板型圧縮機におけるクランク室圧力の制御機構
JPS6459986A (en) * 1987-08-31 1989-03-07 Toshiba Corp Ceramic circuit board
JP2699517B2 (ja) * 1988-02-24 1998-01-19 モトローラ・インコーポレーテッド 丸形またはテーパ状エッジおよびコーナーを有する半導体デバイス
DE4004844C1 (de) 1990-02-16 1991-01-03 Abb Ixys Semiconductor Gmbh Verfahren zur Herstellung einer strukturierten Kupfermetallisierung auf einem Keramiksubstrat
JPH0529509A (ja) * 1991-07-23 1993-02-05 Toshiba Corp 半導体用基板
JPH05166969A (ja) 1991-10-14 1993-07-02 Fuji Electric Co Ltd 半導体装置
JP2629635B2 (ja) * 1995-02-23 1997-07-09 日本電気株式会社 放熱用金属板付半導体装置
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
EP0789397B1 (en) * 1996-02-07 2004-05-06 Hitachi, Ltd. Circuit board and semiconductor device using the circuit board
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JPH1117081A (ja) 1997-06-19 1999-01-22 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP3651389B2 (ja) 2000-12-06 2005-05-25 株式会社日立製作所 電子部品の冷却構造およびこの冷却構造を有する電子回路装置
JP2002198468A (ja) 2000-12-26 2002-07-12 Sumitomo Metal Electronics Devices Inc 半導体モジュール
JP4969738B2 (ja) 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
JP3726759B2 (ja) 2002-02-18 2005-12-14 株式会社豊田自動織機 容量可変型圧縮機の制御装置
JP2003289191A (ja) * 2002-03-28 2003-10-10 Denso Corp 電子制御装置
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP2004153075A (ja) 2002-10-31 2004-05-27 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
JP2004327648A (ja) 2003-04-24 2004-11-18 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
JP4276881B2 (ja) 2003-04-30 2009-06-10 日本圧着端子製造株式会社 多層プリント配線板の接続構造
JP2005009422A (ja) 2003-06-19 2005-01-13 Toyota Industries Corp 容量可変型圧縮機の容量制御機構
JP2005032833A (ja) * 2003-07-08 2005-02-03 Toshiba Corp モジュール型半導体装置
JP2006240955A (ja) 2005-03-07 2006-09-14 Denki Kagaku Kogyo Kk セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP2006351988A (ja) * 2005-06-20 2006-12-28 Denki Kagaku Kogyo Kk セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
US7195145B2 (en) * 2005-07-13 2007-03-27 Motorola, Inc. Electrical circuit apparatus and method for assembling same
JP2007139032A (ja) 2005-11-16 2007-06-07 Ogura Clutch Co Ltd 電磁連結装置
JP4759384B2 (ja) * 2005-12-20 2011-08-31 昭和電工株式会社 半導体モジュール
DE102006014609B4 (de) * 2006-03-29 2021-03-18 Infineon Technologies Ag Halbleiterbauelementeträger
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
JP4945319B2 (ja) * 2007-05-25 2012-06-06 昭和電工株式会社 半導体装置
JP2008294279A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置

Also Published As

Publication number Publication date
US7813135B2 (en) 2010-10-12
JP4867793B2 (ja) 2012-02-01
EP1995775A2 (en) 2008-11-26
EP1995775B1 (en) 2015-11-04
EP1995775A3 (en) 2010-01-13
CN101312183B (zh) 2011-05-18
CN101312183A (zh) 2008-11-26
JP2008294284A (ja) 2008-12-04
US20080291636A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
KR20080103913A (ko) 반도체 디바이스
KR100993754B1 (ko) 반도체 디바이스
KR101215695B1 (ko) 방열 장치 및 파워 모듈
US7019395B2 (en) Double-sided cooling type semiconductor module
US20080290499A1 (en) Semiconductor device
CN110047807B (zh) 半导体装置
WO2013088864A1 (ja) 半導体装置
JP2006190798A (ja) 半導体装置
KR20140056071A (ko) 반도체 장치
KR101461329B1 (ko) 반도체 유닛
KR20080103931A (ko) 반도체 디바이스
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP7070661B2 (ja) 半導体装置
JP2008294281A (ja) 半導体装置及び半導体装置の製造方法
JP4968150B2 (ja) 半導体素子冷却装置
JP4535004B2 (ja) 両面冷却型半導体装置
JP7013698B2 (ja) 半導体モジュール
JP4992302B2 (ja) パワー半導体モジュール
JP4573467B2 (ja) パワー半導体装置
JP6314726B2 (ja) 半導体モジュール
KR100260045B1 (ko) 전력 반도체 모듈의 방열판 구조
JP7306294B2 (ja) 半導体モジュール
WO2024085003A1 (ja) 半導体装置の冷却構造体
JP5614362B2 (ja) パワーモジュールの冷却器への固定方法
JP2010087110A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101117

Effective date: 20110622