KR100993754B1 - 반도체 디바이스 - Google Patents

반도체 디바이스 Download PDF

Info

Publication number
KR100993754B1
KR100993754B1 KR1020080047986A KR20080047986A KR100993754B1 KR 100993754 B1 KR100993754 B1 KR 100993754B1 KR 1020080047986 A KR1020080047986 A KR 1020080047986A KR 20080047986 A KR20080047986 A KR 20080047986A KR 100993754 B1 KR100993754 B1 KR 100993754B1
Authority
KR
South Korea
Prior art keywords
recesses
stress relaxation
metal plate
heat
heat sink
Prior art date
Application number
KR1020080047986A
Other languages
English (en)
Other versions
KR20080103920A (ko
Inventor
쇼고 모리
게이지 도
시노부 다무라
시노부 야마우치
Original Assignee
쇼와 덴코 가부시키가이샤
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤, 가부시키가이샤 도요다 지도숏키 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080103920A publication Critical patent/KR20080103920A/ko
Application granted granted Critical
Publication of KR100993754B1 publication Critical patent/KR100993754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

회로 기판, 반도체 소자, 히트 싱크 및 응력 완화 부재를 포함하는 반도체 디바이스가 개시된다. 회로 기판은 절연 기판, 절연 기판의 일 측에 접합된 금속 회로, 절연 기판의 다른 측에 접합된 금속판을 포함한다. 반도체 소자는 금속 회로에 접합된다. 히트 싱크는 반도체 소자에서 발생된 열을 방사한다. 응력 완화 부재는 열에 의해 히트 싱크를 금속판에 접합한다. 응력 완화 부재는 높은 열 전도성을 갖는 재료로 형성된다. 응력 완화 부재는 리세스들을 포함하며, 이 리세스들은 응력 완화 부재의 주변 부분으로부터 안쪽으로 만곡하여, 응력 완화 부재의 주변 부분에 응력 완화 공간들을 형성한다.
응력 완화 부재, 응력 완화 공간, 리세스, 히트 싱크, 반도체 소자

Description

반도체 디바이스{SEMICONDUCTOR DEVICE}
본 발명은 양측에 제1 금속판과 제2 금속판이 접합된 절연 기판을 포함하는 회로 기판, 제1 금속판에 접합된 반도체 소자, 및 접합 부재를 통해 제2 금속판에 열에 의해 접합된 방열 디바이스를 구비한 반도체 디바이스에 관한 것이다.
일반적으로, 반도체 디바이스인, 전력 모듈의 회로 기판은 알루미늄 질화물로 형성된 절연 기판을 포함한다. 절연 기판의 양측에 제1 및 제2 금속판이 각각 접합된다. 반도체 소자는 제1 금속 판에 열에 의해 접합되고, 방열 디바이스는 제2 금속판에 열에 의해 접합된다. 방열 디바이스는 반도체 소자에 의해 발생된 열을 방사한다. 그러한 전력 모듈에 있어서의 방열 디바이스는 연장된 시간 주기 동안 방열 성능을 유지하는 것이 요구된다. 그러나, 전력 모듈의 사용 조건에 따라, 절연 기판과 방열 디바이스 사이의 선형 팽창 계수 차이에 의해 방열 디바이스에서 열 응력이 발생된다. 그 결과, 절연 기판 내에서, 또는 절연 기판과 방열 디바이스 사이의 접합 부분에서 크랙이 발생할 수도 있고, 절연 기판에 접합된 방열 디바이스의 접합부에서 뒤틀림 (warp) 이 발생될 수도 있다.
일본 공개특허 공보 제2004-153075호는 이러한 문제를 해결하는 전력 모듈을 개시한다. 상기 공보의 전력 모듈은 절연 기판, 라디에이터, 및 히트 싱크 (heat sink) 를 포함한다. 가열 소자 (반도체 소자) 는 절연 기판의 일 측에 탑재되고, 라디에이터가 절연 기판의 다른 측에 솔더링된다. 히트 싱크는 스크류에 의해 라디에이터에 고정된다. 라디에이터는 알루미늄 및 구리와 같은 높은 열 전도성을 갖는 재료와 인바 (invar) 합금과 같은 낮은 열 팽창 재료로 형성된 한 쌍의 판형 라디에이터 메인 보디를 포함한다. 한 쌍의 라디에이터 메인 몸체는 낮은 열 팽창 재료들을 샌드위치한다. 그러나, 상기 공보의 전력 모듈에 있어서, 히트 싱크가 스크류에 의해 라디에이터에 접합되기 때문에, 히트 싱크와 라디에이터 사이의 열 전도성이 높지 않다. 그 결과, 가열 소자에서 발생된 열이 효율적으로 방사되지 않는다.
일본 공개특허 공보 제2006-294699호는 가열 소자 (반도체 소자) 에서 발생된 열을 효율적으로 방사하는 반도체 디바이스의 방열 디바이스를 개시한다. 상기 공보의 방열 디바이스는 절연 기판과 히트 싱크를 포함한다. 가열 소자는 절연 기판의 일 측에 탑재되고, 금속층과 히트 싱크는 절연 기판의 다른 측에 접합된다. 응력 완화 부재가 절연 기판과 히트 싱크 사이에 배치된다. 응력 완화 부재는 높은 열 전도성을 갖는 재료로 형성되며 응력 흡수 공간을 갖는다. 응력 완화 부재는 절연 기판과 히트 싱크에 접합된 금속 조인트를 갖는다. 그래서, 절연 기판과 히트 싱크 사이의 열 전도성이 높다. 그 결과, 가열 소자에서 발생된 열을 방사하는 방열 성능이 개선된다.
최근, 가열 소자 (반도체 소자) 에서 발생된 열에 의해 야기되는 열 응력을 감소시키면서 가열 소자로부터 방열 디바이스로의 열 전도성을 더 개선하는 것이 요구되고 있다.
따라서, 본 발명의 목적은 반도체 소자로부터 방열 디바이스로의 열 전도성을 개선하면서, 보다 우수한 응력 완화 기능을 갖는 반도체 디바이스를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 양태에 따라, 회로 기판, 반도체 소자, 방열 디바이스, 및 접합 부재를 구비하는 반도체 디바이스가 제공된다. 회로 기판은 절연 기판, 절연 기판의 일 측에 접합된 제1 금속판, 및 절연 기판의 다른 측에 접합된 제2 금속판을 포함한다. 반도체 소자는 제1 금속판에 접합된다. 방열 디바이스는 반도체 소자에 의해 발생된 열을 방사한다. 접합 부재는 방열 디바이스를 열에 의해 제2 금속판에 접합한다. 접합 부재는 높은 열 전도성을 갖는 재료로 형성되며 리세스들을 포함하고, 이 리세스들은 접합 부재의 주변 부분으로부터 안쪽으로 만곡하여, 그 주변 부분에 응력 완화 공간들을 형성한다.
본 발명은 반도체 소자로부터 방열 디바이스로의 열 전도성을 개선하면서, 보다 우수한 응력 완화 기능을 갖는 반도체 디바이스를 얻을 수 있다.
본 발명의 다른 양태들 및 이점들은, 첨부 도면들과 함께 취해져, 본 발명의 원리를 예시로서 설명하는 다음의 상세한 설명으로부터 명백해질 것이다.
본 발명은 첨부 도면과 함께 이하의 현 바람직한 실시형태의 설명을 참조하여, 본 발명의 목적 및 이점과 함께 가장 잘 이해될 수 있다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시형태에 따른 반도체 디바이스 (10) 가 설명된다. 반도체 디바이스 (10) 는, 예를 들어, 차량에 장착되며, 차량의 동작 상태에 따라 차량에 장착된 전기 모터에 제공되는 전력을 제어하기 위한 제어 디바이스에 적용된다. 각각의 도 1 내지 도 3은 반도체 디바이스 (10) 의 구조를 개략적으로 나타낸다. 설명을 위해, 일부 소자들의 크기는 과장되어 있다. 즉, 도면에서 반도체 디바이스 (10) 의 일부 소자들의 폭, 길이, 및 두께의 비율은 스케일되지 않는다.
도 2에 나타낸 바와 같이, 반도체 디바이스 (10) 는 회로 기판 (11), 반도체 소자 (12), 및 방열 디바이스로서 기능하는 히트 싱크 (13) 를 포함한다. 반도체 소자 (12) 는 회로 기판 (11) 에 접합 (솔더링) 된다. 히트 싱크 (13) 는 회로 기판 (11) 에 열에 의해 접합된다. 회로 기판 (11) 은 제1 표면 (14a) 과 제1 표면 (14a) 반대쪽의 제2 표면 (14b) 을 갖는 직사각형의 판형 세라믹 기판 (14) (절연 기판) 을 구비한다. 또한, 회로 기판 (11) 은 제1 표면 (14a) 에 접합된 금속 회로 (제1 금속판) (15) 와 제2 표면 (14b)에 접합된 금속판 (제2 금속판)(16) 을 포함한다.
세라믹 기판 (14) 은, 예를 들어, 알루미늄 질화물, 알루미나, 또는 실리콘 질화물로 형성된다. 금속 회로 (15) 및 금속판 (16) 은 알루미늄계 금속으로 형성된다. 히트 싱크 (13) 는 알루미늄계 금속으로 형성된다. 알류미늄계 금속은 순수 알류미늄 또는 알루미늄 함금을 칭한다. 금속 회로 (15), 금속판 (16), 및 히트 싱크 (13) 는 알루미늄계 금속 이외에, 구리, 구리 합금 등과 같은 높은 열 전도성을 갖는 재료로 형성될 수도 있다.
도 1에 나타낸 바와 같이, 반도체 소자 (12) 는 위에서 볼 때 직사각형이다. 반도체 소자 (12) 는 금속 회로 (15) 에 대향하는 접합부 (12a) 를 갖는다. 접합부 (12a) 는 솔더층 (H, 도 2 참조) 에 의해 금속 회로 (15) 에 접합된다. 반도체 소자 (12) 는 금속 회로 (15) 를 통해 세라믹 기판 (14) 의 제1 표면 (14a) 에 열에 의해 접합된다. 하나의 반도체 소자 (12) 는 하나의 금속 회로 (15) 에 접합된다. 반도체 소자 (12) 는 절연된 게이트 바이폴라 트랜지스터 (Insulated Gate Bipolar Transistor; IGBT), 모스펫 (MOSFET) 또는 다이오드 중 하나이다.
도 2에 나타낸 바와 같이, 히트 싱크 (13) 는 유체 (예를 들어, 냉각수) 가 흐르는 통로 (13a) 를 포함한다. 히트 싱크 (13) 와 회로 기판 (11) 의 금속 판 (16) 사이에 응력 완화 부재 (20) 가 제공된다. 응력 완화 부재 (20) 는 회로 기판 (11) 과 히트 싱크 (13) 사이에서 접합 부분을 형성하는 접합 부재로서 기능한다. 응력 완화 부재 (20) 는 알루미늄과 같은 높은 열 전도성을 갖는 재료로 형성된다. 도 3에 나타낸 바와 같이, 응력 완화 부재 (20) 는 위에서 볼 때 실질적으로 직사각형의 평판형으로 형상화된다. 반도체 소자 (12) 의 접합부 (12a) 에 대향하는 응력 완화 부재 (20) 의 제1 표면 (20e) 은 납땜 재료에 의해 금속판 (16) 에 완전히 납땜되어 있고, 제1 표면 (20e) 반대쪽의 제2 표면 (20f) 은 납땜 재료에 의해 히트 싱크 (13) 에 완전히 납땜되어 있다. 즉, 납땜 재료로 이루어진 접합 부분 (미도시) 은 응력 완화 부재 (20) 와 금속판 (16) 사이 및 응력 완화 부재 (20) 와 히트 싱크 (13) 사이에 형성된다. 이에 따라, 회로 기판 (11) 과 히트 싱크 (13) 가 응력 완화 부재 (20) 를 통해 서로 열에 의해 커플링된다. 반도체 소자 (12) 에서 발생된 열은 회로 기판 (11) 과 응력 완화 부재 (20) 를 통해 히트 싱크 (13) 로 전도된다.
다음으로, 응력 완화 부재 (20) 의 구조가 상세하게 설명될 것이다. 도 3은 반도체 디바이스 (10) 의 평면도이다. 도 3에 있어서, 응력 완화 부재 (20) 의 설명을 용이하게 하기 위하여, 회로 기판 (11) 과 반도체 소자 (12) 는 체인 이중 대시선들에 의해 도시된다. 또한, 도 3에 나타낸 바와 같이, 응력 완화 부재 (20) 는, 서로 대향하는 상부측 에지와 하부측 에지인 제1 측면 에지 (20a) 와 제2 측면 에지 (20b), 및 서로 대향하는 좌측 에지와 우측 에지인 제3 측면 에지 (20c) 와 제4 측면 에지 (20d) 를 갖는다. 제1 내지 제4 측면 에지들 (20a 내지 20d) 과 4개의 코너들 (C) 은 응력 완화 부재 (20) 의 주변 부분을 형성한다. 응력 완화 부재 (20) 의 안쪽으로 만곡하는 리세스들 (21) 이 4개의 코너들 (C) 에 형성된다. 제1 내지 제4 측면 에지들 (20a 내지 20d) 의 각각은, 응력 완화 부재 (20) 의 안쪽으로 만곡하는 2 개의 리세스들 (21) 을 갖는다.
즉, 다수의 리세스들 (21) 이 응력 완화 부재 (20) 의 주변 부분에 형성된다. 코너들 (C) 에 형성된 리세스들 (21) 은, 각각의 리세스들 (21) 이 위에서 볼때 부채꼴 형상을 갖도록, 직사각형의 높은 열 전도성 재료를 노칭 (notching) 함으로써 형성된다. 제1 내지 제4 측면 에지들 (20a 내지 20d) 에 형성된 리세스들 (21) 은, 각각의 리세스들 (21) 이, 위에서 볼 때 반원 형상을 갖도록, 높은 열 전도성 재료를 노칭함으로써 형성된다. 리세스들 (21) 은 응력 완화 부재 (20) 를 형성하는 높은 열 전도성 재료를, 응력 완화 부재 (20) 의 두께 방향을 따라 펀칭함으로써 형성된다.
본 실시형태에 있어서, 응력 완화 부재 (20) 는 4 중 회전 대칭을 갖는 정사각형이다. 제1 내지 제4 측면 에지들 (20a 내지 20d) 의 길이는 30mm 이다. 금속판 (16) 의 평면 형상은 리세스들 (21) 을 제외한 응력 완화 부재 (20) 의 평면 형상과 동일하고, 응력 완화 부재 (20) 와 금속판 (16) 은 동일한 크기를 갖는다. 응력 완화 부재 (20) 의 제1 내지 제 4 측면 에지들 (20a 내지 20d) 에 형성된 리세스들 (21) 은, 2.5 내지 3.5mm 의 직경을 갖는 원의 절반인, 반원 형상을 갖는다. 코너들 (C) 에 형성된 리세스들 (21) 은, 2.5 내지 3.5mm 의 직경을 갖는 원의 1/4 인, 부채꼴 형상을 갖는다. 리세스들 (21) 의 직경이 2.5mm 미만이면, 리세스들 (21) 의 응력 완화 기능이 억제되므로, 바람직하지 않다. 리세스들 (21) 의 직경이 3.5mm 를 초과하면, 응력 완화 부재 (20) 의 크기가 지나치게 감소되므로, 바람직하지 않다. 즉, 리세스들 (21) 의 직경의 직경이 3.5mm 를 초과하면, 응력 완화 부재 (20) 의 제1 표면 (20e) 의 면적이 감소된다. 그 결과, 회로 기판 (11) (금속판 (16)) 으로의 응력 완화 부재 (20) 의 접합 면적이 너무 작아지게 된다. 또한, 응력 완화 부재 (20) 의 제2 표면 (20f) 의 면적이 감소됨으로써, 히트 싱크 (13) 로의 응력 완화 부재 (20) 의 접합 면적을 과도하게 감소시킨다. 그 결과, 반도체 소자 (12) 에서 발생된 열을 전도하는, 응력 완화 부재 (20) 의 전도 면적이 과도하게 감소되며, 이는 히트 싱크 (13) 로의 열 전도를 방해한다.
각각의 리세스들 (21) 을 정의하는 높은 열 전도성 재료의 섹션의 등고선 상의 임의의 지점을 통하여 연장하는 접선 (M) 은 응력 완화 부재 (20) 를 통과한다. 이는 리세스들 (21) 이 높은 열 전도성 재료를 그 에지로부터 안쪽으로 노칭함으로써 형성되기 때문이다. 리세스들 (21) 이 형성되기 이전의 높은 열 전도성 재료의 평면 형상은 금속판 (16) 의 평면 형상과 동일하다. 이에 따라, 리세스들 (21) 이외의 응력 완화 부재 (20) 의 측면 에지들 (20a 내지 20d) 은 금속판 (16) 의 측면 에지와 매칭한다. 따라서, 도 2에 나타낸 바와 같이, 응력 완화 부재 (20) 의 리세스들 (21) 은 금속판 (16) 바로 아래 및 히트 싱크 (13) 바로 위에 배치된다. 그리하여, 리세스들 (21) 은 금속판 (16) 과 히트 싱크 (13) 사이에 응력 완화 공간 (S) 을 형성한다.
도 3에 나타낸 바와 같이, 응력 완화 부재 (20) 의 제1 측면 에지 (20a) 와 제2 측면 에지 (20b) 사이의 거리를 이등분하는 가상선이, 응력 완화 부재 (20) 의 소정의 기준 위치로서 작용하는 기준선 (L2) 이 되도록 가정된다. 제1 측면 에지 (20a) 상에 형성된 2개의 리세스들 (21) 과 제2 측면 에지 (20b) 상에 형성된 2 개의 리세스들 (21) 은, 기준선 (L2) 에 대하여 대칭이 되도록 배열된다. 또한, 제3 측면 에지 (20c) 와 제4 측면 에지 (20d) 사이의 거리를 이등분하는 가상선이, 응력 완화 부재 (20) 의 소정의 기준 위치로서 작용하는, 기준선 (L1) 이 되도록 가정된다. 제3 측면 에지 (20c) 상에 형성된 2개의 리세스들 (21) 과 제4 측면 에지 (20d) 상에 형성된 2개의 리세스들 (21) 은 기준선 (L1) 에 대하여 대칭이 되도록 배열된다. 각각의 제1 및 제2 측면 에지들 (20a, 20b) 상에 형성된 2개의 리세스들은 기준선 (L1) 에 대하여 대칭이다. 각각의 제3 및 제4 측면 에지들 (20c, 20d) 상에 형성된 2개의 리세스들은 기준선 (L2) 에 대하여 대칭이다.
또한, 응력 완화 부재 (20) 상의 기준선들 (L1, L2) 의 교차점은, 응력 완화 부재 (20) 의 소정의 기준 위치로서 작용하는 기준점 (P) 으로 가정된다. 제1 측면 에지 (20a) 상에 형성된 리세스들 (21) 과 제2 측면 에지 (20b) 상에 형성된 리세스들 (21), 및 제3 측면 에지 (20c) 상에 형성된 리세스들 (21) 과 제4 측면 에지 (20d) 상에 형성된 리세스들 (21) 은, 기준점 (P) 에 대하여 대칭 (2중 회전 대칭 및 4중 회전 대칭) 이 되도록 배열된다. 제1 내지 제4 측면 에지들 (20a 내지 20d) 의 리세스들 (21) 은 회전 대칭을 갖는 위치들에, 그리고 회전 대칭을 갖는 형상으로 형성된다.
도 2에 나타낸 바와 같이, 반도체 디바이스 (10) 에서 발생된 열은 반도체 소자 (12) 의 하부 표면 (접합부 (12a)) 으로부터, 4개의 경사면들 (N) 에 의해 정의된 사다리꼴 기둥의 열 전달 통로를 통하여, 히트 싱크 (13) 로 전도된다. 경사면들 (N) 은 반도체 소자 (12) 의 하부 표면 (특히, 솔더층 (H)의 하부 표면) 의 4개의 측면으로부터 연장하며, 히트 싱크 (13) 의 상부 표면과 경사면들 (N) 사이의 각도는 45°이다. 체인 이중 대시선에 의해 나타낸 직선 (경사면들 (N)) 은 열 전달 통로의 경계를 나타낸다. 응력 완화 부재 (20) 의 리세스들 (21) 의 노칭 깊이는, 리세스들 (21) 이 경사면들 (N) 에 의해 정의된 열 전달 통로 내에 배치되지 않도록 설정된다.
그러한 반도체 디바이스 (10) 상에 탑재된 반도체 소자 (12) 가 동작되는 경우, 반도체 소자 (12) 로부터 열이 발생된다. 반도체 소자 (12) 에서 발생된 열은 솔더층 (H), 금속 회로 (15), 세라믹 기판 (14), 금속판 (16), 및 응력 완화 부재 (20) 를 통해 히트 싱크 (13) 로 전도된다.
응력 완화 부재 (20) 가 높은 열 전도성을 갖는 재료로 형성되기 때문에, 회로 기판 (11) (금속판 (16)) 과 히트 싱크 (13) 사이의 열 전도성이 높다. 이에 따라, 반도체 디바이스 (10) 의 방열 성능이 개선된다. 또한, 응력 완화 부재 (20) 의 제1 표면 (20e) 전체가 금속판 (16) 에 접합되고, 리세스들 (21) 이 응력 완화 부재 (20) 의 주변 부분에만 형성된다. 이에 따라, 회로 기판 (11) 을 통하여 전도되는 열이 응력 완화 부재 (20) 에 완전히 전도되고, 응력 완화 부재 (20) 의 열 전달 면적이 충분히 보장된다. 그 결과, 회로 기판 (11) 으로부터 전도된 열이 히트 싱크 (13) 로 효율적으로 전도된다.
그 후, 히트 싱크 (13) 에 전도된 열은 히트 싱크 (13) 내의 통로 (13a) 를 통하여 흐르는 유체에 전도되어 제거된다. 즉, 히트 싱크 (13) 가 통로 (13a) 를 통하여 흐르는 유체에 의해 강제적으로 냉각되기 때문에, 반도체 소자 (12) 에서 발생된 열이 효율적으로 제거된다. 그 결과, 반도체 소자 (12) 는 접합부 (12a) 에 더 근접한 섹션으로부터 냉각된다.
반도체 소자 (12) 에서 발생된 열이 히트 싱크 (13) 에 전도되는 경우, 세라믹 기판 (14) 과 히트 싱크 (13) 가 가열되어, 세라믹 기판 (14) 과 히트 싱크 (13) 가 팽창된다. 반도체 소자 (12) 가 열 발생을 중단하는 경우, 세라믹 기판 (14) 과 히트 싱크 (13) 의 온도가 낮아지게 되어, 세라믹 기판 (14) 과 히트 싱크 (13) 가 수축된다. 열 팽창 및 열 수축 시, 세라믹 기판 (14) 과 히트 싱크 (13) 사이의 선형 팽창 계수의 차이로 인하여 반도체 디바이스 (10) 에서 열 응력이 발생된다.
본 실시형태의 반도체 디바이스 (10) 는, 응력 완화 부재 (20) 의 주변 부분 (코너들 (C) 및 제1 내지 제4 측면 에지들 (20a 내지 20d)) 에, 리세스들 (21) 에 의해 형성된 응력 완화 공간들 (S) 을 갖는다. 이에 따라, 열 응력이 발생되는 경우, 응력 완화 공간들 (S) 이 응력 완화 부재 (20) 의 변형을 흡수하고, 이에 따라 열 응력이 완화된다.
응력 완화 부재 (20) 의 주변 부분에 열 응력이 집중한다. 응력 완화 부재 (20) 의 리세스들 (21) 은, 응력 완화 부재 (20) 의 코너들 (C) 과 같은 열 응력이 가장 큰 위치들과, 위치들이 제1 내지 제4 측면 에지들 (20a 내지 20d) 인 코너들 (C) 다음으로 2 번째로 열 응력이 큰 위치들에 배치된다. 리세스들 (21) 이 응력 완화 부재 (20) 의 큰 변형을 흡수하기 때문에, 열 응력이 확실하게 완화 된다.
이 실시형태는 다음의 이점들을 제공한다.
(1) 회로 기판 (11) 과 히트 싱크 (13) 사이의 접합 부분을 형성하는 응력 완화 부재 (20) 의 주변 부분에서 리세스들 (21) 이 노칭된다. 반도체 디바이스 (10) 에서 발생된 열 응력은 응력 완화 부재 (20) 의 내부 섹션에서보다 주변 부분에서 더 크다. 리세스들 (21) 이 열 응력이 큰 주변 부분에 형성되기 때문에, 열 응력이 효율적으로 완화되며, 응력 완화 부재 (20) 가 보다 우수한 응력 완화 기능을 발휘한다. 이는 열 응력에 의해, 응력 완화 부재 (20) 와 금속판 (16) 사이 및 응력 완화 부재 (20) 와 히트 싱크 (13) 사이의 접합 부분들 (납땜 재료) 에서, 크랙이 발생하는 것을 방지한다. 또한, 히트 싱크 (13) 에서의 뒤틀림 발생이 방지된다. 응력 완화 부재 (20) 가 높은 열 전도성을 갖는 재료로 형성되고, 리세스들 (21) 이 응력 완화 부재 (20) 의 주변 부분에 형성되기 때문에, 응력 완화 부재 (20) 의 열 전달 면적이 충분히 보장된다. 그리하여, 응력 완화 부재 (20) 를 통한 회로 기판 (11) (금속판 (16)) 과 히트 싱크 (13) 사이의 열 전도 성능이 개선되며, 이는 반도체 디바이스 (10) 의 방열 성능을 개선한다.
(2) 리세스들 (21) 이 응력 완화 부재 (20) 의 모든 코너들 (C) 에 형성된다. 응력 완화 부재 (20) 의 코너들 (C) 은, 응력 완화 부재 (20) 의 주변 부분의 섹션들 중에서 가장 큰 열 응력이 작용하는 섹션들이기 때문에, 응력 완화 부재 (20) 상에서 작용하는 열 응력이 효율적으로 완화된다.
(3) 리세스들 (21) 은 응력 완화 부재 (20) 를 형성하는 제1 내지 제4 측면 에지들 (20a 내지 20d) 내에 형성된다. 응력 완화 부재 (20) 의 제1 내지 제4 측면 에지들 (20a 내지 20d) 은 코너들 (C) 다음으로 2번째로 큰 열 응력이 작용하는 섹션들이기 때문에, 응력 완화 부재 (2) 상에 작용하는 열 응력이 효율적으로 완화된다.
(4) 반도체 소자 (12) 의 접합부 (12a) 바로 아래에 배치된 응력 완화 부재 (20) 의 제1 표면 (20e) 의 전체 섹션은 금속판 (16) 에 접합된다. 반도체 소자 (12) 에서 발생된 열은 반도체 소자 (12) 의 접합부 (12a) 로부터 회로 기판 (11) 과 응력 완화 부재 (20) 를 통해 히트 싱크 (13) 로 전도된다. 금속판 (16) 과 응력 완화 부재 (20) 사이의 접합 부분에서, 금속판 (16) 을 접합하지 않는 응력 완화 부재 (20) 의 영역 (비 접합 영역) 은 없다. 그래서, 회로 기판 (11) 으로부터 히트 싱크 (13) 로의 섹션의 열 전도성은 비 접합 영역이 존재하는 경우에 비해 더 높다. 이에 따라, 본 실시형태에 있어서, 금속판 (16) 으로의 응력 완화 부재 (20) 의 접합 면적이 리세스들 (21) 에 의해 감소되더라도, 회로 기판 (11) 으로부터 히트 싱크 (13) 로의 섹션의 열 전도성이 개선된다. 그리하여, 반도체 디바이스 (10) 는 보다 우수한 열 전도성을 발휘하면서 보다 우수한 응력 완화 기능을 발휘한다.
(5) 리세스들 (21) 은 기준선 (L1) 또는 기준선 (L2) 에 대하여 대칭이고 기준점 (P) 에 대하여 회전 대칭 (점 대칭) 을 갖도록 배열된다. 그리하여, 응력 완화 부재 (20) 의 주변 부분에서의 열 응력 완화의 불균형, 즉 열 응력의 국부적 집중이 방지되어, 열 응력의 최대값을 감소시킨다.
(6) 리세스들 (21) 은 응력 완화 부재 (20) 를 형성하는 높은 열 전도성 재료의 주변 부분을 가압함으로써 형성된다. 그리하여, 예를 들어, 높은 열 전도성 재료가 식각되는 경우, 또는 높은 열 전도성 재료의 내부 섹션에 리세스들 (21) 이 형성되는 경우에 비해, 리세스들 (21) 이 쉽게 형성된다.
상기 실시형태는 다음과 같이 변형될 수도 있다.
도 4에 나타낸 바와 같이, 응력 완화 부재 (20) 의 제1 내지 제4 측면 에지들 (20a 내지 20d) 의 각각에 하나의 리세스 (21) 만이 형성될 수도 있다. 이 경우, 제1 측면 에지 (20a) 에 형성된 리세스 (21) 와 제2 측면 에지(20b) 에 형성된 리세스 (21) 가 기준점 (P) 에 대하여 대칭이 되도록 배열되고, 제3 측면 에지 (20c) 에 형성된 리세스 (21) 와 제4 측면 에지 (20d) 에 형성된 리세스 (21) 가 기준점 (P) 에 대하여 대칭이 되도록 배열된다.
도 3의 체인 이중 대시선에 의해 나타낸 바와 같이, 주변 부분에 형성된 리세스들 (21) 에 부가하여, 응력 완화 부재 (20) 의 내부 섹션에 응력 완화 부재 (20) 를 관통하여 연장하는 관통홀들 (22) 이 형성될 수도 있다. 또한, 관통홀들 (22) 대신에, 응력 완화 부재 (20) 의 두께보다 작은 깊이를 갖는 리세스들이 형성될 수도 있다.
도 5에 나타낸 바와 같이, 제1 내지 제4 측면 에지들 (20a 내지 20d) 은 각각의 리세스 (21) 가 인접 능선 (ridge) 사이에 형성되도록 주름지게 될 수도 있다. 이 경우, 리세스들 (21) 은 응력 완화 부재 (20) 의 모든 코너들 (C) 에 형성되는 것이 바람직하다. 제1 내지 제4 측면 에지들 (20a 내지 20d) 이 주름 지게 되는 경우, 능선의 말단부가 예리하게 될 수도 있고, 또는 리세스들 (21) 의 깊이 (또는 리세스들 (21) 의 직경) 가 요구되는 바에 따라 변화될 수도 있다.
도 6에 나타낸 바와 같이, 제1 내지 제4 측면 에지들 (20a 내지 20d) 에 형성된 리세스들 (21) 의 평면 형상은 대부분 아크 (arc), 즉 리세스들 (21) 이 180° 보다 큰 중심각을 가지는 부채꼴 형상을 가질 수도 있다. 제1 내지 제4 측면 에지들 (20a 내지 20d) 에 형성된 리세스들 (21) 의 평면 형상은 타원 형상, 마름모꼴 형상, 삼각형 형상, 긴 홀 형상일 수도 있으며, 또는 요구되는 바에 따라 변경될 수도 있다.
제1 내지 제4 측면 에지들 (20a 내지 20d) 각각에 배열된 리세스들 (21) 의 개수는 회로 기판 (11) 상의 반도체 소자들 (12) 의 크기, 위치 및 개수에 기인하는 반도체 소자 (12) 의 열 발생 상태에 따라 요구되는 바와 같이 변경될 수도 있다.
리세스들 (21) 은 제1 내지 제4 측면 에지들 (20a 내지 20d) 중 1 개, 2개 또는 3개에 형성될 수도 있다. 대안으로, 리세스들 (21) 은 측면 에지들 (20a 내지 20d) 중 임의의 위치에 집중될 수도 있다.
리세스들 (21) 은 4개의 코너들 (C) 중 1개, 2개 또는 3개에 형성될 수도 있다.
회로 기판 (11) 의 금속판 (16) 은 접합 부재의 일부로서 간주될 수도 있으며, 리세스들은 금속판 (16) 과 응력 완화 부재 (20) 의 주변 부분 (코너들 및 측면 에지들 중 적어도 코너부들) 에 형성될 수도 있다. 리세스들은 금속판 (16) 을 식각함으로써 금속판 (16) 에 형성될 수도 있다.
리세스들은 금속판 (16) 에 형성될 수도 있고, 금속판 (16) 은 응력 완화 부재 (20) 없이 히트 싱크 (13) 와 직접 접합될 수도 있다.
통로 (13a) 를 통하여 흐르는 유체는, 히트 싱크 (13) 가 강제적으로 냉각되는 냉각제이기만 하면 물일 필요는 없다. 예를 들어, 물 이외의 액체 또는 공기와 같은 가스가 사용될 수도 있다. 또한, 히트 싱크 (13) 는 비등 냉각제일 수도 있다.
회로 기판 (11) 상에 형성된 금속 회로 (15) 가 1개일 필요는 없으며, 2개 이상의 금속 회로들 (15) 이 형성될 수도 있다. 또한, 2개 이상의 반도체 소자들 (12) 이 하나의 금속 회로 (15) 상에 접합될 수도 있다.
반도체 디바이스 (10) 가 차량에 설치되어야만 하는 것이 아니라 다른 용도에 적용될 수도 있다.
도 1은 본 발명의 일 실시형태에 따른 반도체 디바이스를 나타내는 평면도.
도 2는 도 1의 2-2 선에 따른 단면도.
도 3은 도 2에 나타낸 반도체 디바이스의 응력 완화 부재를 나타내는 평면도.
도 4는 변형된 실시형태에 따른 응력 완화 부재를 나타내는 평면도.
도 5는 다른 변형된 실시형태에 따른 응력 완화 부재를 나타내는 평면도.
도 6은 또 다른 변형된 실시형태에 따른 응력 완화 부재를 나타내는 평면도.
※ 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 디바이스 11 : 회로 기판
12 : 반도체 소자 13 : 히트 싱크
14 : 세라믹 기판 15 : 금속 회로
16 : 금속판 20 : 응력 완화 부재
21 : 리세스

Claims (7)

  1. 절연 기판, 상기 절연 기판의 일 측에 접합된 제1 금속판, 및 상기 절연 기판의 다른 측에 접합된 제2 금속판을 포함하는 회로 기판;
    상기 제1 금속판에 접합된 반도체 소자;
    상기 반도체 소자에 의해 발생되는 열을 방사하는 방열 디바이스; 및
    상기 방열 디바이스를 상기 제2 금속판에 열에 의해 접합하는 접합 부재를 포함하고,
    상기 접합 부재는 열 전도성을 갖는 재료로 형성되고, 리세스 (recess) 들을 포함하며, 상기 리세스들은 상기 접합 부재의 주변 부분으로부터 안쪽으로 만곡하여 상기 주변 부분에 응력 완화 공간을 형성하고,
    상기 리세스들은, 상기 반도체 소자의 하부 표면의 4 개의 측면으로부터 상기 방열 디바이스의 상부 표면으로 연장된 경사면들로서, 상기 경사면들과 상기 방열 디바이스의 상기 상부 표면 사이의 각도가 45°인 경사면들의 외측에 형성되는, 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 접합 부재는 위에서 볼 때 다각형 형상을 가지며, 상기 리세스들은 상기 접합 부재의 코너들에 형성된, 반도체 디바이스.
  3. 제 2 항에 있어서,
    상기 리세스들은 상기 접합 부재의 측면 에지에 형성된, 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 접합 부재는 상기 반도체 소자에 대향하는 제1 표면과, 상기 방열 디바이스에 접합된 제2 표면을 포함하고, 상기 제1 표면 전체가 상기 제2 금속판에 접합된, 반도체 디바이스.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 리세스들은 상기 접합 부재 상의 소정의 기준 위치에 대하여 대칭이 되도록 배열된, 반도체 디바이스.
  6. 제 5 항에 있어서,
    상기 리세스들은 상기 접합 부재 상의 소정의 기준선에 대하여 대칭이 되도록, 그리고 상기 접합 부재 상의 소정의 기준점에 대하여 대칭이 되도록 배열된, 반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 리세스들은 궁형 (arcuate) 인, 반도체 디바이스.
KR1020080047986A 2007-05-25 2008-05-23 반도체 디바이스 KR100993754B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007139031A JP4945319B2 (ja) 2007-05-25 2007-05-25 半導体装置
JPJP-P-2007-00139031 2007-05-25

Publications (2)

Publication Number Publication Date
KR20080103920A KR20080103920A (ko) 2008-11-28
KR100993754B1 true KR100993754B1 (ko) 2010-11-11

Family

ID=39689084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047986A KR100993754B1 (ko) 2007-05-25 2008-05-23 반도체 디바이스

Country Status (6)

Country Link
US (1) US7569929B2 (ko)
EP (1) EP1995772B1 (ko)
JP (1) JP4945319B2 (ko)
KR (1) KR100993754B1 (ko)
CN (1) CN101312168B (ko)
DE (1) DE602008000468D1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640170B2 (ja) * 2005-12-28 2011-03-02 株式会社豊田自動織機 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
JP5273922B2 (ja) * 2006-12-28 2013-08-28 株式会社アライドマテリアル 放熱部材および半導体装置
JP4867793B2 (ja) * 2007-05-25 2012-02-01 株式会社豊田自動織機 半導体装置
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
JP5163199B2 (ja) * 2008-03-17 2013-03-13 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール
US8472193B2 (en) 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP2010151271A (ja) * 2008-12-26 2010-07-08 Showa Corp デファレンシャル装置
JP5611537B2 (ja) * 2009-04-28 2014-10-22 日立化成株式会社 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置
JP2011249575A (ja) * 2010-05-27 2011-12-08 Kyocera Corp 配線基板および電子装置
JP2012054513A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 半導体パッケージ
DE102010063021A1 (de) * 2010-12-14 2012-06-14 Robert Bosch Gmbh Elektronische Baugruppe mit verbesserter Sinterverbindung
JP5349572B2 (ja) * 2011-04-18 2013-11-20 株式会社豊田自動織機 放熱装置及び放熱装置の製造方法
EP2709149A4 (en) * 2011-05-13 2015-08-05 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JPWO2012157583A1 (ja) * 2011-05-13 2014-07-31 富士電機株式会社 半導体装置とその製造方法
JP6189015B2 (ja) * 2012-04-19 2017-08-30 昭和電工株式会社 放熱装置および放熱装置の製造方法
US9496214B2 (en) * 2013-05-22 2016-11-15 Toyota Motor Engineering & Manufacturing North American, Inc. Power electronics devices having thermal stress reduction elements
DE112014004189T5 (de) 2013-09-12 2016-06-02 Hanon Systems Wärmetauscher zum Kühlen eines elektrischen Bauteils
KR102161487B1 (ko) 2013-09-12 2020-10-06 한온시스템 주식회사 전기소자 냉각용 열교환기
KR102089628B1 (ko) 2014-05-19 2020-03-16 한온시스템 주식회사 전기소자 냉각용 열교환기
KR101988985B1 (ko) 2013-09-24 2019-06-13 한온시스템 주식회사 전기소자 냉각용 열교환기
KR101988992B1 (ko) 2013-09-27 2019-06-13 한온시스템 주식회사 전기소자 냉각용 열교환기
JP2015119116A (ja) * 2013-12-19 2015-06-25 株式会社東芝 半導体装置
KR102089630B1 (ko) 2014-05-19 2020-03-16 한온시스템 주식회사 전기소자 냉각용 열교환기 제조방법
JP6395530B2 (ja) * 2014-09-11 2018-09-26 三菱電機株式会社 半導体装置
KR102173395B1 (ko) 2015-03-17 2020-11-03 한온시스템 주식회사 전기소자 냉각용 열교환기
KR102173312B1 (ko) 2015-03-10 2020-11-04 한온시스템 주식회사 전기소자 냉각용 열교환기
WO2016144007A1 (ko) 2015-03-10 2016-09-15 한온시스템 주식회사 전기소자 냉각용 열교환기
KR102173362B1 (ko) 2015-03-10 2020-11-04 한온시스템 주식회사 전기소자 쿨링모듈
US20170089648A1 (en) * 2015-09-24 2017-03-30 Jones Tech (USA), Inc. Adhesive-thermal gasket
KR102351954B1 (ko) 2015-12-30 2022-01-18 한온시스템 주식회사 전기소자 냉각용 열교환기
KR102413829B1 (ko) 2015-12-30 2022-06-29 한온시스템 주식회사 전기소자 냉각용 열교환기
KR102592704B1 (ko) 2016-12-29 2023-10-24 한온시스템 주식회사 전기소자 냉각용 열교환기
KR102264504B1 (ko) 2017-04-05 2021-06-15 한온시스템 주식회사 전기소자 쿨링모듈
KR102325110B1 (ko) 2017-05-31 2021-11-11 한온시스템 주식회사 전기소자 냉각용 열교환기
DE102018112601A1 (de) 2017-05-31 2018-12-06 Hanon Systems Elektroelement-Kühlungsmodul
CN109970462A (zh) * 2017-12-28 2019-07-05 惠州比亚迪电子有限公司 一种覆铜陶瓷板及其制备方法
KR20190131223A (ko) 2018-05-16 2019-11-26 한온시스템 주식회사 전기소자 냉각용 열교환기 및 이의 제조 방법
JP7064989B2 (ja) * 2018-07-30 2022-05-11 昭和電工株式会社 半導体冷却装置
JP7367418B2 (ja) * 2019-09-13 2023-10-24 富士電機株式会社 半導体モジュールおよび車両

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117081A (ja) * 1997-06-19 1999-01-22 Sansha Electric Mfg Co Ltd 電力用半導体モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02175674A (ja) * 1988-12-28 1990-07-06 Nippon Carbide Ind Co Inc セラミックスと金属体との接合体及びその接合方法
US5745344A (en) 1995-11-06 1998-04-28 International Business Machines Corporation Heat dissipation apparatus and method for attaching a heat dissipation apparatus to an electronic device
JPH104156A (ja) * 1996-06-14 1998-01-06 Mitsubishi Electric Corp 半導体装置用絶縁基板及び半導体装置
JP2001035977A (ja) 1999-07-26 2001-02-09 Nec Corp 半導体装置用容器
JP2001156413A (ja) * 1999-11-26 2001-06-08 Sumitomo Electric Ind Ltd 銅回路接合基板及びその製造方法
JP4969738B2 (ja) * 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
JP4848539B2 (ja) * 2001-08-23 2011-12-28 Ｄｏｗａメタルテック株式会社 放熱板およびパワー半導体モジュール、ｉｃパッケージ
JP2004055576A (ja) * 2002-07-16 2004-02-19 Denki Kagaku Kogyo Kk 回路基板及びそれを用いたパワーモジュール
JP2004153075A (ja) 2002-10-31 2004-05-27 Mitsubishi Materials Corp パワーモジュール用基板及びパワーモジュール
US7345885B2 (en) * 2004-12-22 2008-03-18 Hewlett-Packard Development Company, L.P. Heat spreader with multiple stacked printed circuit boards
JP4621531B2 (ja) 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
JP2008294279A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117081A (ja) * 1997-06-19 1999-01-22 Sansha Electric Mfg Co Ltd 電力用半導体モジュール

Also Published As

Publication number Publication date
JP4945319B2 (ja) 2012-06-06
DE602008000468D1 (de) 2010-02-11
CN101312168A (zh) 2008-11-26
JP2008294283A (ja) 2008-12-04
US20080290498A1 (en) 2008-11-27
KR20080103920A (ko) 2008-11-28
US7569929B2 (en) 2009-08-04
CN101312168B (zh) 2010-06-23
EP1995772B1 (en) 2009-12-30
EP1995772A1 (en) 2008-11-26

Similar Documents

Publication Publication Date Title
KR100993754B1 (ko) 반도체 디바이스
JP4867793B2 (ja) 半導体装置
US20080290499A1 (en) Semiconductor device
KR101118948B1 (ko) 반도체 디바이스
TWI458927B (zh) heat sink
EP2003691B1 (en) Base for power module
EP1995773A2 (en) Semiconductor device with stress relaxation members
JP6546521B2 (ja) 液冷式冷却装置
JP5114323B2 (ja) 半導体装置
KR20140005805A (ko) 반도체 유닛
JP2008277442A (ja) 放熱基板
JP5114324B2 (ja) 半導体装置
JP4832316B2 (ja) 液冷ヒートシンク
JP2012079912A (ja) 基材の放熱フィン

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee