KR20050014885A - 프로브 카드 조립체 및 웨이퍼 레벨 스프링을 갖는패키지를 위한 조립 구조 및 제조 공정 - Google Patents

프로브 카드 조립체 및 웨이퍼 레벨 스프링을 갖는패키지를 위한 조립 구조 및 제조 공정

Info

Publication number
KR20050014885A
KR20050014885A KR10-2004-7021199A KR20047021199A KR20050014885A KR 20050014885 A KR20050014885 A KR 20050014885A KR 20047021199 A KR20047021199 A KR 20047021199A KR 20050014885 A KR20050014885 A KR 20050014885A
Authority
KR
South Korea
Prior art keywords
probe
substrate
test apparatus
springs
spring
Prior art date
Application number
KR10-2004-7021199A
Other languages
English (en)
Inventor
삼미 모크
푸-치웅 청
프란크 스위아토위엑
사이아말 쿠마르 라히리
조셉 마이클 해머
Original Assignee
나노넥서스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노넥서스, 인코포레이티드 filed Critical 나노넥서스, 인코포레이티드
Publication of KR20050014885A publication Critical patent/KR20050014885A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
    • H05K7/1061—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by abutting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00—Electrical connectors
    • Y10S439/912—Electrical connectors with testing means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

향상된 집적회로 프로브 카드 조립체들의 몇몇 실시예들이 공개되는데, MEMS와 박막의 제조된 프로브들의 기계적 컴플라이언스를 연장하여, 이들 타입의 스프링 프로브 구조들은 반도체 웨이퍼 상부 하나 이상의 집적회로들을 테스트하기 위해 사용될 수 있다. 타이트한 신호 패드 피치 컴플라이언스를 제공하고 또는 상업적 웨이퍼 프로빙 장비에서의 높은 레벨의 유사한 테스팅을 가능케 하는, 프로브 카드 조립체들의 몇개의 실시예들이 공개된다. 양호한 몇몇 실시예들에서, 프로브 카드 조립체 구조들은 분리가능한 표준의 구성요소들을 포함하는데, 이는 조립체 제조 비용 및 제조 시간을 줄인다. 이 구조들과 조립체들은 웨이퍼 형태에서 고속 테스팅을 가능하게 한다. 프로브들도 집적회로들과 MEMS를 위해 기계적 보호를 구축하고, 또는 기판들 상의 박막 제조 스프링 팁과 프로브 배치 구조들을 만들었다. 교호적인 카드 조립체 구조들은 프로브 칩 기판에 점착성 있게 부착되는 데칼(decal) 또는 스크린 같은，순응적인 캐리어 구조들을 포함한다.

Description

프로브 카드 조립체 및 웨이퍼 레벨 스프링을 갖는 패키지를 위한 조립 구조 및 제조 공정{CONSTRUCTION STRUCTURES AND MANUFACTURING PROCESSES FOR PROBE CARD ASSEMBLIES AND PACKAGES HAVING WAFER LEVEL SPRINGS}
종래의 집적회로(IC) 웨이퍼 프로브 카드에서, 프로브 카드와 집적회로 웨이퍼 간의 전기적 접촉는 전형적으로 텅스텐 니들 프로브에 의해 제공된다. 그러나, 진보된 반도체 기술은 높은 핀 카운트, 작은 접촉 패드 피치, 및 높은 클럭 주파수를 종종 요구하는데, 이들은 텅스텐 니들 프로브로는 가능하지 않다.
새로운 기술이 상이한 프로빙 응용에 대해 스프링 프로브를 제공하는 반면, 대부분의 프로브는 제한된 피치, 제한된 핀 카운트, 가변 레벨의 가용성, 제한된 프로브 팁 기하학학(probe tip geometry), 재료의 제한, 및 높은 제조 가격과 같은, 본래의 제한을 갖는다.
케이. 배너지, 에이. 수펠사, 및 더블유. 뮬렌 3세의 Selectively ReleasingConductive Runner and Substrate Assembly Having Non-Planar Areas, 미국 특허 번호 5,166,774 (1992년 11월 24일)은 런너(runner) 및 기판 조립체를 공개하는데, 이는 "기판에 부착된 다수의 도전성 런너- 이들 중 적어도 몇몇의 일부는 선정된 스트레스의 영향을 받을 때 기판으로부터 도전성 런너를 선택적으로 이탈시키기 위해 기판과의 비평면(non-planar) 영역을 가짐-를 포함한다".
에이. 수펠사, 더블유. 뮬렌 3세 및 지. 어비쉬의 Selectively Releasing Conductive Runner and Substrate Assembly, 미국 특허 번호 5,280, 139 (1994년 1월 18일)은 런너 및 기판 조립체를 공개하는데, 이는 "기판에 부착된 다수의 도전성 런너- 이들 중 적어도 몇몇의 일부는 선정된 스트레스의 영향을 받을 때 기판으로부터 도전성 런너를 선택적으로 이탈시키기 위해 기판에 대한 낮은 부착성을 가짐-를 포함한다".
디. 페더의 Bare Die Testing, 미국 특허 번호 5,786,701 (1998년 7월 28일)은 베어 다이 스테이지(bare die stage)에서 집적회로(IC)들을 테스트하기 위한 테스팅 장치를 공개하는데, 이는 "도전성 재료의 마이크로범프(microbump)가 다층상호접속 구조의 상호접속 트레이스 종단(interconnection trace termination) 상에 위치한 테스팅 스테이션- 상기 종단들은 테스트될 다이 상의 접촉 접촉 패드의 패턴에 대응하는 패턴으로 분포됨-을 포함한다. 마이크로범프를 사용하여 웨이퍼로부터 분리되기 전에 다이의 테스팅을 용이하게 하기 위해서, 상호접속에 및 이로부터 제공된 다른 접속은 낮은 프로필을 갖는다".
디. 그레이브(D. Grabbe), 아이. 코르선스키(I.Korsunsky) 및 알. 링글러(R.Ringler), Surface Mount Electrical Connector, 미국 특허 제 5,152,695호 (1992년 10월 6일)는 전자 장치들 사이에서 회로를 전기적으로 접속시키기 위한 컨넥터를 공개하는데, 여기서 "컨넥터는 그곳으로부터 외부로 비스듬히 연장되는 캔틸레버된 스프링 아암을 갖는 플랫폼을 포함한다. 스프링 아암은 승강된 접촉 표면들을 포함하고, 한 실시예에서 아암의 기하학학은 편향 중에 컴파운드 와이프(compound wipe)를 제공한다".
에이치. 이와사키, 에이치.마추나가 및 티. 오쿠보, Partly Replaceable Device for Testing a Multi-Contact Integrared Circuit Chip Package, 미국 특허 제 5,847,572호 (1998년 12월 8일)은 "한 세트의 리드 핀이 각각 제공된 측면 에지부를 갖는 집적회로(IC)를 테스트하기 위한 테스트 장치를 공개한다. 테스트 장치는 홀 베이스, 접촉 지지 부재와 홀 접촉 부재를 각각 갖는 접촉 유닛, 및 스프링 절연 시트와 전도성 부재들을 각각 갖는 이방성 전도성의 시트 조립체들을 포함한다. 이방성 전도성 시트 조립체들은 접촉 유닛의 홀 접촉 부재들 중의 하나와 접촉하여 각 전도성 부재들을 유지하도록 어레이된다. 테스트 장치는 이방성 전도성 시트 조립체들의 전도성 부재와 홀 접촉 부재 사이에 전기적 통신을 확립하기 위해 홀 접촉 부재를 이방성 시트 조립체와 접촉되게 하도록 홀 베이스 상에 분리가능하게 장착된 접촉 리테이너를 더 포함한다. 접촉 유닛 각각은 홀 접촉 부재가 부분적으로 피로하게 하게 되는 경우 새로운 접촉에 의해 교호적될 수 있고, 이에 의해 테스트 장치의 유지를 용이하게 하는 것을 가능하게 만든다. 더욱이, IC 칩의 리드 핀들은 이방성 전도성 시트 조립체들의 전도성 부재들 및 홀 접촉 부재들의 일부에 의해 형성된 가장 짧은 경로들로 테스트 회로 기판에 전기적으로 접속될 수 있다".
더블유. 버그(W. Berg), Method of Mounting a Substate Structure to a Circuit Board, 미국 특허 제 4,758,9278 (1988년 7월 19일)은 다음의 내용을 공개한다. "접촉 패드들을 갖고 있는 기판 구조는 보드의 한 주된 표면에 노출된 전도성 물질의 패드들을 포함하고，회로 기판의 접촉 패드들과 관계가 있는 미리 정해졌던 위치들에 있는 등록 특징들을 가지는 회로 기판에 장착된다. 기판 구조에는 기판 구조의 접촉 패드들에 전기적으로 접속되고 캔틸레버 형태로 기판 구조로부터 돌출하는 리드들이 제공된다. 등록 요소는 플레이트 부분을 포함하고，또한 플레이트 부분 주상의 분포되고 회로 기판의 등록 특징들과 맞물릴 수 있는 등록 특징들을 가지며, 그렇게 맞물릴 때, 회로 기판의 일반적인 평면과 평행한 이동에 대해 등록 요소를 유지한다. 리드들이 회로 기판의 등록 특징들과 관계가 있는 미리 정해진 위치에 있을 수 있게, 기판 구조는 등록 요소의 플레이트 부분에 부착되고, 등록 요소의 이러한 위치에서는 기판 구조의 리드들은 회로 기판의 접촉 패드들의 상의 놓인다. 클램프 부재는 리드들을 회로 기판의 접촉 패드들과 전기적 전도성의 압력 접촉되게 유지한다".
디. 사르마(D. Sarma), 피. 아암라니사미(P.Palanisamy), 제이. 전력(J. Heam) 및 디. 쉬와쯔(D. Schwarz), 미국 특허 제 5,121,298호 (1992년 6월 9일)은 다음의 내용을 공개한다. "인쇄 회로 기판에 제어가능한 부착 전도성 패턴들을 인쇄하는데 유용한 화합물은 미세하게 분할된 구리 가루, 선별제(screening agent)및 바인더(binder)를 포함한다. 바인더는 기판에 소결되기 전에 형성된 구리 층의 제어가능한 부착을 제공하도록 설계되어, 층이 열 응력에 대응하여 기판으로부터 떨어져서 들어 올려질 수 있게 한다. 추가적으로, 바인더는 구리의 입자들 사이에서 좋은 응집력을 촉진시키는 역할을 하여, 파쇄 없이 들어 올려지는 것을 허용할 수 있도록 양호한 기계적 강도를 구리 층에 제공한다".
알. 뮬러(R. Mueller), Thin-Film Electrothermal Device, 미국 특허 4,423,401호 (1983년 12월 27일)은 다음을 공개한다. "박막 다층 기술은 저저항 금속 대 금속 접촉 및 별개의 온-오프 특성을 갖는 마이크로 소형의 전자기계적 스위치들을 만드는데 사용된다. 전열적으로 작동되는 스위치는 박막 회로들을 제조하기 위해 사용되는 것들과 필적하는 프로세스를 사용하여 종래의 복합형 회로 기판들 상의 만들어진다. 양호한 형태에서, 그러한 스위치는 금속(예를 들면, 니켈) 발열체가 결합되어 있는 단단한 절연 물질 (예를 들면, 실리콘 질화물)의 탄력적으로 구부러질 수 있는 스트립을 포함하는 캔틸레버 작동 부재를 포함한다. 캔틸레버 부재의 자유로운 단부는 금속 접촉을 옮기게 되는데, 이 금속 접촉은 발열체에 인가되는 전류를 통하여 부재의 제어된 구부러짐에 의해 하부 고정 접촉과의 결합부 상으로 (또는，이로부터) 이동된다".
에스. 아브라전력(S. Ibrahim) 및 제이. 엘스너(J.Eisner), Multi-Layer Ceramic Package, 미국 특허 제 4,320, 438 (1982년 3월 16일)은 다음을 공개한다. "다중층 패키지 내에서, 다수의 세라믹 박판 각각은 각각 전도성 패턴을 가지고, 칩 어레이를 형성하기 위해 상호접속된 다수의 칩들 또는 칩을 내부에 결합시키는패키지의 내부 공동이 존재한다. 칩 또는 칩 어레이는 그 상부의 금속화 전도성 패턴들에 대한 가변 박판 레벨에 따라 짧은 와이어 본드들을 통하여 접속되는데, 각각의 박판 레벨들은 특별한 전도성 패턴들을 갖는다. 각각의 박판 층들에 관한 전도성 패턴들은 금속화 물질로 충전된 오프닝을 통한 터널화에 의해, 또는 에지 형성 금속화에 의해 상호 접속되어, 전도성 패턴들이 금속화 보드 상의 장착되는 세라믹의 패키지의 하부면에서 많은 패드들에 최종적으로 접속될 수 있게 된다. 높은 구성요소 밀도가 이뤄지나, 접속 리드들이 전적으로 다른 패키지 레벨을 갖는 교호적 포인트에서 스태거(staggered)되거나, 접속되기 때문에, 와이어 본드 랜드(wire bond lands)의 10 mil 간격 및 10 mil 사이즈를 유지할 수 있다. 그 결과로서, 심지어 더 큰 구성요소 밀도가 와이어 본드들이 서로 간섭되지 않고도 존재하지만, 간섭의 이러한 요인은 다층 세라믹 패키지 내에서 높은 구성요소 밀도 네트워크를 달성할 시에 이전의 제한적인 요인이 된다".
에프. 맥콰드(F. McQuade) 및 제이. 랜더(J. Lander), Probe Assembly for Testing Integrated Circuits, 미국 특허 제5,416,429호 (1995년 5월 16일)은 집적회로를 테스트하기 위한 프로브 조립체를 공개하는데, 이는 "중앙 오프닝을 갖는 절연 물질의 프로브 카드, 이 프로브 카드에 부착된 작은 오프닝을 갖는 장방형 프레임, 전도성 그라운드 평면 시트를 갖는 가용성 박판 부재를 각각 포함하는 4개의 개별적인 프로브 윙(probe wing), 이 그라운드 평면에 부착된 점착성 유전막, 및 이 유전막 상의 스프링 합금 구리의 프로브 윙 트레이스(trace)를 포함한다. 각 프로브 윙은 중앙 오프닝 내로 연장되는 캔틸레버된 리프(leaf) 스프링 부분을 포함하고, 상기 프로브 윙 트레이스들의 각각의 종료 단부에 의해 제공된 정렬된 개개의 프로브 핑거들의 그룹 내에서 종결된다. 프로브 핑거들은 직선을 따라 실질적으로 배치된 팁을 포함하고, 테스트되는 IC의 에지를 따라 각각의 접촉 패드들의 간격에 대응하기 위해 간격을 두게 된다. 4개의 스프링 클램프 각각은，리프 스프링 부분들 중 하나에 대해 조절가능하게 억제하기 위해서, 각각의 프로브 윙의 리프 스프링 부분과 접촉하는 캔틸레버된 부분을 가진다. 각 프로브 윙 상의 각 스프링 클램프에 의해 수행된 압력 억제를 개별적으로 조절하기 위한 4개의 개별적인 스프링 클램프 조절 수단이 존재한다. 개별적인 스프링 클램프 조절 수단은 스프링 클램프들이 움직이게 되어 각 프로브 윙 상의 프로브 핑거 팁의 위치 정렬을 이루는 소정의 바람직한 방향으로 배향될 수 있게, 3개의 나사들과 스프링 워셔(washer)에 의해 프레임 부재 각각 부착된 스프링 바이어스된 플랫폼을 포함한다".
디. 페더(D. Pedder), Structure for Testing Bare Integrated Circuit Devices, 유럽 특허 출원 제 EP 0 731 369 A2 (1996년 2월 14일 출원) 및 미국 특허 제5,764,070호 (1998년 6월 9일)은 테스트될 미가공(bare) IC 또는 웨이퍼에 접속하기 위한 테스트 프로브 구조를 공개하는데, 이는 "필요한 접속을 만들기 위해서 그 하부측 상에 마이크로범프들의 행을 갖는 MCM-D 타입 기판을 그 팁에서 운반하는 다층 인쇄 회로 프로브 아암을 포함한다. 프로브 아암은 장치 또는 웨이퍼의 표면에 작은 각도로 지지되고, 된다，그리고 MCM-D 타입 기판은 테스트를 받고 있는 장치와 인터페이스되기 위해 필요한 수동 구성요소들로 형성된다. 4개의 그러한 프로브 아암이 테스트를 받고 있는 장치의 각 측면 상에 하나씩 제공될 수 있다".
비. 엘드리지(B. Eldridge), 지. 그루브(G.Grube), 아이. 칸드로스(I.Khandros)，및 지. 매튜(G.Mathieu)의 Method of Resilient Contact Structure to Semiconductor Devices, 미국 특허 제5,829,128호(1998년 11월 3일), Method of Making Temporary Connectiond Between Electronic Components, 미국 특허 제5,832,601호 (1998년 11월 10일), Method of Making Contact Tip Structures, 미국 특허 제5,864,946호(1999년 2월 2일), Mounting Spring Elements on Semiconductor Devices, 미국 특허 제5,884,398호(1999년 3월 23일), Method of Burning-In Semiconductor Devices, 미국 특허 제5,878,486호(1999년 3월 9일)，및 Method of Exercising Semiconductor Devices, 미국 특허 제5,897,326호(1999년 4월 27일)은 다음을 공개한다. "스프링적 접촉 구조는 다이가 반도체 웨이퍼로부터 싱귤레이트(singulated) (분리)되기 전에，반도체 다이 상의 본드 패드에 직접 장착된다. 이것은 다수의 터미널이 표면 상에 배치된 회로 기판 등을 갖는 반도체 다이에 접속하므로써 반도체 다이들이 수행 (예를 들면, 테스트 및/또는 번-인)되는 것을 가능하게 한다. 결과적으로, 반도체 다이들은 반도체 웨이퍼로부터 싱귤레이트될 수 있는데, 그 결과로 동일한 스프링 접촉 구조가 반도체 다이들과 (와이어링 기판, 반도체 패키지 등과 같은) 다른 전자 구성요소들 사이의 상호 접속을 실행시키는데 사용될 수 있다. 스프링 접촉 구조로서 본 발명의 전-금속(all-metallic) 복합 상호접속 요소를 사용하여, 번-인은 적어도 150℃의 온도로 수행될 수 있고, 60분 이하에서 완결될 수 있다. 비. 엘드리지(B. Eldridge) 등에 의해 공개된 접촉 팁 구조가 스프링 접촉 구조를 제공하는 반면, 구조는 복잡하고 고가의 제조를 요하는 반도체 다이 상의 본드 패드 상에 각각 개별적으로 장착된다. 또한, 접촉 팁 구조들은 와이어로 만들어지는데, 이는 접촉의 팁에 대한 최종 기하학학을 종종 제한한다. 더욱이, 그러한 접촉 팁 구조들은 작은 피치 응용 (예를 들면, 주변 프로브 카드에 대해 약 50 ㎛의 스페이싱, 또는 영역 어레이에 대해 약 75 ㎛의 스페이싱)들의 필요성을 만족시킬 수 없었다.
티. 도지어 2세(T. Dozier II), 비. 엘드리지(B. Eldridge), 지. 그루브(G. Grube), 아이, 칸드로스(I.Khandros)，및 지. 매튜(G. Mathieu), Socket for Electronic Components and Method of Connecting to Electronic Components, 미국 특허 제5,772,451호(1998년 6월 30일)은 다음을 공개한다. "표면-장착, 솔더-다운(solder-down) 홀은 반도체 패키지들과 같은 전자 구성요소들이 회로 기판에 탈착가능하게 장착되게 한다. 스프링 접촉 구조들은 지지 기판의 상부 표면으로부터 연장되고, 솔더-볼 (또는 다른 적절한) 접촉 구조들은 지지 기판의 하부 표면 상에 배치된다. 복합 상호 접속 요소들은 지지 기판의 상부에 배치된 스프링 접촉 구조로서 사용된다. 소정의 적절한 방식에서, 지지 기판 상부의 스프링 접촉 구조들 중 선택된 것들은 지지 기판을 통해 지지 기판의 하부 표면 상의 접촉 구조들 중 대응하는 것들에 접속된다. LGA-타입 반도체 패키지를 수용하도록 의도된 한 실시예에서, 지지 기판의 상부 표면에 일반적으로 수직인 접촉 전력으로 압력 접촉이 반도체 패키지의 스프링 접촉 구조들과 외부의 접속 점들 사이에서 만들어진다. BGA-타입 반도체 패키지를 수용하도록 의도된 한 실시예에서, 일반적으로 지지 기판의 상부 표면과 평행한 접촉 전력으로 압력 접촉이 반도체 패키지의 스프링 접촉 구조들과 외부의 접속 점들 사이에서 만들어진다".
다른 신흥 기술들은 박막 또는 마이크로 전자 기계 시스템(MEMS) 프로세스들과 같은，배치 모드 공정으로 제조되는 스프링 상의 프로브 팁을 공개한다.
디. 스미쓰(D. Smith) 및 에스. 알리몬다(S.Alimonda), Photolithographically Patterned Spring Contact, 미국 특허 제5,613,861호(1997년 3월 25일), 미국 특허 제5,848,685호(1998년 12월 15일), 및 국제 특허 출원 제PCT/US 96/08018호(1996년 5월 30일 출원)은 포토리소그래피 패턴화 스프링 접촉을 공개하는데, 이는 "기판 상에 형성되고 2개의 장치들 상의 전기적으로 접촉 패드들을 접속한다. 스프링 접촉 또한 열적이고 기계적인 변화들 및 다른 환경 요인들을 보상한다. 스프링 접촉 내의 고유 스트레스 경사는 스프링의 자유로운 부분이 기판의 상하로 구부러지게 한다. 앵커 부분은 기판에 고정된 상태이고，기판 상의 제1 접촉 패드에 전기적으로 접속된다. 스프링 접촉은 스프링 물질로 만들어지며, 자유로운 부분은 2개의 접촉 패드들에 순응적으로 접촉되고, 이에 의해 2개의 접촉 패드들을 접촉시킨다". 스미쓰 등에 의해 공개된 포토리소그래피 패턴화 스프링은 많은 IC 프로빙 요구들을 만족시킬 수 있는 반면, 스프링은 작으며, 많은 현재의 IC 프로버 시스템의 신뢰성 있는 동작에 필요한 평면성 컴플라이언스를 처리하기 위해 수직적 컴플라이언스를 거의 제공하지 않는다. 많은 프로빙 시스템을 위한 수직의 컴플라이언스는 전형적으로 대략 0.004"-0.010"인데, 이는 종종 텅스텐 니들 프로브의 사용을 필요로 한다.
더욱이, 아무도 효과적으로 평면성 요구 조건들을 다루는 동안, 수천까지의 핀들을 포함하는 프로브를 테스터에 상호접속시키는 방법을 가르치고 있지 않다. 크기에 있어서 감소하는 동안 진보된 집적회로 장치들이 더 복잡하게 됨에 따라, 그러한 장치들에 신뢰할 수 있도록 상호접속하는데 사용될 수 있는 프로브 카드 조립체를 제공하는 것은 유리할 것이다.
테스트 중인 웨이퍼 상의 프로브 팁들의 어레이와 표면 패드들 사이의 평면성 차이들을 적응시키기 위해, 중심 주상부 작은 양만큼 자유롭게 피봇될 수 있는 프로브 기판을 제공하는 것이 유리할 수 있다. 그러나, 그러한 시스템에 있어서, 정확하게 제어된 전력은 위치적으로 기판을 X, Y 및 세타 방향으로 안정되게 유지하는 동안 접촉들을 결합하도록 계속 제공되어야 한다. 더욱이，기판이 큰 수 (예를 들면, 수천)의 와이어들 또는 그 후면측에 존재하는 신호들을 포함하되, 지지들이 기판의 주상의 위치하는 응용들에 있어서, 이 지지들은 출구 경로 외부의 팬을 방해해서는 안된다. 또, 신호 와이어들은 기판의 피봇팅을 방해해서는 안되고, 또한 테스트 중인 장치(DUT)에 대해 스프링들을 결합하는데 제공된 제어된 전력을 방해해서는 안된다.
개선된 가요성 프로브 스프링을 위한 방법 및 장치를 제공하는 것은 유리할것인데, 이는 높은 핀 총계, 작은 피치들, 비용 효과가 좋은 제조, 및 맞춤 가능한 스프링 팁을 가능하게 한다. 그러한 가요성 프로브 스프링들을 사용하고 있는 프로브 카드 조립체들을 제공하는 것이 또한 유리한데, 이는 정확한 축 방향 및 세타 위치 정렬을 제공하는 동안, 테스팅 및/또는 번-인 중인 반도체 장치들에 평면성컴플라이언스를 제공한다.
마찬가지로, 집적회로 칩(44)이 테스트 시스템의 나머지에 인터페이스될수 있게，집적회로 칩 IC와 마더보드 사이에, 집적회로 패키지들은 전력 신호와 전송 신호를 위해 접속들을 제공한다.
마이크로프로세서 장치들은 오늘날의 IC 패키지들에 의해 가장 엄격하게 제한되는 IC 장치들의 일부이다. 장래의 마이크로프로세서들은 10,000 I/O 이상을 필요로 하고, 20 Ghz의 이상에서 동작된다.
종래의 IC 패키지들에서, 신호, 전력 및 그라운드 접속들은 와이어 본드 또는 솔더 볼을 통하여 일반적으로 이뤄진다. 와이어 본드들 또는 솔더 볼 부착을 사용하고 있는 종래의 패키지들은 신호와 전력 기생(parasitics) 둘다를 포함하는데, 이는 성능에 영향을 끼친다. 현재의 마이크로프로세서들은 2 GHz 이상의 클럭 주파수들을 가지지만，가까운 장래에는 20 GHz 이상 주파수들로 진보될 것이다. 현재의 와이어 본드와 솔더 볼 기술들은 신호를 20 GHz의 범위 내에서 유지할 수 없다.
와이어 본드와 솔더 볼 부착을 사용하고 있는 패키지들은 성능에 영향을 끼치는 신호, 전력 및 그라운드 기생을 포함한다. 그러므로, 새로운 해결들이 필요하다. 인텔사의 Bumpless Build-up Layer(BBUL) Packaging Technology(BBUL)와 같은，진보한 패키지들은 마이크로프로세서의 상부에 패키지들을 만드는데, 이는 그러한 기생을 줄이는 것을 도울 수 있다. BBUL 패키징은 또한 "칩스-퍼스트(chips-first)" 또는 다중 칩 모듈(MCM)로서 인용되는 것과 동일한 패키지 내에서 타이트하게 다중 칩들을 연결하는데 사용될 수 있다. BBUL 구조들에 대한 여러 가지 상세한 설명들은 에스. 타울(S.Towle), 에이치. 브라우니쉬(H. Braunisch), 씨. 후(C. Hu), 알. 에모리(R. Emory) 및 지. 반덴쏘(G. Vandentop)의 Bumpless Build-Up Layer Packaging (인텔사, Components Research, 2001년 11월 12일 뉴욕의 ASME International Mechanical Engineering Congress와 Exposition(IMECE)에서 제시); 및 알. 에모리, 에이치. 브라우니쉬, 씨. 후, 지. 레이저(G. Raiser)，및 지. 반덴쏘의 Novel Microelectronic Packaging Method for reduced Thermomechanical Stresses on Low Dielectric Constant Materials (인텔사, 2001년 10월 9일 캐나다몬트리얼의 Advanced Metallization Conference에서 제시)에서 기술된다.
IC들의 상부의 고밀도 구축 층은 전통 패키징 방법보다 매우 좋은 성능을 가진다. 칩에 대한 상호 접속들은 솔더 범프들보다 짧고 와이어 본드들보다 매우 짧은데, 이는 더 낮은 인덕턴스를 가져온다. 캐패시터들은 IC에 가깝게 위치할 수 있는데, 이는 더 좋은 전력 전송을 가능하게 한다. 더 짧은 신호 거리들은 IC가 더 낮은 전압으로 작동되게 하는데, 이는 전기적 누화를 줄이고, 또한 전력 소모를 줄인다. 고밀도 상호접속(HDI)은 솔더 범프 또는 와이어 본드보다 실리콘으로부터 더 많은 상호접속을 허용한다. 많은 경우들에 있어서, HDI의 상호접속 내에서 전송된 신호의 지연 및 누화는 IC의 상호접속 내에서 전송된 신호의 지연보다 더 낮다. 더 높은 성능은 전파 지연 및 누화가 IC 상에서보다 HDI 내에서 더 양호하기 때문에 신호가 IC 상호접속을 떠나고 HDI 상호접속을 통해 진행하므로써 달성될 수 있다. BBUL 패키지들은 더 얇고 동일한 패키지 내에서 다중 IC들을 매립할 수 있다.
이러한 BBUL와 MCM 방법들은 제조의 복잡성과 모듈 내의 모든 칩이 양호하다는 것을 보장해야 할 필요성 때문에 매우 비싼 경향이 있다. 어떤 나쁜 칩들이라도 또는 칩들 사이의 HDI의 제조시의 결점은 칩들과 패키지 모두가 거절되게 한다. 나쁜 칩은 성능 요구 조건을 만족시킬 수 없는 칩이다. 최종적인 BBUL/MCM 패키지들은 그러므로 개별적으로 패키징된 IC들보다 제조하기가 일반적으로 상당히 비싸다. 과거에는, "칩스-퍼스트" 방법은 우주 공간 응용들을 위해 위성에 사용된 MCM들을 구축하는데만 사용될 뿐이었는데, 여기서 더 작은 크기와 무게는 더 높은 비용을 정당화했다.
집적회로들을 부착하는 것 이전에 테스트될 수 있는 패키지를 제공하는 것은 유리할 것이다. 그러한 패키지는 주요한 기술적 진보를 이루어 낼 것이다. 더 이어서, 다수의 전기적 라우팅 층을 포함하는 홀을 통해 제공하는 패키지를 제공하고, 더 얇은 패키지들 내에서，플립 칩 또는 와이어 본드 패키지들에서 도달할 수 있는 것보다 높은 I/O 접속들의 고밀도, 즉 높은 상호접속 성능과 같은 진보적인 고밀도 인터페이스(HDI) 기능을 IC에 제공하는 것이 유리할 것이다. 그러한 패키지는 더 이상의 기술적 진보를 이루어 낼 것이다.
본 발명은 프로브 카드 조립체 시스템의 분야에 관한 것이다. 특히, 본 발명은 포토리소그래피 패턴화 스프링 접촉에서의 개선, 및 집적회로의 테스팅 또는 번-인에 사용하기 위한 포토리소그래피 패턴화 스프링 접촉을 갖는 향상된 프로브 카드 조립체에 관한 것이다.
도1은 기판으로부터 해제되기 이전의 포토리소그래피 패턴화 스프링의 선형 어레이의 평면도이다.
도2는 기판으로부터 해제 후，포토리소그래피 패턴화 스프링의 선형 어레이의 사시도이다.
도3은 짧은 길이의 스프링이 기판으로부터 해제되고 난 후에，제1 효과적인 반경과 높이를 가진, 제1의 짧은 길이의 포토리소그래피 패턴화 스프링의 측면도이다.
도4는 긴 길이의 스프링이 기판으로부터 해제되고 난 후에，제2 긴 효과적인 반경과 높이를 가진, 제2의 긴 길이의 포토리소그래피 패턴화 스프링의 측면도이다.
도5는 스프링이 기판으로부터 해제되기 이전에, 인터리브된 스프링 팁 패턴을 가진, 대향하는 포토리소그래피 스프링의 사시도이다.
도6은 스프링이 기판으로부터 해제된 이후에, 인터리브된 스프링 팁 패턴을 가진, 대향하는 포토리소그래피 스프링의 사시도이다.
도7은 집적회로 장치 상의 단일 트레이스와 접촉하고 있는，인터리브된 다중-포인트 포토리소그래피 프로브 스프링들의 대향하는 쌍들의 상부도이다.
도8은 스프링이 기판으로부터 해제되기 전에, 대향하는 단일-포인트 포토리소그래피 프로브 스프링들의 평면도이다.
도9는 스프링들이 기판으로부터 해제되고 난 후에，집적회로 장치 상의 단일 패드와 접촉하고 있는，평행하고 대향하는 단일-포인트 포토리소그래피 프로브 스프링의 상부도이다.
도10은 쇼울더-포인트 포토리소그래피 프로브 스프링의 전면도이다.
도11은 집적회로 장치 상의 트레이스와 접촉하고 있는 쇼울더-포인트 포토리소그래피 스프링의 부분적 횡단면도이다.
도12는 다중 쇼울더-포인트 포토리소그래피 프로브 스프링의 사시도이다.
도13은 기판의 하부의 표면의 다수의 포토리소그래피 스프링 프로브들이 기판의 상부 표면의 가요성 접속들에 전기적으로 접속하고 있고, 가요성 접속들이 인쇄 배선판 프로브 카드에 접속하고 있는, 프로브 카드 조립체의 횡단면도이다.
도14는 기판 양단의 스테이지된 피치 및 팬-아웃과 인쇄 배선판 프로브 카드를 보여주는 프로브 카드 조립체의 부분 확대된 횡단면도이다.
도15는 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체의 제1의 부분적 횡단면도이다.
도16은 테스트 중인 장치(DUT)와 접촉하고 있는 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체의 제2의 부분적 횡단면도이다.
도17은 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체의 부분적 확대 조립도이다.
도18은 프로브 카드 기판에 분리할 수 있게 접속하고 있는 중간 도터 카드(intermediate daughter card)를 가지고 있고，프로브 스프링 기판이 브리지 구조에 분리할 수 있게 접속되어 있는 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체의 제1의 부분적 횡단면도이다.
도19는 테스트 중인 장치(DUT)와 접촉하여 도시된 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체의 제2의 부분적 횡단면도이다.
도20은 와이어 및 스프링 포스트가 걸려 있는 프로브 카드 조립체의 횡단면도이다.
도21은 프로브 카드 기판에 분리할 수 있게 접속하고 있는 중간 도터 카드를 가지고 있고, 프로브 스프링 기판이 가요성 상호 접속들에 의해 기계적으로，그리고 전기적으로 브리지 구조에 접속하고 있는 걸려 있는 프로브 카드 조립체의 횡단면도이다.
도22는 나노-스프링 기판이 어레이 컨넥터에 의해 직접 프로브 카드 기판에 접속하고 있는 프로브 카드 조립체의 횡단면도이다.
도23은 나노-스프링 기판이 LGA 인터포저(인터포저) 컨넥터에 의해 직접 프로브 카드 기판에 접속하고 있는, 와이어가 걸려 있는 프로브 카드 조립체의 횡단면도이다.
도24는 프로브 카드와 도터 카드 사이에서 하나 이상의 컨넥터들을 가지고 있고，도터 카드가 마이크로 볼 그리드 솔더 어레이에 의해 작은 영역의 프로브 스프링 기판에 부착되는, 작은 테스트 영역 프로브 카드 조립체의 횡단면도이다.
도25는 다수의 마이크로 볼 그리드 어레이 프로브 스프링 접촉기 칩 기판들이 놓여 있는 기판 웨이퍼의 상부도이다.
도26은 단일 피치 마이크로 볼 그리드 어레이 나노-스프링 접촉기 칩의 상부도이다.
도27은 다중 프로브 스트립 접촉 영역을 갖는 타일드(tiled) 프로브 스트립의 상부도이다.
도28은 프로브 카드 지지 기판에 부착된 다수의 타일드 프로브 스트립의 하부도이다.
도29는 프로브 카드 지지 기판에 부착된 다수의 타일드 프로브 스트립들의 측면도이다.
도30은 다수의 집적회로들이，다중 프로브 스프링 접촉을 통하여，일시적으로 번-인 보드에 접속하고 있는 것이 허용되는 구조의 횡단면도이다.
도31은 보호성 코팅이 스프링 프로브 조립체의 프로브 표면에 응용되는, 스프링 프로브 조립체 코팅 공정의 제1 단계를 도시하는 도면이다.
도32는 감광성 물질층이 제2 기판에 도포되는, 스프링 프로브 조립체 코팅 공정의 제2 단계를 도시하는 도면이다.
도33은 코팅된 스프링 프로브 조립체가 제2 기판 상의 감광성 물질 내로 부분적으로 담가지는, 스프링 프로브 조립체 코팅 공정의 제3 단계를 도시하는 도면이다.
도34는 코팅되고 부분적으로 담가진 스프링 프로브 조립체가 제2 기판으로부터 제거되는, 스프링 프로브 조립체 코팅 공정의 제4 단계를 도시하는 도면이다.
도35는 코팅되고 부분적으로 담가진 스프링 프로브 조립체가 에칭되고, 이에 의해 포토-레지스트 내에 담가지지 않은 기판 부분으로부터 보호성 코팅을 제거하는, 스프링 프로브 조립체 코팅 공정의 제5 단계를 도시하는 도면이다.
도36은 포토-레지스트가 스프링 프로브 조립체 상의 스프링 팁으로부터 벗겨져 보호성 코팅을 노출시키는, 스프링 프로브 조립체 코팅 공정의 제6 단계를 도시하는 도면이다.
도37A는 기준면 계층화 스프링 프로브 기판의 부분적 횡단면도이다.
도37B는 기판을 통하여 연장되는 실드된 동축 전달 라인 환경을 포함하고 있는 교호적 초고주파 스프링 프로브 기판의 부분적 횡단면도이다.
도38은 교호적 기준면 계층화 스프링 프로브 기판의 부분적 횡단면도이다.
도39는 전형적인 웨이퍼 테스트 시스템의 부분적 개략도이다.
도40은 향상된 프로브 인터페이스 조립체의 개략도이다.
도41는 데칼 인터포저 조립체의 부분적 횡단면도이다.
도42는 Z-블록 데칼 인터포저 조립체의 부분적 횡단면도이다.
도43는 Z-블록 데칼 인터포저 조립체의 확대 조립도이다.
도44는 핑거 승강 이전의 프로브 칩의 횡단면도이다.
도45는 핑거 승강 이후의 프로브 칩 및 플레이트의 횡단면도이다.
도46은 프로브 칩의 스프링 측면의 평면도이다.
도47은 프로브 칩의 스프링 측면의 상세한 부분적 설계도이다.
도48은 프로브 칩의 인터포저 측면의 평면도이다.
도49는 프로브 칩의 인터포저 표면의 상세한 부분적 설계도이다.
도50은 칩 조립체 고정구에 대한 데칼의 확대 조립도이다.
도51은 데칼 프로브 칩 조립체 공정의 흐름도이다.
도52는 인터포저 구조의 부분적 횡단면도이다.
도53은 인터포저의 계획 설계도이다.
도54는 인터포저의 부분적 상세 설계도이다.
도55는 캐패시터 공동 영역 내에 비어 있는 스프링들을 갖는 인터포저의 부분적 평면도이다.
도56은 바이패스 캐패시터들과 도그 본드 비아(dog bone 비아)가 매립되어 있는 교호적 인터포저의 부분적 평면도이다.
도57는 스프링의 승강 이전의 교호적 데칼 인터포저 구조의 부분적 횡단면도이다.
도58은 스프링의 승강 이후의 교호적 데칼 인터포저 구조의 부분적 횡단면도이다.
도59는 예시적인 인터포저 구성 공정을 보이고 있는 흐름도이다.
도60은 Z-블록 인쇄 배선판의 계획 설계도이다.
도61은 Z-블록 인쇄 배선판의 부분적 상세도이다.
도62는 마더보드 PWB와 Z-블록 사이에 영원한 인터페이스를 갖고 있는 데칼 인터포저 조립체의 부분적 횡단면도이다.
도63은 영원한 인터페이스를 갖고 있는 데칼 인터포저 조립체의 부분적 횡단면도이다.
도64는 솔더 볼 어레이를 갖는 핀 블록을 포함하는 프로브 카드 조립체의 부분적 횡단면도이다.
도65는 솔더 볼 어레이를 갖고 있는 핀 블록의 상세한 부분적 개략도이다.
도66은 후방 스프링들을 갖는 핀 블록을 포함하는 프로브 카드 조립체의 부분적 횡단면도이다.
도67은 후방 스프링들을 갖는 핀 블록의 상세한 부분적 개략도이다.
도68은 후방 스프링들과 압력 삽입 핀(press fit pin)들을 갖는 핀 블록을 포함하는 프로브 카드 조립체의 부분적 횡단면도이다.
도69는 후방 스프링들과 압력 삽입 핀들을 갖고 있는 핀 블록의 상세한 부분적 개략도이다.
도70은 SMT 솔더와 상부 인터포저를 갖는 핀 블록을 포함하는 프로브 카드 조립체의 부분적 횡단면도이다.
도71은 SMT 솔더와 상부 인터포저를 가진 핀 블록의 상세한 부분적 개략도이다.
도72는 평면성 조절 메카니즘을 갖는 Z-블록 데칼 인터포저 조립체의 부분적 횡단면도이다.
도73은 평면성 조절 메카니즘을 갖는 Z-블록 데칼 인터포저 조립체의 확대 측면 조립도이다.
도74는 평면성 조절 메카니즘을 갖는 Z-블록 데칼 인터포저 조립체의 확대 조립 사시도이다.
도75는 차등 나사 평면성을 갖는 Z-블록 데칼 인터포저 조립체의 부분적 횡단면도이다.
도76은 집적회로들을 위한 고성능 스프링 패키지의 부분적 횡단면도이다.
도77은 집적회로들을 위한 교호적 고성능 스프링 패키지의 부분적 횡단면도이다.
도78은 집적회로들을 위한 고성능 스프링 패키지의 상부도이다.
도79는 유연한 가요성 막에 장착된 프로브 칩의 사시도이다.
도80은 유연한 데칼에 장착된 프로브 칩의 사시도이다.
도81은 유연한 시트에 장착된 프로브 칩의 사시도이다.
도82는 유연한 스크린에 장착된 프로브 칩의 사시도이다.
도83은 빠른 회전 프로브 조립체 제조 공정을 위한 흐름도이다.
향상된 집적회로 프로브 카드 조립체들의 몇몇 실시예들이 공개되는데, MEMS와 박막의 제조된 프로브들의 기계적 컴플라이언스를 연장하여, 이들 타입의 스프링 프로브 구조들은 반도체 웨이퍼 상부 하나 이상의 집적회로들을 테스트하기 위해 사용될 수 있다. 타이트한 신호 패드 피치 컴플라이언스를 제공하고 또는 상업적 웨이퍼 프로빙 장비에서의 높은 레벨의 유사한 테스팅을 가능케 하는, 프로브 카드 조립체들의 몇개의 실시예들이 공개된다. 양호한 몇몇 실시예들에서, 프로브 카드 조립체 구조들은 분리가능한 표준의 구성요소들을 포함하는데, 이는 조립체 제조 비용 및 제조 시간을 줄인다. 이 구조들과 조립체들은 웨이퍼 형태에서 고속 테스팅을 가능하게 한다. 프로브들도 집적회로들과 MEMS를 위해 기계적 보호를 구축하고, 또는 기판들 상의 박막 제조 스프링 팁과 프로브 배치 구조들을 만들었다. 교호적인 카드 조립체 구조들은 프로브 칩 기판에 점착성 있게 부착되는 데칼(decal) 또는 스크린 같은，순응적인 캐리어 구조들을 포함한다.
도1은 기판(16)으로부터의 해제 이전의，포토리소그래피 패턴화 스프링(14a-14n)의 선형 어레이(12)의 평면도(10)이다. 전도성 스프링(14a-14n)은 포토리소그래피 패터닝에 이어서, 낮고 높은 에너지 플라즈마 피착 공정을 통해서 피착된 금속의 연속 층들에 의해 같은 피착된 금속의 연속 층들에 의해，기판 층(16) 상에 일반적으로 형성되는데, 이는 반도체 산업에서 널리 알려져 있다. 연속 층들은 스트레스의 상이한 고유의 레벨들을 가진다. 기판(16)의 해제 영역(18)은 언더컷 에칭에 의해 처리되고, 이로써 해제 영역(18)에 걸쳐 해제 층(19)(도3) 상에 위치한 스프링 접촉(14a-14n) 부분은 기판(16)으로부터 해제되고 기판(16)으로부터 떨어져 연장되는데 (예를 들면, 굽혀지는), 그 결과 피착된 금속 층들 사이에서 고유의 스트레스들이 발생한다. 피착된 금속 트레이스들의 고정 영역들(15)(도3, 도4)은 기판(16)에 부착된 상태이고，스프링 접촉(14a-14n)으로부터 라우팅 (즉, 패닝-아웃)을 위해 일반적으로 사용된다. 도2는 기판(16)으로부터의 해제 후，포토리소그래피 패턴화 스프링(14a-14n)의 선형 어레이(12)의 사시도(22)이다. 스프링 접촉(14a-14n)는 현재 대략 0.001 인치의 미세 피치(20)을 갖는 고밀도 어레이 내에 형성될 수 있다.
도3은 짧은 길이(28a)를 갖는 제1의 포토리소그래피 패턴화 스프링(14)의 측면도(26a)인데, 이는 패턴화 스프링(14)이 평면 앵커 영역(15)으로부터 멀리 떨어져서, 기판(16)의 해제 영역(18a)으로부터 해제된 이후에, 제1의 유효 스프링 각도(30a), 스프링 반경(31a) 및 스프링 높이(32a)를 한정하기 위해 형성된다. 도4는 긴 스프링 길이(28b)를 갖는 제2의 포토리소그래피 패턴화 스프링(14)의 측면도(26b)인데, 이는 패턴화 스프링(14)이 기판(16)의 해제 영역(18b)으로부터 해제된 이후에, 제2의 유효 스프링 각도(30b), 스프링 반경(31b) 및 스프링 높이(32b)를 한정하기 위해 형성된다. 형성된 스프링 팁(14)의 유효 기하학학은 의도된 응용에 베이스하여, 매우 맞춤 가능하다. 또, 스프링 팁은 일반적으로 유연한데, 이는 많은 응용들을 위해 사용되게 한다.
패턴화 프로브 스프링(14)은 매우 작은 스프링 대 스프링 피치(20)가 가능할 수 있는데, 이는 다중 프로브 스프링(14)가 집적회로 장치(44; 도13) 상의 전력 또는 그라운드 패드들을 접촉하는데 사용되게 하는데, 이에 의해 전류 이송 능력을 향상시킨다. 또, 프로브 스프링(14)의 어레이(12)을 갖고 있는 프로브 카드 조립체를 위해, 다중 프로브 스프링(14)은 테스트 중인(DUT) 집적회로 장치(44) 상의 I/O 패드를 프로빙하는데 사용될 수 있고, 따라서 모든 접촉(14)이 테스트 중인 웨이퍼(92)에 스프링 접촉(14)를 결합한 후의 연속성을 입증하는데 사용되게 하고, 이에 의해 테스팅 절차가 시작하기 전에, 프로브 카드 조립체와 장치(44) 간의 완전한 전기적 접촉을 보장한다.
향상된 소형 스프링 구조
도5는 스프링의 기판 탈착 이전에, 인터리브된 스프링 팁 패턴을 갖는 대향하는 포토리소그래피 스프링(34a, 34b)의 제1 사시도이다. 도6은 스프링의 기판 탈착 이후에, 대향하는 인터리브된 포토리소그래피 스프링(34a, 34b)의 사시도이다.
인터리브된 포토리소그래피 스프링(34a, 34b)은 각각 다수의 스프링 접촉 포인트(24)를 가진다. 스프링 접촉이 전력 또는 그라운드 트레이스(46) 또는 집적회로 장치(44)의 패드(47)을 위해 사용될 때, 가장 큰 전기의 저항은 접촉 포인트에서 발생한다. 그러므로, 다수의 접촉 포인트(24)을 갖는 인터리브된 스프링 접촉(34)은 본래적으로 스프링 접촉(34)과 트레이스(46) 또는 패드(47) 사이의 저항을 낮춘다. 상술한 바와 같이, 다중 인터리브된 프로브 스프링(34)은 테스트 동안 집적회로 장치(44)를 프로빙하기 위한 것과 같이, 집적회로 장치(44)를 위한, 또는 프로브 카드 조립체(60;도13)를 위한 높은 양질의 전기적 접속들을 위한 것과 같이, 많은 응용들을 위해 사용될 수도 있다.
도7는 테스트 중인 집적회로 장치(44)(DUT) 상의 단일 트레이스(46)과 접촉하고 있는 대향하는 인터리브된 포토리소그래피 스프링의 쌍(34a, 34b)의 사시도(42)이다. 인터리브된 스프링 접촉 쌍(34a와 34b)은 다수의 접촉 포인트(24)을 각각 갖는 양쪽 스프링(34a와 34b)이 동일한 트레이스(46)에 접촉되게 한다. 도5에 도시된 바와 같이, 기판(16) 상의 2개의 스프링(34a, 34b) 사이에 지그재그의 갭(38)이 형성되면, 다중 팁(24)은 각 스프링(34a, 34b) 상에 확립된다. 인터리브된 스프링 프로브(34a, 34b)가 기판(16)으로부터 해제되기 전에, 인터리브된 포인트(24)가 중첩 인터리브 영역(36) 내에 위치한다. 인터리브된 스프링 프로브(34a, 34b)가 기판(16)으로부터 탈착되면, 스프링(34a, 34b) 사이에서 정의된 접촉 영역(40) 내에서，인터리브된 스프링의 포인트(24)은 서로 근접한 상태로 남아 있게 된다. 인터리브된 스프링 접촉 쌍(34a와 34b)은 양쪽 인터리브된 스프링(34a와 34b)이 테스트 중인 장치(44)를 위해 동일한 트레이스(46)에 접촉되어, 향상된 신뢰성을 제공하도록 위치 지정될 수 있다. 또, 각 인터리브된 스프링(34a, 34b)이 다중 스프링 포인트(24)을 포함하기 때문에, 트레이스(46)과의 접촉은 늘어나고, 반면에 다중 접촉 포인트(24) 양단의 과열 또는 전류 아크에 대한 잠재력은 최소화된다.
도8은 스프링(14)이 기판(16)으로부터 해제되기 전에, 평행이고 대향하는 단일-포인트 포토리소그래피 스프링(14)의 상부도이다. 인터리브된 스프링(34a, 34b)에 대해 상술한 바와 같이, 다중 스프링들의 스프링 팁(24)이 장치(44) 상의 단일 트레이스(46)에 접촉하도록 평행의 스프링(14)이 배치될 수도 있다. 또, 대향하는 스프링 프로브(14)는 기판(16) 상의서 서로 겹쳐질 수 있어, 해제 영역(18) 양단의 기판(16)으로부터의 해제에 따라, 스프링 팁(24)은 서로 가깝게 근접하여 위치한다. 도9는 스프링(14)이 기판(16)으로부터 해제된 후, 평행하고 대향하는 평행 단일-포인트 포토리소그래피 스프링(14)의 상부도인데, 여기서 평행하고 대향하는 평행 단일-포인트 포토리소그래피 스프링(14)은 집적회로 장치(44) 상부 단일 패드(47)에 접촉된다.
도10은 쇼울더(54)로부터 연장되는 포인트(52)를 갖는 쇼울더-포인트 포토리소그래피 스프링(50)의 전면도이다. 도11은 집적회로 장치 상의 트레이스(46)과 접촉하여，쇼울더-포인트 포토리소그래피 스프링(50)의 부분적 횡단면도이다. 도 12는 다중 쇼울더-포인트 포토리소그래피 스프링(50)의 사시도이다. 단일 포인트 스프링 프로브(14)는 흔히 단일의 날카로운 프로브 팁(24)에 의해 트레이스(46) 또는 패드(47) 상의 현존하는 산화물층을 관통시키므로써 집적회로 장치(22) 상의 전도성 트레이스(46)과의 양호한 물리적 접촉을 일반적으로 제공한다. 그러나, 얇거나 비교적 부드러운 트레이스(46) 또는 패드(47)을 갖고 있는 반도체 웨이퍼(92) 또는 집적회로 장치를 위해, 단일의 긴 프로브 팁(24)은 IC 기판(48) 내에 또는 다른 전기 회로 내에서와 같이, 트레이스(46)의 깊이를 지나 관통할 수 있다.
따라서, 쇼울더-포인트 포토리소그래피 스프링(50)은 쇼울더(54)와 마찬가지로, 하나 이상의 연장되는 포인트(52)를 포함하는데, 여기서 포인트(52)는 트레이스(46)에 양호한 전기적 접촉을 제공하기 위해 원하는 관통을 제공하고, 반면에 쇼울더(54)는 스프링(50)이 너무나 깊게 장치(44) 또는 웨이퍼(92) 내로 관통되는 것을 방지한다. 프로브 스프링(50)의 기하학학이 포토리소그래피 스크리닝과 에칭 공정들에 의해 상당히 제어가능하기 때문에, 쇼울더-포인트 포토리소그래피 스프링(50)은쉽게 달성된다.
향상된 프로브 카드 조립체
도13은 프로브 카드 조립체(60a)의 횡단면도(58)인데, 여기서 다수의 전기적 전도성 프로브 팁(61a-61n)은 기판(16)의 하부의 프로브 표면(62a) 상에 위치한다. 다수의 가요성, 전기적 전도성 접속(64a-64n)는 기판(16)의 상부 컨넥터 표면(62b)에 위치하고，상응하는 전기적 접속(66a-66n)에 의해 다수의 전기적 전도성 스프링 프로브 팁(61a-61n)에 각각 접속된다.
기판(16)은 일반적으로 고체의 판이고，양호하게는 세라믹, 세라믹 글래스,글래스 또는 실리콘과 같은，낮은 열팽창계수(TCE)를 갖고 있는 물질이다. 전기적 전도성 프로브 팁(61a-61n)은 프로브 카드 조립체(60a)와 반도체 웨이퍼(92)가 함께 위치할 때, 프로브 카드 조립체(60)와 반도체 웨이퍼(92) 사이의 전기적 접촉을 확립한다.
스프링 프로브 팁(61a-61n)은 단일 포인트 스프링(14), 인터리브된 스프링(34) 또는 쇼울더 포인트 스프링(50)과 같은，여러 가지 팁 기하학들을 가질 수도 있고，일반적으로 박막 또는 MEMS 처리 방법들을 사용하여, 기판(16) 상의 제조되어, 낮은 제조 가격, 양호하게 제어된 균일성, 매우 미세한 패드 피치(20), 및 큰 핀 총계를 얻을 수 있다.
프로브 팁(61a-61n)는 양호하게는 기판(16) 내의 금속화 비아(66a-66n)을 통해 가요성 전기 접속(64a-64n)에 전기적으로 접속된다. 다수의 가요성 전기 접속(64a-64n)들 각각은, 일반적으로 금속 링 또는 프레임 지지 구조(70)에 의해 적소에 유지된 인쇄 배선판 프로브 카드(68)에 전기적으로 접속된다. 양호한 금속화 비아 전기 접속(66a-66n) (예를 들면, 아리조나 템페 소재의 Micro Substrate Corporation에 의해 제조된 것과 같은)은 레이저 또는 다른 천공 방법들을 사용하여, 기판(16) 내의 제1 생성 홀에 의해 일반적으로 형성된다. 홀은 그 다음 판금 또는 압출에 의해，전도성 물질으로 충전되거나 판금된다. 전도성 비아(66a-66n)가 형성된 후에, 이들은 평평하고 매끄러운 표면을 제공하기 위해，후방 연마된다.
도14는 프로브 카드 조립체(60a)의 부분 연장된 횡단면도(79)인데, 이는 기판(16) 양단의 스테이지된 피치 및 팬-아웃과 인쇄 배선판 프로브 카드(68)를 보여준다. 프로브 팁(61a-61n)는 미세한 스프링 피치(20)로，기판의 프로브 표면(62a)에 일반적으로 배열된다. 고정 트레이스 부분(15)은 그 다음 금속화 비아(66a-66n)으로 양호하게 팬-아웃되는데, 이는 기판 피치(81)로 일반적으로 배열된다.
기판(16)의 상부 컨넥터 표면(62b)에 있고，비아(66a-66n)에 접속되어 있는 전기적 전도성 접속(64a-64n)은 일반적으로 접속 피치(81)로 배열되는데, 이는 접속 피치(81)로 배열되거나, 양호하게는 기판(16)의 상부 컨넥터 표면(62b)에 더욱 팬 아웃될 수 있다.
인쇄 배선판 프로브 카드(68)의 하측의 전도성 패드(77a-77n)는 패드 피치(85)로 일반적으로 배열되어, 전도성 패드(77a-77n)는 기판(16)의 상부 컨넥터 표면(62b)에 있는 전기적 전도성 접속(64a-64n)과 정렬된다. 전도성 패드(77a-77n)는 그 다음 전도성 경로(78a-78n) 양호하게 팬 아웃되는데, 이는 프로브 카드 피치(87)로 일반적으로 배열된다. 인쇄 배선판 프로브 카드(68)의 상부 표면에 있고，전도성 경로(78a-78n)에 접속되어 있는 전기적 전도성 접속(72a-72n)은 프로브 카드 접속 피치(89)로 일반적으로 배열되거나，인쇄 배선판 프로브 카드(68)의 상부 표면에 더 한층 팬 아웃될 수도 있다. 프로브 카드 접속 피치(89)가 양호하게 선택되어, 전기적 전도성 접속(72a-72n)가 테스트 헤드(76) 상에 위치한 테스트 헤드 컨넥터(74a-74n)와 정렬되는데, 이는 테스트 헤드 피치(91)로 일반적으로 배열된다.
가요성 전기적 접속(64a-64n)는 프로브 팁(61a-61n)보다 긴 스프링 길이(28)를 사용하여 일반적으로 제조되어, 대략 4-10 mil의 컴플라이언스를 제공한다. 몇몇 실시예들에서, 상술한 바와 같이, 또는 본 명세서에 참고로 인용된 미국 특허 제5,848,685호 또는 미국 특허 제5,613,861호에 기재된 바와 같이, 가요성 접속(64a-64n)가 포토리소그래피 스프링에 따라 일반적으로 구축된다.
가요성 접속(64a-64n)는 인쇄 배선판(PWB) 프로브 카드(68)에 영구적으로 (예를 들면, 솔더 또는 전도성의 에폭시와 같이) 도는 비영구적으로 (예를 들면, 가요성 접속 스프링(64a-64n)의 팁(24)에 짝이 되는 상응하는 금속 패드들에 의해) 접속된다. 그 다음, 인쇄 배선판 프로브 카드(68)는 테스트 헤드(76) 상의 테스트 헤드 피치(91)와 일반적으로 배열된 표준 포고(pogo) 핀 접촉기(74a-74n)에 적합한 패드 피치(89) 상에서 패드(72a-72n)에 신호를 팬 아웃시킨다.
가요성 접속(64a-64n)는 1.00 mm 또는 1.27 mm와 같은 어레이 피치(83)를 갖는 영역 어레이 내에 양호하게 배열되는데, 이는 블라인드 전도성 비아(78a-78n)를 포함하고 있는 진보된 인쇄 배선판 프로브 카드(68)를 사용하지 않고도, 인쇄 배선판 프로브 카드(68) 상의 판금된 스루-홀(plated through-hole;PTH;78)에 대해 합리적인 밀도 (즉, 프로브 카드 피치(87))를 제공하고, 인쇄 배선판 프로브 카드(68) 내의 다중 층 상에 신호의 팬-아웃을 허용한다.
인쇄 배선판 프로브 카드(68)의 하측의 전도성 패드(77a-77n)에 접촉되는 가요성 전도성 접속(64a-64n)은 인쇄 배선판 프로브 카드(68)와 기판(16)의 전기적 접속을 유지하는 반면, 기판(16)은 중심 주상부 경사와 마찬가지로, Z-축(84)을 따라 약간씩 위아래로 움직이는 것이 허용된다. 가요성 접속(64a-64n)도 (예를 들면, 낮은 TCE 기판(16)과 비교적 높은 TCE 인쇄 배선판 프로브 카드(68)에서와 같이) 상이한 열팽창계수를 갖는 기판(16)과 인쇄 배선판 프로브 카드(68) 사이에 래터럴 컴플라이언스(lateral compliance)를 제공한다.
대안적으로, 기판(16)은 막 범프 접촉(64a-64n)를 통하여 인쇄 배선판 프로브 카드(68)에 접속된, 막 프로브 카드와 같은，조립체일 수 있다. 프로브 카드 조립체의 대안적인 실시예에서, 접속(64a-64n)은 분리가능한 컨넥터(132)(도18)에 의해, 또는 양호하게는 펜실바니아주 에터스 소재의 FCI Electronics로부터의 MEG-ArrayTM컨넥터(162)(도24)에 의해 제공되는데, 여기서 컨넥터(132, 162)의 대향하는 2등분 상에 위치한 볼 그리드 솔더 어레이는 도14에 도시된 바와 같이, 기판(16) 및 인쇄 배선판 프로브 카드(68) 상의 매칭 전도성 패드에 납땜되고, 전도성 패드는 영역 어레이 패턴 내에 각각 배열되어, 컨넥터(132, 162)의 대향하는 2등분은 인쇄 배선판 프로브 카드(68) 상의 다수의 전도성 패드(77a-77n) 각각과 다수의 스프링 프로브 팁(61a-61n) 각각 사이에 다수의 매칭 전기 접속을 제공한다.
집적회로 장치(44)들의 크기와 디자인이 더욱 더 작아지고 복잡해짐에 따라, 소형의 스프링 프로브 팁(61a-61n)에 의해 제공된 미세한 피치(20)(도2)는 더욱 더 중요하게 된다. 더욱이, 집적회로(44)와 필수 프로브 카드 테스트 조립체 둘다의 소형화로 인해, 다수의 스프링 프로브(61a-61n)를 포함하고 있는 기판(16)과 집적회로(44) 사이의 평면성 차이는 비판적이게 된다.
프로브 카드 조립체(60a)는 전기의 상호 접속들을 기판(16)에 제공하는데, 이는 수천의 스프링 프로브 팁(61a-61n)를 포함할 수도 있고, 반면에 프로브 카드조립체(60a)를 위한 적절한 기계적 지지를 제공하여, 전형적인 집적회로 테스트 프로빙 환경에서 효과적으로 근무할 수 있게 한다. 프로브 카드 조립체(60a)는 타이트한 피치들에 대해 또는 고주파에 대해 매우 높은 핀 총계를 필요로 하고 있는 응용들에 쉽게 사용된다. 또, 프로브 카드 조립체(60a)는 집적회로 다이(44)의 중심 영역에의 액세스를 필요로 하는 테스트 프로브 응용들을 위해，집적회로 장치의 모든 트레이스(46)(도7) 및 입출력 패드(47)(도7, 도9)에 대해 전기적 접촉을 제공하는 것이 쉽게 적응된다.
도13에 도시된 바와 같이, 프로브 카드 조립체(60a)는 쏘 스트리트(saw street;94)에 의해 일반적으로 분리되는 하나 이상의 집적회로(44)를 갖는 반도체 웨이퍼(92)와 관련하여 일반적으로 위치가 정해진다. X-축(80) 및 Y-축(82)은 반도체 웨이퍼(92) 또는 장치(44) 양단의 프로브 카드 조립체(60)의 위치를 정의하고, 반면에 Z-축은 웨이퍼(92)의 표면과 프로브 카드 조립체(60) 사이의 수직의 거리를 정의한다. 테스트 헤드(76)와 프로브 카드 조립체(60a)와 관련하여, 테스트 중인 웨이퍼(92)의 위치는 Z-축(84) 주상부 회전 Z-축 (즉, 세타) 위치(90) 뿐만아니라, X-축(80), Y-축(82)와 Z-축(84)에 대해서 정확하게 위치하는 것이 요구된다.
그러나, 프로브 카드 조립체들이 평탄한 반도체 웨이퍼(92)와의 접촉을 제공하는 것이 허용되는 것은 더욱 더 중요한데, 여기서 반도체 웨이퍼(92)와 프로브 카드 조립체들은 X-축 회전(86) 및/또는 Y-축 회전(88)에서의 몇몇 변동에 의해서와 같이, 서로 약간 비평면적이다.
도13에 도시된 프로브 카드 조립체(60a)에서는, 프로브 팁(61a-61n)는 유연한데, 이는 기판(16)과 반도체 웨이퍼(92) 사이에 본래적으로 평면성 컴플라이언스를 제공한다. 또, 양호하게는 가요성 전도성 스프링(14, 34, 50)인 가요성 접속(64a-64n)은 기판(16)과 반도체 웨이퍼(92) 사이에 평면성 컴플라이언스를 더 제공한다. 따라서, 프로브 카드 조립체(60a)는 기판(16)과 집적회로 장치(44) 사이에서 평면성 컴플라이언스를 제공한다 (즉, X-축 회전(86) 및/또는 Y-축 회전(88)에 의해서와 같이). 또, 프로브 카드 조립체(60a)도 (일반적으로 세라믹, 세라믹 글래스, 글래스 또는 실리콘으로부터 이루어진) 기판(16)과 (일반적으로 유리 에폭시 물질로 이루어진) 인쇄 배선판 프로브 카드(68) 사이에 열팽창계수(TCE)의 차이들을 적응시킨다.
전형적으로 작은 피치(20)를 갖고 있는 프로브 팁(61a-61n)로부터의 신호의 트레이스들은 기판(16)의 한쪽 또는 양쪽 표면(62a, 62b) 상의 라우팅 트레이스들을 사용하여, 일반적으로 더 큰 피치를 갖는 가요성 접속(64a-64n)에 양호하게 팬 아웃된다.
가요성 접속(64a-64n)는 표준화된 레이아웃 패턴 상에 양호하게 놓이는데, 이는 인쇄 배선판 프로브 카드(68) 상의 표준화된 전력 및 그라운드 패드 패턴 (즉, 지정)에 필적할 수 있고，따라서 동일한 인쇄 배선판 프로브 카드(68)가 다른 집적회로 장치(44)에 맞춰지도록 놓여진 기판(16)에 사용되게 한다. 인쇄 배선판 프로브 카드(68)가 여러 가지 다른 장치(44)를 테스트하기 위해, 전문화된 기판(16)에 적합하게 됨에 따라, 인쇄 배선판 프로브 카드(68)를 위한 운영 경비는 감소된다.
고주파 전력 감결합(decoupling)에 도움을 주기 위해, 사우쓰 캘로라이나주 마이틀 비치 소재의 AVX사로부터의 LICATM시리즈 캐패시터들과 같은，캐패시터들 172(도24)는 양호하게 기판(16)의 상부 표면(62b)에 장착된다. 대안적으로，라우팅 트레이스 층의 미사용 영역 상에 형성된 평면과 기준면 사이에서，평행 판 캐패시터가 기판(16) 내에 형성될 수 있다. 기판(16)이 실리콘으로 이루어지는 실시예에 있어서, 완전한 캐패시터(67)(예를 들면, 완전한 바이패스 캐패시터와 같은)은 실리콘 기판(16) 내에 양호하게 형성될 수 있다. 집적회로들에서와 같이, 그러한 캐패시터들은 금속-유전체 금속 구성, 금속-유전체-농후하게 도프된 반도체, 또는 p-n 접합들을 포함한다. 비-반도체 기판들에 있어서, 금속-유전체-금속 캐패시터들은 집적회로 제조 기술들을 사용하여, 기판 상에 또 내에 제조될 수 있다.
룩 업 앤 룩 다운 카메라(look uo and look down camera)는 웨이퍼 척을 기판(16)에 정렬시키는데 사용되는데, 이에 의해 프로브 팁(20)은 반도체 웨이퍼(92) 상에 위치한 테스트 중인 장치(44) 상의 접촉 패드(47) 또는 트레이스(46)에 정렬된다. 정렬은 일반적으로 스프링 팁(24)에서, 또는 기판(16)에 인쇄된 정렬 부호(125)에서 보는 것에 의해 달성된다.
그러한 카메라가 없는 프로브 카드 조립체에 있어서, 기판(16)은 양호하게는 반투명이거나 투명한 물질 (예를 들면, 유리 세라믹 또는 글래스와 같은)으로부터 이루어지는데, 이에 의해 뷰-스루-더-탑(view-through-the-top) 정렬 방법들이 테스트 조작원에 의해 실행되게 한다. 윈도우(165)(도24)은 양호하게는 인쇄 배선판프로브 카드(68) 내에 정의되고, 반면에 정렬 부호(125)(도17), (185)(도26)는 양호하게는 테스트 중인 기판 및/또는 웨이퍼(92) 상에 양호하게 위치할 수 있다. 테스트 조작원은 윈도우를 통해 정렬 부호를 보기 위해 카메라 또는 현미경을 사용할 수 있고, 기판(16) 및 웨이퍼(92)와 정렬된다.
프로브 접촉이 유지되는 동안 반도체 웨이퍼(92)의 표면으로의 액세스가 요구되는 경우의 응용에 있어서 (예를 들면, 집적회로 장치(44)의 개발 동안 전압 대비 전자 빔 프로빙의 경우에서와 같이), IC 중심 상부 기판 영역(16) 내의 윈도우(123)(도17)이 양호하게 정의되어, 다이(92) 내의 신호를 관찰하기 위해 액세스를 허용한다. 윈도우(123)는 다이 에지를 따라 위치하는 1/0 패드들을 갖고 있는 집적회로 장치(44)에 가장 효율적이어서, 웨이퍼(92) 상에 위치한 집적회로 장치(44)의 직접적인 프로빙을 가능케 한다. 현재, 반도체 웨이퍼 다이(92)는 먼저 다이스(diced)되어야 하는데, 여기서 개별적인 집적회로 장치(44)가 패키지 내에 와이어 본딩된 다음, 테스트된다.
기판(16) 내의 정의된 오프닝 (즉, 윈도우(123))는 또한 DRAM들과 같은 장치들의 인-시투 e-빔 수리를 위해 양호하게 사용되는데, 여기서 프로브 카드 조립체(60)는 적소에 남아 있을 수 있다. 웨이퍼(92)를 움직이는 일 없이，테스트, 수리와 재 테스트는 따라서 동일한 스테이션에서 실행될 수 있다.
프로브 카드 조립체(60a)의 구조는 인쇄 배선판 프로브 카드(68) 내의 프로브 팁(61a-61n)와 제어된 임피던스 환경 사이에 매우 짧은 전기의 거리들을 제공하는데, 이는 프로브 카드 조립체(60a)가 고주파 응용들을 위해 사용되게 한다. 기판(16)의 한쪽 또는 양쪽 표면(62a, 62b)의 트레이스들이 임피던스 제어되게 요구되는 실시예에 있어서, 하나 이상의 전도성 기준면들은 트레이스의 상부, 트레이스들의 하부, 또는 트레이스들의 상부 하부 양쪽 위 어느 쪽이라도 기판(16) 내에서 추가될 수도 있다. 초고주파 응용들을 위해, 기판(16)은 교호적인 그라운드 기준 트레이스들을 포함할 수도 있는데, 이는 비아(266)(도37, 도38)를 사용하여 규칙적인 간격으로 기준면(262)(도37, 도38) 사이에서 접속되어, 실드된 동축 전송 라인 환경(260)을 효과적으로 제공한다. 몇몇 실시예에서, 그라운드 평면 트레이스들은 신호 라인의 한 편에 배치된다.
높은 컴플라이언스 프로브 조립체
상술한 바와 같이, 프로브 카드 조립체 구조(60)는 Z 축(84)와 관련하여 회전(90)되는 것과 마찬가지로, X 및 Y 가로 방향으로 인쇄 배선판 프로브 카드(68)에 대해 기판(16)을 고정되게 지지한다.
가요성 접속(64a-64n)뿐만 아니라, 가요성 스프링 프로브(61a-61n)이 프로브 카드 조립체(60)와 반도체 웨이퍼(92) 또는 장치(44) 사이에 소정의 평면성 컴플라이언스를 제공하는 동안, 프로브 카드 조립체(60)의 다른 양호한 실시예들은 향상된 평면성 컴플라이언스를 제공한다.
실질적인 평면성 컴플라이언스를 필요로 하는 몇몇 프로브 카드 응용에서，고밀도 접속들과 미세한 피치(20)를 제공하기 위해서 프로브 스프링(61a-61n)가 자주 너무 작은 것으로 요구되기 때문에, 프로브 스프링(61a-61n)만에 의해 제공되는컴플라이언스는 충분하지 않을 수도 있다. 그러므로, 프로브 카드 조립체(60)의 양호한 몇몇 실시예들에서, 프로브 카드 조립체(60)는 기판(16)이 중심 주위를 선회하는 것이 허용되어 (즉, X-축 회전(86) 및/또는 Y-축 회전(88)에서의 변화), 테스트 중인 반도체 웨이퍼(92)에 증가된 평면성 컴플라이언스를 제공한다. 그러한 응용에서，반도체 웨이퍼(92)에 대해 기판(16)의 하부 표면(62a)에 위치한 프로브 스프링 접촉(61a-61n)들을 결합하기 위해，프로브 카드 조립체(60)는 Z 방향(84)으로 제어된 하향 힘을 계속 가해야 한다.
프로브 카드 조립체(60)의 많은 실시예들을 위해, 기판(16)의 중심의 영역(119)(도17)은 기판(16)과 인쇄 배선판 프로브 카드(68) 사이의 전기적 접속(64a-64n)를 위해 사용되므로써, 기판(16)이 기판(16)의 주위(127)(도17)를 따라 지지되는 것이 요구된다.
기판(16)이 중심을 피봇되게 하고, 프로브 팁(61a-61n)을 결합하기 위한 힘을 제공하기 위해서, 볼 조인트 받침 구조는 기판 지지 구조의 후방측의 프로브 카드 조립체의 중심 영역 내에 위치할 수도 있다. 그러나, 그러한 구조는 일반적으로 와이어 리드들 또는 다른 전기적 접속들을 방해하는데, 이는 종종 프로브 카드 조립체의 중심 영역의 상의 나올 필요가 있다. 더욱이, 이동할 수 있는 그러한 조인트는 신뢰할 수 있도록 일반적으로 기판(16)의 세타 회전(90)을 제한하지 않는다.
도15는 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체(60b)의 제1의 부분적 횡단면도(96a)이다. 도16는 도15에 도시된 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체(60b)의 제2의 부분적 횡단면도(96b)인데, 이는 반도체 웨이퍼(92) 상부 하나 이상의 집적회로 장치(44)에 평면성 컴플라이언스를 제공하는데, 이는 프로브 카드 조립체(60b)와 비-동일 평면상(non-coplanar)일 수도 있다. 도17는 브리지 및 스프링 프로브 카드 서스펜스 조립체(60b)를 위한 주요 구성요소들의 부분적 연장 조립도(124)이다.
리프 스프링(98)은 브리지 구조(100)를 통하여 기판(16)에 접속된다. 리프 스프링(98)과 브리지 구조(100)는 Z 방향(84), X 방향(80), Y 방향(82) 및 Z-축 회전(세타)(90) 방향으로 이동이 제어된, 기판(16)에 대해 피봇팅의 자유로움을 제공한다 (즉, 근소한 X-축 회전(86) 및 Y-축 회전(88)). 양호한 실시예들에서, 프리로드 조립체(121)(도15)는 인쇄 배선판 프로브 카드(68b)와 관련하여 기판(16)의 초기 평면 및 Z 위치를 정확하게 설정하기 위한 수단으로서 사용되고, 리프 스프링(98)의 프리-로드 힘을 설정하는데 사용된다. 예를 들면, 도15와 도16에 도시된 실시예에서, 프리로드 조립체(121)는 브리지 심(bridge shim;122)와 관련되어 사용되는 패스너(118)을 포함한다. 대안적인 실시예들에서, 프리로드 조립체(121)는 교정 나사 조립체(122), 크래쉬 패드(120), 및/또는 스탠드오프(standoff;116)를 포함할 수도 있다.
도15와 도16에 도시된 바와 같이, 리프 스프링(99)의 외부 에지들은 부착 프레임(107)에 의해 그 외부 에지들을 따라 인쇄 배선판 프로브 카드(68)에 고정된다. 하나 이상의 패스너(108), 상부 브리지 스페이서(104)와 하부 브리지 스페이서(106)에 의해，리프 스프링(98)의 중심은 브리지(100)에 접속된다. 브리지 프리로드 심(110)이 양호하게 추가되어, 리프 스프링(98)과 브리지(100)의 사이의 Z 거리를 변경하는데, 이는 브리지(100) 상의 리프 스프링(98)에 의해 가해진 하향 힘의 프리-로드를 변화시킨다. 브리지(100)는 중심으로부터의 코너쪽으로 그 지지를 이동시키고, 다수의 (적어도 3 이상) 브리지 레그(102)들에 의해 기판(16)에 접속된다. 브리지 레그(102)는 인쇄 배선판 프로브 카드(68) 내에 정의된 브리지들 레그 오프닝(111)를 통하여 돌출하고，부착 또는 기계적 접속(112)에 의해 기판(16)에 고정적으로 부착된다.
리프 스프링(98)은 스테인레스강 또는 스프링의 시트로 일반적으로 만들어지고，화학 에칭 방법들을 사용하면서 일반적으로 패턴된다. 하향 힘은 리프 스프링(98)의 크기뿐만 아니라, 스프링의 강성도, 스프링 스페이서(104 및 106)의 직경의 함수이다.
도16에 도시된 리프 스프링(98)이 십자가의 형태들을 가지는 동안, 다른 기하학학의 형태들은 하향 힘, 경사 자유도, 및 X, Y 및 세타 이동 저항을 제공하는데 사용될 수도 있다. 예를 들면, 십자가 형태를 갖고 있는 리프 스프링(98)은 소정 수의 윙(99)을 포함할 수도 있다. 또, 윙(99)는 비대칭 형태들을 가질 수도 있는데, 이는 외부 에지로부터 중심쪽으로 이동할 때 폭이 변하게 한다. 또한, 리프 스프링(98)의 안정성을 더 제공하기 위해，리프 스프링(98)의 외부 에지는 링 내에 접속될 수도 있다.
브리지(100)와 스페이서(104와 106)는 양호하게는 알루미늄 또는 티타늄과 같은 가볍고 강한 금속으로 구성되어, 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체(60b)의 이동할 수 있는 양을 최소화한다.
기판(16)은 에폭시 또는 솔더와 같은，접착제(112)를 사용하여, 일반적으로 브리지(100)의 레그(102)에 부착된다. 기판 대체가 필요한 경우에, 도18에 도시된 것과 같은 탈착가능 접속(130)이 사용될 수 있다.
기판(16)의 하부측(62a) 상에서, 하부 스탠드오프(114)가 양호하게 사용되는데, 이는 기판(16)이 테스트 중인 웨이퍼(92)와 터치되는 것을 방지한다. 더 낮은 스탠드오프(114)가 양호하게는 폴리이미드와 같은 비교적 부드러운 물질으로 만들어져, 테스트 중인 반도체 웨이퍼(92)에 대한 손상을 방지한다.
또한, 반도체 웨이퍼(92)에서 능동 회로(44)에 더 한층 손상되는 것을 피하기 위해서，프로브 카드 조립체(60)가 반도체 웨이퍼(92) 상의 장치(44)와 정렬되었을 때 스탠드오프들이 반도체 웨이퍼(92) 상의 쏘 스트리트(94)(도13)와 정렬되도록 스탠드오프(114)가 양호하게 배치되는데, 여기서 능동 장치(44) 또는 테스트 구조들은 존재하지 않는다. 더욱이, 더 낮은 스탠드오프(114)의 높이는 스프링 프로브(61a-61n)의 최대 압축을 제한하기 위해 양호하게 선택되고, 따라서 스프링 프로브(61a-61n)의 손상을 막는다.
기판(16)의 상부 표면(62b)에서，상부측의 가요성 전기적 접속(64a-64n)에 대한 손상을 막기 위해，상부 스탠드오프(116)가 양호하게 사용된다. 상부 스탠드오프(116)는 LEXANTM, 실리콘 또는 플라스틱과 같은 알맞게 단단한 절연 물질로 양호하게 만들어진다.
도15, 도16 및 도17에 도시된 양호한 실시예에서, 조절가능한 브리지 나사(118) 및 브리지 심(122)은 가요성 접속(64a-64n)가 과도 연장(over-extension)에 의해 손상을 입지 않을 수 있게, 하향 스탑(downward stop)을 기판(16)에 제공할 뿐만 아니라，기판(16)의 초기 평면을 설정하는데 사용된다.
인쇄 배선판 프로브 카드(68b)가 일반적으로 비교적 부드러운 물질 (예를 들면, 유리 에폭시 같은)들로 만들어지기 때문에, 반복된 접촉 주기에 걸쳐 인쇄 배선판 프로브 카드(68b) 내에 조정 나사(118)의 팁이 침하되는 것을 막기 위해，조정 나사(118) 아래에서，크래쉬 패드(120)가 프로브 카드(68b) 상의 양호하게 배치된다. 패스너 심(122)는 또한, 기판(16)과 인쇄 배선판 프로브 카드(68b) 사이의 최초의 거리와 평면성이 정확히 설정될 수 있도록, 조정 나사(118)와 양호하게 사용된다.
프리로드 심(110)은 브리지(100) 상의 리프 스프링(98)에 의해 가해진 하향 힘의 초기 프리-로드를 제어하는데 양호하게 사용된다. 설정된 프리로드는 기판(16)의 진동을 방지하고，기판(16)과 테스트 중인 반도체 웨이퍼(92) 사이의 접촉 특징들을 개선한다.
도18은 교호적 브리지와, 인쇄 배선판 프로브 카드 기판(68b)에 탈착가능하게 접속된 중간 도터 카드(134)를 갖는 스프링 서스펜드 프로브 카드 조립체(60c)의 제1 부분적 횡단면도(126a)인데, 여기서 스프링 프로브 기판(16)은 브리지 구조(100)에 탈착가능하게 접속된다. 도19는 도18에 도시된 교호적 브리지 및 스프링 서스펜드 프로브 카드 조립체(60c)의 제2의 부분적 횡단면도(126b)인데, 이는 반도체 웨이퍼(92) 상의 하나 이상의 집적회로 장치(44)와의 평면성 컴플라이언스를 제공하는데, 이는 본래 프로브 카드 조립체(60c)와 비-동일 평면상이다.
도18에 도시된 교호적 브리지와 스프링 서스펜드 프로브 카드 조립체(60c)에서, 도터 카드(134)에 전기적 접속들을 제공하는 가요성 접속(64a-64n)들 사이에서와 같이, 전기적 접속들은 프로브 칩 기판(16)과 도터 카드(134) 사이에 제공된다.
도18에 도시된 바와 같이, 분리할 수 있는 이등분(133a, 133b)을 갖는 분리가능한 컨넥터(132)은 중간 도터 카드(134)와 인쇄 배선판 프로브 카드 기판(68b) 사이에 탈착가능한 접속을 제공하는데, 이는 기판(16)과 도터 카드(134)의 교환을 허용한다. 예를 들어, 나사에 국한되지 않는 기판 부착 패스너(130)는 양호하게는 브리지 레그(128)를 통하여 연장되고, 브리지(100)가 기판 포스트(128)에 제거가능하게 접속되게 허용되는데, 이는 기판(16)의 상부 표면(62b) 상에 장착된다.
프로브 카드 조립체(60)의 한 실시예에서, 양호한 스프링 포스트 컨넥터(132)은 펜실바니아주 에터스 소재의 FCI Electronics에 의해 제조된 MEG-ArrayTM컨넥터이다. 분리가능한 컨넥터(132)의 한 측이 인쇄 배선판 프로브 카드(68)에 일반적으로 납땜되고, 반면에 상대측은 도터 카드(134)에 일반적으로 납땜되며, 이에 의해 도터 카드(134)가 인쇄 배선판 프로브 카드(68b)로부터 제거가능하게 접속될 수 있는 반면, 다량의 신뢰할 수 있는 전기적 접속들을 제공할 수 있다. 도터 카드(134)는 가요성 접속(64a-64n)를 위한 약 1 mm의 전형적인 피치로부터，분리가능한 컨넥터(132)을 위한 약 1.27 mm의 공통 피치까지 전기적 접속들의 더 이상의팬아웃을 양호하게 제공한다.
도20은 와이어 및 스프링 포스트 서스펜드 프로브 카드 조립체(60d)의 횡단면도(136)이다. 다수의 (예를 들면, 3개 이상의) 철강 와이어(138)는 기판(16)의 Z 이동(84)을 허용한다. 일반적으로 인쇄 배선판 프로브 카드(68c)에 납땜되고 수지 접착된 스프링 포스트 프레임(140)은 하나 이상의 스프링 포스트(141)를 포함하는데, 이는 진행을 제한하는 것뿐만 아니라, 하향 Z 힘을 제공하는데 양호하게 사용된다.
도21은 분리가능한 컨넥터 이등분(133a, 133b)을 포함하는 분리가능한, 즉 분해가능한 컨넥터(132)에 의해, 그리고 지지물(149)에 의해, 인쇄 배선판 프로브 카드(68)에 분리가능하게 접속된 중간 도터 카드(134)를 갖고 있는 서스펜드된 프로브 카드 조립체(60e)의 횡단면도(142)이다. 가요성 접속(64a-64n)은 스프링(14, 34, 50)으로 양호하게 만들어지고，인쇄 배선판 프로브 카드(68)와 도터 카드(134) 사이의 기계적 접속뿐만 아니라, 인쇄 배선판 프로브 카드(68)에 양쪽 전기적 접속들을 제공한다. 프로브 카드 조립체(60e)에서, 가요성 접속(64a-64n)는 솔더 또는 전도성 에폭시(127)를 사용하여, 도터 카드(134) 위의 전도성 패드(143a-143n)에 영구히 접속된다. 가요성 접속(64a-64n)는 2 내지 10 mil 까지의 범위로 압축될 때와 같이, 모든 하부측 프로브 스프링(61a-61n)를 완전히 압축하는데 요구되는 것보다 큰 전체 힘을 제공하도록 양호하게 디자인된다. 또한, 가요성 접속(64a-64n)가 양호하게 배열되는 것에 따라, 기판(16)은 가요성 접속(64a-64n)이 압축될 때 X 방향(80), Y 방향(82) 또는 Z-축 회전(세타)(90) 방향으로 이동되지 않는다.
상부 기판 스탠드오프(116)는 도터 카드(134)에 대해서 기판(16)의 최대 Z 진행을 제한하는데 양호하게 사용되고, 이것에 의해 가요성 접속(64a-64n)에 대한 보호를 제공한다. 가요성 접속(64a-64n) 상에 약간의 프리-로드가 존재하도록 상부 스탠드오프(116)는 또한 양호하게 조절가능하여, 기판(16)을 도터 카드(134)로부터 멀리 떨어지게 강요하므로써，동작 중에 기판(16)의 진동들과 채터링(chattering)을 줄인다. 댐핑 물질(damping material; 145)(예를 들면, 겔 같은)은 또한 기판(16)과 도터 카드(134) 사이에 하나 이상 양호하게 배치될 수 있어, 기판(16)의 진동, 발진 또는 채터링을 방지한다.
분리가능한 컨넥터(132)(예를 들면, FCI 컨넥터(132)와 같은)는 양호하게도 메이팅(mating) 동일 평면성 요구 조건을 면제하므로써, 도터 카드(134)와 인쇄 배선판 프로브 카드(68) 사이에 미세한 평면성 컴플라이언스를 제공한다. 예를 들어, 패스너(166), 스페이서(164), 너트(168), 심(170)(도24), 및/또는 모든 접착 접속들에 국한되지 않는 지지물(149)은 또한 도터 카드(134)와 인쇄 배선판 프로브 카드(68) 사이에 일반적으로 사용된다. 서스펜드 프로브 카드 조립체(60e)의 몇몇 실시예들에서, 지지물(149)는 조절할 수 있다. 이것도 프로브 칩들의 평면성 조정을 용이하게 한다.
도22는 프로브 카드 조립체(60f)의 횡단면도(146)인데, 여기서 프로브 스프링 기판(16)은 분리가능한 어레이 컨넥터(147)을 통하여 인쇄 배선판 프로브 카드(68)에 부착된다. 프로브 카드 조립체(60f)는 작은 기판(16)에 적합한데, 여기서 기판(16)과 테스트 중인 반도체 웨이퍼(92) 사이의 작은 비 평면성이 스프링 프로브(61a-61n)만에 의해 흡수될 수 있다.
도23은 포고 와이어 서스펜드 프로브 카드 조립체(60g)의 횡단면도(148)인데, 여기서 나노-스프링 기판(16)은 기판(16)과 인쇄 배선판 기판(68) 사이에 보유적으로 고정된 큰 그리드 어레이(LGA) 인터포저 컨넥터(150)에 의해 인쇄 배선판 프로브 카드 기판(68)에 접속된다. 한 실시예에서, LGA 인터포저 컨넥터(150)은 펜실바니아주 해리스버그 소재의 AMP, Inc.사에 의해 제조된 AMPIFLEXTM컨넥터이다. 또 다른 실시예에서, 인터포저 컨넥터(150)는 위스콘신주 유 클레어 소재의 W.L. Gore and Associates, Inc.사에 의해 제조된 GOREMATETM컨넥터이다. 또 다른 실시예에서, 포고 핀 인터포저(150)는 기판(16) 상의 전기적 접속(66a-66n)에 인쇄 배선판 프로브 카드(68) 상의 중첩 포고 핀(152)을 접속하기 위해 사용된다. 기판(16)은 다수의 철강 포고 서스펜션 와이어(154)에 의해 유지되는데, 이는 약간의 상향 힘을 제공하도록 양호하게 바이어스되므로써, 인터포저 컨넥터(150)을 보유하는 반면, 조립체(60g)의 진동과 채터링을 방지한다.
작은 테스트 영역 프로브 조립체
도24는 작은 영역 스프링 프로브 기판(16)에 부착된, 주 인쇄 배선판 프로브 카드(68)와 도터 카드(134) 사이에 위치한 하나 이상의 영역 어레이 컨넥터(162)을 갖는 작은 테스트 영역 프로브 카드 조립체(60h)의 횡단면도이다.
상기 많은 프로브 카드 조립체(60)들이 프로브 스프링 기판(16)에 대해 큰평면성 컴플라이언스를 제공하는 동안, 몇몇 프로브 카드 조립체들은 테스트 중인 장치가 비교적 작은 표면 영역을 포함하고 있는 응용에 사용된다. 예를 들면, 소수의 집적회로(44) (예를 들면, 2개의 IC)를 포함하는 웨이퍼(92)를 위해, 메이팅 기판(16)의 크기는 또한 비교적 작다 (예를 들면, 2cm 미만의 정방형과 같은).
그러므로, 그러한 실시예들에서, 테스트 중인 웨이퍼(92)에 대한 기판(16)의 평면성은 큰 표면 영역들에서보다 덜 비판적일 수 있고, 프로브 스프링(61a-61n)만에 의해 제공되는 컴플라이언스는 종종 테스팅 환경을 보상하는데 충분하다. 예를 들면, 프로브 스프링(61a-61n)에 의해 제공되는 컴플라이언스가 종래의 니들 스프링들과 비교해서, 비교적 작을 수 있는 반면, 그러한 응용들은 포토리소그래피적으로 형성된 또는 MEMS 형성된 스프링 프로브(61a-61n)을 갖는 프로브 카드 조립체(60)에도 꽤 적합하다.
따라서, 프로브 카드 조립체(60h)는 본래 덜 복잡하고, 다층 프로브 카드 조립체 디자인보다 좀 더 가격면에서 합당하다. 기판(16)의 비용이 기판(16)의 표면 영역과 상당히 관련되어 있기 때문에, 기판(16)의 작은 크기는 프로브 카드 조립체(60h)의 비용을 줄인다.
상부 프로브 스프링(61a-61n)는 상술한 바와 같이, 박막 또는 MEMS 처리 방법들을 사용하여，단단한 기판(16)의 하부 표면(62a)에 만들어진다. 프로브 스프링(61a-61n)로부터의 신호는 한쪽 또는 양쪽 표면(62a, 62b) 상의 금속 트레이스들과 기판(16)을 통하는 전도성 비아(66a-66n)를 사용하여, 기판(16)의 상부 표면(62b) 상에 위치한 금속 패드(182, 184, 186)(도 26)의 어레이에 팬 아웃된다. 상부측 패드는 보통의 마이크로-볼 그리드 솔더 어레이 패드를 사용하여, 일반적으로 0.5 mm와 같은 어레이 피치로 도터 카드(134)에 접속된다. 도터 카드(134)는 어레이의 피치를 도터 카드(134)의 대향 표면 상의 0.050 인치의 근사의 피치를 갖고 있는 패드들로 더 연장시킨다. 펜실바니아주 에터스 소재의 FCI Electronics로부터의 MEG-ArrayTM컨넥터와 같은 영역 어레이 컨넥터(162)는 0.050 인치의 피치 패드 어레이를 인쇄 배선판 프로브 카드(68)에 접속하기 위해 사용된다.
낮은 임피던스 전력 필터링을 제공하기 위해，사우쓰 캘로라이나주 마이틀 비치 소재의 AVX사로부터의 LICATM캐패시터들과 같은，전력 바이패스 캐패시터(172)는 기판 마이크로-BGA 패드(182, 184, 186)들에 근접하여, 양호하게 도터 카드(134)에 추가된다.
작은 테스트 영역 프로브 카드 조립체(60h)는 인쇄 배선판 프로브 카드 기판(68)과 도터 카드(134) 사이에 기계적 접속을 제공하기 위한 수단을 양호하게 포함한다. 도24에 도시된 프로브 카드 조립체(60h) 실시예에서, 하나 이상의 스페이서(164)와 스페이싱 심(70)은 도터 카드(134)와 인쇄 배선판 프로브 카드 기판(68) 사이에 제어된 분리 거리 및 정렬을 제공하는 반면, 하나 이상의 패스너(166)과 너트는 기계적 부착을 위한 수단을 제공한다. 스페이서(164), 심(170), 패스너(166) 및 너트(168)의 조합이 도24에 도시된 반면, 작은 테스트 영역 프로브 카드 조립체(60h)의 대안적인 실시예들은 스프링 로드 패스너, 점착성 스탠드오프 또는 부착 하드웨어의 다른 조합들에 국한되지 않는, 도터 카드(134)와 인쇄 배선판 프로브카드 기판(68) 사이의 부착을 위한 수단의 소정의 조합을 사용할 수 있다.
기판(16) 상의 다른 특징보다 일반적으로 높이가 큰 낮은 기판 스탠드오프(114) (스프링 팁(61a-61n)은 제외)는 기판(16)의 더 낮은 표면(62a) 상에 양호하게 배치되어, 테스트 중인 반도체 웨이퍼(92) 상의 쏘 스트리트(94)와 양호하게 일치시키므로써，테스트 중인 웨이퍼(92)가 기판(16) 내로 크래싱(crashing)되는 것을 방지하고, 반도체 웨이퍼(92) 상의 능동 영역이 손상되는 것을 방지한다.
도24에 도시된 바와 같이, 기판(16)은 액세스 윈도우(123)(도17)을 양호하게 포함하는 반면, 도터 카드(134)는 또한 도터 카드 액세스 홀(163)을 양호하게 포함하고，인쇄 배선판 프로브 카드(68)는 프로브 카드 액세스 홀(165)을 포함하여, 프로브 카드 조립체(60h)가 웨이퍼(92) 상에 위치하는 동안 반도체 웨이퍼(92)으로의 액세스가 제공된다 (예를 들면, 가시적 정렬을 위해 또는 전자 빔 프로빙을 위해). 액세스 홀(123, 163, 165)은 소정의 프로브 카드 조립체(60)에 양호하게 사용될 수도 있다.
도25는 기판 웨이퍼(174)의 상부도인데, 여기서 다수의 마이크로 볼 그리드 어레이 스프링 프로브 접촉기 칩 기판(16)이 배치된다. 작은 표면 영역(175)을 갖고 있는 스프링 프로브 기판(16)을 위해, 몇몇 스프링 프로브 접촉기 칩 기판(16)은 단일 웨이퍼(174)로 일반적으로 만들어질 수도 있다. 예를 들면, 도25에 도시된 바와 같이, 폭(176) 및 길이(178)을 갖는 (예를 들면, 14 mm의 정방형) 24개 정도의 사이트들은 표준 4 인치 둥근 개시 웨이퍼(174) 상에 확립될 수도 있다. 또, 다른 기판(예를 들면, 16a, 16b)들은 개시 웨이퍼(174) 양단에 제조될 수 있고, 이에 의해 다른 스프링 프로브 기판(16)을 위한 제조 원가(중요할 수도 있는)는 비용들과 처리 비용들을 견제하기 위한 것과 같이, 공유될 수도 있다. 그러므로, 다른 기판(16a, 16b)을 위한 개발의 비용은 상당히 낮춰질 수도 있다 (예를 들면, 10%까지).
도26은 14 mm의 정방형 스프링 프로브 접촉기 칩(NSCC)(16b)을 위한 단일 0.5 밀리리터 피치 마이크로 볼 그리드 어레이(180)의 상부도이다. 마이크로 BGA 패드(182, 184, 186)은 양호하게 표준의 피치 (예를 들면, 0.5 mm)로 되어 있다. 패드(182)들의 외부 5개의 행들과 중심 패드(184)는 341개의 신호의 접속들을 제공하고, 내부의 2개의 행(186)은 96개의 전용 전력 및 그라운드 접속들을 제공한다. 스프링 프로브(61a-61n)에 대한 라우팅 트레이스들을 주문하므로써, 테스트 중인 집적회로(44)에 필적하는 특정의 전력/그라운드 스프링 위치들에는 라우팅의 단일 층이 수용될 수 있다.
스탠드오프(114)는 양호하게，테스트 중인 장치(44) 상의 능동 장치(44)에 대한 손상을 막기 위해，스크라이브 레인(scribe lane;94) 상에서와 같이，웨이퍼(92) 상의 비활성 영역에 필적하고 있는 위치들에 배치된다. 하나 이상의 정렬 부호(185)는 또한 양호하게 기판 웨이퍼(174) 상에 위치한다. 마이크로 BGA 패드 어레이(180), 도터 카드(134) 및 인쇄 배선판 프로브 카드(68)의 밑 면적(footprints)을 표준화하므로써，프로브 카드 조립체(60)를 위한 생산 비용과 회송 시간은 상당히 개선될 수 있다. 기판(16, 134, 68) 상에 위치한 패드들을 위한 전력/그라운드 패드 지정, 게다가 마이크로 BGA 패드들 어레이(180)의 표준화는 베이스 기판(174) 내의 비아(66a-66n)의 표준화 패턴을 허용한다
프로브 카드 조립체(60)를 위한 다른 구성 부품의 표준화는 자주 인쇄 배선판 프로브 카드(68) (그리고 몇몇 실시예 도터 카드(134)에서)가 상이한 기판(16)과 집적회로 장치(44)를 위해 사용되게 하는데, 여기서 기판(16)의 라우팅만이 주문에 따라 만들어진다.
비아(66a-66n)의 표준화 패턴을 갖고 있는 개시 기판(174)(도25)의 사용은 개시 기판(174)이 주문되고, 저장되고，양적으로 사용되게 하므로써, 개시 기판(174)을 비용을 줄이고，자주 개시 기판(174)을 얻기 위한 리드-시간을 줄인다.
프로브 스프링을 위한 대안적인 응용
포토리소그래피 또는 MEMS 스프링 프로브(61, 14, 34, 50)는 매사추세츠 맨스필드 소재의 Texas Instruments Inc.사에서 제조된 DieMateTM번-인 홀에 대한, 또는 캘리포니아주 프레몬트 소재의 Aehr Test, Inc.사로 통해 얻을 수 있는 DieTMPak 번-인 홀을 위해서와 같이, 베어 다이 번-인 홀을 위해 교대로 사용될 수도 있다.
에지 주위의 기판(16)과 접촉하는 베어 다이 번-인 홀을 위해, 프로브 스프링(61)의 스프링들과 팬아웃 금속화는 기판(16)의 에지 상의 패드에 라우팅될 필요가 있는 I/O 신호의 수에 베이스하여, 기판(16)의 크기를 결정하기 위해 사용된다. 대안적으로, 앞에서 진술한 것과 같이，기판(16)의 비아(66)는 기판(16)의 정반대표면(62b) 상의 패드들의 어레이에 I/O 신호를 라우팅하는데 사용될 수 있어, 더 작은 기판을 허용하고，그것에 따라 제조의 비용을 줄인다.
타일드 프로브 조립체
도27은 전형적인 타일링 프로브 스트립(192)의 평면도인데, 이는 프로브 스트립 길이(198)와 프로브 스트립 폭(200)을 가진다. 타일링 프로브 스트립(192)은 다수의 프로브 스트립 접촉 영역(194a-194n)을 포함하는데, 이들 각각은 다수의 스프링 프로브(61a-61n)을 갖는다. 또，도시된 실시예에서，스프링 프로브(61a-61n)은 수직으로 정렬된 프로브 영역(196a, 196b) 내에 배치된다. 프로브 카드 조립체 내의 하나 이상의 타일링 프로브 스트립(192)의 사용은 반도체 웨이퍼(92) 상의 집적회로 장치 사이트(44)들의 접속을 테스트하기 위한 것과 같이, 다수의 집적회로 장치(44)와의 동시적 전기 접촉을 허용한다. 다수의 프로브 스트립 접촉 영역(194a-194n)들은 타일링 프로브 스트립(192)의 길이를 따라 좌우 대칭으로 양호하게 위치되어, 이들이 웨이퍼(92) 상의 다수의 대칭적 집적회로 장치(44)들과 정렬된다. 타일링 프로브 스트립 기판 상의 포토리소그래피 배치 제조된 스트레스 금속 스프링 프로브를 포함하는 타일링 프로브 스트립들의 사용이 메모리, 로직 및 마이크로프로세서들과 같은，여러 가지 IC들을 테스트하기 위해 응용할 수 있음을 알 수 있다.
또, 스프링 프로브(61a-61n)을 갖는 타일링 프로브 스트립(192)은 도13, 도14 및/또는 도21의 프로브 칩 기판(16) 내에 도시된 바와 같이, 전기적 접속(64a-64n)의 어레이 및 전기적 비아(66a-66n)를 일반적으로 포함한다. 스프링 프로브(61a-61n)이 테스트 중인 특정 장치(44)에 필적하기 위해 일반적으로 배치되는 동안, 타일링 프로브 스트립(192)은 전기적 접속(64a-64n)의 어레이 및/또는 표준의 전기적 비아(66a-66n)들을 포함한다. 예를 들면, 도28와 도29에서 도시된 프로브 카드 조립체(202)에서, 타일링 프로브 스트립(192)의 각각은 솔더 접속들의 표준의 볼 그리드 어레이(160)을 포함한다. 따라서, 타일링 프로브 스트립(192)의 양호한 실시예들이 테스트 중인 특정 장치(44)에 필적하기 위해 배치되는 스프링 프로브(61a-61n)를 포함할 수 있는 반면, 타일링 프로브 스트립(192)은 표준화 도터 카드(204) 및/또는 표준화 중간 컨넥터 (예를 들면, 분리가능한 컨넥터(132) 같은)들에 부착될 수 있어, 타일드 프로브 조립체(202)를 제조하기 위한 공학 개발비를 최소화한다.
도28는 지지 기판(204)에 부착된 다수의 타일링 프로브 스트립(192)을 포함하고 있는 타일드 프로브 헤드(202)의 부분적 하부도인데, 이는 전기적 전도성 비아(205)의 어레이(207)을 포함한다 (도29). 도29는 프로브 카드(16) 또는 도터 카드(204)에 부착된 다수의 타일링 프로브 스트립(192)의 측면도인데, 이는 반도체 웨이퍼(92) 상에 위치한 다수의 집적회로 장치(44)에 접촉하기 위해 사용된다. 타일드 프로브 헤드(202)는 일반적으로 반도체 웨이퍼(92) 상에 위치한 다수의 집적회로 장치(44)에 접촉하기 위해 사용된다. 타일링 프로브 스트립(192)은 기판(204) 양단에 좌우 대칭으로 양호하게 위치되어, 이들이 웨이퍼(92) 상의 다수의 대칭적 집적회로 장치(44)와 정렬된다.
지지 기판(204)은 낮은 열팽창계수(TCE)를 양호하게 가지고，실리콘에 양호하게 매칭된다. 또, 기판(204)은 다량의 신호 트레이스(46)(도7)을 기판(204)의 정반대의 표면(209b) 상의 컨넥터들에 일반적으로 팬아웃시킨다. 한 실시예에서, 기판(204)은 실리콘 웨이퍼인데, 이는 예를 들어, 0.056의 인치로 배열된 것과 같은 비아(205), 및 한쪽 또는 양쪽 기판 표면(209a, 209b) 상의 박막 라우팅(46)을 포함한다.
도28 및 도29에 도시된 타일드 프로브 헤드(202)에서, 타일링 프로브 스트립(192)은 테스트 중인 장치(44)의 대향하는 측들 상에 (예를 들면, 집적회로 장치 사이트(44)의 좌우측 상에서와 같은) 위치한 패드(47)를 갖는 집적회로 장치(44) 상의 패드(47)(도7)의 행들에 접촉하기 위해 사용되는 프로브 스프링(61)들의 그룹을 포함한다. 도시된 타일드 프로브 헤드(202)에서, 타일링 프로브 스트립(192)은 인근의 회로 장치 사이트(44)의 좌측에게 접촉하는 것 (예를 들면, 도 27에서 프로브 접촉 영역(196b)을 사용하는 것과 같이) 이외에, 타일링 프로브 스트립(192)들 중 하나가 일반적으로 1개의 회로 장치 사이트(44)의 우측에게 접촉하도록 (예를 들면, 도 27에서 프로브 접촉 영역(196a)을 사용하는 것과 같이) 배열된다. 따라서, 도28에 도시된 실시예는 다수의 타일링 프로브 스트립(192)과 다수의 집적회로 장치(44) 사이에 동시성 접촉을 제공하는 반면, 접합 타일링 프로브 스트립(192)들 사이에 적절한 공차를 허용하는데, 여기서 타일링 프로브 스트립(192)의 측면 에지들은 집적회로 장치 사이트(44)의 쏘 스트리트 위에 양호하게 배치될 수 있다. 예를 들면, 웨이퍼(92) 상의 접합 장치(44)들 사이의 쏘 스트리트(94)(도13)는 그 폭이 보통 대략 4 내지 8 mil이므로, 타일드 프로브 카드 조립체(202) 내의 타일드 프로브 스트립(192)들 사이에 유사한 갭을 제공한다.
타일드 프로브 헤드 조립체(202)의 대안적 실시예들에서, 집적회로 장치 사이트(44)를 위한 모든 패드(47)(도9)은 단일 프로브 스트립(192)으로부터의 프로브에 의해 접촉될 수도 있다.
번-인 구조
도30은 다수의 집적회로 장치(44)가 일시적으로 번-인 보드(212)에 접속되게 하는 번-인 구조 210의 부분적 횡단면도이다. 프로브 스프링 (즉, 나노-스프링) 접촉기 칩(NSCC)(214)의 어레이는 마이크로 볼 그리드 어레이(216)에 의해서와 같이, 번-인 보드(212) 상에 장착되는데, 이는 다수의 집적회로 장치(44)와 외부의 번-인 보드(도시안됨) 사이에 전기적 접속들을 제공한다. 접촉기 칩 진공 포트(220)가 NSCC 기판(214) 내에 양호하게 정의되는 동안, 보드 진공 포트(218)은 번-인 보드(212) 내에 양호하게 정의되는데, 여기서 보드 진공 포트(218)는 접촉기 칩 진공 포트(220)에 일반적으로 정렬된다 (예를 들어, 보드 진공 포트(218)을 통해 인가된 진공이 또한 일반적으로 정렬된 접촉기 칩 진공 포트(220)에 인가되도록). 에어 시일(air seal; 222)(예를 들면, 에폭시와 같은)은 마이크로 BGA 볼 어레이(216)을 통하여 인가된 진공의 손실을 막기 위해，각 나노-스프링 접촉기 칩(214)의 주위에 양호하게 분배된다.
집적회로 장치(44)가 나노-스프링 접촉기 칩(214) 상에 초기에 배치되면 (예를 들면, "픽 앤드 플레이스(pick and place)" 기계에 의해서와 같이), 나노-스프링 접촉기 칩(214) 상의 일반적으로 정렬된 접촉기 칩 진공 포트(220) 및 번-인 보드(212) 상의 보드 진공 포트(218)에 인가된 진공은 상기 배치된 집적회로 장치(44)가 그들의 배치된 위치들로부터 시프팅되는 것을 방지한다.
집적회로 장치(44) 모두가 상응하는 접촉기 칩(214) 상에 놓일 때, 번-인 가동 동안 적소에 집적회로 장치(44)를 보유하기 위해，클램프 판(224)은 집적회로 장치(44)와 접촉하여 양호하게 배치되고，그리고 프로브 스프링(61a-61n)이 전기적 접속들을 집적회로 장치(44)에 제공하게 한다. 집적회로 장치(44)가 테스트 받을 수 있게 하기 위해 개개의 스프링 패드(226)가 또한 사용될 수도 있어, 클램프 판 (224) 및 번-인 보드(212)의 평면성 공차를 고려한다. 클램프 판(224)이 집적회로 장치(44)와 접촉하여 일단 배치되면, 클램프 판(224)이 번-인 보드(212)에 부착되고, 인가된 진공이 스위치 오프될 수 있도록, 번-인 구조(210)는 클램프 판(224)을 보유하기 위한 수단(217)을 양호하게 포함한다.
향상된 스프링 프로브에 대한 보호성 코팅 프로세스
상술한 바와 같이, 스프링 프로브(61)가 높은 피치, 높은 핀 총계, 및 유연성의 이점들을 제공하기 때문에, 이들은 광범위한 응용들에 사용될 수도 있다. 그러나, 이들 일반적인 작은 스프링 프로브(61)가 반도체 웨이퍼(92) 상에서와 같이, 집적회로 장치(44) 상의 트레이스(46)에 접촉하는데 사용되면, 트레이스(46)이 자주 산화물층을 포함하고, 스프링 프로브(61)는 자주 산화물층을 뚫고 지나가도록요구되며，금속 트레이스들 또는 전도성 패드들과의 적절한 전기적 접촉을 확립하게 한다. 스프링 프로브(61)가 여러번 자주 사용되는 것에 따라, 작고 무방비의 스프링 프로브 팁(24)이 닳아 없어질 수도 있다. 그러므로, 프로브 스프링(61)의 접촉 팁(24) 상의 전기적 전도성의 표면 코팅을 제공하는 것이 유리할 것이다. 그러나, 그러한 보호성 코팅은 스프링 팁(24)의 양쪽 전 표면을 커버하기 위해 요구된다.
상술한 바와 같이, 프로브 스프링(61)은 미국 특허 제5,848,685호 및 미국 특허 제5,613,861호에 기재된 바와 같이, 플라즈마 화학 증착 및 포토리소그래피 공정에 의해 형성될 수 있는데, 여기서 전도성의 물질의 연속 층들은 기판에 인가되고, 비-평면 스프링은 결과적으로 형성된다. 그러나, 그러한 공정에서, 피착 공정 중에 도포된 보호성 코팅은 형성된 비-평면 프로브 스프링의 모든 표면 상에 연속적인 코팅을 본래 제공하지 않을 것이다. 대안적인 실시예들에서, 프로브 스프링(61)은 판금 공정들에 의해 형성될 수 있다.
그들의 해제 후，프로브 스프링(61)은 기판 표면에 대해 평탄하지 않다. 그러므로, 스프링(61)이 해제 층(18)으로부터 해제된 후에，보호성 코팅은 인가될 수도 있다. 도31은 스프링 프로브 조립체 코팅 공정의 제1 단계(230)의 도면인데, 여기서 보호성 코팅(232)은 하나 이상의 비-평면 프로브 스프링(61)을 갖는 스프링 프로브 조립체 기판(16)의 프로브 표면에 인가된다. 스프링 프로브 조립체 코팅 공정은 비-평면 프로브 스프링(61) 상의 보호 층을 형성한다. 코팅 공정이 광범위한 비-평면 구조에 사용될 수 있는 반면, 박막 및 MEMS 프로브 스프링 접촉(61)의처리에 특히 유용하다.
도31에서, 도포된 전기적 전도성의 보호성 코팅은 양호하게는 티타늄, 질화물, 로듐, 텅스텐 또는 니켈과 같은，단단한 전기적 전도성 물질이다. 도포된 전기적 전도성의 보호성 코팅은 또한 양호하게는 비활성 물질이므로, 스프링 프로브(61) 상의 프로브 팁(24)에 대한 윤활 특성 (즉, 저 마찰 계수)을 제공하므로써, 테스트 중인 양쪽 장치들에 대한 그리고 스프링 프로브(61)에 대한 피복성(wear)을 최소화 한다.
보호성 코팅(233)이 기판(16)과 프로브(61)에 인가되면, 보호성 코팅(233)은 기판(16)의 노출 표면(62) 상에 평면 및 비-평면 영역 둘다를 커버한다. 스프링 프로브(61)가 코팅 단계(230) 동안 보호성 코팅(233)으로 커버되는 반면, 도포된 전도성 코팅(233)으로부터，기판 구조 상의 모든 트레이스들은 함께 전기적으로 단락된다. 따라서, 전도성 코팅(233)은 패턴되는 것이 요구되거나，부분적으로 제거되어, 다른 프로브 스프링(61)과 그들 각각의 트레이스 사이에서 전기의 격리를 복구시킨다. 종래의 포토-마스킹 공정들이 대다수의 집적회로 처리에서 일반적으로 사용되어, 티타늄 질화물 코팅과 같은 전도성 코팅들을 선택적으로 에칭 제거하는 반면, 그러한 포토-마스킹 공정들은 평면 구조들을 위해 사용된다.
도32는 스프링 프로브 조립체의 코팅 공정의 제2 단계(234)를 도시하는 도면인데, 여기서 감광성(photoresistive) 물질(240) 층 (예를 들면, 깊이가 대략 10 미크론)은 제2 기판(236)에 인가되는데, 이는 양호하게는 딥핑(dipping) 스탠드오프(238) (예를 들면, 높이가 대략 30 미크론)를 포함한다. 감광성 물질(240)은 프로브 스프링의 비-평탄 부분 상의 도포된 보호층(233)을 보호하기 위해 사용된다. 도33은 스프링 프로브 조립체 코팅 공정의 제3 단계를 도시하는 도면인데, 여기서 코팅된 스프링 프로브 조립체는 부분적으로，그리고 제어가능하게 제2 기판(236) 상의 감광성 물질(240) 내로 딥핑된다(242).
인가된 감광성 물질(240)의 깊이는 결국 나머지 보호성 코팅(233)을 제어한다. 기판(16)이 감광성 물질(240) 내의 원하는 깊이로 낮추어지는데, 이는 제2 기판(236) 상의 감광성 물질(240)의 도포된 깊이, 및 딥핑된 스탠드오프(20)의 높이를 일반적으로 제어한다. 도포된 깊이는 처리 장치의 제어된 축 방향 이동에 의해서와 같이, 조작자에 의해 교대로 제어될 수 있어, 감광성 물질(240) 내로의 기판(16)의 이동을 제어한다.
도34는 스프링 프로브 조립체 코팅 공정의 제4의 단계를 도시하는 도면인데, 여기서 코팅되고 부분적으로 딥핑된 스프링 프로브 조립체는 제2 기판(16) 상의 감광성 물질(240)로부터 제거되고 약하게 경화되어, 경화된 포토레지스트층 내에 커버된 보호성 코팅된 프로브 스프링(61)의 일부(233)을 남긴다. 도35는 스프링 프로브 조립체 코팅 공정의 제5의 단계를 도시하는 도면인데, 여기서 코팅되고 딥핑된 스프링 프로브 조립체(16, 61)가 에칭되고(250), 이에 의해 기판(16)의 일부분 (즉, 기판(16)의 필드 영역)으로부터의 보호성 코팅(233) 및 경화된 포토-레지스트 층(248) 내에 커버된 딥핑되지 않은 프로브 스프링(61)을 제거한다.
도36은 스프링 프로브 조립체 코팅 공정의 제6의 단계를 도시하는 도면인데, 여기서 포토-레지스트 층(248)은 포토-레지스트 층(248) 내에 커버된 프로브 스프링(61)의 일부분으로부터 벗겨지므로써, 보호성 코팅(233)을 노출시킨다.
따라서, 비-평면 프로브 스프링 코팅 공정은 프로브 스프링의 팁(24)에 보호성 코팅을 제공하는 반면, 포토-레지스트 층(248)으로 코팅되지 않은 스프링 프로브(61)의 일부 및 기판 표면(16) 내의 원하지 않는 보호성 코팅을 에칭한다.
초고주파 응용을 위한 스프링 프로브 구조
앞에서 진술한 것과 같이, 프로브 카드 조립 조립체(60)의 구조는 인쇄 배선판 프로브 카드(68)에서 프로브 팁(61a-61n))의 사이의 매우 짧은 전기의 거리와 제어된 임피던스 환경을 제공하는데, 이는 고주파 응용들을 위해 프로브 카드 조립체(60)가 사용되는 것을 허용한다. 또, 스프링 프로브 기판(16)은 초고주파 응용들을 위해 양호하게 수정될 수도 있다.
도37a는 스트레스의 다른 고유의 레벨들을 갖고 있는 다수의 층(17a-17n)를 포함하고 있는 프로브 스프링(61)을 갖는 초고주파 스프링 프로브 기판(16a)의 부분적 횡단면도(260a)를 도시한다. 스프링(61)은 일반적으로 해제 층(19) 위에 형성되는데, 여기서 해제 영역(18)(도3, 도4）내에서와 같이, 해제 층(19)의 선택적 제거는 자유로운, 평탄한 부분(61)이 기판(16a)의 표면으로부터 연장되게 한다. 기판(16)의 한쪽 또는 양쪽 표면(62a, 62b)의 트레이스들이 임피던스 제어되게 요구되는 실시예들을 위해, 하나 이상의 전도성 기준면(262a, 262b)은 트레이스(270)의 상부, 하부 또는 양쪽 어느쪽이라도 기판(16) 내에 또는 그 상부에 추가될 수도 있다. 기판(16)은 또한 1개의 2개의 기준면(262a, 262b)에 접속되는 교호적인 그라운드 기준 트레이스(266a, 266b)을 포함할 수도 있는데, 이는 효과적으로 실드된 동축 전송 라인 환경(268)을 제공한다. 스프링 프로브 기판(16)이 일반적으로 세라믹의 물질인 반면, 기준면들 사이의 층(264)은 일반적으로，유기 유전 물질과 같은，유전 물질이다.
도37b는 교호적 초고주파의 스프링 프로브 기판(16)의 부분적 횡단면도(260b)인데, 이는 1개 또는 2개의 기준면(262a, 262b)에 접속하고 있는 그라운드 기준 트레이스(266b)으로부터 연장되는 그라운드 기준 트레이스(266d)를 더 포함한다. 그라운드 기준 트레이스(266d)는 중심 전도성 비아 영역(78)을 둘러싸고 있고, 유전 영역(259)에 의해 분리된다. 둘러싸고 있는 그라운드 기준 트레이스 (266d)는 컨넥터 표면(62b)으로부터 프로브 표면(62a)까지，기판(16)을 통해 실드된 동축의 전송 라인 환경(268)을 효과적으로 연장시킨다. 전도층(266d)과 유전막(259)은 원자층 화학 증착 기술들을 포함하는 화학 증착(CVD)기술들에 의해 양호하게 순착적으로 피착된다. 비아의 중심 영역에서 전기적 전도층은 그 다음 CVD 또는 물리적 증착 또는 전기 증착 (전기 판금이나 비전착성) 또는 이들의 조합에 의해 피착된다. 전기판금이 전도층을 피착하기 위해 사용되는 실시예들에서, CVD와 같은，시드 층은 종래의 막 피착 기술들에 의해 유전막(259)의 표면에 피착될 수 있다.
도38은 교호적 초고주파 스프링 프로브 기판(16)의 부분적 횡단면도(261)를 도시한다. 기판(16) 상의 및 이를 통한 스프링(61) 및 관련된 전기 컨덕터(273[320], 78,322)가 예를 들어, 고주파 응용을 위해 제어된 임피던스 (매칭된 임피던스)을 갖도록 요구되는 실시예들을 위해, 하나 이상의 전도성 기준 표면(262a, 262b, 262c, 262d) 및 비아(266a, 266b, 266c)가 양호하게 기판(16) 내에 또는 그 위에 추가하게 될 수도 있다. 또, 임피던스 제어 표면(262a, 262b, 262c, 262d)은 도38에서 도시된 평탄한 표면들에 국한되지 않는다. 몇몇 실시예들에서, 비아(78)을 통하는 전기적 전도성이 향상된 성능을 위해 매칭되는 임피던스를 필요로 하는 경우, 비아는 도37b에 도시된 바와 같이 구성되고, 그 상세한 설명들은 앞에서 설명되었다.
전도성 층(262d)은 동축의 제어된 임피던스 접속을 제공하기 위해，절연층(267)의 상부에 피착될 수 있다. 프로브 스프링(61)에 근접하게 감합 캐패시터들을 요구하는 실시예들에 대해서와 같이, 전도성 물질(262) 및 유전성 물질(263)의 교호적 층들은 양호하게 기판(16)과 통합될 수 있다. 실리콘과 같은 전도성이거나 반도체성의 물질인 기판(16)을 위해 산화물 또는 유전층(269)은 기판(16)과 전도성 기준면(262c) 사이에서 양호하게 피착되거나 형성될 수 있어, 이에 의해 정전 용량 구조(271)를 형성하는데, 이는 감합 캐패시터로서 사용될 수 있다. 마찬가지로, 몇몇 실시예들에서, 캐패시터 구조는 또한 기판(16)의 반대의 표면 또는 양쪽 표면들에 형성될 수 있다. 이 경우, 유전층, 예를 들면, 산화물은 그라운드 평면(262b)의 피착 이전에 피착 또는 형성될 수 있다. 전도성 기판(16)에 대한 전기적 접속은 유전체(269) 또는 그라운드 평면 막에 의해 커버되지 않은 기판(16)의 표면 상의 영역(도시안됨)을 통해 제공된다. 포토리소그래피 기술들은 전도성 기판에 접촉을 확립하기 위한 그러한 영역들을 오프닝시키는데 사용될 수 있다. 기판(16)이 전도성 물질인 그러한 경우에, 전기적으로 절연성 막, 예를 들면 산화물은 비아 또는 홀들의 벽들 상에 피착 또는 현성되어 전기의 단락을 방지할 수 있다. 또, 수동 구성요소(265)(예를 들면, 캐패시터들, 저항기들 및/또는 인덕턴스들)，또는 능동 구성 장치(265)와 같은, 하나 이상의 조립된 구성요소(265)는 기판(16)의 어느 쪽의 표면(62a,62b) 상에 채택될 수 있다.
스프링 프로브(61)의 고정 부분(15)은 기판(16) 양단의 비교적 짧은 거리를 일반적으로 연장시킨다. 기판(16)의 표면에 있는 트레이스(60)들은 전기적으로 스프링 프로브(61)의 고정 부분(15)에 접속하고 있고，전기적으로 프로브 스프링(61)을 비아(78)에 접속한다. 트레이스들은 스프링 프로브(61)와는 다른 물질으로부터 이루어질 수 있고, 양호하게는 높은 전기적 전도성을 갖고 있는 금속 (예를 들면, 구리 또는 금과 같은)으로 이루어질 수 있다.
진보된 다중-다이 프로브 카드 시스템 구조
도39는 웨이퍼 테스트 시스템(280)의 개략도인데, 여기서 프로브 카드 조립체(60) (예를 들면, 60a (도14)), 또는 진보된 프로브 카드 조립체(300)(도40)는 척(282) 상에 위치한 테스트 헤드(76)와 다중-다이 웨이퍼(92) 사이에 인터페이스를 제공한다. 도39에 도시된 프로브 카드 조립체(60,300)는 웨이퍼 테스트 시스템(280)에 부착되고, 지지 링(284)를 통하여，프로버 헤드 판(286)에 부착된다. 프로브 카드 조립체(60,300)는 프로브 인터페이스 보드(288)를 통하여 테스트 헤드(76)과 인터페이스된다. 웨이퍼 테스트 시스템(280)도 프로버 드라이브 메카니즘(292)를 포함하는데, 이에 의해 척(282)과 테스트 헤드(76)는 서로 관련되어 이동할 수 있다.
다중-다이 프로빙은 예를 들어, 전기적 접촉과 같은, 다수의 평행의 접촉들을 테스트 헤드(76)(도39)와 각각의 다이(44)(도13,40) 사이에 필요로 한다. 도40에 도시된 바와 같은 다수의 평행의 접촉(307)은 일반적으로 기준 표면, 예를 들면 IC(44)에 접촉 팁(61,412)(도45)의 균일성과 평면성을 필요로 한다. 더욱이, 신호 트레이스(307)이 신호 보전성과 고속 테스팅을 위해 팬 아웃될 필요가 있다. 다수의 평행의 접촉(307)은 또한 다이(44) 각각에 효과적으로 접촉하기 위해 총 프로브 힘을 필요로 한다. 게다가, 동적 테스트 동안 모든 테스트 채널들에 동등한 지연을 제공하기 위해서, 트레이스(307)의 길이가 사이트(44)에서 사이트(44)까지 매칭되는 것이 바람직하다.
다중 다이(44)에 접촉되는 데칼 인터포저 조립체(300a)(도41) 또는 프로브 카드 조립체(60a)(도14)와 같은 프로브 카드 조립체(60,300)는 웨이퍼(92), 예를 들면 실리콘에 프로브 캐리어(16)의 열팽창계수(TCE)를 양호하게 매칭시키는 반면, 마더보드 PWB(304)에 종속적 접속들과 전기적 보전성을 유지한다.
다중 다이(44)에 접촉하는 프로브 카드 조립체(60,300)는 각 다이(44)를 위해 독립적인 전원을 포함하고，양호하게는 각 다이(44)에 대한 접속을 위해, 전력 선로를 다수개, 예를 들면 2-3 또는 그 이상을 제공한다. 또, 프로브 카드 조립체(60)는 양호하게는 테스트 중인 각각의 장치(DUT; 44)에 가능한 한 가까이에，다수의 바이패스 캐패시터(172)를 포함한다.
프로브 카드 조립체(60)는 Z-축(84)을 따라, 테스트 중인 장치(44)와 테스트 헤드(76)로부터 신호와 전력 접속들의 이전을 제공하는 반면, 제어된 임피던스를 양호하게 제공한다. 프로브 카드 조립체도 X-Y 방향(80,82)(도13)으로 신호와 전력 접속들을 이전하는데, 이는 집적회로(44)의 피치(20)에서 테스트 헤드(76)의 피치(91)(도14)까지 신호의 트레이스(307)을 팬 아웃시킨다. 마더보드(304)로부터 프로브 조립체(60)의 프로브 팁(61,412)까지의 총 프로브 오프셋은 지지 링(284)(도39)의 두께에 의해 일반적으로 정의된다.
앞에서 진술한 것과 같이, 브리지 및 리프 스프링 서스펜드 프로브 카드 조립체(60b)(도15), 와이어 및 스프링 포스트 서스펜드 프로브 카드 조립체(60d)(도20), 및 포고 와이어 서스펜드 프로브 카드 조립체(60g)(도23)와 같은 프로브 카드 조립체(60)의 몇몇 실시예들은 컴플라이언스과 평면성을 웨이퍼(92)에 제공하기 위해 프로브 칩 기판(16)을 기울이기 위한 수단을 제공한다.
도40은 스테이지된 인터페이스 프로브 카드 조립체(300)의 베이스적인 개략도인데, 이는 Z-블록 인쇄 배선판(PWB)(342)(도42)을 통해서와 같이, 전기적 트레이스 경로(307)의 수직 이동을 완전하게 제공한다. 스테이지된 인터페이스 프로브 카드 조립체(300)는 일반적으로, 프로브 칩 기판(16,310)의 프로브 표면(62a)(도43)에 위치한, 예를 들어 180㎛의 높이를 갖는 프로브 스프링(412)(도46,도47)을 포함하는데, 이는 향상된 컴플라이언스를 조립체(300)에 대해 제공한다. 전기적 접속(307)은 상부 인터페이스 정렬(308), 중간 컨넥터 조립체(306)와，하부 인터페이스 정렬(312) 각각을 통하여，마더보드 PWB(304)와 프로브 칩 기판(16,310) 사이에서 제공된다. 보강판(302)은 또한 양호하게 마더보드 PWB(304)에 부착된다. 도40에 도시된 상부 인터페이스 정렬(308)과 하부 인터페이스 정렬(312)은 전기적 인터페이스 및/또는 하드웨어를 포함한다.
스테이지된 인터페이스 프로브 카드 조립체(300)의 몇몇 실시예들에서, 향상된 컴플라이언스는 프로브 스프링(412)에 의해 전적으로 제공되는데, 여기서 프로브 칩 기판(16,310)은 마더보드 PWB(304)에 대해 회전적으로 보유된다. 하부 스탠드오프(114)는 프로브 칩 기판(310)의 하부 표면에 일반적으로 제공되는데, 이는 프로브 칩 기판과 웨이퍼(92)의 사이의 최소한의 수직의 거리를 제한한다. 하부 스탠드오프(114)의 높이는 프로브 스프링(61,412)의 휴면(resting), 즉 비-접촉(non-contacting) 높이보다 일반적으로 낮아, 프로브 스프링(61,412)이 구부러져 웨이퍼(92) 상의 하나 이상의 장치(44)에 유연한 접속을 제공하게 한다. 도40에 도시된 바와 같이, 상부 스탠드오프(116)(도19)는 중간 컨넥터(306) 또는 마더보드(304)에 관련하여서와 같이, 프로브 칩 기판(310)의 컨넥터 표면(311a)에 대해 수직의 진행 한계를 제공하기 위해서와 같이, 프로브 카드 조립체(300)의 몇몇 실시예들에서 또한 사용된다.
도39에 도시된 바와 같이, 금속 지지 링, 즉 링 삽입물(284)은 포고 타워 컨넥터(290)(도39)에 의해 가해진 하향 압력에 대하여 마더보드 PWB(304)를 위한 기계적 지지를 제공한다.
도40에 도시된 중간 컨넥터(306)은 일반적으로 수직 이동 블록(342)(도43), 핀 블록(742)(도64-69) 또는 연장된 핀 블록(도70, 도71)을 포함할 수도 있다. 중간 컨넥터(306)은 조립체(300)에 대해 Z-이동을 제공하는데, 이는 조립체(300)이 대부분의 프로브 조립체들에서의 조건인, 일반적으로 약 0.300"인 프로브 오프셋을 제공하게 하여, 금속 지지 링 삽입물(284)을 깨끗하게 한다.
애리조나주 템페 소재의 Circuit Components, Inc.사를 통해 입수하는 ISOCONTM컨넥터와 같이，상부 인터페이스(308)는 2개 측면의 스프링(521)(도52)을 갖는 상부 인터포저(344)(도43), 솔더 볼 어레이(756) 또는 Z-박판(도65), 핀 그리드 어레이(745)(도64), 또는 소정의 다른 인터포저 조립체(344)와 같은, 여러 가지 인터페이스들을 포함할 수도 있다.
하부 인터페이스(312)는 또한 상부 및 하부 양쪽 표면(349a,349b) 상에 위치한 스프링을 갖는 인터포저(348)(도42,도43)과 같은 여러 가지 인터페이스들을 포함할 수도 있다. 하부 인터페이스(312)는 교대로 솔더 볼 어레이(756), 프로브 칩 기판(310)의 상부 표면(311b) 상에 위치한 스프링(64a-64n)(도13, 도14), 또는 프로브 칩 기판(16, 310)에의 다른 직접적인 접속들을 포함할 수도 있다.
하부 인터페이스(312)는 수직 이동 블록 VTB(342)(도43)가 수직 이동 블록(342)의 하부 표면(343)과 시스템의 나머지 사이에 래터럴 컴플라이언스를 제공하게 하게 되면，솔더볼 인터페이스와 같이, 몇몇 실시예들에서 고정이거나 영원한 접속일 수 있다. 래터럴 컴플라이언스의 한 예는 금속 핀 블록(742)을 사용하는 것으로 도67에 도시되는데, 여기서 유연한 핀 템플릿(748와 752)이 핀을 약간 움직이게 한다.
수직 이동 블록 VTB(342)의 대안적인 실시예들은 프로브 칩(310)의 상부 표면(62b) 상에 제조된 인터포저 또는 스프링(64a-64n(도67), 412)과 같은다수의 비-고정 접속들을 포함한다. 비-고정 접속들의 사용은 프로브 칩(310)이 수직 이동 블록 VTB(342)와 관련하여 이동 및/또는 연장되게 한다.
도40에 도시된 스테이지된 인터페이스 프로브 카드 조립체(300)는 상부 보강판(302)을 더 포함하는데, 이는 평평한 마더보드 PWB 302를 유지하는 것을 돕는다.
도41는 데칼 인터포저 조립체(300a)의 부분적 횡단면도이다. 마더보드 PWB(304)는 다수의 패스너(322)들에 의한 것과 같이 상부 보강판(302)에 고정되게 부착된다. 보강판(302)은 스테인레스강과 같은 단단한 물질으로부터 양호하게 이루어진다. 도41에 도시된 보강판(302)은 다수의 구성요소 리세스(325)를 더 포함하여, 구성 부품, 예를 들면 캐패시터(172)는 마더보드 PWB(304)의 상부 표면(305b)(도43) 상에 장착되거나 이로부터 연장될 수 있다.
보강판의 몇몇 실시예들은 핸들(837,839)(도73, 도74, 도75)을 채택하여 조립체의 핸들링을 도와준다. 더욱이，윈도우(840)(도73)는 보강판(302)의 몇몇 실시예들을 통하여 정의되는데, 이는 예를 들어, 주문 제조같은 고객을 위한 전기의 점퍼들을 위해, 마더보드(304) 사후-조립체 수정을 허용한다.
도41에 도시된 바와 같이, 마더보드(304)는 프로브 칩(16,310)의 상부 표면(62b)(도43)과 마더보드(304)의 하부 표면 305a(도43) 사이에 위치한 중간 인터포저(150)를 통하여，프로브 칩 웨이퍼(16)에 전기적으로 접속된다. 인터포저(150)는, 마더보드(304)에 장착되고 이로부터 연장되며, 인터포저 기판(348)의 정렬 홀(347)(도43) 및/또는 에지( 351)(도43)에 대응하는, 인터포저 정렬 핀(330)을 일반적으로 통해 마더보드(304)에 양호하게 정렬된다.
도79는 유연한 막(326a)에 장착된 프로브 칩(310)의 사시도이다. 도80은 유연한 데칼(326b)에 장착된 프로브 칩(310)의 사시도이다. 도81은 유연한 시트(326c)에 장착된 프로브 칩(310)의 사시도이다. 도82는 유연한 스크린(326d) 에 장착된 프로브 칩(310)의 사시도이다. 프로브 칩(310)은 유연한 부재(326)에 의해 적소에 유지되는데, 이는 일반적으로 가요성 막(326a)(도79), 데칼(326b)(도80), 시트(326c)(도81) 또는 메쉬 구조(326d)(도82)를 포함한다. 도41에 도시된 바와 같이, 유연한 부재(326)은 패스너(334)에 의해，마더보드(304)에 부착된 외부 주변 링(328)에 고정되게 부착 또는 장착된다. 외부 링(328) 및 부착된 유연한 부재는 링 정렬 핀(332)에 의해서와 같이, 조립체(300a)에 양호하게 정렬된다. 유연한 부재는 주변 링(328)에의 부착 동안 잡아 당겨지고, 따라서 탄력있게 유지된다.
Z-방향(84)으로 움직이거나 편승하는 것이 허용되는 동안, 유연한 부재(326)은 X-Y 축(80,82) 상의 위치에 프로브 칩(310)을 보유한다. 유연한 부재(326)는 인터포저(150)의 하부 표면(305a)과 유연한 부재(326)의 장착 위치 사이에서 소정의 Z 평면(84)의 델타에 의해 기인하는 유연한 부재 또는 데칼(326) 내의 제어된 굴곡(flexion)을 통하여，압축된 위치에 인터포저(150)를 보유한다.
유연한 부재(326) 또한 프로브 칩(16,310)과 데칼 링(328) 사이의 열팽창계수(TCE)의 차이들에 대해 컴플라이언스를 제공한다. 예를 들면, 데칼 링(328)이 프로브 칩(16,310) 보다 높은 열팽창 계수를 가지는 데칼 프로브 조립체(300)를 위해，유연한 부재(326)는 프로브 칩 12,300과 데칼 링(328) 사이에서，상승된 온도에서 쉽게 구부러진다, 즉 쉽게 잡아 당겨진다.
도42는 Z-블록 데칼 인터포저 조립체(300b)의 부분적 횡단면도(340)이다. 도43는 Z-블록 데칼 인터포저 조립체(300b)의 확장된 조립도(360)이다. 마더보드(304)는 상부 인터포저(344), PWB Z-블록(342) 및 하부 인터포저(348)를 통하여 전기적으로 프로브 칩 웨이퍼(16,310)에 각각 접속되는데, 이들은 프로브 칩(16,310)의 상부 표면(311b)와 마더보드(304)의 하부 표면(305a) 사이에 위치한다. 하부 보강판(346)은 핀(354)을 통하여 마더보드 PWB(304)에서 상응하는 홀 또는 슬롯(309)에 정렬된다. Z-블록 수직 이동 블록(VTB)(342)는 프로브 스프링(61a-61n)의 프로브 팁이 프로브 링 284(도38)를 클리어할 수 있도록, 마더보드 PWB(304)로부터 프로브 칩(16,310)까지 신호와 전력의 Z 이동을 제공한다. 도43에 도시된 Z-블록(342)는 상부 표면(343b) 및/또는 하부 표면(343a)로부터 연장되는 정렬 핀(330,333, 350)의 3개의 세트들을 가진다. 하부 인터포저(348)와 상부 인터포저(344)는 에지(351) 또는 하나 이상의 정렬 홀(347)에 의해서와 같이，각각 핀(330,333)에 정렬된다. Z-블록(342) 자체는 핀(350)을 통하여 하부 보강판(346)에 정렬된다.
유연한 부재(326)은 Z-블록(342)가 열기 변화 때문에 펴지는 것에 따라, Z-방향(84)으로 움직이거나를 상승하는 것이 허용되는 동안 X-Y 축(80,82) 상의 위치에 프로브 칩(310)을 보유하고 있다. 유연한 부재(326)은 유연한 부재 또는 데칼(326)의 제어된 굴곡을 통하여，압축된 위치에 하부 인터포저(348)를 보유하는데,이는 하부 인터포저(348)의 하부 표면(349a)과 유연한 부재(326)의 장착된 위치 사이에서의 소정의 Z 평면(84)의 델타에 기인한다. 유연한 부재(326)도 프로브 칩(16,310)과 데칼 링(328) 사이의 열팽창계수(TCE)의 차이들에 대한 컴플라이언스를 제공한다.
도42에 도시된 바와 같이, Z-블록(342)는 하부 보강 링(346)에 장착되는데, 이는 스테인레스강과 같은，단단한 물질으로부터 양호하게 이루어진다. 하부 보강 링(346)는 평탄한, 즉 평면의 위치에서 Z-블록(342)를 보유하는 반면, 보강 링(346)의 두께는 유연한 막 또는 데칼(326)의 굴곡량을 제한, 즉 제어한다.
Z-블록 보유 클립 조립체(352)는 Z-블록(342)을 하부 보강 링(346)에 보유하고, Z-블록이 상승된 온도에서 Z-방향으로 확장되게 한다. 하부 보강 링(346)는 일반적으로 중간 상부 인터포저(344)로 마더보드(304) 쪽으로 Z-블록(342)를 지지한다.
평면성 조정(326)은 하나 이상의 평면성 조정 나사 및/또는 심에 의한 것과 같이, 마더보드(304)와 프로브 칩 웨이퍼(16) 사이에 양호하게 제공된다. 데칼 인터포저 조립체(300)의 몇몇 실시예들에서, 평면성(324)을 제공하기 위한 수단은 다수의 차등 나사 조립체(824)를 포함한다 (도73, 도74, 도75).
Z-블록 데칼 인터포저 조립체(300b)의 몇몇 실시예들에서, 하부 보강 링(346)은 하나 이상의 평면성 조정 나사(324,824)(도73, 도74, 도75)에 의해서와 같이，평면성 조정을 위한 수단을 더 포함하고, 이에 의해 접촉 팁들 사이의 평면성이 마더보드(304)의 하부 표면(305a)에 대해서 조절가능하게 된다. 하부 보강 링(346)은 평면성 조정 나사(324,806)에 대해 스프링 힘에 의해 유지되고, 이에 의해 하부 보강 링은 조립체 내에서 수직으로 이동함에 따라 나사들과 접촉하여 지지된다. 평면성 조정 시스템(326)은 압축 세정기 및/또는 유연한 o-링들과 같은 바이어싱 하드웨어 뿐만 아니라, 패스너, 차등 나사, 가이드, 쇼울더 볼트와 같은 가지각색의 구조들을 포함할 수도 있다.
도43에 도시된 바와 같이, 하부 인터포저(348)는 프로브 칩(310)과 Z-블록(342) 사이의 전기적 접속들을 제공하고，프로브 칩(310)이 이동가능한 보조-구성요소가 되게 한다. 하부 인터포저(348) 또한 TCE 차이들을 적응시키기 위해，프로브 칩(310)과 Z-블록(342) 사이에 슬라이딩 인터페이스를 제공한다.
Z-블록(342)이 열 변화 때문에 연장됨에 따라 Z-방향(84)으로 프로브 칩(310,16)이 상승하게 허용하는 동안, 유연한 막 또는 메쉬(326)는 X 축(80)과 Y 축(82) 상의 위치에 프로브 칩(310,16)을 보유한다.
유연한 막 또는 메쉬(326)는 프로브 칩(310)과 데칼 링(328) 사이의 TCE 차이들에 대해 컴플라이언스를 제공하는, 데칼 링(328)의 장착된 위치와 하부 인터포저(348)의 하부 사이의 바닥 사이의 Z 평면 델타에 기인한 데칼(326) 내의 제어된 굴곡에 의해，매번 충분히 압축된 하부 인터포저(348)를 유지한다.
향상된 프로브 칩
도44는 핑거 리프트(finger lift) 이전의 프로브 칩(310)의 횡단면도(370)이다. 도45는 핑거 리프트(404)와 판(406) 후의 프로브 칩(310)의 횡단면도(400)이다. 핑거 리프트 이전에, 프로브 표면(62a)의 일부분은 일반적으로 티타늄을 양호하게 포함하는 해제 층(376)을 포함하는데, 이는 세라믹 기판(372) 상에 형성된다.
혼성 층(380)은 그 다음 해제 층(376) 상에 형성되는데, 여기서 혼성 층(380)은 일반적으로
다수의, 양호하게는 5개 층으로 제한되지 않는 금속막 층(17a-17n)을 포함하되, 적어도 2개의 인접하고 있는 층들은 스프링 리프트(404) 이전에 다른 고유 레벨들의 스트레스를 갖는다(도45). 그러한 혼성 층들은 스퍼터 피착과 같은 기술들에 의해 양호하게 형성된다. 몇몇 실시예들에서, 그러한 혼성 층들은 전착 기술에 의해서도 형성된다. 도 44에 도시된 프로브 칩 구조(310) 내에서, 양호하게 금을 포함하는 전도성의 시드 층(384)은 혼성 층(380) 상에 양호하게 형성된다. 전도성 트레이스(382)는 그 다음 일반적으로 포토리소그래피 패터닝을 통해, 혼성 층(380)의 일부분 위에 제어가능하게 형성된다.
몇몇 실시예들에서, 일반적으로 제1 폴리이미드(PMID) 층(384), 그라운드 평면(388), 제2 PMID 층(390)과 단단한 마스크 층(392)을 포함하는 상부 층들은 그 다음 일반적으로 신호 트레이스들에 대해 실딩(shielding)을 제공하는 트레이스 영역위에 인가된다.
도44와 도45 또한 기판(372)의 컨넥터 측 상의 예시적으로 형성된 접속 구조(393)를 도시한다. 접속 구조(393)는 예를 들어, 도43에서 도시된 바와 같이，인터포저(348)에 대한 접속을 위해, 또한 도44와 도45에 도시된 바와 같이, 패드 445(도49)와 비아(374) 사이의 접속 트레이스에 대한 접속을 위해，접촉 패드(396)을 제공한다.
접속 구조(393)는 인터포저 접촉 또는 스프링에 대한 신뢰할 수 있는 접촉을 위해, 금을 포함하고 있는 외부 층(396)을 일반적으로 포함하는 하나 이상의 금속층(376,394,396)의 적층으로 이루어진다. 프로브 칩(310)의 몇몇 실시예들에서, 접속 구조(393)는 제1 티타늄 금속층(376), 제2 니켈 층(394)과 제3 금의 금속층(396)을 포함한다. 프로브 칩(310)의 다른 실시예들에서, 접속 구조(393)는 제1 크롬(Cr) 층 및 구리(Cu) 금속 층(376), 제2 니켈 층(394)과 제3 금의 금속층(396)을 포함한다. 층(376,394,396)의 두께는 전기 박판 저항을 줄이기 위해 일반적으로 제어된다. 접속 구조의 몇몇 실시예들에서, 제1 크롬/구리 층(374)은 두께 1-4um를 포함하고, 외부 금의 층은 1-4um의 두께를 포함한다.
몇몇 실시예들에서, 폴리이미드, 포토레지스트, 에폭시 또는 캡톤(kapton)과 같은 유전층은 적층 구조(393)의 상부에 추가하게 될 수 있어, 구성요소들을 솔더하기 위한 솔더 마스크(398), 예를 들면 상지(supper) 표면(396)에 대한 바이패스 캐패시터로서의 역할을 하고, 또는 인터포저(348) 내의 바람직하지 않은 위치들에 대한 단락에 대해 절연으로서의 역할을 한다.
도45에 도시된 바와 같이, 핑거 리프트(404) 후, 프로브 스프링(61)은 다수의 막 층들의 고유의 스트레스 경사의 결과로서, 해제 영역(386)(도44) 내의 기판(372)의 프로브 표면(62a)로부터 떨어져서 연장진다. 일반적으로, 프로브 스프링의 자유로운 비-평탄한 부분은 실질적으로 Mo-Cr 막(380)의 상부 피착층과의 해제 시에 호 형태를 가정하고, 금의 시드 층(384)은 오목한 형태를 취한다. 이것은 포토리소그래피를 포함하는 집적회로 제조 기술들을 사용하고 있는 매우 작은 피치로 프로브 스프링 엔 메스(en messe)의 어레이들을 만들기 위해 바람직한 3차원의 스프링 구조의 형성을 야기한다. 프로브 스프링 판금 층(402)은 연장된, 즉 비평탄한 프로브 스프링(61) 상에 양호하게 형성된다(406). 프로브 스프링들의 몇몇 실시예들에서, 판금 층(402)은 향상된 스프링의 힘, 증가된 마멸 저항, 증가된 강도, 및/또는 증가된 전기 전도성을 제공한다. 몇몇 실시예에서, 니켈, 팔라듐 코발트와 같은 팔라듐 합금, Rh, Au과 같은 상이한 물질을 포함하는 다수의 막은 리프트된 핑거 상에 순착적으로 판금된다.
프로브 스프링(61),412의 교호적 실시예들에서, 스프링 팁은 2차 접촉 팁 디테일, 즉 스프링 팁 버튼 접촉을 더 포함할 수도 있는데, 본 명세서에 참고로 채택된 2002년 3월 18일 출원된 미국 특허 출원 제60/365,625호, Nanospring with Increased Resistance to Failure에 기재된 바와 같이, 일반적으로 로듐, 팔라라듐 또는 코발트를 포함한다.
프로브 칩 구성 부품 기능
프로브 칩 기판(372)의 프로브 측(62a) 상에서, 프로브 칩(16,310)은 테스트 중인 웨이퍼(92)에 대한 접촉을 위해, 포토리소그래피적으로 정의된 스프링(61)과 같은，프로브 스프링들을 지지한다. 프로브 칩(16,310)은 도40에 도시된 바와 같이, 두꺼운 마더보드 PWB(304)에 의해 성취할 수 있는 그리드에 신호 및 전력 팬-아웃을 제공한다. 도44와 도45에 도시된 바와 같이, 프로브 칩(16,310)은 일반적으로 마더보드(304) 상의 PTH 행렬 피치에 필적하는 피치 행렬에서, 접속들 표면(62b) 상의 패드 또는 솔더 볼(398)의 행렬에 기판(372)을 통한 신호의 접속들을 제공한다.
프로브 칩(16,310)은 또한 양호하게, 제어된 임피던스를 팬-아웃 트레이스(307)(도40)에 제공하고，프로브 칩(16,310)의 컨넥터 표면(311b) 상에서와 같이，바이패스 캐패시터들을 장착하기 위한 영역들을 양호하게 제공한다.
프로브 칩(16,310)의 양호한 몇몇 실시예들은，중복을 통하여 제조량을 증가시키기 위해서 전기의 경로당 2개 이상의 전기적 전도성 비아(374)를 포함한다. 마찬가지로, 프로브 칩의 양호한 몇몇 실시예들은 전기의 경로당 적어도 2개의 프로브 스프링(61)을 포함한다 (도9).
프로브 카드 조립체 시퀀스
도43에 도시된 바와 같이, 향상된 프로브 카드 조립체(310)는 웨이퍼(92) 상의 테스트 중인 하나 이상의 장치들에 향상된 접속들을 제공하기에 용이하게 조립된다.
전형적인 조립체 공정에서, 도 43에 도시된 바와 같이, 마더보드 PWB(304)는 일반적으로 나사(324)와 같은 패스너들을 사용하여 상부 보강판(302)에 부착되어, 제1 보조-조립체(361a)를 형성한다. 몇몇 실시예들에서, 홀(309)은 스루 홀(through hole)일 수 있고，더 큰 치수를 가진 상부 보강판은 스루 홀(도시안됨) 내로 삽입된 핀을 사용하여 마더보드에 부착된다.
제2 보조-조립체(361)은 정렬 핀(330,350)을 Z-블록 PWB(342) 내에 밀어 넣는 것에 의해，그리고 정렬 핀(350), Z-블록 보유 클립 링(352) 및 나사(353)에 의해서와 같이，하부 보강 링(346) 내로 Z-블록(342)를 부착하는 것에 의해 일반적으로 형성된다. 제2 보조-조립체(361b)는 그 다음 일시적인 지지 구조 상에 일반적으로 배치되어, 상부 인터포저(344)가 Z-블록(342) 상에 제어가능하게 배치되고, 인터포저 정렬 핀(333)과 정렬된다. 작은 블라인드 홀(도시안됨)은 핀(333)에 대응하여, 마더보드 PWB(304) 내에 제공되어, 핀들의 노출 섹션들의 삽입을 위한 공간을 마련한다.
마더보드 PWB(304)(도43)의 하부 표면(305a)(도43) 상에 정의된 정렬 홀(309)(도43)에 보강 링(346)(도43)의 상부 표면(347b)(도43) 상의 보강 링 정렬 핀(354)을 정렬시키는 동안, 그리고 상부 인터포저(344) 상의 상부 인토포저 스프링을 온화하게 압축하는 동안, 제1 보조-조립체(361a)는 제2 보조-조립체(361b) 위에 배치된다.
제1 보조-조립체(361a) 및 제2 보조-조립체(361b)는 나사(834)(도75)에 의해 함께 고정되어, 제3 보조-조립체 (361c)를 형성한다.
제3 보조-조립체(361c)는 그 다음 일반적으로 뒤집히고，제2 임시 지지 구조 상에 배치되어, 하부 인터포저(348)가 Z-블록(342)의 하부 표면(343a) 상에 제어가능하게 배치되고，인터포저 정렬 핀(330)과 정렬된다. 데칼 보조-조립체(361d)는 그 다음 하부 인터포저(348) 상에 위치하는데, 이는 몇몇 실시예들에서 정렬 핀(354)에 의해 유도된다. 일시적인 조립체 지지 고정구의 사용은 보조-조립체(361c, 361d)들 사이의 정렬을 보장하고, 데칼 조립체(361d)를 인터포저(348) 상으로 부드럽게 낮추게 되어, 외부 링(328)이 막(326)을 잡아당기는 동안，하부 보강(346)에 접촉되게 더 압축된다. 패스너(356)이 타이트하게 되는 동안, 조립체 고정구는 적소에 링(328)를 보유한다.
상기 주어진 조립체에 대한 기술들은 전형적인 실시예임을 알 수 있다. 상기 기본적인 개념에 베이스한 조립체 고정구와 공정에서의 몇몇 변화들은 본 발명의 범위 내에 있다. 예를 들면, 인터포저(348 또는 344)는 도43에서 나타낸 바와 같이 소정의 홀들을 갖도록 요구되지 않을 수 있다. 그 대신에, (333 또는 330)와 같은 많은 추가 핀들은 인터포저를 적소에 보유하기 위해 제공될 수 있다. 마찬가지로, 도43의 외부 링(328)은 막(326)보다 위에 양호하게 배치될 수 있다.
프로브 칩 구조 디테일
도46는 프로브 칩(16,310)의 스프링 측면(311a)의 평면도(410)이다. 도47는 프로브 칩(16,310)의 스프링 측면(311a)의 상세한 부분적 배치도(430)이다. 테스트 중인 웨이퍼(92) 상의 하나 이상의 장치(44)에 다수의 접속들을 제공하기 위해，포토리소그래피적으로 형성된 프로브 스프링(61a-61n)과 같은，프로브 칩 프로브 스프링(412)은 일반적으로 프로브 스프링의 그룹(422) 내에서 일반적으로 정렬된다. 포토리소그래피적으로 형성된 프로브 스프링(61a-61n)과 같은，프로브 스프링(412)은 타겟 웨이퍼(92) 상의 접촉 패드(47)와 매칭된다.
도46에 도시된 프로브 스프링 그룹(422)의 전형적인 정렬은 평행한 32개의다이 위치들에 접촉하기 위해，스프링 그룹(422)의 4x8 세트이다.
비아(414)는 프로브 칩 기판(372)을 통하여, 스프링 측면(311a)로부터 컨넥터, 즉 인터포저의 측면(311b)까지 연장된다. 비아는 중복 비아 쌍(416) 내에 양호하게 정렬되어, 프로브 칩(16,310)의 제조 산출량을 늘리고, 또는 특히 전력 트레이스들을 위해，전기의 전도성을 촉진시킨다. 도46와 도47에 도시된 비아 쌍(416)은 비아 행(418) 및 비아 열(420)을 포함하는 비아 그리드 어레이(417) 내에 정렬된다. 비아 그리드 어레이(417)은 마더보드(304) 상의 판금된 스루 홀(PTH) 그리드와 양호하게 매칭된다. 스프링(412)이 비아(414,416)와 일치하는 경우, 비아(414,416)는 인접하는 열(418) 쪽으로 움직이게 되고，트레이스(424)은 일반적으로, 최초의 비아(414,416)가 프로브 칩(16,310)의 반대의 인터포저 측(311b) 상에 위치하는 곳으로 라우팅된다.
도48는 프로브 칩(16,310)의 인터포저 측면(311b)의평면도(432)이다. 도49는 프로브 칩(16,310)의 인터포저 표면(311b)의 상세한 부분적 배치도(444)이다. 접촉 패드(434)은 인터포저 측면(311b) 상에 위치하고, 일반적으로 비아 214(도49)와 일치하고, 양호하게는 중복 비아 쌍(416) 내에 배열되는 패드 그리드 어레이(436) 내에 일반적으로 배열되어, 인터포저(348)에 전기적 접촉을 제공한다.
프로브 칩(16,310)의 몇몇 실시예들에서, 패드 그리드 어레이(436)은 접속된 인터포저(348) 상의 유사한 접촉에 매칭시키기 위해, 0.056"의 피치를 가진다. 도48에 도시된 바와 같이, 중심 영역(438)은 인터포저 측면(311b) 내에 일반적으로 한정되는데, 여기서 접촉 패드(434)와 프로브 칩 상부 트레이스들(442)은 일반적으로 장치 영역(440) 내에 정렬된다.
점착성 영역(437)은 프로브 칩(16,310)의 인터포저 측면(311b)의 외주면을 따라 위치하고, 이에 의해 접착제(329)는 프로브 칩(16,310)과 유연한 부재 또는 데칼(326) 사이에 부착되거나 도포된다.
도49에 도시된 바와 같이, 프로브 칩(16, 310)의 인터포저 측면(62b, 311b)은 신호 접촉(445), 능동 그라운드 접촉(446)(S), 전력 접촉(P)(448), 및 그라운드 접촉(450)(G)를 제공한다. 트레이스(442)는 접촉(445,446,448 및/또는 450)의 라우팅을 제공하여, 비아(414, 416)과의 스프링 위치의 충돌로 인한, 비아(414,416)의 재배치를 허용한다.
도48와 도49에 도시된 프로브 칩(16,310)은 능동 그라운드(446)와 전력 접촉(448) 사이, 능동 그라운드(446)와 그라운드 접촉(450) 사이，및/또는 전력 접촉(448)과 그라운드 접촉(450) 사이에 캐패시터(452)를 더 포함한다.
프로브 칩 조립체 구조
도50은 프로브 칩 조립체 고정구(460)에 대한 데칼의 확대된 조립도이다. 고정구 베이스(462)는 내부 프로브 스프링 경감 영역(466)을 둘러싸고 있는 프로브 칩 선반(464)을 포함한다. 정확히 프로브 칩(16,310)을 수용하기 위해，하나 이상의 프로브 칩 웨이퍼 정렬 핀(468)은 일반적으로 프로브 칩 선반(464) 상에 위치한다. 고정구 베이스(462)는 마찬가지로 프로브 칩 선반(464)을 둘러싸고 있는 데칼 링 캐비티(470)을 포함한다.
스텐실 정렬 홀(479)을 갖는 데칼 절개 스텐실(데칼 excise stencil;478), 또는 매칭 판 정렬 홀(476)을 갖는 상부 적층 판(474)을 정확히 수용하기 위해서，하나 이상의 적층 판과 스텐실 정렬 핀(472)은 일반적으로 데칼 링 캐비티(470) 상에 위치한다. 아래와 같이, 상부 적층 판(474)은 접착제(329)를 이용하여, 프로브 칩(16,310)에 유연한 부재(326)의 적층 중에 사용된다.
데칼 절개 스텐실(478)은 스텐실 템플릿 오프닝(480)을 더 포함한다. 데칼 절개 스텐실(478)이 유연한 부재 또는 데칼(326) 상에 점착 장착된 프로브 칩(310)을 포함하고 있는 조립체 위에서 고정구 베이스(462) 상에 배치될 때, 스텐실 템플릿 오프닝(480)은 프로브 칩(310)의 외부 점착 영역 주위에 정렬되어, 데칼(326)의 내부 영역의 절단 및 제거는 프로브 칩(16,310)의 표면으로의 액세스를 제공하게 된다
데칼 조립체 시퀀스
도51은 데칼 프로브 칩 조립체 공정(490)을 도시하는 흐름도이다. 완료된 프로브 칩(310)(리프트된(402) 및 판금된(404))은 적층 고정구(460)의 하부 판(462) 상에 하향 배치되는데 (492), 이는 점착성 영역만의 아래에서 프로브 칩(310)을 지지한다. 캐비티(466)은 스프링(61)을 보호하기 위해 제공된다. 프로브 칩(310)은 고정구 베이스(462) 상의 정렬 핀(468)에 정렬된다.
프로브 칩(16,310) 상의 바람직한 점착성 영역의 형태로 양호하게 사전-절삭된 점착성 시트(329)(도43)는 그 다음 프로브 칩(16,310)의 주변에 인가된다(494). 점착성 시트(329)는 프로브 칩(16,310)상의 특징들에 정렬되고，그 다음 뜨거운 철을 이용하여 일반적으로 압정 고정된다. 조립체(300)의 한 실시예에서, 점착성 시트(329)는 B-스테이지 점착성 시트(329)이다.
특정 텐션으로 사전에 당겨지고, 데칼 링(328) 상에 부착된 유연한 부재 또는 데칼(326)은 그 다음 접착제(329) 위에서 고정구(462) 상에 배치된다 (496). 적층 고정구(460)의 몇몇 실시예들에서, 데칼(326)의 링 측은 고정구(460)내에서 상향 배치된다. 적층 고정구(460)의 대안적인 실시예들에서, 데칼(326)의 링 측은 고정구(460)내에서 하향 배치된다. 데칼 링(328)은 정렬 핀(472)을 사용하여 고정구(462)에 정렬된다.
고정구 상부 판(474)은 그 다음 데칼(326) 위에 배치되는데 (498), 이는 점착성 시트(329)에 대하여 데칼(326)을 압착하는 반면, 고정구 베이스(462)에 정렬 핀(472)을 통하여 적소에 보유된다.
조립체 고정구(460)은 그 다음 접착제(329)를 경화시키는데 사용되는데, 이는 일반적으로 오븐 내에 조립체(460)을 배치하는 단계(500), 고정구 상부 판(474) 상에 가중 또는 다른 압축력을 배치하는 단계, 접착제(329)를 경화시키기 위해 굽는 단계, 및 오븐으로부터 가중 및 조립체(460)을 제거하는 단계를 포함한다.
유연한 데칼(326)의 내부 부분의 제거는 데칼(326) 상의 데칼 절개 템플릿(478)의 배치(508)를 포함한다. 데칼 절개 템플릿(478)은 고정구 하부 판 상의 정렬 핀(472)에 정렬된다. 데칼(326)의 내부 부분, 즉 점착성 영역(319)의 내부는 그 다음 칼로 분리되거나 절개된다(510).
인터포저 구조
도52는 상부 인터포저(344) 또는 하부 인터포저(348)에 대한，인터포저 구조(520)의 부분적 횡단면도이다.
다수의 표준화 접속들을 제공하기 위해，포토리소그래피적으로 형성된 프로브 스프링(521)와 같은，인터포저 스프링(521)은 인터포저 그리드 어레이 내에 일반적으로 정렬된다. 예를 들면, 도43에 도시된 상부 인터포저(344) 내에서, 인터포저 스프링(521)은 마더보드(304)와 Z-블록(342) 사이에 접속들을 제공한다. 마찬가지로, 도43의 하부 인터포저(348) 내에서, 인터포저 스프링(521)은 Z-블록(342)와 프로브 칩(16,310) 사이에 접속들을 제공한다.
인터포저 비아(524)는 제1 표면(523a)에서 제2 표면(523b)까지，인터포저 기판(522)을 통하여 연장된다. 인터포저 비아(524)는 중복 비아 쌍 내에 양호하게 정렬되어, 인터포저(520,344,348)의 산출량을 늘리고, 또는 특히 전력 트레이스들을 위해，전기의 전도성을 촉진시킨다.
대향하는 표면(523a, 523b)은 티타늄을 포함하는 해제 층(526), 및 일반적으로 다른 고유의 레벨들의 스트레스를 갖고 있는 다수의 전도성 층들을 포함하는 혼성 층(530,532)으로 일반적으로 이루어진다. 예를 들어 CuW 또는 금으로 충진된 인터포저 비아(524)는 일반적으로 세라믹인 중심 기판(522)을 통해 연장되고, 해제 층(526) 사이에 전기적 전도성 접속을 제공한다. 혼성 층(530,532)은 일반적으로 MoCr를 포함하는데, 여기서 인터포저 프로브 스프링(521)은 패턴되고，그 뒤에 해제 영역(528) 내에서 나중에 해제된다.
0.5 내지 1 ㎛ 두께의 금 층과 같은 시드 층(534)은 혼성 층(530,532)의 상에 양호하게 형성된다. 로듐 또는 팔라듐 합금 같은，팁 코팅(540)은 최소한 스프링 핑거(532)의 팁 위에 제어가능하게 형성되어, 피복 내구성 및/또는 접촉 신뢰성을 제공한다. 일반적으로 구리를 포함하는 트레이스(536)은 도시된 바와 같이, 구조(520) 상에 판금하므로써 선택적으로 형성되어, 감소된 저항을 제공한다. 또, 폴리이미드 PMID 층(538)은 도시된 바와 같이, 구조(520) 상에 일반적으로 형성되어, 스프링 핑거 리프트 영역을 한정한다. 핑거(521)의 시트 저항을 줄이기 위해，두꺼운 금의 층(534)은 리프트된 핑거(521) 상에 남는다.
도53은 인터포저(520)의 평면 배치도(550)이다. 스프링 세트 어레이(552)는 인터포저 기판(522)의 내부 접촉 영역(554) 내에 위치하고，도52와 도54에 도시된 바와 같이, 다수의 중복 인터포저 비아(524)를 통하는 것뿐만 아니라, 다중 핑거 스프링(521)(도52, 도54)을 통하여 접속들의 중복을 양호하게 제공하는 다수의 다중 핑거 세트(560)를 포함한다. 외부 지지 영역(556)은 인터포저 기판(522)의 주변 주위에 위치한다. 인터포저 기판(522)의 내부 접촉 영역(554)은 정의된 쏘 경계(558) 내에 위치한다.
도54는 인터포저(520)의 부분적 상세한 배치도(562)이다. 다중 핑거 세트(560)는 피치(566)에 베이스하여 인터포저 기판 상의 양호하게 배열되는데, 이는 마더보드(304) 상의 상응하는 접속 피치에 양호하게 매칭된다.
다중 핑거 세트 각각은 공통 전도성 영역(564)을 포함하는데, 이로부터 다수의 중복 스프링 핑거(521)들이 형성되고, 이는 리프트 영역(528) 위의 기판(522)으로부터 연장된다. 다수의 중복 인터포저 비아(524)는 전기적으로 공통 전도성 영역(564)에 접속되고，인터포저 기판(522)을 통하여 제1 표면(523a)으로부터 대향 표면(523b)(도52)으로 연장된다. 도54에 도시된 인터포저(520) 내에서, 각 다중 핑거 세트(560)는 4개의 중복 핑거(521)와 4개의 중복 인터포저 비아(524)를 포함한다. 교호적 인터포저(520) 내에서, 소정 수의 중복 핑거(521) 및/또는 인터포저 비아(524)가 2개 또는 3개의 핑거(521) 및/또는 인터포저 비아(524)와 같이, 제공될 수도 있다. 도54에 도시된 다중 핑거 세트(560)가 일반적으로 클로버 또는 크로스 구성으로 배열되는 반면, 다양한 기하학들이 적절하게 사용될 수도 있다.
인터포저(520)의 몇몇 실시예들은 완전한 캐패시터(576)를 포함하는데, 이는 두께에서 인터포저 기판(522)의 두께보다 일반적으로 작다. 도55는 캐패시터 캐비티 영역(574) 내의 공동 형태(vacated)의 스프링들을 갖는 인터포저(520)의 부분적 평면도(570)이다. 도56은 바이패스 캐패시터(576)이 매립된 인터포저(520)의 부분적 평면도(580)이다. 다중 핑거 세트(560)는 용이하게 배열되거나 변형되는데, 그 내부에는 스루 홀 캐비티 또는 절삭(cut-out) 영역이 위치한다. 도56에 도시된 바와 같이, 예를 들어, 도그 본 비아(dog bone via;582)와 같은 비아(582)는 다중 핑거 세트(560)와 매립된 캐패시터(576) 사이에 전기적 접촉을 제공한다.
도그 본 비아(582)를 포함하는 물질은 기판 절단 중에 레이저에 의해 실행되지 않는다. 노출된 비아 표면은 판금에 의해 양호하게 처리되어, 캐패시터(576)에 전도성 에폭시 또는 솔더 접속을 위한 적절한 표면을 제공한다.
핑거 리프트 이전에, 점착 테이프는 인터포저 기판(522)의 한 측면(523)에 인가된다. 캐패시터(576)는 기판(522)의 반대 측면(523), 예를 들면 (523b)로부터 집어 내져서, 캐비티(574) 내에 배치되고, 일시적으로 점착 테이프에 의해 적소에 유지된다. 캐패시터(576)와 도그 본 비아(582) 사이의 접촉을 완료하기 위해，에폭시는 그 다음 어느 한쪽의 끝에 분배된다. 에폭시는 그 다음 경화되고, 그 후에 점착 테이프는 제거된다. 핑거(521)은 그 다음 기판(522)으로부터 들어 올려지게 된다.
교호적 인터포저 구조 및 공정
도57은 스프링 리프트 전의 교호적 데칼 인터포저 구조(520b)의 부분적 횡단면도(590)이다. 도58은 스프링 리프트 후의 교호적 데칼 인터포저 구조(520b)의 부분적 횡단면도(620)이다.
교호적 데칼 인터포저 구조(520b)는 베이스에 결합되고, 지지 프레임(610)의 내부에서 드럼처럼 순착적으로 지지되는 막(602) 내의 에지에 부착된 대향하는 포인팅 스프링(521)의 쌍을 포함한다. 스프링 쌍(521)은 막(602) 내의 홀을 통하여 돌출하는 막(602)의 평면에서 떨어져서 연장된다. 막(602)은 프레임(610) 내부의 텐션 하에 양호하게 유지되어, 스프링 쌍(521)의 위치들이 일정하게 유지된다.
이러한 인터포저 구조(520b)는 비아를 갖는 기판을 필요로 하지 않고，또한，양측들으로부터의 핑거(520)가 단일 포토리소그래피 단계로 패턴될 수 있어, 제조가를 낮추는 장점을 갖는다. 게다가, 교호적 인터포저(520)가 프로브 칩(310)의컨넥터 측(62b)과 PWB 보드(304) 사이를 인터페이스하는데 사용되는 실시예들에서, 프로브 칩(310)의 컨넥터 측(62b)에 장착된 바이패스 캐패시터와 같은 수동 구성 요소가 존재하는 경우, 인터포저(520)를 통하여 돌출하기 위한 구성요소들의 오프닝은 막(602)을 패턴하는 포토리소그래피 단계들에서 쉽게 제공될 수 있고，인터포저 기판(602) 내의 홀을 뚫기 위한 비싼 레이저 단계를 요구하지는 않는다.
가요성 막(602) 상에 서스펜드되는 경우, 교호적 인터포저(520b) 또한 인터페이싱 표면이 평탄하지 않은 경우의 응용에 사용될 수 있다. 또한, 컨넥터로서의 교호적 인터포저(520b)의 두께는 수 미크론만큼 작을수 있다. 교호적 인터포저(520b)는 또한 더 작은 컨넥터 피치를 가질수 있는데, 그 이유는 교호적 인터포저(520b)가 프로브 칩 기판(310)의 비아 피치에 의해 한정되지 않기 때문이다. 피치는 포토리소그래피 공정이 스프링들을 패턴할수 있는 것과 같을 정도로 작을수 있다. 금속의 해제되지 않은 부분들은 또한 상호 접속을 마찬가지로 형성하기 위해 막(602) 상에 패턴될 수 있다. 지지 프레임 610은 또한, 금속과 같은 연성 재료로 만들어진다면 구부려질 수 있다. 이것은 막 인터포저(520b)가 무한한 위상적(topological) 형태로 성형될 수 있게 한다.
도59는 전형적인 인터포저 구성 공정(550)을 도시하는 흐름도이다. 일반적으로 2,000 Å의 근사의 두께를 가지는 티타늄을 포함하는 제1 해제 층(594)은 기판(592) 상의 스퍼터링에 의해 형성되는데 (622), 이는 일반적으로 실리콘, 알루미늄, 세라믹 또는 글래스를 포함한다. 다수의 스트레스 층(17a-17n)를 포함하고，도37이나 도38에 도시된 바와 같이, 최종 하향 필링(peeling) 스트레스를 갖는MoCr 응력 샌드위치 층(596)은 제1 해제 층(594) 상에 스퍼터 형성된다 (634). 제1 응력 샌드위치 층(596) 내의 다수의 스트레스 층(17a-17n)은 일반적으로 제1 스텐실 층(17a), 및 최종 압착 층(17n)을 포함하여, 하향 필링 스트레스를 포함하고 있는 고유의 스트레스 경사를 제공한다.
일반적으로 티타늄을 포함하는 제2 층(598)은 제1 스트레스 샌드위치의 상부에 형성되는데, 이는 서로 리프트되어 멀어지는 핑거들의 영역을 한정하는 패턴을 포함한다. 이 해제 층이 제거되는 핑거의 영역(597)이 있는 점에 주의해야 한다. 이 영역(597)은 핑거(521)의 상하부 사이에 접촉 영역을 형성한다. 일반적으로 1,000 Å의 근사의 두께를 가지는 제2 해제 층(598)은 일반적으로 핑거 리프트 영역(528)의 끝을 정의하는 접속 영역(597)과 함께，스퍼터 형성되고 (63), 패턴된다 (638). 제2 MoCr 층(600)은 다수의 스트레스 층(17a-17n)을 포함하고，도37 이나 도38에서 도시된 바와 같이, 최종 상향 필링 스트레스를 갖는 제2 해제 층(598) 상에 스퍼터 형성된다 (640). 제2 응력 샌드위치 층(600) 내의 다수의 스트레스 층(17a-17n)은 일반적으로 제1 압축 층(17a)과 최종 스텐실 층(17n)을 포함하여, 상향, 즉 대향하는 필링 스트레스를 포함하는 고유의 스트레스 경사를 제공한다.
포토레지스트는 그 다음 스프링(521)에 대한 핑거 설계를 정의하기 위해 스핀되고, 제2 MoCr 층(600)은 습식 또는 건식 에칭 공정에 의해 에칭되어, 관통 돌출하는 구성요소들을 매칭시키기 위해, 홀이 막 내에서 바람직하게 되는 경우의 소정의 다른 영역 뿐만 아니라, 스프링(521)이 리프트되는 경우의 영역을 오프닝시킨다. 제2 해제 층(598)이 그 다음 에칭되고 (646), 제1 스텐실 MoCr 층(596)이 에칭되어 (648), 제1 스텐실 MoCr 층(596) 내의 핑거(521)들이 좀 더 언더컷(undercut)되게 하는 반면, 제1 해제 층(594)는 걸쳐지게 남아 있다.
18 내지 25㎛이 전형적인 두께를 갖는 폴리이미드 층(602)는 스핀되고 숩식 에칭 공정에 의해 패턴되어 (650), 핑거(521) 내의 리프트 윈도우 및 평탄한 베이스를 오프닝시킨다. 일반적으로 금을 포함하는 시드 층(604)은 그 다음 스퍼터되고 패턴되어 (652), 모든 핑거(521)들 사이에 단락을 제공하나, 리프트를 방해하지는 않는다.
애노다이징된 알루미늄과 같은 판금 마스크(606)은 시드 층(604) 상에서 패턴되어 (654), 핑거(521)만이 판금되게 한다. 판금 마스크(606)는 기판(592)이 제거된 후에 굴곡에 견딜 수 있고, 또한 핑거(521)를 침범하지 않고도 쉽게 제거될 수 있는 물질로 이루어진다.
일반적으로 스테인레스강을 포함하는 지지 링(610)은 웨이퍼 기판(592)의 외부에 에폭시 접착제(608)에 의해 부착되어 (656), 데칼 지지 링으로서의 역할을 한다. 기판의 부착 영역은 시드 층(604) 또는 판금 마스크(606)를 포함하지 않는다. 스테인레스강은 지지 링을 위한 양호한 물질인데, 여기서 프로브 스프링들은 인쇄 배선판에게 접촉된다. 핀들이 실리콘 장치들에 접촉되는 것을 요구하는 몇몇 실시예들에서, 지지 링은 실리콘과 비교적 가까운 비교적 낮은 열팽창계수를 갖는 몰리브덴과 같은 물질로 이루어진다.
층(596, 600) 상에 한정된 핑거(521a, 521b)들이 대향 방향으로 리프트됨에 따라, 조립체는 그 다음 핑거 리프트 에칭되어 (658), 기판(592)로부터 전체 막이갈라지게 한다. 핑거 리프트 에칭 단계(658)는 지지 링(610)의 아래에 위치하는 영역들에서 더 긴 시간을 필요로 할 수도 있다.
대안적으로, 기판(592)은 알루미늄같은 물질으로 만들어질 수 있는데, 이는 기계적 또는 화학적 수단에 의해 제거될 수 있다.
도58에 도시된 바와 같이, 하나 이상의 판금 층(622a, 622b)은 필요에 따라, 리프트된 핑거(521a, 521b) 상에 양호하게 형성될 수 있다 (660). 몇몇 인터포저 실시예(520b)에서, 판금 층(622a, 622b)은 언더코팅으로서 1 내지 10um 니켈 층을 포함하고, 로듐, 팔라듐, 팔라듐 코발트 또는 금과 같은，0.2 내지 5um의 접촉 피복 층들을 포함한다. 판금 마스크(606)은 그 다음 제거되고 (662), 노출된 시드 층(604)가 이어서 제거된다 (664).
데칼 인터포저 조립체(300)의 대안적 실시예들에서, 애리조나주 템페 소재의 Circuit Components, Inc.사를 통해 입수하는 ISOCONTM컨넥터와 같은 것이 상부 인터포저(344)로서 사용된다. ISOCONTM컨넥터가 전기적 접촉을 확립하기 위해 더 강한 힘을 요구하는 동안, ISOCONTM컨넥터는 종종 적당한 비용 효과가 좋은 상호 접속을 상부 인터포저(344)에 제공하는데, 그 이유는 필수적인 힘이 Z-블록과 마더보드 PWB(304) 사이에서 달성될 수 있기 때문이다. 비교적 낮은 접촉 힘을 필요로 하는 인터포저는 Z-블록(342)와 프로브 칩(16,310) 사이의 접속을 위해 일반적으로 선택된다.
Z-블록 구조
도60은 Z-블록 인쇄 배선판(342)의 평면 배치도(670)이다. 도61은 Z-블록 인쇄 배선판(342)의 부분적 상세도(680)이다. Z-블록(342)는 판금된 스루 홀(674)의 어레이와 같은 다수의 전기적 접속들을 포함하는데, 이는 Z-블록 기판(672)의 대향하는 표면(343a, 343b) 사이에서 연장된다. 도60에 도시된 바와 같이, 인터포저 정렬 핀(330)과 보강 링 정렬 핀(350)은 향상된 프로브 조립체(300) 내의 정렬을 위해，Z-블록 기판(672)을 통하여 위치한다. 도60에 도시된 Z-블록 기판(672)은 또한 보유 클립 리세스(676)을 포함하는데, 이에 의해 Z-블록은 보유 클립(352)(도43)에 정렬된다. 도61에 도시된 바와 같이, 다수의 전기적 접속들은 일반적으로, 시스템 그라운드 GND 접촉 사이트(684) 뿐만 아니라, 장치 Vcc 및 Vss 접속들을 포함하는 신호 접촉 사이트(682)를 포함한다. 도43에 도시된 전형적인 Z-블록(342) 내에서, 홀(674)을 통하여 판금된 모든 신호(682)는 홀(674)을 통해 판금된 4개의 그라운드(684)에 둘러싸여, 임피던스와 혼선 성능을 향상시키기므로써, 고주파 시스템 환경에 대한 임피던스 매칭 구조를 제공한다.
대안적인 향상된 프로브 조립체
도62는 마더보드 PWB(304)와 Z-블록 사이에 영구 인터페이스(702)를 갖고 있는 Z-블록 데칼 인터포저 조립체(300c)의 부분적 횡단면도(700)이다.
상부 인터페이스(308)(도40)가 인터포저(344)를 포함하고 있는 도42와 도43에 도시된 바와 같이, Z-블록 데칼 인터포저 조립체(300b)에 대비해서, Z-블록 데칼 인터포저 조립체(300c)의 상부 인터페이스(308)은 솔더 볼 어레이(756), 이방성 전도성 막, 또는 마더보드(304)에 Z-블록(342)을 스테이크시키기 위한 전기적 전도성 핀과 같은，영구 인터페이스(702)를 포함한다.
Z-블록 데칼 인터포저 조립체(300c)의 몇몇 실시예들에서, 평면성 조정은 마더보드(304)와 하부 보강 링(346) 사이에 위치하는 심(827)(도72)에 의해 제공된다. 프로브 힘은 Z-블록(342)와 마더보드(304) 사이에 위치한 상부 인터페이스 접속(702)을 통하여 지지되나, 하부 보강 링(346)를 통하지는 않는다. Z-블록 데칼 인터포저 조립체(300c)는 Z-축 이동과 평면성 컴플라이언스를 둘다 제공하는 반면, 비교적 싼 영원한 상부 인터페이스(702)를 제공하고，상부 인터포저(344)의 비용을 제거한다.
도63은 테스터 사이드 스프링(64a-64n)을 포함하는 프로브 칩(16, 310)을 갖는 Z-블록 데칼 인터포저(300d)의 부분적 횡단면도이다. 하부 인터페이스(312)(도40)가 인터포저(348)를 포함하는 Z-블록 데칼 인터포저 조립체(300c)에 대비해서, Z-블록 데칼 인터포저 조립체(300d) 내의 하부 인터페이스(308)는 프로브 칩(16,310)의 상부 표면(311b) 상의 스프링 접속(64a-64n)를 포함하는데, 이는 Z-블록(342)에게 직접 접촉된다.
Z-블록 데칼 인터포저 조립체(300d)의 몇몇 실시예들에서, 프로브 칩(16,310)의 상부 표면(311b)의 스프링 접속(64a-64n)는 중복 스프링(64a-64n)이다. 도63에 도시된 Z-블록(342)는 밀링에 의해 일반적으로 만들어진 캐비티(722)을 양호하게 포함하는데, 이는 프로브 칩(16,310) 상에 장착된 바이패스 캐패시터(724)를 위한 공간을 제공한다.
Z-블록 데칼 인터포저 조립체(300c)에 대한 유사한 방식으로，Z-블록 데칼 인터포저 조립체(300d)는 마더보드(304)와 프로브 링(346) 사이에 위치하는 심(827)에 의해, 또는 차등 나사 조립체(824)(도73)와 같은 다른 평면성 조정 메카니즘에 의해 평면성 조정(324)을 제공한다. Z-블록 데칼 인터포저 조립체(300d)는 하부 인터포저(348)의 비용을 제거하면서, Z-축 이동과 평면성 컴플라이언스 둘다 제공한다. Z-블록 데칼 인터포저 조립체(300d) 또한 Z-블록 캐비티(722) 내에 위치한 바이패스 캐패시터(724)를 포함하는데, 이는 비용면에서 인터포저 차단 영역(574)(도55, 도56）보다 일반적으로 낮으며, 보통 레이저 절단에 의해 형성된다.
도64는 솔더 볼 어레이(756)(도65)를 갖는 핀 블록(742)을 갖는 프로브 카드 조립체(300e)의 부분적 횡단면도(740)이다. 도65는 솔더 볼 어레이(756)을 갖고 있는 핀 블록의 상세한 개략도(750)이다. 프로브 카드 조립체(300e)에서, 상부 인터페이스(308)(도40)는 핀 그리드 어레이(745)을 포함하고, 하부 인터페이스(312)(도40)는 솔더 볼 어레이(756)를 포함하며, 프로브 칩(310)은 하부 표면(311a) 상에 위치한 단면(one-sided) 스프링(61a-61n)을 포함한다. ZIF 작동 템플릿(743)은 금속 핀 블록(742)과 마더보드(304) 사이에 위치한다. 시스템 평면성은 3개의 차등 나사 조립체(745)에 의해 양호하게 제공된다.
핀 블록(742)은 다수의 유전성 홀(746)을 포함하는데, 이를 통해 핀 컨넥터(744)의 어레이(745)가 연장된다. 핀 템플릿(748,752)은 일반적으로 KAPTONTM으로 이루어지는데, 이는 핀 블록(742)의 대향 표면 상에 위치한다. 홀(746) 내의 그라운드 접촉(758)은 하나 이상의 핀(744)과 핀 블록(742) 사이에 그라운드 접속들을 제공한다. 핀 그리드 어레이(745)는 마더보드(304) 내의 핀 소켓 어레이(755)에 전기적으로 접촉된다 .
도66은 핀 블록(742)을 갖고 있는 프로브 카드 조립체(300f)의 부분적 횡단면도(760)인데, 여기서 프로브 칩 카드(16,310)는 후방 스프링(64a-64n)을 포함한다. 도67은 핀 블록(742)의 상세한 개략도(770)인데, 여기서 프로브 칩 카드(16,310)는 후방 스프링(64a-64n)을 포함한다. 핀 블록(742)은 다수의 유전성 홀(746)을 포함하는데, 이를 통해 핀 컨넥터(744)의 어레이(745)은 연장된다. 핀 그리드 어레이(745)는 마더보드(304)를 통해 연장되는데, 여기서 솔더 접합(762)은 마더보드(304)와 핀 블록(742) 사이에 기계적이고 전기적 접속 둘다를 제공한다. 프로브 칩(16,310)은 유연한 부재 또는 데칼(326)에 의해 굴곡되게 조립체로부터 서스펜드되는 반면, 상부 스프링(64a-64n)가 유연한 전기적 인터페이스(312)(도40)를 제공한다. 따라서, 프로브 칩(16,310)은 핀 블록(742)에 대해 이동할 수 있고，프로브 카드 조립체(300f)에 대해 컴플라이언스를 제공한다.
도67, 도69와 도71에 도시된 바와 같이, 바이패스 캐패시터(724)와 같은，하나 이상의 캐패시터(724)는 의도된 프로빙 환경에 의거하여, 핀 블록(742) 상에 위치할 수 있다.
도68은핀 블록(742)를 갖는 프로브 카드 조립체(300g)의 부분적 횡단면도(780)인데, 여기서 프로브 칩카드(16,310)은 후방 스프링(64a-64n)을 포함하고, 조립체는 프레스 피트(press fit) 핀 접속(782)을 포함한다. 도69는 핀 블록(742)의 상세한 개략도(790)인데, 여기서 프로브 칩 카드(16,310)는 후방 스프링(64a-64n)를 포함하고, 조립체는 프레스 피트(press fit) 핀 접속(782)을 포함한다. 핀 그리드 어레이(745)는 마더보드(304)를 통해 연장되는데, 여기서 프레스 피트 핀 접속(782)은 마더보드(304)와 핀 블록(742) 사이에 기계적이고 전기적인 접속 둘다를 제공한다. 프로브 칩(16,310)은 유연한 부재 또는 데칼(326)에 의해 굴곡되게 조립체로부터 서수펜드되는 반면, 상부 스프링(64a-64n)는 유연한 전기적 인터페이스(312)(도40)를 제공한다. 따라서, 프로브 칩(16,310)은 핀 블록(742)에 대해 이동할 수 있고，프로브 카드 조립체(300g)에 대해 컴플라이언스를 제공한다.
도70은 SMT 솔더 및 상부 인터포저(344)를 갖는 핀 블록(742)을 포함하는 프로브 카드 조립체(300h)의 부분적 횡단면도이다. 도71은 SMT 솔더 및 상부 인터포저를 가진 핀 블록(742)의 상세한 개략도이다.
유연한 캐리어 프로브 카드 조립체에 대한 평면성 조정 메카니즘
앞에서 진술한 것과 같이, 데칼 인터포저 조립체(300)의 많은 실시예들은 평면성 조정 메카니즘(324)을 포함한다. 도72는 심(825) 및 부착 나사(823)에 의해 마더보드 PWB(304)의 하부 표면(305a)에 부착된 하나 이상의 심(827)를 포함하는, 평면성 조정 메카니즘(324)를 갖고 있는 Z-블록 데칼 인터포저 조립체(300i)의 부분적 횡단면도이다. 마더보드 PWB(304)의 주변 주위의 다수의 위치들에서 하나 이상의 심(827)의 사용으로 인해, 평면성 전체 인터포저 조립체(300i)가 프로브 링(284)(도39)에 대해 조절가능하게 된다.
도73은 다수의 차등 나사 조립체(824) 및 다수의 쇼울더 볼트 조립체(832)를 포함하는, 평면성 조정(324)을 갖고 있는 Z-블록 데칼 인터포저 조립체(300)의 연장된 측면 조립도(830)이다. 도74는 평면성 조정을 갖고 있는 Z-블록 데칼 인터포저 조립체(300)의 확대 사시 조립도(850)이다. 도75는 다수의 차등 나사 조립체(824)를 포함하는, 평면성 조정(324)을 갖고 있는 Z-블록 데칼 인터포저 조립체(300)의 부분적 횡단면도이다. 다수의 차등 나사 조립체(824)는 일반적으로 3개의 조립체(824)를 포함하여, 평면이 도 75에 도시된 바와 같이, 예를 들어, 플런저(plunger; 826)와 같은 조립체들의 선행 팁에 의해 용이하게 정의된다. 도74에 도시된 바와 같이, 마더보드 PWB(304)는 다수의 패스너(322)에 의해 상부 보강판(302)에 굴곡되게 부착된다. 차등 나사 조립체(824)는 하부 보강 링(346)에서 상부 보강판(302)까지 연장되어, 차등 나사 조립체(824)의 조정이 조립체(300i)의 하부 보강 링(346)과 상부 부분(871)(도75) 사이에서 조절되는 평면성을 제공한다.
도73에 도시된 바와 같이, 차등 나사 조립체(824) 각각은 플런저(826), 차등 나사(828)와 잼 너트(830)를 포함한다. 도75에 도시된 바와 같이, 플런저(826)의 선행 에지(872)은 마더보드 PWB(304) 내에 정의된 매칭 슬롯(827) 내에서 회전적으로 고정된다. 차등 나사(828)는 플런저(826)에 나사 결합되고 (874)，또한 상부 보강판(302)에 나사 결합된다 (876). 도75에 도시된 나사형(threaded) 인터페이스(874,876)는 다른 회전성 피치, 즉 나사 게이지를 포함하여, 차등 나사(828)의 회전이 플런저(826)의 축 이동(878)을 발생시키게 하므로써, 하부 보강판(346)과 마더보드 PWB(304) 사이에서의 분리(838)(도75)를 조정한다. 피치 차등(877)는 플런저의 조정(878)을 허용하여, 마더보드 PWB(304)에 대한 프로브 칩의 평면성이 미세하게 조절될 수 있다.
도73와 도75에 도시된 바와 같이, 쇼울더 볼트 조립체(832) 각각은 쇼울더 볼트 나사(834) 및 유연한 O-링 또는 스프링 세정기(836)를 포함한다. 앞에서 진술한 것과 같이, 차등 나사 조립체(824)의 조정은 마더보드(304)와 관련하여 하부 보강판(346)을 이동시킨다.
하부 보강판(346)이 플런저(826)의 선행 에지(872)에 관해서 상대적으로 부착되기 때문에, 하부 보강판(346)의 평면성, 즉 분리(838)는 마더보드(304)에 관해서 조절가능한 반면, 쇼울더 볼트 나사(834) 및 유연한 0-링 또는 스프링 세정기(836)는 플런저(826)과 접촉하여 보강판(346)을 유지한다.
고성능 스프링 접촉 패키지
도76은 집적회로(44)를 위한 고성능 스프링 패키지(902a)의 부분적 횡단면도(900)이다. 도77은 집적회로(44)를 위한 교호적 고성능 스프링 패키지(902b)의 부분적 횡단면도(920)인데, 이는 다층 라우팅(924)을 더 포함한다. 도78은 집적회로(44)를 위한 고성능 스프링 패키지(902)의 상부 측면도(940)이다.
도76에 도시된 바와 같이, 패키지 기판(903)은 제1 표면(906a)과 제2 표면(906b)을 갖는 제1 기판(904)을 포함하는데, 여기서 프로브 스프링(61)은 제1 표면(906a)에 있고，예를 들어, 홀을 통해 판금된 것과 같은 전기적 접속(908e)으로 연장되는데, 이는 제1 표면(906a)에서 제2 표면(906b)까지 연장된다. 도77에 도시된 바와 같이, 패키지 기판(903)은 제1 기판(904)의 제1 표면(906a) 상에 있는 추가 라우팅 층(922)을 포함할 수 있어，프로브 스프링(61)은 라우팅 층(922)의 외부 표면(923a) 상에 있고，다층 라우팅(924)에 의해 전기적 접속(908)에 접속된다.
고성능 스프링 패키지(902)는 단일 IC 또는 MCM 패키지를 위한 것과 같이, 기판(903) 상의 스프링(61)을 이용하는 패키지를 구축하기 위한 구조를 포함한다. 프로브 팁(61)은 박막 또는 IC 또는 MEMS 근거 처리 방법을 사용하여 기판(903) 상에 제조되어, 낮은 제조가 및 잘 제어된 균일성을 얻을 수 있을 뿐만 아니라, 예를 들면 10-50 ㎛의 극소 피치를 갖는 극소형 프로브 스프링들의 어레이를 제조할 수 있다.
상술한 바와 같이, 박막 또는 IC 또는 MEMS 근거 처리 방법들을 사용하여，프로브 스프링(61)은 제1 기판(904)(도76)의 제1 표면(906a) 상에, 또는 다층 라우팅 층(924)의 외부 표면(923a) 상에 제조된다. 양호하게 다층의 라우팅(924)을 사용하여, 프로브 스프링(61)으로부터의 신호는 접속된 집적회로(44)로부터 연장된다. 패키지(902a, 902b)의 반대측(906b)은, PCB(912a, 912b) 상의 홀(936)에 일반적으로 솔더링이 가능한 핀 또는 패키지 핀(928) 상에서 바이어스된 또는 일반적으로 1.0 mm와 같은 어레이 피치로, 어느 한쪽의 공통 마이크로-볼 그리드 솔더 어레이 패드(918)(도76)와 같은 전기적 접촉(910)을 포함한다. 따라서, 패키지(902a,902b)는 전기적 접촉(910)을 통하여，단부 제조물(end product; 934)을 위해 인쇄 회로 기판(912a, 912b)에 접속 가능하다.
다중 고성능 스프링 패키지(902)를 포함할 수 있는 단일 기판 웨이퍼는 제1 기판 웨이퍼(904) 상에 구축될 수 있어, 비용 효과가 좋은 제조를 제공한다. 작은 표면적을 갖는 스프링 프로브 기판(904)을 위해, 몇개의 스프링 프로브 접촉기 패키지들은 단일 웨이퍼(92)(도13)로 일반적으로 제조될 수 있다. 예를 들면, 24개 정도의 사이트들은 표준의 4 인치의 둥근 개시 웨이퍼 상에 확립될 수도 있다.
도78에 도시된 바와 같이, 기판 조립체(902) 상에 위치한 마이크로 BGA 패드(944)의 어레이(942)가 예를 들어, 0.5 mm, 1 mm 또는 1.27 mm의 피치와 같은 표준의 피치로 양호하게 정렬된다. 도76와 도77에 도시된 바와 같이, 일반적으로 고주파 전력 감결합을 돕기 위해, 고성능 스프링 패키지(902)는 캐패시터(932)를 더 포함할 수 있다. 일반적으로 기판(904)의 미사용 트레이스 영역 상에 형성된 기준면과 평면 사이의，기판(904) 내의 평행 판 캐패시터(932)와 같이，캐패시터(932)는 기판(904)의 어느 한쪽의 표면(906a, 906b)에 장착되거나, 형성된다.
제1 기판(904)이 실리콘으로 이루어지는 실시예들을 위해, 완전한 캐패시터(932)는 실리콘 기판(904)내에서 양호하게 이루게 될 수 있는데, 이는 일반적으로 금속-유전체-금속 구성, 금속-유전체-무겁게 도프된 반도체, 또는 집적회로 제조 기술들을 사용하는 p-n 접합을 포함한다. 제1 기판(904)이 비-반도체성 물질로 이루어지는 실시예들을 위해, 금속-유전체-금속 캐패시터들은 집적회로 제조 기술들을 사용하여, 기판(904) 상에 또는 내부에 양호하게 만들어질 수 있다.
기판(903)이 도프된 실리콘과 같은，전기적 전도성 또는 반도체성 물질들로 이루어지는 실시예들을 위해, 제조 공정은 도38에 설면된 바와 같이, 프로브 칩의 수정과 유사하게 수정된다.
프로브 칩 기판 제조에서와 같이, 그러한 수정들은 기판을 통해 진행하는 비아의 벽 상에 뿐만 아니라, 기판 표면 상에, 전기적 절연성 막, 예를 들면 산화물의 피착 또는 형성을 포함한다.
상술한 바와 같이, 프로브 카드 패키지(902)의 구조는 프로브 팁(61)과 제어된 임피던스 환경 사이에 매우 짧은 전기의 거리들을 제공한다. 이것은 고주파 응용들을 위해 고성능 스프링 패키지(902)의 사용을 허용한다. 도76에 도시된 바와 같이, 고성능 스프링 패키지(902)는 핀(916)을 둘러싸는 그라운드들을 가짐으로써, 실드된 고주파 핀(916)에 대한 액세스를 제공한다. 도77에 도시된 바와 같이, 그라운드는 층(924) 내의 스프링(61)의 아래에서 라우팅 트레이스(938)을 통하여 제공된다. 또, 스프링 프로브 기판(903)은 초고주파 응용들을 위해 양호하게 수정될 수도 있다.
기판(903)의 한쪽 또는 양쪽 표면들의 트레이스들이 임피던스 제어되도록 요구되는 실시예들을 위해, 하나 이상의 전도성 기준면들은 트레이스 상부, 트레이스 하부, 또는 트레이스 상하부 어느쪽에서라도, 기판 내에 추가될 수 있다. 기판(903)은 또한 교호적 그라운드 기준 트레이스들을 포함하는데, 이는 1개 또는 2개의 기준면들에 접속되어, 실드된 동축 전송 라인 환경을 효과적으로 제공한다. 제1 기판(904)이 일반적으로 세라믹의 물질을 포함하는 반면, 계층화된 기판(922)은 유기적이거나 무기적인 물질과 같은，유전성 물질 내의 전도성 트레이스들을 포함한다. 몇몇 실시예들을 위해, 기판(903) 내의 전기적 전도성 비아 또는 스루 홀 내에서의 제어된 임피던스 환경은 도37b에 도시되고 이미 기술된 바와 같이, 비아를 구성하므로써 제공될 수 있다. 그러한 비아는 유전막에 의해 코어 전기적 컨덕터로부터 분리되는 그라운드 평면을 제공한다.
고성능 스프링 패키지의 장점
앞에서 진술한 것과 같이, MEMS 또는 IC 처리 방법들은 스프링(61,412)을 만들기 위해 사용될 수 있다. 고성능 스프링 패키지(902)는 또한 "칩스-퍼스트(chips-first)" 및/또는 BBUL 패키지들의 이익 모두를 가지는 반면, 소정의 불완전한 IC(44)의 대체를 또한 허용한다. 고성능 스프링 패키지(902)는 IC(44)를 부착하기 이전에 테스트될 수 있는데, 이는 1개의 패키지(902) 내에 단일 또는 다중 IC(44)를 배치하는 위험 및 비용을 상당히 낮출 수있다.
스루 홀(908)을 갖는 기판 구조는 HDI의 기능들을 제공하기 위해 그 상부에 구축된 다수의 전기적 라우팅 층들을 포함한다. 이 기능들은 이하를 포함한다:
1) 플립 칩 또는 와이어 본드 패키지 내에서 얻을 수 있는 것보다 더 높은 밀도의 I/O 접속들, 2) IC 상에서 달성될 수 있는 높은 상호접속 성능, 및 3) 더 얇은 패키지들.
이 스프링을 바탕으로 한 패키지(902)는 스프링을 다층의 라우팅 트레이스들에 거의 평평하게 밀므로써 낮은 전력과 신호의 인덕턴스를 유지한다. WO/09623에서 기술된 바와 같이, 스프링 바로 아래에서의 라우팅은 제어된 임피던스를 유지하도록 구성될 수 있다. 기판을 통한 거리들은 매우 짧게 유지될 수 있고, 세라믹의 기판(904)은 RF 주파수 가동들을 지지한다.
고성능 스프링 패키지(902)는 "테스트 패키지"로서 사용될 수 있어, 이들을 패키지(902)에 위탁하기 이전에, 비싼 IC(44)를 테스트한다. 고성능 스프링 패키지(902)의 몇몇 실시예들은 프로브 카드 실시예들에 대해 설명된 바와같이, 유사한 감결합 및 임피던스 제어 특징들을 포함한다. 영원한 접속이 IC(44) 상의 프로브 스프링(61)과 전기적 접촉 패드들 사이에서 바람직하고, 이어서 양호한 칩의 테스트 및 식별이 이루어진다면, 접촉에서 솔더의 리플로우에 의해 또는 접착제에 의해, 패키징 시에 사용된 종래의 접합 기술들을 사용하여 실행될 수 있다.
도76에 도시된 바와 같이, 고성능 스프링 패키지(902)는 기판(903)을 통해 정의된 진공 풀-다운 포트(905), 및/또는 임시 리드 또는 푸쉬다운 플런저(909)와 같이, 패키지와 접촉하여 집적회로 장치들을 보유하기 위한 수단을 더 포함할 수 있다.
고성능 스프링 패키지(902)는 RF 주파수에서 개개의 IC(44)를 테스트하기 위한 효과적인 디버깅 도구인데, 여기서 패키지(902)의 로드는 최종적인 패키징된 IC 성능에 영향을 끼친다. 따라서, 고성능 스프링 패키지(902)의 사용은 집적회로 장치(44)가 로드 하의 테스트가 검사될 때까지 최종적인 패키지(902)에 위탁되는 것을 요구하지 않기 때문에, MCM 패키지들에서 사용되는 새로운 고성능 장치들을 위한 타임-투-마켓 특성(time-to-market characterization)을 줄이는 것을 돕는다. 테스트 패키지는 또한 하나 이상의 RF 신호와 수백 또는 수천의 디지털 신호를 혼합하기 위한 수단을 제공한다. 높은 테스팅 및/또는 제조 볼륨에서, 고성능 스프링의 패키징(902)은 유사한 주파수 능력들을 포함하고 있는 BBUL 방법과 비교해서 상당히 패키지 비용을 낮춘다.
퀵-턴 프로브 조립체
도83은 퀵-턴(quick-turn) 프로브 조립체 제조 공정(960)의 흐름도이다. 상술한 바와 같이, 프로브 카드 조립체(60), 향상된 프로브 카드 조립체(300) 및 고성능 스프링 패키지(902)의 많은 실시예들은, 일반적으로 표준화된 구성 부품을 포함하는데, 이는 웨이퍼(92) 상의 하나 이상의 장치(44)에의 접속을 위해 용이하게 재사용할 수 있다.
도83에 도시된 프로브 조립체(60,300)는 마더보드 기판(304)(도40)，적어도 하나의 중간 컨넥터(306), 및 프로브 칩(310)의 표준화된 부분들과 같은 표준화 부분을 포함하고 있는 마스터 슬라이스 구조(962)를 포함하는데, 이는 일반적으로 프로브 칩 기판과 컨넥터 표면 전기적 접속들을 포함하고, 또한 일반적으로 컨넥터 표면(62b)에서 프로브 칩 기판(310)의 프로브 표면(62a)까지 연장되는 표준화된 전기적 접속들을 포함할 수도 있다. 중간 컨넥터가 인터포저나 Z-블록과 같은，하나 이상의 구성요소들을 포함할 수도 있음을 알 수 있다.
도83에 도시된 바와 같이, 퀵 턴 공정(960), 즉 웨이퍼 상의 적어도 1개의장치에의 접속을 위해 프로브 조립체를 개발하는 방법은 일반적으로 마스터 슬라이스(962)의 설립을 포함하는데, 이는 다음 단계들을 포함한다:
하부 표면과 상부 표면을 가지며, 상부 표면에서 하부 표면까지 연장되는 다수의 전기 컨덕터들을 갖는 마더보드 기판(304)을 단계(964)에서 제공하는 단계;
상부 인터페이스와 하부의 인터페이스를 가지며，상부 표면은 마더보드 기판(304)의 하부 표면에 가깝게 위치하고, 중간 컨넥터(306)는 마더보드 기판(304)의 하부 표면 상의 전기 컨덕터들의 각각에 대응하고 있는 상부 인터페이스와 하부 인터페이스 사이의 적어도 하나의 전기 전도성 접속을 포함하는, 적어도 하나의 중간 컨넥터(306)을 단계(966)에서 제공하는 단계; 및
컨넥터 표면(62b), 컨넥터 표면(62b)에 대향하는 프로브 표면(62a), 및 고정된 레이아웃 내에 정렬된 컨넥터 표면 상의 다수의 접촉을 포함하고, 컨넥터 표면(62b)이 중간 컨넥터(306)의 하부 표면에 근접하여 위치할 수 있는 프로브 칩 기판 디자인을 단계(968)에서 제공하는 단계.
그 다음 도83에 도시된 퀵턴 공정(960)은 웨이퍼(92) 상의 적어도 1개의 장치(44)에 대한 상호접속 규정(972)의 수용을 포함하는데, 여기서 상호 접속 규정(972)은 장치(44)에 대한 상호접속 위치들을 포함한다.
단계(974)에서，프로브 칩 기판(310)은 표준화된 정보(968) 및 수신된, 즉 주문된(customized) 정보(970) 둘다에 기초하여 제조되는데, 여기서 프로브 칩 기판은 도40에 도시된 바와 같이, 웨이퍼(92) 상의 상호접속 위치(972)에 대응하는 프로브 표면(62a) 상의 다수의 스프링 프로브 접촉 팁(412)을 포함하고, 스프링 프로브 접촉 팁 각각은 컨넥터 표면(62a) 상의 적어도 1개의 접촉에 전기적으로 접속된다.
시스템 장점
앞에서 진술한 것과 같이, 프로브 카드 조립체(60), 향상된 프로브 카드 조립체(300), 인터포저 구조(520,520b), 및 고성능 패키지(902)는 종래의 프로브와 패키지들 기술들에 대한 몇가지 장점들을 제공한다.
예를 들면, 프로브 카드 조립체(60), 향상된 프로브 카드 조립체(300), 인터포저 구조(520,520b) 및 고성능 패키지(902)의 많은 실시예들은 포토리소그래피-패턴화 스프링(61,412,521)을 포함하고，스트레스 금속 막 배치 처리에 의해 일반적으로 형성되는데, 이는 본래적으로 기계적 또는 MEMS 근거 처리에 비해 비용이 낮다. 스프링들은 2차원 처리 방법들의 사용을 통하여 형성되는데, 이를 통해 3차원 구조들이 형성된다. 대조적으로, 다른 종래의 스프링의 공정들은 3차원의 스프링들을 만들기 위해 추가 처리 단계들을 요구한다. 대안적인 처리 실시예들에서, 스프링들은 3차원의 구조들이 형성되는 것을 통해, 판금 층들 사이에 차등 스트레스 경사를 형성하기 위해 2차원 판금 처리 방법의 사용을 통해 형성된다.
이 문서에서 기술된 조립체 기술들은 스트레스 금속 프로브 요소, 즉 스프링을 포함하는 구성 부품 또는 기판을 사용하는데, 이들 모두는 포토리소그래피를 포함하는 IC 처리 기술에 의해 기판 각각 상에서 전부 배치-제조된다. 그 결과로서, 공정은 현재 사용된 기술에 의해 제조가능하지 않는, 예를 들어 10-50㎛의 극소 피치를 갖는, 매우 짧은, 예를 들어 100-200㎛ 길이와 10-20㎛ 폭의 프로브 요소들의 어레이를 사용하여 카드 조립체 및 패키지들의 제조를 허용한다. 이 문서에서 공개된 조립체 및 패키징 기술의 응용은 또한, 이 문서에서 제시된 기술을 사용하거나 소정의 다른 이용가능한 방법에 의해 제조될 수 있는 더 큰 치수 및 더 큰 피치를 갖는 프로브 요소들의 어레이를 포함하는 기판 또는 구성 부품들에 적용가능함을 알 수 있다.
더욱이, 프로브 구조는 일반적으로 다른 측에의 직접 접속을 위해 스루 홀들을 갖는 기판을 포함하는데, 여기서 포토리소그래피 방법은 더 단순한 개시 물질과 더 짧은 처리 시간들의 사용을 가능하게 하는, 홀에서 스프링까지의 루트 접속 및 스프링의 배치 둘다를 정의한다.
또, 공개된 프로브와 패키지 구조(60,300,902)는 양호하게, 표준화된 마스터 슬라이스(962)의 사용을 통한 재사용가능 구성 요소, 즉 표준을 포함하여, 대다수의 프로브 카드(60,300) 및/또는 패키지 조립체(902)는 여러 가지 접속된 장치(44) 및 웨이퍼(92)를 위해 구현될 수 있다. 마스터 슬라이스(962)는 용이하게 특별한 상호접속 규정(972)과 매칭될 수 있고, 이에 의해 특별한 고객을 위한 "cost of ownership" 필요성을 줄인다.
상술한 바와 같이, 프로브 카드 조립체(60), 향상된 카드 조립체(300), 인터포저 구조(520,520b) 및 고성능 패키지(902)는 하나 이상의 기판을 포함하는데, 이는 요구 조건에 따라, 세라믹, 글래스 또는 석영, 실리콘, 유기 보드, 및/또는 다층 세라닉과 같은 여러 가지 개시 물질들을 사용하여 구축될 수 있다. 조립체 기판은 다층의 금속 층들을 더 포함할 수 있어, 라우팅 및 성능을 개선한다.
더욱이, 프로브 카드 조립체(60), 향상된 프로브 카드 조립체(300), 인터포저 구조(520,520b) 및 고성능 패키지(902)는 소정 기판 상의 스탠드오프를 더 포함하여, 프로브(61,412)를 보호하고, 장치(44)나 웨이퍼(92)를 보호하거나，클램프된 웨이퍼 레벨 카트리지 또는 카셋트 응용 내의 패드 스크럽(pad scrub)의 양을 제어한다. 스탠드오프들은 또한, 프로브 칩(16,310)의 컨넥터 측(62b)에 인가될 수 있어, 인터포저(520,520b)로부터 인터페이스되는 스프링을 보호한다.
공개된 프로브 카드 조립체 시스템과 개선된 비-평면 스프링 프로브 및 제조 방법이 집적회로 테스트 프로브, 프로브 카드 및/또는 패키지들과 관련하여 기술되었더라도, 시스템 및 기술은, 전자 구성요소 또는 장치 내의 집적회로와 기판 사이의 상호 접속, 번-인 장치 및 MEMS 장치, 또는 원하는 경우 이들의 조합과 같은, 다른 장치들로 구현될 수 있다.
게다가, 이 문서에서 공개된 조립체 구조들과 방법들이 바이오센서, 환경 센서 및 표면 탄성파 장치 센서와 같은, 고상 센서 어레이 및 액정 디스플레이 패널 뿐만 아니라, 실리콘 및 III-V족 반도체 장치를 포함하는 다양한 소형화된 집적 고상 회로를 테스트, 번-인 또는 패키징하는데 사용될 수 있는 것은 이 발명의 범위 내에 있다.
따라서, 비록 발명이 특별한 양호한 실시예에 관해서 상술되었지만, 이 발명이 속하는 분야의 숙련자들은 다양한 변형 및 향상이 본 발명의 청구범위를 벗어나지 않고도 이루어질 수 있음을 알 수 있을 것이다.

Claims (179)

  1. 집적회로 웨이퍼를 위한 테스트 장치에 있어서,
    하부 표면과 상부 표면, 및 하부 표면에서 상부 표면까지 연장되는 다수의 전기 컨덕터들을 갖고 있는 마더보드 기판;
    상기 프로브 표면과 컨넥터 표면, 프로브 표면 상의 다수의 프로브 스프링, 컨넥터 표면 상의 다수의 전기적 접촉, 및 다수의 프로브 칩 전기적 접속들을 포함하되, 프로브 스프링들 각각이 적어도 1개의 프로브 칩 전기적 접속을 통하여 적어도 1개의 접촉에 전기적으로 접속되는 프로브 칩 기판;
    상기 마더보드 기판과 프로브 칩 기판 사이에 위치하며, 프로브 칩 기판 상의 다수의 전기적 접촉들 각각과 마더보드 기판의 하부 표면 상의 전기 컨덕터들 각각 사이에 적어도 1개의 전기적 전도성 접속을 포함하고 있는 적어도 1개의 중간 컨넥터; 및
    상기 마더보드 기판에 관련하여 부착되고 유연한 부재를 포함하는 프로브 칩 캐리어를 포함하되,
    상기 프로브 칩 기판이 마더보드에 대해서 유연한 부재에 의해 지지되는
    것을 특징으로 하는 테스트 장치.
  2. 제1항에 있어서, 상기 다수의 프로브 스프링들은 프로브 칩 기판에 부착된 굴곡 부분, 및 초기에 프로브 칩 기판에 부착되고, 해제시에 고유의 스트레스 경사로 인해 프로브 칩 기판으로부터 떨어져서 연장되는 자유로운 부분을 포함하는 것을 특징으로 하는 테스트 장치.
  3. 제2항에 있어서, 상기 다수의 프로브 스프링들 각각은 다수의 층들을 포함하고, 상기 프로브 스프링의 자유로운 부분은 상기 다수의 층들 사이에 정의된 고유 스트레스 경사로 인해 해제 시에 상기 프로브 칩 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 테스트 장치.
  4. 제2항에 있어서, 상기 다수의 프로브 스프링들은 스퍼터 형성되는 것을 특징으로 하는 테스트 장치.
  5. 제2항에 있어서, 상기 다수의 프로브 스프링들은 판금 형성되는 것을 특징으로 하는 테스트 장치.
  6. 제2항에 있어서, 상기 다수의 프로브 스프링들은 포토리소그래피 패턴화 스프링이고, 상기 자유로운 부분은 3차원 구조를 정의하는 것을 특징으로 하는 테스트 장치.
  7. 제1항에 있어서, 상기 전기적 접속들 중의 적어도 1개가 다수의 전기적 전도성 비아를 포함하는 것을 특징으로 하는 테스트 장치.
  8. 제1항에 있어서, 상기 유연한 부재는 상기 프로브 칩 기판의 컨넥터 표면에 부착되는 것을 특징으로 하는 테스트 장치.
  9. 제1항에 있어서, 상기 마더보드의 상부 표면에 고정 부착된 보강판을 더 포함하는 것을 특징으로 하는 테스트 장치.
  10. 제9항에 있어서, 상기 보강판은 견고한 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  11. 제9항에 있어서, 상기 보강판은 스테인레스강을 포함하는 것을 특징으로 하는 테스트 장치.
  12. 제9항에 있어서, 적어도 하나의 구성 요소 리세스는 상기 마더보드 기판의 상부 표면에 근접한 보강판 내에 정의되고, 상기 장치는 상기 구성요소 리세스 내의 마더보드 기판으로부터 연장되는 적어도 하나의 구성 요소를 더 포함하는 것을 특징으로 하는 테스트 장치.
  13. 제12항에 있어서, 상기 구성 요소는 캐패시터인 것을 특징으로 하는 테스트 장치.
  14. 제1항에 있어서, 상기 프로브 칩 기판은 내부 영역과 외부 주변 영역을 포함하고, 상기 유연한 부재는 프로브 칩 기판의 주변 영역에 부착되는 것을 특징으로 하는 테스트 장치.
  15. 제1항에 있어서, 상기 프로브 칩 기판은 내부 영역과 외부 주변 영역을 포함하고, 상기 유연한 부재는 프로브 칩 기판의 주변 영역에 점착적으로 부착되는 것을 특징으로 하는 테스트 장치.
  16. 제1항에 있어서, 상기 유연한 부재는 막인 것을 특징으로 하는 테스트 장치.
  17. 제16항에 있어서, 상기 막은 폴리이미드를 포함하는 것을 특징으로 하는 테스트 장치.
  18. 제16항에 있어서, 상기 프로브 칩은 외부 주변을 포함하고, 상기 막은 외부 주변 주위에 부착되는 것을 특징으로 하는 테스트 장치.
  19. 제1항에 있어서, 상기 유연한 부재는 스크린인 것을 특징으로 하는 테스트 장치.
  20. 제1항에 있어서, 상기 유연한 부재는 메쉬(mesh)인 것을 특징으로 하는 테스트 장치.
  21. 제1항에 있어서, 상기 유연한 부재는 KAPTONTM을 포함하는 것을 특징으로 하는 테스트 장치.
  22. 제1항에 있어서, 상기 중간 컨넥터는 제1 표면 상의 제1 다수의 유연한 전기 접촉, 및 제1 표면과 반대인 제2 표면 상의 제2 다수의 유연한 전기 접촉을 갖는 인터포저(interposer)를 포함하는 것을 특징으로 하는 테스트 장치.
  23. 제1항에 있어서, 상기 중간 컨넥터와 마더보드 기판 사이에 영구 전기 인터페이스를 더 포함하는 것을 특징으로 하는 테스트 장치.
  24. 제23항에 있어서, 상기 영구 인터페이스는 솔더 볼 어레이를 포함하는 것을 특징으로 하는 테스트 장치.
  25. 제23항에 있어서, 상기 영구 인터페이스는 이방성 전도성 막을 포함하는 것을 특징으로 하는 테스트 장치.
  26. 제23항에 있어서, 상기 영구 인터페이스는 다수의 전기 전도성 핀을 포함하는 것을 특징으로 하는 테스트 장치.
  27. 제1항에 있어서, 상기 프로브 칩 기판의 프로브 표면에 고정 부착된 적어도 하나의 스탠드오프(stansoff)를 더 포함하는 것을 특징으로 하는 테스트 장치.
  28. 제1항에 있어서, 상기 프로브 칩 기판의 컨넥터 표면에 고정 부착된 적어도 하나의 스탠드오프를 더 포함하는 것을 특징으로 하는 테스트 장치.
  29. 제1항에 있어서, 상기 프로브 칩 기판 상의 조립된 구성요소로서 채택된 적어도 1개의 수동 구성요소를 더 포함하는 것을 특징으로 하는 테스트 장치.
  30. 제29항에 있어서, 상기 수동 구성요소는 상기 프로브 칩 기판의 컨넥터 표면 상에 장착되는 것을 특징으로 하는 테스트 장치.
  31. 제29항에 있어서, 상기 수동 구성요소가 캐패시터인 것을 특징으로 하는 테스트 장치.
  32. 제29항에 있어서, 상기 캐패시터가 감결합 캐패시터인 것을 특징으로 하는 테스트 장치.
  33. 제29항에 있어서, 상기 수동 구성요소가 저항기인 것을 특징으로 하는 테스트 장치.
  34. 제29항에 있어서, 상기 수동 구성요소가 인덕터인 것을 특징으로 하는 테스트 장치.
  35. 제1항에 있어서, 상기 프로브 칩 기판 상에 제조된 적어도 하나의 캐패시터를 더 포함하는 것을 특징으로 하는 테스트 장치.
  36. 제1항에 있어서, 상기 적어도 하나의 기판은 실리콘으로 이루어지고, 상기 적어도 하나의 기판 내에 제조된 적어도 하나의 캐패시터를 더 포함하는 것을 특징으로 하는 테스트 장치.
  37. 제1항에 있어서, 상기 프로브 칩의 평면성이 상기 마더보드 기판에 대해 조정가능한 평면성 조정 메카니즘을 더 포함하는 것을 특징으로 하는 테스트 장치.
  38. 제1항에 있어서, 상기 중간 컨넥터는 인쇄 배선판을 포함하고, 상기 다수의 전기 전도성 접속은 프로브 칩에 대한 전기 접속을 위한 수단, 및 마더보드에 대한 전기 접속을 위한 수단을 갖는 비아를 포함하는 것을 특징으로 하는 테스트 장치.
  39. 제38항에 있어서, 상기 마더보드에 대한 전기 접속을 위한 수단은 인터포저를 포함하는 것을 특징으로 하는 테스트 장치.
  40. 제38항에 있어서, 상기 프로브 칩에 대한 전기 접속을 위한 수단은 인터포저를 포함하는 것을 특징으로 하는 테스트 장치.
  41. 제1항에 있어서, 상기 중간 컨넥터는 하부 표면 및 상부 표면을 갖는 수직 이동 기판, 및 상기 하부 표면에서 상부 표면까지 연장되는 다수의 전기 전도성 접속- 상기 전기 전도성 접속 각각은 적어도 하나의 전기 전도성 비아를 포함-을 포함하는 Z-블록을 포함하는 것을 특징으로 하는 테스트 장치.
  42. 제41항에 있어서, 상기 Z-블록과 상기 마더보드 기판 사이에 인터포저를 더 포함하는 것을 특징으로 하는 테스트 장치.
  43. 제41항에 있어서, 상기 Z-블록과 상기 프로브 칩 기판 사이에 인터포저를 더 포함하는 것을 특징으로 하는 테스트 장치.
  44. 제1항에 있어서, 상기 프로브 칩 기판은 프로브 표면과 컨넥터 표면 사이에서 그것을 통하여 정의된 다수의 홀들을 포함하고, 상기 다수의 프로브 칩 전기 접속들 각각은 프로브 칩 기판 내의 다수의 홀들 각각 내에 위치하는 전기적 전도성 비아인 것을 특징으로 하는 테스트 장치.
  45. 제1항에 있어서, 상기 프로브 칩 기판은 전기 절연성 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  46. 제1항에 있어서, 상기 프로브 칩 기판은 유전성 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  47. 제1항에 있어서, 상기 프로브 칩 기판은 전기 전도성 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  48. 제1항에 있어서, 상기 프로브 칩 기판 상의 다수의 전기 접속들 중 적어도 하나에 전기적으로 접속된 적어도 하나의 바이패스 캐패시터를 더 포함하는 것을 특징으로 하는 테스트 장치.
  49. 제1항에 있어서, 상기 중간 컨넥터는 하부 표면과 상부 표면 사이에서 정의된 다수의 홀을 갖는 전기 전도성 핀 블록을 포함하고, 상기 다수의 전기적 전도성 접속들은 다수의 홀을 통해 연장되고, 프로브 칩에의 접속을 위한 수단 및 마더보드에의 접속을 위한 수단을 포함하는 핀들을 포함하는 것을 특징으로 하는 테스트장치.
  50. 제49항에 있어서, 상기 다수의 홀 내에 유전체를 더 포함하는 것을 특징으로 하는 테스트 장치.
  51. 제49항에 있어서, 상기 적어도 하나의 핀과 상기 핀 블록 사이의 전기 전도성 그라운드 접촉을 더 포함하는 것을 특징으로 하는 테스트 장치.
  52. 제49항에 있어서, 상기 금속 핀 블록과 상기 마더보드 사이에 위치한 제로 활성 힘(ZIF) 작동 템플릿을 더 포함하는 것을 특징으로 하는 테스트 장치.
  53. 제49항에 있어서, 상기 핀 블록의 하부 표면 상에 위치한 하부 핀 템플릿- 상기 핀은 하부 핀 템플릿을 통해 연장됨- 을 더 포함하는 것을 특징으로 하는 테스트 장치.
  54. 제53항에 있어서, 상기 하부 핀 템플릿은 KAPTONTM을 포함하는 것을 특징으로 하는 테스트 장치.
  55. 제49항에 있어서, 상기 핀 블록의 상부 표면 상에 위치한 상부 핀 템플릿-상기 핀은 상부 핀 템플릿을 통해 연장됨- 을 더 포함하는 것을 특징으로 하는 테스트 장치.
  56. 제55항에 있어서, 상기 상부 핀 템플릿은 KAPTONTM을 포함하는 것을 특징으로 하는 테스트 장치.
  57. 제49항에 있어서, 상기 프로브 칩에의 전기 접속을 위한 수단은 솔더 볼 어레이(solder ball array)를 포함하는 것을 특징으로 하는 테스트 장치.
  58. 제49항에 있어서, 상기 프로브 칩에의 전기 접속을 위한 수단은 솔더 접합(solder joint)을 포함하는 것을 특징으로 하는 테스트 장치.
  59. 제49항에 있어서, 상기 마더보드에의 전기 접속을 위한 수단은 핀 그리드 어레이(pin grid array)를 포함하는 것을 특징으로 하는 테스트 장치.
  60. 제49항에 있어서, 상기 프로브 칩에의 전기 접속을 위한 수단은 다수의 스프링을 포함하는 것을 특징으로 하는 테스트 장치.
  61. 제49항에 있어서, 상기 마더보드에의 전기 접속을 위한 수단은 마더보드 내의 핀 소켓 어레이를 포함하는 것을 특징으로 하는 테스트 장치.
  62. 제49항에 있어서, 상기 마더보드에의 전기 접속을 위한 수단은 솔더 접합을
    포함하는 것을 특징으로 하는 테스트 장치.
  63. 제49항에 있어서, 상기 마더보드에의 전기 접속을 위한 수단은 프레스 피트 핀 접속(press fit pin connection)을 포함하는 것을 특징으로 하는 테스트 장치.
  64. 제1항에 있어서, 상기 마더보드 기판은 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  65. 제1항에 있어서, 상기 중간 컨넥터는 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  66. 제1항에 있어서, 상기 프로브 칩 기판은 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  67. 제1항에 있어서, 상기 마더보드 기판의 상부 표면에서 상기 프로브 칩 기판의 프로브 표면까지 연장되는 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  68. 집적회로 웨이퍼용 테스트 장치에 있어서,
    상기 테스트 장치는 프로버에 접속가능하며,
    하부 표면과 상부 표면, 및 하부 표면에서 상부 표면까지 연장되는 다수의 전기 컨덕터들을 갖고 있는 마더보드 기판;
    상기 프로브 표면과 컨넥터 표면, 프로브 표면 상의 다수의 프로브 스프링, 컨넥터 표면 상의 다수의 전기적 접촉, 및 다수의 프로브 칩 전기적 접속들을 포함하되, 프로브 스프링들 각각이 적어도 1개의 프로브 칩 전기적 접속을 통하여 적어도 1개의 접촉에 전기적으로 접속되고, 컨넥터 표면 상의 다수의 전기 접촉들이 마더보드의 하부 표면 상의 다수의 전기 접촉들 중 적어도 하나에 접촉되는 프로브 칩 기판; 및
    상기 마더보드 기판에 관련하여 부착되고 유연한 부재를 포함하는 프로브 칩 캐리어를 포함하되,
    상기 프로브 칩 기판이 마더보드에 대해서 유연한 부재에 의해 지지되는
    것을 특징으로 하는 테스트 장치.
  69. 제68항에 있어서, 상기 다수의 프로브 스프링들은 프로브 칩 기판에 부착된 굴곡 부분, 및 초기에 프로브 칩 기판에 부착되고, 해제시에 고유의 스트레스 경사로 인해 프로브 칩 기판으로부터 떨어져서 연장되는 자유로운 부분을 포함하는 것을 특징으로 하는 테스트 장치.
  70. 제69항에 있어서, 상기 다수의 프로브 스프링들 각각은 다수의 층들을 포함하고, 상기 프로브 스프링의 자유로운 부분은 상기 다수의 층들 사이에 정의된 고유 스트레스 경사로 인해 해제 시에 상기 프로브 칩 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 테스트 장치.
  71. 제69항에 있어서, 상기 다수의 프로브 스프링들은 스퍼터 형성되는 것을 특징으로 하는 테스트 장치.
  72. 제69항에 있어서, 상기 다수의 프로브 스프링들은 판금 형성되는 것을 특징으로 하는 테스트 장치.
  73. 제69항에 있어서, 상기 다수의 프로브 스프링들은 포토리소그래피 패턴화 스프링이고, 상기 자유로운 부분은 3차원 구조를 정의하는 것을 특징으로 하는 테스트 장치.
  74. 제68항에 있어서, 상기 프로브 칩 전기적 접속들 중의 적어도 1개가 다수의 전기적 전도성 비아를 포함하는 것을 특징으로 하는 테스트 장치.
  75. 제68항에 있어서, 상기 유연한 부재는 상기 프로브 칩 기판의 컨넥터 표면에부착되는 것을 특징으로 하는 테스트 장치.
  76. 제68항에 있어서, 상기 마더보드의 상부 표면에 고정 부착된 보강판을 더 포함하는 것을 특징으로 하는 테스트 장치.
  77. 제76항에 있어서, 상기 보강판은 견고한 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  78. 제76항에 있어서, 상기 보강판은 스테인레스강을 포함하는 것을 특징으로 하는 테스트 장치.
  79. 제76항에 있어서, 구성 요소 리세스는 상기 마더보드 기판의 상부 표면에 근접한 보강판 내에 정의되고, 상기 장치는 상기 구성요소 리세스 내의 마더보드 기판으로부터 연장되는 구성 요소를 더 포함하는 것을 특징으로 하는 테스트 장치.
  80. 제79항에 있어서, 상기 구성 요소는 캐패시터인 것을 특징으로 하는 테스트 장치.
  81. 제68항에 있어서, 상기 프로브 칩 기판은 내부 영역과 외부 주변 영역을 포함하고, 상기 유연한 부재는 프로브 칩 기판의 주변 영역에 부착되는 것을 특징으로 하는 테스트 장치.
  82. 제68항에 있어서, 상기 프로브 칩 기판은 내부 영역과 외부 주변 영역을 포함하고, 상기 유연한 부재는 프로브 칩 기판의 주변 영역에 점착적으로 부착되는 것을 특징으로 하는 테스트 장치.
  83. 제68항에 있어서, 상기 유연한 부재는 막인 것을 특징으로 하는 테스트 장치.
  84. 제83항에 있어서, 상기 막은 폴리이미드를 포함하는 것을 특징으로 하는 테스트 장치.
  85. 제84항에 있어서, 상기 프로브 칩은 외부 주변을 포함하고, 상기 막은 외부 주변 주위에 부착되는 것을 특징으로 하는 테스트 장치.
  86. 제68항에 있어서, 상기 유연한 부재는 스크린인 것을 특징으로 하는 테스트 장치.
  87. 제68항에 있어서, 상기 유연한 부재는 메쉬인 것을 특징으로 하는 테스트 장치.
  88. 제68항에 있어서, 상기 유연한 부재는 KAPTONTM을 포함하는 것을 특징으로 하는 테스트 장치.
  89. 제68항에 있어서, 상기 프로브 칩 기판의 프로브 표면에 고정 부착된 적어도 하나의 스탠드오프(stansoff)를 더 포함하는 것을 특징으로 하는 테스트 장치.
  90. 제68항에 있어서, 상기 프로브 칩 기판의 컨넥터 표면에 고정 부착된 적어도 하나의 스탠드오프를 더 포함하는 것을 특징으로 하는 테스트 장치.
  91. 제68항에 있어서, 상기 프로브 칩 기판 상의 조립된 구성요소로서 채택된 적어도 1개의 수동 구성요소를 더 포함하는 것을 특징으로 하는 테스트 장치.
  92. 제91항에 있어서, 상기 수동 구성요소는 상기 프로브 칩 기판의 컨넥터 표면 상에 장착되는 것을 특징으로 하는 테스트 장치.
  93. 제91항에 있어서, 상기 수동 구성요소가 캐패시터인 것을 특징으로 하는 테스트 장치.
  94. 제91항에 있어서, 상기 캐패시터가 감결합 캐패시터인 것을 특징으로 하는 테스트 장치.
  95. 제91항에 있어서, 상기 수동 구성요소가 저항기인 것을 특징으로 하는 테스트 장치.
  96. 제91항에 있어서, 상기 수동 구성요소가 인덕터인 것을 특징으로 하는 테스트 장치.
  97. 제68항에 있어서, 상기 프로브 칩 기판 상에 제조된 적어도 하나의 캐패시터를 더 포함하는 것을 특징으로 하는 테스트 장치.
  98. 제68항에 있어서, 상기 적어도 하나의 기판은 실리콘으로 이루어지고, 상기 적어도 하나의 기판 내에 제조된 적어도 하나의 캐패시터를 더 포함하는 것을 특징으로 하는 테스트 장치.
  99. 제68항에 있어서, 상기 프로브 칩의 평면성이 상기 프로버(prober)에 대해 조정가능한 평면성 조정 메카니즘을 더 포함하는 것을 특징으로 하는 테스트 장치.
  100. 제68항에 있어서, 상기 프로브 칩 기판은 프로브 표면과 컨넥터 표면 사이에서 그것을 통하여 정의된 다수의 홀들을 포함하고, 상기 프로브 칩 전기 접속들 각각은 프로브 칩 기판 내의 다수의 홀들 각각 내에 위치하는 전기적 전도성 비아를 포함하는 것을 특징으로 하는 테스트 장치.
  101. 제68항에 있어서, 상기 프로브 칩 기판은 전기 절연성 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  102. 제68항에 있어서, 상기 프로브 칩 기판은 유전성 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  103. 제68항에 있어서, 상기 프로브 칩 기판은 전기 전도성 물질을 포함하는 것을 특징으로 하는 테스트 장치.
  104. 제68항에 있어서, 상기 프로브 칩 기판 상의 다수의 전기 접속들 중 적어도 하나에 전기적으로 접속된 적어도 하나의 바이패스 캐패시터를 더 포함하는 것을 특징으로 하는 테스트 장치.
  105. 제68항에 있어서, 상기 마더보드 기판은 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  106. 제68항에 있어서, 상기 프로브 칩 기판은 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  107. 제68항에 있어서, 상기 마더보드 기판의 상부 표면에서 상기 프로브 칩 기판의 프로브 표면까지 연장되는 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  108. 제68항에 있어서, 상기 마더보드 기판의 상부 표면에서 상기 프로브 칩 기판의 프로브 표면까지 연장되는 매칭된 임피던스를 갖는 적어도 하나의 전기 전도성 경로를 더 포함하는 것을 특징으로 하는 테스트 장치.
  109. 데칼(decal) 조립 방법에 있어서,
    외부 주변과 내부 영역을 갖고 있고，프로브 표면과 컨넥터 표면을 갖고 있으며, 상기 내부 영역 내의 프로브 표면 상의 다수의 프로브 스프링, 및 상기 내부 영역 내의 컨넥터 표면 상의 다수의 전기 접촉을 갖는 프로브 칩 기판- 상기 프로브 스프링들 각각은 적어도 하나의 전기 접촉에 전기적으로 접속됨- 을 제공하는 단계;
    정의된 부착 영역을 갖고 있는 유연한 기판을 제공하는 단계; 및
    상기 프로브 칩 기판의 외부 주변에 상기 유연한 기판의 정의된 접속 영역을 부착하는 단계
    를 포함하는 것을 특징으로 하는 데칼 조립 방법.
  110. 데칼 조립 방법에 있어서,
    외부 주변과 내부 영역을 갖고 있고，프로브 표면과 컨넥터 표면을 갖고 있으며, 상기 내부 영역 내의 프로브 표면 상의 다수의 프로브 스프링, 및 상기 내부 영역 내의 컨넥터 표면 상의 다수의 전기 접촉을 갖는 프로브 칩 기판- 상기 프로브 스프링들 각각은 적어도 하나의 전기 접촉에 전기적으로 접속됨- 을 제공하는 단계;
    상기 프로브 칩 기판의 컨넥터 표면의 외부 주변에 접착제를 도포하는 단계;
    그 곳을 통해 정의된 오프닝을 갖는 장착 링- 상기 오프닝은 상기 프로브 칩 기판의 외부 주변보다 큼- 을 제공하는 단계;
    상기 장착 링 양단에 유연한 부재를 부착하는 단계; 및
    상기 프로브 칩 기판의 외부 주변 상의 도포된 접착제에 유연한 부재를 점착적으로 부착하는 단계
    를 포함하는 것을 특징으로 하는 데칼 조립 방법.
  111. 집적회로 장치에의 접속을 위한 패키지에 있어서,
    제1 표면과 제2 표면을 갖고 있는 패키지 기판;
    상기 제1 표면과 제2 표면 사이에서 패키지 기판을 통하여 연장되는 다수의 전기적 접속들; 및
    상기 제 1표면 상에 위치하고 상기 전기적 접촉으로부터 연장되며, 각각은 적어도 하나의 집적회로 장치에 적어도 임시로 접속가능한 다수의 프로브 스프링
    을 포함하는 것을 특징으로 하는 패키지.
  112. 제111항에 있어서, 상기 다수의 프로브 스프링들은 프로브 칩 기판에 부착된 굴곡 부분, 및 초기에 패키지 기판에 부착되고, 해제시에 고유의 스트레스 경사로 인해 패키지 기판으로부터 떨어져서 연장되는 자유로운 부분을 포함하는 것을 특징으로 하는 패키지.
  113. 제112항에 있어서, 상기 다수의 프로브 스프링들 각각은 다수의 층들을 포함하고, 상기 프로브 스프링의 자유로운 부분은 상기 다수의 층들 사이에 정의된 고유 스트레스 경사로 인해 해제 시에 상기 패키지 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 패키지.
  114. 제112항에 있어서, 상기 다수의 프로브 스프링들은 스퍼터 형성되는 것을 특징으로 하는 패키지.
  115. 제112항에 있어서, 상기 다수의 프로브 스프링들은 판금 형성되는 것을 특징으로 하는 패키지.
  116. 제111항에 있어서, 상기 다수의 프로브 스프링들은 포토리소그래피 패턴화 스프링이고, 상기 자유로운 부분은 3차원 구조를 정의하는 것을 특징으로 하는 패키지.
  117. 제111항에 있어서, 상기 집적회로가 양호하다는 것을 검증함에 기초한 상기 패키지와 적어도 하나의 집적회로 사이의 영구 접속을 더 포함하는 것을 특징으로 하는 패키지.
  118. 제117항에 있어서, 상기 영구 접속은 솔더를 포함하는 것을 특징으로 하는 패키지.
  119. 제117항에 있어서, 상기 영구 접속은 전기적 전도성 에폭시를 포함하는 것을 특징으로 하는 패키지.
  120. 제117항에 있어서, 상기 영구 접속은 이방성 전도성 막을 포함하는 것을 특징으로 하는 패키지.
  121. 제117항에 있어서, 상기 적어도 하나의 집적회로 장치는 상기 패키지 기판의 제1 표면 상의 프로브 스프링에 영구적으로 접속되는 것을 특징으로 하는 패키지.
  122. 제111항에 있어서, 상기 다수의 전기 접속은 상기 패키지 기판의 제2 표면 상의 패드를 더 포함하는 것을 특징으로 하는 패키지.
  123. 제111항에 있어서, 상기 패키지의 제2 표면 상의 다수의 솔더 볼- 상기 다수의 전기 접속들 각각은 상기 솔더 볼들 중 적어도 하나에 전기적으로 접속됨- 을 더 포함하는 것을 특징으로 하는 패키지.
  124. 제111항에 있어서, 상기 패키지의 제2 표면 상의 다수의 전기 전도성 핀- 상기 다수의 전기 접속들 각각은 상기 전기 전도성 핀들 중 적어도 하나에 전기적으로 접속됨- 을 더 포함하는 것을 특징으로 하는 패키지.
  125. 제111항에 있어서, 상기 전기 접속들 중 적어도 하나는 임피던스 매칭된 RF 신호 경로를 포함하는 것을 특징으로 하는 패키지.
  126. 제111항에 있어서, 상기 패키지 기판의 적어도 한 표면 상에 위치한 적어도 하나의 수동 장치를 더 포함하는 것을 특징으로 하는 패키지.
  127. 제126항에 있어서, 상기 수동 장치는 캐패시터인 것을 특징으로 하는 패키지.
  128. 제126항에 있어서, 상기 수동 장치는 저항기인 것을 특징으로 하는 패키지.
  129. 제126항에 있어서, 상기 수동 장치는 인덕터인 것을 특징으로 하는 패키지.
  130. 제111항에 있어서, 상기 패키지 기판의 제2 표면 내의 적어도 하나의 캐패시터를 더 포함하는 것을 특징으로 하는 패키지.
  131. 제111항에 있어서, 상기 집적회로 장치들 중 적어도 하나가 기판과 접촉하여 놓여질 때 전기 접촉이 저주파에서 고주파로의 임피던스 미스매칭을 최소화하도록, 상기 프로브 스프링 아래의 패키지 기판 내의 그라운드 복귀 경로를 더 포함하는 것을 특징으로 하는 패키지.
  132. 제111항에 있어서, 상기 집적회로들 중 적어도 하나의 아래에서 제1 표면으로부터 제2 표면까지 패키지 기판을 통해 정의된 진공 풀 다운 포트를 더 포함하는 것을 특징으로 하는 패키지.
  133. 제111항에 있어서, 상기 패키지와 접촉하여 집적회로를 보유하기 위한 리드(lid)를 더 포함하는 것을 특징으로 하는 패키지.
  134. 제111항에 있어서,
    제3 표면과 제4 표면을 갖고 있는 제2 기판을 더 포함하되,
    상기 제2 기판은 상기 패키지 기판으로부터 상기 제2 기판의 제4 표면까지 연장되는 적어도 하나의 전기 접속을 제공하며,
    상기 제3 표면은 상기 패키지 기판의 제1 표면에 인접하여 있고,
    상기 다수의 프로브 스프링은 상기 제4 표면 상에 위치하며,
    상기 제2 기판은 상기 패키지 기판의 제1 표면 상에 형성되는 다수의 구축 층(build up layers)들을 선택적으로 포함하는
    것을 특징으로 하는 패키지.
  135. 제134항에 있어서, 상기 제2 기판은 적어도 하나의 라우팅 층을 포함하는 것을 특징으로 하는 패키지.
  136. 웨이퍼 상의 적어도 하나의 장치에의 접속을 위한 프로브 조립체를 개발하기 위한 방법에 있어서,
    하부 표면과 상부 표면, 및 상부 표면에서 하부 표면까지 연장되는 다수의 전기 컨덕터를 갖는 마더보드 기판을 제공하는 단계;
    상부 인터페이스와 하부 인터페이스를 갖는 적어도 하나의 표준 중간 컨넥터를 제공하는 단계- 상기 상부 표면은 상기 마더보드 기판의 하부 표면에 근접하게 위치할 수 있고, 상기 중간 컨넥터는 상기 마더보드 기판의 하부 표면 상의 전기 컨덕터들 각각에 대응하는 하부 인터페이스와 상부 인터페이스 사이의 적어도 하나의 전기 전도성 접속을 포함함-;
    컨넥터 표면, 이 컨넥터 표면에 대향하는 프로브 표면, 및 고정 배치로 정렬된 컨넥터 표면 상의 다수의 접촉을 포함하는 프로브 칩 기판 설계를 제공하는 단계- 상기 컨넥터 표면은 상기 중간 컨넥터의 하부 표면에 근접하게 위치가능함-;
    상기 웨이퍼 상의 적어도 하나의 장치에 대한 상호접속 상세를 수신하는 단계- 상기 상호접속 상세는 적어도 하나의 장치에 대한 전기 상호접속 위치를 포함-; 및
    프로브 칩 기판을 생성하는 단계- 상기 기판은 상기 프로브 칩 기판 디자인에 기초하고, 상기 프로브 칩 기판은 웨이퍼 상의 상호접속 위치에 대응하는 프로브 표면 상의 다수의 프로브 스프링을 더 포함하고, 상기 프로브 스프링들 각각은 상기 컨넥터 표면 상의 적어도 하나의 접촉에 전기적으로 접속됨-
    를 포함하는 것을 특징으로 하는 방법.
  137. 제136항에 있어서, 상기 다수의 프로브 스프링들은 프로브 칩 기판에 부착된 굴곡 부분, 및 초기에 프로브 칩 기판에 부착되고, 해제시에 고유의 스트레스 경사로 인해 프로브 칩 기판으로부터 떨어져서 연장되는 자유로운 부분을 포함하는 것을 특징으로 하는 방법.
  138. 제137항에 있어서, 상기 다수의 프로브 스프링들 각각은 다수의 층들을 포함하고, 상기 프로브 스프링의 자유로운 부분은 상기 다수의 층들 사이에 정의된 고유 스트레스 경사로 인해 해제 시에 상기 프로브 칩 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 방법.
  139. 제137항에 있어서, 상기 다수의 프로브 스프링들은 스퍼터 형성되는 것을 특징으로 하는 방법.
  140. 제137항에 있어서, 상기 다수의 프로브 스프링들은 판금 형성되는 것을 특징으로 하는 방법.
  141. 제137항에 있어서, 상기 다수의 프로브 스프링은 포토리소그래피 패턴화 스프링이고, 상기 자유로운 부분은 3차원 구조를 정의하는 것을 특징으로 하는 방법.
  142. 제141항에 있어서, 상기 중간 컨넥터를 통해 상기 프로브 칩 조립체에 전기적으로 상호접속된 마더보드 기판을 포함하는 프로브 조립체를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  143. 제142항에 있어서,
    상기 프로브 칩 기판의 주변 주위에 유연한 부재를 확립하는 단계; 및
    상기 유연한 부재를 갖는 프로브 조립체에 상기 프로브 칩 기판을 유연하게 부착하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  144. 제141항에 있어서, 상기 중간 컨넥터는 하부 표면 및 상부 표면을 갖는 수직 이동 기판, 및 상기 하부 표면에서 상부 표면까지 연장되는 다수의 전기 전도성 접속- 상기 전기 전도성 접속 각각은 적어도 하나의 전기 전도성 비아를 포함-을 포함하는 Z-블록 컨넥터를 포함하는 것을 특징으로 하는 방법.
  145. 웨이퍼 상의 상호접속 위치에 대한 전기 접속을 위한 프로브 조립체 구조에있어서,
    표준화 전기 접속을 갖는 적어도 하나의 기판을 포함하는 마스터 슬라이스(master slice); 및
    상기 마스터 슬라이스에 접속가능한 적어도 하나의 주문된(customized) 인터페이스- 상기 주문된 인터페이스는 상기 상호접속 위치에 대응하는 다수의 프로브 스프링을 포함함-
    를 포함하고,
    상기 프로브 스프링 각각은 상기 마스터 슬라이스 상의 적어도 하나의 표준화된 전기 접속에 전기적으로 접속되는
    것을 특징으로 하는 프로브 조립체 구조.
  146. 제145항에 있어서, 상기 다수의 프로브 스프링들은 프로브 칩 기판에 부착된굴곡 부분, 및 초기에 프로브 칩 기판에 부착되고, 해제시에 고유의 스트레스 경사로 인해 프로브 칩 기판으로부터 떨어져서 연장되는 자유로운 부분을 포함하는 것을 특징으로 하는 프로브 조립체 구조.
  147. 제146항에 있어서, 상기 다수의 프로브 스프링들 각각은 다수의 층들을 포함하고, 상기 프로브 스프링의 자유로운 부분은 상기 다수의 층들 사이에 정의된 고유 스트레스 경사로 인해 해제 시에 상기 프로브 칩 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 프로브 조립체 구조.
  148. 제146항에 있어서, 상기 다수의 프로브 스프링들은 스퍼터 형성되는 것을 특징으로 하는 프로브 조립체 구조.
  149. 제146항에 있어서, 상기 다수의 프로브 스프링들은 판금 형성되는 것을 특징으로 하는 프로브 조립체 구조.
  150. 제146항에 있어서, 상기 다수의 프로브 스프링은 포토리소그래피 패턴화 스프링이고, 상기 자유로운 부분은 3차원 구조를 정의하는 것을 특징으로 하는 프로브 조립체 구조.
  151. 웨이퍼 상의 적어도 하나의 장치에의 접속을 위한 프로브 조립체를 개발하기 위한 방법에 있어서,
    하부 표면과 상부 표면, 및 상부 표면에서 하부 표면까지 연장되는 다수의 전기 컨덕터를 갖는 마더보드 기판을 제공하는 단계;
    컨넥터 표면, 이 컨넥터 표면에 대향하는 프로브 표면, 및 고정 배치로 정렬된 컨넥터 표면 상의 다수의 접촉을 포함하는 프로브 칩 기판 설계를 제공하는 단계- 상기 컨넥터 표면은 상기 마더보드 기판의 하부 표면에 근접하게 위치가능함-;
    상기 웨이퍼 상의 적어도 하나의 장치에 대한 상호접속 상세를 수신하는 단계- 상기 상호접속 상세는 적어도 하나의 장치에 대한 전기 상호접속 위치를 포함-; 및
    프로브 칩 기판을 생성하는 단계- 상기 기판은 상기 프로브 칩 기판 디자인에 기초하고, 상기 프로브 칩 기판은 웨이퍼 상의 상호접속에 대응하는 프로브 표면 상의 다수의 프로브 스프링을 더 포함하고, 상기 프로브 스프링들 각각은 상기 컨넥터 표면 상의 적어도 하나의 접촉에 전기적으로 접속됨-
    를 포함하는 것을 특징으로 하는 방법.
  152. 제151항에 있어서, 상기 다수의 프로브 스프링들은 프로브 칩 기판에 부착된 굴곡 부분, 및 초기에 프로브 칩 기판에 부착되고, 해제시에 고유의 스트레스 경사로 인해 프로브 칩 기판으로부터 떨어져서 연장되는 자유로운 부분을 포함하는 것을 특징으로 하는 방법.
  153. 제152항에 있어서, 상기 다수의 프로브 스프링들 각각은 다수의 층들을 포함하고, 상기 프로브 스프링의 자유로운 부분은 상기 다수의 층들 사이에 정의된 고유 스트레스 경사로 인해 해제 시에 상기 프로브 칩 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 방법.
  154. 제152항에 있어서, 상기 다수의 프로브 스프링들은 스퍼터 형성되는 것을 특징으로 하는 방법.
  155. 제152항에 있어서, 상기 다수의 프로브 스프링들은 판금 형성되는 것을 특징으로 하는 방법.
  156. 제152항에 있어서, 상기 다수의 프로브 스프링은 포토리소그래피 패턴화 스프링이고, 상기 자유로운 부분은 3차원 구조를 정의하는 것을 특징으로 하는 방법.
  157. 제151항에 있어서, 상기 프로브 칩 기판의 컨넥터 표면에 전기적으로 상호접속된 마더보드 기판을 포함하는 프로브 조립체를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  158. 제157항에 있어서,
    상기 프로브 칩 기판의 주변 주위에 유연한 부재를 확립하는 단계; 및
    상기 유연한 부재를 갖는 프로브 조립체에 프로브 칩 기판을 유연하게 부착하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  159. 인터포저에 있어서,
    내부 영역, 및 상기 내부 영역 상의 어느 한 측 상의 외부 주변 영역을 포함하는 유연한 막- 상기 내부 영역은 막을 통해 애퍼츄어의 어레이를 한정함-; 및
    적어도 한 쌍의 전기적으로 상호접속된 유연한 프로브 스프링- 각각은 평면 베이스 영역 및 비평면 영역을 포함함-을 포함하고,
    상기 적어도 한 쌍의 유연한 프로브 스프링은 평면 베이스 영역에서 상기 유연한 막에 부착되며;
    상기 프로브 스프링 쌍의 비평면 영역은 상기 유연한 막 내의 대응하는 애퍼츄어를 통해 실질적으로 서로 대향하는 방향으로 연장되는
    것을 특징으로 하는 인터포저.
  160. 제159항에 있어서, 상기 적어도 한 쌍의 프로브 스프링의 비평면 영역은 초기에 기판에 부착되고, 해제 시에 상기 비평면 영역은 상기 프로브 스프링의 고유의 스트레스 경사로 인해 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 인터포저.
  161. 제159항에 있어서, 상기 적어도 한 쌍의 프로브 스프링 각각은 다수의 층들을 포함하고, 상기 비평면 영역은 초기에 기판에 부착되며, 상기 다수의 층들 사이에 정의된 고유 스트레스 경사로 인해 해제 시에 상기 프로브 칩 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 인터포저.
  162. 제159항에 있어서, 상기 적어도 한 쌍의 유연한 프로브 스프링은 스퍼터 형성되는 것을 특징으로 하는 인터포저.
  163. 제159항에 있어서, 상기 적어도 한 쌍의 유연한 프로브 스프링은 판금 형성되는 것을 특징으로 하는 인터포저.
  164. 제159항에 있어서, 상기 유연한 막은 폴리이미드를 포함하는 것을 특징으로 하는 인터포저.
  165. 제159항에 있어서, 상기 유연한 막의 주변 영역에 부착된 지지 링을 더 포함하는 것을 특징으로 하는 인터포저.
  166. 제165항에 있어서, 상기 지지 링은 상기 유연한 막을 팽팽하게 유지하는 것을 특징으로 하는 인터포저.
  167. 제165항에 있어서, 상기 지지 링은 스테인레스강을 포함하는 것을 특징으로 하는 인터포저.
  168. 제159항에 있어서, 상기 소정의 유연한 프로브 스프링의 적어도 비평면 영역 상의 적어도 하나의 판금 층을 더 포함하는 것을 특징으로 하는 인터포저.
  169. 인터포저에 있어서,
    제1 표면 및 제2 표면을 갖는 인터포저 기판;
    제1 표면에서 제2 표면까지 상기 인터포저 기판을 통해 연장되는 적어도 하나의 전기적 전도성 비아;
    상이한 스트레스 레벨로 형성되고 리프트될 때까지 그러한 스트레스를 보유하는 제1 다수의 층들을 포함하는 상기 인터포저 기판의 제1 표면 상에 형성된 적어도 하나의 전기적 전도성 제1의 유연한 프로브 스프링- 상기 프로브 스프링은 평면 영역, 및 상기 층들 내의 고유 스트레스 경사로부터 형성된 비평면 영역을 포함함-;
    상이한 스트레스 레벨로 형성되고 리프트될 때까지 그러한 스트레스를 보유하는 제2 다수의 층들을 포함하며, 상기 인터포저 기판의 제2 표면 상에 위치한 적어도 하나의 전기적 전도성 제2의 유연한 프로브 스프링- 상기 프로브 스프링은 평면 영역, 및 상기 층들 내의 고유 스트레스 경사로부터 형성된 비평면 영역을 포함함-; 및
    적어도 하나의 중복성 전기적 전도성 소자
    를 포함하고,
    상기 제1 유연한 프로브 스프링은 적어도 하나의 전기적 전도성 비아를 통해 상기 제2 유연한 프로브 스프링과 전기적으로 접촉되어 있는
    것을 특징으로 하는 인터포저.
  170. 제169항에 있어서, 상기 제1 유연한 프로브 스프링 및 제2 유연한 프로브 스프링은
    초기에 상기 인터포저 기판에 부착되고, 해제 시에 상기 고유 스트레스 경사로 인해 상기 인터포저 기판으로부터 떨어져서 연장되는 자유 부분 및 상기 인터포저 기판에 부착된 고정 부분을 더 포함하는 것을 특징으로 하는 인터포저.
  171. 제170항에 있어서, 상기 제1 유연한 프로브 스프링 및 제2 유연한 프로브 스프링 각각은 다수의 층을 포함하고, 상기 프로브 스프링의 자유 부분은 해제 시에 상기 다수의 층들 사이에서 정의된 고유 스트레스 경사로 인해 상기 프로브 칩 기판으로부터 떨어져서 연장되는 것을 특징으로 하는 인터포저.
  172. 제170항에 있어서, 상기 제1 유연한 프로브 스프링 및 제2 유연한 프로브 스프링 각각은 스퍼터 형성되는 것을 특징으로 하는 인터포저.
  173. 제170항에 있어서, 상기 제1 유연한 프로브 스프링 및 제2 유연한 프로브 스프링 각각은 판금 형성되는 것을 특징으로 하는 인터포저.
  174. 제169항에 있어서, 상기 제1 유연한 프로브 스프링 및 제2 유연한 프로브 스프링 각각은 포토리소그래피 패턴화 스프링이고, 상기 자유 부분은 3차원 구조를 한정하는 것을 특징으로 하는 인터포저.
  175. 제169항에 있어서, 상기 중복성 전기 전도성 소자는 중복성 제1의 유연한 프로브 스프링을 포함하는 것을 특징으로 하는 인터포저.
  176. 제169항에 있어서, 상기 중복성 전기 전도성 소자는 중복성 제2의 유연한 프로브 스프링을 포함하는 것을 특징으로 하는 인터포저.
  177. 제169항에 있어서, 상기 중복성 전기 전도성 소자는 중복성 비아를 포함하는 것을 특징으로 하는 인터포저.
  178. 제169항에 있어서, 상기 적어도 2개의 제1의 유연한 프로브 스프링들 사이에 전기적으로 접속된 적어도 하나의 캐패시터를 더 포함하는 것을 특징으로 하는 인터포저.
  179. 인터포저를 형성하기 위한 방법에 있어서,
    기판을 제공하는 단계;
    상기 기판 상에 제1 해제 층을 형성하는 단계;
    하향 필링 스트레스를 갖는 고유 스트레스 경사를 갖는 상기 제1 해제 층 상에 제1의 다수의 전기적 전도성 스트레스 층을 형성하는 단계;
    상기 제1의 다수의 스트레스 층 위에 제2 해제 층을 선택적으로 형성하는 단계;
    상향 필링 스트레스를 갖는 고유 스트레스 경사를 갖는 상기 제2 해제 층 상에 제2의 다수의 전기적 전도성 스트레스 층을 형성하는 단계;
    상기 제1의 다수의 스트레스 층 및 중첩되는 제2의 다수의 스트레스 층 내에 적어도 하나의 핑거 영역을 패터닝하는 단계;
    내부 영역 및 주변 영역을 갖는 유연한 부재를 선택적으로 형성하는 단계- 상기 내부 영역은 비-관통 고체 부분에 의해 둘러싸인 스루 홀의 어레이를 포함하고, 상기 비-관통 고체 부분은 한 단부에서의 상기 핑거 영역 부분을 커버하며, 상기 스루 홀은 상기 핑거 영역의 나머지 부분 위에 위치함-;
    상기 유연한 막을 팽팽하게 보유하면서, 견고한 지지 링이 상기 유연한 막의 주변 영역에 부착되는 단계; 및
    상기 해제 층을 에칭하는 단계
    를 포함하고,
    상기 핑거 영역은 실질적으로 대향되고, 전기적으로 상호접속된 유연한 프로브 스프링이 돌출하는 오프닝을 한정하는
    것을 특징으로 하는 인터포저.
KR10-2004-7021199A 2002-06-24 2003-06-23 프로브 카드 조립체 및 웨이퍼 레벨 스프링을 갖는패키지를 위한 조립 구조 및 제조 공정 KR20050014885A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/178,103 US6917525B2 (en) 2001-11-27 2002-06-24 Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US10/178,103 2002-06-24
PCT/US2003/019963 WO2004001807A2 (en) 2002-06-24 2003-06-23 Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs

Publications (1)

Publication Number Publication Date
KR20050014885A true KR20050014885A (ko) 2005-02-07

Family

ID=29999116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7021199A KR20050014885A (ko) 2002-06-24 2003-06-23 프로브 카드 조립체 및 웨이퍼 레벨 스프링을 갖는패키지를 위한 조립 구조 및 제조 공정

Country Status (8)

Country Link
US (1) US6917525B2 (ko)
EP (1) EP1549962A4 (ko)
JP (1) JP2006507479A (ko)
KR (1) KR20050014885A (ko)
CN (1) CN1662820A (ko)
AU (1) AU2003272205A1 (ko)
TW (1) TW200409582A (ko)
WO (1) WO2004001807A2 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794639B1 (ko) * 2006-01-27 2008-01-14 엠제이씨 프로브 인코포레이션 프로브카드
WO2009117486A2 (en) * 2008-03-17 2009-09-24 Baker Hughes Incorporated Distributed sensors-controller for active vibration damping from surface
KR101028754B1 (ko) * 2009-07-06 2011-04-14 주식회사 오킨스전자 반도체 패키지 검사장치용 프레스 커버
KR101112749B1 (ko) * 2009-05-14 2012-05-30 남재우 반도체 디바이스 테스트 소켓 및 그 제조 방법
KR101282439B1 (ko) * 2005-04-19 2013-07-04 폼팩터, 인코포레이티드 열에 의해 유발된 프로브 카드 조립체의 이동을 관리하는장치 및 방법
KR20190100380A (ko) * 2017-01-09 2019-08-28 델타 디자인, 인코포레이티드 소켓 측(側) 열 시스템
US11774486B2 (en) 2021-06-30 2023-10-03 Delta Design Inc. Temperature control system including contactor assembly

Families Citing this family (209)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
DE10143173A1 (de) 2000-12-04 2002-06-06 Cascade Microtech Inc Wafersonde
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US7244367B2 (en) * 2001-12-11 2007-07-17 Jds Uniphase Corporation Metal alloy elements in micromachined devices
TWI288958B (en) * 2002-03-18 2007-10-21 Nanonexus Inc A miniaturized contact spring
US8575954B2 (en) * 2002-06-24 2013-11-05 Advantest (Singapore) Pte Ltd Structures and processes for fabrication of probe card assemblies with multi-layer interconnect
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
US8584353B2 (en) 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US6916181B2 (en) 2003-06-11 2005-07-12 Neoconix, Inc. Remountable connector for land grid array packages
US7758351B2 (en) 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7114961B2 (en) 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7056131B1 (en) * 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US7244125B2 (en) 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US7070419B2 (en) 2003-06-11 2006-07-04 Neoconix Inc. Land grid array connector including heterogeneous contact elements
US6869290B2 (en) * 2003-06-11 2005-03-22 Neoconix, Inc. Circuitized connector for land grid array
US7456050B2 (en) * 2003-07-01 2008-11-25 Stmicroelectronics, Inc. System and method for controlling integrated circuit die height and planarity
DE10334548A1 (de) * 2003-07-29 2005-03-03 Infineon Technologies Ag Verfahren zum Kontaktieren von zu testenden Schaltungseinheiten und selbstplanarisierende Prüfkarteneinrichtung zur Durchführung des Verfahrens
US20050083071A1 (en) * 2003-10-16 2005-04-21 Fred Hartnett Electronic circuit assembly test apparatus
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
WO2005065258A2 (en) 2003-12-24 2005-07-21 Cascade Microtech, Inc. Active wafer probe
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
DE102004004422A1 (de) * 2004-01-29 2005-08-18 Conti Temic Microelectronic Gmbh Elektronisches Gerät sowie Verfahren zum Bonden eines elektronischen Gerätes
WO2005091998A2 (en) 2004-03-19 2005-10-06 Neoconix, Inc. Electrical connector in a flexible host
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
US7090503B2 (en) * 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
US7400041B2 (en) * 2004-04-26 2008-07-15 Sriram Muthukumar Compliant multi-composition interconnects
US20050253602A1 (en) * 2004-04-28 2005-11-17 Cram Daniel P Resilient contact probe apparatus, methods of using and making, and resilient contact probes
KR100602442B1 (ko) * 2004-05-18 2006-07-19 삼성전자주식회사 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓
US7759949B2 (en) * 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US7733101B2 (en) 2004-05-21 2010-06-08 Microprobe, Inc. Knee probe having increased scrub motion
US7659739B2 (en) * 2006-09-14 2010-02-09 Micro Porbe, Inc. Knee probe having reduced thickness section for control of scrub motion
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US8988091B2 (en) 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
DE102004027887B4 (de) * 2004-05-28 2010-07-29 Feinmetall Gmbh Prüfeinrichtung zur elektrischen Prüfung eines Prüflings
US20120212248A9 (en) * 2004-06-16 2012-08-23 Fu Chiung Chong Construction Structures and Manufacturing Processes for Integrated Circuit Wafer Probe Card Assemblies
US7649145B2 (en) * 2004-06-18 2010-01-19 Micron Technology, Inc. Compliant spring contact structures
US20060000642A1 (en) * 2004-07-01 2006-01-05 Epic Technology Inc. Interposer with compliant pins
US7354276B2 (en) * 2004-07-20 2008-04-08 Neoconix, Inc. Interposer with compliant pins
US7750487B2 (en) * 2004-08-11 2010-07-06 Intel Corporation Metal-metal bonding of compliant interconnect
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
US7276396B2 (en) * 2004-10-06 2007-10-02 Intel Corporation Die handling system
US7049208B2 (en) 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7138792B2 (en) * 2004-10-25 2006-11-21 Lsi Logic Corporation Programmable power personality card
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
US7504589B2 (en) * 2004-10-25 2009-03-17 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing printed circuit board test access point structures
US7088118B2 (en) * 2004-12-15 2006-08-08 Chipmos Technologies (Bermuda) Ltd. Modularized probe card for high frequency probing
US7129730B2 (en) * 2004-12-15 2006-10-31 Chipmos Technologies (Bermuda) Ltd. Probe card assembly
TWI287634B (en) * 2004-12-31 2007-10-01 Wen-Chang Dung Micro-electromechanical probe circuit film, method for making the same and applications thereof
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7271602B2 (en) * 2005-02-16 2007-09-18 Sv Probe Pte. Ltd. Probe card assembly and method of attaching probes to the probe card assembly
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
EP1904861A4 (en) * 2005-07-08 2013-05-29 Formfactor Inc TEST CARD ASSEMBLY WITH AN INTERCHANGEABLE TEST INSERT
US7590909B2 (en) * 2005-08-24 2009-09-15 Hewlett-Packard Development Company, L.P. In-circuit testing system and method
US7145084B1 (en) 2005-08-30 2006-12-05 Freescale Semiconductor, Inc. Radiation shielded module and method of shielding microelectronic device
WO2007031298A1 (de) * 2005-09-14 2007-03-22 Htc Beteiligungs Gmbh Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
CN100405314C (zh) * 2005-11-08 2008-07-23 佛山市顺德区顺达电脑厂有限公司 电脑主板的测试装置和方法
JP4860242B2 (ja) * 2005-11-11 2012-01-25 東京エレクトロン株式会社 プローブ装置
US7649367B2 (en) 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7357644B2 (en) * 2005-12-12 2008-04-15 Neoconix, Inc. Connector having staggered contact architecture for enhanced working range
US7365553B2 (en) * 2005-12-22 2008-04-29 Touchdown Technologies, Inc. Probe card assembly
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
US7304859B2 (en) * 2006-03-30 2007-12-04 Stats Chippac Ltd. Chip carrier and fabrication method
US20080045076A1 (en) * 2006-04-21 2008-02-21 Dittmann Larry E Clamp with spring contacts to attach flat flex cable (FFC) to a circuit board
CN101467051B (zh) * 2006-06-08 2012-03-28 日本发条株式会社 探针卡
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
WO2008033428A2 (en) * 2006-09-12 2008-03-20 Innoconnex, Inc. Compliance partitioning in testing of integrated circuits
GB0620196D0 (en) * 2006-10-11 2006-11-22 Metryx Ltd Measuring apparatus
US7786740B2 (en) 2006-10-11 2010-08-31 Astria Semiconductor Holdings, Inc. Probe cards employing probes having retaining portions for potting in a potting region
US8907689B2 (en) 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US20080142946A1 (en) * 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US8138588B2 (en) * 2006-12-21 2012-03-20 Texas Instruments Incorporated Package stiffener and a packaged device using the same
DE102006062485A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Elektrische Kontaktiervorrichtung, insbesondere für elektronische Schaltungen, und elektrische/elektronische Schaltung
KR100748393B1 (ko) * 2007-02-27 2007-08-10 주식회사 파이컴 기판 구조물 및 이를 갖는 프로브 카드
JP5064838B2 (ja) * 2007-03-05 2012-10-31 日本碍子株式会社 ハニカムフィルタ及びその製造方法
US8134381B2 (en) 2007-03-26 2012-03-13 Advantest Corporation Connection board, probe card, and electronic device test apparatus comprising same
US7514948B2 (en) 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US7691682B2 (en) 2007-06-26 2010-04-06 Micron Technology, Inc. Build-up-package for integrated circuit devices, and methods of making same
JP5079806B2 (ja) * 2007-07-13 2012-11-21 東京エレクトロン株式会社 検査用構造体
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US20090064498A1 (en) * 2007-09-12 2009-03-12 Innoconnex, Inc. Membrane spring fabrication process
WO2009048618A1 (en) * 2007-10-11 2009-04-16 Veraconnex, Llc Probe card test apparatus and method
US8723546B2 (en) 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
US7671610B2 (en) * 2007-10-19 2010-03-02 Microprobe, Inc. Vertical guided probe array providing sideways scrub motion
CN101946313B (zh) * 2008-03-26 2012-09-26 爱德万测试株式会社 探针晶片、探针装置以及测试系统
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
DE102008034918B4 (de) * 2008-07-26 2012-09-27 Feinmetall Gmbh Elektrische Prüfeinrichtung für die Prüfung eines elektrischen Prüflings sowie elektrisches Prüfverfahren
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US7637777B1 (en) 2008-10-13 2009-12-29 Tyco Electronics Corporation Connector assembly having a noise-reducing contact pattern
US7867032B2 (en) * 2008-10-13 2011-01-11 Tyco Electronics Corporation Connector assembly having signal and coaxial contacts
US7736183B2 (en) 2008-10-13 2010-06-15 Tyco Electronics Corporation Connector assembly with variable stack heights having power and signal contacts
US7740489B2 (en) * 2008-10-13 2010-06-22 Tyco Electronics Corporation Connector assembly having a compressive coupling member
US7896698B2 (en) * 2008-10-13 2011-03-01 Tyco Electronics Corporation Connector assembly having multiple contact arrangements
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US8212350B2 (en) * 2009-04-06 2012-07-03 Intel Corporation Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates
TWI402509B (zh) * 2009-05-21 2013-07-21 Roger Chen 扁頭探針測試連接器
IT1395368B1 (it) * 2009-08-28 2012-09-14 St Microelectronics Srl Schermatura elettromagnetica per il collaudo di circuiti integrati
JP4982596B2 (ja) * 2009-09-08 2012-07-25 株式会社東芝 モジュールの接続構造
US8263879B2 (en) * 2009-11-06 2012-09-11 International Business Machines Corporation Axiocentric scrubbing land grid array contacts and methods for fabrication
KR101115958B1 (ko) * 2009-12-11 2012-02-22 (주)기가레인 프로브 카드
CN102141577B (zh) * 2010-02-01 2013-06-05 汉民测试系统科技股份有限公司 电路板及利用该电路板所组成的探针卡
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US7918683B1 (en) 2010-03-24 2011-04-05 Tyco Electronics Corporation Connector assemblies and daughter card assemblies configured to engage each other along a side interface
US8154119B2 (en) 2010-03-31 2012-04-10 Toyota Motor Engineering & Manufacturing North America, Inc. Compliant spring interposer for wafer level three dimensional (3D) integration and method of manufacturing
TWI397697B (zh) * 2010-05-12 2013-06-01 Chipsip Technology Co Ltd 測試治具
US8975106B2 (en) * 2010-07-09 2015-03-10 Chien-Hung Liu Chip package and method for forming the same
WO2012018992A1 (en) 2010-08-06 2012-02-09 First Solar, Inc. In-process electrical connector
US8754516B2 (en) * 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8957316B2 (en) 2010-09-10 2015-02-17 Honeywell International Inc. Electrical component assembly for thermal transfer
JP5599748B2 (ja) * 2011-03-25 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120300423A1 (en) * 2011-05-26 2012-11-29 International Business Machines Corporation Interconnect formation under load
US8803001B2 (en) 2011-06-21 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Bonding area design for transient liquid phase bonding process
CN103930982B (zh) * 2011-07-06 2016-07-06 塞莱敦体系股份有限公司 具有探针卡的测试设备及连接器机构
WO2013006771A2 (en) 2011-07-06 2013-01-10 Celadon Systems, Inc. Test systems with a probe apparatus and index mechanism
CN102914673B (zh) 2011-08-03 2015-09-30 旺矽科技股份有限公司 探针测试装置
US20130105993A1 (en) * 2011-10-28 2013-05-02 General Electric Company Semiconductor device interconnect
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
TWI453425B (zh) * 2012-09-07 2014-09-21 Mjc Probe Inc 晶片電性偵測裝置及其形成方法
US9329205B2 (en) * 2012-03-20 2016-05-03 Star Technologies Inc. High-precision semiconductor device probing apparatus and system thereof
US9044822B2 (en) 2012-04-17 2015-06-02 Toyota Motor Engineering & Manufacturing North America, Inc. Transient liquid phase bonding process for double sided power modules
US10058951B2 (en) 2012-04-17 2018-08-28 Toyota Motor Engineering & Manufacturing North America, Inc. Alloy formation control of transient liquid phase bonding
JP5690321B2 (ja) * 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置
US20140176174A1 (en) * 2012-12-26 2014-06-26 Advanced Inquiry Systems, Inc. Designed asperity contactors, including nanospikes for semiconductor test, and associated systems and methods
US8936495B2 (en) * 2013-01-08 2015-01-20 Honeywell Federal Manufacturing & Technologies, Llc Dual contact pogo pin assembly
US9470715B2 (en) * 2013-01-11 2016-10-18 Mpi Corporation Probe head
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9588139B2 (en) * 2013-05-06 2017-03-07 Formfactor, Inc. Probe card assembly for testing electronic devices
CN104793026B (zh) * 2014-01-20 2018-09-28 旺矽科技股份有限公司 应用于探针测试装置的支撑结构及其制作方法
CN106030916B (zh) * 2014-02-28 2018-09-28 火雨露有限公司 线路连接橡胶触头与其制造方法
KR101544844B1 (ko) * 2014-02-28 2015-08-20 김형익 와이어드 러버 컨택트 및 그 제조방법
CN104157233B (zh) * 2014-08-06 2017-04-12 京东方科技集团股份有限公司 柔性显示面板
KR20170105030A (ko) * 2014-12-30 2017-09-18 테크노프로브 에스.피.에이. 복수의 테스트 헤드용 접촉 프로브를 포함하는 반제품 및 이의 제조 방법
US10114039B1 (en) 2015-04-24 2018-10-30 Johnstech International Corporation Selectively geometric shaped contact pin for electronic component testing and method of fabrication
KR20180014781A (ko) * 2015-05-29 2018-02-09 알&디 설킷트스 인크. 집적 회로 테스트 환경에서 프로브 카드 어셈블리의 개선된 전력 공급 과도 성능(전력 무결성)
US10278281B1 (en) * 2015-10-30 2019-04-30 Garmin International, Inc. MEMS stress isolation and stabilization system
US9991223B2 (en) * 2015-12-18 2018-06-05 Intel Corporation Semiconductor package alignment frame for local reflow
TWI735525B (zh) * 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法
TWI701708B (zh) * 2016-02-24 2020-08-11 德商蘇士微科技印刷術股份有限公司 半導體接合設備及相關技術
US9793226B2 (en) * 2016-02-26 2017-10-17 R & D Circuits, Inc. Power supply transient performance (power integrity) for a probe card assembly in an integrated circuit test environment
CN106020337A (zh) * 2016-05-06 2016-10-12 康子纯 液晶辅助接口技术
TWI567395B (zh) * 2016-05-06 2017-01-21 致茂電子股份有限公司 電流探針
CN109075130B (zh) * 2016-05-24 2019-11-22 野田士克林股份有限公司 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
EP3264872A1 (en) * 2016-06-30 2018-01-03 Thomson Licensing Radio frequency interconnection device
IT201600079679A1 (it) * 2016-07-28 2018-01-28 Technoprobe Spa Scheda di misura di dispositivi elettronici
JP6779063B2 (ja) * 2016-07-28 2020-11-04 株式会社デンソーテン プリント基板構造及びプリント基板の設計方法
US10514391B2 (en) * 2016-08-22 2019-12-24 Kla-Tencor Corporation Resistivity probe having movable needle bodies
US11079406B2 (en) * 2016-08-31 2021-08-03 International Business Machines Corporation Semiconductor micro probe array having compliance
WO2018078752A1 (ja) * 2016-10-26 2018-05-03 三菱電機株式会社 検査装置および検査方法
CN106549450B (zh) * 2016-12-08 2019-06-11 宇龙计算机通信科技(深圳)有限公司 充电装置及内置该充电装置的终端设备
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
EP3373017B1 (en) * 2017-03-07 2024-05-29 Nxp B.V. A testing system for millimetre wave packaged integrated circuits
US20180263136A1 (en) * 2017-03-11 2018-09-13 Microsoft Technology Licensing, Llc Flexible or rotatable connectors in electronic devices
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
KR101920822B1 (ko) * 2017-04-21 2019-02-13 리노공업주식회사 프로브 소켓
TWI621854B (zh) * 2017-07-13 2018-04-21 致茂電子股份有限公司 電流探針以及適用於此電流探針的治具
CN107233729A (zh) * 2017-07-14 2017-10-10 歌尔科技有限公司 虚拟现实设备控制手柄及虚拟现实设备
EP3526815B1 (en) * 2017-10-06 2021-02-24 Google LLC Signal routing in integrated circuit packaging
CN108089114B (zh) * 2017-11-28 2019-09-24 中国电子科技集团公司第四十一研究所 一种功率半导体材料三维电磁显微装置及方法
IT201800001170A1 (it) * 2018-01-17 2019-07-17 Technoprobe Spa Testa di misura di tipo cantilever e relativa sonda di contatto
US10753959B1 (en) * 2018-05-04 2020-08-25 Facebook Technologies, Llc Microspring probe card with insulation block
IT201800005444A1 (it) * 2018-05-16 2019-11-16 Scheda di misura avente elevate prestazioni in alta frequenza
IT201800006903A1 (it) * 2018-07-04 2020-01-04 Scheda di misura per applicazioni ad alta frequenza
CN110716122B (zh) * 2018-07-13 2021-09-28 中华精测科技股份有限公司 高频探针卡装置及其信号传输模块
CN110716071B (zh) * 2018-07-13 2021-09-24 中华精测科技股份有限公司 高频探针卡装置及其压接模块与支撑件
KR102581387B1 (ko) * 2018-09-11 2023-09-21 삼성전자주식회사 프로브 및 이를 포함하는 프로브 카드
US10716231B2 (en) * 2018-09-28 2020-07-14 Intel Corporation Pin count socket having reduced pin count and pattern transformation
US10517167B1 (en) * 2018-10-19 2019-12-24 Eagle Technology, Llc Systems and methods for providing a high speed interconnect system with reduced crosstalk
KR102008463B1 (ko) * 2019-04-08 2019-08-08 주식회사 프로이천 패널 테스트를 위한 프로브 핀의 제조 방법
CN111880067B (zh) * 2019-04-15 2023-05-05 台湾中华精测科技股份有限公司 晶片测试组件及其电性连接模块
JP7308660B2 (ja) * 2019-05-27 2023-07-14 東京エレクトロン株式会社 中間接続部材及び検査装置
KR102164378B1 (ko) * 2019-07-17 2020-10-12 윌테크놀러지(주) 기판형 공간변환기를 갖는 프로브 카드
US11056850B2 (en) 2019-07-26 2021-07-06 Eagle Technology, Llc Systems and methods for providing a soldered interface on a printed circuit board having a blind feature
KR102189260B1 (ko) * 2019-09-09 2020-12-18 주식회사 디앤에스시스템 패널 테스트용 프로브 블록
US11602800B2 (en) 2019-10-10 2023-03-14 Eagle Technology, Llc Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
TWI706139B (zh) 2019-10-25 2020-10-01 巨擘科技股份有限公司 金屬探針結構及其製造方法
CN111211100B (zh) * 2020-01-10 2023-09-29 提米芯创(上海)科技有限公司 一种半导体集成电路器件
JP2021120924A (ja) * 2020-01-30 2021-08-19 株式会社ヨコオ 検査用ソケット
WO2021193304A1 (ja) * 2020-03-24 2021-09-30 日本発條株式会社 プローブユニット
CN111587021B (zh) * 2020-05-09 2021-07-30 骏沣联锐商务咨询(深圳)有限公司 电力营销与配电业务数据同步设备的底座
TWI747582B (zh) * 2020-10-29 2021-11-21 創意電子股份有限公司 檢測裝置
US11283204B1 (en) 2020-11-19 2022-03-22 Eagle Technology, Llc Systems and methods for providing a composite connector for high speed interconnect systems
US11210972B1 (en) * 2020-12-23 2021-12-28 New Visual Media Group, L.L.C. Optical shutter and display panel
TWI739712B (zh) * 2021-02-02 2021-09-11 漢民測試系統股份有限公司 生物晶片測試系統
CN113030700B (zh) * 2021-03-04 2022-03-08 强一半导体（苏州）有限公司 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法
TWI751940B (zh) * 2021-04-14 2022-01-01 中華精測科技股份有限公司 探針卡裝置及類彈簧探針
KR20220149828A (ko) 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자
KR20220155054A (ko) 2021-05-14 2022-11-22 삼성전자주식회사 테스트 보드 및 이를 포함하는 테스트 장치
TWI775566B (zh) * 2021-08-13 2022-08-21 美商第一檢測有限公司 晶片檢測設備
TWI823560B (zh) * 2022-09-13 2023-11-21 晝思有限公司 探針接頭及所組成的彈簧式探針
CN115598384B (zh) * 2022-10-18 2023-08-08 上海燧原科技有限公司 一种链路电迁移测试夹具及其制备方法
CN116593863B (zh) * 2023-05-09 2023-12-22 上海捷策创电子科技有限公司 一种用于芯片测试的滑轨式探针接口板的锁紧装置
CN116230654B (zh) * 2023-05-10 2023-07-21 之江实验室 晶上系统组装结构及其组装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JP3461204B2 (ja) * 1993-09-14 2003-10-27 株式会社東芝 マルチチップモジュール
US5884398A (en) * 1993-11-16 1999-03-23 Form Factor, Inc. Mounting spring elements on semiconductor devices
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
TW273635B (ko) * 1994-09-01 1996-04-01 Aesop
US5763941A (en) 1995-10-24 1998-06-09 Tessera, Inc. Connection component with releasable leads
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US6060891A (en) 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6215320B1 (en) * 1998-10-23 2001-04-10 Teradyne, Inc. High density printed circuit board
US6351133B1 (en) 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
EP1200843A1 (en) * 1999-07-28 2002-05-02 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
KR20020026585A (ko) * 2000-06-20 2002-04-10 나노넥서스, 인코포레이티드 집적회로를 테스트하고 패키지하기 위한 시스템
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101282439B1 (ko) * 2005-04-19 2013-07-04 폼팩터, 인코포레이티드 열에 의해 유발된 프로브 카드 조립체의 이동을 관리하는장치 및 방법
KR100794639B1 (ko) * 2006-01-27 2008-01-14 엠제이씨 프로브 인코포레이션 프로브카드
WO2009117486A2 (en) * 2008-03-17 2009-09-24 Baker Hughes Incorporated Distributed sensors-controller for active vibration damping from surface
WO2009117486A3 (en) * 2008-03-17 2009-11-12 Baker Hughes Incorporated Distributed sensors-controller for active vibration damping from surface
GB2470690A (en) * 2008-03-17 2010-12-01 Baker Hughes Incorperated Distributed sensors-controller for active vibration damping from surface
GB2470690B (en) * 2008-03-17 2012-10-24 Baker Hughes Inc Distributed sensors-controller for active vibration damping from surface
KR101112749B1 (ko) * 2009-05-14 2012-05-30 남재우 반도체 디바이스 테스트 소켓 및 그 제조 방법
KR101028754B1 (ko) * 2009-07-06 2011-04-14 주식회사 오킨스전자 반도체 패키지 검사장치용 프레스 커버
KR20190100380A (ko) * 2017-01-09 2019-08-28 델타 디자인, 인코포레이티드 소켓 측(側) 열 시스템
US11879910B2 (en) 2017-01-09 2024-01-23 Delta Design, Inc. Socket side thermal system
US11774486B2 (en) 2021-06-30 2023-10-03 Delta Design Inc. Temperature control system including contactor assembly

Also Published As

Publication number Publication date
EP1549962A4 (en) 2005-12-14
JP2006507479A (ja) 2006-03-02
AU2003272205A8 (en) 2004-01-06
CN1662820A (zh) 2005-08-31
WO2004001807A2 (en) 2003-12-31
WO2004001807A3 (en) 2004-12-23
AU2003272205A1 (en) 2004-01-06
TW200409582A (en) 2004-06-01
WO2004001807B1 (en) 2005-02-03
EP1549962A2 (en) 2005-07-06
US6917525B2 (en) 2005-07-12
US20030099097A1 (en) 2003-05-29

Similar Documents

Publication Publication Date Title
KR20050014885A (ko) 프로브 카드 조립체 및 웨이퍼 레벨 스프링을 갖는패키지를 위한 조립 구조 및 제조 공정
US7349223B2 (en) Enhanced compliant probe card systems having improved planarity
US6815961B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7952373B2 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
EP1292834B1 (en) Systems for testing integrated circuits
US6812718B1 (en) Massively parallel interface for electronic circuits
US7247035B2 (en) Enhanced stress metal spring contactor
JP2003506686A (ja) 集積回路ウェーハのプローブカード組立体の構造および製造方法
JP2003501819A (ja) 電子回路のための大規模並列処理インターフェース
KR100707044B1 (ko) 집적회로 웨이퍼 프로브카드 조립체의 구조물 및 그 제조방법
US20050068054A1 (en) Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application