CN116230654B - 晶上系统组装结构及其组装方法 - Google Patents

晶上系统组装结构及其组装方法 Download PDF

Info

Publication number
CN116230654B
CN116230654B CN202310521113.5A CN202310521113A CN116230654B CN 116230654 B CN116230654 B CN 116230654B CN 202310521113 A CN202310521113 A CN 202310521113A CN 116230654 B CN116230654 B CN 116230654B
Authority
CN
China
Prior art keywords
assembly
layer
wafer
circuit board
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310521113.5A
Other languages
English (en)
Other versions
CN116230654A (zh
Inventor
邓庆文
张坤
张汝云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202310521113.5A priority Critical patent/CN116230654B/zh
Publication of CN116230654A publication Critical patent/CN116230654A/zh
Application granted granted Critical
Publication of CN116230654B publication Critical patent/CN116230654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请提供一种晶上系统组装结构及其组装方法。其中，该晶上系统组装结构包括依次层叠的晶圆层、介质层和电路板层，各层分别设有键合区、测试区和对位区。晶上系统组装结构还包括第一组装件和第二组装件，第一组装件设置于晶圆层远离介质层的一侧，第一组装件包括相互连接的承载部和至少一个闩部，承载部与晶圆层可拆卸连接。第二组装件至少部分围绕第一组装件设置，第二组装件具有用于容置闩部的孔部，孔部的内径大于闩部的外径，第二组装件靠近承载部的一侧与承载部之间具有间隙。可实现晶上系统组装并进行精确对位，可避免出现接触不良、焊盘错位或层间蠕动等问题。

Description

晶上系统组装结构及其组装方法
技术领域
本申请涉及集成电路技术领域，具体涉及一种晶上系统组装结构及其组装方法。
背景技术
在半导体制造领域，有一个著名的摩尔定律，具体为集成电路上可容纳的晶体管数目，约18个月便会增加一倍。半导体行业大致按照摩尔定律发展了半个多世纪，对二十世纪后半叶的世界经济增长做出了贡献，并驱动了一系列科技创新、社会改革、生产效率的提高和经济增长。个人电脑、因特网、智能手机等技术改善和创新都离不开摩尔定律的延续。然而，近些年来，微纳加工线宽已达到2nm甚至更小尺寸，摩尔定律已逐渐失效，工艺进步对计算性能的提升明显放缓，而万物互联的数据量却在指数级爆炸式增长，数据规模和计算能力的“剪刀差”鸿沟越来越大，集成电路正在迎来“后摩尔时代”的技术与产业重大变革期。
软件定义晶上系统（Software Defined System on Wafer，SOW）正是针对摩尔定律已存在不可延续的难题而提出来的，SOW所使用的基板为整张半导体晶圆，如2至12英寸硅晶圆，晶圆不划片，使用RDL（Re-distributed layer，重布线层）工艺进行布线，采用半导体工艺根据系统功能制备有源器件，如开关、运算放大器、ADC（模数转换器，Analog-to-digital converter）、逻辑单元电路等，也可根据系统应用需求不制备器件，仅使用RDL布线，并使用整张晶圆替代传统基板，所有功能电路和有源单元均在晶圆上集成。SOW贯穿到集成电路设计、加工和封装的全流程，融合预制件组装和晶圆集成等先进理念，借助晶圆级互连的高带宽、低延迟、低功耗等显著优势，可以实现单一晶圆上集成成千上万的传感、射频、计算、存储、通信等“预制件”颗粒。通过打破现有集成电路的设计方法、实现材料、集成方式等边界条件，有效破解当前芯片性能极限并打破关键信息基础设施依赖“堆砌式”工程技术路线面临的“天花板效应”，刷新传统装备或系统的技术物理形态，使系统综合技术指标获得连乘性增益，满足智能时代5G、大数据、云平台、AI、边缘计算、智慧网络等新一代基础设施的可持续发展需求。
SOW作为前沿技术，芯粒接口标准，基板设计规范，预制件贴装规范，良率检测标准，系统组装方法及检测规范等均不够完善。特别是在系统的组装和检验方面，尚无很好的技术手段，目前传统的堆叠式组装方式易出现接触不良、焊盘错位、层间蠕动等问题。因此亟需一种新型的晶上系统组装结构及组装方法以解决上述问题。
发明内容
本申请针对相关技术的缺点，提出一种晶上系统组装结构及其组装方法，用以解决相关技术中晶上系统组装结构接触不良、焊盘错位或层间蠕动造成良率不高的问题。
本申请提供一种晶上系统组装结构，包括：依次层叠的晶圆层、介质层和电路板层，各层分别设有键合区、测试区和对位区。晶上系统组装结构还包括第一组装件和第二组装件，第一组装件设置于所述晶圆层远离所述介质层的一侧，所述第一组装件包括相互连接的承载部和至少一个闩部，所述承载部与所述晶圆层可拆卸连接。第二组装件至少部分围绕所述第一组装件设置，所述第二组装件具有用于容置所述闩部的孔部，所述孔部的内径大于所述闩部的外径，所述第二组装件靠近所述承载部的一侧与所述承载部之间具有间隙，所述第二组装件分别与所述介质层、所述电路板层之间可拆卸连接。
根据上述实施例可知，本申请设计了一种新型的晶上系统组装结构，该晶上系统包括依次层叠的晶圆层、介质层、电路板层以及相互嵌套配合的第一组装件和第二组装件，第一组装件与晶圆层可拆卸连接，第一组装件在第二组装件的限制下可在预设范围内沿任意方向移动；第二组装件分别与介质层、电路板层之间可拆卸连接。因此可通过先将晶圆层固定于第一组装件上，然后将介质层与第二组装件连接，通过移动第一组装件带动晶圆层移动以进行晶圆层和介质层之间的对位，对位之后进行电导通测试，测试完成之后保持晶圆层和介质层之间的相对位置不变；同理也可实现电路板层与介质层之间的对位。因此通过本申请提供的晶上系统组装结构可以通过简单操作结合电导通测试即可使晶上系统组装并进行精确对位，可避免出现接触不良、焊盘错位、层间蠕动的问题。
另外，第一组装件和第二组装件之间通过闩部和孔部相配合实现对位调整，结构简单且方便组装固定，有利于提高组装效率。
在一个实施例中，晶上系统组装结构还包括可移动式组件。所述可移动式组件设置于所述第一组装件远离所述晶圆层的一侧，所述可移动式组件与所述第一组装件可拆卸连接，用于在对位过程中调整所述晶圆层的方位。
在一个实施例中，所述可移动式组件包括真空吸附结构；所述真空吸附结构内设置有气体通道，所述气体通道的一端的端口朝向所述第一组装件远离所述晶圆层的一侧，用于与所述第一组装件之间相接触；所述气体通道的另一端与气泵连接，所述气泵用于控制所述气体通道内的气压以使所述可移动式组件与所述第一组装件之间吸附连接或解除吸附连接。
在一个实施例中，所述可移动式组件包括磁吸结构；所述第一组装件为磁性材料；所述磁吸结构的磁性吸附力可调节以使所述可移动式组件与所述第一组装件之间吸附连接或解除吸附连接。
在一个实施例中，所述闩部包括第一闩部和第二闩部，所述孔部包括与所述第一闩部相配合的第一孔部和与所述第二闩部相配合的第二孔部。
在一个实施例中，所述第一闩部和所述第二闩部分别设置于所述承载部的相对侧；
在一个实施例中，所述第一闩部和所述第二闩部分别设置于所述承载部的相邻侧。
在一个实施例中，所述晶圆层靠近所述介质层的一侧形成有晶圆微凸点阵列、至少两个互连的晶圆测试点和至少一个第一对位点，各自所在区域分别形成键合区、测试区和对位区；
在一个实施例中，所述介质层形成有至少一个第一对位孔和至少两个贯穿于所述介质层表面的导电件，所述第一对位孔与所述第一对位点相对应，用于所述晶圆层和所述介质层之间的初步对位；所述导电件分别与互连的所述晶圆测试点相对应，用于在初步对位后进行导通测试以测试对位状态；所述介质层还包括若干个贯穿于所述介质层表面的接触件，所述接触件靠近所述晶圆层的一侧与所述晶圆微凸点阵列相对设置；所述介质层远离所述晶圆层的一侧形成有至少一个第二对位点；
在一个实施例中，所述电路板层形成有至少一个第二对位孔，所述第二对位孔与所述第二对位点相对应，用于所述介质层和所述电路板层之间的初步对位；所述电路板层形成有至少两对互相电连接的电路板导通点和电路板测试点，所述电路板导通点和所述电路板测试点分别设置于所述电路板层靠近所述介质层的一侧和所述电路板层远离所述介质层的一侧，所述电路板测试点分别与所述导电件相对应，用于在初步对位后进行电导通测试以测试对位状态；所述电路板层靠近所述介质层的一侧形成有电路板微凸点阵列，所述电路板微凸点阵列与所述接触件相对设置。
在一个实施例中，对应于所述晶圆测试点的导电件之间的距离分别与对应的所述晶圆测试点、对应的所述电路板导通点之间的距离相等。
本申请还提供一种晶上系统组装结构的组装方法，基于前述实施例提供的晶上系统组装结构，包括：
提供组装件，所述组装件包括第一组装件和第二组装件，所述第二组装件至少部分围绕所述第一组装件设置，所述第一组装件的闩部位于所述第二组装件的孔部内；
将晶圆层固定于所述第一组装件上；
将介质层固定于所述晶圆层远离所述第一组装件的一侧；
移动所述第一组装件，同时带动所述晶圆层移动至与所述介质层相对应的位置以进行初步对位连接；
对所述介质层和所述晶圆层之间的对位状态进行电导通测试，测试完成后固定所述晶圆层和所述介质层之间的相对位置；
将电路板层放置于所述介质层远离所述晶圆层的一侧，移动所述电路板层，使所述电路板层移动至与所述介质层相对应的位置以进行初步对位连接；
对所述电路板层和所述介质层之间的对位状态进行电导通测试，测试完成后固定所述电路板层和所述介质层之间的相对位置；
固定所述第一组装件与所述第二组装件之间的相对位置。
根据上述实施例可知，本申请提供的晶上系统组装结构的组装方法，结合初步对位操作和电导通测试对位核准操作，能够进一步的提升晶上系统的对位准确度，同时避免接触不良现象，以进一步提升产品良率。
在一个实施例中，所述移动所述第一组装件，同时带动所述晶圆层移动至与所述介质层相对应的位置以进行初步对位连接包括：令可移动式组件与所述第一组装件远离所述晶圆层的一侧建立可拆卸连接。控制所述可移动式组件在预设范围内沿任意方向移动，带动所述晶圆层使所述晶圆层上的第一对位点移动至与所述介质层上的第一对位孔相对应的位置以进行初步对位连接。
在一个实施例中，所述固定所述第一组装件与所述第二组装件之间的相对位置包括：向所述孔部内填充注塑材料以使所述第一组装件与所述第二组装件之间固定连接。
在一个实施例中，所述对所述介质层和所述晶圆层之间的对位状态进行电导通测试，测试完成后固定所述晶圆层和所述介质层之间的相对位置包括：使用电路测试装置测试所述介质层上的导电件之间的导通状态，若导通，则保持第一组装件的方位不变并固定所述晶圆层和所述介质层之间的相对位置；若不导通，则再次移动所述第一组装件进行初步对位直至测试结果为导通为止。
在一个实施例中，所述对所述电路板层和所述介质层之间的对位状态进行电导通测试，测试完成后固定所述电路板层和所述介质层之间的相对位置包括：使用电路测试装置测试所述电路板测试点之间的导通状态，若导通，则保持电路板层的方位不变并固定所述电路板层和所述介质层之间的相对位置；若不导通，则再次移动所述电路板层进行初步对位直至测试结果为导通为止。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1所示为本申请提供的晶上系统组装结构的一种剖面示意图；
图2所示为本申请提供的晶上系统组装结构的另一种剖面示意图；
图3所示为本申请提供的一种第二组装件的俯视图；
图4所示为图3中的第二组装件的一种侧视图；
图5所示为图3中的第二组装件的另一种侧视图；
图6所示为本申请提供的一种第一组装件的俯视图；
图7所示为本申请提供的一种晶圆层的俯视图；
图8所示为本申请提供的一种介质层的俯视图；
图9所示为本申请提供的一种电路板层的俯视图。
其中：100-晶圆层；110-晶圆微凸点阵列；120-晶圆测试点；130-第一对位点；101-晶圆凹槽；200-介质层；201-第一对位孔；202-第一安装孔；210-导电件；220-接触件；230-第二对位点；300-电路板层；301-第二对位孔；302-第二安装孔；303-第三对位孔；304-第三安装孔；310-电路板导通点；320-电路板测试点；330-电路板微凸点阵列；400-第一组装件；410-承载部；420-闩部；421-第一闩部；422-第二闩部；500-第二组装件；501-孔部；5011-第一孔部；5012-第二孔部；600-可移动式组件；610-气体通道；620-气泵；700-基座；800-可调节紧固件。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
研究发现，软件定义晶上系统将集成电路依赖工艺进步的技术路线升级到结构、工艺、集成等多维协同的技术路线，对集成电路的设计方法、计算范式、集成方式和组装工艺等进行了颠覆式创新，可带动集成电路从片上系统（SoC）时代跃迁到晶上系统（SoW）新时代。晶上系统（SOW）作为前沿技术，芯粒接口标准，基板设计规范，预制件贴装规范，良率检测标准，系统组装方法及检测规范等均不够完善。特别是在系统的组装和检验方面，尚无很好的技术手段，目前传统的堆叠式组装方式易出现接触不良、焊盘错位、层间蠕动等问题。
本申请提供的一种晶上系统组装结构及其组装方法，旨在解决相关技术的如上技术问题。
下面结合附图，对本申请实施例中的晶上系统组装结构及其组装方法进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。
本申请提供一种晶上系统组装结构及其组装方法，如图1所示，该晶上系统组装结构包括：依次层叠的晶圆层100、介质层200和电路板层300，各层分别设有键合区、测试区和对位区。晶上系统组装结构还包括第一组装件400和第二组装件500，第一组装件400设置于晶圆层100远离介质层200的一侧，第一组装件400包括相互连接的承载部410和至少一个闩部420，承载部410与晶圆层100可拆卸连接。第二组装件500至少部分围绕第一组装件400设置，第二组装件500具有用于容置闩部420的孔部501，孔部501的内径大于闩部420的外径，第二组装件500靠近承载部410的一侧与承载部410之间具有间隙，第二组装件500分别与介质层200、电路板层300之间可拆卸连接。
根据上述实施例可知，本申请设计了一种新型的晶上系统组装结构，该晶上系统包括依次层叠的晶圆层100、介质层200、电路板层300以及相互嵌套配合的第一组装件400和第二组装件500，第一组装件400与晶圆层100可拆卸连接，第一组装件400在第二组装件500的限制下可在预设范围内沿任意方向移动；第二组装件500分别与介质层200、电路板层300之间可拆卸连接。因此可通过先将晶圆层100固定于第一组装件400上，然后将介质层200与第二组装件500连接，通过移动第一组装件400带动晶圆层100移动以进行晶圆层100和介质层200之间的对位，对位之后进行电导通测试，测试完成之后保持晶圆层100和介质层200之间的相对位置不变；同理也可实现电路板层300与介质层200之间的对位。因此通过本申请提供的晶上系统组装结构可以通过简单操作结合电导通测试即可使晶上系统组装并进行精确对位，可避免出现接触不良、焊盘错位、层间蠕动的问题。
另外，第一组装件400和第二组装件500之间通过闩部420和孔部501相配合实现对位调整，结构简单且方便组装固定，有利于提高组装效率。
需要说明的是，图1为本实施例提供的晶上系统组装结构沿如图9所示的虚线AA’的剖视图。
在一些实施例中，介质层200的材质为有机低损耗材料。晶圆层100和电路板层300之间通过中间的介质层200可实现更加紧密的贴合固定，以避免接触不良。
在一些实施例中，电路板层300的材质为FR-4、铝基板或热电分离铜基板。需要说明的是，电路板层300可采用本领域常规材料，本申请不做限定。
在一些实施例中，第一组装件400和第二组装件500的材质均为金属。
示例性地，第一组装件400和第二组装件500的材质均为紫铜。
在一些实施例中，如图1和图6所示，承载部410靠近晶圆层100的一侧设有用于容纳晶圆层100的凹陷区，与晶圆层100的形状相适应，以固定晶圆层100相对于第一组装部的位置。需要说明的是，承载部410的凹陷区内设有凸起，与晶圆层100的凹槽（notch）相适应，以避免晶圆层100的转动。
在一些实施例中，闩部420可为矩形、圆形、椭圆形、三角形或多边形，与闩部420相配合的孔部501与闩部420的形状相同。
示例性地，闩部420为正方形，与闩部420相配合的孔部501相应也呈正方形。
在一些实施例中，如图1所示，孔部501的内径大于闩部420的外径，孔部501的内径与闩部420的外径之间的差值为2~20mm，以使第一组装件400的闩部420可在第二组装件500的孔部501内沿x方向和z方向共同形成的平面内沿任意方向移动。
示例性地，闩部420的外径与孔部501的内径之间的差值为6mm。
在一些实施例中，如图1所示，第二组装件500靠近承载部410的一侧与承载部410之间的间隙为1~10mm，以使第一组装件400的闩部420可在第二组装件500的孔部501内沿y方向的正方向或负方向移动。
示例性地，第二组装件500靠近承载部410的一侧与承载部410之间的间隙为3mm。
在一些实施例中，如图3~图6所示，第一组装件400的承载部410呈方形，第二组装部呈方形环状并环绕第一组装件400设置，第一组装件400的承载部410的外壁连接有闩部420，第二组装件500靠近第一组装件400的内壁设置有凹陷的孔部501，以配合第一组装件400在第二组装件500的限制下可在预设范围内沿任意方向移动。
在一些实施例中，如图4所示，孔部501为通孔，以便于在对位完成之后注入注塑材料以实现固定第一组装件400和第二组装件500的相对位置。
在一些实施例中，晶上系统组装结构还包括可移动式组件600。可移动式组件600设置于第一组装件400远离晶圆层100的一侧，可移动式组件600与第一组装件400可拆卸连接，用于在对位过程中调整晶圆层100的方位。
本实施例将可移动式组件600增设至第一组装件400远离晶圆层100的一侧，可代替传统的人工移动方式，利用机械式可移动组件固定第一组装件400，调整第一组装件400的方位以带动晶圆层100移动，因而实现晶圆层100和介质层200之间的对位连接。可进一步实现高效且精确的对位，以避免人工操作的个体误差和手动误差。
在一些实施例中，可移动式组件600连接有控制装置，控制装置设有控制可移动式组件600沿x、y、z方向任意移动的控制结构。示例性地，控制装置设有x旋钮、y旋钮和z旋钮，分别用于控制x、y、z方向的移动。
在一些实施例中，可移动式组件600设置于电路板层300远离第一组装件400的一侧，可移动式组件600与电路板层300可拆卸连接。本实施例中的可移动式组件600可用于在固定介质层200的位置之后调整电路板层300的方位，以实现精确对位。本领域技术人员可做灵活调整，不限于此。
在一些实施例中，可移动式组件600包括真空吸附结构；真空吸附结构内设置有气体通道610，气体通道610的一端的端口朝向第一组装件400远离晶圆层100的一侧，用于与第一组装件400之间相接触；气体通道610的另一端与气泵620连接，气泵620用于控制气体通道610内的气压以使可移动式组件600与第一组装件400之间吸附连接或解除吸附连接。
本实施例通过采用真空吸附结构可实现可移动式组件600简单快捷的与第一组装件400之间建立吸附连接，通过控制第一组装件400的移动带动晶圆层100移动至目标位置进行对位连接，在测试晶圆层100和介质层200之间对位连接准确之后，即可固定第一组装件400和第二组装件500之间的相对位置，然后解除吸附连接。可移动式组件600可在批量生产中循环利用。
在一些实施例中，气体管道包括若干管道分支，分别均匀分布于可移动式组件600靠近第一组装件400的一侧。
示例性地，管道分支的个数为5。
在一些实施例中，可移动式组件600包括磁吸结构；第一组装件400为磁性材料；磁吸结构的磁性吸附力可调节以使可移动式组件600与第一组装件400之间吸附连接或解除吸附连接。
本实施例中利用磁性吸引力将可移动式组件600和第一组装件400之间相连接，在测试晶圆层100和介质层200之间对位连接准确之后，即可固定第一组装件400和第二组装件500之间的相对位置，然后消除磁性连接。本实施例中的磁吸结构可更加保险的建立可移动式组件600与第一组装件400之间的可拆卸连接关系，避免可移动式组件600与第一组装件400之间的接触面不平整而产生两者之间不稳定连接的风险，确保可移动式组件600可精确实现晶圆层100与介质层200之间的对位。
在一些实施例中，磁吸结构靠近第一组装件400的一侧均匀分布有若干匝磁圈，以实现均匀吸附连接。
在一些实施例中，闩部420包括第一闩部421和第二闩部422，孔部501包括与第一闩部421相配合的第一孔部5011和与第二闩部422相配合的第二孔部5012。第一闩部421和第二闩部422分别设置于承载部410的相对侧。
示例性地，如图1和图6所示，本实施例在第一组装件400的承载部410的左右两侧分别设置有第一闩部421和第二闩部422，可在固定第一组装件400和第二组装件500之间的相对位置时，通过连接第一组装件400的闩部420和第二组装件500的孔部501，实现两者之间方位的相对固定，两侧之间的位置相对位于同一轴线上，可提高两者固定连接的稳定性。
在一些实施例中，第一闩部421和第二闩部422分别设置于承载部410的相邻侧。
示例性地，第一组装件400的承载部410的四周均分别设有一个闩部420，与第二组装件500之间的孔部501一一对应，可实现第一组装件400与第二组装件500之间相对更加稳固的固定连接。
在一些实施例中，如图7~图9所示，晶圆层100靠近介质层200的一侧形成有晶圆微凸点阵列110、至少两个互连的晶圆测试点120和至少一个第一对位点130，各自所在区域分别形成键合区、测试区和对位区。
在一些实施例中，如图7~图9所示，介质层200形成有至少一个第一对位孔201和至少两个贯穿于介质层200表面的导电件210，第一对位孔201与第一对位点130相对应，用于晶圆层100和介质层200之间的初步对位；导电件210分别与互连的晶圆测试点120相对应，用于在初步对位后进行导通测试以测试对位状态；介质层200还包括若干个贯穿于所述介质层表面的接触件220，接触件220靠近晶圆层100的一侧与晶圆微凸点阵列110相对设置；介质层200远离晶圆层100的一侧形成有至少一个第二对位点230；
在一些实施例中，如图7~图9所示，电路板层300形成有至少一个第二对位孔301，第二对位孔301与第二对位点230相对应，用于介质层200和电路板层300之间的初步对位；电路板层300形成有至少两对互相电连接的电路板导通点310和电路板测试点320，电路板导通点310和电路板测试点320分别设置于电路板层300靠近介质层200的一侧和电路板层300远离介质层200的一侧，电路板测试点320分别与导电件210相对应，用于在初步对位后进行电导通测试以测试对位状态；电路板层300靠近介质层200的一侧形成有电路板微凸点阵列330，电路板微凸点阵列330与接触件220相对设置。
上述实施例中的晶圆层100、介质层200和电路板层300均分别设有用于对位、测试和连接的微凸点结构，可通过借助体式显微镜、放大镜等辅助进行对位、借助电路测试装置进行电导通测试，通过微凸电阵列实现键合连接。以提高对位精度从而满足装配需求。
需要说明的是，本实施例中对位孔和对位微凸点的数量和大小不做具体限定，本申请可通过设计一系列尺寸和数量不等的对位孔和与之对应的对位微凸点，以提高对位精度从而满足装配需求。同时通过分步测试导电件210之间、电路板测试点320之间的导通状态以确定各层之间的接触是否可靠，避免仅凭视觉对位产生的接触不良现象，从电性能上确保对位准确可靠。
在一些实施例中，晶圆微凸点阵列110为4×4矩形阵列、6×6矩形阵列或8×8矩形阵列，本领域技术人员可根据实际情况灵活设计。
在一些实施例中，晶圆测试点120和第一对位点130均分布于晶圆微凸点阵列110的四周。
在一些实施例中，晶圆微凸点阵列110、及第一对位点130靠近介质层200的一侧均镀金。其中，晶圆测试点120可实现导电以备电导通测试。由于金的颜色鲜艳，在显微镜或者裸眼视野下容易找到，因此第一对位点130方便对准。并且镀金可抗氧化，提高晶上系统各层板的使用寿命。介质层200和电路板层300同理，此处不再赘述。
在一些实施例中，如图2所示，导电件210为弹性针，可导通电路。接触件220也为弹性针，可在层板之间通过层板之间的压缩从而产生接触力使各层之贴合紧密，避免接触不良。
在一些实施例中，第一对位孔201和第二对位孔301呈圆形、椭圆形、矩形或多边形。
在一些实施例中，如图2所示，对应于晶圆测试点120的导电件210之间的距离分别与对应的晶圆测试点120、对应的电路板导通点310之间的距离相等。
本实施例中，导电件210和对应的晶圆测试点120之间的距离相等，可实现通过电导通测试检测对位是否准确。若错位，则导电件210之间无法成功连通；若位置准确，则导电件210之间可顺利连通。因此可通过电路测试装置测试导电件210之间的导通状态以确定各层之间的接触是否可靠。导电件210和对应的电路板测试点320同理，不再赘述。
在一些实施例中，第二组装件500与介质层200、电路板层300之间通过可调节紧固件800实现可拆卸连接。如图2所示，介质层200还包括与可调节紧固件800相配合的第一安装孔202；电路板层300还包括与可调节紧固件800相配合的第二安装孔302。
示例性地，可调节紧固件800包括螺丝、螺钉或螺栓。本领域技术人员可根据实际情况灵活设置。
在一些实施例中，如图2所示，电路板层300还包括第三对位孔303，用于与介质层200的第一对位孔201实现对位，以使对位更加精准。
在一些实施例中，如图2所示，电路板层300还包括第三安装孔304，用于与介质层200的第一安装孔202实现对位并可容纳至少部分可调节紧固件800以使介质层200与电路板层300之间的接触更加平整贴合。
需要说明的是，图2为本实施例提供的晶上系统组装结构沿如图9所示的虚线BB’的剖视图。
在一些实施例中，晶上系统组装结构还包括基座700。如图1所示，基座700的中心区域与可移动式组件600远离晶圆层100的一侧连接，基座700的边缘区域与第二组装件500可拆卸连接。基座700用于承载第一组装件400、第二组装件500以及晶圆层100、介质层200和电路板层300。在对位完成之后可拆卸基座700，可实现循环利用，节省装配成本，同时可减少整个系统的体积和重量。
基于同一发明构思，本申请还提供一种晶上系统组装结构的组装方法，基于前述实施例提供的晶上系统组装结构，包括以下步骤：
S100：提供组装件，组装件包括第一组装件400和第二组装件500，第二组装件500至少部分围绕第一组装件400设置，第一组装件400的闩部420位于第二组装件500的孔部501内；
S200：将晶圆层100固定于第一组装件400上；
S300：将介质层200固定于晶圆层100远离第一组装件400的一侧；
S400：移动第一组装件400，同时带动晶圆层100移动至与介质层200相对应的位置以进行初步对位连接；
S500：对介质层200和晶圆层100之间的对位状态进行电导通测试，测试完成后固定晶圆层100和介质层200之间的相对位置；
S600：将电路板层300放置于介质层200远离晶圆层100的一侧，移动电路板层300，使电路板层300移动至与介质层200相对应的位置以进行初步对位连接；
S700：对电路板层300和介质层200之间的对位状态进行电导通测试，测试完成后固定电路板层300和介质层200之间的相对位置；
S800：固定第一组装件400与第二组装件500之间的相对位置。
本实施例中通过借助晶上系统组装结构，令第一组装件400和第二组装件500之间相互配合，固定介质层200相对第二组装件500的位置，通过调整晶圆层100和电路板层300相对介质层200的位置，以实现初步对位，进一步地，借助电路测试装置，对层板之间进行电导通测试以确认对位是否精确，可避免出现接触不良、焊盘错位、层间蠕动的问题。
在一些实施例中，步骤S400包括：
S410：令可移动式组件600与第一组装件400远离晶圆层100的一侧建立可拆卸连接；
S420：控制可移动式组件600在预设范围内沿任意方向移动，带动晶圆层100使晶圆层100上的第一对位点130移动至与介质层200上的第一对位孔201相对应的位置以进行初步对位连接。
本实施例通过借助可移动式组件600代替传统的人工移动方式，利用机械式可移动组件固定第一组装件400，调整第一组装件400的方位以带动晶圆层100移动，因而实现晶圆层100和介质层200之间的对位连接。可进一步实现高效且精确的对位，以避免人工操作的个体误差和手动误差。
在上述实施例中，在步骤S800之后还包括步骤S900：卸除可移动式组件600。通过可移动式组件600实现晶圆层100和介质层200之间的对位连接之后即可卸除可移动式组件600，循环利用，节约成本。
在一些实施例中，步骤S800具体包括：向孔部501内填充注塑材料以使第一组装件400与第二组装件500之间固定连接。本实施例中通过注塑材料固定第一组装件400和第二组装件500之间的相对位置，可使原先可实现相对移动的两个组装件成为一个整体，避免因振动等外力导致对准精度发生改变，提升对位精度。
在一些实施例中，注塑材料为固态胶或锡。
在一些实施例中，步骤S500包括：
S510：使用电路测试装置测试介质层200上的导电件210之间的导通状态；
S520：若导通，则保持第一组装件400的方位不变并固定晶圆层100和介质层200之间的相对位置；若不导通，则再次移动第一组装件400进行初步对位直至测试结果为导通为止。
本实施例通过电导通测试可进一步提升对位精确度，避免接触不良。
在一些实施例中，步骤S700包括：
S710：使用电路测试装置测试电路板测试点320之间的导通状态。
S720：若导通，则保持电路板层300的方位不变并固定电路板层300和介质层200之间的相对位置；若不导通，则再次移动电路板层300进行初步对位直至测试结果为导通为止。
为便于理解，本申请提供下述具体实施例对本申请提供的晶上系统组装结构的组装方法进行进一步说明。
步骤S101：提供组装件，组装件包括第一组装件400和第二组装件500。具体为，使用机械加工技术制作如图3、图4、图5和图6所示的第一组装件400和第二组装件500，第一组装件400和第二组装件500的材质均为紫铜。其中第一组装件400的一侧设有用于容纳放置晶圆的凹陷区，凹陷区的直径为200mm，深度为0.78mm，加工误差为±0.05mm，并且晶圆凹陷区内还包括和晶圆凹槽101（notch）互补的凸起。第一组装件400的承载部410的尺寸为210mm（L）×210mm（W）×20mm（H），闩部420的长度为15mm，侧面的截面为方形，尺寸为4mm×4mm。第二组装件500为对称式结构，外部尺寸为270mm（L）×270mm（W）×23mm（H），内部挖空尺寸为214mm（L）×214mm（W）×23mm（H），孔部501呈方形，尺寸为6mm×6mm。
步骤S201：将晶圆层100固定于第一组装件400上。具体为，将晶圆层100放置于第一组装件400中的凹陷区内并使晶圆凹槽101（notch）与凸起嵌合。其中，如图7所示，晶圆层100为8寸晶圆，包括四组大小不等的第一对位点130（pad），每组包含3个pad，具体包含中间的1个直径为1mm的pad和两边的2个直径为0.3mm的pad，各个pad之间的间距为5mm，各个pad采用微纳加工技术制作而成。晶圆层100还包括6×6矩形晶圆微凸点阵列110，阵列中的各个晶圆微凸点的直径为0.3mm。晶圆层100还包括4组晶圆测试点120（pad），各组晶圆测试点120（pad）由两个相邻的圆形pad和互连线组成，圆形pad直径0.3mm，互连线直径0.2mm。所有pad表层镀金 2um，下同。
步骤S301：将介质层200固定于晶圆层100远离第一组装件400的一侧。具体为通过第一安装孔202利用可调节紧固件800将介质层200固定于第二组装件500上。如图8所示，介质层200为230mm×230mm×3mm的有机低损耗介质板材，包括与晶圆层100上的第一对位点130相对应的第一对位孔201、与晶圆微凸点阵列110相对应的接触件220以及与晶圆测试点120对应的两个贯穿于介质层200表面的导电件210（弹性针）。除此之外，介质层200还设有4组第二对位点230（pad），每组包含中间的1个直径为1mm的pad和两边的2个直径为0.3mm的pad，各个pad之间的间距为5mm。除此之外，介质层200的四周还设有四个第一安装孔202，孔径为3.2mm。
步骤S401：移动第一组装件400，同时带动晶圆层100移动至与介质层200相对应的位置以进行初步对位连接。本实施例中的可移动式组件600为真空吸附结构，空气管道的直径为4mm，真空吸附结构还设有三维旋钮，X、Y、Z方向调节旋钮精度为25um，控制吸盘的行程为5mm。令气泵620连接进气口，抽真空，以使可移动式组件600和第一组装部之间实现吸附连接。通过可移动式组件600调节第一组装件400在x、y、z方向上的移动距离，带动晶圆层100使晶圆层100上的第一对位点130移动至与介质层200上的第一对位孔201相对应的位置以进行初步对位连接。如图1所示，晶上系统组装结构还包括基座700。基座700外形尺寸为270mm（L）×270mm（W）×35mm（H），基座700靠近可移动式组件600的区域的厚度为10mm。基座700用于承载第一组装件400和第二组装件500。
步骤S501：对介质层200和晶圆层100之间的对位状态进行电导通测试，测试完成后固定晶圆层100和介质层200之间的相对位置。具体为，使用万用电表测试相邻的导电件210（弹性针）之间的电导通状态，若导通，则表明对位准确；若不导通，则重复上述步骤S401直至导通为止。
步骤S601：将电路板层300放置于介质层200远离晶圆层100的一侧，移动电路板层300，使电路板层300移动至与介质层200相对应的位置以进行初步对位连接。具体为，令电路板层300上的第二对位孔301移动至与介质层200上的第二对位点230相对应的位置，再通过一边观察第二对位孔301的对位情况，一般利用可调节紧固件800调整电路板层300的具体位置，当从第二对位孔301中能看到完整的第二对位点230时，缓慢拧紧可调节紧固件800。其中，如图9所示，电路板层300的材质为FR-4，尺寸为270mm（L）×270mm（W）×3mm（H），包括与介质层200上的接触件220相对应的电路板微凸点阵列330、与介质层200上的导电件210（弹性针）对应的电路板导通点310、与介质层200上的第二对位点230相对应的第二对位孔301、与介质层200上的第一对位孔201相对应的第三对位孔303以及与介质层200上的第一安装孔202相对应的第三安装孔304。除此之外，电路板层300在四周分别还设有4个第二安装孔302，孔径均为4.2mm。同时在电路板层300远离介质层200的一侧设有电路板测试点320（pad），尺寸为1mm×1mm。电路板测试点320与设置于电路板层300靠近介质层200的一侧的电路板导通微凸点一一互连，共8个。
步骤S701：对电路板层300和介质层200之间的对位状态进行电导通测试，测试完成后固定电路板层300和介质层200之间的相对位置。具体为，使用万用电表测试相邻的电路板测试点320之间的电导通状态，若导通，则表明对位准确；若不导通，则重复上述步骤S601直至导通为止。
步骤S801：固定第一组装件400与第二组装件500之间的相对位置。具体为，将熔融锡灌入第二组装件500的孔部501内，固定第一组装件400和第二组装件500之间的相对位置。关闭气泵620，移除基座700，即完成系统的装配组装。
本申请的上述实施例，在不产生冲突的情况下，可互为补充。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，相关技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (9)

1.一种晶上系统组装结构，其特征在于，包括：
依次层叠的晶圆层、介质层和电路板层，各层分别设有键合区、测试区和对位区；其中，所述晶圆层靠近所述介质层的一侧形成有晶圆微凸点阵列、至少两个互连的晶圆测试点和至少一个第一对位点，各自所在区域分别形成键合区、测试区和对位区；所述介质层形成有至少一个第一对位孔和至少两个贯穿于所述介质层表面的导电件，所述第一对位孔与所述第一对位点相对应，用于所述晶圆层和所述介质层之间的初步对位；所述导电件分别与互连的所述晶圆测试点相对应，用于在初步对位后进行导通测试以测试对位状态；所述介质层还包括若干个贯穿于所述介质层表面的接触件，所述接触件靠近所述晶圆层的一侧与所述晶圆微凸点阵列相对设置；所述介质层远离所述晶圆层的一侧形成有至少一个第二对位点；所述电路板层形成有至少一个第二对位孔，所述第二对位孔与所述第二对位点相对应，用于所述介质层和所述电路板层之间的初步对位；所述电路板层形成有至少两对互相电连接的电路板导通点和电路板测试点，所述电路板导通点和所述电路板测试点分别设置于所述电路板层靠近所述介质层的一侧和所述电路板层远离所述介质层的一侧，所述电路板测试点分别与所述导电件相对应，用于在初步对位后进行电导通测试以测试对位状态；所述电路板层靠近所述介质层的一侧形成有电路板微凸点阵列，所述电路板微凸点阵列与所述接触件相对设置；
第一组装件，设置于所述晶圆层远离所述介质层的一侧，所述第一组装件包括相互连接的承载部和至少一个闩部，所述承载部与所述晶圆层可拆卸连接；
第二组装件，至少部分围绕所述第一组装件设置，所述第二组装件具有用于容置所述闩部的孔部，所述孔部的内径大于所述闩部的外径，所述第二组装件靠近所述承载部的一侧与所述承载部之间具有间隙，所述第二组装件分别与所述介质层、所述电路板层之间可拆卸连接。
2.根据权利要求1所述的晶上系统组装结构，其特征在于，还包括：可移动式组件；
所述可移动式组件设置于所述第一组装件远离所述晶圆层的一侧，所述可移动式组件与所述第一组装件可拆卸连接，用于在对位过程中调整所述晶圆层的方位。
3.根据权利要求2所述的晶上系统组装结构，其特征在于，
所述可移动式组件包括真空吸附结构；所述真空吸附结构内设置有气体通道，所述气体通道的一端的端口朝向所述第一组装件远离所述晶圆层的一侧，用于与所述第一组装件之间相接触；所述气体通道的另一端与气泵连接，所述气泵用于控制所述气体通道内的气压以使所述可移动式组件与所述第一组装件之间吸附连接或解除吸附连接；
或，所述可移动式组件包括磁吸结构；所述第一组装件为磁性材料；所述磁吸结构的磁性吸附力可调节以使所述可移动式组件与所述第一组装件之间吸附连接或解除吸附连接。
4.根据权利要求1所述的晶上系统组装结构，其特征在于，所述闩部包括第一闩部和第二闩部，所述孔部包括与所述第一闩部相配合的第一孔部和与所述第二闩部相配合的第二孔部；其中，
所述第一闩部和所述第二闩部分别设置于所述承载部的相对侧；
或，所述第一闩部和所述第二闩部分别设置于所述承载部的相邻侧。
5.根据权利要求1所述的晶上系统组装结构，其特征在于，对应于所述晶圆测试点的导电件之间的距离分别与对应的所述晶圆测试点、对应的所述电路板导通点之间的距离相等。
6.一种晶上系统组装结构的组装方法，基于权利要求5所述的晶上系统组装结构，其特征在于，包括：
提供组装件，所述组装件包括第一组装件和第二组装件，所述第二组装件至少部分围绕所述第一组装件设置，所述第一组装件的闩部位于所述第二组装件的孔部内，
将晶圆层固定于所述第一组装件上；
将介质层固定于所述晶圆层远离所述第一组装件的一侧；
移动所述第一组装件，同时带动所述晶圆层移动至与所述介质层相对应的位置以进行初步对位连接；
对所述介质层和所述晶圆层之间的对位状态进行电导通测试，测试完成后固定所述晶圆层和所述介质层之间的相对位置；
将电路板层放置于所述介质层远离所述晶圆层的一侧，移动所述电路板层，使所述电路板层移动至与所述介质层相对应的位置以进行初步对位连接；
对所述电路板层和所述介质层之间的对位状态进行电导通测试，测试完成后固定所述电路板层和所述介质层之间的相对位置；
固定所述第一组装件与所述第二组装件之间的相对位置。
7.根据权利要求6所述的晶上系统组装结构的组装方法，其特征在于，所述移动所述第一组装件，同时带动所述晶圆层移动至与所述介质层相对应的位置以进行初步对位连接包括：
令可移动式组件与所述第一组装件远离所述晶圆层的一侧建立可拆卸连接；
控制所述可移动式组件在预设范围内沿任意方向移动，带动所述晶圆层使所述晶圆层上的第一对位点移动至与所述介质层上的第一对位孔相对应的位置以进行初步对位连接。
8.根据权利要求6所述的晶上系统组装结构的组装方法，其特征在于，所述固定所述第一组装件与所述第二组装件之间的相对位置包括：
向所述孔部内填充注塑材料以使所述第一组装件与所述第二组装件之间固定连接。
9.根据权利要求6所述的晶上系统组装结构的组装方法，其特征在于，
所述对所述介质层和所述晶圆层之间的对位状态进行电导通测试，测试完成后固定所述晶圆层和所述介质层之间的相对位置包括：使用电路测试装置测试所述介质层上的导电件之间的导通状态，若导通，则保持第一组装件的方位不变并固定所述晶圆层和所述介质层之间的相对位置；若不导通，则再次移动所述第一组装件进行初步对位直至测试结果为导通为止；
和/或，所述对所述电路板层和所述介质层之间的对位状态进行电导通测试，测试完成后固定所述电路板层和所述介质层之间的相对位置包括：使用电路测试装置测试所述电路板测试点之间的导通状态，若导通，则保持电路板层的方位不变并固定所述电路板层和所述介质层之间的相对位置；若不导通，则再次移动所述电路板层进行初步对位直至测试结果为导通为止。
CN202310521113.5A 2023-05-10 2023-05-10 晶上系统组装结构及其组装方法 Active CN116230654B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310521113.5A CN116230654B (zh) 2023-05-10 2023-05-10 晶上系统组装结构及其组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310521113.5A CN116230654B (zh) 2023-05-10 2023-05-10 晶上系统组装结构及其组装方法

Publications (2)

Publication Number Publication Date
CN116230654A CN116230654A (zh) 2023-06-06
CN116230654B true CN116230654B (zh) 2023-07-21

Family

ID=86573579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310521113.5A Active CN116230654B (zh) 2023-05-10 2023-05-10 晶上系统组装结构及其组装方法

Country Status (1)

Country Link
CN (1) CN116230654B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
CN1662820A (zh) * 2002-06-24 2005-08-31 纳米纳克斯公司 具有晶片级弹簧的探针卡总成和封装的构造结构及制造方法
TW201100700A (en) * 2009-06-16 2011-01-01 Kwo Ger Metal Technology Inc Adapting module
CN111130483A (zh) * 2019-07-25 2020-05-08 珠海晶讯聚震科技有限公司 制造新型电子组件封装件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428566B2 (ja) * 1995-02-28 2003-07-22 三菱マテリアル株式会社 ウェーハ研磨方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
TWM292818U (en) * 2006-01-13 2006-06-21 Premium Solution Corp Socket connector
JP4844133B2 (ja) * 2006-01-25 2011-12-28 ソニー株式会社 半導体装置
CN114759012B (zh) * 2022-06-14 2022-08-26 之江实验室 基于tsv工艺晶上系统与pcb板互连结构及制造方法
CN115003025B (zh) * 2022-07-18 2022-11-08 之江实验室 一种可拆卸式晶上系统与pcb板的互连结构及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
CN1662820A (zh) * 2002-06-24 2005-08-31 纳米纳克斯公司 具有晶片级弹簧的探针卡总成和封装的构造结构及制造方法
TW201100700A (en) * 2009-06-16 2011-01-01 Kwo Ger Metal Technology Inc Adapting module
CN111130483A (zh) * 2019-07-25 2020-05-08 珠海晶讯聚震科技有限公司 制造新型电子组件封装件的方法

Also Published As

Publication number Publication date
CN116230654A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US11458717B2 (en) Four D device process and structure
KR101833101B1 (ko) 본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴
TWI447891B (zh) 用於鄰近通訊的積體電路封裝
TWI408784B (zh) 積體電路微模組
JP7458969B2 (ja) モールド貫通ビアを有する成形領域を有するマイクロ電子コンポーネント
WO2019132970A1 (en) Microelectronic assemblies
CN110082862B (zh) 一种激光器芯片与硅基光电子芯片的耦合对准装置及方法
US9000793B2 (en) Fine pitch probes for semiconductor testing, and a method to fabricate and assemble same
TWI460828B (zh) 微結構的自我組裝
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
CN116230654B (zh) 晶上系统组装结构及其组装方法
TW202249230A (zh) 具有玻璃基體及磁性核心電感器之微電子總成
KR20240053562A (ko) 후면 다이 대 패키지 인터커넥트들을 갖는 마이크로전자 어셈블리들
CN115003025A (zh) 一种可拆卸式晶上系统与pcb板的互连结构及制造方法
US11699651B2 (en) Fan-out interconnect integration processes and structures
CN114203679A (zh) 微电子组件中的直接接合界面处的电容器和电阻器
KR20130111953A (ko) 기판의 에칭 방법 및 컴퓨터 기억 매체
EP4020534A1 (en) Carrier for microelectronic assemblies having direct bonding
TW202301591A (zh) 具有頂側電力輸送結構之微電子總成
CN114630494B (zh) 晶圆集成系统与顶部pcb板的互连结构及其制造方法
JP2003077990A (ja) サンプルチャック
US20240213116A1 (en) Methods, systems, apparatus, and articles of manufacture to cool integrated circuit packages having glass substrates
Cunningham et al. Aligning chips face-to-face for dense capacitive communication
EP4020536A1 (en) Carrier for microelectronic assemblies having texturized surface with microstructures
CN215316282U (zh) 一种快捷装卸磁吸式电阻焊焊接工装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant