TWI460828B - 微結構的自我組裝 - Google Patents

微結構的自我組裝 Download PDF

Info

Publication number
TWI460828B
TWI460828B TW097135879A TW97135879A TWI460828B TW I460828 B TWI460828 B TW I460828B TW 097135879 A TW097135879 A TW 097135879A TW 97135879 A TW97135879 A TW 97135879A TW I460828 B TWI460828 B TW I460828B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
microspheres
negative
fluid
coupling
Prior art date
Application number
TW097135879A
Other languages
English (en)
Other versions
TW200931603A (en
Inventor
Ashok V Krishnamoorthy
John E Cunningham
James G Mitchell
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of TW200931603A publication Critical patent/TW200931603A/zh
Application granted granted Critical
Publication of TWI460828B publication Critical patent/TWI460828B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

微結構的自我組裝
本發明係相關於用以組裝含有半導體晶粒的系統之技術。尤其是，本發明係相關於幫助多晶片模組中之半導體晶粒的流體自我組裝之方法和設備。
目前半導體技術的進展能夠將包括成千上百萬的電晶體之大規模系統整合到單一半導體晶片(或晶粒)。整合此種大規模系統到單一半導體晶片上可增加操作此種系統的速度，因為系統組件之間的信號不必橫越晶片邊界，也不必經過冗長的晶片對晶片傳播延遲。而且，整合大規模系統到單一半導體晶片上大幅降低生產成本，因為只需要較少的半導體晶片執行給定的計算工作。
不幸的是，半導體技術的這些進展未與晶片間的通訊計數之對應進展相匹配。典型上將半導體晶片整合到包含多層信號線作為晶片間通訊之印刷電路板上。然而，半導體晶片上的信號線比印刷電路板上的信號線更加密集封裝約100倍。結果，半導體晶片上只有一小部分的信號線能夠被路由過印刷電路板而到其他晶片。此問題已產生隨著半導體整合密度持續增加而持續成長的瓶頸。
研究人員已開始研究半導體晶片之間的通訊之技術。其中一改良技術包含將電容發送器和接收器陣列整合到半導體晶片上，以幫助晶片間通訊。若第一晶片座落成與第二晶片面對面，使得第一晶片上的發送器墊片與第二晶片上的接收器墊片電容式耦合，則第一晶片能夠直接發送信號到第二晶片，而不必經由印刷電路板內的中間信號線來路由信號。
電容耦合需要發送器墊片和接收器墊片(通常更常被稱作鄰近連接器)之間的精確對準，無論在墊片所定義的平面中或在垂直於平面的方向中都需要。發送器墊片和接收器墊片之間的對準不當會導致各個接收墊片橫跨兩發送器墊片，因此破壞接收的信號。理論上，為了能夠通訊，晶片必須被對準，使得對準不當低於墊片之間的間距一半。實際上，對準要求更嚴謹。此外，降低對準不當能夠提高晶片之間的通訊性能，並且降低電力消耗。
不幸的是，適當對準晶片是一大挑戰。現存的途徑包括機械安裝結構，其幫助墊片位置的自我對準及/或自我調整。圖1圖解其中一此種途徑，在此途徑中，諸如蝕刻槽112等負特徵和微球體114被用於對準多晶片模組(MCM)中的半導體晶粒110(和因此的鄰近連接器)。能夠使用減法處理來光致微影定義這些蝕刻槽(即、去除材料的光致微影處理)，可在半導體晶粒110上的電路製造之前、期間、或之後進行。此使蝕刻槽112能夠相對於電路和鄰近連接器而準確地定位在半導體晶粒110上。因此，蝕刻槽112和電路之間的光致微影對準建立頂部和底部半導體晶粒110上的電路之間的精確對準。
需注意的是，X、Y、及Z方向的對準，與半導體晶粒110之間的角度對準只依據蝕刻槽112和微球體114的相對尺寸，以及依據半導體晶粒110上之蝕刻槽112的定向和配置。實際上，半導體晶粒110上的電路之間的橫向對準係以“卡扣裝接”方式來達成，此方式假設微球體114被適當裁剪成能夠安裝到蝕刻槽112內。顯然地，太大的微球體114無法安裝到蝕刻槽112內，而太小的微球體114無法適當對準頂部和底部半導體晶粒110。然而，若微球體114正確地座落在蝕刻槽112的溝槽中(例如、它們的赤道正好位在或高於半導體晶粒110-1的表面，及正好位在或低於半導體晶粒110-2的表面)，則頂部和底部半導體晶粒110上的電路被精確地對準。同樣地，Z方向的對準是蝕刻槽112的光致微影特徵尺寸、蝕刻槽112的蝕刻深度、及微球體114的直徑之函數。
儘管此途徑是有用的且可應用到包括兩或更多半導體晶粒110的MCM之封裝和組裝，但是遭受微球體114配置到蝕刻槽112內並非鑄造廠中能夠容易執行的平行、晶圓規模處理。取而代之的是，通常在製造之後將微球體114置放到個別半導體晶粒110內。結果，此途徑增加組裝MCM的處理之複雜性和成本。因此，所需的是在沒有上述問題之下幫助對準鄰近連接器之方法和設備。
本發明的一實施例提供一組裝多晶片模組(MCM)之方法。在此方法期間，將包括耦合元件的流體塗敷到MCM中之基板的表面。然後，使用流體組裝將耦合元件的至少一些定位到基板的表面上之負特徵內。需注意的是，一給定耦合元件使用化學為基的選擇及/或幾何為基的選擇來選擇一給定負特徵。接著，將流體以及過多耦合元件(留在表面上的負特徵以外之區域)移除。
在一些實施例中，負特徵包括一凹陷，及凹陷的至少一部分具有角錐形狀。
在一些實施例中，包括微球體。這些微球體可包括金屬，藉以透過微球體幫助電傳導。而且，在一些實施例中，微球體在波長範圍中是透明的，藉以透過微球體幫助光學通訊。
在一些實施例中，幾何為基的選擇包含基於耦合元件的至少一些之尺寸及/或形狀的選擇。
在一些實施例中，化學為基的選擇包含基於一第一化合物和一第二化合物之選擇，第一化合物耦合至耦合元件的至少一些，而第二化合物耦合至負特徵的至少一些。需注意的是，第一化合物被組配成以化學方式接合至第二化合物。在一些實施例中，可為第一化合物或第二化合物之一給定化合物包括一核酸，諸如腺嘌呤、胞嘧啶、鳥嘌呤、胸腺嘧啶、尿嘧啶、假尿嘧啶核苷、胸腺嘧啶核苷、及/或次黃苷等。而且，在一些實施例中，一給定化合物包括表面活性劑，以幫助耦合元件的至少一些黏著至負特徵的至少一些。
在一些實施例中，流體組裝包含機械式攪拌流體以幫助定位。而且，在一些實施例中，定位包含將耦合元件的至少一些靜電式及/或靜磁式驅動到負特徵。
在一些實施例中，組裝包含重複塗敷包括越來越小的耦合元件之流體。
在一些實施例中，方法另外包括將一半導體晶粒耦合至基板，其中耦合包含將半導體晶粒的第一表面上之負特徵與基板的表面上之負特徵中的耦合元件對準。需注意的是，基板之表面上的負特徵之一圖案決定半導體晶粒的一定向。另外需注意的是，半導體晶粒被組配成使用鄰近半導體晶粒的一第二表面的鄰近連接器來通訊信號。
在一些實施例中，方法另外包括使用定位在半導體晶粒的第二表面上之負特徵中及另一半導體晶粒的一表面上之負特徵中的耦合元件，而將另一半導體晶粒耦合至半導體晶粒。而且，在一些實施例中，方法另外包括使用定位在半導體晶粒的第二表面上之負特徵中及一組件的一表面上之負特徵中的耦合元件，而將組件耦合至半導體晶粒。需注意的是，組件被組配成從半導體晶粒耦合信號到另一半導體晶粒。
本發明的另一實施例提供另一組裝MCM之方法。在此方法期間，所塗敷的流體包括第一類型耦合元件和第二類型耦合元件。而且第一類型耦合元件具有不同於第二類型耦合元件之化學為基及/或幾何為基的選擇。
描述下面說明以使精於本技藝之人士能夠進行和使用本發明，係在特別應用和其要求背景中提供此說明。精於本技藝之人士將容易出現對所揭示的實施例之各種修正，及只要不違背本發明的精神和範疇，此處所定義的一般原則可應用到其他實施例和應用。因此，本發明並不侷限於所示的實施例，而是符合與此處所揭示的原則和特徵一致之最廣泛範疇。
說明方法、半導體晶粒、MCM、及包括MCM的系統之實施例。需注意的是有時被稱作巨型晶片之MCM包括晶片模組陣列(CM)或單一晶片模組(SCM)，及一給定SCM包括至少一半導體晶粒。而且，使用電(電容耦合式)信號的鄰近通訊及/或光學信號的鄰近通訊(有時分別被稱作電鄰近通訊和光學鄰近通訊)，而半導體晶粒與MCM中的其他半導體晶粒、SCM、及/或裝置通訊。此鄰近通訊透過位在或鄰近半導體晶粒的表面之鄰近墊片或連接器來發生。
以半導體晶粒的一或多個表面上之特徵來幫助鄰近或毗連半導體晶粒或組件上的鄰近連接器之對準。就一給定半導體晶粒而言，這些特徵可包括正特徵(突出或延伸在周圍區域之上)及/或負特徵(相對於周圍區域而定位在下方或凹陷)。需注意的是，可使用加法(即、材料沈積)及/或減法(即、材料移除)處理來定義特徵。在一些實施例中，第一半導體晶粒上的特徵與第二半導體晶粒上的特徵匹配，或耦合到第二半導體晶粒上的特徵。而且，在一些實施例中，正及/或負特徵(諸如角錐形狀的蝕刻槽或縫隙等)與晶片間耦合元件(諸如微球體或球等)一起組合使用。例如，可使用微球體來對準組件及/或耦合電力或光學信號到半導體晶粒。
在此方法期間，MCM的製造包含半導體晶粒、SCM、及/或組件的流體自我組裝。尤其是，可使用化學為基及/或幾何為基的選擇，而將一或多類型耦合元件定位到MCM的一部份中(諸如基板及/或半導體晶粒等)之特徵內。例如，幾何為基的選擇可包含基於耦合元件的至少一些之尺寸及/或形狀的選擇。而且，化學為基的選擇可包含將耦合元件的至少一些化學接合(諸如離子的、共價的、永久偶極、及/或van der Waals等)到特徵的至少一些。此接合可以在包括核酸(諸如去氧核糖核酸或DNA)的化合物之間。在一些實施例中，流體組裝包含：機械攪拌、靜電驅動力、及/或靜磁驅動力。需注意的是，可在晶圓規模處理中實施用以組裝MCM的此技術，藉以幫助：更簡易的組裝、快速組裝(例如、平行)、及/或較低成本。
可在各種應用中使用半導體晶粒及/或MCM的實施例，包括：電話、儲存區網路、資料中心、網路(諸如區域網路等)、及/或電腦系統(諸如多處理器電腦系統等)。例如，可將半導體晶粒包括在耦合至多處理器葉片之背板的開關中，或在耦合至不同類型的組件(諸如處理器、記憶體、I/O裝置、及/或周邊裝置等)之開關中。
現在說明半導體晶粒及MCM的實施例。圖2為裝置200的實施例之方塊圖，裝置200包括鄰近連接器212(可以是電容、光學、感應、及/或傳導為基的連接器)。裝置200可包括至少一半導體晶粒210，其中半導體晶粒210可包括對應於沈積在半導體基板上之層的積體電路電子。需注意的是，可將半導體晶粒210封裝在SCM及/或MCM中，其中MCM可包括兩或更多SCM。當封裝時，例如在SCM或MCM中，半導體晶粒210有時被稱作“晶片”。
在一實施例中，鄰近連接器212可定位在或鄰近半導體晶粒210、SCM、及/或MCM的至少一表面。在其他實施例中，可將半導體晶粒210、SCM、及/或MCM耦合至鄰近連接器212。在一例示實施例中，鄰近連接器212實質上定位在或鄰近半導體晶粒210的一或多個角(鄰近連接器212-1及212-2)及/或邊緣(鄰近連接器212-3)。在其他實施例中，鄰近連接器212可定位在半導體晶粒210的表面上或鄰近半導體晶粒210的表面之一或多個任意位置。
如圖解的鄰近連接器212-1所示，具有第一間距214-1和第二間距214-2，第一間距214-1係在表面的第一方向(X)216中之毗連連接器或墊片之間，而第二間距214-2係在表面的第二方向(Y)218中之毗連連接器或墊片之間。在一些實施例中，第一間距214-1和第二間距214-2大約相等。
圖3為MCM 300的實施例之方塊圖，MCM 300包括使用電容耦合式鄰近通訊(其被使用當作圖解說明)來通訊之半導體晶粒210。半導體晶粒210可包括定位在或鄰近半導體晶粒210的至少表面308之鄰近連接器或墊片212。例如，鄰近連接器212可定位在保護層下面，使得它們定位在表面308之下。而且，可將鄰近連接器212的子組耦合至發送電路310(諸如發送驅動器等)和接收電路312(諸如接收器等)。發送電路310的其中之一，毗連半導體晶粒210上的鄰近連接器212之至少一子組，及接收電路312的其中之一可構成通訊通道。例如，通訊通道可包括：發送電路310-1、一些鄰近連接器212、及接收電路312-1。需注意的是，發送電路310和接收電路312可利用電壓模式發信(即、電壓模式驅動器和接收器)。而且，半導體晶粒210又可包括配線和電子(未圖示)，以轉送資料信號到半導體晶粒210上的其他電子，諸如邏輯、記憶體(例如、封裝緩衝器記憶體)、I/O埠、解多工器、多工器、及/或交換元件等。
為了使用鄰近通訊來通訊資料信號，毗連半導體晶粒210上的發送和接收鄰近連接器212最遭也只具有有限的對準不當，即、大體上準確的對準。就密集封裝的鄰近連接器(即、鄰近連接器212在毗連墊片之間具有小間隔或間距214(圖2)而言，毗連半導體晶粒210上的兩或更多鄰近連接器212之間的對準在第一方向(X)216中可在幾微米內及/或在第二方向(Y)218中可在幾微米內，其中第一方向(X)216和第二方向(Y)218係在包括鄰近連接器212的至少一些之第一平面。對準在垂直於第一平面的第三方向(Z)中可在幾微米內。需注意的是，MCM 300圖解第三方向(Z)中的對準不當314。
在一些實施例中，可在所有六種自由度中對準鄰近連接器212，包括：第一方向(X)216(圖2)；第二方向(Y)218(圖2)；第三方向(Z)；由第一方向(X)216(圖2)和第二方向(Y)218(圖2)所定義的第一平面中之角度；由第一方向(X)216(圖2)和第三方向(Z)所定義的第二平面中之角度；及由第二方向(Y)218(圖2)和第三方向(Z)所定義的第三平面中之角度。需注意的是X 216、Y 218、及Z是3度空間的標準正交軸。另外需注意的是，若任一毗連半導體晶粒210中之諸如表面308-1等表面非平面(例如，由於四極失真)，則會引起其他對準問題。
在一些實施例中，第一方向(X)216(圖2)、第二方向(Y)218(圖2)、及/或第三方向(Z)中所允許的對準不當小於毗連墊片212之間的間距214(圖2)一半。例如，第一方向(X)216(圖2)及/或第二方向(Y)218(圖2)中的對準不當小於25μm，及第三方向(Z)中的對準不當314小於5μm。在一些實施例中，對準不當314在1和10μm之間。
諸如毗連半導體晶粒210上及/或在耦合兩或更多半導體晶粒210的(諸如橋接晶片等)組件中之鄰近連接器212的相對位置之自我對準及/或自我調整等解決方法可降低及/或消除第三方向(Z)中的對準不當314。例如，可使用具有撓性順從性(或像彈簧般的)的結構。在其他實施例中，可使用反饋控制迴路來降低及/或消除第三方向(Z)中的對準不當314。而且，如下面進一步說明一般，可藉由耦合定位在或鄰近表面308的對準特徵316來幫助半導體晶粒210的對準(及因此，鄰近連接器212的至少一些)。
接著，降低或消除對準不當314會產生毗連半導體晶粒210上的一或多個鄰近連接器212之至少部分重疊，及因此增加電容耦合式資料信號的量。此外，當連同諸如電子操縱等技術一起使用(其中基於第一平面中的對準而將資料信號路由到給定的鄰近連接器212)時，解決方法可降低第一平面中的對準不當，即、包括鄰近連接器212的至少一些之平面。結果，這些解決方法幫助半導體晶粒210、SCM、及/或MCM之間的鄰近通訊。這些解決方法又降低及/或消除半導體晶粒210、SCM、及/或MCM的狹小容限、精確製造、及/或精確組裝之需要。
在上述和下述的實施例中，毗連半導體晶粒212上的鄰近連接器212將電容耦合用於晶片間通訊。在其他實施例中，可將不同的連接器重疊在毗連半導體晶粒210上。例如，本發明的一實施例使用光學鄰近連接器，其中在毗連半導體晶粒210上的端子之間光學式通訊資料信號。而且，可將光學波導、光纖、光源(諸如二極體或雷射等)、及/或收發器整合到半導體晶粒210上(或伴隨的電路板)，作為晶片間通訊用。其他實施例使用磁性鄰近連接器，其中在緊密毗連的半導體晶粒210上之端子之間以磁性通訊資料信號，或使用導電連接器(諸如焊球陣列等)。
在一些實施例中，將半導體晶粒210包含在MCM中的半導體晶粒陣列中。例如，如圖3所示，在此種陣列中之半導體晶粒210可面對面定位，使得半導體晶粒210的角落上之鄰近連接器212(通常更常在側邊緣上)使用例如電容耦合式鄰近通訊來重疊和耦合毗連半導體晶粒之間的信號。在另一實施例中，半導體晶粒210面向上(或面向下)，及毗連半導體晶粒之間的信號係透過面向下(或面向上)的橋接晶片電容式耦合。
儘管裝置200(圖2)和MCM 300被圖解成在一給定組態中具有一些組件，但是在其他實施例中，裝置200(圖2)及/或MCM 300可包括較少的組件或其他組件，可將兩或更多組件組合到單一組件內，及/或可改變一或多個組件的位置。而且，可以硬體及/或軟體實施MCM 300的功能。
現在說明諸如對準特徵316等對準特徵的實施例。通常，可使用包括正特徵和負特徵等各種廣泛特徵。可以各種廣泛材料製造這些特徵，包括半導體、金屬、玻璃、藍寶石、及/或二氧化矽。在接下來的討論中，使用矽當作圖解例子。而且，可使用包括濺鍍、各向同性蝕刻、及/或各向異性蝕刻等加法及/或減法處理來製造特徵。在一些實施例中，使用光致微影及/或直接寫入技術來定義特徵。
圖4A-4C提供圖解在半導體晶粒410上製造的負特徵之實施例400、430、及450，包括：溝、蝕刻槽或縫隙412、及角錐體440、及/或截頭角錐體460。如上述，可使用減法處理來製造負特徵，例如，藉由選擇性蝕刻到矽基板內。需注意的是，蝕刻可以是自我限制或自我終止的，諸如沿著<111>結晶方向的各向異性微影以產生角錐體440(圖4B)等。然而，在一些實施例中，例如使用CMOS技術來定義蝕刻停止層，以產生截頭角錐體460(其中側邊係沿著<111>結晶方向，及底部係例如沿著<110>結晶方向)。另一選擇是，截頭角錐體460係可藉由在完成之前(諸如當達到想要的蝕刻深度時等)停止各向異性蝕刻來製造的。
儘管未圖示，正特徵可包括：半球體、脊狀、禮帽形狀或凸塊、角錐體、及/或截頭角錐體。例如，可以光致微影定義和退火光阻劑或金屬凸塊，以使表面張力能夠牽引材料到半球體內(隨後被硬烤)。在一些實施例中，這些特徵與幫助“卡扣裝接”組裝的對應負特徵匹配或耦合，藉以提供和維持精確對準。
儘管實施例400(圖4A)、430(圖4B)、及450(及下述的實施例)被圖解成在具有有限數目的具有一給定
組態之負特徵，但是其他實施例可包括較少的組件或其他組件，可將兩或更多組件組合到單一組件內，及/或可改變一或多個組件的位置。例如，可在一或多個方向製造負及/或正特徵。因此，在一些實施例中，諸如半球體等正特徵具有六角形緊密封裝的組態。而且，可將各種廣泛的材料用於正及/或負特徵。而且在一些實施例中，一給定半導體晶粒包括正及付特徵二者，藉以打破對稱性，及保證晶片只在一物理配置或定向中組裝。
在一些實施例中，一或多個正及/或負特徵的形狀被用於決定半導體晶粒的定向，或限制MCM中一給定半導體晶粒能夠匹配之可能半導體晶粒(藉以幫助MCM的自我組裝)。此圖解在圖5中，在圖5中提供包括鑰匙形狀特徵512之半導體晶粒510的實施例500之方塊圖。而且，在一些實施例中，一或多個特徵的配置被用於限制半導體晶粒的定向或匹配。此圖解於圖6中，在圖6中提供基板610和特徵612的實施例600之方塊圖。需注意的是，在MCM的組裝期間，半導體晶粒及/或組件(諸如橋接晶片等)耦合至基板610。
在一些實施例中，半導體晶粒上的一或多個特徵包括諸如軟金屬等材料，以提供耦合的半導體晶粒之間的應力解放(例如，由於相對移動或由於溫度差異所導致的應力)。而且，在此種特徵中或上的金屬層亦可使MCM中的耦合元件(諸如微球體等)能夠耦合電力到一或多個半導體晶粒。在這些實施例中，耦合元件係由金屬製成或具有金屬(導電的)塗層。這些耦合元件可或不可被用於對準半導體晶粒。例如，在一些實施例中，使用正及負特徵來幫助對準，而且使用微球體來耦合電力及/或地線到半導體晶粒。
在一些實施例中，球面透鏡或微球體被用於對準半導體晶粒及/或耦合半導體晶粒之間的光學信號。例如，微球體可將來自整合在第一半導體晶粒上的波導之光造像於整合於第二半導體晶粒上的波導上，藉以幫助這些半導體晶粒之間的光學通訊。在另一實施例中，摻雜有選用的光學增益材料之球面共振器被用於精確對準第一半導體晶粒到第二半導體晶粒。這些球面共振器可幫助整合在第一半導體晶粒上的第一波導和整合在第二半導體晶粒上的第二波導之間的方位角耦合。而且，在這些半導體晶粒之間的光學通訊期間，球面共振器可幫助光學過濾和光學增益。
因此，微球體可包括材料，諸如藍寶石、玻璃、二氧化矽、導電材料(例如金屬)、及/或非導電材料等。
在下面的討論中，耦合元件(諸如微球體等)連同負特徵(當作例子)一起使用，以對準MCM中的半導體晶粒。如上述，通常難以在晶圓規模處理期間將耦合元件置放到特徵內。原則上，在晶圓規模期間，流體自我組裝可用於分類和定位諸如耦合元件等物體到特徵內。例如，組裝可基於耦合元件及/或特徵的幾何(即、尺寸、形狀、及/或定向)。然而，儘管此種幾何為基的技術提供高方向性的選擇(如圖5及6所示)，但是限制了位置選擇(即、能夠保證一給定類型的耦合元件被置放到或耦合到一給定類型的特徵內)。這是一大挑戰，尤其是在包括具有尺寸、形狀、及/或定向的範圍之耦合元件及/或特徵的異質環境中。
相反地，耦合元件上及/或特徵中之化學為基的塗佈(例如、諸如表面活性劑等黏著促進劑)提供高位置選擇性。儘管任意化學化合物可被用於實施化學為基的流體自我組裝，但是在下面討論中，含有一或多個核酸或核苷酸(諸如DNA等)的化學製品被使用當作圖解例子。
核苷酸係由共價接合到核苷的磷酸二酯或去氧核醣的衍生物以及嘌呤或嘧啶核蛋白鹼所組成。核蛋白鹼包括嘌呤，諸如腺嘌呤(A)、鳥嘌呤(G)；和嘧啶，即、胸腺嘧啶(T)及胞嘧啶(C)。這些核苷酸可彼此接合，以經由它們的必須結束或開始於毗連核苷酸的5’或3’碳(即、去氧核醣中的5th 或3rd 碳)之磷酸二酯鍵來形成直線鏈(或股)。此配置給予鏈一方向，因為在相反端頭中露出的3’或5’位置。需注意的是，各端以-OH或磷酸鹽群加以覆蓋。
股中的核苷酸的順序(又稱作鹼)可以是任意的，習慣上寫成從5’端到3’端的順序(例如、5’-AGGTC-3’)。此表示所謂的單一股DNA分子。而且，磷酸二酯鍵的幾何和核苷的形狀為DNA的單一股產生電位，而以相反平行方向彼此纏繞。因此，若以相反平行方式定向，則任兩股在幾何上是相容的，且能夠形成螺旋狀結構，或雙股DNA分子。
DNA-相助的自我組裝是人工合成單一股DNA自我組裝到DNA分子內的技術。這些DNA分子具有一些端頭，其顯示對某些其他DNA分子的對應端顯現強烈的親和力和對它們優先匹配，藉以促進分子匹配或配對成柵格。需注意的是，已證明構成數千分子之大型二維柵格的自我組裝，甚至也可預期三圍柵格。子結構到超級結構之此自發性的自我排序可以是複雜系統的自我組裝之強而有力的工具。
DNA適合於自我組裝的一大重要特性即為其能夠以極高選擇性與其配對物雜化之能力。而且，在金屬化處理期間能夠將雙股DNA轉換成高導電歐姆接點之能力使得縮微和奈米長度規模的DNA組裝可用於建立電路連接。需注意的是，係由給予能夠在配對股之間形成特有一對的能力之DNA的熱力特性引導雜化或自我組裝。另外需注意的是，這些技術被用於以強力位置選擇性在10nm(分子規模)和幾公分之間的長度規模中產生自我組裝結構。例如，簡單的實驗已顯示出，導電金球可使用DNA雜化，以選擇陣列上的特定位置。
不幸的是，有關DNA相助的自我組裝具有一些問題。尤其是，奈米規模組件的自我組裝會受到限制處理的產量之表面積效果所阻礙。換言之，具有無法同時並存的非特定相互作用，此相互作用需要被降低以增強特定(例如、DNA接合)組裝事件。此外，DNA分子的組裝隨著溫度反向增加。結果，DNA相助的自我組裝是一種天生的隨機處理，具有潛在不確定結果，及無法保證此種處理的結果。
可藉由在流體自我組裝期間組合幾何為基的選擇和化學為基的選擇來解決這些問題(及先前所討論者)以提供高位置選擇。在一些實施例中，高選擇性、隨機組裝處理(諸如DNA相助的自我組裝等)包括強大的同質促成功能。此組裝處理快速且平行(如此，減少組裝時間和成本)，及幫助選擇性置放對準微結構(即、耦合元件)到MCM中的主半導體晶粒及/或其他組件(諸如基板或橋接晶片等)中之對應特徵(諸如蝕刻槽等)內。此外，這些技術的組合幫助以高產量結束組裝處理，且非常適用於異質組裝。
圖7為組裝MCM之技術的實施例700之方塊圖，在此MCM中，微球體716被置放到基板710中之對應角錐形狀特徵712內。在此實施例中，角錐形狀特徵712包括化學塗層714，而微球體716包括化學塗層718。這些塗層提供化學為基的選擇。而且，微球體716的幾何及/或角錐形狀特徵712提供幾何為基的選擇，如微球體716和角錐形狀特徵712的不同尺寸所圖解說明一般(因此，可將微球體716-1對應到角錐形狀特徵712-1內，而將微球體716-2置放到角錐形狀特徵712-2內)。使用此組裝技術，可以高準確性和產量將對準微結構或耦合元件(諸如微球體716等)組裝到基板710(諸如矽晶片等)中之適當的角錐形狀特徵712內。需注意的是，這些耦合元件可具有：不同的目的、材料、尺寸、及/或形狀。
在例示實施例中，塗層714及/或718包括一或多個核酸或核苷酸，即、DNA相助的流體自我組裝被用於將微球體716定位到角錐形狀特徵712內。可藉由以第一類型的人工生產DNA股(即、塗層718的至少一些)來塗佈一組微結構(諸如微球體716的至少一些)來完成此。然後，光致微影遮罩可被用於置放第二組DNA股(即、塗層714的至少一些)到欲組裝此組微結構的基板710中之對應的一組目標特徵(即、角錐形狀特徵712的至少一些)內，此第二組DNA股係與第一類型DNA股互補並且對第一類型DNA股具有高度親和力。
在一些實施例中，這些操作被重複，及使用多種類型的成對塗層。例如，以第三類型的人工生產DNA股來塗佈第二組微結構，及可將另一光致微影遮罩用於置放第四類型的人工生產DNA股到對應的一組目標特徵內。需注意的是，第三和第四類型的人工生產DNA股彼此具有高度親和力，及又對第一和第二類型的人工生產DNA股具有高度排斥作用。這些操作可被重複，直到所有微球體716和所有角錐形狀特徵712包括塗層714及718為止。
在組裝處理的一些實施例中，可依序塗敷含有不同微球體716(即、具有不同尺寸、形狀、及/或塗層718)的流體。例如，可將含有較大微球體的第一流體(諸如溶劑等)塗敷至基板710，此微球體具有一給定形狀(諸如圓柱或球體等)、及/或此微球體具有第一類型塗層。此流體可維持與基板710接觸一段充足的時間(例如，幾分鐘)，以使這些微球體能夠耦合至對應的角錐形狀特徵712。然後，可將流體移除，及可移除在基板710的表面上但是不在適當角錐形狀特徵712中或以化學方式接合至適當角錐形狀特徵712之任何剩餘物或過多微球體。例如，可藉由蒸發去除流體，及可使用上升或清洗操作來去除剩餘的微球體。接著，可以含有越來越小的微球體之一或多個其他流體來重複這些操作，此微球體具有其他形狀，及/或此微球體具有不同類型的塗層。另一選擇是，在一些實施例中，將多類型的微球體平行塗敷至基板710，即、使用單一流體。
需注意的是，可使用各種尺度來決定一給定流體需要與基板710接觸多久。例如，可將接觸維持直到以微球體716填滿所有角錐形狀特徵712或到一比例為止。在一些實施例中，藉由量測多少角錐形狀特徵712在影像中出現成光亮或黑暗來決定填充因素。
在一些實施例中，在完成MCM的組裝之後溶解微球體716的至少一些。例如，微球體716的至少一些可包括聚苯乙烯，可使用丙酮或另一有機溶劑來溶解它。而且，在一些實施例中，使用過濾操作從一或多個流體恢復或再利用額外的微球體。
在一些實施例中，驅動力被用於加速流體組裝。例如，選用的驅動器720可在端子722和基板710之間施加DC或時變場。在一些實施例中，驅動力包括；機械攪拌(諸如超音波等)、電場、磁場、及/或電磁場。而且，在一些實施例中，重力被用於將接合的微球體從過多的微球體分離，可只是簡單的滾動傾斜基板710的表面。需注意的是，使用驅動力可降低流體自我組裝處理對溫度變化及/或表面張力的靈敏度。
在例示實施例中，在稱作微電泳之電氣化學傳送處理中，驅動力是電場。然而，此技術只可應用到非導電、同質耦合元件(諸如玻璃微球體等)，及移動被侷限沿著特定方向(即、沿著施加電場的方向)。
使用這些實施例的一或多個，可以高準確性和高位置選擇來組裝MCM。此外，藉由將幾何為基的選擇與化學為基的選擇組合，可將隨機處理(諸如DNA為基的流體自我組裝等)轉換成具有一已知、高產量的處理。
現在說明用以組裝MCM之方法的實施例。圖8提供組裝MCM之處理800的流程圖。在此處理期間，將包括耦合元件的流體塗敷到MCM中之基板的表面(810)。然後，使用流體組裝將耦合元件的至少一些定位到基板的表面上之負特徵內(812)。需注意的是，一給定耦合元件使用化學為基的選擇及/或幾何為基的選擇來選擇一給定負特徵。接著，將流體和過多耦合元件(留在表面上的負特徵以外之區域)移除(814)。
圖9提供組裝MCM之處理900的流程圖。在此處理期間，將包括耦合元件的流體塗敷到MCM中之基板的表面(910)。此流體包括第一類型耦合元件和第二類型耦合元件。然後，使用流體組裝將耦合元件的至少一些定位到基板的表面上之負特徵內(912)。需注意的是，一給定耦合元件使用化學為基的選擇及/或幾何為基的選擇來選擇一給定負特徵。而且，第一類型耦合元件具有不同於第二類型耦合元件之化學為基和幾何為基的選擇。接著，將流體和過多耦合元件(留在表面上之負特徵以外的區域)移除(814)。
在處理800(圖8)及/或900的一些實施例中，具有其他或較少的操作，可改變操作的順序，及可將兩或更多操作組合成單一操作。
需注意的是，本發明可被用於幫助包括在系統中之MCM。例如，圖10為電腦系統1000的實施例之方塊圖，此電腦系統1000包括一或多個處理器1010、通訊介面1012、使用者介面1014、及將這些組件耦合在一起的一或多個信號線1022。需注意的是，一或多個處理單元1010可支援平行處理及/或多串接操作，通訊介面1012可具有持續的通訊連接，及一或多個信號線1022構成一通訊匯流排。而且，使用者介面1014可包括：一顯示器1016、一鍵盤1018、及/或諸如滑鼠1020等一指示器。
電腦系統1000可包括記憶體1024，此記憶體1024可包括高速隨機存取記憶體及/或非揮發性記憶體。尤其是，記憶體1024可包括：ROM、RAM、EPROM、EEPROM、FLASH、一或多個智慧卡、一或多個磁碟儲存裝置、及/或一或多個光學儲存裝置。記憶體1024可儲存一作業系統1026，諸如SOLARIS、LINUX、UNIX、OSX、或WINDOWS等，其包括用以處理執行硬體相依工作的各種基本系統服務之程序(或一組指令)。記憶體1024又可將程序(或一組指令)儲存在通訊模組1028中。通訊程序可被用於與一或多個電腦及/或伺服器通訊，包括定位在相對電腦系統1000是遙遠的電腦及/或伺服器。
記憶體1024又包括一或多個程式模組(或幾組指令)1030。可以高階程序語言、物件導向程式化語言、及/或以組裝或機械語言來實施記憶體1024中之程式模組1030的指令。程式化語言可被編譯或解譯(即、可組配或組配)成由一或多個處理單元1010來執行。
電腦系統1000可包括一或多個巨型晶片1008(諸如一或多個MCM等)，其包括使用包含如先前實施例所說明之化學為基及/或幾何為基的選擇之組裝處理來對準的半導體晶粒及/或組件。
電腦系統1000可包括較少的組件或其他組件、可將兩或更多組件組合成單一組件、及/或可改變一或多個組件的位置。在一些實施例中，如技藝中所知一般，可以硬體多一點而以軟體少一點，或以硬體少一點而軟體多一點地實施電腦系統1000的功能。
雖然電腦系統1000被圖解成具有一些分離項目，但是圖10欲作為電腦系統1000所呈現的各種特徵之功能說明，而非當作此處所說明的實施例之結構概要圖。實際上，如精於本技藝之人士所明白一般，電腦系統1000的功能可被分佈在許多伺服器或電腦上，各群伺服器或電腦執行特定功能子組。在一些實施例中，可以一或多個應用特定積體電路(ASIC)及/或一或多個數位信號處理器(DSP)來實施電腦系統1000的一些或全部功能。
上述本發明的實施例說明只為了圖解說明目的，而並不用於將本發明侷限於所揭示的形式。因此，精於本技藝之人士將容易有許多修正和改變。另外，上述揭示並不用於限制本發明。本發明的範疇係由附錄於後的申請專利範圍所定義。
110-1．．．半導體晶粒
110-2．．．半導體晶粒
112-1．．．蝕刻槽
112-2．．．蝕刻槽
112-3．．．蝕刻槽
112-4．．．蝕刻槽
114-1．．．微球體
114-2．．．微球體
200．．．裝置
210-1．．．半導體晶粒
210-2．．．半導體晶粒
210-3．．．半導體晶粒
212-1．．．鄰近連接器
212-2．．．鄰近連接器
212-3．．．鄰近連接器
212-4．．．鄰近連接器
212-5．．．鄰近連接器
214-1．．．第一間距
214-2．．．第二間距
216．．．第一方向(X)
218．．．第二方向(Y)
300．．．多晶片模組
308-1．．．表面
308-2．．．表面
310-1．．．發送電路
310-2．．．發送電路
312-1．．．接收電路
312-2．．．接收電路
314．．．對準不當
316．．．對準特徵
400．．．實施例
410-1．．．半導體晶粒
410-2．．．半導體晶粒
410-3．．．半導體晶粒
412-1．．．縫隙
412-2．．．縫隙
430．．．實施例
440-1．．．角錐體
440-2．．．角錐體
450．．．實施例
460-1．．．截頭角錐體
460-2．．．截頭角錐體
500．．．實施例
510．．．半導體晶粒
512．．．鑰匙形狀特徵
600．．．實施例
610．．．基板
612-1．．．特徵
612-2．．．特徵
700．．．實施例
710．．．基板
712-1．．．角錐形狀特徵
712-2．．．角錐形狀特徵
714-1．．．化學塗層
714-2．．．化學塗層
716-1．．．微球體
716-2．．．微球體
716-3．．．微球體
716-4．．．微球體
716-5．．．微球體
718-1．．．化學塗層
718-2．．．化學塗層
718-3．．．化學塗層
718-4．．．化學塗層
718-5．．．化學塗層
720．．．驅動器
722．．．端子
1000．．．電腦系統
1008．．．巨型晶片
1010．．．處理器
1012．．．通訊介面
1014．．．使用者介面
1016．．．顯示器
1018．．．鍵盤
1020．．．滑鼠
1022．．．信號線
1024．．．記憶體
1026．．．作業系統
1028．．．通訊模組
1030．．．程式模組
圖1為現存多晶片模組(MCM)之方塊圖。
圖2為包括根據本發明的實施例之鄰近連接器的裝置之方塊圖。
圖3為包括使用根據本發明的實施例之鄰近通訊來通訊的半導體晶粒之MCM的方塊圖。
圖4A為根據本發明的實施例之半導體晶粒的方塊圖。
圖4B為根據本發明的實施例之半導體晶粒的方塊圖。
圖4C為根據本發明的實施例之半導體晶粒的方塊圖。
圖5為根據本發明的實施例之半導體晶粒的方塊圖。
圖6為根據本發明的實施例之基板的方塊圖。
圖7為根據本發明的實施例之組裝MCM的技術之方塊圖。
圖8為根據本發明的實施例之組裝MCM的處理的流程圖。
圖9為根據本發明的實施例之組裝MCM的處理的流程圖。
圖10為根據本發明的實施例之電腦系統的方塊圖。需注意的是相同參考號碼意指全部圖式中的對應部分。

Claims (18)

  1. 一種組裝多晶片模組(MCM)之方法，包含：將一流體塗敷到該MCM中之一基板的一表面，其中該流體包括耦合元件；使用流體組裝將該等耦合元件的至少一些定位到該基板的該表面上之負特徵內，其中一給定耦合元件使用化學為基的選擇和幾何為基的選擇來選擇一給定負特徵；及將留在該表面上的該等負特徵以外之區域的該流體以及過多耦合元件移除；其中該等耦合元件包括微球體；且其中該等微球體在波長範圍中是透明的，藉以透過該等微球體幫助光學通訊。
  2. 根據申請專利範圍第1項之方法，其中該等負特徵包括一凹陷，及其中該凹陷的至少一部分具有一角錐形狀。
  3. 根據申請專利範圍第1項之方法，其中該等微球體包括一金屬，藉以透過該等微球體幫助電傳導。
  4. 根據申請專利範圍第1項之方法，其中該幾何為基的選擇包含基於該等耦合元件的至少一些之尺寸的選擇。
  5. 根據申請專利範圍第1項之方法，其中該幾何為基的選擇包含基於該等耦合元件的至少一些之形狀的選擇。
  6. 根據申請專利範圍第1項之方法，其中該化學為 基的選擇包含基於一第一化合物和一第二化合物之選擇，該第一化合物耦合至該等耦合元件的至少一些，而該第二化合物耦合至該等負特徵的至少一些，及其中該第一化合物被組配成以化學方式接合至該第二化合物。
  7. 根據申請專利範圍第6項之方法，其中可為該第一化合物或該第二化合物之一給定化合物包括一核酸。
  8. 根據申請專利範圍第7項之方法，其中該給定化合物包括選自包括：腺嘌呤、胞嘧啶、鳥嘌呤、胸腺嘧啶、尿嘧啶、假尿嘧啶核苷、胸腺嘧啶核苷、及次黃苷的群組。
  9. 根據申請專利範圍第6項之方法，其中可為該第一化合物或該第二化合物之一給定化合物包括一表面活性劑，以幫助該等耦合元件的至少一些黏著至該等負特徵的至少一些。
  10. 根據申請專利範圍第1項之方法，其中該流體組裝包含機械式攪拌該流體以幫助該定位。
  11. 根據申請專利範圍第1項之方法，其中該定位包含將該等耦合元件的至少一些靜電式或靜磁式驅動到該等負特徵。
  12. 根據申請專利範圍第1項之方法，其中該組裝包含重複塗敷包括越來越小的耦合元件之流體。
  13. 根據申請專利範圍第1項之方法，另外包含將一半導體晶粒耦合至該基板，其中該耦合包含將該半導體晶粒的一第一表面上之負特徵與該基板的該表面上之該等負 特徵中的該等耦合元件對準。
  14. 根據申請專利範圍第13項之方法，其中該基板之該表面上的該等負特徵之一圖案決定該半導體晶粒的一定向。
  15. 根據申請專利範圍第13項之方法，其中該半導體晶粒被組配成使用鄰近該半導體晶粒的一第二表面的鄰近連接器來通訊信號。
  16. 根據申請專利範圍第13項之方法，另外包含使用定位在該半導體晶粒的該第二表面上之負特徵中及另一半導體晶粒的一表面上之負特徵中的耦合元件，而將該另一半導體晶粒耦合至該半導體晶粒。
  17. 根據申請專利範圍第13項之方法，另外包含使用定位在該半導體晶粒的該第二表面上之負特徵中及一組件的一表面上之負特徵中的耦合元件，而將該組件耦合至該半導體晶粒，其中該組件被組配成從該半導體晶粒耦合信號到另一半導體晶粒。
  18. 一種組裝多晶片模組(MCM)之方法，包含：將一流體塗敷到該MCM中之一基板的一表面，其中該流體包括耦合元件，及其中該等耦合元件包括一第一類型耦合元件和一第二類型耦合元件；使用流體組裝將該等耦合元件的至少一些定位到該基板的該表面上之負特徵內，其中該等耦合元件的至少一些中之一給定耦合元件使用化學為基的選擇和幾何為基的選擇來選擇一給定負特徵；及其中該第一類型耦合元件具有 不同於該第二類型耦合元件之化學為基和幾何為基的選擇；及將留在該表面上的該等負特徵以外之區域的該流體以及過多耦合元件移除；其中該等耦合元件包括微球體；且其中該等微球體在波長範圍中是透明的，藉以透過該等微球體幫助光學通訊。
TW097135879A 2007-09-28 2008-09-18 微結構的自我組裝 TWI460828B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/864,369 US8076178B2 (en) 2007-09-28 2007-09-28 Self-assembly of micro-structures

Publications (2)

Publication Number Publication Date
TW200931603A TW200931603A (en) 2009-07-16
TWI460828B true TWI460828B (zh) 2014-11-11

Family

ID=40110970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097135879A TWI460828B (zh) 2007-09-28 2008-09-18 微結構的自我組裝

Country Status (3)

Country Link
US (1) US8076178B2 (zh)
TW (1) TWI460828B (zh)
WO (1) WO2009045712A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134724B2 (en) 2012-06-12 2015-09-15 Apple Inc. Method and apparatus for component assembly using continuous selection
US8896112B2 (en) 2013-03-15 2014-11-25 Oracle International Corporation Multi-chip module with self-populating positive features
US9755110B1 (en) 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093396A1 (en) * 2000-11-30 2002-07-18 Regents Of The University Of California Fluidic self-assembly of active antenna
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
TW200625569A (en) * 2004-09-03 2006-07-16 Eastman Kodak Co Thermally controlled fluidic self-assembly

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6652808B1 (en) 1991-11-07 2003-11-25 Nanotronics, Inc. Methods for the electronic assembly and fabrication of devices
DE10105872A1 (de) * 2001-02-09 2002-09-05 Infineon Technologies Ag Anordnung mit einem Trägersubstrat mit mindestens einem Chip, Matrixdisplay und Verfahren zum Herstellen einer Anordnung mit einem Trägersubstrat mit mindestens einem Chip
US7018867B2 (en) 2003-02-06 2006-03-28 Intel Corporation Fabricating stacked chips using fluidic templated-assembly
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7592707B2 (en) 2005-10-03 2009-09-22 Sun Microsystems, Inc. Method and apparatus for facilitating proximity communication and power delivery
US7893531B2 (en) * 2007-09-28 2011-02-22 Oracle America, Inc. Integrated-circuit package for proximity communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US20020093396A1 (en) * 2000-11-30 2002-07-18 Regents Of The University Of California Fluidic self-assembly of active antenna
TW200625569A (en) * 2004-09-03 2006-07-16 Eastman Kodak Co Thermally controlled fluidic self-assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H. McNally, "Self-assembly of micro- and nano-scale particles using bio-inspired events", Applied Surface Science, 214, 2003, page 109-119 *

Also Published As

Publication number Publication date
US8076178B2 (en) 2011-12-13
US20110281395A1 (en) 2011-11-17
TW200931603A (en) 2009-07-16
WO2009045712A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
TWI460828B (zh) 微結構的自我組裝
TWI447891B (zh) 用於鄰近通訊的積體電路封裝
JP4444681B2 (ja) 半導体ダイ間の容量性通信をサポートする集積回路アセンブリモジュール
US9281268B2 (en) Method for fabricating multi-chip module with multi-level interposer
TWI476871B (zh) 用於鄰近通訊的對準特徵
Cunningham et al. Integration and packaging of a macrochip with silicon nanophotonic links
TW200933873A (en) Proximity communication package for processor, cache and memory
TWI503948B (zh) 高頻寬斜堆式晶片封裝
KR20160085685A (ko) 본딩 척, 본딩 방법, 및 본딩 척을 포함하는 툴
TWI722052B (zh) 包括橋接件的電子總成
Cunningham et al. Aligning chips face-to-face for dense capacitive and optical communication
JP6311003B2 (ja) マルチチップモジュール（ｍｃｍ）及びそれを作製するための方法並びにシステム
EP4020038A1 (en) Micro socket electrical couplings for dies
US10600761B2 (en) Nanoscale interconnect array for stacked dies
Ito et al. Vertical-cavity surface-emitting laser chip bonding by surface-tension-driven self-assembly for optoelectronic heterogeneous integration
WO2014084682A1 (ko) 모기판으로부터 반도체 박막을 박피하는 방법 및 이를 이용한 반도체 장치의 제조 방법
Cunningham et al. Aligning chips face-to-face for dense capacitive communication