TWI722052B - 包括橋接件的電子總成 - Google Patents

包括橋接件的電子總成 Download PDF

Info

Publication number
TWI722052B
TWI722052B TW105137825A TW105137825A TWI722052B TW I722052 B TWI722052 B TW I722052B TW 105137825 A TW105137825 A TW 105137825A TW 105137825 A TW105137825 A TW 105137825A TW I722052 B TWI722052 B TW I722052B
Authority
TW
Taiwan
Prior art keywords
bridge
substrate
cavity
adhesive
electronic assembly
Prior art date
Application number
TW105137825A
Other languages
English (en)
Other versions
TW201725683A (zh
Inventor
尼亭 戴斯潘迪
蕭娜 M. 里夫
安蘭 艾登
艾利克 李
歐姆卡 卡哈迪
提摩西 A. 高斯林
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201725683A publication Critical patent/TW201725683A/zh
Application granted granted Critical
Publication of TWI722052B publication Critical patent/TWI722052B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

一種電子總成，其包括具有一上表面之一基材及包括一上表面之一橋接件。該橋接件係在該基材之該上表面中之一空腔內。一第一電子組件被附接至該橋接件之該上表面及該基材之該上表面及一第二電子組件被附接至該橋接件之該上表面及該基材之該上表面，其中，該橋接件使該第一電子組件電氣連接至該第二電子組件。

Description

包括橋接件的電子總成
本文中所描述之實施例一般而言係有關於電子總成，特別是有關於包括橋接件的電子總成。
許多習用的電子裝置包括具有一電子組件(例如一記憶體模組)連同另一電子組件(例如一單晶片上矽(silicon-on-chip)電子裝置)被放置於一印刷電路板上之多個平台設計。在一印刷電路板中介於該等電子組件之間通常有透過布線之實體連接。介於該等電子組件及裝設於該印刷電路板上之其他額外的多個電子組件之間也可能有實體連接。
典型的設計通常需要在該印刷電路板中的多個層內有布線。此外，將電子組件彼此並排地裝設在一印刷電路板上通常需要在該印刷電路板上相對大量的實產(real estate)。通常，介於該等電子組件之間之電子布線之數量、類型及大小決定了層數以及該印刷電路板的總體大小。
常用來解決關聯於在一印刷電路板上並排放置電子組件之缺點之一技術是利用一內嵌橋接件封裝架構。一內嵌橋接件封裝架構內嵌一橋接件於一基材內及接著透過一或多布線將該橋接件電氣連接至該基材之一上表面。該基材之頂面在典型上包括混合之間距區。作為範例，一細間距區可被包括在內以在該基材之頂端之一晶粒及該內嵌橋接件之間連接，及一路徑間距區可被包括在內供在該基材之上表面上之晶粒及該基材本身之間之傳統之第一等級互連。
有兩個關聯於在一基材內之內嵌橋接件之缺點。一缺點是因需要額外的處理步驟及相關於內嵌一橋接件於一有機基材中所存在的技術性考驗而有較高的基材成本。在一基材內有內嵌橋接件之另一缺點係有關於在細間距區的間距可調能力，因對於在基材製造程序可達成之對準公差在典型上存在限制。
依據本發明之一實施例，係特地提出一種電子總成，其包含：一基材，該基材包括一上表面；一橋接件，該橋接件包括一上表面；一黏劑，該黏劑將該橋接件該基材固定於該基材之該上表面中的一空腔內；一第一晶粒，該第一晶粒被附接至該橋接件之該上表面及該基材之該上表面；及 一第二晶粒，該第二晶粒被附接至該橋接件之該上表面及該基材之該上表面，其中，該橋接件將該第一晶粒電氣式連接至該第二晶粒。
以下之描述及圖式充分地描繪了具體實施例以使本領域技術人員能實行它們。其他實施例可以結合結構性、邏輯性、電氣性、方法、及其他改變。一些實施例之多個部位及特徵可被包括在其他實施例之多個部位及特徵中、或代替其他實施例之多個部位及特徵。請求項中闡述之實施例包括該等請求項所有可用之等效。
如本申請中所使用之方向術語像是「水平」，係被定義為相對於平行於一晶圓或基材之習用平面或表面之一平面，而不論該晶圓或基材之方向。該詞彙「垂直」係指垂直於如上所定義之水平之一方向。介詞像是「在…上」、「側」(如在「側壁」中)、「更高」、「 更低」、「之上」、及「之下」係被定義為相對於位於該晶圓或基材之頂面上之該習用平面或表面，而不論該晶圓或基材之方向。
本文所述之多個電子總成可包括介於一第一電子組件(例如一第一晶粒)及一第二電子組件(例如一第二晶粒)之間之一互連結構。該第一電子組件(例如一單晶片上矽電子裝置)及該第二電子組件(例如一記憶體模組)可使用一橋接件互連，該橋接件有可能使得包括該電子總成之一電子裝置之總體大小被減少。另外，由於一相對較小的尺寸及/或該等電子總成內較低的層數，本文所述之該等電子總成之製造可具有成本效益。
本文所述之該等電子總成包括在基材之一上表面中具有一或多空腔之多個基材。每個空腔被組配以容納一橋接件(或多個橋接件)。
在一些形式中，該橋接件可使用一快速固化黏劑結合一熱壓縮接合程序被附接至該基材。利用一熱壓縮接合程序可確保該橋接件之上表面與該基材之上表面一樣平坦。該黏劑可補償在該空腔之基底處任何拓撲結構的差異。
作為範例，一或多不同類型之晶粒可被裝設於該基材之該上表面及該橋接件之該上表面(例如透過焊接接頭的形成)。被接合至該基材之該等晶粒及該橋接件可包括被接合至該基材之一路徑間距區及被接合至該橋接件之一細間距區。
圖1是包括一空腔12之一範例基材11之一示意側截面視圖。圖2是示於圖1中之該範例基材11之一示意側截面視圖，其中該空腔12包括一黏劑13(例如一快速固化黏劑)。圖3是一範例橋接件14之一示意側截面視圖。
圖4是一範例電子總成10之一示意側截面視圖，其顯示圖3之該橋接件使用一熱壓縮接合夾具15被插入圖2之該基材11之該空腔12內。圖5是示於圖4中之該範例電子總成10在該熱壓縮接合夾具15被移除之後之一示意側截面視圖。圖6是示於圖5中之該範例電子總成10在多個晶粒16A、16B被裝設至該橋接件之一上表面17及該基材11之該上表面18之後之一示意側截面視圖。
圖7是另一範例電子總成10在多個晶粒16A、16B被裝設至該橋接件11之一上表面17及該基材11之該上表面18之後之一示意截面視圖。示於圖7中之該電子總成10進一步包括熱連接至該橋接件14之一散熱器20。
最清楚地係如圖5中所示，該電子總成10包括具有一上表面18之一基材11。該電子總成10進一步包括包括一上表面17之一橋接件14。該橋接件14係在該基材11之該上表面18中之一空腔12內。
一第一電子組件16A被附接至該橋接件14之該上表面17及該基材11之該上表面18。一第二電子組件16B被附接至該橋接件14之該上表面及該基材11之該上表面18。
在一些形式中，該空腔12之x、y及z維度尺寸係稍大於該橋接件14之大小以確保該橋接件14裝配於該空腔12內。介於該空腔12及該橋接件14之間之大小差異將部分取決於被用以製造該電子總成10之製程(及其他因子)。
該橋接件14使該第一電子組件16A電氣連接至該第二電子組件16B。應當指出的是，在該橋接件14內之連接之大小、類型及數量將部分取決於被包括於該電子總成10中之該第一及第二電子組件16A、16B之類型(及其他因子)。
在一些形式中，該第一電子組件16A及該第二電子組件16B均為晶粒。應當指出的是，目前所知的或於未來發現的任何類型之電子組件可被包括在該電子總成10。被包括於該電子總成10中之該第一及第二電子組件16A、16B之類型將部分取決於最終將併入該電子總成10之電子裝置之類型(及其他因子)。
如圖6及7中所示，每個電子組件16A、16B之一細間距區可被附接至橋接件14。另外，每個電子組件之一粗間距區可被附接至該基材11。
該橋接件14可被以一黏劑13附接至該基材11。作為一範例，該黏劑13可為一快速固化黏劑。被包括於該電子總成10之該黏劑13之類型將部分取決於被包括於該電子總成10中之該橋接件14及基材11之類型以及被用以製造該電子總成10之製程(及其他因子)。
該黏劑13的用量可被最佳化以確保有充足的材料來抓牢該橋接件14及使其無空隙地接合至該基材11。該黏劑13的用量也可被調節以確保在該基材11之該上表面18上及該橋接件14之該上表面17上沒有任何的黏劑。
該電子總成10可進一步包括一附接膜或糊以及一黏劑以確保橋接件14在該空腔12內充分接合。另外，該黏劑13可為導電的(特別是如果需要該橋接件14接地)。在高效能計算應用中可能需要該橋接件14接地。
在一些形式中，該橋接件14可為一多邊形(例如一正方形)。該橋接件14之整體大小及形狀將部分取決於要被附接至該橋接件14之電子組件數量以及該基材11之整體大小及形狀(及其他因子)。
作為一範例，該橋接件14可包括具有小於50微米之一間距之多個電氣互連。應當指出的是，該橋接件14內之電氣互連之間距將部分取決於在被附接至該橋接件14之電子組件上之電氣連接之間距(及其他因子)。
在一些形式中，該基材11可為一印刷電路板。應當指出的是，被包括於該電子總成10中之基材11之類型將部分取決於要使用該電子總成10之應用。該基材11可為目前所知的或於未來發現的任何類型之基材。
該橋接件14可以目前所知的或於未來發現的任何方式附接至該基材11。作為一範例，該橋接件14可以熱壓縮接合至該基材11。該橋接件14被附接至該基材11之方式將部分取決於關聯製造該電子總成10之製程。
該橋接件14可具有接合墊、銅凸塊或甚至焊料凸塊。介於該橋接件14及任何電子組件之間之電氣連接之類型將部分取決於被包括於該電子組件中之電氣連接之類型(及其他因子)。
在一些形式中，該熱壓縮接合夾具15可在該x及y維度尺寸上均大於該橋接件14使得該熱壓縮接合夾具15落在該空腔12外部的該基材11之該上表面18。這種類型之熱壓縮接合夾具15確保該橋接件14之頂面17對齊於該基材11之該上表面18。在該電子總成10的多種形式當中之該橋接件14包括凸塊者，該基材11之上表面18可與該橋接件14上之該等凸塊之該上表面對齊。
雖未示於圖式中，該電子總成10可進一步包括至少一額外的被附接至該橋接件14之該上表面17及該基材11之該上表面18之電子組件。應當指出的是，額外的被附接至該橋接件14及該基材11之上表面17、18之電子組件之數量及類型將部分取決於該電子總成10之整體設計以及要使用該電子總成10之應用(及其他因子)。
如以上有關圖7之討論，該電子總成10可進一步包括熱連接至該橋接件14之一熱導體(例如散熱器20)。作為一範例，該散熱器20可被附接至該橋接件14之一下表面21。
被包括於該電子總成10中之該熱導體之整體大小及類型將部分取決於該橋接件14之大小及類型以及需要從該橋接件14被耗散之熱能之量(及其他因子)。在一些形式中，該熱導體使用一熱導黏劑被附接至該橋接件14之下表面21(雖然其他類型黏劑或附接方法可被使用)。
另外，該熱導體可延伸至該基材11之一下表面，而非如圖7中所示的被內嵌於該基材11中之該空腔12內。在圖7中所示之該電子總成10之該範例形式中，該散熱器20被黏附至該空腔12之一底面(例如藉由使用一黏劑25)。
該電子總成10包括多個橋接件、每一橋接件包括一上表面之該電子總成10之其他形式是可預見的。該等多個橋接件係在該基材11之該上表面18內。
另外，該電子總成10可包括多個第一電子組件16A，其中該等第一電子組件16A之每一者被附接至其一橋接件之上表面17及該基材11之上表面18。該電子總成10也可包括多個第二電子組件16B，其中該等第二電子組件16B之每一者被附接至其一橋接件14之上表面17及該基材11之上表面18。應當指出的是，該等橋接件可電氣連接至該等各自的第一及第二電子組件16A、16B。
在一些形式中，該等橋接件之至少一些可被內嵌於該基材11之該上表面18中該相同的空腔12內。在其他形式中，該等橋接件之每一者可被內嵌於該基材11中一分開之空腔12內。
該基材11之該上表面18可與每個橋接件14之上表面17對齊。應當指出的是，當該等橋接件14被組裝至該基材11(例如使用示於圖4中之該熱壓縮接合夾具15)，該基材11之該上表面18可以輕易地與該等橋接件14之每一者之上表面17對齊，特別是當該熱壓縮接合夾具15同時地將多個橋接件14接合於該基材11之該上表面18中之空腔12內。
在該電子總成10之包括多個橋接件14之該等範例形式中，該電子總成10可進一步包括被附接至該等橋接件14之其一之該上表面17及該基材11之該上表面18之多個額外的電子組件(未圖示)。
該等橋接件14之至少一者可具有被附接至該橋接件14之該上表面17及該基材11之該上表面18之至少三個電子組件。被包括於該電子總成10中之橋接件14及電子組件之數量及被附接至每個橋接件14之電子組件之數量將部分取決於要使用該電子總成10之應用(及其他因子)。
應當指出的是，該等電子組件之一些或全部可為相同(或不同)類型之電子組件。另外，該等橋接件14之其一、一些或全部可為相同(或不同)類型之橋接件14。
在一些形式中，一底部填充材料可被用來填充該等電子組件底下的間隙以及介於該橋接件14之側壁及該空腔12之邊緣之間之任何空的空間。作為一範例，如果需要，一高壓固化程序可被用來消除底部填充空隙。
圖8是一流程圖，描繪製造一電子總成10之一方法[800]。該方法[800]包括[810]在一基材11之一上表面18中形成一空腔12(見圖1)，及[820]在該基材11之該上表面18中之該空腔12內固定一橋接件14(見圖4)。該方法[800]進一步包括[830]將一第一電子組件16A附接至該橋接件14之一上表面17及該基材11之一上表面18，及[840]將一第二電子組件16B附接至該橋接件14之一上表面17及該基材11之一上表面18，使得該橋接件14將該第一電子組件16A(例如一第一晶粒)電氣連接至該第二電子組件16B(例如一第二晶粒)。
在一些形式中，[820]在該基材11之該上表面18中之該空腔12內固定該橋接件14包括將該橋接件14熱壓縮接合至該基材11。應當指出的是，該橋接件14可以目前已知的或於未來發現的任何方法被固定於該基材11。
另外，[820]將該橋接件14固定於該基材11之該上表面18中之該空腔12內可包括使該基材11之該上表面18與該橋接件14之該上表面17對齊(見圖4)。藉使用一熱壓縮接合夾具15將該橋接件14固定於該基材11之該上表面18中之該空腔12內(見圖4)，該橋接件14之該上表面17可與該基材11之該上表面18對齊。
雖未示於圖式中，[810]在該基材11之該上表面18中形成一空腔12可包括在該基材11之該上表面18中形成多個空腔。另外，[820]在該空腔12及該基材11內固定該橋接件14可包括在該基材11之該上表面18中之多個空腔12內固定多個橋接件14。應當指出的是，在該等空腔12內固定該等多個橋接件可包括同時在該基材11之該上表面18中之該等多個空腔12內固定該等多個橋接件14。
在一些形式中，[830]、[840]將該第一及第二電子組件16A、16B附接至該橋接件14之該上表面17可包括將至少三個電子組件附接至至少一橋接件14之該上表面17及該基材11之該上表面18。被附接至每個橋接件14之電子組件之數量及類型將部分取決於該電子總成10之整體組配以及要使用該電子總成10之應用(及其他因子)。
由於消除了任何類型之橋接件內嵌程序，本文所述之該等電子總成及方法可為相對地具有成本效益。成本可被部分降低，因為事實上通常存在關聯於將橋接件內嵌於基材內之產量損失。
另外，本文所述之該等電子總成及方法可在該等橋接件之該細間距區提供較佳的間距可調能力，因該等晶粒之該細間距區係直接被連接至該橋接件而非透過基材佈線層被連接。在該橋接件上該改善之間距調節能力是有可能的，因標準製程可被用以製造該橋接件。用來製造該橋接件之製程在典型上顯著地比關聯於製造該基材之製程來的更精確。
圖9是至少併入本文所述之電子總成及/或方法之一電子設備900之一方塊圖。電子設備900僅為一電子設備之一範例，於其中本文所述之多種形式之該等電子總成及/或方法可被使用。
一電子設備900之多個範例包括，但不限於，個人電腦、平板電腦、行動電話、遊戲裝置、MP3或其他數位音樂播放器、可穿戴裝置等。在此範例中，電子設備900包含一資料處理系統，其包括用以耦接該電子設備900之各種組件之一系統匯流排902。系統匯流排902提供介於該電子設備900之各種組件之間之通訊鏈及可被實施為一單一匯流排、多個匯流排之一組合、或以任何其他適合的方式實施。
如本文所述之一電子總成910可被耦接至系統匯流排902。該電子總成910可包括任何電路或電路之組合。在一實施例中，該電子總成910包括可為任何類型之一處理器912。如本文所使用，「處理器」意指任何類型之計算電路，像是但不限於一微處理器、一微控制器、一複雜指令集計算(CISC)微處理器、一精簡指令集計算(RISC)微處理器、一超長指令字(VLIW)微處理器、一圖形處理器、一數位訊號處理器(DSP)、多核心處理器、或任何其他類型之處理器或處理電路。
可被包括在電子總成910中之其他類型之電路有一傳統電路、一特定應用積體電路(ASIC)、或類似者，舉例而言，像是用於類似於行動電話、平板電腦、膝上型電腦、雙向無線電、及相似之電子系統之無線裝置中之一或多電路(像是一通訊電路914)。該IC可進行任何其他類型之功能。
該電子設備900也可包括一外部記憶體920，其又可包括適於特定應用之一或多記憶體元件，像是隨機存取記憶體(RAM)型式之一主記憶體922、一或多硬碟924、及/或處理像是光碟(CD)、快閃記憶卡、數位視訊光碟(DVD)、及類似者之可移媒體926之一或多個驅動器。
該電子設備900也可包括一顯示器裝置916、一或多喇叭918、及可包括一滑鼠、軌跡球、觸控螢幕、語音辨識裝置、或允許一系統使用者輸入資訊及接收來自該電子設備900之資訊之任何其他裝置之一鍵盤及/或控制器930。 為了更佳地舉例說明本文揭露之電子總成及方法，在此提供一非限制性範例列表：
範例1包括一電子總成。該電子總成包括包括一上表面之一基材；包括一上表面之一橋接件；將該橋接件該基材固定於該基材之該上表面中一空腔內之一黏劑；被附接至該橋接件之該上表面及該基材之該上表面之一第一晶粒；及被附接至該橋接件之該上表面及該基材之該上表面之一第二晶粒，其中，該橋接件將該第一晶粒電氣連接至該第二晶粒。
範例2包括範例1之電子總成，其中，該橋接件被以一快速固化黏劑固定至該基材。
範例3包括範例1-2之任一者之電子總成，其中，該橋接件為一矩形。
範例4包括範例1-3之任一者之電子總成，其中，該基材之該上表面係與該橋接件之該上表面對齊。
範例5包括範例1-4之任一者之電子總成，其中，該橋接件包括具有小於50微米之一間距之多個電氣互連。
範例6包括範例1-5之電子總成，其中，該基材為一印刷電路板，及其中，該橋接件被固定至該印刷電路板。
範例7包括範例1-6之任一者之電子總成，其中，該橋接件包括具有小於50微米之一間距之多個電氣互連。
範例8包括範例1-7之任一者之電子總成，及進一步包括被附接至該橋接件之該上表面及該基材之該上表面之至少一額外的電子組件。
範例9包括範例8之電子總成，其中，該熱導體係一散熱器。
範例10包括範例8之電子總成，其中，該熱導體係完全內嵌於該基材內。
範例11包括範例8之電子總成，其中，該熱導體係使用一熱導黏劑被附接於該橋接件之下表面。
範例12包括一電子總成該電子總成包括包括一上表面之一基材；其每一者包括一上表面之多個橋接件，該等多個橋接件處在該基材之該上表面中至少一空腔內，其中，一黏劑將該等橋接件固定於該基材中之該空腔內；多個第一電子組件，其中，該等第一電子組件之每一者被附接至該等橋接件之其一之該上表面及該基材之該上表面；及多個第二電子組件，其中，該等第二電子組件之每一者被附接至該等橋接件之其一之該上表面及該基材之該上表面，其中，該等橋接件將該等第一電子組件電氣連接至該等第二電子組件。
範例13包括範例12之電子總成，其中，該等橋接件之至少一些被內嵌於該基材之該上表面中之該相同之空腔內。
範例14包括範例12-13之任一者之電子總成，其中，該等橋接件之每一者被內嵌於該基材之該上表面中一分開之空腔內。
範例15包括範例12-14之任一者之電子總成，其中，該基材之該上表面係與該等橋接件之每一者之該上表面對齊。
範例16包括範例12-15之任一者之電子總成，其中，該基材之該上表面係與該等橋接件之每一者之該上表面對齊。
範例17包括製造一電子總成之一方法。該方法包括在該基材之一上表面中形成一空腔；使用一黏劑將一橋接件固定在該基材之該上表面中之該空腔內；將一第一電子組件附接至該橋接件之一上表面及該基材之一上表面；及將一第二電子組件附接至該橋接件之一上表面及該基材之一上表面，使得該橋接件將該第一電子組件電氣連接至該第二電子組件。
範例18包括範例17之方法，其中，使用一黏劑將該橋接件固定在該基材之該上表面中之該空腔內包括使用一熱壓縮接合夾具來將該橋接件固定在該基材之該上表面中之該空腔內。
範例19包括範例17-18之任一者之電子總成，其中，使用一黏劑將該橋接件固定在該基材之該上表面中之該空腔內包括使該基材之該上表面與該橋接件之該上表面對齊。
範例20包括範例17-19之任一者之電子總成，其中，在該基材之一上表面中形成一空腔包括在該基材之該上表面中形成多個空腔，及其中，將該橋接件固定在該空腔內包括將多個橋接件固定在該基材中之該等空腔內。
範例21包括範例20之電子總成，其中，使用一黏劑將該等多個橋接件固定於該基材之該上表面中之該等空腔內包括同時將該等多個橋接件固定於該等空腔內。
範例22包括範例17-21之任一者之電子總成，其中，將第一及第二電子組件附接至該橋接件之該上表面包括將至少三電子組件附接至至少一橋接件之該上表面及該基材之該上表面。
本概觀旨在提供本標的之非限制性範例。並非旨在提供一排他的或窮盡的解釋。該詳細說明被包括在內係用以提供關於本文所述之電子總成之進一步資訊。
以上詳細說明包括對於形成該詳細說明之一部分之該等附隨圖式之參照。該等圖式以描繪的方式顯示本發明可於其中被實行之具體實施例。這些實施例亦在本文被參照為「範例」。這樣的範例可包括除了所顯示或所描述之元件之外的元件。然而，本發明者亦考慮了於其中只有所顯示或所描述之元件被提供之範例。此外，本發明者亦考慮了使用所顯示或所描述之元件(或其一或多層面)之任何組合或排列之範例，無論是相對於一特定範例(或其一或多層面)，或是相對於本文所顯示或所描述之其他範例(或其一或多層面)。
在本文件中，如於專利文件中常見的，該詞彙「一」被使用來包括一或多於一，獨立於「至少一」或「一或多」之任何其他情況或用法。在本文件中，該詞彙「或」被用來指一非排他性之或，使得「A或B」包括「A但非B」、「B但非A」及「A及B」，除非另外指明。在本文件中，該等詞彙「包括」及「於其中」被使用為分別的詞彙「包含」及「其中」之普通英語等效詞。又，在以下的請求項中，該等詞彙「包括」及「包含」為開放式的，即，在一請求項中包括除了列於這樣的一詞彙之後之元件之以外者之一系統、裝置、製品、組成、配方、或程序係仍被視為落入該請求項之範圍中。此外，在以下請求項中，該等詞彙「第一」、「第二」、及「第三」等僅被用於標記，及並不旨在對其對象加上數字的要求。
以上描述旨在說明性的，及非限制性的。舉例而言，上述範例(或其一或多層面)可被用於彼此之組合中。其他實施例可被使用，像是被本領域中其一具通常知識者檢閱以上描述。
該摘要係被提供以容許該讀者快速地查明本技術揭露之本質。理應理解的是，其被提出係將不被用以解釋或限制該等請求項之範圍或意義。
又，在以上的詳細說明中，各種特徵可被組合在一起以簡化本揭露。這不應被解釋為意圖使一未被請求之被揭露特徵對任何請求項為基本的。相反的，發明標的可以存在於少於一特定被揭露實施例之所有特徵。因此，以下之請求項由此併入該詳細說明中，其中每個請求項獨立作為分開的實施例，及可預見的是這樣的實施例可被彼此結合於各種組合或互換中。本發明之範圍應參照所附請求項及這樣的請求項所被賦予之等效之全部範圍來被判定。
10‧‧‧電子總成11‧‧‧基材12‧‧‧空腔13‧‧‧黏劑14‧‧‧橋接件15‧‧‧熱壓縮接合夾具16A、16B‧‧‧晶粒/第一、第二電子組件17、18‧‧‧上表面20‧‧‧散熱器21‧‧‧下表面25‧‧‧黏劑800‧‧‧方法810-840‧‧‧步驟900‧‧‧電子設備902‧‧‧系統匯流排910‧‧‧電子總成912‧‧‧處理器914‧‧‧通訊電路916‧‧‧顯示器裝置918‧‧‧喇叭920‧‧‧外部記憶體922‧‧‧主記憶體924‧‧‧硬碟926‧‧‧可移媒體930‧‧‧鍵盤/控制器
圖1是包括一空腔之一範例基材之一示意側截面視圖。
圖2是示於圖1中之該範例基材之一示意側截面視圖，其中該空腔包括一黏劑。
圖3是一範例橋接件之一示意側視圖。
圖4是一範例電子總成之一示意側截面視圖，其顯示圖3之該晶粒使用一熱壓縮接合夾具被插入圖2之該基材之該空腔內。
圖5是示於圖4中之該範例電子總成在該熱壓縮接合夾具被移除之後之一示意側截面視圖。
圖6是示於圖5中之該範例電子總成在多個晶粒被裝設至該橋接件之一上表面及該基材之該上表面之後之一示意側截面視圖。
圖7是另一範例電子總成在多個晶粒被裝設至該橋接件之一上表面及該基材之該上表面之後之一示意側截面視圖。
圖8是一流程圖，描繪製造一電子總成之一範例方法。
圖9是利用本文所述之該等電子總成及方法之一電子設備之方塊圖。
10‧‧‧電子總成
11‧‧‧基材
12‧‧‧空腔
13‧‧‧黏劑
14‧‧‧橋接件
16A、16B‧‧‧晶粒/第一、第二電子組件
17、18‧‧‧上表面
20‧‧‧散熱器
21‧‧‧下表面
25‧‧‧黏劑

Claims (18)

  1. 一種電子總成，其包含：一基材，該基材包括一上表面；一空腔，該空腔在該基材之該上表面中，其中，該空腔為一矩形且具有一底部及側壁；一橋接件，該橋接件包括一上表面；一黏劑，該黏劑將該橋接件固定於該空腔內，該黏劑在該空腔之該底部上但不與該空腔之該等側壁接觸；一第一晶粒，該第一晶粒包括一電子裝置，該第一晶粒直接接觸該橋接件之該上表面且直接接觸該基材之該上表面；以及一第二晶粒，該第二晶粒直接接觸該橋接件之該上表面且直接接觸該基材之該上表面，其中，該橋接件將該第一晶粒電氣式連接至該第二晶粒。
  2. 如請求項1的電子總成，其中，該橋接件被以一快速固化黏劑固定至該基材。
  3. 如請求項1的電子總成，其中，該橋接件為一矩形。
  4. 如請求項1的電子總成，其中，該基材之該上表面係與該橋接件之該上表面對齊。
  5. 如請求項1的電子總成，其中，該橋接件包括具有小於50微米之一間距之多個電氣互連件。
  6. 如請求項1的電子總成，其中，該基材為一印刷電路板，並且其中，該橋接件被固定至該印刷電路 板。
  7. 如請求項1的電子總成，進一步包含被附接至該橋接件之該上表面及該基材之該上表面的至少一額外電子組件。
  8. 一種電子總成，其包含：一基材，該基材包括一上表面；一空腔，該空腔在該基材之該上表面中，其中，該空腔為一矩形且具有一底部及側壁；一橋接件，該橋接件包括一上表面，該橋接件在該空腔內；一第一晶粒，該第一晶粒被附接至該橋接件之該上表及該基材之該上表面；一第二晶粒，該第二晶粒被附接至該橋接件之該上表面及該基材之該上表面，其中，該橋接件將該第一晶粒電氣式連接至該第二晶粒；一熱導體，被連接至該橋接件之一下表面，其中，該熱導體係一金屬散熱器，該金屬散熱器被內嵌在該基材中；以及一黏劑，該黏劑將該熱導體固定於該空腔之該底部，該黏劑在該空腔之該底部上但不與該空腔之該等側壁接觸。
  9. 如請求項8的電子總成，其中，該熱導體係完全內嵌於該基材內。
  10. 如請求項8的電子總成，其中，該熱導體 係使用一熱導黏劑被附接於該橋接件之該下表面。
  11. 一種電子總成，其包含：一基材，該基材包括一上表面；複數個橋接件，該等複數個橋接件各包括一上表面，該等複數個橋接件係處在該基材之該上表面中至少一空腔內，其中，一黏劑將該等橋接件固定於該基材中之該至少一空腔內，該黏劑在該至少一空腔之底部上但不與該至少一空腔之側壁接觸，其中，該等複數個橋接件中之至少一些橋接件被內嵌於該基材之該上表面中的同一空腔內，且其中，該同一空腔為一矩形；複數個晶粒，其中，該等複數個晶粒中之至少一者包括一記憶體模組，其中，該等複數個晶粒中之每一者接觸該等複數個橋接件中之一者的該上表面且直接接觸該基材之該上表面；其中，該等橋接件電氣式連接該等複數個晶粒中之一些晶粒。
  12. 如請求項11的電子總成，其中，該基材之該上表面係與該等複數個橋接件之各者的該上表面對齊。
  13. 一種製造一電子總成之方法，該方法包含下列步驟：在該基材之一上表面中形成一空腔，其中，該空腔為一矩形且具有一底部及側壁；使用一黏劑將一橋接件固定在該基材之該上表面中之該空腔內，其中，該黏劑在該空腔之該底部上但不與該 空腔之該等側壁接觸；將一第一電子組件附接至該橋接件之一上表面及該基材之一上表面；及將一第二電子組件附接至該橋接件之一上表面及該基材之一上表面，使得該橋接件將該第一電子組件電氣式連接至該第二電子組件。
  14. 如請求項13的方法，其中，使用一黏劑以將該橋接件固定在該基材之該上表面中之該空腔內的步驟包括：使用一熱壓縮接合夾具來將該橋接件固定在該基材之該上表面中之該空腔內。
  15. 如請求項13的方法，其中，使用一黏劑以將該橋接件固定在該基材之該上表面中之該空腔內的步驟包括：使該基材之該上表面與該橋接件之該上表面對齊。
  16. 如請求項13的方法，其中，在該基材之一上表面中形成一空腔的步驟包括：在該基材之該上表面中形成多個空腔，並且其中，將該橋接件固定在該空腔內的步驟包括：將多個橋接件固定在該基材中之該等空腔內。
  17. 如請求項16的方法，其中，使用一黏劑將該等多個橋接件固定於該基材之該上表面中之該等空腔內的步驟包括：同時將該等多個橋接件固定於該等空腔內。
  18. 如請求項13的方法，其中，將第一及第二電子組件附接至該橋接件之該上表面的步驟包括：將至少三電子組件附接到至少一橋接件之該上表面及該基材之該上表面。
TW105137825A 2015-12-22 2016-11-18 包括橋接件的電子總成 TWI722052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/067418 WO2017111950A1 (en) 2015-12-22 2015-12-22 Electronic assembly that includes a bridge
WOPCT/US15/67418 2015-12-22

Publications (2)

Publication Number Publication Date
TW201725683A TW201725683A (zh) 2017-07-16
TWI722052B true TWI722052B (zh) 2021-03-21

Family

ID=59089680

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137825A TWI722052B (zh) 2015-12-22 2016-11-18 包括橋接件的電子總成

Country Status (4)

Country Link
US (1) US11676900B2 (zh)
DE (1) DE112015007216T5 (zh)
TW (1) TWI722052B (zh)
WO (1) WO2017111950A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11676900B2 (en) 2015-12-22 2023-06-13 Intel Corporation Electronic assembly that includes a bridge
US11031341B2 (en) * 2017-03-29 2021-06-08 Intel Corporation Side mounted interconnect bridges
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US11322444B2 (en) * 2018-03-23 2022-05-03 Intel Corporation Lithographic cavity formation to enable EMIB bump pitch scaling
US11769752B2 (en) * 2020-07-24 2023-09-26 Micron Technology, Inc. Stacked semiconductor die assemblies with substrate heat sinks and associated systems and methods
US20230078395A1 (en) * 2021-09-10 2023-03-16 Intel Corporation Devices and methods to minimize die shift in embedded heterogeneous architectures

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118925A1 (en) * 2004-12-03 2006-06-08 Chris Macris Liquid metal thermal interface material system
US20060226527A1 (en) * 2005-03-16 2006-10-12 Masaki Hatano Semiconductor device and method of manufacturing semiconductor device
US20080116569A1 (en) * 2006-11-16 2008-05-22 Cheng-Hung Huang Embedded chip package with improved heat dissipation performance and method of making the same
US20110285006A1 (en) * 2010-05-19 2011-11-24 Chao-Fu Weng Semiconductor Package and Method for Making the Same
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package
US20120132463A1 (en) * 2008-10-21 2012-05-31 International Business Machines Corporation Printed wiring board and method for manufacturing the same
US20120292651A1 (en) * 2011-05-18 2012-11-22 Jae Sung You Light emitting device package and manufacturing method thereof
TWI467732B (zh) * 2011-05-03 2015-01-01 Tessera Inc 具有線接合至囊封表面的疊層封裝總成
TWI479642B (zh) * 2007-03-03 2015-04-01 Stats Chippac Ltd 具有間隔件之積體電路封裝件系統
US20150116965A1 (en) * 2013-10-30 2015-04-30 Qualcomm Incorporated Embedded bridge structure in a substrate
TWI496251B (zh) * 2011-02-25 2015-08-11 Fujitsu Ltd 半導體裝置、該半導體裝置的製造方法及電子元件
US20160133571A1 (en) * 2014-11-07 2016-05-12 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8008764B2 (en) * 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US9238423B2 (en) 2012-01-06 2016-01-19 Black Mountain Industries, Inc. Wall rail platform and system
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US9123600B2 (en) * 2013-02-27 2015-09-01 Invensas Corporation Microelectronic package with consolidated chip structures
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9349703B2 (en) * 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9331058B2 (en) * 2013-12-05 2016-05-03 Apple Inc. Package with SoC and integrated memory
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9478504B1 (en) * 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR101750836B1 (ko) * 2015-10-14 2017-06-27 대덕전자 주식회사 캐비티 회로기판 제조방법
US11676900B2 (en) 2015-12-22 2023-06-13 Intel Corporation Electronic assembly that includes a bridge

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118925A1 (en) * 2004-12-03 2006-06-08 Chris Macris Liquid metal thermal interface material system
US20060226527A1 (en) * 2005-03-16 2006-10-12 Masaki Hatano Semiconductor device and method of manufacturing semiconductor device
US20080116569A1 (en) * 2006-11-16 2008-05-22 Cheng-Hung Huang Embedded chip package with improved heat dissipation performance and method of making the same
TWI479642B (zh) * 2007-03-03 2015-04-01 Stats Chippac Ltd 具有間隔件之積體電路封裝件系統
US20120132463A1 (en) * 2008-10-21 2012-05-31 International Business Machines Corporation Printed wiring board and method for manufacturing the same
US20110285006A1 (en) * 2010-05-19 2011-11-24 Chao-Fu Weng Semiconductor Package and Method for Making the Same
US20120091594A1 (en) * 2010-10-18 2012-04-19 Christof Landesberger Method of Producing a Chip Package, and Chip Package
TWI496251B (zh) * 2011-02-25 2015-08-11 Fujitsu Ltd 半導體裝置、該半導體裝置的製造方法及電子元件
TWI467732B (zh) * 2011-05-03 2015-01-01 Tessera Inc 具有線接合至囊封表面的疊層封裝總成
US20120292651A1 (en) * 2011-05-18 2012-11-22 Jae Sung You Light emitting device package and manufacturing method thereof
US20150116965A1 (en) * 2013-10-30 2015-04-30 Qualcomm Incorporated Embedded bridge structure in a substrate
US20160133571A1 (en) * 2014-11-07 2016-05-12 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer

Also Published As

Publication number Publication date
TW201725683A (zh) 2017-07-16
US11676900B2 (en) 2023-06-13
US20180358296A1 (en) 2018-12-13
WO2017111950A1 (en) 2017-06-29
DE112015007216T5 (de) 2018-09-13

Similar Documents

Publication Publication Date Title
TWI722052B (zh) 包括橋接件的電子總成
US8299608B2 (en) Enhanced thermal management of 3-D stacked die packaging
TWI640077B (zh) 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
TWI726926B (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
US9613920B2 (en) Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
TW201246499A (en) A multi-chip package having a substrate with a plurality of vertically embedded die and a process forming the same
US9633937B2 (en) Electronic assembly that includes stacked electronic devices
KR101702503B1 (ko) 마감층을 포함하는 협폭 팩터 비아를 갖는 전자 패키지 및 그 제조 방법
TW201735283A (zh) 具有在熱處理期間用於翹曲降低之隅角黏著劑的電子總成組件
US20220352121A1 (en) Semiconductor package having passive support wafer
TWI706527B (zh) 動態隨機存取記憶體（ｄｒａｍ）安裝技術
TWI624910B (zh) 包括堆疊電子裝置的電子總成
TWI463613B (zh) 具有散熱器間隔件結構之積體電路封裝件系統
US11276625B2 (en) Methods of forming flexure based cooling solutions for package structures
KR101824480B1 (ko) 전자 패키지 제조 방법
TWI802446B (zh) 用於銲線接合應用之封裝結構中的中介層設計
TWI731886B (zh) 包括疊層之電子封裝體及電子系統
TW201633862A (zh) 微電子互連配接器