TWI463613B - 具有散熱器間隔件結構之積體電路封裝件系統 - Google Patents

具有散熱器間隔件結構之積體電路封裝件系統 Download PDF

Info

Publication number
TWI463613B
TWI463613B TW097110941A TW97110941A TWI463613B TW I463613 B TWI463613 B TW I463613B TW 097110941 A TW097110941 A TW 097110941A TW 97110941 A TW97110941 A TW 97110941A TW I463613 B TWI463613 B TW I463613B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
attachment structure
package substrate
heat sink
attachment
Prior art date
Application number
TW097110941A
Other languages
English (en)
Other versions
TW200845330A (en
Inventor
Rajendra D Pendse
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW200845330A publication Critical patent/TW200845330A/zh
Application granted granted Critical
Publication of TWI463613B publication Critical patent/TWI463613B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

具有散熱器間隔件結構之積體電路封裝件系統 [相關申請案之交互參考]
本申請案主張於2007年3月28日提出的美國臨時專利申請序號60/908,669的優先權。
本發明大體上係關於積體電路，尤其相關於用於積體電路封裝件之系統。
幾乎所有的電子產品都在不斷要求新的特性、更高的速度、更多的資料、以及更方便的可攜帶性等。這些要求推動了電子技術的發展，包含積體電路元件之縮小尺寸、改進其實用性、或者增加其性能，該積體電路元件包含在不斷擴大的電子產品的範圍內，例如手機、音樂播放器、電視或汽車。
由於電子產品已變成我們日常生活的一部分，許多具有複雜積體電路的電子產品通常在終端用戶並不知曉基礎電子技術的情況下使用。甚至對於包括明顯電子技術的產品，技術本身經常被理所當然地認為加劇了改進的要求。
晶粒(die)去熱的傳統方法中使用金屬環(也稱為“增強板(stiffener)”)，其貼附在封裝件基板的周邊區域，作為隨後要貼附的散熱器(heat spreader)或散熱片(heat sonk)的著陸區(landing area)。散熱器或散熱件可通過結合劑貼附或者使用機械方式與緊固件通過螺栓固定。
無論哪種情況，“增強板”提供了平坦的著陸表面，避 免散熱器或散熱件發生傾斜或“翹起(cocking)”，傾斜或“翹起”導致不可靠封裝件以及對晶粒的潛在機械損壞。增強板佔用了封裝件基板上相當大的功能區域。
一種減少成本的有效方法是使用成熟的封裝技術以及現有的製造方法和設備。但是，再利用現有製造方法通常並不會降低封裝件尺寸。現有封裝技術在節約成本的同時努力滿足當今積體電路和封裝件對散熱日益嚴苛的要求。
儘管近來積體電路製造的發展具有一些優點，但是仍然需要不斷改進具有散熱片的封裝件，特別是功能區域的利用、製造成本和與其他封裝件設計的相容性。
因此，對於提供低成本製造的，具有改善的熱性能和縮小積體電路封裝件尺寸的積體電路封裝件系統的需求仍然存在。
針對不斷增加的商業競爭壓力，以及不斷增長的消費者期望和市場上產品差異化的不斷縮小，如何找到解決上述問題的答案顯得至關重要。
此外，節約成本、提高效率和性能，滿足競爭壓力的需求使得解決上述問題的緊要需求更為迫切。
長久以來人們一直在努力尋求解決方案，但是先前的發展並未給出任何解決方案，因此，上述問題的解決方案長久以來一直困惑著本領域的技術人員。
本發明提供一種積體封裝件方法，其包含：提供封裝件基板；將積體電路晶粒貼附在封裝件基板之上，其中， 該積體電路晶粒具有安裝高度；貼附附著結構，該附著結構的高度大體與該安裝高度相同，並且預先確定該附著結構的平面尺寸，以適應相鄰的積體電路晶粒並位於封裝件基板之上；以及將散熱元件貼附在積體電路晶粒和附著結構之上。
本發明的特定實施例中，可在上述態樣之外加入其他態樣或者以其他態樣取代上述態樣。本領域的技術人員在參照附圖閱讀下面詳細的描述後將明白這些態樣。
下列充分詳細描述各實施例以使本領域的技術人員能夠製造並使用本發明。應當理解的是，基於本發明的揭露，其他實施例將顯而易見，並可在不背離本發明範圍的情況下作系統的、方法的或機械的變化。
下面的描述中給予了多種特定的細節，以便充分理解本發明。但是，顯而易見的是，本發明可在不具有上述特定細節的情況下實施。為了使本發明更為清楚，本發明略去對一些已知的電路、系統配置和方法步驟的詳細描述。同樣，顯示系統之實施例的圖式為半圖示，並非按照比例繪製，尤其，為使表達清楚，附圖中一些尺寸是經放大後顯示的尺寸。
此處揭露並描述了多個實施例，其具有一些共同的特徵，為了清楚和容易顯示、說明和對其了解，一般彼此類似和相同的特徵將採用相同的參考號碼說明。為了描述方便，將實施例編號為第一實施例、第二實施例等等，其並 不具有任何其他意義或者限制本發明。
為了說明的目的，這裏將術語“水平”定義為與本發明的平面或表面平行的平面，而不管其方向。術語“垂直”是指與剛才定義過的“水平”垂直的方向。“在...上(on)”、“在上面(above)”、“在下面(below)”、“底部(bottom)”、“頂部(top)”、“側面(side)”(如於“側壁(sidewall)”中)、“較高(higher)”、“較低(lower)”、“上面的(upper)”、“在...之上(over)”、“在下面(under)”等術語都是相對於水平面而言。
這裏的“在…上(on)”意指與元件直接接觸。此處所用的術語“製程(processing)”包括當需要形成所述結構時材料的沉積、圖形化、曝光、顯影、蝕刻、清洗、和/或材料的移除或剪切。此處所用的術語“系統(system)”對應其所用地方的上下文意指本發明的方法和裝置。
參照第1圖，其中顯示根據本發明之第一實施例處於貼附階段的積體電路封裝件系統100的俯視圖。較佳地，該積體電路封裝件系統100包括封裝件基板102、積體電路晶粒104、裝置106(例如被動裝置)、以及附著結構108。
附著結構108可由例如金屬或矽(Si)等導體或絕緣體形成。矽具有製造簡單的優點以及半導體特性。附著結構108能形成具有大體均勻的高度或厚度，並且預先確定該附著結構108的平面尺寸，以適應封裝件基板102上位於可用區域的相鄰積體電路晶粒104或裝置106。
為描述目的，圖中顯示三個附著結構108，雖然了解到實際可使用任何數目的附著結構108。上面所述的三個 附著結構108能夠提供機械穩定性，但附著結構108的數目也可基於實際應用。
例如，要求螺栓固定附著結構108的應用中可使用四個附著結構108。各附著結構108可分別位於封裝件基板102的四個象限內。
附著結構108可位於封裝件基板102的封裝件基板貼附表面110之上的任何位置。較佳地，附著結構108提供大體固定的與積體電路晶粒104的安裝高度大致相同的垂直尺寸。積體電路晶粒104可安裝在封裝件基板102之上，其安裝高度為自封裝件基板貼附表面110至晶粒頂面112。
由附著結構108及晶粒頂面112形成的大體平坦表面大致平行於封裝件基板貼附表面110之平面。較佳地，裝置106能安裝於由附著結構108及晶粒頂面112之大體平坦的表面的下方，具有較高的範圍。
裝置106可安裝於封裝件基板102之上並與積體電路晶粒104相鄰。積體電路晶粒104和裝置106能電性連接至封裝件基板102並可視需要使其彼此連接。為例示目的，顯示位於封裝件基板貼附表面110上方的多個裝置106，儘管了解到該裝置106為可選擇並且可使用任意數目。
發現到具有附著結構108的積體電路封裝件系統100改進了功能區域的利用、製造成本、以及與任何封裝件設計的相容性。另外，具有附著結構108的積體電路封裝件系統100無需使用環或增強板，從而改善了封裝件基板貼附表面110上可用的自由空間。
茲參考第2圖，於圖中顯示第1圖之結構的側視圖。較佳地，積體電路封裝件系統100包括封裝件基板102、積體電路晶粒104、裝置106(例如被動裝置)、以及附著結構108。封裝件基板102包含封裝件基板貼附表面110以及封裝件基板外部表面202。積體電路晶粒104包含晶粒頂面112以及晶粒安裝表面204。
可視需要將結構貼附材料206應用於附著結構108以及封裝件基板貼附表面110。結構貼附材料206能提供附著結構108與封裝件基板貼附表面110之間的介面。可基於封裝件或應用預先確定介面譬如黏著、絕緣、熱傳導或導電性。該介面也可連接至基板的地電位。
積體電路晶粒104可包括晶粒連接器208，用以貼附至封裝件基板貼附表面110。晶粒連接器208,例如倒裝晶粒焊點(solder bump)，可將積體電路晶粒104與封裝件基板102電性連接。可視需要將填充材料210應用於晶粒安裝表面204、晶粒連接器208或封裝件基板貼附表面110。填充材料210可為積體電路晶粒104與封裝件基板102提供支撐、結構完整性、或安裝黏著性。
封裝件基板外部表面202可包含封裝件連接器212。封裝件連接器212提供與另一層系統，例如另一封裝件、印刷電路板、或系統連接器的電性連接。積體電路晶粒104或裝置106可通過封裝件基板貼附表面110電性連接至封裝件基板102，進而連接至封裝件基板外部表面202，由此連接至封裝件連接器212和下一層系統。
第3圖為第2圖中所示結構處於安裝階段的側視圖。較佳地，積體電路封裝件系統100包括散熱裝置302，例如散熱器或散熱片。散熱裝置302可包括散熱裝置貼附表面304以及散熱裝置外部表面306。
散熱裝置302可安裝於積體電路晶粒104的晶粒頂面112以及附著結構108之上。可視需要將第一貼附材料308應用於晶粒頂面112和散熱裝置貼附表面304。第一貼附材料308可為絕緣、導電、黏著或填充材料。
類似地，可視需要將第二貼附材料310應用於附著結構108和散熱裝置貼附表面304。第二貼附材料310也可為絕緣、導電、黏著或填充材料。另外，第二貼附材料310可為與第一貼附材料308相同或不同之材料。
散熱裝置外部表面306可大體暴露，以改善通過散熱裝置302的熱傳導。通過散熱裝置302的熱傳導能將積體電路晶粒104、裝置106、或封裝件基板102產生的熱量排放至周圍環境中。
附著結構108可視需要形成為焊球，其焊接至結構貼附材料206。可將散熱裝置302的散熱裝置貼附表面304貼附在位於結構貼附材料206上面作為焊球之附著結構108上。
附著結構108還可形成為建構於結構貼附材料206上之焊料。可將散熱裝置302的散熱裝置貼附表面304貼附在建構於結構貼附材料206上面形成為焊料之附著結構108的上面。
第4圖為根據本發明之第二實施例的積體電路封裝件系統400的俯視圖。較佳地，積體電路封裝件系統400包含封裝件基板402、積體電路晶粒404、裝置406(例如被動裝置)、以及附著結構408。
附著結構408可由例如金屬或矽(Si)等導體或絕緣體形成。矽具有製造簡單以及半導體特性的優點。附著結構408能形成具有大體均勻的高度或厚度，和預先決定之該附著結構408的平面尺寸，以適應於封裝件基板402上面位於可用區域的相鄰積體電路晶粒404或裝置406。
為例示目的，附圖顯示8個附著結構408，儘管實際使用中可有任意數目之附著結構408。8個附著結構408提供適於機械安裝的角落配置，雖然其數量也可基於應用而不同。
附著結構408可位於封裝件基板402的封裝件基板貼附表面410之上的任意位置。較佳地，附著結構408提供大體固定的與積體電路晶粒404的安裝高度大致相同的垂直尺寸。積體電路晶粒404可安裝在封裝件基板402上方，其安裝高度為自封裝件基板貼附表面410至晶粒頂面412。
由附著結構408及晶粒頂面412大體形成的平坦表面大致平行於封裝件基板貼附表面410之平面。較佳地，裝置406能安裝於由附著結構408及晶粒頂面412之大體平坦表面下方，具有較高的範圍。
裝置406可安裝於封裝件基板402之上並與積體電路晶粒404相鄰。積體電路晶粒404和裝置406電性連接至 封裝件基板402並可視需要使其彼此連接。為了例示目的，附圖顯示位於封裝件基板貼附表面410之上的多個裝置406，儘管了解到該裝置406為可視需要使用並可為任意數目。
第5圖為根據本發明之第三實施例的積體電路封裝件系統500的俯視圖。較佳地，該積體電路封裝件系統500包含封裝件基板502、積體電路晶粒504、裝置506(例如被動裝置)、細長型附著結構508、以及緊密型附著結構510。
細長型附著結構508和緊密型附著結構510可由例如金屬或矽(Si)等導體或絕緣體形成。矽具有製造簡單以及半導體特性的優點。
細長型附著結構508和緊密型附著結構510可形成具有大體均勻的高度或厚度，並且預先確定其平面尺寸，以適應封裝件基板502上面位於可用區域的相鄰積體電路晶粒504或裝置506。
另外，可視需要將細長型附著結構508以一定角度放置貼附或者非正交放置貼附。以一定角度放置可為細長型附著結構508提供間隔，特別是對於極狹窄的空間設計或具有底部填充滲出或其他禁止區設計。
為了描述目的，附圖顯示兩個細長型附著結構508和一個緊密型附著結構510，儘管實際使用中可為任意數目或任意結合的細長型附著結構508或緊密型附著結構510。
細長型附著結構508或緊密型附著結構510可位於封 裝件基板貼附表面512之上的任意位置，較佳地提供大體固定的與積體電路晶粒504的安裝高度大致相同的垂直尺寸。積體電路晶粒504可安裝在封裝件基板502上方，其安裝高度為自封裝件基板貼附表面512至晶粒頂面514。
由細長型附著結構508、緊密型附著結構510、及晶粒頂面514大體形成的平坦表面大致平行於封裝件基板貼附表面512之平面。較佳地，裝置506能安裝於由細長型附著結構508、緊密型附著結構510、及晶粒頂面514大體平坦表面下方，具有較高的範圍。
裝置506可安裝於封裝件基板502之上並與積體電路晶粒504相鄰。積體電路晶粒504和裝置506能電性連接至封裝件基板502並可視需要使其彼此連接。為了例示目的，附圖顯示位於封裝件基板貼附表面512之上的多個裝置506，儘管該裝置506為可視需要並且可為任意數目。
第6圖為根據本發明之第四實施例的積體電路封裝件系統600的側視圖。較佳地，積體電路封裝件系統600包含封裝件基板602、積體電路晶粒604、裝置606(例如被動裝置)、附著結構608、以及散熱裝置610。
積體電路晶粒604可包含晶粒連接器612，用以貼附至封裝件基板602之上，與裝置606和附著結構608相鄰。晶粒連接器612(例如倒裝晶粒焊點)，可將積體電路晶粒604與封裝件基板602電性連接。
封裝件基板602可包含封裝件連接器614，其位於封裝件基板602上面與積體電路晶粒604相對的一側。封裝 件連接器614提供與次一層系統，例如另一封裝件、印刷電路板、或系統連接器的電性連接。
具有封裝件連接器614的封裝件基板602可安裝在基板616例如系統板之上，以提供電性連接。散熱裝置610可安裝在積體電路晶粒604和附著結構608之上，以對積體電路晶粒604和裝置606進行熱控制。
夾具618可施加力或壓力以夾持位於積體電路晶粒604和附著結構608之上的散熱裝置610，以及位於封裝件基板602的封裝件連接器614之上的基板616。可基於組件或應用調整或預先確定所施加的力或壓力。
夾具618可改善穩定性、結構完整性或者散熱裝置610的大體固定位置。夾具618也可改進散熱裝置610的貼附，特別是對於要求大體均勻的接觸或延長固化時間的製程。
第7圖為根據本發明實施例用於製造積體電路封裝件系統100的積體電路封裝方法700的流程圖。該方法700包含提供封裝件基板的步驟702；將積體電路晶粒貼附在封裝件基板之上的步驟704，其中該積體電路晶粒具有安裝高度；貼附附著結構的步驟706，該附著結構的高度大體與該安裝高度相同，並且預先確定該附著結構的平面尺寸，以適應相鄰的積體電路晶粒並位於封裝件基板之上；以及將散熱裝置貼附在積體電路晶粒和附著結構之上的步驟708。
更詳細地說，根據本發明之實施例中，提供積體電路封裝件系統100的方法和裝置的系統執行如下步驟：
1.形成封裝件基板，其具有封裝件基板貼附表面。
2.安裝積體電路晶粒，該積體電路晶粒具有晶粒頂面、晶粒安裝表面、以及安裝高度，其中該晶粒安裝表面位於封裝件基板貼附表面之上。
3.安裝附著結構，其高度大體與該安裝高度相同，並且預先確定該附著結構的平面尺寸，以適應相鄰的積體電路晶粒並位於封裝件基板貼附表面之上。
4.將散熱裝置安裝在晶粒頂面和附著結構之上。
因此，本發明的積體電路封裝件系統方法和裝置提供了重要的並且在此之前未曾知曉和未使用的解決方案、性能和功能方面。所得到的製程和配置直接、符合成本效益、簡單、靈活多變、準確、靈敏而有效，並可適應已知的組件而進行簡便、有效、和經濟的製造、應用和使用。
儘管結合了特定實施例對本發明作了描述，但是應了解到根據上述描述，本領域的技術人員可作替換、修改和變更。因此，將包括所有落在所包含之申請專利範圍內之此等替換、修改和變更。這裏所提出之以及顯示於附圖中的全部內容都是描述性的並且是非限制性的。
100、400、500、600‧‧‧積體電路封裝件系統
102、402、502、602‧‧‧封裝件基板
104、404、504、604‧‧‧積體電路晶粒
106、406、506、606‧‧‧裝置
108、408、608‧‧‧附著結構
110、410、512‧‧‧封裝件基板貼附表面
112、412‧‧‧晶粒頂面
202‧‧‧封裝件基板外部表面
204‧‧‧晶粒安裝表面
206‧‧‧結構貼附材料
208、612‧‧‧晶粒連接器
210‧‧‧填充材料
212、614‧‧‧封裝件連接器
302、610‧‧‧散熱裝置
304‧‧‧散熱裝置貼附表面
306‧‧‧散熱裝置外部表面
308‧‧‧第一貼附材料
310‧‧‧第二貼附材料
508‧‧‧細長型附著結構
510‧‧‧緊密型附著結構
514‧‧‧晶粒頂面
616‧‧‧基板
618‧‧‧夾具
700‧‧‧積體電路封裝方法
702、704、706、708‧‧‧步驟
第1圖為根據本發明之第一實施例處於貼附階段的積體電路封裝件系統的俯視圖；第2圖為第1圖中所示結構的側視圖；第3圖為第2圖中所示結構處於安裝階段的側視圖；第4圖為根據本發明之第二實施例的積體電路封裝件 系統的俯視圖；第5圖為根據本發明之第三實施例的積體電路封裝件系統的俯視圖；第6圖為根據本發明之第四實施例的積體電路封裝件系統的側視圖；以及第7圖為根據本發明之實施例用於製造積體電路封裝件系統的積體電路封裝方法之流程圖。
100‧‧‧積體電路封裝件系統
102‧‧‧封裝件基板
104‧‧‧積體電路晶粒
106‧‧‧裝置
108‧‧‧附著結構
110‧‧‧封裝件基板貼附表面
112‧‧‧晶粒頂面
202‧‧‧封裝件基板外部表面
204‧‧‧晶粒安裝表面
206‧‧‧結構貼附材料
208‧‧‧晶粒連接器
210‧‧‧填充材料
212‧‧‧封裝件連接器

Claims (10)

  1. 一種積體電路封裝方法(700)，包括：提供封裝件基板(102)；將積體電路晶粒(104)貼附在該封裝件基板(102)之上，其中，該積體電路晶粒(102)具有安裝高度；貼附附著結構(108)，該附著結構(108)的高度與該安裝高度相同，並且預先確定該附著結構(108)的平面尺寸，以適應相鄰的該積體電路晶粒(104)並位於該封裝件基板(102)之上；以及將散熱裝置(302)貼附在該積體電路晶粒(104)和該附著結構(108)之上；其中，該附著結構(108)由矽所形成。
  2. 如申請專利範圍第1項所述的方法(700)，其中，貼附該散熱裝置(302)包含將該散熱裝置(302)貼附至該積體電路晶粒(104)。
  3. 如申請專利範圍第1項所述的方法(700)，其中，貼附該附著結構(508)包含貼附細長型附著結構(508)。
  4. 如申請專利範圍第1項所述的方法(700)，其中，貼附該附著結構(408)包含將該附著結構(408)貼附在該封裝件基板(402)的角落附近。
  5. 如申請專利範圍第1項所述的方法(700)，其中，貼附該散熱裝置(610)包含將夾具(618)貼附至位於該積體電路晶粒(604)和該附著結構(608)之上的該散熱裝置(610)。
  6. 一種積體電路封裝件系統(100)，包括： 封裝件基板(102)；位於該封裝件基板(102)之上的積體電路晶粒(104)，其中，該積體電路晶粒(104)具有安裝高度；附著結構(108)，其高度與該安裝高度相同，並且預先確定該附著結構(108)的平面尺寸，以適應相鄰的該積體電路晶粒(104)並位於該封裝件基板(102)之上；以及散熱裝置(302)，位於該積體電路晶粒(104)和該附著結構(108)之上；其中，該附著結構(108)由矽所形成。
  7. 如申請專利範圍第6項所述的系統(100)，其中，該散熱裝置(302)貼附至該積體電路晶粒(104)。
  8. 如申請專利範圍第6項所述的系統(500)，其中，該附著結構(508)為細長型附著結構(508)。
  9. 如申請專利範圍第6項所述的系統(400)，其中，該附著結構(408)位於該封裝件基板(402)的角落附近。
  10. 如申請專利範圍第6項所述的系統(600)，其中，該散熱裝置(610)包含夾具(618)，該夾具(618)貼附至位於該積體電路晶粒(604)和該附著結構(608)之上的該散熱裝置(610)。
TW097110941A 2007-03-28 2008-03-27 具有散熱器間隔件結構之積體電路封裝件系統 TWI463613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90866907P 2007-03-28 2007-03-28
US12/050,797 US8212352B2 (en) 2007-03-28 2008-03-18 Integrated circuit package system with heat sink spacer structures

Publications (2)

Publication Number Publication Date
TW200845330A TW200845330A (en) 2008-11-16
TWI463613B true TWI463613B (zh) 2014-12-01

Family

ID=39792804

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110941A TWI463613B (zh) 2007-03-28 2008-03-27 具有散熱器間隔件結構之積體電路封裝件系統

Country Status (4)

Country Link
US (1) US8212352B2 (zh)
KR (1) KR20080088523A (zh)
CN (1) CN101286460B (zh)
TW (1) TWI463613B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140141281A (ko) 2013-05-31 2014-12-10 삼성전자주식회사 반도체 패키지
KR102184989B1 (ko) 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN103456699B (zh) * 2013-09-29 2016-03-30 中国兵器工业集团第二一四研究所苏州研发中心 集成电路封装结构及其封装方法
KR102674888B1 (ko) * 2016-08-08 2024-06-14 삼성전자주식회사 인쇄회로기판 조립체

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224955A1 (en) * 2004-04-07 2005-10-13 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US20060063300A1 (en) * 2004-09-22 2006-03-23 Tsorng-Dih Yuan Structural design for flip-chip assembly
US20060151867A1 (en) * 2003-04-04 2006-07-13 Chippac, Inc Semiconductor multipackage module including processor and memory package assemblies

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653167B2 (en) * 2001-09-10 2003-11-25 Sun Microsystems, Inc. Facilitating heat transfer from an integrated circuit package
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US7094966B2 (en) * 2002-10-22 2006-08-22 International Business Machines Corporation Packaging integrated circuits with adhesive posts
US7091586B2 (en) 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module
TW200709457A (en) 2005-08-30 2007-03-01 Taiwan Ic Packaging Corp Package structure of image-sensing device
US7298623B1 (en) * 2006-06-29 2007-11-20 International Business Machines Corporation Organic substrate with integral thermal dissipation channels, and method for producing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151867A1 (en) * 2003-04-04 2006-07-13 Chippac, Inc Semiconductor multipackage module including processor and memory package assemblies
US20050224955A1 (en) * 2004-04-07 2005-10-13 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US20060063300A1 (en) * 2004-09-22 2006-03-23 Tsorng-Dih Yuan Structural design for flip-chip assembly

Also Published As

Publication number Publication date
US20080237817A1 (en) 2008-10-02
KR20080088523A (ko) 2008-10-02
CN101286460B (zh) 2016-04-13
CN101286460A (zh) 2008-10-15
US8212352B2 (en) 2012-07-03
TW200845330A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
US10163821B2 (en) Packaging devices and methods for semiconductor devices
US9089052B2 (en) Multichip module with stiffening frame and associated covers
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US7485496B2 (en) Semiconductor device package with a heat sink and method for fabricating the same
US20090032926A1 (en) Integrated Support Structure for Stacked Semiconductors With Overhang
US10892170B2 (en) Fabricating an integrated circuit chip module with stiffening frame and orthogonal heat spreader
KR101863850B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20080058186A (ko) 옵셋 적층된 다이를 구비한 집적회로 패키지 시스템
US20090096112A1 (en) Integrated circuit underfill package system
TWI722052B (zh) 包括橋接件的電子總成
US11996346B2 (en) Semiconductor device and manufacturing method thereof
US20120241980A1 (en) Integrated circuit packaging system with collapsed multi-integration package and method of manufacture thereof
US8815650B2 (en) Integrated circuit packaging system with formed under-fill and method of manufacture thereof
TWI463613B (zh) 具有散熱器間隔件結構之積體電路封裝件系統
TW200423326A (en) Multi-chips package
US8022514B2 (en) Integrated circuit package system with leadfinger support
CN103050455A (zh) 堆叠封装结构
US20200098670A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
KR20220029128A (ko) 반도체 패키지
US11923264B2 (en) Semiconductor apparatus for discharging heat
TWI819692B (zh) 電子裝置
EP3444844B1 (en) Stack type sensor package structure
TWI360217B (en) Stacked packaging module and method for manufactur
TWM297149U (en) Thermal dissipating structure