KR20080088523A - 히트싱크 스페이서 구조물들을 갖는 집적회로 패키지시스템 - Google Patents

히트싱크 스페이서 구조물들을 갖는 집적회로 패키지시스템 Download PDF

Info

Publication number
KR20080088523A
KR20080088523A KR1020080029216A KR20080029216A KR20080088523A KR 20080088523 A KR20080088523 A KR 20080088523A KR 1020080029216 A KR1020080029216 A KR 1020080029216A KR 20080029216 A KR20080029216 A KR 20080029216A KR 20080088523 A KR20080088523 A KR 20080088523A
Authority
KR
South Korea
Prior art keywords
integrated circuit
package substrate
circuit die
attaching
heat dissipation
Prior art date
Application number
KR1020080029216A
Other languages
English (en)
Inventor
라젠드라 디. 펜드세
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20080088523A publication Critical patent/KR20080088523A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키지 기판을 제공하는 단계와; 상기 패키지 기판의 상부에 일정한 장착높이를 갖는 집적 회로 다이를 부착하는 단계와: 상기 패키지 기판의 상부에서 상기 집적회로 다이에 인접하여 위치하도록 결정된 평면상의 면적과 상기 장착높이와 실질적으로 동일한 높이를 갖는 접착 구조물을 부착하는 단계와; 상기 집적회로다이와 상기 접착구조의 상부에 열 발산장치를 부착하는 단계로 구성되는 집적 회로 패키징 방법을 제공한다.

Description

히트싱크 스페이서 구조물들을 갖는 집적회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGE SYSTEM WITH HEAT SINK SPACER STRUCTURES}
이 발명은 집적회로에 관한 것으로서, 특히 집적회로 패키지들을 위한 시스템에 관한 것이다.
사실상 모든 전자제품들에 있어서, 새로운 특징들과, 속도가 빠르고, 보다 많은 데이터와 개선된 이동성을 갖는 전자제품들에 대한 요구가 꾸준히 있어왔다. 이러한 요구들에 부응하여, 휴대폰, 음악기기, 텔레비전 또는 자동차등과 같은 전자제품들의 유래 없는 증가와 함께 집적회로 장치들의 크기를 감소시키고, 효용을 개선하고, 또는 성능을 증가시키는 등, 전자기술분야에서 발전이 이루어 지고 있다.
전자제품들이 실생활에서 필수적인 부분이 되면서, 사용자들은 복잡한 집적회로들을 포함하는 많은 전자제품들을 사용함에 있어서 대부분 그 기반을 이루고 있는 전자기술에 대해서는 그다지 많이 이해하고 있지 않다. 알기 쉬운 전자기술을 포함하는 제품들에 대해서도, 기술자체를 당연한 것으로 여기는 경우가 많아, 기술발전에 대한 요청을 저하시키는 원인이 되는 경우가 더러 있다.
다이(die)에서 열을 제거하는 종래의 방법은, 히트 스프레더 (heat spreader) 또는 히트 싱크가 부착되는, 탑재영역으로서 기능하는 패키지 기판의 주변부에 부착되는 금속링 (stiffener) (보강재) 을 사용한다. 상기 히트 스프레더 또는 히트 싱크는 접착제에 의해 부착되거나 또는 조임쇠 (fastener)에 의해 기계적 방식으로 볼트에 의해 체결된다.
상기 두 가지 경우에 있어서 어느 경우이든지, 상기 '금속링(stiffener)' 평면의 장착면을 제공하므로, 상기 히트 스프레더 또는 히트 싱크가 기울어지거나 세우는 것이 허용되지 않는다. 따라서, 패키지에 대한 신뢰성이 감소되고, 상기 다이에 대한 기계적인 손상을 일으킬 가능성을 내포하게 된다. 또한, 상기 보강재는 상기 패키지 기판상에서 매우 넓은 기능적인 영역을 차지한다.
비용을 줄이는 확실한 방법중의 하나는, 기존의 제조방법과 장비들로 현재까지 이룩한 (mature) 패키지 기술들을 사용하는 것이다. 그러나, 역설적이게도, 기존의 제조공정들을 재사용해도 패키지 면적이 줄어들지 않는다는 것이다. 기존의 패키징 기술들은 현재의 집적회로 및 패키지들에 있어서 늘 존재하는 열적 요구조건들을 비용효율적 측면에서 만족시키기 위해 고심하고 있다.
집적회로제조방법에 있어서 최근까지 이룩한 기술발전으로 인한 잇점들에도 불구하고, 기능적영역의 활용, 제조비용, 그리고 다른 패키지 디자인들과의 양립성 측면에서, 히트싱크를 갖는 패키지들을 개선시키기 위한 요구가 부단히 제기되어 왔다.
따라서, 저비용 제조, 개선된 열적성능, 집적회로패키지의 면적을 감소시킬 수 있는 집적회로 패키지 시스템이 요구되고 있다.
소비자들의 기대와 시장에서의 제품의 유효성 있는 차별화에 대한 기회가 줄어들고 있는 상황과 함께, 그 어느 때보다도 상업적인 경쟁력에 대한 압박이 심화되고 있다는 관점에서 볼 때, 상기와 같은 문제점들에 대한 해결방안이 매우 중요하다고 하겠다.
또한, 비용을 절약하고, 효율과 성능을 개선하고, 경쟁력에 대한 압박 에 따른 요청은 그러한 문제점들에 대한 해답을 찾기위한 필요성을 더욱더 긴급하게 만들고 있다.
이러한 문제점들에 대한 해결책이 지속적으로 모색되었지만, 종래기술들은 그에 대한 해결책을 제시하고 있지 않고 있으므로, 그러한 문제점들이 당해 기술분야에서 통상의 지식을 가진 자에 의해 인지되지 않았음을 알 수 있다.
본 발명은, 패키지 기판을 제공하는 단계와; 상기 패키지 기판의 상부에 일정한 장착높이를 갖는 집적 회로 다이를 부착하는 단계와: 상기 패키지 기판의 상부에서 상기 집적회로 다이에 인접하여 위치하도록 결정된 평면상의 면적과 상기 장착높이와 실질적으로 동일한 높이를 갖는 접착 구조물을 부착하는 단계와; 상기 집적회로다이와 상기 접착구조의 상부에 열 발산장치를 부착하는 단계로 구성되는 집적 회로 패키징 방법을 제공한다.
본 발명의 실시예들은 상기한 내용에 추가하여 또는 상기한 내용 대신에 다른 양상들을 갖는다.
집적회로 패키지 시스템의 제조비용을 줄이고, 열적 성능을 개선하며, 집적회로패키지의 면적을 감소시킬 수 있다.
다음의 실시예들은 당해발명의 기술분야에서 숙련된 자가 본 발명을 만들고 사용할 수 있도록 충분히 상세하게 기술된다. 기타 다른 실시예들은 본 발명의 기재내용에 의거하여 명확히 이해될 것이며, 시스템, 공정 또는 기계적 변화들이 본 발명의 범위를 벗어나지 않고 이루어질 수 있음이 이해될 수 있다.
하기의 설명에 있어서, 본 발명의 충분한 이해를 돕기위해 다양한 특정내용들 (details)이 주어질 것이다. 그러나, 본 발명이 그러한 특정 내용들 없이 실시 될 수 있음은 명백하다. 본 발명을 애매모호하게 만드는 것을 피하기 위해, 공지의 회로들, 시스템구성들 및 공정들은 자세히 언급되지 않을 것이다. 또한, 상기 시스템의 실시예들을 보여주는 도면들은 개략적이며 실제비율에 따라 도시된 것이 아니며, 특히, 일부 면적들은 명료성을 위해 도시되어 있고 어느정도 과장된 상태로 도시되어 있다.
다수의 실시예들이 일부 공통의 특징들과 함께, 명료성, 도시의 용이성, 기재 또는 포괄성을 위해 설명되어 있고, 서로 유사하거나 동일한 특징들은 동일한 참조번호로서 설명될 것이다. 상기 실시예들은 기재의 편의상 제1, 제2 실시예등과 같이 순서를 가지고 기재되나, 이는 특별한 중요성을 띠고 있지 않으며 본 발명을 이에 제한되지 않는다.
설명상의 목적을 위해, 본 발명에 있어서 '수평적'이라는 용어는 그것의 방향성과 상관없이, 평면 또는 표면에 수평한 평면으로 정의된다. '수직적'이라는 용어는 상기 '수평적'에 직교하는 방향을 말한다. '바로 위에(on),' '위에(above),'아래에(below),' '바닥면(bottom),' '상단(top),' '측면(side),' 측면벽(sidewall),' '더 높은(higher),' '더 낮은(lower),' '더 높은(upper),' '상부에(over),' '하부에(under)' 같은 용어들이 상기 수평면과 관련하여 정의된다.
'바로 위에'라는 용어는 여기에서, 구성요소들 사이의 직접적 접촉을 의미한다. '프로세싱(processing)'이라는 용어는 물질의 증착, 패터닝, 노출, 현상, 에칭, 세척(cleaning) 및/또는 상기 물질의 제거, 또는 소정의 구조를 형성하는데 필요한 트리밍(trimming) 을 포함한다. '시스템'이라는 용어는 상기 용어가 사용되는 문맥적 의미에 따른 본 발명의 방법 및 장치를 의미한다.
도1은 본 발명의 제1 실시예의 접착공정에 있어서, 집적회로 패키지 시스템 100 의 상부 평면도이다. 상기 집적회로패키지 시스템 100 은 패키지 기판 102, 집적 회로 다이 104, 수동장치들과 같은 장치들 106, 및 접착 구조물들 108을 포함한다.
상기 접착구조물들 108은 절연체 또는 금속 또는 실리콘등의 도체로 형성된다. 실리콘은 반도체의 특성뿐만 아니라 제조공정을 단순화할 수 있는 장점을 갖는다. 상기 접작구조물들 108은, 상기 패키지 기판 102상의 가능한 영역에서 상기 집적회로다이 104 또는 상기 디바이스들 106에 인접하여 미리결정된 실질적으로 동일한 높이 또는 두께 및 평면상의 면적으로 형성될 수 있다.
예시적인 목적을 위해, 세개의 접착구조물들 108이 도시되어 있으나, 접착구조물들은 개수에 상관없이 사용될 수 있다. 상기 세개의 접착구조물들 108은 기계적인 안정성을 제공하나, 상기 접착구조물들 108의 수량은 그것의 응용에 기초한다 (즉, 그것의 응용에 따라 달라질 수 있다).
예를 들어, 상기 접착구조물들 108을 응용함에 있어서, 접착구조물 108을 볼트로 조이는 동작을 필요로 한다면, 4개의 접착 구조물들이 제공될 수 있다. 접착구조물들 108중 하나는 상기 패키지 기판 102상의 각 사분면중 하나에 위치될 수 있다.
상기 접착구조물들 108은 상기 패키지 기판 102의 패키지 기판 부착면 110상의 어디에나 위치될 수 있다. 바람직하게는, 상기 접착 구조물들 108이 상기 집 적회로 다이 104의 장착 높이와 거의 동일한, 실질적으로 고정된 수직적인 크기를 제공한다. 상기 집적회로다이 104는, 상기 패키지 기판 부착면 110으로부터 다이의 상부면 112 까지의 장착 높이를 갖는 상기 패키지 기판 102의 상부에 장착될 수 있다.
상기 접착구조물들 108과 상기 다이의 상부면 112은 상기 패키지 기판부착면 110의 수평면에 거의 평행한, 실질적으로 평면을 제공한다. 바람직하기로, 상기 디바이스들 106은 상기 접착구조물들 108 및 상기 다이 상부면 112의 실질적인 수평면의 아래쪽에 상부측 한계치를 가지고 장착 될 수 있다.
상기 디바이스들 106은 상기 패키지 기판 102의 상부에 장착될 수 있고, 상기 집적회로다이에 인접한다. 상기 집적회로 다이 104 및 상기 디바이스들 106은 상기 패키지 기판 104과 전기적으로 연결될 수 있고, 선택적으로 서로 연결될 수 있다. 예시적인 목적으로, 몇몇 디바이스들 106이 상기 패키지 기판 부착면 110의 상부에 도시되어 있으나, 상기 디바이스들 106은 선택적이며 그 수에 제한을 받지 않고 사용될 수 있음을 판단 및 추측할 수 있을 것이다.
상기 부착물 구조들 108을 갖는 상기 집적회로패키지 시스템 100이 기능적 영역의 활용성, 제조 비용, 기타 다른 패키지 디자인과의 양립성을 개선시킨다는 사실을 알 수 있다. 또한, 상기 부착물 구조 108을 갖는 상기 집적회로 패키지 시스템 100 은 링(ring)이나 보강재 (stiffner)의 필요성을 제거함으로서, 상기 패키지 기판부착 면 110상의 가능한 자유공간을 개선한다.
도2는 도1에 도시된 구조의 측면도이다. 바람직하기로, 상기 집적회로 패키 지 시스템 100은 상기 집적회로 다이 104, 상기 수동 디바이스들과 같은 디바이스들 106, 및 상기 접착구조물들 108을 포함한다. 상기 패키지 기판 102은 상기 패키지 기판 부착면 110과 패키지 기판 외부표면 202을 포함한다. 상기 집적회로 다이 104는 다이 상부면112과 다이 장착면 204를 포함한다.
구조물 부착물질 206이 상기 접착구조물 108과 상기 패키지 기판 부착면 110 사이에서 인터페이스를 선택적으로 제공할 수 있다. 접착, 절연, 열전도 또는 전기적전도성등과 같은 상기 인터페이스는 상기 패키지 또는 응용에 기반하여 미리 정해질수 있다. 상기 인터페이스는 상기 기판상에서 그라운드 전위와 연결될 수 있다.
상기 집적회로 다이 104는 상기 패키지 기판 부착면 110에 부착되는 다이 커넥터 (연결자)들 208을 포함할 수 있다. 상기 플립 칩 솔더 범프와 같은 상기 다이 커넥터들 208은 상기 집적회로 다이 104를 상기 패키지 기판 102에 전기적으로 연결할 수 있다. 충진 물질 201이 상기 다이 장착면 204, 상기 다이 커넥터들 208 또는 상기 패키지 기판 부착면 110에 선택적으로 도포될 수 있다. 상기 충진 물질 210은 상기 집적회로 다이 104 와 상기 패키지 기판 102를 지지하고, 구조적으로 통합하고, 장착에 따른 접착력을 제공할 수 있다.
상기 패키지 기판 외부면 202 는 패키지 커넥터들 212을 포함할 수 있다. 상기 패키지 커넥터들 212 는, 또 다른 패키지, 인쇄회로기판 또는 시스템 커넥터와 같은 후속단계의 시스템에 전기적 연결성을 제공한다. 상기 집적회로 다이 104 또는 상기 디바이스들 106은 상기 패키지 기판 부착면 110을 통해 상기 패키지 기 판 102과 전기적으로 연결되고, 나아가, 상기 패키지 기판 외부면 202와 전기적으로 연결됨으로써, 상기 패키지 커넥터들 212 및 후속 단계의 시스템과 연결될 수 있다.
도3은 장착단계에서, 도2의 구조의 측면도이다. 바람직하기로, 상기 집적회로 패키지 시스템 100은 히트 스프레더 (heat spreader) 또는 히트 싱크로서의 열 발산 장치 302를 포함한다. 상기 열 발산 장치 302는 발산장치 부착면 304 과 발산장치 외부면 306 을 포함할 수 있다.
상기 열 발산 장치 302는 상기 집적회로다이 104의 다이 상부면 112 의 상부와 상기 접착구조물들 108의 상부에 장착될 수 있다. 제1 부착 물질 308이 상기 다이 상부면 112 과 상기 발산 장치 부착면 304에 선택적으로 도포될 수 있다. 상기 제1 부착물질 308은 절연성, 전도성, 접착성을 가지며, 충진재 일 수 있다.
이와 유사하게, 제2 부착 물질 310 이 상기 접착 구조물들 108 과 상기 발산장치 부착 면 304 에 선택적으로 도포될 수 있다. 상기 제2 부착물질 310또한 절연성, 전도성 및 접착성을 가지며, 충진재 일 수 있다. 또한, 상기 제2 부착 물질 310은 제1 부착 물질 308과 같거나 다른 물질일 수 있다.
상기 발산장치외부면 306은 상기 열발산장치 302를 통해 개선된 열전달을 제공하도록 실질적으로 노출될 수 있다. 상기 열 발산장치302를 통한 열전달은 상기 집적회로 다이 104, 상기 디바이스들 106 또는 상기 패키지 기판 102로부터의 열을 주변환경으로 전달하여 제거한다.
선택적으로, 상기 접착구조물들 108은 상기 구조물 부착 물질 206에 납땜되 는 솔더볼들로서 형성 될 수 있다. 상기 발산장치 부착면 304를 갖는 열 발산 장치302는, 상기 구조물 부착 물질 206 상에 솔더볼들로서 형성되는 접착구조물들 108상에 부착된다.
또한, 선택적으로, 상기 접착 구조물들 108이 상기 구조물 부착물질 206상에 솔더 조립체로서 형성될 수 잇다. 상기 발산 장치 부착 면 304을 갖는 열 발산장치 302는 상기 구조물 부착물질 206상에 형성된 솔더 조립체로서 형성되는 상기 접착구조물들 108상에 부착될 수 있다.
도4는 본 발명의 제2 실시예에 있어서 집적회로패키지 시스템 400의 상부평면도이다. 상기 집적회로 패키지 시스템 400은 패키지 기판 402, 집적회로 다이 404, 수동 디바이스들과 같은 디바이스들 406, 및 접착 구조물들 408을 포함한다.
상기 접착구조물들 408은 절연체 또는 금속 또는 실리콘등의 도체로 형성된다. 실리콘은 반도체의 특성뿐만아니라 제조공정을 단순화할 수 있는 장점을 갖는다. 상기 접착 구조물들 408은, 상기 패키지 기판 402상의 가능한 영역에서 상기 집적회로다이 404 또는 상기 디바이스들 406에 인접하여 미리결정된 실질적으로 동일한 높이 또는 두께 및 평면상의 면적으로 형성될 수 있다.
예시적인 목적을 위해, 여덟 개의 접착구조물들 408이 도시되어 있으나, 상기 접착구조물들은 개수에 상관없이 사용될 수 있다. 상기 여덟 개의 접착구조물들 408은 기계적인 장착에 있어서 적절한 코너부 구성을 제공할 수 있으며, 상기 접착 구조물들 408의 수량은 그것의 응용에 기초한다 (즉, 그것의 응용에 따라 달라질 수 있다).
상기 접착구조물들 408은 상기 패키지 기판 402의 패키지 기판 부착면 410상의 어디에나 위치될 수 있다. 바람직하게는, 상기 접착 구조물들 408이 상기 집적회로 다이 404의 장착 높이와 거의 동일한, 실질적으로 고정된 수직적인 크기를 제공한다. 상기 집적회로다이 404는, 상기 패키지 기판 부착면 410으로부터 다이의 상부면 412 까지의 장착 높이를 갖는 상기 패키지 기판 402의 상부에 장착될 수 있다.
상기 접착구조물들 408과 상기 다이의 상부면 412은 상기 패키지 기판부착면 410의 수평면에 거의 평행한, 실질적으로 평면을 제공한다. 바람직하기로, 상기 디바이스들 406은 상기 접착구조물들 408 및 상기 다이 상부면 412의 실질적인 수평면의 아래쪽에 상부 한계치를 가지고 장착될 수 있다.
상기 디바이스들 406은 상기 패키지 기판 402의 상부에 장착될 수 있고, 상기 집적회로다이에 인접한다. 상기 집적회로 다이 404 및 상기 디바이스들 406은 상기 패키지 기판 404과 전기적으로 연결될 수 있고, 선택적으로 서로 연결될 수 있다. 예시적인 목적으로, 몇몇 디바이스들 406이 상기 패키지 기판 부착면 410의 상부에 도시되어 있으나, 상기 디바이스들 406은 선택적이며 그 수에 제한을 받지않고 사용될 수 있음을 판단 및 추측할 수 있을 것이다.
도5는 본 발명의 제 3실시예에 있어서 집적회로 패키지 시스템 500의 상부평면도이다. 바람직하기로, 상기 집적회로패키지 시스템500은 패키지 기판 502, 집적회로 다이 504, 수동디바이스들과 같은 디바이스들 506, 신장된 접착 구조물들 508, 및 소형 (compact) 접착구조물 510을 포함한다.
상기 신장된 접착구조물 508과 상기 소형 접착 구조물510은 절연체 또는 금속 또는 실리콘등의 도체로 형성된다. 실리콘은 반도체의 특성 뿐만아니라 제조공정을 단순화할 수 있는 장점을 갖는다.
상기 신장된 접착 구조물들 508과 상기 소형 접착 구조물510은 상기 패키지 기판 502상의 가능한 영역에서 상기 집적회로다이 504 또는 상기 디바이스들 506에 인접하여 미리결정된 실질적으로 동일한 높이 또는 두께 및 평면상의 면적으로 형성될 수 있다.
또한, 상기 신장된 접착 구조물들 508은 선택적으로 일정 각도로 부착될 수 있고, 또는 직교성을 가지지 않고 부착될 수 있다. 상기 일정각도를 가지고 배치됨으로서, 상기 신장된 접착 구조물들 508은 특히 좁은 공간을 갖는 디자인들 또는 언더필 블리드(underfill bleed) 또는 다른 킵아웃(keep-outs)를 갖는 디자인들에서 공간을 가질 수 있다 (spacing).
예시적인 목적을 위해, 두개의 신장된 접착구조물들 508과 상기 소형 접착 구조물510 하나가 도시되어 있으나, 상기 접착구조물들 또는 상기 소형 접착 구조물510은 개수나 또는 이들의 조합에 상관없이 사용될 수 있다.
상기 신장된 접착구조물들 508 또는 상기 소형 접착 구조물510은 상기 패키지 기판 502의 패키지 기판 부착면 512상부의 어디에나 위치될 수 있고, 바람직하게는, 상기 집적회로 다이504의 장착 높이와 거의 동일한, 실질적으로 고정된 수직적인 크기를 제공한다. 상기 집적회로다이 504는, 상기 패키지 기판 부착면 512으로부터 다이의 상부면 514 까지의 장착 높이를 갖는 상기 패키지 기판 502의 상부 에 장착될 수 있다.
상기 신장된 접착구조물들 508, 상기 소형 접착 구조물510, 및 상기 다이 상부면 514은 상기 패키지 기판부착면 512의 수평면에 거의 평행한, 실질적으로 평면을 제공한다. 바람직하기로, 상기 디바이스들 506은 상기 신장된 접착구조물들 508, 상기 소형 접착 구조물510 및 상기 다이 상부면 514의 실질적인 수평면의 아래쪽에 상부측 한계치를 가지고 장착될 수 있다.
상기 디바이스들 506은 상기 패키지 기판 502의 상부에 장착될 수 있고, 상기 집적회로다이에 인접한다. 상기 집적회로 다이 504 및 상기 디바이스들 506은 상기 패키지 기판 502과 전기적으로 연결될 수 있고, 선택적으로 서로 연결될 수 있다. 예시적인 목적으로, 몇몇 디바이스들 506이 상기 패키지 기판 부착면 512의 상부에 도시되어 있으나, 상기 디바이스들 506은 선택적이며 그 수에 제한을 받지않고 사용될 수 있음을 판단 및 추측할 수 있을 것이다.
도6은 본 발명의 제4 실시예에 있어서 집적회로 패키지 시스템 600의 측면도 (side plan view)이다. 바람직하기로, 상기 집적회로 패키지 시스템 600은 패키지 기판 602, 집적회로 다이 604, 수동 디바이스들과 같은 디바이스들 606, 접착 구조물들 608, 및 열 발산 장치 610을 포함한다.
상기 집적회로 604는 상기 패키지 지판 602의 상부에 접착된 다이 커넥터들 612를 포함하고, 상기 디바이스들 606과 상기 접착 구조물들 608에 인접할 수 있다. 상기 플립 칩 솔더 범프들과 같은 상기 다이 커넥터들 612 들 상기 집적회로 다이 604를 상기 패키지 기판 602에 전기적으로 연결시킬 수 있다.
상기 패키지 기판 602는 상기 집적회로 다이 604의 반대쪽에 패키지 커넥터들 614를 포함할 수 있다. 상기 패키지 커넥터들 614는 다른 패키지, 인쇄회로기판 또는 시스템 커넥터등과 같은 후속 단계의 시스템에 전기적인 연결성을 제공한다.
상기 패키지 커넥터들을 갖는 패키지 기판 602는 시스템기판 (system board)등과 같은 베이스 기판 616 의 상부에 장착될 수 있다. 상기 열 발산 장치 610은 상기 집적회로 다이 604와 상기 접착구조물들 608의 상부에 장착되어 상기 집적회로 다이 604와 상기 디바이스들 606 에 대하여 열적인 (thermal) 제어를 수행한다.
상기 패키지 기판 602의 패키지 커넥터들 614의 상부의 베이스 기판뿐만 아니라, 상기 집적회로 다이 604와 상기 접착 구조물들 608의 상부의 열 발산 장치 610를 체결하기 위하여, 클램핑 고정부재 618는 힘과 압력을 가한다. 상기 힘과 압력은 상기 구성요소들 또는 응용에 기반하여 조절되거나 미리결정될 수 있다.
상기 클램핑 고정부재 618은 안정성, 구조적인 통합성을 개선하거나, 실질적인 상기 열 발산 장치 610의 고정된 위치를 개선할 수 있다. 또한, 상기 클램핑 고정부재 618은 특히, 실질적으로 균일한 접촉 또는 연장된 경화시간을 필요로 하는 공정들에서 상기 열 발산 장치 610의 접착성을 개선할 수 있다.
도7은 본 발명의 실시예에 있어서, 상기 집적 회로 패키지 시스템 100을 제조하기 위한 집적회로 패키징 방법 700의 순서도이다. 상기 방법은 블록 702에서, 패키지 기판을 제공하는 단계와; 블록 704에서, 장착 높이를 갖는 상기 집적회로다이를 상기 패키지 기판의 상부에 부착하는 단계와; 블록 706에서, 상기 패키지 기 판의 상부에 상기 집적회로 다이에 인접하여 위치하도록 결정된 평면상의 면적과 상기 장착높이와 실질적으로 동일한 높이를 갖는 부착물 구조를 부착하는 단계와; 블록 708에서, 상기 집적회로다이와 상기 부착물 구조의 상부에 열 발산장치를 부착하는 단계로 구성된다.
상세히 말하자면, 본 발명의 실시예에 있어서, 상기 집적회로 패키지 시스템 100의 방법과 장치를 제공하기 위한 시스템은 다음과 같이 수행된다:
1. 패키지 기판 부착면을 갖는 패키지 기판을 형성한다.
2. 다이 상부면, 상기 패키지 기판부착면 상부에 위치하는 다이 장착면 및 장착높이를 갖는 집적회로 다이를 장착한다.
3. 상기 패키지 기판 부착면의 상부에 상기 집적회로 다이에 인접하여 위치하도록 결정된 평면상의 면적과 상기 장착높이와 실질적으로 동일한 높이를 갖는 접착 구조물을 장착한다.
4. 상기 다이 상부면과 상기 접착 구조물의 상부에 열 발산장치를 장착한다.
따라서, 상기 본발명의 집적회로 패키지 시스템방법 및 장치는 중요하고, 지금까지 알려지지 않았으며 사용되지 않은 해결방법과, 특성들과, 기능적 측면들을 제공함을 알 수 있다. 그 결과, 상기 공정들과 구성은 직접적이고, 비용을 절감할 수 있고, 복잡하지 않고, 다목적으로 사용될 수 있고, 정확하고, 감도가 강하고, 효과적이며, 기존의 효율적이고 경제적인 제조방법, 응용 및 활용에 공지의 구성요소들을 적응적으로 사용함으로서 구현될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도1은 본 발명의 제1 실시예에 있어서, 부착단계 에서의 집적회로 패키지 시스템의 상부평면도이다.
도2 는 도1의 구조의 측면도이다.
도3은 장착단계에서 도2의 구조의 측면도이다.
도4는 본발명의 제2실시예에 있어서 집적회로 패키지 시스템의 상부평면도이다.
도5는 본발명의 제3 실시예에 있어서 집적회로 패키지 시스템의 상부평면도이다.
도6은 본 발명의 제 4실시예에 있어서 집적회로 패키지 시스템의 측면도이다.
도7은 본 발명의 실시예에 있어서, 집적회로 패키지시스템을 제조하기 위한 집적회로 패키징방법의 순서도이다.

Claims (10)

  1. 패키지 기판(102)을 제공하는 단계와;
    상기 패키지 기판 (102) 위에 장착높이(mount height)를 갖는 집적 회로 다이(104)를 부착하는 단계와:
    상기 패키지 기판(102) 위에서 상기 집적회로 다이(104)에 인접하여 위치하도록 사전 결정된 평면 치수와 상기 장착높이와 실질적으로 동일한 높이를 갖는 접착 구조물(108)을 부착하는 단계와;
    상기 집적 회로 다이(104)와 상기 접착 구조물(108) 위에 열 발산장치(302) 를 부착하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  2. 제 1항에 있어서, 상기 열 발산 장치 (302)를 부착하는 단계는 상기 집적 회로 다이 (104)에 상기 열 발산 장치 (302)를 부착하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  3. 제 1항에 있어서, 상기 접착 구조물 (108)을 부착하는 단계는 신장된 접착 구조물 (508)을 부착하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  4. 제 1항에 있어서, 상기 접착 구조물 (408)을 부착하는 단계는, 상기 패키지 기판(402)의 코너부에 인접하여 상기 접착 구조물(408)을 부착하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  5. 제 1항에 있어서, 상기 열 발산장치(610)를 부착하는 단계는 상기 집적회로 다이(604) 와 상기 접착 구조물들(608) 위에서 상기 열 발산 장치(610)에 클램핑 고정 부재(618)를 부착하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키징 방법.
  6. 패키지 기판 (102);
    상기 패키지 기판(102) 위에 장착높이를 갖는 집적회로 다이(104);
    상기 패키지 기판(102) 위에 위치하며, 상기 집적회로 다이(104)에 인접하여 위치하도록 사전결정된 평면 치수와 상기 장착높이와 실질적으로 동일한 높이를 갖는 접착 구조물(108);
    상기 집적 회로 다이(104)와 상기 접착 구조물(108) 위에 위치하는 열 발산장치(302)를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템(100).
  7. 제 6항에 있어서, 상기 열 발산 장치 (302)는 상기 집적회로 다이 (104)에 부착되는 것을 특징으로 하는 집적회로 패키지 시스템.
  8. 제 6항에 있어서, 상기 접착 구조물(508)은 신장된 접착 구조물(508)인 것을 특징으로 하는 집적회로 패키지 시스템.
  9. 제 6항에 있어서, 상기 접착 구조물(408)은 상기 패키지 기판(402)의 코너부에 인접하는 것을 특징으로 하는 집적회로 패키지 시스템.
  10. 제 6항에 있어서, 상기 열 발산 장치(610)는 상기 집적회로 다이(604)와 상기 접착 구조물(608) 위에서 상기 열 발산 장치(610)에 부착되는 클램핑 고정부재(618)를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
KR1020080029216A 2007-03-28 2008-03-28 히트싱크 스페이서 구조물들을 갖는 집적회로 패키지시스템 KR20080088523A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US90866907P 2007-03-28 2007-03-28
US60/908,669 2007-03-28
US12/050,797 US8212352B2 (en) 2007-03-28 2008-03-18 Integrated circuit package system with heat sink spacer structures
US12/050,797 2008-03-18

Publications (1)

Publication Number Publication Date
KR20080088523A true KR20080088523A (ko) 2008-10-02

Family

ID=39792804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029216A KR20080088523A (ko) 2007-03-28 2008-03-28 히트싱크 스페이서 구조물들을 갖는 집적회로 패키지시스템

Country Status (4)

Country Link
US (1) US8212352B2 (ko)
KR (1) KR20080088523A (ko)
CN (1) CN101286460B (ko)
TW (1) TWI463613B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140141281A (ko) 2013-05-31 2014-12-10 삼성전자주식회사 반도체 패키지
KR102184989B1 (ko) 2013-09-11 2020-12-01 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN103456699B (zh) * 2013-09-29 2016-03-30 中国兵器工业集团第二一四研究所苏州研发中心 集成电路封装结构及其封装方法
KR102674888B1 (ko) * 2016-08-08 2024-06-14 삼성전자주식회사 인쇄회로기판 조립체

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653167B2 (en) * 2001-09-10 2003-11-25 Sun Microsystems, Inc. Facilitating heat transfer from an integrated circuit package
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US7094966B2 (en) * 2002-10-22 2006-08-22 International Business Machines Corporation Packaging integrated circuits with adhesive posts
US7091586B2 (en) 2003-11-04 2006-08-15 Intel Corporation Detachable on package voltage regulation module
US7119432B2 (en) * 2004-04-07 2006-10-10 Lsi Logic Corporation Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
US7138300B2 (en) * 2004-09-22 2006-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structural design for flip-chip assembly
TW200709457A (en) 2005-08-30 2007-03-01 Taiwan Ic Packaging Corp Package structure of image-sensing device
US7298623B1 (en) * 2006-06-29 2007-11-20 International Business Machines Corporation Organic substrate with integral thermal dissipation channels, and method for producing same

Also Published As

Publication number Publication date
US20080237817A1 (en) 2008-10-02
US8212352B2 (en) 2012-07-03
CN101286460A (zh) 2008-10-15
CN101286460B (zh) 2016-04-13
TW200845330A (en) 2008-11-16
TWI463613B (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
US7989950B2 (en) Integrated circuit packaging system having a cavity
US10340250B2 (en) Stack type sensor package structure
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US8455991B2 (en) Integrated circuit packaging system with warpage control and method of manufacture thereof
US8395254B2 (en) Integrated circuit package system with heatspreader
US7741726B2 (en) Integrated circuit underfill package system
US20030173679A1 (en) Stacked dice standoffs
US20100244024A1 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US7977802B2 (en) Integrated circuit packaging system with stacked die and method of manufacture thereof
KR101863850B1 (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
KR20090066210A (ko) 패키지가 집적된 집적회로 패키지 시스템
US8815650B2 (en) Integrated circuit packaging system with formed under-fill and method of manufacture thereof
US7989941B2 (en) Integrated circuit package system with support structure for die overhang
US8022514B2 (en) Integrated circuit package system with leadfinger support
US8030755B2 (en) Integrated circuit package system with a heat sink
KR20080088523A (ko) 히트싱크 스페이서 구조물들을 갖는 집적회로 패키지시스템
US7274089B2 (en) Integrated circuit package system with adhesive restraint
US20130249073A1 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
US11996346B2 (en) Semiconductor device and manufacturing method thereof
US7521780B2 (en) Integrated circuit package system with heat dissipation enclosure
US20070109750A1 (en) Integrated circuit package system
EP3444844B1 (en) Stack type sensor package structure
US7420265B2 (en) Integrated circuit package system with integrated circuit support

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application