KR20040020048A - 세라믹 전자부품 및 그 제조방법 - Google Patents

세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20040020048A
KR20040020048A KR10-2003-7010333A KR20037010333A KR20040020048A KR 20040020048 A KR20040020048 A KR 20040020048A KR 20037010333 A KR20037010333 A KR 20037010333A KR 20040020048 A KR20040020048 A KR 20040020048A
Authority
KR
South Korea
Prior art keywords
oxide
metal
conductor film
conductor
paste
Prior art date
Application number
KR10-2003-7010333A
Other languages
English (en)
Other versions
KR100525176B1 (ko
Inventor
나가이아츠시
사토미노루
Original Assignee
가부시키가이샤 노리타케 캄파니 리미티드
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 노리타케 캄파니 리미티드, 티디케이가부시기가이샤 filed Critical 가부시키가이샤 노리타케 캄파니 리미티드
Publication of KR20040020048A publication Critical patent/KR20040020048A/ko
Application granted granted Critical
Publication of KR100525176B1 publication Critical patent/KR100525176B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/08—Coating starting from inorganic powder by application of heat or pressure and heat
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B13/00—Oxygen; Ozone; Oxides or hydroxides in general
    • C01B13/02—Preparation of oxygen
    • C01B13/08—Preparation of oxygen from air with the aid of metal oxides, e.g. barium oxide, manganese oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/628—Coating the powders or the macroscopic reinforcing agents
    • C04B35/62802—Powder coating materials
    • C04B35/62805—Oxide ceramics
    • C04B35/62813—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/628—Coating the powders or the macroscopic reinforcing agents
    • C04B35/62802—Powder coating materials
    • C04B35/62805—Oxide ceramics
    • C04B35/62818—Refractory metal oxides
    • C04B35/62823—Zirconium or hafnium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5116—Ag or Au
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C04B41/88—Metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/02—Noble metals
    • B32B2311/08—Silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/40—Metallic constituents or additives not added as binding phase
    • C04B2235/408—Noble metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/408—Noble metals, e.g. palladium, platina or silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Resistors (AREA)

Abstract

본 발명은, 소성 수축성, 접착 강도, 용접 내열성이나 용접 수용성 등이 우수한 표면 도체막(23) 및 측면 도체막(24)을 갖는 세라믹 전자부품(20)을 제공한다.
본 발명의 세라믹 전자부품 제조방법에서는, Ag 베이스의 금속 분말을 주성분으로 함유하고, 이 금속분말의 표면이 Al, Zr, Ti, Y, Ca, Mg 및, Zn으로 이루어지는 군으로부터 선택되는 어느 하나를 구성 요소로 하는 유기계 금속 화합물 또는 금속 산화물에 의해 코팅되어 있는 도체 페이스트를 사용하고, 세라믹 기재(21)에 도체막(23, 24, 25)을 형성한다. 여기서 사용하는 측면 도체막 형성용 페이스트는, (1). 해당 유기계 금속 화합물 또는 금속 산화물의 코팅량이 비교적 적을 것, 및/또는, (2). 부성분으로서 적어도 1종의 무기 산화물 분말을 함유하고 있을 것, 또는 이 무기 산화물 분말의 함유율이 비교적 높을 것 중 어느 하나에 의해 표면 도체막 형성용으로서 사용하는 페이스트와는 서로 다르다.

Description

세라믹 전자부품 및 그 제조방법{CERAMIC ELECTRONIC COMPONENT AND PRODUCTION METHOD THEREFOR}
휴대 전화기와 같은 소형의 다기능인 전자제품에는, 하이브리드 IC, 적층 콘덴서, 멀티칩 모듈과 같은 소형의 정밀한 세라믹 전자부품이 다용되어 있다. 도 9는, 이러한 고기능 세라믹 전자부품의 전형예로서, 이른바 다층 세라믹 회로기판(10)(예를 들면, 휴대 전화기 등에 사용되는 저온 소결형의 칩 안테나 스위치 모듈)의 제작 순서를 개략적으로 나타낸 것이다.
먼저, 닥터 블레이드 등을 사용하여 제작한 시트형상의 세라믹체(그린 시트)(11a)에 페이스트 형상 또는 잉크 형상의 도체 조성물(이하, 이들 형태의 조성물을「도체 페이스트」라고 총칭한다.)을 도포하고, 해당 조성물의 도체 성분으로부터 이루어지는 소정 패턴의 도체막(12e)을 형성한다(도 9의 (a)).
이어서, 복수 매(枚)의 그린시트(1la, 11b, 11c, 11d, 11e)(각종 패턴의 도체막(12b, 12c, 12d, 12e)이 미리 형성된 것을 포함한다)를, 도체막(12b, 12c, 12d, 12e)이 내측에 매설되도록 중합하면서 압착한다(도 9의 (b) 및 (c)). 이로 인해, 소정 패턴의 도체막(이하,「내부 도체막」이라 한다.)을 내층으로 구비한 적층 세라믹 기재(11)를 얻을 수 있다.
다음에, 해당 적층 세라믹 기재(11)의 표면(외면)에 도체 페이스트를 도포하고, 해당 조성물로 이루어지는 소정 패턴의 도체막(13)(이하,「표면 도체막」이라 한다.)을 형성한다. 그 후, 이러한 표면 도체막 및 내부 도체막이 형성된 적층 세라믹 기재(11)를 소정의 온도로 소성 처리하고, 표면 도체막(13) 및 내부 도체막(12b, 12c, 12d, 12e)을 세라믹 기재(11)에 열부착(燒付)한다(도 9의 (d)).
소성 후에, 세라믹 기재(11)의 측면(표면 도체막 형성면에 인접하는 어느 한쪽면(단면)을 말한다. 이하 동.)에 도체 페이스트를 도포하고, 소정 패턴의 도체막(14)(이하,「측면 도체막」이라 한다.)을 형성한다. 그 후, 적층 세라믹 기재(11)를 가열하여 측면 도체막(14)을 열부착한다(도 9의 (e)). 열부착된 표면 도체막(13) 및 측면 도체막(14)에는, 통상, 이른바 땜납용해(땜납에의 용해:leaching)를 방지하기 위한 니켈(Ni)도금 및 땜납 수용성(땜납과의 부착상태)을 부여하기 위한 주석(Sn)도금이 행해진다(도 9의 (f)).
그리고, 해당 도금처리된 적층 세라믹 기재(11)의 표면에, 소정의 소자류(15)를 마운트 한다. 이 일련의 공정에 의해, 다층 세라믹 회로기판(칩 모듈)(10)을 얻을 수 있다(도 9의 (g)). 그리하여, 다른 전자부품(2, 3,4)과 함께 마더보드(5)에 장착되고, 다시 고차원의 전자부품(1)이 조립된다(도 9의 (h)).
상술한 회로기판(칩 모듈)(10) 등의 세라믹 전자부품에 도체막을 형성하는 도체 페이스트로서, 은(Ag) 또는 Ag 주체의 합금을 도체 금속 분말로서 함유하는 도체 조성물(이하, 단순히「Ag 페이스트」라고 하는 경우가 있다.)이 널리 이용되고 있다. Ag는 금(Au), 백금(Pt), 팔라듐(Pd) 등과 비교하여 저가이며, 또한 전기적 저항도도 낮기 때문에, 각종 전자부품에 도체막을 형성하는데 유용하다. 예를 들면, 특개평 8-181514호 공보에는, Ag 페이스트를 내부 도체막(내부 전극) 및 표면 도체막(외부 전극)의 형성에 사용하는 것을 특징으로 하는 고주파용 세라믹 전자부품의 제조방법이 기재되어 있다.
최근, 종래의 것보다도 우수한 물성을 갖는 Ag 페이스트의 개발이 활발하다. 예를 들면 특개평 11-163487호 공보(일본국 특허 제3150932호)에는, 세라믹 그린시트와 동시에 소성한 경우라도 이른바 휨이 적은 도체막을 형성할 수 있는 Ag 페이스트가 기재되어 있다. 또, 특개 2001-23438호 공보에는, 세라믹 기재에 대한 접착 강도를 향상시킨 Ag 페이스트가 기재되어 있다.
또, 특개평 11-111052호 공보에는, 용접 수용성 등이 양호한 Ag 페이스트가 기재되어 있다. 또, 특개2000-265202호 공보에는, 소성시의 열 수축률이 작은 도체막을 형성할 수 있는 도체 페이스트 및 이 페이스트의 주성분인 Ag 분말 조제법이 기재되어 있다. 또, 특개평 9-194668호 공보에는, 납땜할 때의 고열에 의해「땜납용해(leaching: 전형적으로는 도체막에 함유된 Ag의 땜납에의 용해)」의 발생 또는 진행을 억제할 수 있는(즉, 땜납 내열성(resistance to soldering heat)이 높다) Ag 페이스트가 기재되어 있다. 또, 특개평 8-7644호 공보에는, 세라믹 기판으로부터 박리하기 어려운 치밀한 도체막을 형성할 수 있는 Ag 페이스트가 기재되어 있다.
상기 공보에 기재된 Ag 페이스트는, 도체막 형성 용도의 Ag 페이스트에 요망되는 일반적인 물성의 몇 가지를 향상시킨 것이기는 하나, 도 9에 나타내는 바와 같은 세라믹 전자부품의 표면 도체막과 측면 도체막 각각에 개별 구체적으로 착안하여 개발된 것은 아니다.
이 때문에, 종래의 Ag 페이스트를 창의적인 연구 없이 그대로 사용한 경우에는, 세라믹 기재와 동시에 소성되는 표면 도체막에 대해 특히 요구되는 품질향상(예를 들면, 접착강도의 향상, 과대한 소성 수축 응력의 방지)과, 이러한 소성 후에 도포되고 그 후에 열부착되는 측면 도체막에 대해 특히 요구되는 품질향상(예를 들면, 땜납 용해의 억제, 땜납 내열성의 향상)을, 함께 고차원으로 실현시키는 것은 곤란하였다. 또, 하나의 베이스로 되는 Ag 페이스트를 적절히 조성 변경(주성분인 금속 분말의 함유비율의 변경이나 부성분으로서 첨가하는 물질의 선택 등)하면서 표면 도체막 형성 용도와 측면 도체막 형성 용도로 구분하여 사용하는 연구도 충분하지 않았다.
본 발명은 세라믹 기판 등의 세라믹 기재 상에 도체막(film conductors)을 형성하는 용도로 사용되는 페이스트 형상 또는 잉크 형상으로 조제된 도체 조성물에 관한 것이다. 또, 본 발명은 해당 도체 조성물을 사용하여 제조되는 적층 세라믹 콘덴서 그 밖의 세라믹 전자부품 및 그 제조방법에 관한 것이다.
도 1은 적층 타입의 세라믹 회로기판의 전형적인 외관을 모식적으로 나타내는 사시도이다.
도 2는 도 1에 있어서의 Ⅱ-Ⅱ선 단면도이다.
도 3a는, 종래의 Ag 페이스트를 도포한 세라믹 기판 표면의 고온 소성처리 후의 상태를 나타내는 사진이며, 도 3b는 본 발명에 관련되는 Ag 페이스트를 도포한 세라믹 기판 표면의 고온 소성 처리 후의 상태를 나타내는 사진이다.
도 4는 도체막이 형성된 실시예 1 및 비교예 1∼2에 관련되는 세라믹 회로기판을 용융 상태의 땜납에 침지한 후의 해당 세라믹 기판 표면(도체막)의 상태를 나타내는 사진이다.
도 5는 실시예 2∼6에 관련되는 각 도체막의 세라믹 기재에 대한 접착 강도를 나타내는 그래프이다.
도 6은 실시예 7∼11 및 비교예 4에 관련되는 각 고주파용 칩 모듈의 측면 도체막(단자 전극)의 세라믹 기재에 대하는 접착 강도를 나타내는 그래프이다.
도 7은 일 시험예에 있어서의 유기 금속염의 코팅량 및/또는 소성 온도와 소성 수축률과의 관계를 나타내는 그래프이다.
도 8은 일 시험예에 있어서의 무기 산화물 분말의 종류 및 첨가량과 접착 강도(인장 강도)와의 관계를 나타내는 그래프이다.
도 9는 일반적인 다층 세라믹 전자부품의 제작 순서를 모식적으로 나타내는 흐름도이며, (a)는 복수의 세라믹 시트에의 도체막(내면 도체막)의 형성 공정을 나타내며, (b)와 (c)는 이들 세라믹 시트의 적층 공정 및 압착 공정을 나타내며, (d)는 표면 도체막 형성 공정을 나타내며, (e)는 측면 도체막 형성 공정을 나타내며, (f)는 도금처리 공정을 나타내며, (g)는 전자 소자류의 마운트 공정을 나타내고, (h)는 상기와 같이 제작된 세라믹 전자부품의 마더보드에의 장착 공정을 나타낸다.
본 발명은, 세라믹 기재에의 도포 시기 및 소성 시기가 다른 이러한 2종류의 도체막(즉, 표면 도체막과 측면 도체막)에 대해 각각 요구되는 품질의 향상을 실현할 수 있는 몇 가지의 Ag 페이스트, 및, 이러한 품질향상을 실현하기 위한 Ag 페이스트의 사용 방법(조성이 다른 개개의 페이스트의 분리 사용을 포함한다)을 제공하는 것을 목적의 하나로 한다.
또, 본 발명은, 이러한 Ag 페이스트를 표면 도체막(즉, 외부 도체층) 및 측면 도체막(즉, 단부 도체층)의 형성에 사용하며, 전기적 특성 및/또는 기계적 특성의 향상을 실현한 세라믹 전자부품(전형적으로는, 적층 세라믹 콘덴서(MLCC) 그 밖의 적층 타입의 세라믹 회로기판) 및 이 전자부품의 제조방법을 제공하는 것을 목적의 하나로 한다.
본 발명에 의해, 개량이 가해진 페이스트 형상 또는 잉크 형상의 Ag 베이스의 도체 조성물(Ag 페이스트)이 제공되고, 그것들을 사용함으로써 이하의 세라믹 전자부품 제조방법이 제공된다.
본 발명에 의해 제공되는 하나의 제조 방법은, 세라믹 기재와, 그 기재의 표면에 형성된 표면 도체막(전형적으로는 후막 도체)과, 그 표면에 인접하는 면에 형성된 측면 도체막(전형적으로는 후막 도체)을 구비하는 세라믹 전자부품을 제조하는 방법이다.
본 발명의 제조방법은, Ag 또는 Ag 주체의 합금으로부터 실질적으로 구성된 금속 분말(이들을 총칭하여「Ag 페이스 금속 분말」이라 한다.)과, 이 금속 분말을 분산시키는 유기 매질을 포함하는 도체 조성물(페이스트 또는 잉크)로서, 해당 Ag 페이스 금속 분말의 표면이 알루미늄(Al), 지르코늄(Zr), 티탄(Ti), 이트륨(Y), 칼슘(Ca), 마그네슘(Mg) 및 아연(Zn)으로 이루어지는 군으로부터 선택되는 어느 하나를 구성 요소로 하는 유기계 금속화합물(즉, 각종 금속을 함유하는 유기 화합물에 관한 것이며, 특히 탄소-금속결합의 유무를 묻지 않는다. 이하 동.) 또는 금속산화물에 의해 코팅되어 있는 도체 조성물(Ag 페이스트)을 사용하여 표면 도체막 및 측면 도체막을 형성하는 것을 특징으로 하는 제조방법이다.
또한, 본 명세서에 있어서「세라믹 전자부품」이란, 세라믹제의 기재(베이스)를 갖는 전자부품 일반을 말하여, 전형적으로는 세라믹 회로기판(배선기판)이 여러 개 적층화된 것(적층 기판)을 말한다. 따라서, 하이브리드IC, 멀티 칩 모듈류 및 그들을 구성하는 세라믹 회로기판, 또는 세라믹 콘덴서(전형적으로는, 적층 세라믹 콘덴서) 등은, 본 명세서에서 정의되는「세라믹 전자부품」에 포함되는 전형예이다.
이 제조방법에 의하면, 이들 2종의 도체막(기능적인 관점으로부터 전극 또는 배선이라고 호칭될 수 있는 도체층을 포함한다. 이하 동.)에 대해 요구되는 품질의 향상, 예를 들면 세라믹 기재와의 접착 강도의 향상, 땜납 내열성 및 땜납 누출성의 향상, 또는 소성시에 있어서의 과대한 소성 수축의 발생의 방지(특히, 세라믹 그린재와 동시 소성되는 표면 도체막 형성시에 문제가 된다)를 도모할 수 있다.
유기계 금속화합물 또는 그 금속의 산화물의 코팅량은, 해당 금속산화물 환산(즉, 유기계 금속화합물을 소성했을 때에 얻어지는 금속산화물(예를 들면, Al2O3나 Zr02)로 환산한 경우의 중량)으로 Ag 베이스 금속 분말의 0.01∼2.0 wt%에 상당하는 양의 Ag 페이스트를 사용하는 것이 본 발명의 제조방법을 실시하는데 있어서 바람직하며, 해당 Ag 베이스 금속 분말의 평균 입경은 2.0㎛ 이하인　Ag 페이스트를 사용하는 것이 바람직하다.
또, 유기계 금속화합물로서 Al, Zr, Ti, Y, Ca, Mg 및 Zn으로부터 이루어지는 군으로부터 선택되는 어느 하나를 구성 요소로 하는 유기산 금속염, 금속 알콕시드 또는 킬레이트 화합물에 의해 Ag 베이스 금속 분말이 코팅되어 있는 Ag 페이스트, 또는 그와 같은 유기계 금속화합물이 가열 처리되어 얻어지는 금속산화물에 의해 Ag 베이스 금속 분말이 코팅되어 있는 Ag 페이스트를 사용하는 것이 특히 바람직하다.
본 발명의 제조방법의 바람직한 한 형태에서는, 조성이 서로 다른 ２개의 도체 조성물(Ag 페이스트)을 사용하여 상기 2종의 도체막을 각각 형성한다. 즉, 이 제조방법에서는 (a) 세라믹 기재에 제1의 도체 조성물을 사용하여 표면 도체막을 형성하는 공정과, (b) 세라믹 기재에 제2의 도체 조성물을 사용하여 측면 도체막을 형성하는 공정을 포함한다.
여기서 사용하는 제1의 도체 조성물 및 제2의 도체조성물은, Ag 또는 Ag 주체의 합금으로부터 실질적으로 구성된 Ag 베이스 금속 분말을 주성분으로 함유하고 있고, 그 Ag 베이스 금속 분말의 표면은 Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나를 구성 요소로 하는 유기계 금속화합물 또는 금속산화물에 의해 코팅되어 있다.
그리하여, 그 제2의 도체 조성물은, 제1의 도체 조성물과 비교하여, (1) 이 유기계 금속화합물 또는 금속산화물의 코팅량이 적을 것, 및 (2) 부성분으로서 제1의 도체 조성물에는 함유되지 않는 적어도 1종의 무기 산화물 분말을 함유할 것, 또는 제1의 도체 조성물에도 함유되는 무기 산화물 분말의 함유율이 높을 것, 의적어도 어느 하나를 특징으로 한다.
이 제조방법에서는, 조성상의 차이점으로 상기 (1) 및/또는 (2)를 갖는 ２개의 Ag 페이스트를 표면 도체막 형성용(제1의 도체 조성물)과 측면 도체막 형성용(제2의 도체 조성물)으로 구분하여 이용한다. 이것에 의해, 표면 도체막에 요구되는 품질 향상(예를 들면, 소성시에 있어서의 과대한 수축을 방지하여 세라믹 기재와의 접착 강도를 향상시키는 것)과, 측면 도체막에 요구되는 품질 향상(예를 들면, 도금처리를 가함이 없이 땜납 내열성을 향상시키는 것)을 높은 레벨로 양립시킬 수 있다.
특히, 상기 무기 산화물 분말을 구성하는 산화물은, 산화 동, 산화 납, 산화 비스무트, 산화 망간, 산화 코발트, 산화 마그네슘, 산화 탄타륨, 산화 니오븀 및 산화 텅스텐으로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다. 또한, 산화 납은 무기 산화물 분말로서 임의로 첨가할 수 있으나, Ag 페이스트를 제조하기 위한 필수 성분은 아니다. 따라서, 본 발명의 제조방법에 의해, 전형적으로는 무연(Pb 무함유)의 세라믹 전자 부품을 제공할 수 있다.
또, 상기 2종의 도체막의 품질 향상을 동시에 높은 레벨로 양립시킨다고 하는 관점으로부터, 제1의 도체 조성물은 제2의 도체 조성물에 함유되는 무기 산화물 분말을 실질적으로 함유하고 있지 않는 것(즉, 해당 무기 산화물 분말의 함유의 유무에 의해 제1의 도체 조성물과 제2의 도체 조성물이 서로 다르다)이 특히 바람직하다.
또, 제2의 도체 조성물에 있어서의 Ag 베이스 금속 분말의 함유율은, 제1의도체 조성물에 있어서의 Ag 베이스 금속 분말의 함유율보다도 낮은 것이 바람직하다. 또, 제2의 도체 조성물에 함유되는 Ag 베이스 금속 분말의 평균 입경은 제1의 도체 조성물에 함유되는 Ag 베이스 금속 분말의 평균 입경보다도 작은 것이 바람직하다.
표면 도체막과 측면 도체막의 순서로 형성이 되지만, 상술한 도 9에서 나타낸 것처럼, 먼저 상기 (a) 공정에 있어서 소성되지 않은 세라믹 기재의 표면에 제1의 도체 조성물(페이스트)을 부착시키는 처리와, 해당 조성물이 부착된 세라믹 기재를 소성하는 처리(동시 소성)가 행해지고, 이어서 상기 (b) 공정에 있어서 그 소성 처리가 행해진 후의 세라믹 기재의 측면(단면)에 제2의 도체 조성물을 부착시키는 처리와, 해당 조성물이 부착된 세라믹 기재를 소성하는 처리가 행해지도록 하는 것이 바람직하다. 이 순서로 각 도체막이 형성되면, 본 발명에 관련되는 Ag 페이스트를 이용함으로써, 표면 도체막 및 측면 도체막에 대해 각각 요구되는 품질향상을 동시에 높은 레벨로 실현할 수 있다.
또, 본 발명의 다른 측면으로서, 상술한 본 발명의 제조방법에 의해 제조할 수 있는 세라믹 전자부품이 제공된다.
본 발명에 의해 제공되는 세라믹 전자부품의 하나는, 표면 도체막 및 측면도체막이 Ag 또는 Ag 주체의 합금으로부터 실질적으로 구성된 금속과, 그 금속을 코팅하는 Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나를 구성요소로 하는 금속산화물을 포함한다. 그리고, 그 측면 도체막은 표면 도체막과 비교하여, (1) 이 금속산화물의 함유율이 적을 것, 및/ 또는 (2) 이 코팅에관련되는 금속산화물과는 다른 적어도 1종의 무기 산화물로서 표면 도체막에는 함유되지 않는 무기 산화물을 함유할 것, 또는 표면 도체막에도 함유되는 그와 같은 무기 산화물의 함유율이 높은 것을 특징으로 한다.
그와 같은 무기 산화물로서는, 예를 들면 산화 동, 산화 납, 산화 비스무트, 산화 망간, 산화 코발트, 산화 마그네슘, 산화 탄타륨, 산화 니오븀 및 산화 텅스텐으로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 들 수 있다.
또, 본 발명의 다른 측면으로서, 상술한 본 발명에 관련되는 세라믹 전자 부품 제조방법에 사용될 수 있는 도체 조성물(Ag 페이스트)이 제공될 수 있다. 예를 들면, 서로 조성이 다른 표면 도체막 형성용 Ag 페이스트 및 측면 도체막 형성용 Ag 페이스트가 제공된다.
본 발명의 실시에 사용되는 Ag 페이스트는, Ag 베이스 금속 분말을 주성분으로 하는 것을 특징으로 하는 도체막(전극, 배선 등) 형성용 페이스트이며, 상기 목적을 달성할 수 있는 한 다른 부성분의 내용이나 조성에 특별히 제한은 없다.
Ag 베이스 금속 분말은, Ag 또는 Ag 주체의 합금(예를 들면, Ag-Au 합금, Ag-Pd 합금)으로 이루어지는 미립자로 구성된다. 이러한 Ag 베이스의 미립자로는,도전성 부여의 관점으로부터, Ag 단일 물질 또는 비저항치(2 단자법)가 대개 1.8∼5.0 ×10-6Ω·cm(바람직하게는, 1.9∼3.0 ×10-6Ω·cm, 예를 들면 2.2 ×10-6Ω·cm)의 합금으로 이루어지는 것이 적당하다.
또, 특별히 한정하는 것은 아니나, 치밀한 구조의 소성막(燒成膜)을 형성한다고 하는 관점으로부터는, 평균 입경이 2.0㎛ 이하(바람직하게는, 0.3∼1.0㎛)의 미립자가 바람직하다. 또, 그와 같은 비교적 미소한 평균 입경을 가지며 또한 입경 10㎛ 이상(특히, 바람직하게는 입경 5㎛ 이상)의 입자를 실질적으로 함유하지 않은 것과 같은, 입자 분포가 비교적 좁은 Ag 베이스 금속 분말이 특히 바람직하다.
또한, 특별히 한정하는 것은 아니나, 세라믹 기재로서 알루미나 등의 산화물 세라믹스제를 사용하고, 또한, 제1의 도체 페이스트(이하「표면 도체막 형성용 Ag 페이스트」라 한다.)와 제2의 도체 페이스트(이하「측면 도체막 형성용 Ag 페이스트」라 한다.)를 사용하는 경우에는, 표면 도체막 형성용 Ag 페이스트에 함유되는 Ag 베이스 금속 분말보다도 측면 도체 형성용 Ag 페이스트에 함유되는 Ag 베이스 금속 분말의 입경을 작게 하는 것이 바람직하다.
예를 들면, 표면 도체막 형성용 Ag 페이스트에 함유되는 Ag 베이스 금속 분말의 평균 입경을 0.5㎛ 이상(전형적으로는, 0.5㎛ 이상∼ 2.0㎛ 미만)으로 하는 경우에는, 측면 도체막 형성용 Ag 페이스트에 함유되는 Ag 베이스 금속 분말의 평균 입경을 0.5㎛ 미만(전형적으로는, 0.3㎛ 이상∼ 0.5㎛ 미만)으로 하면 된다. 이로 인해, 통상의 표면 도체 및 측면 도체보다도 저항이 낮고, 치밀한 표면 도체(외부 도체층) 및 측면 도체(단부 도체층)를 형성할 수 있다.
또한, 이러한 Ag 베이스 금속 분말 자체는, 종래 공지의 제조방법에 의해 제조된 것도 무방하며, 특별한 제조수단을 요구하는 것은 아니다. 예를 들면, 주지의 환원 석출법, 기상(氣相) 반응법, 가스 환원법 등에 의해 제조된 Ag 단일 물질의 분말을 매우 적합하게 사용할 수 있다.
다음으로, Ag 베이스 금속 분말을 코팅하는 재료에 대해 설명한다. Ag 베이스 금속 분말의 코팅에 사용하는 유기계 금속화합물로는, 최종적(소성 후)으로 Ag 베이스 금속 분말의 표면에 본 발명의 목적의 실현에 맞는 금속(금속산화물 또는 그 환원물을 포함한다)의 피막(즉, 해당 표면을 피복하는 부착물)을 형성하여 얻는 것이면 특히 제한은 없으나, Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나의 원소를 구성원소로 하는 유기산 금속염, 금속 알콕시드 또는 킬레이트 화합물이 매우 적합하게 사용된다.
예를 들면, 매우 적합한 금속 알콕시드로서는, 테트라 프로폭시 티탄(Ti(OC3H7)4) 등의 티탄(Ⅳ)알콕시드, 알루미늄 에톡시드(Al(OC2H5)3), 알루미늄 t-부톡시드(Al(OC(CH3)3)3), 아세트알콕시 알루미늄 디이소프로필레이트, 아세트알콕시 알루미늄 에틸아세트 아세테이트, 아세트알콕시 알루미늄 아세틸아세트네이트 등의 알루미늄 알콕시드, 지르코늄에톡시드, 지르코늄부톡시드 등의 지르코늄알콕시드 외, Zn, Mg, Ca 등을 중심 금속원자(이온)로 하는 각종의 다핵 알콜라이트 착체를 들 수 있다.
또, 매우 적합한 킬레이트 화합물로는, Zn, Mg, Ca 등을 중심 금속원자(이온)로 하는 에틸렌디아민(en) 착체, 에틸렌디아민 테트라아세테이트(edta) 착체 등을 들 수 있다. 혹은, Ti, Zn, Mg 등의 금속(이온)과 킬레이트를 형성한 이른바 킬레이트 수지도, 본 발명에 관련되는 유기계 금속화합물(킬레이트 화합물)로서 매우 적합하다.
또, Ag 베이스 금속 분말의 코팅에 사용하는 유기계 금속화합물로서 다른 매우 적합한 것은 Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 하나의 원소를 구성금속 원소로 하는 유기산 금속염이다. 특히 A1 또는 Zr을 주구성 금속원소로 하는 유기산 금속염이 매우 적합하다.
특히 매우 적합한 유기산 금속염은, 상기 열거한 원소를 주구성 금속원소로 하는 카르본산 염이다. 예를 들면, Al, Ca, Ti, Y 또는 Zr과 각종 지방산(예를 들면, 나프텐산, 옥틸산, 에틸헥산산), 아비에틴산, 나프트에산 등의 유기산과의 화합물을 들 수 있다. 특히, 매우 적합한 유기산 금속염은, A1 또는 Zr과 카르본산(특히 지방산)과의 화합물이다.
이와 같은 유기계 금속화합물로 코팅된 Ag 베이스 금속 분말을 열처리(전형적으로는, 350∼700℃)하면 해당 유기계 금속화합물의 산화물인　금속산화물(알루미나, 지르코니아 등)의 피막이 Ag 베이스 금속 분말(미립자)의 표면에 형성된다. 또는, 세라믹 기재와 함께 코팅 Ag 베이스 금속 분말을 소성함으로써, 이들 금속산화물이 생성될 수 있다. 따라서, 유기계 금속화합물로 코팅된 Ag 베이스 금속 분말(즉 그것을 함유하는 페이스트)을 세라믹 기재에 부착시키기 전에 미리 열처리해 두는 것은, 필수적인 처리는 아니다.
혹은, 유기계 금속 화합물에 대신하여, 각종의 산화물 졸(전형적으로는, 알루미나 졸, 지르코니아 졸 등)을 본 발명의 Ag 베이스 금속 분말의 코팅재료로서 사용해도 된다. 이 경우에는, Ag 베이스 금속 분말의 표면은, 알루미나, 지르코니아 등의 금속화합물(산화물)로 직접 코팅되게 된다.
그리하여, 상기와 같은 조성의 유기계 금속화합물 또는 그 금속의 산화물에 의해 코팅된 Ag 베이스 금속 분말에 의해 형성된 도체막(도체층)은, 소성 후(유기계 금속화합물을 코팅한 경우는 그 금속의 산화물이 생긴 후)에 있어서, 특히 높은 땜납 내열성이나 접착 강도를 실현한다. 따라서, 본 발명에 관련되는 Ag 페이스트를 사용하면, Pd 등의 고가인 귀금속을 대량으로 사용하지 않고 또한 번잡한 도금처리를 행함이 없이, 실용상 충분한 레벨의 땜납 내열성이나 접착 강도를 갖는 도체막(표면 도체막, 측면 도체막, 또는 내부 도체막)을 세라믹 기재에 형성할 수 있다.
다음에, Ag 베이스 금속 분말 표면에의 유기계 금속화합물 또는 그 금속산화물의 코팅방법에 대해 설명한다.
본 발명의 제조방법을 실시함에 있어서는, Ag 베이스 금속 분말의 표면에 골고루 거의 균등하게 유기계 금속화합물 또는 그 금속산화물이 코팅되는 것이 바람직하나, 그 코팅방법에 특별한 제한은 없다. 예를 들면, 종래 알려져 있는 금속입자에의 유기물 코팅방법을 그대로 적용할 수 있다. 일례를 들면, 먼저, 톨루엔, 크실렌, 각종 알코올 등의 적당한 유기용제에 원하는 유기계 금속 화합물을 용해 또는 분산한다. 이어서, 얻어진 용액 또는 분산액(졸)에 Ag 베이스 금속 분말을 첨가하고, 분산 또는 현탁한다. 이 현탁액을 소정시간 정치(靜置) 또는 교반함으로써, 해당 현탁액 중의 Ag 베이스 금속 분말의 표면을 목적의 유기계 금속 화합물로 코팅할 수 있다.
이 때, 특별히 한정하는 것은 아니나, 바람직하게는 유기계 금속 화합물 또는 그 금속 산화물의 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.01∼2.0wt% (전형적으로는, 0.0125∼1.0wt%)에 상당하는 양으로 되도록 소망하는 화합물을 Ag 베이스 금속 분말에 코팅한다. 이러한 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.01wt%에 상당하는 양보다도 너무 적은 경우에는, 코팅의 효과가 희박하며, 본 발명에 관한 상기 목적을 달성하기 어렵다.
다른 한편, 이들 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 2.0∼3.0wt%에 상당하는 양보다도 과도하게 많은 경우에는, Ag 베이스 금속 분말 본래의 전기적 특성 등의 여러 기능이 손상될 우려가 있기 때문에 바람직하지 않다.
특히, 표면 도체막 형성용 Ag 페이스트에서는, 이러한 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.025∼2.0wt%에 상당하는 양인 것이 바람직하다. 소성후의 코팅 물질이 알루미나인 경우, 즉 Al을 구성원소로 하는 유기산 금속염, 금속 알콕시드, 킬레이트 화합물 등의 유기계 금속 화합물 또는 알루미나(산화 알루미늄) 그 자체로 Ag 베이스 금속 분말을 코팅하는 경우, 그 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.1∼2.0wt%에 상당하는 양(예를 들면, 0.2∼1.0wt%)인 것이 특히 바람직하다.
또, 표면 도체막 형성용 Ag 페이스트로서 소성후의 코팅 물질이 지르코니아인 경우, 즉 Zr을 구성원소로 하는 유기산 금속염, 금속 알콕시드, 킬레이트 화합물 등의 유기계 금속화합물 또는 지르코니아(산화 지르코늄) 그 자체로 Ag 베이스 금속 분말을 코팅하는 경우, 그 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.025∼1.0wt%에 상당하는 양(예를 들면, 0.025∼0.5wt%)인 것이 특히 바람직하다.
이러한 코팅량의 Ag 페이스트는, 소성시에 과도한 수축이 일어나기 어렵고, 세라믹 기재(알루미나, 지르코니아 등)와 도체막과의 사이에 과대한 소성 수축률 차가 생기는 것을 방지할 수 있다. 이 때문에, 접착 특성이 우수하고, 박리나 크랙 등의 현저한 구조결함이 없는 세라믹 전자부품을 제조할 수 있다. 이러한 Ag 페이스트는, 내부 도체막 형성 용도로도 매우 적합하게 사용할 수 있다.
또, 특별히 한정하지는 않으나, 측면 도체막 형성용 Ag 페이스트로는, 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.01∼1.0wt%에 상당하는 양인 것이 바람직하다. 소성후의 코팅 물질이 알루미나인 경우, 즉 A1을 구성원소로 하는 유기산 금속염, 금속 알콕시드, 킬레이트 화합물 등의 유기계 금속화합물 또는 알루미나(산화 알루미늄) 그 자체로 Ag 베이스 금속 분말을 코팅하는 경우, 그 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.01∼1.0wt%에 상당하는 양(예를 들면, 0.0125∼0.1wt%)인 것이 특히 바람직하다.
또, 측면 도체막 형성용 Ag 페이스트로서 소성후의 코팅 물질이 지르코니아인 경우, 즉 Zr을 구성원소로 하는 유기산 금속염, 금속 알콕시드, 킬레이트 화합물 등의 유기계 금속 화합물 또는 지르코니아(산화 지르코늄) 그 자체로 Ag 베이스 금속 분말을 코팅하는 경우, 그 코팅량이 산화물 환산으로 Ag 베이스 금속 분말의 0.025∼1.0wt%에 상당하는 양(예를 들면, 0.025∼0.5wt%)인 것이 특히 바람직하다.
다음에, Ag 페이스트에 포함시킬 수 있는 부성분으로서 매우 적합한 것에 대해 설명한다. 주요한 부성분으로서, 상기 금속 분말을 분산시켜 두는 유기 매질(비히클: vehicle)을 들 수 있다. 본 발명의 실시에 있어서는, 이러한 유기 비히클은 금속 분말을 분산시켜 두는 것이면 되고, 종래의 도체 페이스트에 사용되는 것을 특별히 제한 없이 사용할 수 있다. 예를 들면, 에틸 셀룰로스 등의 셀룰로스계 고분자, 에틸렌 글리콜 및 디에틸렌 글리콜 유도체, 톨루엔, 크실렌, 미네랄 스피리트, 부틸 카르비톨, 타피네올 등의 고 비등점 유기용매를 들 수 있다.
또, Ag 페이스트에는, 해당 페이스트 본래의 도전성(저 저항률), 땜납 수용성, 땜납 내열성, 접착 강도 등을 현저하게 손상하지 않는 한 각종 무기 첨가제를 부성분으로서 함유시킬 수 있다. 예를 들면, 이러한 무기 첨가제로서는, 무기 산화물 분말, 각종 필러(filler) 등을 들 수 있다.
특히, 무기 산화물 분말은, 세라믹 기재와 도체막과의 사이의 접착 강도의 향상에 기여한다. 또, 도체막의 소성시에 과대한 소성 수축이 생기는 것을 방지할 수 있다. 이 때문에, 제조 목적으로 하는 세라믹 전자부품의 정밀도나 기계적 강도를 실용상 높은 레벨로 유지하는 것에 기여할 수 있다. 그와 같은 무기 산화물로서, 산화 동, 산화 납, 산화 비스무트, 산화 망간, 산화 코발트, 산화 마그네슘, 산화 탄타륨, 산화 니오븀, 산화 텅스텐 등의 금속산화물 분말이 특히 바람직하다.
이 중에서도 산화 동, 산화 납연, 산화 비스무트가 특히 매우 적합한 산화물이다. 그 중에서도 산화 비스무트는, Ag 베이스 금속 분말의 소결을 촉진하는 동시에, Ag 페이스트의 점도를 저하시켜서 세라믹 기재(알루미나 등)와의 수용성을 향상시킬 수 있기 때문에, 특히 매우 적합한 무기 산화물이다. 또, 산화 동은 기판과의 밀착성을 향상시킬 수 있다.
이들 금속 산화물 분말을 부성분으로서 첨가하는 경우에는, 페이스트의 충전율이나 분산성을 적절화한다고 하는 관점으로부터, 평균 입경(전형적으로는, 광 산란법 또는 BET법에 의거하는 측정치)이 5㎛ 이하(전형적으로는, 0.1∼5㎛, 예를 들면 1∼5㎛, 1㎛ 이하인 것도 바람직하다)의 분말이 바람직하다. 또, 비표면적(BET법 등에 의거하는 값)에 대해서는, 적어도 0.5㎡/g인 분체(粉體)가 바람직하고, 1.0㎡/g 이상(전형적으로는, 1.0∼2.0㎡/g 정도이나, 더욱 바람직하게는 2.0∼100㎡/g)인 분체가 특히 바람직하다.
또, 상기 금속 산화물 분말 외에, Ag 페이스트의 부성분으로서 바람직한 무기 산화물 분말로서, 각종 산화물 유리분말을 들 수 있다. 산화물 유리 분말은, 세라믹 기재 상에 부착한 페이스트 성분을 안정적으로 열부착시키는 것(즉, 접착강도의 향상)에 기여하는 무기성분(무기 결합재)으로 될 수 있다.
후술하는 소성 온도와의 관계로부터, 연화점이 대략 800℃ 이하의 것이 바람직하다. 그와 같은 유리 분말로서, 납계, 아연계 및 붕규산계 유리를 들 수 있고, 전형적으로는 PbO-SiO2-B2O3계 유리, PbO-SiO2-B2O3-Al2O3계 유리, ZnO-SiO2계 유리,ZnO-B2O3-SiO2계 유리, Bi2O3-SiO2계 유리 및 Bi2O3-B3O3-SiO2계 유리로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 유리 분말을 사용하는 것이 적당하다. 또, 사용하는 유리 분말로서는, 그 비표면적(BET법 등에 근거하는 값)이 대략 0.5∼50㎡/g인 것이 바람직하고, 평균 입경(전형적으로는, 광 산란법 또는 BET법에 근거하는 측정치)이 2㎛ 이하(예를 들면, 0.1∼2㎛, 특히 1㎛ 정도 또는 그 이하, 예를 들면 0.1∼1㎛)의 것이 특히 매우 적합하다.
또, Ag 페이스트에는, 해당 페이스트 본래의 도전성(저 저항률), 땜납 수용성, 땜납 내열성, 접착 강도 등을 현저하게 손상시키지 않는 한 각종 유기 첨가제를 부성분으로서 함유시킬 수 있다. 예를 들면, 이러한 유기 첨가제로서는, 각종 유기 바인더, 세라믹 기재와의 밀착성 향상을 목적으로 한 실리콘 계, 티타네이트계 및 알루미늄계 등의 각종 커플링제 등을 들 수 있다.
유기 바인더로서는, 예를 들면, 아크릴 수지, 에폭시 수지, 페놀수지, 알키드 수지, 셀룰로스계 고분자, 폴리비닐 알코올 등을 베이스로 하는 것을 들 수 있다. 본 발명의 도체 페이스트에 양호한 점성 및 도막(기재에 대한 부착막) 형성기능을 부여할 수 있는 것이 매우 적합하다. 또, 본 발명의 도체 페이스트에 광 경화성(감광성)을 부여하고 싶은 경우에는, 각종의 광 중합성 화합물 및 광 중합 개시제를 적절히 첨가해도 된다.
상기 외에도 Ag 페이스트에는, 필요에 따라 계면활성제, 소포제, 가소제, 증점제(增粘劑), 산화 방지제, 분산제, 중합 금지제 등을 적절히 첨가할 수 있다. 이들 첨가제는, 종래의 도체 페이스트의 조제에 사용될 수 있는 것이면 되며, 상세한 설명은 생략한다.
다음에, 도체 조성물(Ag 페이스트)의 조제에 대해 설명한다. 이 Ag 페이스트는, 상술한 바와 같이 유기계 금속 화합물 또는 그 금속 산화물로 코팅된 Ag 베이스 금속 분말(전형적으로는, Ag 단일 물질)과 유기 매질(비히클)을 혼화함으로써 용이하게 조제할 수 있다. 이 때, 필요에 따라 상술한 바와 같은 첨가제를 첨가·혼합하면 된다. 예를 들면, 3개 롤 밀(roll mill) 그 밖의 혼련기(混練機)를 사용하여, Ag 베이스 금속 분말 및 각종 첨가제를 유기 비히클과 함께 소정의 배합비로 직접 혼합하고, 서로 섞어 반죽한다.
특별히 한정하는 것은 아니나, 바람직하게는 1종 또는 2종 이상의 유기계 금속화합물 또는 그 금속 산화물로 코팅된 Ag 베이스 금속 분말의 함유율이 도체 조성물(페이스트) 전체의 60∼95wt%로 되도록 각 재료를 혼련하는 것이 좋고, 표면 도체막 형성용 Ag 페이스트에서는 이러한 함유율이 60∼80wt%(매우 적합하게는, 65∼75wt%)로 되도록 혼련하는 것이 바람직하다. 다른 한편, 측면 도체막 형성용 Ag 페이스트에서는 이러한 함유율이 75∼95wt%(매우 적합하게는, 80∼90wt%)로 되도록 혼련하는 것이 바람직하다.
또한, 페이스트 조제에 사용되는 유기 비히클의 첨가량은, 페이스트 전체의 거의 1∼40wt%로 되는 양이 적당하며, 1∼20wt%로 되는 양이 특히 바람직하다.
또한, 세라믹 기재로서 알루미나 등의 산화물 세라믹스제의 것을 사용하고, 표면 도체막 형성용 Ag 페이스트와 측면 도체막 형성용 Ag 페이스트를 사용하여 세라믹 전자부품을 제조하는 경우에는, 측면 도체 형성용 Ag 페이스트에 있어서의 Ag 베이스 금속 분말의 함유율을 표면 도체막 형성용 Ag 페이스트에 있어서의 Ag 베이스 금속 분말의 함유율보다도 낮게 하는 것이 바람직하다.
또, 무기 산화물 분말로서 상술한 금속 산화물 분말 및/또는 산화물 유리 분말을 가하는 경우에는, Ag 베이스 금속 분말 중량의 5.0wt% 이하(예를 들면, 0.01∼5.0wt%), 보다 바람직하게는 2.0wt% 이하(예를 들면, 0.005∼2.0wt%)정도의 양을 첨가하는 것이 바람직하다. 이러한 저율의 첨가량에 의하면, 본 발명에 관련되는 Ag 페이스트의 양호한 도전율이나 땜납 수용성을 실질적으로 손상함이 없이, 본 발명의 페이스트로부터 얻어지는 소성물(막형상 도체)의 세라믹 기재에 대한 접착강도의 향상 및 소성 수축의 억제를 실현할 수 있다.
접착 강도의 향상은, 특히 측면 도체막(단자 전극 등)에 대해 문제가 되는 성질이다. 따라서, 세라믹 기재로서 알루미나 등의 산화물 세라믹스제의 것을 사용하고, 표면 도체막 형성용 Ag 페이스트와 측면 도체막 형성용 Ag 페이스트를 사용하여 세라믹 전자부품을 제조하는 경우에는, 측면 도체막 형성용 Ag 페이스트에 부성분으로서 무기 산화물 분말을 비교적 고율로 함유시키면 좋다.
한편, 표면 도체막 형성용 Ag 페이스트에는, 이러한 무기 산화물 분말을 반드시 함유시킬 필요는 없고, 접착 강도 향상의 관점으로부터 무기 산화물 분말을 함유시키는 경우에도, 그 함유율은, 측면 도체막 형성용 Ag 페이스트의 무기 산화물 분말 함유율보다 낮아도 된다. 예를 들면, 측면 도체막 형성용 Ag 페이스트에 산화 비스무트, 산화 동 등의 무기 산화물 분말을 함유시키는 경우, Ag 베이스 금속 분말의 0.001∼5.0wt%(보다 바람직하게는, 0.005∼2.0wt%)로 되는 비율로 함유시키는 것이 바람직하다.
다른 한편, 표면 도체막 형성용 Ag 페이스트는, 이러한 무기 산화물 분말을 실질적으로 함유하지 않거나, 그 함유율이 Ag 베이스 금속 분말의 0.01wt% 미만인 것이 바람직하다. 특히 산화물 유리 분말을 비교적 다량으로 함유시키는 것은, 도체 저항의 상승을 초래할 우려가 있다.
또한, 상술한 Ag 페이스트의 각 성분의 함유율, 배합비 등에 관련되는 상기 수치 범위는 엄밀하게 해석해서는 안되며, 본 발명의 목적을 달성할 수 있는 한 이런 범위로부터의 일탈은 허용된다.
여기에 개시한 Ag 페이스트는, 세라믹 기재에 배선, 전극 등의 도체막을 형성하는데 종래에 사용되어 왔던 도체 페이스트와 동일하게 취급할 수 있다. 즉, 본 발명의 제조방법은, 사용하는 도체 페이스트로서 상술한 Ag 페이스트를 채용하면 되고, 그 밖의 사용재료나 처리방법(세라믹 기재 조제방법, 페이스트 도포방법, 소성방법 등)은, 종래 공지의 것이나 방법을 특별히 제한 없이 채용할 수 있다.
전형적으로는, 스크린 인쇄법이나 디스펜서 도포법 등에 의해, 소망하는 형상·두께로 되도록 하여 Ag 페이스트를 알루미나 그 밖의 세라믹 기재에 부착시킨다. 이어서, 바람직하게는 건조 후, 가열기 내에서 적당한 가열조건(전형적으로는, 최고 소성온도가 대략 500∼960℃, 바람직하게는 Ag의 융점을 초과하지 않는 온도영역, 예를 들면 700∼960℃, 특히 800∼900℃)으로 소정시간 가열함으로써, 부착 페이스트 성분을 소성(열부착)하여 경화시킨다. 이 일련의 처리를 행함으로써, 목적의 도체막(배선, 전극 등)이 형성된 세라믹 전자부품(예를 들면, 하이브리드 IC나 멀티칩 모듈의 구축용 세라믹 회로 기판)을 얻을 수 있다. 본 발명의 제조방법은, 특히 다층(적층)타입의 세라믹 전자부품(MLCC 등의 다층 세라믹 회로기판)을 제조하는데 유용하다.
그리하여, 해당 세라믹 전자부품을 조립하고 재료로 사용하면서 종래 공지의 구축방법을 적용함으로써 더욱 고도의 세라믹 전자부품(하이브리드IC, 멀티칩 모듈 등)을 얻을 수 있다.
예를 들면, 상술한 도 9에 나타내는 작업 처리 공정을 행함으로써, 도 1 및 도 2에 모식적으로 나타내는 것과 같은 다층 세라믹 회로기판(20)(예를 들면, 휴대 전화기 등에서 공진 회로부를 구성하는 고주파용 세라믹 전자부품)을 제조할 수 있다. 즉, 복수의 세라믹 기재(그린 시트)(21a, 21b, 21c)에 소정의 도체 페이스트를 도포함으로써, 다층 프린트 회로기판(20)의 내부 배선 패턴으로 되는 도체막(내부 도체막)(25)을 형성한다.
또, 필요에 따라 비어 홀(Via Hole), 즉 다층 세라믹 회로기판(다층 프린트 회로기판)이 다른 층을 접속하는 구멍(도시하지 않음) 안에도 도체막을 형성한다. 또한, 이러한 내부 도체막(25)의 형성에 상술하는 것과 같은 표면 도체막 형성용 페이스트를 사용해도 된다.
그리고, 도체막이 형성된 복수의 그린 시트(21a, 21b, 21c)를 적층하여 압착한다. 이어서, 얻어진 적층체(21)의 표면(외면)에 표면 도체막 형성용 Ag 페이스트를 도포함으로써 표면 도체막(외부 도체층)(23)을 형성한다. 또한, 적층 전에 최외층이 되는 그린 시트(21a, 21c)의 표면에 미리 표면 도체막 (23)을 형성해 두어도 된다.
이어서, 표면 도체막(23)이 부착된 적층체(21)를, 전형적으로는 Ag의 융점을 넘지 않는 소정의 온도 영역에서 소성한다. 소성 후, 측면 도체막 형성용 Ag 페이스트를 도포함으로써 측면 도체막(단부 도체층)(24)을 형성하고, 소정의 온도 영역까지 가열하여 해당 측면 도체막(24)을 열부착한다. 또한, 특별히 한정하는 것은 아니나, 여기서 개시된 Ag 페이스트를 사용하면 종래보다도 땜납 내열성(예를 들면, 납땜액 침지후의 도체막의 외관에 변화(팽창, 휨 등)의 유무에 의해 평가할 수 있다.)과 접착 강도가 우수한 도체막(23, 24, 25)을 형성할 수 있다. 이 때문에, 막 두께가 10∼30㎛ 정도의 후막 도체의 형성뿐만 아니라, 10㎛ 이하(예를 들면, 1∼10㎛, 전형적으로는 5∼10㎛)의 비교적 얇은 막 두께의 도체를 형성할 수 있다.
이러한 일련의 처리에 의해, 도 1 및 도 2에 나타내는 다층 세라믹 회로기판 (20)을 얻을 수 있다. 도시하고 있지 않으나, 이 회로기판(20)의 표면에 각종 전자 소자를 탑재하고, 그리고/또는, 표면 도체막(23) 상에 유리층 등의 유전체층을 형성함으로써, 목적으로 하는 세라믹 전자부품을 제조할 수 있다.
또한, 용도 한정을 의도하는 것은 아니지만, 여기서 개시되는 Ag 페이스트를 사용하면, 종래의 도체 페이스트를 사용한 경우보다도 땜납 내열성이나 접착 강도가 우수한 도체막을 형성할 수 있다. 따라서, 본 발명의 제조 방법에 의하면, 전형적으로는, 도 9(f)에 나타내는 것과 같은 도금 처리를 생략할 수 있다.
이하, 본 발명에 관한 몇 가지의 실시예를 설명하나, 본 발명을 이러한 실시예에 예시된 것으로 한정하는 것을 의도하는 것은 아니다.
<제조예 1 : 측면 도체막 형성용 Ag 페이스트의 조제>
표 1에 No. 1∼No. 5로 나타내는 합계 5종류의 조성의 측면 도체막 형성용 Ag 페이스트를 조제하였다.
즉, Ag 베이스 금속 분말로서 일반적인 습식법에 의해 조제된 평균 입경이 0.3∼0.5㎛ (No. 2는 제외함) 또는 0.6∼0.8㎛ (No. 2만 해당됨)의 범위에 있는 대략 구(球)형상의 Ag 분말을 사용하였다. 또, 코팅 재료로서 No. 1∼3에서는 알루미늄 알콕시드(아세트알콕시 알루미늄 디이소프로필레이트)를 사용하고, No. 4와 No. 5에서는 지르코늄 알콕시드(지르코늄 부톡시드)를 사용하였다.
그리하여, 적당한 유기 용제(여기서는 메탄올)에 상기 금속 알콕시드를 첨가하고, 농도 5∼100g/ℓ의 코팅용 용액을 조제하였다. 이어서, 이러한 용액 중에 상기 Ag 분말을 적당량 현탁시켜 적절히 교반하면서 1∼3시간 현탁상태를 유지하였다. 그 후, Ag 분말을 회수하여 60∼110℃로 통풍 건조하였다.
이상의 처리에 의해, 산화물 (A1203또는 Zr02) 환산으로 Ag 분말의 대략 0.0125∼0.1wt%(No. 1∼3), 0.025∼0.5wt%(No. 4) 또는 0.05∼1wt%(No. 5)가 되는 양의 알루미늄 알콕시드 또는 지르코늄 알콕시드에 의해 표면이 거의 균등하게 코팅된 Ag 분말(이하,「코팅 Ag 분말」이라 한다.)을 얻었다. 또한, 이러한 코팅량의 조정은, 상기 코팅용액의 금속 알콕시드 농도 및 필요에 따라 Ag 분말의 현탁시간을 적절히 조절함으로써 용이하게 행할 수 있다.
측면 도체 형성용 Ag 페이스트의 조제에는, 무기 산화물 분말로서 평균 입경: 1∼5㎛, 비표면적: 0.5∼1.5 ㎡/g의 산화 동(Cu20 또는 Cu0)분말 및 평균 입경: 1∼10㎛, 비표면적: 0.5∼2.0㎡/g의 산화 비스무트(Bi2O3) 분말을 사용하였다.
그리하여, 최종적인 농도(중량비)가 65∼75wt%가 되는 양의 코팅 Ag 분말과, 코팅 Ag 분말양의 0.01∼1.0wt%(No. 1∼3) 또는 0.02∼2.0wt%(No. 4∼5)에 상당하는 양의 산화 비스무트 분말과, 코팅 Ag 분말양의 0.005∼0.5wt%(No. 1∼3) 또는 0.01∼1.0wt%(No. 4∼5)에 상당하는 양의 산화 동 분말과, 코팅 Ag 분말양의 1.55∼10wt%에 상당하는 양의 유기 바인더 (에틸셀룰로스)와, 잔여부가 용제(No. 1∼2에 대해서는 BC (부틸 카르비톨) 즉 디에틸렌글리콜 모노부틸 에테르와 타피네올의 혼합용매, No. 3∼5에 대해서는 BC와 에스테르(구체적으로는 트리메틸펜타디올 모노이소브틸레이트)의 혼합 용매)로 되도록 각 재료를 칭량하고, 3개의 롤 밀을 사용하여 혼련하였다. 이로써, 표 1에 나타내는 합계 5종류의 Ag 페이스트를 얻었다.
[표 1]
<제조예 2 : 표면 도체막 형성용 Ag 페이스트의 조제>
표 2∼표 4에 No. 11∼No. 22로서 나타내는 합계 12종류의 조성의 표면 도체막 형성용 Ag 페이스트를 조제하였다.
또한, 제조예 1에서 사용한 것과 동일 타입의 Ag 분말, 금속 알콕시드를 사용하였다. 즉, No. 16, 17, 20∼22에서는 평균 입경: 0.3∼0.5㎛의 Ag 분말, No. 11, 14, 15, 18, 19에서는 평균 입경: 0.6∼0.8㎛의 Ag 분말, No. 12에서는 평균 입경: 0.8∼1.0㎛의 Ag 분말, No. 13에서는 평균 입경: 1.5∼2.0㎛의 Ag 분말을 각각 사용하였다. 또, No. 11, 14∼19, 21, 22에서는 아세트알콕시 알루미늄 디이소프로필레이트, No. 12, 13, 20에서는 지르코늄브톡시드를 각각 사용하였다.
그리하여, 금속 알콕시드 농도가 5∼100g/ℓ의 코팅용 용액을 조제하고, 제조예 1과 동일한 처리를 행하여 산화물(Al203또는 Zr02) 환산으로 Ag 분말의 0.025wt%∼0.4wt%의 알루미늄 알콕시드 또는 지르코늄알콕시드에 의해 표면이 거의 균등하게 코팅된 코팅 Ag 분말을 얻었다.
이어서, 얻어진 코팅 Ag 분말을 사용하여 도체 페이스트를 조제하였다. 즉, 최종적인 페이스트 농도(중량비)가 83∼86wt%로 되는 양의 코팅 Ag 분말과 표 2∼4에 기재된 부성분(무기 산화물, 유기 바인더, 용제 등)을 적절히 사용하여 제조예 1과 동일한 처리를 행하고, 합계 12종류의 Ag 페이스트를 얻었다. 표 2∼4의 기재로부터 명백한 바와 같이, 이들 표면 도체막 형성용 Ag 페이스트는 표 1의 측면 도체막 형성용 Ag 페이스트보다 Ag 분말 함유율이 높은 것을 하나의 특징으로 한다.
또, No. 11∼19에 관련되는 Ag 페이스트는 무기 산화물 분말(산화 비스무트 및 산화 동)을 함유하고 있지 않는 것을 또 하나의 특징으로 한다. 다른 한편, No. 20∼22에 관련되는 Ag 페이스트는 이들 무기 산화물 분말을 비교적 고율로 함유하고 있다. 또한, 각 페이스트를 제조하는데 사용한 유기 바인더(에틸셀룰로스)의 함유율(Ag에 대한 비율(%)) 및 용제의 종류는, 표 2∼표 4에 나타낸 바와 같다. 또, No. 15 및 17에 관련되는 페이스트의 조제에 있어서는 분산제(여기서는 아민계의 것을 사용하였다)를 미량 배합하였다(표 2, 표 3).
[표 2]
[표 3]
[표 4]
〈Ag 페이스트의 성능 평가〉
일반적인 회전 점토계(粘度計)(브룩필드사 제(製): 형식 DV3) 및 로터(브룩필드사 제: 형식 SC4-14)를 사용하여 이들 Ag 페이스트의 점도(Pa·s)와 점도비를 측정하였다. 결과를 표 1∼표 4의 해당란에 나타낸다. 또한, 표에 있는 1T, 10T, 50T 및 100T는 각각 1rpm, 10rpm, 50rpm 및 100rpm일 때의 점도를 나타내고 있다.
표 1로부터 명백한 바와 같이, 측면 도체막 형성용 Ag 페이스트는, 저점도이다. 특히, 산화 비스무트의 함유량이 많은 것(No. 4∼5)의 점도는 낮게 억제되어 있다. 따라서, 이들 측면 도체막 형성용 Ag 페이스트는, 미세한 칩 형상의 세라믹 기재에 대해서도 정밀하고 세밀한 스크린 인쇄 등을 바람직하게 행할 수 있다.
다른 한편, 표 2∼4로부터 명백한 바와 같이, 표면 도체막 형성용 Ag 페이스트는, 측면 도체막 형성용 Ag 페이스트보다도 점도가 높고, 기재 표면에 도포(인쇄)하는 혹은 스루홀(through hole)에 충전하는데 적합하다. 또, Ag 분말 함유율이 높기 때문에, 도체막의 도통 저항을 낮게 억제할 수 있다.
각각의 Ag 페이스트를 사용하여 각각 형성한 도체막에 대하여, 건조밀도(g/cm3)를 이하와 같이 하여 측정하였다. 즉, 미리 중량을 측정해 둔 알루미나 기판상에, 30mm×20mm 각의 크기로 도체막을 인쇄하였다. 이어서, 100∼120℃에서 10분 정도의 건조처리를 실시하였다. 이러한 인쇄처리 및 건조처리를 되풀이하여 인쇄막을 3∼5층 겹쳐서 형성하였다. 이어서, 이 인쇄기판의 중량을 측정하고, 그 측정치(인쇄기판 중량)로부터 알루미나 기판 중량을 공제하여, 인쇄층의 중량(건조 페이스트 중량)을 산출하였다. 동시에, 표면 조도계(粗度計) 등을 사용하여 인쇄층의 막 두께를 측정하고, 그것에 근거하여 해당 인쇄층의 체적을 산출하였다. 건조밀도는, (인쇄층의 중량)/(인쇄층의 체적)으로부터 도출하였다.
얻어진 결과를 표 1∼4의 해당란에 나타낸다. 각각의 Ag 페이스트는, 모두 양호한 건조밀도의 도체막(즉, 도통 저항이 낮은 도체막)을 형성할 수 있다.
또, 각각의 Ag 페이스트를 사용하여 도체막을 형성하는 경우의 수축률(%)을 조사하였다. 즉, 각각의 Ag 페이스트를 일반적인 스크린 인쇄법에 근거하여 두께: 약 1㎜의 알루미나제 세라믹 시트의 표면에 도포하고(막 두께: 10∼30㎛), 최고온도 950℃의 조건으로 소성 처리하였다. 상온시(소성전)와 비교했을 때의 700℃ 및 900℃에서의 세라믹 시트상에서의 수축의 변화 즉 체적 감소 정도(수축 체적 백분율: -%)를 열기계 분석법(TMA)에 근거하여 조사하였다.
얻어진 결과를 표 1∼4의 해당란에 나타낸다. 어느 경우의 Ag 페이스트도 비교적 낮은 수축률(0∼-21%)을 나타냈다. 특히, 표면 도체막 형성용 Ag 페이스트의 No.11∼16의 Ag 페이스트의 700℃에서의 수축률은 0∼-10% 이내이다. 이것은, 세라믹 기재와의 동시 소성에 있어서, 해당 세라믹 기재(알루미나 등)와 그 표면 및/또는 내면에 형성된 도체막과의 사이에 수축율 차가 거의 생기지 않는 것을 나타낸다. 따라서, 이들 Ag 페이스트를 표면 도체막 형성 용도로 사용함으로써, 또는 적층타입의 세라믹 회로기판을 제조하는 경우에는 다시 내면 도체막 형성 용도로 사용함으로써, 동시 소성시에 있어서의 세라믹 기재와의 과대한 소성 수축율 차의 발생을 방지하고, 결과, 세라믹 기재와 도체막과의 접착 특성이 우수하고, 구조 결함이 없는 세라믹 전자부품을 제조할 수 있다.
또, 이들 Ag 페이스트의 내열성을 조사하였다. 즉, 알루미나제의 세라믹 기판상에 제조예 1에서 얻어진 No.1의 Ag 페이스트를 도포하고, 950℃에서 1시간의 소성처리를 행하였다. 비교 대상으로서, 표면이 유기계 금속화합물이나 금속산화물에 의해 코팅되어 있지 않는 종래의 일반적인 Ag 단일 물질 분말을 주성분으로 하는 도체 페이스트(이하,「종래의 Ag 페이스트」라 한다.)를 도포한 세라믹 기판을 동일 조건으로 소성 처리하였다. 이러한 소성 처리후의 세라믹 기판 표면의 사진을 도 3a 및 도 3b로 나타낸다. 이들 사진으로부터 명백한 것처럼, 종래의 Ag 페이스트를 도포한 것은, 도체막의 박리 및 증발이 현저하였다(도 3a 참조).
한편, 제조예 1에서 얻어진 Ag 페이스트를 도포한 것은, 현저한 박리, 증발및 발포가 발견되지 않고, 양호한 도체막(소결체)이 형성·유지되었다(도 3b참조). 이것으로부터, 제조예 1에서 얻어진 Ag 페이스트는, Ag 베이스 금속 분말을 주성분으로 하는 도체 페이스트임에도 불구하고, 비교적 고온에서의 소성에 대응할 수 있음이 확인되었다.
〈세라믹 회로 기판의 제조(1)〉
다음에, 실시예 1로서, 제조예 2에서 제조한 표면 도체막 형성용 Ag 페이스트를 사용하고, 세라믹 기재(여기에서는 두께가 약 2.0mm의 알루미나제 기판)의 표면에 소정의 패턴(도 4 참조)의 도체막을 형성하였다. 즉, 일반적인 스크린 인쇄법에 근거하여 세라믹 기판의 표면에 표 2에 나타내는 No. 11의 Ag 페이스트를 도포하고, 막 두께가 10∼30㎛의 도막을 형성하였다. 계속하여, 원적외선 건조기를 사용하여 100℃에서 15분간의 건조처리를 행하였다. 이 건조처리에 의해, 상기 도막으로부터 용제가 휘발해 가고, 세라믹 기판상에 소성되지 않은(미소성)의 도체막이 형성되었다.
다음에, 이 도체막을 세라믹 기판마다 소성하였다. 즉, 전기로 내에서 700℃, 1시간의 소성처리를 행하였다. 이 소성처리에 의해, 상기 소정의 패턴의 도체막이 열부착된 세라믹 회로기판을 얻을 수 있었다(도 4의 실시예 1란(欄)의 사진 참조).
또한, 비교예로서, 종래의 Ag 페이스트(비교예 1), Ag와 Pd가 80/20인 합금 분말을 주성분으로 하는 종래의 도체 페이스트(비교예 2), 및 Ag와 Pt가 99.5/0.5인 합금 분말을 주성분으로 하는 종래의 도체 페이스트 (비교예 3)를 사용하여 동일한 처리를 행하고, 동일 형상의 도체막이 열부착된 세라믹 회로 기판을 각각 제작하였다.
실시예 1 및 비교예 1∼2에 관련되는 세라믹 회로기판에 대해, 땜납 내열성을 아래와 같이 시험·측정하였다.
즉, 세라믹 기판의 도체막 형성 부분에 로진 플럭스를 도포한 후, 해당 기판을 소정온도의 땜납(Sn/Pb=60/40 (중량비))에 소정시간 침지하였다. 여기서는, 이러한 땜납 온도조건 및 침지시간을 230±5℃×30초, 260±5℃×20초의 두 가지로 하였다. 이러한 침지후의 세라믹 기판 표면의 사진을 도 4에 나타낸다. 이들 표면 사진으로부터 명백한 것처럼, 실시예 1의 도체막은, 어느 조건이라도 이른바「땜납 용해」가 실질적으로 생기지 않았다. 또, Ag/Pd 합금으로부터 형성된 비교예 2의 도체막에 대해서도 거의「땜납 용해」는 생기고 있지 않다. 다른 한편, 표면이 코팅되어 있지 않은 종래의 Ag 단일 물질로부터 형성된 비교예 1의 도체막은 현저한「땜납 용해」가 발생하고 있고, 침지전과 비교하여 도체막의 30%이상이 상실되었다.
이와 같이, 본 발명에 의하면, Ag 단일 물질을 주성분으로 하는 도체 페이스트로부터 이루어지는 도체막임에도 불구하고, Ni도금, 땜납 도금 등의 도금처리를 행함이 없이 Ag/Pd 합금으로 이루어지는 도체막과 동등 또는 그 이상의 땜납 내열성을 실현할 수 있다.
〈세라믹 회로 기판의 제조(2)〉
실시예 2∼6으로서, 제조예 1에서 제조한 측면 도체막 형성용 Ag 페이스트를사용하여, 실시예 1과 동일한 세라믹 회로기판을 제작하였다. 또한, No. 1, 2, 3, 4, 5의 Ag 페이스트를 사용하여 얻어진 세라믹 회로기판을, 각각 실시예 2, 3, 4, 5, 6으로 한다.
얻어진 실시예 2∼6의 도체막에 대하여, 세라믹 기판에 대한 접착강도(㎏/2mm (사방) 한)를 이하의 인장 강도시험에 근거하여 측정하였다.
즉, 세라믹 기판상에 형성된 2mm×2mm의 직사각형상 도체막에 리드선(주석도금 동선)을 납땜하였다. 그 후, 그 리드선을 기판의 면 방향과는 수직방향에 소정의 힘으로 인장하고, 그 접합면이 파괴(분단)되었을 때의 부하(㎏)를 접착 강도(인장강도)로 하였다. 그 결과를 도 5에 나타낸다. 이 그래프로부터 명백한 것처럼, 각 실시예의 도체막은 모두 높은 접착 강도를 갖는 것이 확인되었다.
〈고주파용 세라믹 전자부품의 제조〉
다음에, 표 1에 나타내는 No. 1∼5의 측면 도체막 형성용 Ag 페이스트와 표 2에 나타내는 No. 11의 표면 도체막 형성용 Ag 페이스트를 사용하고, 도 1 및 도 2에 나타내는 것과 같은 일반적인 형상의 고주파용 세라믹 전자부품(고주파용 칩 모듈)을 제작하였다.
즉, 상술한 도 9에 나타내는 순서에 근거하여 복수 매의 알루미나제 세라믹시트에 No. 11의 표면 도체막 형성용 Ag 페이스트를 스크린 인쇄하여 내부 도체막에 상당하는 도체막을 형성하고, 그것들을 적층·압착하였다. 이어서, 그 적층체의 표면에 해당 페이스트를 스크린 인쇄하여 표면 도체막에 상당하는 도체막을 형성하였다. 그 후, 얻어진 적층체를 900℃에서 소성하였다. 소성 후, No. 1∼5 중의 어느 하나의 측면 도체막 형성용 Ag 페이스트에 의해 측면 도체막(단자전극)을 형성하고, 800∼900℃에서 소성함으로써 해당 측면 도체막을 열부착하였다. 그 후, 소정의 소자류를 표면 도체막 형성면에 마운트함으로써, 목적의 고주파용 칩 모듈을 얻었다. 이하, No. 1, 2, 3, 4 및 5의 측면 도체막 형성용 Ag 페이스트를 각각 사용하여 제작한 고주파용 칩 모듈을 각각 실시예 7, 8, 9, 10 및 11의 고주파용 칩 모듈로 칭한다.
또, 비교예 4로서, 종래의 Ag 페이스트를 사용하여 각종의 도체막을 형성하여 이루어지는 고주파용 칩 모듈을 제작하였다. 또한, 이러한 비교예 4의 모듈에서는, 표면 도체막 및 측면 도체막에 대해 상술한 도 9의 (f)에 나타낸 것과 같은 해당 제조 분야에서 통상 행해지고 있는 도금처리를 실시하였다.
얻어진 실시예 7∼11 및 비교예 4의 고주파용 칩 모듈의 측면 도체막(단자 전극)에 대해, 상술한 인장강도 시험을 행하였다. 그 결과를 도 6에 나타낸다. 이 그래프로부터 명백한 것처럼, 각 실시예의 단자전극은 어느 쪽도 비교예 4의 단자전극(종래의 도금 처리된 전극)보다도 높은 접착 강도를 가지고 있었다.
또, 각 실시예의 고주파용 칩 모듈의 전기적 특성(삽입 손실, 아이솔레이션 등)은, 비교예의 고주파용 칩 모듈과 동등하였다.
또, 실시예 7∼11의 고주파용 칩 모듈의 측면 도체막(단자 전극)의 각각에 대해 이하와 같이 하여 땜납 수용성을 조사하였다. 즉, 각 측면 도체막에 로진 플럭스를 도포한 후, 해당 모듈을 230±5℃의 땜납(Sn/Pb=60/40 (중량비))에 3초간 침지하였다. 그 후, 해당 땜납으로 젖어 있는 도체막 부분의 면적 비율로 납땜 수용성을 평가하였다. 그 결과, 측면 도체막의 표면의 90%이상이 젖어 있고, 양호한 땜납 수용성을 나타내었다.
또, 실시예 7∼11의 고주파용 칩 모듈의 측면 도체막(단자 전극)의 각각에 대해 이하와 같이 하여 땜납 내열성을 조사하였다. 즉, 각 측면 도체막에 로진 플럭스를 도포한 후, 해당 모듈을 230±5℃의 땜납(Sn/Pb=60/40 (중량비))에 30초간 침지하였다. 침지후,「땜납 용해」가 생기지 않았던 부분, 즉 침지전과 비교하여 침지후에 잔존하고 있는 측면 도체막의 면적 비율로 용접 내열성을 평가하였다. 그 결과, 측면 도체막의 90%이상이 잔존하고 있고, 양호한 땜납 내열성을 나타내었다.
〈시험예 1〉
본 발명에 관련된 시험예 1로서, 유기 금속염의 코팅량 및/또는 소성 온도와 소성 수축율과의 관계에 대해 고찰하였다.
즉, 상기 제조예와 동일한 처리를 행하고, 평균 입경 0.8∼1.0㎛의 Ag 분말을 함유율 85wt%로 되도록 용제(BC)에 분산하여 이루어지는 Ag 페이스트(무기 산화물 분말을 함유하지 않음)로서, 상술한 알미늄알콕시드의 코팅량이 산화물(Al203) 환산으로 Ag 분말의 0∼0.5wt%로 되는 합계 6종류의 Ag 페이스트를 조제하였다.
그들 페이스트를, 상기 〈Ag 페이스트의 성능평가〉의 항에서 설명한 것과 동일한 방법으로, 알루미나제 세라믹 시트의 표면에 도포하고, 400℃∼900℃의 온도 조건으로 소성 처리를 행하여 수축율(%)을 구하였다. 그 결과를 도 7에 나타낸다. 상기 코팅량의 범위에서는, 코팅량이 증가할수록 수축율이 감소하였다. 특히코팅량이 0.1%이상의 것은, 800℃ 또는 900℃의 온도 조건에서의 소성처리에 의해서도 낮은 수축율을 유지할 수 있음이 확인되었다.
〈시험예 2〉
본 발명에 관련된 시험예 2로서, 무기 산화물 분말의 종류 및 첨가량과 접착 강도(인장 강도)와의 관계에 대해 고찰하였다.
즉, 상기 제조예와 동일한 처리를 행하여 평균 입경 0.8∼1.8㎛의 Ag 분말로서 산화물(A1203) 환산으로 Ag 분말의 0.1wt%가 되는 양으로 상술한 알루미늄 알콕시드로 코팅된 Ag 분말을 함유율 85wt%로 되도록 용제(BC)에 분산하여 Ag 페이스트를 조제하였다. 이 시험예에서는, 산화 비스무트, 산화 동, 또는 산화물 유리(Bi2O3-B2O3-SiO2계 유리)를 Ag 분말의 0.25wt%, 0.5wt% 또는 1wt% 상당량 함유하는, 합계 9종류의 Ag 페이스트를 조제하였다.
그들 페이스트를 사용하여, 실시예 1과 동일한 세라믹 회로기판을 제작하고, 상술한 인장 강도 시험을 행하였다. 그 결과를 도 8에 나타낸다. 그래프로부터 명백한 것처럼, 각 Ag 페이스트로부터 형성된 도체막은 어느 것도 높은 접착 강도를 갖는 것이 확인되었다.
이상의 실시예나 시험예에 있어서, 본 발명의 구체적인 예를 상세히 설명하였으나, 이들은 예시에 지나지 않고, 특허 청구의 범위를 한정하는 것은 아니다. 특허 청구의 범위에 기재된 기술에는 이상에 예시한 구체적인 예를 다양하게 변형, 변경한 것이 포함된다.
또, 본 명세서 또는 도면에 설명한 기술요소는, 단독으로 또는 각종의 조합에 의해 기술적 유용성을 발휘하는 것이며, 출원시의 청구항 기재의 조합에 한정되는 것은 아니다. 또, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성하는 것이며, 그 중의 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.
이상에서 설명한 것처럼, 본 발명에 의하면 소성 수축성, 접착 강도, 땜납 내열성, 용접 수용성 등의 모든 성질이 우수한 표면 도체막(외부 도체층) 및/또는 측면 도체막(단부 도체층)을 형성할 수 있는 Ag 페이스트가 제공된다. 본 발명의 제조방법에 의하면, 전기적 신뢰성 및 기계적 강도가 높은 도체막이 형성된 적층 타입의 세라믹 회로기판 그 밖의 세라믹 전자부품을 제조하고, 시장에 제공할 수가 있다.
상술한 바와 같이, 본 발명은 세라믹 기판 등의 세라믹 기재 상에 도체막을 형성하는 용도로 사용되는 페이스트 형상 또는 잉크 형상으로 조제된 도체 조성물, 및 해당 도체 조성물을 사용하여 제조되는 적층 세라믹 콘덴서와 그 밖의 세라믹 전자부품 및 그 제조방법에 이용 가능하다.

Claims (13)

  1. 세라믹 기재와, 그 기재의 표면에 형성된 표면 도체막과, 그 표면에 인접하는 면에 형성된 측면 도체막을 구비하는 세라믹 전자부품을 제조하는 방법으로서, 이하의 공정:
    (a). A1, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나의 원소를 구성 금속원소로 하는 1종 또는 2종 이상의 유기계 금속 화합물 또는 금속 산화물로 표면이 코팅 되어있는 Ag 또는 Ag 주체의 합금으로 이루어지는 미립자에 의해 실질적으로 구성되는 금속 분말과, 이 금속 분말을 분산시키는 유기 매질을 함유하는 제1의 도체 조성물을 사용하여, 세라믹 기재에 표면 도체막을 형성하는 공정; 및
    (b). Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나의 원소를 구성 금속원소로 하는 1종 또는 2종 이상의 유기계 금속 화합물 또는 금속 산화물로 표면이 코팅되어 있는 Ag 또는 Ag 주체의 합금으로 이루어지는 미립자에 의해 실질적으로 구성되는 금속 분말과, 이 금속 분말을 분산시키는 유기 매질을 함유하는 제2의 도체 조성물로서, 상기 제1의 도체 조성물과 비교하여 (1). 이 유기계 금속 화합물 또는 금속 산화물의 코팅량이 적을 것, 및/또는 (2). 부성분으로서 제1의 도체 조성물에는 함유되지 않는 적어도 1종의 무기 산화물 분말을 함유할 것, 또는 제1의 도체 조성물에도 함유되는 무기 산화물 분말의 함유율이 높은 것을 특징으로 하는 제2의 도체 조성물을 사용하여, 세라믹 기재에 측면 도체막을 형성하는 공정;
    을 포함하는, 세라믹 전자부품 제조방법.
  2. 제 1항에 있어서,
    상기 제1의 도체 조성물의 금속 분말에 대한 상기 유기계 금속 화합물 또는 금속 산화물의 코팅량은 산화물 환산으로 이 금속 분말의 0.025∼2.0wt%에 상당하는 양이며, 상기 제2의 도체 조성물의 금속 분말에 대한 상기 유기계 금속 화합물 또는 금속 산화물의 코팅량은 산화물 환산으로 이 금속 분말의 0.01∼1.0wt%에 상당하는 양(단, 제1의 도체 조성물의 금속 분말에 대한 코팅량을 상회하지 않는다)인, 세라믹 전자부품 제조방법.
  3. 제1항에 있어서,
    상기 무기 산화물 분말을 구성하는 산화물은, 산화 동, 산화 납, 산화 비스무트, 산화 망간, 산화 코발트, 산화 마그네슘, 산화 탄타륨, 산화 니오븀 및 산화 텅스텐으로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상인, 세라믹 전자부품 제조방법.
  4. 제 1항에 있어서,
    상기 제1의 도체 조성물은 상기 무기 산화물 분말을 실질적으로 함유하지 않는, 세라믹 전자부품 제조방법.
  5. 제 1항에 있어서,
    상기 제2의 도체 조성물에 있어서의 상기 금속 분말의 함유율은, 상기 제1의 도체 조성물에 있어서의 상기 금속 분말의 함유율보다도 낮은, 세라믹 전자부품 제조방법.
  6. 제 5항에 있어서,
    상기 제1의 도체 조성물 전체에 있어서의 상기 금속 분말의 함유율은 80∼90wt%이며, 상기 제2의 도체 조성물 전체에 있어서의 상기 금속 분말의 함유율은 65∼75wt%인, 세라믹 전자부품 제조방법.
  7. 제 1항에 있어서,
    상기 제2의 도체 조성물에 함유되는 상기 금속 분말의 평균 입경은, 상기 제1의 도체 조성물에 함유되는 상기 금속 분말의 평균 입경보다 작은, 세라믹 전자부품 제조방법.
  8. 제 7항에 있어서,
    상기 제1의 도체 조성물에 함유되는 상기 금속 분말의 평균 입경은 0.5㎛ 이상∼2.0㎛ 이하이며, 상기 제2의 도체 조성물에 함유되는 상기 금속 분말의 평균 입경은 0.3㎛ 이상∼0.5㎛ 미만인, 세라믹 전자부품 제조방법.
  9. 제 1항에 있어서,
    상기 유기계 금속 화합물은 Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나를 구성 요소로 하는 유기산 금속염, 금속 알콕시드, 또는 킬레이트 화합물인, 세라믹 전자부품 제조방법.
  10. 세라믹 기재와,
    그 기재의 표면에 형성된 표면 도체막으로서, Ag 또는 Ag 주체의 합금으로부터 실질적으로 구성된 금속과, 그 금속을 코팅하는 Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나를 구성 요소로 하는 금속 산화물을 함유하는 표면 도체막과,
    그 표면에 인접하는 측면에 형성된 측면 도체막으로서, Ag 또는 Ag 주체의 합금으로부터 실질적으로 구성된 금속과, 그 금속을 코팅하는 Al, Zr, Ti, Y, Ca, Mg 및 Zn으로 이루어지는 군으로부터 선택되는 어느 하나를 구성요소로 하는 금속 산화물을 함유하고, 상기 표면 도체막과 비교하여, (1). 이 금속 산화물의 함유율이 적을 것, 및/또는 (2). 표면 도체막에는 포함되지 않는 이 금속 산화물과는 다른 적어도 1종의 무기 산화물을 함유할 것, 또는 표면 도체막에도 포함되는 무기 산화물의 함유율이 높을 것을 특징으로 하는 측면 도체막을,
    갖는 세라믹 전자부품.
  11. 제 10항에 있어서,
    상기 무기 산화물은, 산화 동, 산화 납, 산화 비스무트, 산화 망간, 산화 코발트, 산화 마그네슘, 산화 탄타륨, 산화 니오븀 및 산화 텅스텐으로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상인, 세라믹 전자부품.
  12. 제 10항에 있어서,
    상기 표면 도체막은 상기 무기 산화물을 실질적으로 함유하지 않는, 세라믹 전자부품.
  13. 청구의 범위 제 1항에 기재된 제조방법에 의해 제조된 세라믹 전자부품.
KR10-2003-7010333A 2001-09-06 2002-09-05 세라믹 전자부품 및 그 제조방법 KR100525176B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001269772A JP3734731B2 (ja) 2001-09-06 2001-09-06 セラミック電子部品及びその製造方法
JPJP-P-2001-00269772 2001-09-06
PCT/JP2002/009044 WO2003024168A1 (en) 2001-09-06 2002-09-05 Ceramic electronic component and production method therefor

Publications (2)

Publication Number Publication Date
KR20040020048A true KR20040020048A (ko) 2004-03-06
KR100525176B1 KR100525176B1 (ko) 2005-11-17

Family

ID=19095528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7010333A KR100525176B1 (ko) 2001-09-06 2002-09-05 세라믹 전자부품 및 그 제조방법

Country Status (5)

Country Link
US (1) US6826031B2 (ko)
JP (1) JP3734731B2 (ko)
KR (1) KR100525176B1 (ko)
CN (1) CN1254160C (ko)
WO (1) WO2003024168A1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023790A1 (fr) * 2001-09-06 2003-03-20 Noritake Co.,Limited Composition conductrice et son procede de production
US8749054B2 (en) 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
JP4424306B2 (ja) * 2003-03-31 2010-03-03 Ｔｄｋ株式会社 グリーンシート用塗料、グリーンシート、グリーンシートの製造方法および電子部品の製造方法
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
US20050100474A1 (en) * 2003-11-06 2005-05-12 Benlih Huang Anti-tombstoning lead free alloys for surface mount reflow soldering
WO2005048667A1 (ja) * 2003-11-14 2005-05-26 Murata Manufacturing Co., Ltd. 導電性ペーストおよび多層セラミック基板
JP2006080013A (ja) * 2004-09-10 2006-03-23 Mitsui Mining & Smelting Co Ltd 導電性ペースト及びその導電性ペーストを用いて得られるフレキシブルプリント配線板
JP4843611B2 (ja) 2004-10-01 2011-12-21 デ，ロシェモント，エル．，ピエール セラミックアンテナモジュール及びその製造方法
JP4551750B2 (ja) * 2004-12-09 2010-09-29 大研化学工業株式会社 電極の製造方法
US8350657B2 (en) 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
US8715839B2 (en) * 2005-06-30 2014-05-06 L. Pierre de Rochemont Electrical components and method of manufacture
US7749336B2 (en) * 2005-08-30 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of tin-indium solders
US20070071634A1 (en) * 2005-09-26 2007-03-29 Indium Corporation Of America Low melting temperature compliant solders
US9260768B2 (en) 2005-12-13 2016-02-16 Indium Corporation Lead-free solder alloys and solder joints thereof with improved drop impact resistance
US8354294B2 (en) 2006-01-24 2013-01-15 De Rochemont L Pierre Liquid chemical deposition apparatus and process and products therefrom
JP2007273684A (ja) * 2006-03-31 2007-10-18 Tdk Corp 積層型電子部品の製造方法
US8004381B2 (en) * 2006-07-05 2011-08-23 Hitachi Metals, Ltd. Laminated device
US7959598B2 (en) 2008-08-20 2011-06-14 Asante Solutions, Inc. Infusion pump systems and methods
US8952858B2 (en) 2009-06-17 2015-02-10 L. Pierre de Rochemont Frequency-selective dipole antennas
US8922347B1 (en) 2009-06-17 2014-12-30 L. Pierre de Rochemont R.F. energy collection circuit for wireless devices
JP2013516771A (ja) * 2009-12-31 2013-05-13 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 低温同時焼成セラミックの回路およびデバイスで使用するための混合金属システム導体
JP5075222B2 (ja) 2010-05-11 2012-11-21 Ｔｄｋ株式会社 電子部品及びその製造方法
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
US9023493B2 (en) 2010-07-13 2015-05-05 L. Pierre de Rochemont Chemically complex ablative max-phase material and method of manufacture
JP5976648B2 (ja) 2010-08-23 2016-08-24 デ，ロシェモント，エル．，ピエール 共振トランジスタゲートを有するパワーｆｅｔ
EP3796336A1 (en) * 2010-11-03 2021-03-24 Alpha Assembly Solutions Inc. Sintering materials and attachment methods using same
US9123768B2 (en) 2010-11-03 2015-09-01 L. Pierre de Rochemont Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof
US20130248777A1 (en) * 2012-03-26 2013-09-26 Heraeus Precious Metals North America Conshohocken Llc Low silver content paste composition and method of making a conductive film therefrom
EP2880662B1 (de) * 2012-07-30 2017-06-28 CeramTec GmbH Verfahren zur metallisierung von durchkontaktierungen
KR101434024B1 (ko) * 2012-08-17 2014-08-25 삼성전기주식회사 금속 분말, 전자 부품 및 이의 제조 방법
KR101648242B1 (ko) 2013-03-27 2016-08-12 제일모직주식회사 태양전지 전극 형성용 조성물 및 이로부터 제조된 전극
KR101882525B1 (ko) * 2013-04-11 2018-07-26 삼성에스디아이 주식회사 태양전지 전극 형성용 조성물 및 이로부터 제조된 전극
WO2014195097A1 (de) * 2013-06-05 2014-12-11 Ceramtec Gmbh Metallisierung auf keramischen substraten
JP6303368B2 (ja) * 2013-09-30 2018-04-04 株式会社村田製作所 電子部品及びその製造方法
EP2946854A1 (en) * 2014-05-23 2015-11-25 Heraeus Precious Metals North America Conshohocken LLC Coated conductive metallic particles
US10529646B2 (en) * 2015-04-24 2020-01-07 Amosense Co., Ltd. Methods of manufacturing a ceramic substrate and ceramic substrates
EP3374905A1 (en) 2016-01-13 2018-09-19 Bigfoot Biomedical, Inc. User interface for diabetes management system
CN113101448B (zh) 2016-01-14 2024-01-23 比格福特生物医药公司 调整胰岛素输送速率的系统
JP7083225B2 (ja) * 2016-05-12 2022-06-10 株式会社村田製作所 電子部品の製造方法
CN105948826A (zh) * 2016-06-16 2016-09-21 常熟市银洋陶瓷器件有限公司 一种氧化钇陶瓷的高温金属化工艺
JP6614355B2 (ja) * 2016-07-21 2019-12-04 株式会社村田製作所 感光性導電ペースト、積層型電子部品の製造方法、及び、積層型電子部品
EP3568859A1 (en) 2017-01-13 2019-11-20 Bigfoot Biomedical, Inc. Insulin delivery methods, systems and devices
USD874471S1 (en) 2017-06-08 2020-02-04 Insulet Corporation Display screen with a graphical user interface
USD928199S1 (en) 2018-04-02 2021-08-17 Bigfoot Biomedical, Inc. Medication delivery device with icons
USD920343S1 (en) 2019-01-09 2021-05-25 Bigfoot Biomedical, Inc. Display screen or portion thereof with graphical user interface associated with insulin delivery
USD977502S1 (en) 2020-06-09 2023-02-07 Insulet Corporation Display screen with graphical user interface

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110024A (ja) * 1981-12-24 1983-06-30 富士通株式会社 セラミツクコンデンサ端子電極組成
JPS61179802A (ja) 1985-02-05 1986-08-12 Fukuda Kinzoku Hakufun Kogyo Kk 金属粉の処理方法
JPS63216204A (ja) 1987-03-03 1988-09-08 昭栄化学工業株式会社 導電性粉末及びこれを用いた導電性ペ−スト
JPH0320341A (ja) 1989-06-16 1991-01-29 Mitsui Mining & Smelting Co Ltd 厚膜組成物用銅粉
US5126915A (en) * 1989-07-28 1992-06-30 E. I. Du Pont De Nemours And Company Metal oxide-coated electrically conductive powders and compositions thereof
JPH0650601B2 (ja) 1990-04-13 1994-06-29 第一工業製薬株式会社 厚膜導電性ペースト組成物
JPH04206612A (ja) 1990-11-30 1992-07-28 Tanaka Kikinzoku Internatl Kk 積層コンデンサ内部電極用導体ペースト
JPH06240183A (ja) 1993-02-18 1994-08-30 Daiken Kagaku Kogyo Kk 電極用導電性塗料
US5414589A (en) * 1993-06-07 1995-05-09 Rohm Co., Ltd. Capacitor having a changeable dielectric capacity and manufacturing method thereof
JPH0762275A (ja) 1993-08-26 1995-03-07 Asahi Chem Ind Co Ltd セラミック焼成基板用導体ペースト
JPH07197103A (ja) 1994-01-10 1995-08-01 Murata Mfg Co Ltd 金属粉末表面への金属化合物被覆方法
JP3346023B2 (ja) 1994-03-08 2002-11-18 大研化学工業株式会社 電極用導電性塗料およびその製造法
JP3414502B2 (ja) 1994-06-15 2003-06-09 株式会社ノリタケカンパニーリミテド 高温焼成対応貴金属粉末および導体ペースト
JPH08181514A (ja) 1994-12-27 1996-07-12 Sumitomo Metal Ind Ltd 高周波用セラミックス部品の製造方法
JPH08259847A (ja) 1995-03-17 1996-10-08 Daiken Kagaku Kogyo Kk 被覆無機粉体およびその製造方法
JPH09129028A (ja) * 1995-11-01 1997-05-16 Daiken Kagaku Kogyo Kk 無機皮膜を有する金属粉の製造法及び金属粉
JP3630813B2 (ja) 1996-01-16 2005-03-23 福田金属箔粉工業株式会社 ハンダ付け可能な面発熱体電極用導電性組成物
JP3336204B2 (ja) * 1996-08-29 2002-10-21 京セラ株式会社 回路基板
US6488869B2 (en) 1997-04-08 2002-12-03 Matsushita Electric Industrial Co., Ltd. Conductive paste, its manufacturing method, and printed wiring board using the same
JP3495890B2 (ja) 1997-10-07 2004-02-09 日本特殊陶業株式会社 導電ペースト組成物、導電ペースト組成物の製造方法、表層導体形成方法、およびセラミック多層基板
JP3150932B2 (ja) 1997-12-02 2001-03-26 第一工業製薬株式会社 セラミック多層回路基板用導電ペースト
JP3297007B2 (ja) 1997-12-05 2002-07-02 株式会社栗本鐵工所 アスファルト舗装道路用面状発熱体
JP4059967B2 (ja) 1997-12-26 2008-03-12 北陸電気工業株式会社 チップ型複合機能部品
JPH11191502A (ja) 1997-12-26 1999-07-13 Hokuriku Electric Ind Co Ltd 低抵抗型チップ抵抗器
JP3511895B2 (ja) * 1998-06-05 2004-03-29 株式会社村田製作所 セラミック多層基板の製造方法
JP4081873B2 (ja) 1998-08-25 2008-04-30 松下電器産業株式会社 抵抗器およびその製造方法
JP2000265202A (ja) 1999-03-12 2000-09-26 Tanaka Kikinzoku Kogyo Kk 銀粉末の製造方法
JP2000331535A (ja) * 1999-05-20 2000-11-30 Toray Ind Inc 導体ペースト
JP3164103B2 (ja) 1999-05-27 2001-05-08 株式会社村田製作所 電子部品の製造方法および製造装置
JP3666308B2 (ja) 1999-07-08 2005-06-29 株式会社村田製作所 導電性ペーストおよびセラミック電子部品
JP4493140B2 (ja) * 2000-01-31 2010-06-30 京セラ株式会社 多層回路基板
JP2002076639A (ja) 2000-08-31 2002-03-15 Kyocera Corp 回路基板
JP2002232204A (ja) * 2001-02-05 2002-08-16 Ngk Insulators Ltd 電子部品及びその製造方法

Also Published As

Publication number Publication date
WO2003024168A1 (en) 2003-03-20
US20040070915A1 (en) 2004-04-15
JP2003081683A (ja) 2003-03-19
JP3734731B2 (ja) 2006-01-11
CN1494820A (zh) 2004-05-05
CN1254160C (zh) 2006-04-26
KR100525176B1 (ko) 2005-11-17
US6826031B2 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
KR100525176B1 (ko) 세라믹 전자부품 및 그 제조방법
KR100866220B1 (ko) 도체 조성물 및 그 제조방법
JP5180443B2 (ja) マイクロ波用途におけるｌｔｃｃテープ用厚膜導体ペースト組成物
EP2571049B1 (en) Electronic component and method for producing same
JP3564089B2 (ja) 導体ペースト及びその製造方法
JP2006196421A (ja) 被覆導体粉末および導体ペースト
JP2001122639A (ja) ガラスフリットおよび導体ペースト組成物ならびに積層コンデンサ
JP3785903B2 (ja) 多層基板及びその製造方法
JP3862042B2 (ja) 導電性ペースト、それを用いたセラミックス構造物及びその製造方法
JP3901135B2 (ja) 導体ペースト
JP2002362987A (ja) 電子部品およびその製造方法
JP3798979B2 (ja) 導電ペースト及びその使用
JP2799916B2 (ja) 導電性金属被覆セラミックス粉末
JP2001122680A (ja) ガラスセラミック基板およびその製造方法
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP2001023438A (ja) 導電性ペーストおよびセラミック電子部品
JPH03214716A (ja) 電極の形成方法およびそれを用いた電子部品
JP2000182435A (ja) 導電性ペースト及びセラミック電子部品
JP2000022294A (ja) 電子部品回路基板
JP4702021B2 (ja) 導体層付セラミックス基板およびその製造方法
JPH01260711A (ja) ペースト組成物および導体
JPS60201601A (ja) 抵抗体素子
JPH01260712A (ja) ペースト組成物および導体
JP2001068830A (ja) 回路基板
JPH0748444B2 (ja) 電極層付き基板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 15