KR20040014719A - 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 - Google Patents

나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 Download PDF

Info

Publication number
KR20040014719A
KR20040014719A KR1020020047351A KR20020047351A KR20040014719A KR 20040014719 A KR20040014719 A KR 20040014719A KR 1020020047351 A KR1020020047351 A KR 1020020047351A KR 20020047351 A KR20020047351 A KR 20020047351A KR 20040014719 A KR20040014719 A KR 20040014719A
Authority
KR
South Korea
Prior art keywords
wafer
bonded
bonded wafer
nano
heat treatment
Prior art date
Application number
KR1020020047351A
Other languages
English (en)
Other versions
KR100511656B1 (ko
Inventor
박재근
이곤섭
이상희
Original Assignee
박재근
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박재근 filed Critical 박재근
Priority to KR10-2002-0047351A priority Critical patent/KR100511656B1/ko
Priority to US10/391,297 priority patent/US6884694B2/en
Priority to CNB031275508A priority patent/CN100389477C/zh
Priority to JP2003291700A priority patent/JP2004080035A/ja
Publication of KR20040014719A publication Critical patent/KR20040014719A/ko
Priority to US11/084,033 priority patent/US7338882B2/en
Application granted granted Critical
Publication of KR100511656B1 publication Critical patent/KR100511656B1/ko
Priority to JP2009102446A priority patent/JP2009164643A/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

CMP 공정을 사용하지 않고도 두께 균일도가 매우 우수한 나노 SOI 웨이퍼를 제조하는 방법 및 그에 따라 제조된 웨이퍼가 개시된다. 본 발명의 나노 SOI 웨이퍼의 제조방법은, 결합 웨이퍼와 기준 웨이퍼를 준비하고, 상기 결합 웨이퍼의 적어도 일면에 절연막을 형성한다. 이어서, 상기 결합 웨이퍼의 표면으로부터 소정 깊이에 불순물이온을 저전압으로 주입하여 불순물이온 주입부를 형성한 후, 상기 결합 웨이퍼의 절연막과 상기 기준 웨이퍼를 서로 접촉시켜 접착한다. 이어서, 저온 열처리를 수행하여 상기 결합 웨이퍼의 불순물이온 주입부를 벽개하고, 상기 기준 웨이퍼와 접착된 상기 결합 웨이퍼의 벽개된 표면을 식각하여 나노급의 소자형성영역을 형성한다. 벽개된 표면에 대한 식각은 수소 표면 처리와 습식 식각을 사용하여 수행할 수 있다.

Description

나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된 나노 에스오아이 웨이퍼{Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same}
본 발명은 에스오아이(SOI; Silicon On Insulator) 웨이퍼의 제조방법 및 그에 따라 제조된 SOI 웨이퍼에 관한 것으로서, 보다 상세하게는 소자형성영역의 두께를 나노급(nano scale)인 나노 SOI 웨이퍼의 제조방법 및 그에 따라 형성된 나노 SOI 웨이퍼에 관한 것이다.
통상적인 실리콘 집적회로를 제작하기 위해 사용되는 벌크 실리콘 기판에서의 접합분리(junction isolation)는 적당한 정도의 도핑 수준과 디멘젼하에서 ±30 V 정도의 공급전압하에서 접합 파괴(junction breakdown)가 발생되기 때문에 고전압의 응용에는 적합하지 않을 뿐만 아니라, 접합분리는 감마선에 의해 pn접합에서 발생되는 과도 광전류(transient photocurrent)에 기인하여 고방사능 환경하에서는 효과적이지 못하다. 따라서, pn접합 대신에 절연물로서 소자의 주위를 완전히 둘러싸는 분리기술인 SOI 기술이 개발되었으며, 이러한 SOI 기판에서 제작되는 회로는 벌크 실리콘 기판내에 제작되는 회로와 비교하여 제작과정 및 결과 구조가 단순하여 칩사이즈를 작게할 수 있으며, 칩사이즈의 감소와 더불어 기생 캐패시턴스가 감소되기 때문에 회로의 동작속도가 빠르다는 장점이 있다.
이러한 SOI 기술로서는, 사파이어상에 헤테로 에피택셜 실리콘층을 성장시키는 SOS(Silicon On Sapphire) 기술, 실리콘 기판내에 산소이온을 주입한 후 어닐링시켜 매몰된 실리콘산화층을 형성시키는 SIMOX(Separation by IMplaneted OXygen)기술, 표면에 절연층이 형성된 적어도 하나의 웨이퍼와 다른 웨이퍼를 접착시킨 본딩 SOI(Bonding SOI) 기술등이 알려져 있다.
이러한 본딩 SOI 기술을 이용한 예로서, 소위 유니본드(UNIBOND) 웨이퍼를 제조하기 위해 사용되는 소위 "스마트-컷(Smart-Cut)" 공정 기술이 잘 알려져 있다. 스마트-컷 공정 기술은 수소 이온을 본딩되는 웨이퍼중의 하나에 이온주입하여 미세한 버블층을 형성한 후 열처리에 의해 이 버블층을 중심으로 웨이퍼를 벽개시키는 기술로서, 도 1은 종래의 스마트-컷 공정기술을 이용한 SOI 웨이퍼를 제조하는 방법을 나타낸 공정순서도이다.
도 1을 참조하면, 후속 공정에 의해 서로 접착되는 기준 웨이퍼(base wafer)와 결합 웨이퍼(bond wafer)를 준비한다(S10). 기준 웨이퍼는 SOI 웨이퍼를 물리적으로 지지해주는 역할을 하며 핸들링 웨이퍼(handling wafer)라고도 하며, 결합 웨이퍼는 후속 공정에 의해 반도체소자의 채널이 형성되는 웨이퍼로서 소자 웨이퍼(device wafer)라고 불리기도 한다.
이어서, 단결정 실리콘으로 이루어진 결합 웨이퍼에 대하여 열산화 공정을 수행하여 결합 웨이퍼의 표면에 산화막, 즉 실리콘 산화막을 형성한다(S12). 실리콘 산화막은 SOI 웨이퍼에서 매몰 산화층(Buried Oxide Layer)의 역할을 하는 것으로서 필요에 따라 수십 내지 수천 Å 정도의 두께로 형성할 수 있다.
이어서, 결합 웨이퍼에 대하여 고전압의 수소이온을 주입한다(S14). 수소이온의 주입에너지는 약 125 KeV 정도의 고전압 에너지를 사용하며, 수소도즈량은 약 6 x 1016cm-2정도가 되도록 한다. 따라서, 실리콘 산화막 아래의 결합 웨이퍼의 표면으로부터 소정의 깊이에 투영비정거리(Rp)를 갖는 수소이온 주입부가 형성된다.
다음으로, 기준 웨이퍼와 결합 웨이퍼를 세정하여 표면의 오염물을 제거한 후 이들 두 웨이퍼를 수평적으로 접착시킨다(S16). 접착 방법은 기준 웨이퍼를 수평으로 뉘어 놓인 채 그 위로 실리콘 산화막이 형성된 결합 웨이퍼의 부분을 수평적으로 평행하게 위치시킨 후 상온에서 전체 웨이퍼의 표면이 동시에 접촉되도록 하부방향으로 결합 웨이퍼를 내려놓으면서 두 웨이퍼를 접착시킨다. 이때 두 웨이퍼는 친수성(hydrophillic) 조건하에서 수소결합에 의해 상호 접착된다.
이어서, 고온에서 열처리를 수행하여 수소이온 주입부 부분을 벽개 (cleavage)한다(S18). 열처리는 질소 분위기하에서 약 550℃ 정도의 온도하에서 약 1시간 정도 수행한다. 벽개 과정은 열처리 동안에 수소이온 주입부 부분의 버블들이 상호작용을 하여 충분한 블리스터(blister)가 형성되고 이들이 전파되면서 플레이크(flake) 현상이 일어나면서 이루어진다. 벽개후 결합 웨이퍼의 잔류하는 실리콘층 표면의 Rms(root mean square roughness) 값이 약 100 내지 120 Å 정도가 되며, 잔류하는 실리콘층의 두께가 약 9000 Å 정도가 된다.
이어서, 실리콘층의 벽개면에 대하여 화학기계적 연마(CMP) 공정을 수행한다(S20). CMP 공정은 반도체소자의 채널이 형성되는 소자형성영역의 두께가 원하는 두께가 될 때까지 수행할 수 있다.
한편, SOI 웨이퍼에 형성되는 반도체소자의 고집적화, 고속화 및 저전력화에 대한 요구에 대응하여 SOI 웨이퍼에서 반도체소자가 형성되는 소자형성영역(또는 채널영역)의 두께는 점점 작아지고 있으며, 동시에 메몰옥사이드층(BOX)의 두께도 점점 작아지고 있는 추세이다. 즉 실리콘 SOI의 소자형성영역(채널영역)의 두께가약 1000 nm 이상이 되는 두꺼운 SOI(Thick SOI) 웨이퍼로는 MEMS, 센서들, 포토다이오드, 바이폴라 전력소자등을 형성하기 위해 사용될 수 있으며, 마이크로 디스플레이 또는 부분공핍 (Partially Depleted) CMOS 등은 소자형성영역의 두께가 약 50 내지 1000 nm의 얇은 SOI(Thin SOI) 웨이퍼로도 생산할 수 있지만, 완전공핍(Fully Depleted) CMOS, 나노 CMOS 소자 또는 단전자 소자 등은 소자형성영역의 두께가 약 50 nm 이하의 나노 SOI 웨이퍼를 요구하기에 이르렀다.
그러나, 전술한 종래의 스마트-컷 공정 기술을 사용하여 나노 SOI 웨이퍼를 제조하는 데에는 다음과 같은 문제점들이 발생된다.
첫째), 종래에는 결합 웨이퍼의 수소이온 주입부를 벽개한 후 벽개된 표면을 평탄화하고, 원하는 소자형성영역의 두께가 될 때까지 CMP 공정을 수행하여야 한다. 그러나, 일반적으로 반도체소자의 제조공정에서 CMP 공정은 공정단가가 매우 비싸고 공정시간이 많이 소요되며, CMP 공정에 따른 웨이퍼의 중심부와 주변부의 두께 편차가 매우 크며, CMP 실시시 크랙(crack)등의 결함이 발생하는 단점이 있다.
둘째), 수소이온을 결합 웨이퍼내에 이온주입할 때 고에너지 전압하에서 수행하기 때문에 수소이온의 투영비정거리가 매우 커지게 되며, 따라서 후속 벽개 공정 후에 실리콘층의 두께가 약 9000 Å 정도로 두껍게 잔류하기 때문에 소자형성영역이 약 50 nm(500 Å) 이하가 되는 나노 SOI 웨이퍼를 제조하기에는 CMP 공정시간이 오래 걸릴 뿐만아니라 연마되는 실리콘층의 소모량이 많아지는 문제점이 있다.
셋째), 결합 웨이퍼와 기준 웨이퍼를 접착하는 종래의 수평 접착 방식에 의하면 접착면에서 보이드 등의 결함이 매우 많이 발생하여 취약하게 된다는 문제점이 있다.
본 발명의 목적은 상기 종래 기술의 문제점을 극복하기 위한 것으로서, CMP 공정을 사용하지 않고도 두께 균일도가 매우 우수한 나노 SOI 웨이퍼를 제조하는 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 결합 웨이퍼와 기준 웨이퍼간의 접착면에 보이드의 발생을 억제하여 웨이퍼의 접착력을 향상시킨 나노 SOI 웨이퍼를 제조하는 방법을 제공하는 데 있다.
본 발명의 또다른 목적은 상기 본 발명에 따른 제조방법에 의해 제조되는 나노 SOI 웨이퍼를 제공하는 데 있다.
도 1은 종래의 에스오아이(SOI) 웨이퍼를 제조하는 공정단계를 나타낸 공정순서도이다.
도 2는 본 발명의 일 실시예에 따라 나노 SOI(Silicon On Insulator) 웨이퍼를 제조하는 공정단계를 나타낸 공정순서도이다.
도 3 내지 도 7은 본 발명의 일 실시예에 따라 나노 SOI 웨이퍼를 제조하는 각 공정단계를 나타낸 공정단면도들이다.
도 8 내지 도 10은 본 발명의 일 실시예에 따라 나노 SOI 웨이퍼를 제조하기 위해 기준 웨이퍼와 결합 웨이퍼를 결합시키는 방법을 나타내는 개략도이다.
도 11은 본 발명의 다른 실시예에 따라 제조된 나노 SOI 웨이퍼를 나타내는 단면도이다.
도 12는 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼를 제조하기 위한 실험에서 측정한 수소 이온주입 전압과 △Rp의 관계를 나타낸 그래프이다.
도 13은 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼를 제조하기 위한 실험에서 측정한 △Rp와 Rms의 관계를 나타낸 그래프이다.
도 14는 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼를 제조하기 위한 실험에서 측정한 결합 웨이퍼의 벽개를 위한 열처리온도와 Rms의 관계를 나타낸 그래프이다.
도 15는 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼를 제조하기 위한 실험에서 측정한 결합 웨이퍼의 벽개를 위한 열처리시간과 보이드 수의 관계를 나타낸 막대 그래프이다.
도 16 내지 도 19는 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼를 제조하기 위한 실험에서 측정한 결합 웨이퍼의 벽개를 위한 열처리온도를 변화시키면서 웨이퍼에서의 깊이에 따른 수소 농도의 변화를 나타낸 그래프이다.
도 20은 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼를 제조하기 위한 실험에서 측정한 웨이퍼의 벽개면에 대한 수소 열처리시간과 Rms의 관계를 나타낸 막대 그래프이다.
도 21은 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼를 제조하기 위한 실험에서 측정한 실리콘에 대한 식각시간과 평균식각량의 관계를 나타낸 그래프이다.
※ 도면의 주요 부분에 대한 부호의 설명
10 ; 결합 웨이퍼 12 ; 실리콘산화막
14 ; 수소이온주입부16 ; 실리콘저머늄층
20 ; 기준 웨이퍼80 ; 받침대
82a, 82b ; 웨이퍼 지지대84a, 84b ; 웨이퍼 압착봉
상기 본 발명의 목적들을 달성하기 위한 본 발명에 따른 나노 SOI 웨이퍼의 제조방법은, 결합 웨이퍼와 기준 웨이퍼를 준비하고, 상기 결합 웨이퍼의 적어도 일면에 절연막을 형성한다. 이어서, 상기 결합 웨이퍼의 표면으로부터 소정 깊이에 불순물이온을 저전압으로 주입하여 불순물이온 주입부를 형성한 후, 상기 결합 웨이퍼의 절연막과 상기 기준 웨이퍼를 서로 접촉시켜 접착한다. 이어서, 저온 열처리를 수행하여 상기 결합 웨이퍼의 불순물이온 주입부를 벽개하고, 상기 기준 웨이퍼와 접착된 상기 결합 웨이퍼의 벽개된 표면을 식각하여 나노급의 소자형성영역을 형성한다.
한편, 상기 결합 웨이퍼는 단결정 실리콘 웨이퍼이며, 상기 결합 웨이퍼에 절연막을 형성하기 이전에, 상기 절연막이 형성되는 상기 결합 웨이퍼의 표면에 실리콘저머늄층을, 바람직하게는 에피택시 공정에 의해 형성하는 단계를 더 포함할 수 있다. 또한, 상기 결합 웨이퍼에 형성된 절연막은 열공정에 의해 형성된 실리콘산화막일 수 있다.
상기 불순물이온은 수소이온이며, 상기 수소이온은 저전압, 예를 들어 30 Kev 이하의 저전압 하에서 주입하며, 상기 이온주입된 수소이온의 투영비정거리(Rp)가 상기 결합 웨이퍼의 표면으로부터 가까운, 예를 들어 1000 내지 4000 Å의 범위내에 형성되도록 하는 것이 바람직하다. 상기 투영비정거리는 이온주입 전압을 조절함으로써 제어할 수 있다.
상기 결합 웨이퍼와 기준 웨이퍼를 접착하는 단계는, 상기 결합 웨이퍼와 상기 기준 웨이퍼의 적어도 일부분을 접촉시킨 후 순차적으로 접촉면적을 증가시키면서 접착하는 것이 접촉면에서의 보이드의 발생을 감소시킬 수 있다는 점에서 바람직하며, 예를 들어 상기 결합 웨이퍼와 상기 기준 웨이퍼를 수직방향의 하측의 적어도 일부분을 접촉시킨 후 순차적으로 상측방향으로 접촉면적을 증가시키면서 가압하여 접착할 수 있다.
상기 결합 웨이퍼의 불순물이온 주입부를 벽개하는 단계는 400℃ 이하의 저온에서 열처리하여 수행하며, 바람직하게는 상기 결합 웨이퍼의 벽개된 표면의 Rms 값이 30 내지 40 Å이 되도록 하며, 바람직하게는 상기 결합 웨이퍼를 벽개하는 단계에서 상기 기준 웨이퍼와 접착된 상기 결합 웨이퍼의 잔류하는 두께는 3000 Å이하가 되도록 한다.
한편, 상기 결합 웨이퍼의 벽개된 표면을 식각하여 소자형성영역을 형성하는 단계는, 상기 기준 웨이퍼와 결합된 상기 결합 웨이퍼의 벽개된 표면을 습식 식각한 후, 상기 습식 식각된 결합 웨이퍼의 표면에 대하여 수소 열처리를 수행하여 이루어진다. 상기 기준 웨이퍼와 결합된 상기 결합 웨이퍼의 벽개된 표면을 습식 식각하는 단계 이전에, 상기 결합 웨이퍼의 벽개된 표면에 대하여 수소 열처리를 수행하는 단계를 더 포함하는 것이 상기 결합 웨이퍼의 벽개된 표면을 습식 식각하기에 효율적이며, 상기 결합 웨이퍼의 표면에 대하여 수소 열처리를 수행하는 단계는 1100℃ 이상의 온도에서 적어도 1분 이상 수행한다.
상기 기준 웨이퍼와 결합된 상기 결합 웨이퍼의 벽개된 표면을 습식 식각하는 단계는, NH4OH, H2O2및 H20의 혼합용액을 식각액으로 사용하여 수행하는 것이 식각속도가 낮고 식각두께를 균일하게 조절할 수 있다는 점에서 바람직하다.
한편, 본 발명의 상기 다른 목적에 따른 본 발명의 제조방법에 의해 제조된 나노 SOI 웨이퍼는 상기 소자형성영역의 두께는 50 nm 이하이며, 상기 소자형성영역의 표면의 Rms 값은 2 Å 이하가 된다.
본 발명에 따르면, 저전압으로 수소이온을 주입하기 때문에 수소이온의 투영비정거리(Rp)가 작아지는 동시에 주입된 수소이온 주입부의 분포를 좌우하는 △Rp의 값도 작아지며, 이는 후속되는 수소이온 주입부의 벽개 공정시 벽개된 표면의 Rms값이 작게 되어 CMP 공정없이 벽개 표면에 대한 수소 열처리와 습식 식각 공정만으로도 나노급 소자형성영역을 형성할 수 있다.
또한, 본 발명에 따르면, 결합 웨이퍼와 기준 웨이퍼를 접촉면적을 확대하면서 접착하기 때문에 접착면에서의 보이드의 발생수를 줄여 양 웨이퍼의 접착력을 향상시킬 수 있다.
또한, 본 발명에 따르면, 저온에서 벽개 공정을 수행함으로써 벽개된 표면의 Rms값이 작아져 CMP 공정없이 벽개 표면에 대한 수소 열처리와 습식 식각 공정만으로도 나노급 소자형성영역을 형성할 수 있으며, 또한 저온에서 벽개 공정을 수행하기 때문에 수소이온의 아웃-디퓨젼(Out-diffusion)의 량이 작으며 따라서 충분한 블리스터(blister)와 플레이크(flake) 현상이 일어나기에 충분한 수소이온 주입농도를 유지하기 위한 수소이온 도즈량의 증가가 불필요하게 되어 생산단가가 줄어든다.
또한, 본 발명에 따르면, 벽개면에 대한 수소 열처리를 수행하기 때문에 벽개면의 Rms 값이 현저히 감소하여 원하는 나노급 SOI 웨이퍼의 표면거칠기를 달성할 수 있으며, 습식식각 공정 이전에 미리 벽개면에 대한 수소 열처리를 추가적으로 수행하기 때문에 습식 식각공정을 효과적으로 수행할 수 있다.
또한, 본 발명에 따르면, 벽개면에 대하여 CMP 공정없이 습식 식각으로 표면 식각을 낮게 유지함으로써 식각 두께를 균일하게 유지할 수 있다.
이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예들을 상세히 설명한다.
다음에 설명되는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.
도 2는 본 발명의 바람직한 실시예에 따른 나노 SOI 웨이퍼의 제조방법을 나타낸 공정순서도이며, 도 3 내지 도 7은 본 발명의 일 실시예에 따른 나노 SOI 웨이퍼의 제조방법을 설명하기 위한 공정단면도들이다. 전술한 도 1의 종래 기술과 차이점을 위주로 설명한다.
도 2 내지 도 7을 참조하면, 먼저 후속 공정에 의해 서로 접착되는 기준 웨이퍼(base wafer,20)와 결합 웨이퍼(bond wafer,10)를 준비한다(S30). 기준 웨이퍼(20)는 SOI 웨이퍼를 물리적으로 지지해주는 지지대 역할을 하며 일명 핸들링 웨이퍼(handling wafer)라고도 하며, 결합 웨이퍼(10)는 후속 공정에 의해 반도체소자의 채널영역(소자형성영역)이 형성되는 웨이퍼로서 소자 웨이퍼(device wafer)라고 불리기도 한다.
이어서, 예를 들어, 단결정 실리콘으로 이루어진 결합 웨이퍼(10)의 적어도 하나의 표면에 절연막을 통상의 다양한 방법에 의해 형성할 수 있으며, 예를 들어 열산화 공정을 수행하여 결합 웨이퍼(10)의 표면에 산화막, 즉 실리콘 산화막(12)을 형성한다(S32). 실리콘 산화막(12)은 SOI 웨이퍼에서 매몰 산화층(Buried OxideLayer; BOX층)의 역할을 하는 것으로서 필요에 따라 수십 내지 수천 Å 정도의 두께로 형성할 수 있으나, 나노 SOI 웨이퍼에서는 수십 내지 수백 Å 정도, 예를 들어 200 Å 정도의 두께로 형성할 수 있다.
도 3에서는 결합 웨이퍼(10)의 상부 표면에만 실리콘 산화막(12)이 형성된 것으로 도시되어 있으나, 열산화 공정에 의해 노출된 결합 웨이퍼(10)의 전 표면에 실리콘 산화막(12)이 형성될 수 있으며, 필요에 따라 이런 상태를 유지하거나 결합 웨이퍼(10)의 한 표면에만 실리콘 산화막(12)이 잔류하도록 나머지는 제거할 수도 있다.
이어서, 결합 웨이퍼(10)에 대하여 저전압의 불순물이온, 예를 들어 수소이온을 주입한다(S34). 본 실시예에서는 수소이온의 주입에너지는 약 25 KeV 정도의 저전압 에너지를 사용하였으며, 수소 도즈량은 약 6 x 1016cm-2정도가 되도록 하였다. 따라서, 실리콘 산화막 아래의 결합 웨이퍼의 표면으로부터 소정의 깊이에 투영비정거리(Rp)를 갖는 수소이온 주입부(14)가 형성되며, 이를 경계로 결합 웨이퍼(10)는 일응 소자형성부(10b)와 제거부(10a)로 구분하기로 한다. 도 4에서는 수소이온 주입부(14)를 점선으로 표시하였지만, 수소이온 주입부는 수소이온들이 일정한 폭을 갖고 분포된 영역을 의미한다.
본 발명자들은 불순물이온 주입 에너지와 투영비정거리(Rp) 및 △Rp의 상관관계에 대하여 시뮬레이션을 하였으며, 시뮬레이션 조건으로서, 수소이온 주입의 샘플은 200Å의 실리콘산화막이 형성된 실리콘기판으로 하였으며, 수소이온 도즈량은 6 x 1016cm-2으로 설정하였다. 시뮬레이션 결과를 표1에 나타내었다.
주입에너지(KeV) 10 20 30 50 75 100 150 200
Rp (nm) 180.8 299.4 389.6 542.4 718 900 1300 1780
△Rp(nm) 55.9 73.1 81.5 91.5 99.3 106.6 120.3 129.5
표1에 따르면, 수소이온 주입에너지(acceleration Voltage; Vac)의 감소에 따라 투영비정거리(Rp)는 거의 비례적으로 감소함을 알 수 있으며, △Rp 값도 이온주입 에너지의 감소에 따라 감소하지만, 이온주입 전압이 50 KeV 이하, 특히 30 KeV 이하에서는 현저히 감소함을 알 수 있으며, 이 결과를 도시한 도 12를 참조하면 보다 명확히 알 수 있다. 도 12에서 가로축은 수소이온 주입에너지(Vac)이며, 세로축은 △Rp 값을 나타낸다.
나아가, 본 발명자들은 △Rp 값과 Rms 값의 상관관계를 알아보기 위해 수소이온 주입 직후 SIMS로 △Rp 값을 측정하였으며, 수소이온 주입부(14)의 벽개 공정후 Rms 값(10 ㎛ X 10 ㎛)을 AFM으로 측정하여 표2에 나타내었다.
주입에너지 (KeV) 26 42 45.2
△Rp 값 (nm) 77 87 88
Rms 값 (nm) 3.16 5.72 6.55
표2에 따르면, 수소이온 주입에너지(Vac)의 증가에 따라 △Rp 값도 증가함을 알 수 있으며, Rms 값도 증가함을 알 수 있다. △Rp 값과 Rms 값의 변화관계를 도 13에 도시하였다. 도 13에서 가로축은 △Rp 값이며, 세로축은 Rms 값을 나타낸다.
도 12 및 도 13으로부터, 수소이온 주입에너지의 증가에 따라 투영비정거리가 증가하고, 그에 따라 △Rp 값도 증가함을 알 수 있으며, Rms 값도 일정한 상관관계를 가지면서 증가함을 알 수 있다. 본 발명자들은 이러한 시뮬레이션과 실험결과를 토대로 후술하는 나노급 SOI 웨이퍼를 제조하기 위한 수소이온 주입에너지를 30 KeV 이하로 하는 것이 적절하다고 판단하였다.
다음으로 도 2, 도 5, 도 8 내지 도 10을 참조하면, 기준 웨이퍼(20)와 결합 웨이퍼(10)를 세정하여 표면의 오염물을 제거한 후 이들 두 웨이퍼를 수직적으로 접착시킨다(S36). 본 발명에서는 종래의 수평 접착식과 달리 기준 웨이퍼(20)와 결합웨이퍼(10)의 실리콘 산화막(12)의 적어도 일부가 먼저 접촉되면서 그 접촉면적이 한쪽 방향으로 증가하면서 접착되도록 한다. 이는 기준 웨이퍼(20)와 결합 웨이퍼(10)의 표면이 모두 굴곡이 있다는 점과 실리콘 웨이퍼가 탄성체라는 점을 고려하여 한쪽방향으로 가압하면서 접착함으로써 접촉 표면이 평탄해지면서 이들 사이에 형성될 수 있는 수분등의 보이드 성분을 외측으로 밀어내어 제거하면서 접착하는 형태이기 때문에 접착면에서의 보이드가 현저히 감소되어 접착력이 향상될 수 있도록 해준다.
도 8 내지 도 10을 참조하여 보다 구체적인 접착 방법을 설명하면, 기준 웨이퍼(20)와 결합 웨이퍼(10)를 각기 비스듬한 경사면을 갖는 웨이퍼 지지대(82a, 82b)에 안착시킨다. 이때 각 웨이퍼 지지대(82a, 82b)는 받침대(80)상에 고정되며, 각 웨이퍼 지지대(82a, 82b)의 경사면에는 웨이퍼의 형상에 대응하는 적절한 크기와 깊이를 갖는 안착부들(도시안됨)이 형성되어 각 웨이퍼들을 고정할 수 있도록 구성되어 있다. 각 웨이퍼 지지대(82a, 82b)의 중앙부에는 각 웨이퍼(10,20)들을후면으로부터 가압하여 압착할 수 있는 웨이퍼 압착봉(84a, 84b)이 형성되어 있다. 따라서 도 8에서 도 10과 같은 순서로 기준 웨이퍼(10)와 결합 웨이퍼(20)를 가압하여 접착시키게 된다.
본 발명에서의 기준 웨이퍼(20)와 결합 웨이퍼(10)의 접착은 상온에서 실시하는 것이 바람직하며, 이때 두 웨이퍼는 친수성(hydrophillic) 조건하에서 수소결합에 의해 상호 접착된다.
이어서 도 2 및 도 6을 참조하면, 저온에서 열처리를 수행하여 수소이온 주입부(14) 부분을 벽개 (cleavage)한다(S38). 본 실시예에서 벽개 열처리는 약 400℃ 정도의 온도 이하에서 적어도 약 1분 이상 수행한다. 벽개 과정은 전술한 바와 같이 열처리 동안에 수소이온 주입부 부분의 버블들이 상호작용을 하여 충분한 블리스터(blister)가 형성되고 이들이 전파되면서 플레이크(flake) 현상이 일어나면서 이루어진다. 본 실시예에서 결합 웨이퍼(10)의 벽개된 표면의 Rms 값은 30 내지 40 Å 정도의 범위로 유지되며, 벽개후의 소자형성부(10b)의 두께는 약 3000 Å 정도가 되었다.
본 발명자들은 벽개를 위한 열처리 온도와 Rms 값을 알아보기 위해 다음 실험을 하였다. 실험 조건으로서, 수소이온 주입에너지는 28.5 KeV이며, 수소이온 도즈량은 5 x 1016cm-2으로 설정하였다. TEM으로 측정한 실험 결과를 도 14에 나타내었다.
도 14에서 가로축은 열처리 온도를 나타내며, 세로축은 Rms 값(nm)를 나타낸다. 열처리 온도가 450℃인 경우 Rms값은 약 3.15 nm이며, 열처리 온도가 550℃인경우 Rms값은 약 10.9 nm이며, 열처리 온도가 650℃인 경우 Rms값은 약 14.5 nm이며, 열처리 온도가 750℃인 경우 Rms값은 약 25.0 nm 이상이 되는 것을 알 수 있다. 또한, 열처리 온도가 550℃에서 벽개면에서 디스로케이션이 발생하고 열처리 온도의 증가와 함께 디스로케이션이 성장 및 응집함을 알 수 있다. 이러한 벽개면에서의 디스로케이션은 후속되는 결합 웨이퍼(10)의 소자형성부(10b)의 습식 식각을 저해하는 요소가 된다.
이러한 디스로케이션의 발생과 벽개면에서의 Rms 값을 고려하여 벽개 공정시 열처리 온도는 450℃ 이하로 유지하는 것이 바람직하다.
도 15는 벽개 공정시 열처리시간과 벽개면에서의 보이드 수의 관계를 나타낸 그래프이다. 열처리온도는 450℃ 이하에서 수행한 것이며, 샘플은 각기 이온주입 에너지가 25 KeV 및 80 KeV로 수행한 것이며, 열처리시간은 10분, 20분 및 40분 동안 수행한 것이다. 그래프로부터 알 수 있듯이, 벽개 공정을 저온에서 열처리하여 수행하여도 열처리시간이 짧을수록 보이드의 수가 감소함을 알 수 있다.
도 16 내지 도 19는 벽개 공정시 열처리온도를 변화시키면서 결합 웨이퍼의 표면으로부터의 깊이에 따른 수소 농도의 변화를 측정하여 나타낸 그래프이다. 측정 조건으로서 이온주입 에너지는 26 KeV이며, 수소이온 도즈량은 5 x 1016cm-2으로 설정하였다. 도 16은 열처리를 수행하지 않은 결과 그래프이며, 도 17은 450 ℃에서의 열처리를 수행한 결과 그래프이며, 도 18은 650℃에서의 열처리를 수행한 결과 그래프이며, 도 19는 750℃에서의 열처리를 수행한 결과 그래프이다.
도 16 내지 도 19의 결과로부터, 결합 웨이퍼(10)에 대한 벽개 공정시 열처리온도가 증가함에 따라 수소이온의 아웃-디퓨젼이 활발히 일어나게 됨을 알 수 있다. 따라서, 벽개 공정시 충분한 블리스터의 발생과 플레이크 현상이 일어나기 위한 수소이온 도즈량을 유지하기 위해서는 벽개 공정시 열처리 온도가 증가함에 따라 수소이온 도즈량을 증가시켜야 하므로 생산단가가 높아지게 되고 도 14에서와 같이 Rms가 나빠지게 되지만, 저온에서 열처리를 수행하게 되면 수소이온의 아웃-디퓨전이 낮아 작은 수소이온 도즈량으로도 충분히 벽개가 일어날 수 있다는 점을 알 수 있다.
계속하여 도 2를 참조하면, 저온 열처리로 결합 웨이퍼(10)의 수소이온 주입부(14)를 벽개한 후, 벽개된 소자형성부(10b)의 표면에 대하여 1차 수소 열처리를 수행한다(S40). 수소 분위기하에서 열처리 온도는 1100 ℃ 이상에서 적어도 1분 이상 수행하며, 수소 열처리 후 소자형성부(10b)의 Rms 값은 30 내지 40 Å에서 10 Å 이하로 낮아지게 된다.
도 20은 벽개된 표면에 대한 수소 열처리 시간과 표면의 Rms 값의 관계를 측정한 결과 그래프이다. 열처리 온도는 1135 ℃에서 수행한 결과이며, 열처리 시간이 증가함에 따라 Rms 값은 현저히 감소함을 알 수 있다.
계속하여 도 2를 참조하면, 1차 수소 열처리를 수행한 후 벽개된 소자형성부(10b)의 표면에 대하여 습식 식각을 수행한다(S42). 식각액은 NH4OH : H2O2: H20 = 0.5 : 1 : 5인 식각액을 사용하였으며, 식각온도는 65 내지 100℃의 범위에서 수행하였으며, 식각시간 및 식각두께는 원하는 최종 소자형성영역(도7의10c)의 두께를 고려하여 설정하였다. 나노급 SOI의 경우 소자형성영역(10c)의 두께가 50 nm이하가 되도록 식각을 계속 수행한다. 본 발명의 식각액을 선택한 이유는 식각속도가 낮고 식각후 식각두께의 균일도가 우수하기 때문이다.
도 21은 3개의 실리콘 샘플에 대한 본 발명의 식각공정을 수행한 후 식각시간에 따른 평균식각두께를 측정한 결과 그래프이다. 그래프로부터 식각시간에 따라 평균식각두께가 거의 비례적으로 증가함을 알 수 있다. 따라서 본 발명에서 최종적인 소자형성영역(10c)의 두께는 식각시간의 조절에 의해 원할히 수행할 수 있다.
계속하여 도 2를 참조하면, 벽개면에 대한 식각 공정이 완료된 후, 최종적으로 식각된 소자형성영역(10c)의 표면에 대하여 2차 수소 열처리 공정을 수행한다(S44). 2차 열처리 공정은 전술한 1차 열처리 공정과 동일한 방법으로 수행한다. 2차 열처리 공정 수행 후 소자형성영역(10c)의 Rms 값은 나노급 SOI 웨이퍼에서 요구되는 2Å이하로 유지됨을 알 수 있다.
도 11은 본 발명의 다른 실시예에 따라 제조된 나노 SOI 웨이퍼에 대한 단면도로서, 도 7의 웨이퍼와 비교하여 실리콘 산화막(12)과 소자형성영역(10c) 사이에 실리콘저머늄층(16)이 형성된 점만 다르고 동일하다. 제조방법은 실리콘저머늄층(16)의 형성단계를 제외하고 전술한 도 7의 나노 SOI 웨이퍼의 제조방법과 동일하다. 즉, 도 2를 참조하면, 결합 웨이퍼(10)의 표면에 실리콘 산화막12)을 형성하기 전에 에피택시 공정에 의해 결합 웨이퍼(10)의 표면에 실리콘저머늄층(16)을 형성하며, 결합 웨이퍼(10)에 대한 수소이온 주입시 수소이온 주입부가 실리콘저머늄층(16) 아래에 형성토록 한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상술하였지만, 본 발명은 이에 한정되는 것은 아니며, 첨부되는 특허청구범위의 기술적 사상의 범위내에서 당업자라면 다양하게 변형 실시할 수 있음은 물론이다.
본 발명에 의하면, 저전압 이온주입에 의해 수소이온의 투영비정거리(Rp)가 작아지고 동시에 △Rp의 값도 작아지게 되어 벽개 공정시 벽개된 표면의 Rms값이 작게 되어 CMP 공정없이 벽개 표면에 대한 수소 열처리와 습식 식각 공정만으로도 나노급 소자형성영역을 형성할 수 있다.
또한, 본 발명에 의하면, 결합 웨이퍼와 기준 웨이퍼를 접촉면적을 확대하면서 접착하기 때문에 접착면에서의 보이드의 발생수를 줄여 웨이퍼의 접착력을 향상시킬 수 있다.
또한, 본 발명에 의하면, 저온에서 벽개 공정을 수행하여 벽개된 표면의 Rms값이 작아져 수소 열처리와 습식 식각 공정만으로도 나노급 소자형성영역을 형성할 수 있으며, 수소이온의 아웃-디퓨젼(Out-diffusion)의 량이 작아 낮은 수소이온 도즈량만으로도 충분히 플레이크 현상이 발생될 수 있어 생산단가가 줄어든다.
또한, 본 발명에 의하면, 벽개면에 대한 수소 열처리에 의해 벽개면의 Rms 값이 현저히 감소하여 원하는 나노급 SOI 웨이퍼의 표면거칠기를 달성할 수 있으며, 습식식각 공정 이전에 미리 벽개면에 대한 수소 열처리를 추가적으로 수행하기 때문에 습식 식각공정을 효과적으로 수행할 수 있다.

Claims (20)

  1. 결합 웨이퍼와 기준 웨이퍼를 준비하는 단계;
    상기 결합 웨이퍼의 적어도 일면에 절연막을 형성하는 단계;
    상기 결합 웨이퍼의 표면으로부터 소정 깊이에 불순물이온을 저전압으로 주입하여 불순물이온 주입부를 형성하는 단계;
    상기 결합 웨이퍼의 절연막과 상기 기준 웨이퍼를 서로 접촉시켜 접착하는 단계;
    저온 열처리를 수행하여 상기 결합 웨이퍼의 불순물이온 주입부를 벽개하는 단계; 및
    상기 기준 웨이퍼와 접착된 상기 결합 웨이퍼의 벽개된 표면을 식각하여 나노급의 소자형성영역을 형성하는 단계를 포함하는 나노 SOI(Silicon On Insulator) 웨이퍼의 제조방법.
  2. 제 1 항에 있어서, 상기 결합 웨이퍼는 단결정 실리콘 웨이퍼이며, 상기 결합 웨이퍼에 절연막을 형성하기 이전에, 상기 절연막이 형성되는 상기 결합 웨이퍼의 표면에 실리콘저머늄층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 결합 웨이퍼는 단결정 실리콘 웨이퍼이며, 상기 결합 웨이퍼에 형성된 절연막은 열공정에 의해 형성된 실리콘산화막임을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 불순물이온은 수소이온이며, 상기 수소이온은 30 Kev 이하의 저전압하에서 주입되는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  5. 제 4 항에 있어서, 상기 이온주입된 수소이온의 투영비정거리(Rp)는 상기 결합 웨이퍼의 표면으로부터 1000 내지 4000 Å의 범위내에 형성되는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 결합 웨이퍼와 기준 웨이퍼를 접착하는 단계는, 상기 결합 웨이퍼와 상기 기준 웨이퍼의 적어도 일부분을 접촉시킨 후 순차적으로 접촉면적을 증가시키면서 접착하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  7. 제 6 항에 있어서, 상기 결합 웨이퍼와 기준 웨이퍼를 접착하는 단계는 상온에서 수행하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  8. 제 6 항에 있어서, 상기 결합 웨이퍼와 기준 웨이퍼를 접착하는 단계는, 상기 결합 웨이퍼와 상기 기준 웨이퍼를 수직방향의 하측의 적어도 일부분을 접촉시킨 후 순차적으로 상측방향으로 접촉면적을 증가시키면서 가압하여 접착하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 결합 웨이퍼의 불순물이온 주입부를 벽개하는 단계는 400℃ 이하의 저온에서 열처리하여 수행하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 결합 웨이퍼의 벽개된 표면의 Rms 값이 30 내지 40 Å이 되도록 하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  11. 제 1 항 또는 제 2 항에 있어서, 상기 결합 웨이퍼를 벽개하는 단계에서 상기 기준 웨이퍼와 접착된 상기 결합 웨이퍼의 잔류하는 두께는 3000 Å이하가 되도록 하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  12. 제 1 항 또는 제 2 항에 있어서, 상기 결합 웨이퍼의 벽개된 표면을 식각하여 소자형성영역을 형성하는 단계는,
    상기 기준 웨이퍼와 결합된 상기 결합 웨이퍼의 벽개된 표면을 습식 식각하는 단계; 및
    상기 습식 식각된 결합 웨이퍼의 표면에 대하여 수소 열처리를 수행하는 단계를 포함하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  13. 제 12 항에 있어서, 상기 결합 웨이퍼의 표면에 대하여 수소 열처리를 수행하는 단계는 1100℃ 이상의 온도에서 적어도 1분 이상 수행하는 것을 특징으로하는 나노 SOI 웨이퍼의 제조방법.
  14. 제 12 항에 있어서, 상기 기준 웨이퍼와 결합된 상기 결합 웨이퍼의 벽개된 표면을 습식 식각하는 단계 이전에, 상기 결합 웨이퍼의 벽개된 표면에 대하여 수소 열처리를 수행하는 단계를 더 포함하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  15. 제 14 항에 있어서, 상기 결합 웨이퍼의 표면에 대하여 수소 열처리를 수행하는 단계는 1100℃ 이상의 온도에서 적어도 1분 이상 수행하는 것을 특징으로하는 나노 SOI 웨이퍼의 제조방법.
  16. 제 12 항에 있어서, 상기 기준 웨이퍼와 결합된 상기 결합 웨이퍼의 벽개된 표면을 습식 식각하는 단계는, NH4OH, H2O2및 H20의 혼합용액을 식각액으로 사용하여 수행하는 것을 특징으로 하는 나노 SOI 웨이퍼의 제조방법.
  17. 제 2 항에 있어서, 상기 결합 웨이퍼의 표면에 실리콘저머늄층을 형성하는 단계는 에피택시 공정에 의해 수행하는 것을 특징으로하는 나노 SOI 웨이퍼의 제조방법.
  18. 제 1 항의 제조방법에 의해 제조된 나노 SOI 웨이퍼.
  19. 제 2 항의 제조방법에 의해 제조된 나노 SOI 웨이퍼.
  20. 제 18 항 또는 제 19 항에 있어서, 상기 소자형성영역의 두께는 50 nm 이하이며, 상기 소자형성영역의 표면의 Rms 값은 2 Å 이하가 되는 것을 특징으로 하는 나노 SOI 웨이퍼.
KR10-2002-0047351A 2002-08-10 2002-08-10 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 KR100511656B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0047351A KR100511656B1 (ko) 2002-08-10 2002-08-10 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US10/391,297 US6884694B2 (en) 2002-08-10 2003-03-19 Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same
CNB031275508A CN100389477C (zh) 2002-08-10 2003-08-06 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
JP2003291700A JP2004080035A (ja) 2002-08-10 2003-08-11 ナノｓｏｉウェーハの製造方法及びそれにより製造されたナノｓｏｉウェーハ
US11/084,033 US7338882B2 (en) 2002-08-10 2005-03-21 Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same
JP2009102446A JP2009164643A (ja) 2002-08-10 2009-04-20 ナノｓｏｉウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0047351A KR100511656B1 (ko) 2002-08-10 2002-08-10 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼

Publications (2)

Publication Number Publication Date
KR20040014719A true KR20040014719A (ko) 2004-02-18
KR100511656B1 KR100511656B1 (ko) 2005-09-07

Family

ID=31492866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0047351A KR100511656B1 (ko) 2002-08-10 2002-08-10 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼

Country Status (4)

Country Link
US (2) US6884694B2 (ko)
JP (2) JP2004080035A (ko)
KR (1) KR100511656B1 (ko)
CN (1) CN100389477C (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040044628A (ko) * 2002-11-21 2004-05-31 주식회사 실트론 Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법
WO2005106933A1 (en) * 2004-04-28 2005-11-10 Iufc-Hyu Flexible single-crystal film and method of manufacturing the same
KR100691310B1 (ko) * 2004-04-06 2007-03-12 박재근 유기 ｅｌ 디스플레이 및 그 제조 방법
KR100738460B1 (ko) * 2005-12-23 2007-07-11 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법
US7592239B2 (en) 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
EP1662550B1 (en) * 2003-09-05 2019-12-04 SUMCO Corporation Method for producing soi wafer
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
US7692179B2 (en) * 2004-07-09 2010-04-06 Hewlett-Packard Development Company, L.P. Nanowire device with (111) vertical sidewalls and method of fabrication
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
CN1312328C (zh) * 2005-05-16 2007-04-25 浙江大学 用于纳米光子技术的单晶硅纳米膜的制备方法
CN100369188C (zh) * 2005-05-16 2008-02-13 中国科学院半导体研究所 镜像电荷效应量子元胞自动机的制作方法
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
JP5064695B2 (ja) * 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7977206B2 (en) * 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7776624B2 (en) * 2008-07-08 2010-08-17 International Business Machines Corporation Method for improving semiconductor surfaces
KR101024765B1 (ko) 2008-10-09 2011-03-24 주식회사 동부하이텍 이미지센서 및 그 제조방법
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN101532179B (zh) * 2009-02-27 2011-04-20 中国电子科技集团公司第四十八研究所 绝缘体上硅晶片的制造方法
US8432021B2 (en) * 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US7935612B1 (en) * 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
CN101901754B (zh) * 2010-06-25 2012-08-08 上海新傲科技股份有限公司 一种在绝缘层中嵌入纳米晶的半导体材料制备方法
CN101908472B (zh) * 2010-06-25 2015-10-14 上海新傲科技股份有限公司 在绝缘层中嵌入纳米晶的半导体材料制备方法
KR20120044796A (ko) * 2010-10-28 2012-05-08 삼성전자주식회사 매립 배선을 구비한 기판 구조체 및 그 제조 방법과, 이를 이용하는 반도체 장치 및 그 제조 방법
JP5725430B2 (ja) * 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP2013195180A (ja) * 2012-03-19 2013-09-30 Canon Inc 変位測定装置および画像形成装置
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP2015103661A (ja) * 2013-11-25 2015-06-04 信越半導体株式会社 貼り合わせウェーハの製造方法
US10068795B2 (en) * 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
JP6287920B2 (ja) * 2015-03-25 2018-03-07 信越半導体株式会社 貼り合わせウェーハの製造方法
CN106683980B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106783725B (zh) 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
CN107146758B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
US11355358B2 (en) 2018-09-24 2022-06-07 Applied Materials, Inc. Methods of thinning silicon on epoxy mold compound for radio frequency (RF) applications
CN111183513A (zh) * 2019-04-19 2020-05-19 福建晶安光电有限公司 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆
CN110660654B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267951A (ja) * 1989-04-07 1990-11-01 Sony Corp 半導体基板の製造方法
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JP2512243B2 (ja) * 1991-03-29 1996-07-03 信越半導体株式会社 半導体素子形成用基板の製造方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
KR970052024A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6133608A (en) * 1997-04-23 2000-10-17 International Business Machines Corporation SOI-body selective link method and apparatus
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JPH11330438A (ja) * 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6214750B1 (en) * 1999-01-04 2001-04-10 Industrial Technology Research Institute Alternative structure to SOI using proton beams
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP4633874B2 (ja) * 1999-09-21 2011-02-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 貼り合せｓｏｉウェーハの接合装置
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6166411A (en) * 1999-10-25 2000-12-26 Advanced Micro Devices, Inc. Heat removal from SOI devices by using metal substrates
KR100549257B1 (ko) * 1999-12-08 2006-02-03 주식회사 실트론 에스오아이 웨이퍼의 표면 정밀 가공 방법
WO2001048825A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
FR2812764B1 (fr) * 2000-08-02 2003-01-24 St Microelectronics Sa Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
US6649935B2 (en) * 2001-02-28 2003-11-18 International Business Machines Corporation Self-aligned, planarized thin-film transistors, devices employing the same
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040044628A (ko) * 2002-11-21 2004-05-31 주식회사 실트론 Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법
US7592239B2 (en) 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
KR100691310B1 (ko) * 2004-04-06 2007-03-12 박재근 유기 ｅｌ 디스플레이 및 그 제조 방법
WO2005106933A1 (en) * 2004-04-28 2005-11-10 Iufc-Hyu Flexible single-crystal film and method of manufacturing the same
KR100738460B1 (ko) * 2005-12-23 2007-07-11 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법

Also Published As

Publication number Publication date
CN1495849A (zh) 2004-05-12
JP2009164643A (ja) 2009-07-23
US20050164435A1 (en) 2005-07-28
US7338882B2 (en) 2008-03-04
KR100511656B1 (ko) 2005-09-07
JP2004080035A (ja) 2004-03-11
CN100389477C (zh) 2008-05-21
US6884694B2 (en) 2005-04-26
US20040029358A1 (en) 2004-02-12

Similar Documents

Publication Publication Date Title
KR100511656B1 (ko) 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP3352340B2 (ja) 半導体基体とその製造方法
US6054363A (en) Method of manufacturing semiconductor article
US4875086A (en) Silicon-on-insulator integrated circuits and method
US7528463B2 (en) Semiconductor on insulator structure
US6350702B2 (en) Fabrication process of semiconductor substrate
US6569748B1 (en) Substrate and production method thereof
JP3265493B2 (ja) Ｓｏｉ基板の製造方法
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20190088466A1 (en) Methods of forming soi substrates
US7615456B2 (en) Method for manufacturing SOI substrate
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
US8980729B2 (en) Silicon-on-insulator substrate and fabrication method
JPH0799239A (ja) 半導体装置及び半導体装置の製造方法
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
JPH021914A (ja) 半導体基板の製法
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
KR100691311B1 (ko) 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된에스오아이 웨이퍼
KR20170103651A (ko) Soi 기판 및 그 제조방법
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
US20040187769A1 (en) Method of producing SOI wafer
KR20170103652A (ko) Soi 기판 및 그 제조방법
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
EP0227523A2 (en) Method for obtaining regions of dielectrically isolated single crystal silicon
JPH08279605A (ja) 張り合わせ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 15