KR20040044628A - Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법 - Google Patents

Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법 Download PDF

Info

Publication number
KR20040044628A
KR20040044628A KR1020020072711A KR20020072711A KR20040044628A KR 20040044628 A KR20040044628 A KR 20040044628A KR 1020020072711 A KR1020020072711 A KR 1020020072711A KR 20020072711 A KR20020072711 A KR 20020072711A KR 20040044628 A KR20040044628 A KR 20040044628A
Authority
KR
South Korea
Prior art keywords
soi wafer
soi
heat treatment
etching
wafer
Prior art date
Application number
KR1020020072711A
Other languages
English (en)
Inventor
이재춘
홍진균
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020020072711A priority Critical patent/KR20040044628A/ko
Publication of KR20040044628A publication Critical patent/KR20040044628A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

본 발명은 SOI(Silicon On Insulator) 웨이퍼에서 SOI 층의 두께를 제어하기 위한 방법에 관한 것으로, 특히 SOI 층의 두께를 500 내지 1000Å의 초박막(Ultra thin) 또는 500Å미만의 나노(Nano)층으로 형성하기 위한 SOI 웨이퍼의 SOI 층의 두께를 제어하는 방법에 관한 것이다.
이를 위한 본 발명인 SOI 웨이퍼의 SOI 층의 두께 제어 방법은 SOI 웨이퍼를 준비하는 SOI 웨이퍼 준비 단계와, 상기 SOI 웨이퍼를 수소 가스 분위기에서 열처리하는 제 1 열처리 단계와, 상기 제 1 열처리된 SOI 웨이퍼를 수산화 암모늄(NH4OH)과 과산화 수소(H2O2), 초순수(D.I)를 혼합한 에칭 용액으로 식각하는 에칭 단계와, 상기 에칭한 SOI 웨이퍼를 수소 가스 분위기에서 열처리하는 제 2 열처리 단계와, 상기 제 2 열처리된 SOI 웨이퍼를 초순수로 세정하는 세정 단계를 포함하여 이루어진다.

Description

ＳＯＩ 웨이퍼의 ＳＯＩ층 두께 제어 방법{A control method for the thickness of SOI layer of a SOI wafer}
본 발명은 SOI(Silicon On Insulator) 웨이퍼에서 SOI 층의 두께를 제어하기 위한 방법에 관한 것으로, 특히 SOI 층의 두께를 500 내지 1000Å의 초박막(Ultra thin) 또는 500Å미만의 나노(Nano)층으로 형성하기 위한 SOI 웨이퍼의 SOI 층의 두께를 제어하는 방법에 관한 것이다.
일반적으로 SOI 웨이퍼는 접합(Bonded) SOI 웨이퍼의 제조 방법에 따라서 먼저 한 장의 실리콘 웨이퍼의 상부면에 산화막(11)을 형성(Ⅰ)하여 도너 웨이퍼(10-2)를 제조한다. 그 후, 산화막(11)으로부터 일정 깊이의 도너 웨이퍼(10-2)에 수소이온을 주입하여 수소 이온 주입층(12)을 형성(Ⅱ)시킨다. 그리고, 핸들 웨이퍼(20)를 도너 웨이퍼(10-2)의 상부면에 산화막(11)과 맞닿도록 접합(Ⅲ)시킨다. 이 후, 도너 웨이퍼(10-2)를 수소 이온 주입층(12)을 따라 절단하여 SOI 웨이퍼를 형성한다.
그리고, SOI 웨이퍼는 산소 이온 주입(SIMOX : Separation by IMplanted OXygen)SOI 웨이퍼 제조 방법에 따라, 한 장의 실리콘 웨이퍼에 산소 이온을 주입하는 공정을 실시 한 후, 고온의 열처리를 통하여 실리콘 웨이퍼의 내부에 실리콘 산화막을 형성함으로서 제조된다.
이러한 종래의 접합(Bonded) SOI 웨이퍼의 제조 방법 또는 산소 이온 주입(SIMOX) SOI 웨이퍼의 제조 방법 등에 의하여 제조되어진 SOI 웨이퍼는 그 SOI 층 즉, SOI 웨이퍼 내부의 실리콘 산화막의 상부에 형성된 단결정 실리콘 층의 두께가 1000Å이상으로 현재 일반적으로 제조되어진다.
그러나, 반도체 소자의 고속화 및 고집적화, 저전류화에 따라 점점 더 얇은 SOI 층의 두께를 가진 SOI 웨이퍼 즉, 500 내지 1000Å 두께의 초박막 SOI 층을 가지는 초박막 SOI 웨이퍼에 대한 수요가 증대되고 있다. 특히, 최근에 테라급 반도체 소자에서는 500Å미만의 두께의 나노(Nano) SOI층을 가지는 나노 SOI 웨이퍼에 대한 필요성이 제기되고 있다.
따라서, SOI 웨이퍼의 SOI 층을 초박막 또는 나노층으로 형성하기 위하여 종래에는 화학적 기계 연마(CMP : Chemical Mechanical Polishing) 공정을 이용하였으나, 이러한 종래의 화학적 기계 연마 공정에 의한 SOI 층은 잔류 응력과 스크래치 등이 남게되는 문제점이 있었던 것이다.
본 발명은 현재 반도체 소자가 지향하고 있는 저전력ㆍ고속도 등의 고성능화에 대응되는 초박막 또는 나노 SOI 층을 가지는 SOI 웨이퍼를 제조하기 위하여, 잔류 응력 또는 스크래치 등의 문제가 생기지 않도록 하면서 SOI 웨이퍼의 SOI 층의 두께를 제어할 수 있는 방법을 제공하려는 것이다.
이를 위한 본 발명인 SOI 웨이퍼의 SOI 층의 두께 제어 방법은 SOI 웨이퍼를 준비하는 SOI 웨이퍼 준비 단계와, 상기 SOI 웨이퍼를 수소 가스 분위기에서 열처리하는 제 1 열처리 단계와, 상기 제 1열처리된 SOI 웨이퍼를 수산화 암모늄(NH4OH)과 과산화 수소(H2O2), 초순수(D.I)를 혼합한 에칭 용액으로 식각하는 에칭 단계와, 상기 에칭한 SOI 웨이퍼를 수소 가스 분위기에서 열처리하는 제 2 열처리 단계와, 상기 제 2 열처리된 SOI 웨이퍼를 초순수로 세정하는 세정 단계를 포함하여 이루어진다.
여기에서, 상기 제 1 열처리 단계 및 제 2 열처리 단계는 급속 열처리로(RTP :Rapid Thermal Process)에서 1050 내지 1190℃의 온도로 하여 열처리하고, 이 때의 열처리 시간은 약 30 내지 60초 동안으로 하거나, 또는 종형 확산로(Vertical Furnace)에서 1050 내지 1150℃의 온도로 하여 열처리하고, 이 때의 열처리 시간은 약 1시간 내지 2시간 동안으로 하는 것이 바람직하다.
그리고, 상기 에칭 단계에서 상기 에칭 용액은 수산화 암모늄과 과산화 수소, 초순수를 각각 1 : (1 내지 2) : (5 내지 10)의 혼합 비율로 혼합한 것이 바람직하며, 특히, 상기 에칭 단계에서의 온도 분위기는 약 70 내지 80℃로 하는 것이 더욱 바람직하다. 그리고, 상기 에칭 단계에서 상기 제 1차 열처리된 SOI 웨이퍼를 에칭하는 에칭 속도는 3 내지 8Å/min으로 하는 것이 바람직하다.
도 1는 본 발명의 전체 공정 순서 흐름도.
이하, 첨부된 도면을 참고하여 본 발명의 실시예에 대하여 상세히 설명한다.
본 발명은 도 2에 나타난 바와 같이, 먼저 SOI 웨이퍼 준비 단계(S1)를 가진다. 즉, 접합 SOI 웨이퍼의 제조 방법 또는 산소 이온 주입 SOI 웨이퍼의 제조 방법 등에 의하여 제조되어진 SOI 웨이퍼를 준비한다.
그 후, 준비되어진 SOI 웨이퍼의 표면을 정밀 가공하기 위하여 상기 SOI 웨이퍼를 수소 가스 분위기에서 열처리하는 제 1 열처리 단계(S2)를 가진다.
여기에서, 제 1 열처리 단계(S2)는 급속 열처리로(RTP)에서 1050 내지 1190℃의 온도로 하여 열처리하는 것이 바람직하며, 이 때, 열처리 시간은 약 30 내지 60초 동안으로 하는 것이 더욱 바람직하다.
그리고, 제 1 열처리 단계(S2)는 종형 확산로(Vertical Furnace)에서 1050 내지 1150℃(약 1100℃)의 온도로 하여 열처리하는 것이 바람직하며, 이 때의 열처리 시간은 약 1 내지 2(약 2시간) 시간 동안으로 하는 것이 더욱 바람직하다.
여기에서 열처리 온도가 높아지거나, 열처리 시간이 길어지면 실리콘 웨이퍼 표면의 미소 거칠기가 나빠지는 경향을 나타내며, 또, 열처리 온도가 너무 낮아지거나, 열처리 시간이 짧아지게 되면, 실리콘 웨이퍼 표면의 미소 거칠기를 크게 개선시키지 못하기 때문이다. 그리고, 급속 열처리로에서는 열처리 온도까지 급속하게 온도 변화를 일으키므로, 종형 확산로보다 짧은 시간 동안 열처리를 함으로서 실리콘 웨이퍼의 표면을 정밀 가공하는 것이다.
이 후, 상기 제 1 열처리된 SOI 웨이퍼를 수산화 암모늄(NH4OH)과 과산화수소(H2O2), 초순수(D.I)를 혼합한 에칭 용액으로 식각하는 에칭 단계(S3)를 가진다.
이 때, 에칭 단계(S3)에서 사용되어지는 에칭 용액은 수산화 암모늄(NH4OH)과 과산화 수소(H2O2), 초순수(D.I)를 각각 1 : (1 내지 2) : (5 내지 10)의 혼합 비율로 혼합한 것이 바람직하다. 이는, 에칭 액 중의 과산화 수소(H2O2)는 실리콘과 반응하여 산화 실리콘 막을 생성하고, 생성된 산화 실리콘 막을 수산화 암모늄(NH4OH)이 식각하는 작용을 함으로서 SOI 층을 형성하고 있는 단결정 실리콘 층의 두께를 제어할 수 있는 것이다. 그리고, 수산화 암모늄과 과산화 수소, 초순수의 혼합 비율을 각각 1 : (1 내지 2) : (5 내지 10)의 중의 어느 한 혼합 비율로 달리 함으로서 원하는 SOI 층의 두께를 구하기 위한 식각 정도에 따라 알맞은 에칭 혼합 비율을 사용할 수 있다.
또한, 에칭 단계(S3)에서의 온도 분위기는 약 60 내지 80℃로 하는 것이 바람직하며, 이는 에칭 단계의 온도 분위기를 60℃ 이하로 하면 SOI층 표면의 식각 작용이 일어나지 않고 80℃이상에서는 식각 작용이 지나치게 급격히 일어나게 되어 SOI 층 표면의 미소 거칠기가 나빠지는 현상이 일어나게 된다.
그리고, 에칭 단계(S3)에서 상기 제 1 열처리 단계(S2)에서 열처리된 SOI 웨이퍼를 에칭하는 에칭 속도는 3 내지 8Å/min으로 하는 것이 더욱 바람직하다. 여기에서 에칭 속도는 에칭 액의 온도와 밀접한 관계를 나타내며, 에칭액의 혼합 비율과 에칭액의 온도를 상호 조절하여 에칭 속도를 3 내지 8Å/min으로 함으로서 SOI 층 표면의 미소 거칠기에 영향을 크게 주지 않으면서 SOI 층의 두께를 효율적으로 제어할 수 있는 것이다.
따라서, 원하는 두께의 SOI 층을 형성하기 위해서는 식각해야 할 SOI 층의 두께를 결정한 다음, 적정한 시간 동안 에칭 단계(S3)를 가짐으로서 초박막(500 내지 1000Å) 또는 나노(500Å 미만) SOI 층을 형성할 수 있는 것이다.
이 후, 에칭 단계(S3)에서 적정한 두께로 에칭한 SOI 웨이퍼의 표면을 다시 정밀 가공하기 위하여, 수소 가스 분위기에서 열처리하는 제 2 열처리 단계(S4)를 가진다.
여기에서, 제 2 열처리 단계(S4)는 급속 열처리로(RTP)에서 1050내지 1190℃의 온도로 하여 열처리하는 것이 바람직하며, 이 때, 열처리 시간은 약 30 내지 60초 동안으로 하는 것이 더욱 바람직하다. 그리고, 종형 확산로(Vertical Furnace)에서 1050 내지 1150℃의 온도로 하여 열처리하는 것이 바람직하며, 이 때의 열처리 시간은 약 1 내지 2시간 동안으로 하는 것이 더욱 바람직하다.
이 후, 제 2 열처리 단계(S4)에서 열처리된 SOI 웨이퍼를 초순수로 세정하는 세정 단계(S5)를 가진다.
따라서, 본 발명은 SOI 웨이퍼의 초박막 또는 나노 SOI 층의 두께를 가지도록 SOI층의 두께를 제어하기 위하여, SOI 웨이퍼를 준비(S1)하고, 제 1 열처리 단계(S2)를 거침으로서 SOI 층의 표면을 정밀 가공하고, 적정한 시간 동안 에칭 단계(S3)를 통하여 SOI 웨이퍼의 SOI 층의 두께를 제어한다. 그 후, 에칭 면을 표면 정밀 가공하기 위하여 제 2 열처리 단계(S4)를 거치고, 이를 세정(S5)함으로서, SOI 웨이퍼의 SOI 층의 두께를 원하는 두께로 제어할 수 있는 것이다. 특히, 본 발명에서는 SOI 층의 두께 제어를 위하여 특정한 에칭 용액을 사용한 에칭 단계(S3)를 사용하고, 제 1 및 제 2 열처리 단계(S2, S4)를 통한 표면 정밀 가공을 거침으로서 SOI 층 표면의 잔류 응력 및 스크래치 등의 문제를 제거하여 SOI 웨이퍼의 SOI층의 두께를 제어 할 수 있는 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 상술한 실시예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
본 발명은 현재 반도체 소자가 지향하고 있는 저전력ㆍ고속도 등의 고성능화에 대응되는 초박막 또는 나노 SOI 층을 가지는 SOI 웨이퍼를 제조하기 위하여, 잔류 응력 또는 스크래치 등의 문제가 생기지 않는 SOI 웨이퍼의 SOI 층의 두께 제어 방법을 제공하였다.

Claims (8)

  1. SOI 웨이퍼를 준비하는 SOI 웨이퍼 준비 단계와;
    상기 SOI 웨이퍼를 수소 가스 분위기에서 열처리하는 제 1 열처리 단계와;
    상기 제 1열처리된 SOI 웨이퍼를 수산화 암모늄(NH4OH)과 과산화 수소(H2O2), 초순수(D.I)를 혼합한 에칭 용액으로 식각하는 에칭 단계와;
    상기 에칭한 SOI 웨이퍼를 수소 가스 분위기에서 열처리하는 제 2 열처리 단계와;
    상기 제 2 열처리된 SOI 웨이퍼를 초순수로 세정하는 세정 단계를 포함하는 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
  2. 제 1항에 있어서,
    상기 제 1 열처리 단계 및 제 2 열처리 단계는 급속 열처리로(RTP :Rapid Thermal Process)에서 1050 내지 1190℃의 온도로 하여 열처리하는 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
  3. 제 2항에 있어서,
    상기 급속 열처리로에서 열처리 시간은 약 30 내지 60초 동안으로 하는 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
  4. 제 1항에 있어서,
    상기 제 1 열처리 단계 및 제 2 열처리 단계는 종형 확산로(Vertical Furnace)에서 1050 내지 1150℃의 온도로 하여 열처리하는 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
  5. 제 4항에 있어서,
    상기 종형 확산로에서 열처리 시간은 약 1 내지 2시간 동안으로 하는 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
  6. 제 1항에 있어서,
    상기 에칭 단계에서 상기 에칭 용액은 수산화 암모늄과 과산화 수소, 초순수의 혼합 비율을 1 : (1 내지 2) : (5 내지 10)의 혼합 비율로 혼합한 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
  7. 제 1항에 있어서,
    상기 에칭 단계에서의 온도 분위기는 약 70 내지 80℃로 하는 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
  8. 제 1항에 있어서,
    상기 에칭 단계에서 상기 제 1차 열처리된 SOI 웨이퍼를 에칭하는 에칭 속도는 3 내지 8Å/min으로 하는 것이 특징인 SOI 웨이퍼의 SOI층 두께 제어 방법.
KR1020020072711A 2002-11-21 2002-11-21 Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법 KR20040044628A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020072711A KR20040044628A (ko) 2002-11-21 2002-11-21 Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020072711A KR20040044628A (ko) 2002-11-21 2002-11-21 Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법

Publications (1)

Publication Number Publication Date
KR20040044628A true KR20040044628A (ko) 2004-05-31

Family

ID=37340650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020072711A KR20040044628A (ko) 2002-11-21 2002-11-21 Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법

Country Status (1)

Country Link
KR (1) KR20040044628A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
KR20010054917A (ko) * 1999-12-08 2001-07-02 이 창 세 에스오아이 웨이퍼의 표면 정밀 가공 방법
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6455399B2 (en) * 1999-04-21 2002-09-24 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
KR20040014719A (ko) * 2002-08-10 2004-02-18 박재근 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173976A (ja) * 1998-12-02 2000-06-23 Mitsubishi Electric Corp 半導体装置の製造方法
US6455399B2 (en) * 1999-04-21 2002-09-24 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
KR20010054917A (ko) * 1999-12-08 2001-07-02 이 창 세 에스오아이 웨이퍼의 표면 정밀 가공 방법
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
KR20040014719A (ko) * 2002-08-10 2004-02-18 박재근 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼

Similar Documents

Publication Publication Date Title
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
KR100782954B1 (ko) 절연막 형성 방법
JP3187109B2 (ja) 半導体部材およびその製造方法
TWI305383B (en) Method for fabricating a nitrided silicon-oxide gate dielectric
KR102361311B1 (ko) 접합웨이퍼의 제조방법
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
WO2010117703A2 (en) Method of selective nitridation
US10600640B2 (en) Reduction of surface roughness in epitaxially grown germanium by controlled thermal oxidation
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
US5985728A (en) Silicon on insulator process with recovery of a device layer from an etch stop layer
US6764967B2 (en) Method for forming low thermal budget sacrificial oxides
JP5205840B2 (ja) 半導体基板の製造方法
KR20040044628A (ko) Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
US20050176260A1 (en) Method for removing oxides from a Ge semiconductor substrate surface
US20020197784A1 (en) Method for forming a gate dielectric layer by a single wafer process
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
WO2022179615A1 (zh) 绝缘体上半导体结构的制造方法
JP2006108404A (ja) Ｓｏｉウェーハの製造方法
JPH0521412A (ja) 半導体基板の処理方法
CN114975228A (zh) 绝缘体上半导体结构的制造方法
KR20050011513A (ko) 실리콘 웨이퍼의 제조방법 및 에칭장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application