KR20020062677A - 스위칭 회로 - Google Patents

스위칭 회로 Download PDF

Info

Publication number
KR20020062677A
KR20020062677A KR1020010057085A KR20010057085A KR20020062677A KR 20020062677 A KR20020062677 A KR 20020062677A KR 1020010057085 A KR1020010057085 A KR 1020010057085A KR 20010057085 A KR20010057085 A KR 20010057085A KR 20020062677 A KR20020062677 A KR 20020062677A
Authority
KR
South Korea
Prior art keywords
switching
switching element
circuit
fuse
node
Prior art date
Application number
KR1020010057085A
Other languages
English (en)
Other versions
KR100445500B1 (ko
Inventor
오치타케히로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020062677A publication Critical patent/KR20020062677A/ko
Application granted granted Critical
Publication of KR100445500B1 publication Critical patent/KR100445500B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

스위칭 실시후의 테스트로써 일부의 부수회로에 불량이 발견된 경우에도 반도체 장치 전체를 불량품으로 하지 않고, 일단 스위칭을 무효로 하고, 보다 적절한 구제를 실시한다. 부수회로를 주회로로 치환하는 스위칭 회로에 있어서, 주회로를 부수회로로 스위칭하는 퓨즈(3)와, 이 퓨즈의 절단에 의한 절환을 무효화하는 LT 무효화 회로(10)를 구비하고, LT 무효화 회로(10)는 퓨즈(3)에 병렬로 접속된 스위칭 소자(11)와, 이 스위칭 소자(11)의 동작을 제어하는 스위칭 소자(12, 13) 등을 가진다.

Description

스위칭 회로{SWITCHING CIRCUIT}
본 발명은 반도체 장치 내에 설치되는 스위칭 회로에 관한 것으로서, 특히 주회로와 부수회로(redundant circuit)의 스위칭을 가능하게 하는 스위칭 회로에 관한 것이다.
최근의 IC는 고집적화와 다기능화가 더 진행될 수 있다. 제조공정도 미세하고 정밀하게 되어 왔고, 전혀 결함이 없는 제품을 만드는 것은 사실상 곤란하다. 이 때문에, 구제회로로서 미리 예비회로를 만들어 넣고, 결함부분을 결함이 없는 예비회로로 치환하는 방법을 실시하고 있다. 또한, 회로 내부의 전위를 회로동작에 가장 적절한 전위로 설정하기 위한 튜닝도 퓨즈 등의 스위칭 회로를 사용하고 있다.
도 5는 종래의 스위칭 회로의 일례를 나타내는 구성도이다.
도면에서, 1은 게이트 단자에 어드레스 선택신호가 공급되는 스위칭 소자. 2는 게이트 단자에 프리차지 신호가 공급되는 스위칭 소자이고, 스위칭 소자(1)의 소스단자와 접속되는 동시에 스위칭 소자(4)의 게이트 단자에 접속된다. 스위칭 소자(2)의 드레인 단자는 전원 Vcc에 접속되고, 스위칭 소자(4)의 드레인 단자에는 워드라인(이하, WL로 약칭함) 선택신호가 공급되고, 그 소스단자는 부수 WL(스페어 WL)에 접속되어 있다.
또한, 5는 그 게이트 단자에 어드레스 선택신호가 공급되는 스위칭 소자이고, 6은 그 게이트 단자에 프리차지 신호가 공급되는 스위칭 소자이고, 스위칭 소자(5)의 소스 단자는 접지되고, 그 드레인 단자는 스위칭 소자(6)의 소스 단자에 접속됨과 동시에 인버터(7)를 통하여 스위칭 소자(8)의 게이트 단자에 접속된다.
스위칭 소자(6)의 드레인 단자는 전원 Vcc에 접속되고, 스위칭 소자(8)의 드레인 단자에는 워드라인(이하, WL이라고 약칭) 선택신호가 공급되고, 그 소스단자는 주WL에 접속되어 있다. 또한, 9는 스위칭 소자이고, 그 게이트 단자는 스위칭 소자(4)의 게이트 단자에 접속되고, 그 드레인 단자는 스위칭 소자(8)의 게이트 단자에 접속되고, 그 소스단자는 접지되어 있다.
다음으로 동작에 관하여 설명한다.
어드레스 선택신호가 스위칭 소자(1, 5)에 입력되면, 주셀의 리드/라이트를 실시하는 주WL 또는 스페어 셀의 리드/라이트를 실시하는 스페어 WL의 어느 쪽이든 선택되도록 되어 있다. 초기상태에서 회로는 스위칭 소자(2, 6)에 입력된 프리차지 신호에 의해 스위칭 소자(2, 6)가 ON하고 노드 N1과 N2가 하이레벨 "H"의 상태로 되어 있다.
부수회로를 사용하지 않는 경우는, 퓨즈(3)를 끊지 않은 채, 그대로 한다. 여기서, 어드레스 선택신호가 입력되면, 스위칭 소자(1, 5)가 ON되고, GND에 전류가 끌려 들어가고, 노드 N1과 N2는 로우레벨 "L"로 된다. 이 상태에서는, 스위칭 소자(4)는 OFF로 되고, WL 선택신호는 스페어 WL로 들어가지 않는다. 한편, 이 상태에서는 스위칭 소자(9)도 OFF이므로, 노드 N3은 하이레벨 "H"로 되고, 스위칭 소자(8)가 ON되기 때문이 WL 선택신호는 주WL로 들어가고, 대응하는 주셀이 선택된다.
또한, 부수회로를 사용하는 경우는, 퓨즈(3)를 끊는다. 여기서, 어드레스 선택신호를 입력하고, 스위칭 신호(1, 5)가 ON되면, 노드 N2는 로우레벨 "L"로 되지만, 퓨즈의 끊어짐에 의해 노드 N1은 하이레벨 "H" 그대로 된다. 노드 N1이 하이레벨 "H"이므로, 스위칭 소자(4)가 ON되고, WL 선택신호는 스페어 WL로 들어가고, 대응하는 스페어 셀이 선택된다. 한편, 노드 N1의 하이레벨 "H"에 의해 스위칭 소자(9)가 ON되고, 노드 N3은 로우레벨 "L"로 된다. 따라서, 스위칭 소자(8)는 OFF로 되고, WL 선택신호는 주WL로 들어가지 않고, 대응하는 주셀을 선택되지 않는다.
그런데, 상술한 종래의 스위칭 회로에서는 퓨즈의 끊김 등에 의해 실시되는 회로 스위칭은 스위칭 실시후에 원래의 상태로 되돌리는 것은 곤란하고, 이 때문에 스위칭 실시후의 테스트로 일부의 부수회로에 불량이 발견된 경우, 반도체 장치 전체를 불량품으로 하지 않을 수 없다는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 된 것으로서, 스위칭 실시후의 테스트로써 일부의 부수회로에 불량이 발견되는 경우에도 반도체 장치 전체를 불량품으로 하지 않고, 일단 스위칭을 무효로 한 후 보다 적절한 구제를 실시할 수 있는 스위칭 회로를 제공하는 데에 목적이 있다.
도 1은 본 발명의 실시예 1을 도시한 회로 구성도,
도 2는 본 발명의 실시예 2를 도시한 회로 구성도,
도 3은 본 발명의 실시예 2의 동작설명을 위한 도면,
도 4는 본 발명의 실시예 3을 도시한 회로 구성도,
도 5는 종래의 스위칭 회로를 나타내는 회로 구성도.
* 도면의 주요부분에 대한 부호의 설명 *
1, 2, 4, 5, 6, 8, 9, 91∼ 9n, 11, 12, 13, 50 ∼ 53, 100 ∼ 103: 스위칭 소자
3, 15, 30 ∼ 33: 퓨즈3A, 3A1∼ 3An: 퓨즈 상자
10, 10A, 10A1∼ 10An: LT 무효화 회로17: 어드레스 디코더
본 발명은 반도체 장치 내의 주회로와 부수회로를 스위칭하는 스위칭 회로로서, 주회로를 부수회로에 스위칭하는 일방향 스위칭 수단과, 상기 일방향 스위칭 수단에 의한 스위칭을 무효로 하는 무효화 수단을 구비한 것을 특징으로 하는 스위칭 회로이다.
상기 반도체 장치는, 상기 주회로로서의 주셀과, 상기 부수회로로서의 부수셀을 갖는 메모리 디바이스라도 좋다.
상기 무효화 수단은, 상기 일방향 스위칭 수단에 병렬로 접속된 스위칭 소자와, 상기 스위칭 소자를 제어하는 제어수단을 갖는 것이라고 할 수 있다.
상기 제어수단은, 테스트 모드 시에 상기 스위칭 소자를 시험적으로 ON으로 하고, 상기 일방향 스위칭 수단에 의한 스위칭을 무효로 하는 것이 효과적인지 그렇지 않은지를 확인할 수 있도록 하는 수단으로서도 좋다.
상기 제어수단은 스위칭 시에 상기 스위칭 소자를 ON으로 고정하는 퓨즈를 갖는 것으로 하는 것이 바람직하다.
하나의 부수회로에 대하여 상기 일방향 스위칭 수단이 복수개 할당되고, 상기 무효화 수단이 그것들의 일방향 스위칭 수단에 의한 스위칭을 일괄하여 무효로 하도록 하여도 좋다.
복수개의 무효화 수단을 가지고, 각각의 무효화 수단에 각각 복수개의 일방향 스위칭 수단이 할당되도록 하여도 좋다.
상기 일방향 스위칭 수단은 퓨즈를 포함하는 회로인 것이 바람직하다.
또한, 본 발명의 반도체 장치는 상기 스위칭 회로를 포함하는 반도체 장치이다.
(실시예)
이하, 본 발명의 일 실시예를 반도체 기억장치에 적용한 경우를 예로 들어 도면에 기초하여 설명한다.
실시예 1:
도 1은 본 발명의 실시예 1에 의한 스위칭 회로를 나타내는 회로 구성도이다. 또한, 도 1에 있어서, 도 5에 대응하는 부분에는 동일부호를 붙이고, 그 상세설명은 생략한다.
도면에 있어서, 10은 무효화 수단으로서의 레이저 트리밍(이하, LT라고 약칭함) 무효화 회로로서, 스위칭 소자(11∼13)와 인버터(14)와 퓨즈(15)를 가진다. 스위칭 소자(11)의 드레인 단자와 소스 단자는 퓨즈(3)의 양단에 접속되고, 그 게이트 단자는 노드 N5 및 스위칭 소자(13)를 통하여 전원 Vcc와 GRD 사이에 접속된 퓨즈(15)의 전원측에 접속된다.
스위칭 소자(12)의 드레인 단자와 게이트 단자는 공통 접속되어 테스트 모드 신호가 공급되는 노드 N4에 접속되고, 그 소스 단자는 노드 N5에 접속된다. 또한, 노드(4)는 인버터(14)를 통하여 스위칭 소자(13)의 게이트 단자에 접속된다. 또한, LT 무효화 회로(10)에 있어서, 스위칭 소자(11) 이외의 다른 구성요소는 스위칭 소자(11)의 동작을 제어하는 제어수단을 구성한다.
다음으로 동작에 대하여 설명한다. 또한, LT 무효화 회로(10) 이외의 동작은 도 5의 경우와 마찬가지이므로 그 설명을 생략한다.
스위칭 소자(11)를 ON함으로써 퓨즈(3)의 끊김을 무효화하고 LT 실시전과 같은 상태로 하는 것이 가능하다. 스위칭 소자(11)의 ON/OFF는 노드 N5의 신호레벨 "H", "L"로 제어한다. 이 노드 N5의 신호레벨을 제어하기 위하여 실질적으로 퓨즈(15)와 노드 N4를 배치하고 있다. 노드 N4는 테스트 모드로 제어하고, LT 무효화 회로(10)를 사용하지 않는 경우에, 노드 N4는 로우레벨 "L"로 설정된다.
우선, 퓨즈(3)가 끊긴 후에 이 퓨즈(3)의 끊김을 무효화하는 경우에 테스트 모드를 설정하여 노드 N4를 하이레벨 "H"로 한다. 그러면, 스위칭 소자(12)가 ON되고, 스위칭 소자(13)가 오프되고, 노드 N5가 하이레벨 "H"로 되고, 스위칭 소자(11)가 ON되므로, 퓨즈(3)의 끊김을 무효화한다. 또한, 퓨즈(15)를 포함하는 회로는 노드 N4의 하이레벨 "H"를 인버터(14)로 반전시켜 로우레벨 "L"의 신호를 그 게이트 단자에 인가하여 스위칭(13)을 OFF함으로써 실질적으로 스위칭된다. 이 상태에서 테스트를 실시하고 퓨즈(3)의 끊김을 무효로 할지 말지를 판단한다.
최종적으로, 퓨즈(3)의 끊김을 무효로 하는 경우에, LT 무료화 회로(10)의 퓨즈(15)를 끊는다. 이 때에, 노드 N4는 로우레벨 "L"로 설정되어 있기 때문에 노드 N5는 하이레벨 "H"로 되고, 스위칭 소자(11)가 ON된다. 따라서, 퓨즈(15)의 끊김으로 인해 퓨즈(3)의 끊김을 무효화할 수 있다. 이 LT 무효화 회로(10)의 사용에 의해 메모리 셀의 X방향의 구제를 Y방향으로 변경하고자 하는 경우 등 보다 적절한 구제의 실시가 가능하게 된다.
이와 같이, 본 실시예에서는 부수회로의 사용시에 끊기는 퓨즈를 그 끊김을 무효로 하고자 하는 경우에 이용되는 LT 무효화 회로를 설치함으로써 스위칭 실시후의 테스트로써 일부 부수회로에 불량이 발견된 경우에도 반도체 장치 전체를 불량품으로 하지 않고, 일단 스위칭을 무효로 한 뒤, 보다 적절한 구제를 실시할 수 있고, 따라서 제품의 수율향상으로 기여할 수 있다.
실시예 2:
도 2는 본 발명의 실시예 2에 의한 스위칭 회로를 나타내는 회로 구성도이다. 또한, 도 1에 있어서, 도 2에 대응하는 부분에는 동일부호를 붙이고, 그 상세설명은 생략한다.
도면에 있어서, 3A는 병렬관계에 설치된 복수의 퓨즈(30∼33)를 갖는 퓨즈 상자로서, 이것들의 퓨즈(30∼33)의 일단은 노드 N1에 공통 접속되고, 그 타단은 각각 스위칭 소자(100∼103)의 드레인 단자 및 소스 단자를 통하여 접지된다.
스위칭 소자(100∼103)의 각각의 게이트 단자는 도 3에 나타난 바와 같은 어드레스 선택신호 x0 ∼ x3가 입력된다. 또한, 본 실시예에서는 스위칭 소자(4)의 게이트 단자에 접속되는 노드 N1측의 라인은 복수개의 어드레스 선택신호 x0 ∼ x3에 대하여 하나로 되어 스위칭 소자(4)의 출력측은 부수셀에 접속되어 있다.
또한, 퓨즈(30∼33)의 양단에 LT 무효화 회로(10A)의 스위칭 소자(11)의 드레인 단자와 소스 단자가 병렬 접속되고, 스위칭 소자(11)의 게이트 단자는 노드 N5, 스위칭 소자(13) 및 저항(16)을 통하여 전원 Vcc에 접속된다. 또한, LT 무효화 회로(10A)의 회로구성은 저항(16)이 추가되어 있다는 것 이외에는 도 1의 LT 무효화 회로(10)의 회로구성과 동일하다.
또한, 노드 N2와 그라운드 사이에는 도 1의 스위칭 소자(5)에 대응하는 스위칭 소자(50)가 설치되고, 이 스위칭 소자(50)의 게이트 단자에는 어드레스 선택신호 x0이 입력된다. 마찬가지로, 어드레스 선택신호 x1∼x3이 각각 그 게이트 단자에 입력되는 스위칭 소자(51∼53)가 설치되지만, 그 드레인 단자 측의 노드 N2에 상당하는 라인 등은 생략되어 있다.
또한, 노드 N3에 그 게이트 단자가 접속된 스위칭 소자(8)의 출력측은 주셀에 접속된다. 그 다른 구성은 도 1의 경우와 동일하다.
다음으로 동작에 대하여 설명한다.
스위칭 소자(100∼103)와 스위칭 소자(50∼53)에는 각각 어드레스 선택신호 x0 ∼ x3이 입력되지만, 이 어드레스 선택신호 x0 ∼ x3은 도 3에 나타난 바와 같이 2비트의 어드레스 신호 a0과 a1이 "00"의 경우는 스위칭 소자(100)와 스위칭 소자(50)가 선택되고, "10"의 경우는 스위칭 소자(101)와 스위칭 소자(51)가 선택되고, "01"의 경우는 스위칭 소자(102)와 스위칭 소자(52)가 선택되고, "11"의 경우는 스위칭 소자(103)와 스위칭 소자(53)가 선택된다.
이와 같은 어드레스 선택신호 x0 ∼ x3을 이용하고 스위칭 소자(100)와 스위칭 소자(50∼53)에 입력하고, 주셀의 리드/라이트를 실시하는 주WL 또는 스페어 셀의 리드/라이트를 실시하는 스페어 WL의 어느 쪽을 선택하는가의 동작은 상술한 바와 같다.
또한, LT 무효화 회로(10A)의 동작도 실질적으로 같지만, 본 실시예에서는 스위칭 소자(11)가 퓨즈 상자(3A)의 퓨즈(30∼33)에 병렬로 접속되어 있으므로, 상술한 퓨즈의 무효화에 관한 동작은 퓨즈(30∼33)에 대하여 스위칭 소자(11)의ON/OFF로 일괄하여 실시된다.
이와 같이, 본 실시예에서는 부수셀 측의 복수의 퓨즈를 일관하여 ON/OFF하고, 실질적으로 복수구제를 일관하여 무효화하므로, 제품의 수율향상에 기어할 수 있는 동시에 생산성의 향상에 기여할 수 있다.
실시예 3:
도 4는 본 발명의 실시예 3에 따른 스위칭 회로를 나타내는 회로 구성도이다. 또한, 도 4에 있어서, 도 1 및 도 3에 대응하는 부분에는 동일부호를 붙이고, 그 상세설명은 생략한다.
본 실시예는 복수의 퓨즈를 일괄로 무효화하는 경우에 퓨즈 상자를 복수 배치하고, 처음으로 구제로 사용한 퓨즈 상자 전체를 무효화하고, 다음의 퓨즈 상자에 소정의 LT를 실시하도록 하는 것이다.
도면에 있어서, 3A1∼ 3An는 도 2의 퓨즈 상자(3A)와 동일한 구성을 이루는 퓨즈 상자로서, 이것들의 퓨즈 상자(3A1∼ 3An)에 대하여 각각 도 2의 LT 무효화 회로도(10A) 같은 LT 무효화 회로(10A1∼ 10An)가 설치되어 있다. 그리고, 퓨즈 상자(3A1∼ 3An)의 일단은 스위칭 소자(4)의 게이트 단자에 접속되고, 이것들의 퓨즈 상자(3A1∼ 3An)에 대하여 도 2의 스위칭 소자(9) 같은 스위칭 소자(91∼ 9n)가 복수개 설치되어 있다. 스위칭 소자(91∼ 9n)의 소스 단자는 접지되고, 그 드레인 단자는 노드 N3에 접속된다.
또한, 노드 N2와 퓨즈 상자(3A1∼ 3An) 사이에 실질적으로 도 3의 스위칭 소자(100 ∼ 103 및 50 ∼ 51)의 부분을 포함하는 어드레스 디코더(11)가 설치된다.
다음으로, 동작에 대하여 설명한다.
각각 부수셀의 스페어 WL, 주셀의 주WL을 선택하는 노드 N1과 N2는 하이레벨 "H"의 초기상태로 되어 있다. 여기서, 어드레스 디코더(11)로부터 어드레스 선택신호가 입력되면, LT 무효화 회로를 사용하지 않는 퓨즈 상자의 구제정보가 반영되고, 노드 N1이 하이레벨 "H", 노드 N2는 로우레벨 "L"로 된다. 노드 N1이 하이레벨 "H"이므로, 스위칭 소자(4)가 ON하고 스페어 WL이 ON한다.
한편, 노드 N1이 하이레벨 "H"이고 스위칭 소자(9)가 ON되고, 스위칭 소자(8)는 OFF되기 때문에 주WL은 OFF로 된다.
이와 같이, 본 실시예에서는 LT 무효화 회로를 병렬로 배치함으로써 LT를 실시하고 또한, LT 무효화 회로를 사용하고 있지 않는 퓨즈 상자의 LT 정보가 반영되고 더욱이 제품의 수율향상에 기여할 수 있는 동시에 생산성의 향상에 기여할 수 있다.
또한, 상술한 각각의 실시예에서는 본 발명을 반도체 기억장치에 적용한 경우에 대하여 설명하였지만, 이것에 한정되는 것은 아니고, 그 외의 반도체 장치에도 마찬가지로 적용할 수 있고 동일한 효과를 나타낸다.
이상과 같이 본 발명의 스위칭 회로에서는 주회로를 부수회로에 스위칭하는 일방향 스위칭 수단과, 그 스위칭을 무효로 하는 무효화 수단을 구비하므로, 적절한 구제의 실시가 가능하고, 제품의 수율을 향상할 수 있다는 효과가 있다.
본 발명은 특히 주셀과 부수셀을 갖는 메모리의 경우에 수율향상으로 공헌할 수 있다.
또한, 상기 무효화 수단은, 상기 스위칭 수단에 병렬로 접속된 스위칭 소자와, 상기 스위칭 소자의 동작을 제어하는 제어수단을 가지므로, 구제내용을 정정하고, 보다 적절한 구제를 실시할 수 있고, 이로써 제품의 수율향상에 기여할 수 있다는 효과가 있다.
또한, 상기 제어수단은 테스트 모드 시에는 상기 스위칭 소자를 ON으로 하고, 테스트 모드시가 아닐 때에 상기 스위칭 소자를 OFF로 하므로, 테스트를 실시하여 스위칭 수단을 끊을지 말지를 용이하게 판단할 수 있다고 하는 효과가 있다.
또한, 상기 제어수단은 상기 부수셀의 사용시 상기 스위칭 소자를 ON으로 고정하는 퓨즈를 가지므로 스위칭 수단의 끊김을 확실히 무효화할 수 있다는 효과가 있다.
또한, 상기 스위칭 수단을 상기 부수셀에 대하여 복수개 설치하고, 상기 스위칭 수단의 스위칭 선택의 내용을 상기 무효화 수단으로 일괄하여 무효화하므로, 제품의 수율향상에 기여하는 동시에 생산성의 향상에 기여할 수 있다는 효과가 있다.
또한, 상기 복수개의 스위칭 수단에 대하여 각각 상기 무효화 수단을 설치하므로, 또한 제품의 수율향상에 기여하는 동시에 생산성의 향상에 기여할 수 있다는 효과가 있다.
또한, 상기 스위칭수단은 퓨즈로 구성되므로, 부수셀의 사용·불사용을 확실히 스위칭할 수 있다는 효과가 있다.
더욱이, 상기 스위칭 회로를 설치하면, 품질이 좋고 신뢰성이 높은 반도체 장치를 얻는다는 효과가 있다.

Claims (3)

  1. 반도체 장치 내의 주회로와 부수회로를 스위칭하는 스위칭 회로에 있어서,
    주회로를 부수회로로 스위칭하는 일방향 스위칭 수단과,
    상기 일방향 스위칭 수단에 의한 스위칭을 무효로 하는 무효화 수단을 구비한 것을 특징으로 하는 스위칭 회로.
  2. 제1 항에 있어서,
    상기 무효화 수단은, 상기 일방향 스위칭 수단에 병렬로 접속된 스위칭 소자와, 상기 스위칭 소자를 제어하는 제어수단을 갖는 것을 특징으로 하는 스위칭 회로.
  3. 제2 항에 있어서,
    상기 제어수단은, 테스트 모드 시에 상기 스위칭 소자를 시험적으로 ON으로 하고, 상기 일방향 스위칭 수단에 의한 스위칭을 무효로 하는 것이 효과적인지 그렇지 않은지를 확인할 수 있도록 하는 것을 특징으로 하는 스위칭 회로.
KR10-2001-0057085A 2001-01-23 2001-09-17 스위칭 회로 KR100445500B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001015000A JP2002216493A (ja) 2001-01-23 2001-01-23 救済修正回路および半導体記憶装置
JPJP-P-2001-00015000 2001-01-23

Publications (2)

Publication Number Publication Date
KR20020062677A true KR20020062677A (ko) 2002-07-29
KR100445500B1 KR100445500B1 (ko) 2004-08-21

Family

ID=18881620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0057085A KR100445500B1 (ko) 2001-01-23 2001-09-17 스위칭 회로

Country Status (4)

Country Link
US (1) US6469943B2 (ko)
JP (1) JP2002216493A (ko)
KR (1) KR100445500B1 (ko)
TW (1) TW511245B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203496A (ja) * 2002-01-08 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置
JP2006228330A (ja) * 2005-02-17 2006-08-31 Toshiba Corp 半導体記憶装置
JP4817701B2 (ja) * 2005-04-06 2011-11-16 株式会社東芝 半導体装置
JP2007234155A (ja) * 2006-03-02 2007-09-13 Sony Corp 半導体記憶装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530610B2 (ja) * 1986-02-27 1996-09-04 富士通株式会社 半導体記憶装置
JPS62235750A (ja) 1986-04-07 1987-10-15 Nec Corp 半導体集積回路
JPH02146195A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体記憶装置
JPH02198100A (ja) * 1989-01-26 1990-08-06 Nec Corp 半導体メモリ装置
JPH02310898A (ja) * 1989-05-25 1990-12-26 Nec Corp メモリ回路
JPH03203900A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体記憶装置
JP2888034B2 (ja) * 1991-06-27 1999-05-10 日本電気株式会社 半導体メモリ装置
JP3108488B2 (ja) * 1991-12-19 2000-11-13 株式会社 沖マイクロデザイン 半導体集積回路
KR940007241B1 (ko) * 1992-03-09 1994-08-10 삼성전자 주식회사 반도체 메모리 장치의 로우 리던던시장치
JPH06150689A (ja) * 1992-11-10 1994-05-31 Nec Corp 半導体メモリ
JPH06216253A (ja) 1993-01-19 1994-08-05 Sony Corp トリミング装置
KR0140178B1 (ko) * 1994-12-29 1998-07-15 김광호 반도체 메모리장치의 결함 셀 구제회로 및 방법
KR0158484B1 (ko) * 1995-01-28 1999-02-01 김광호 불휘발성 반도체 메모리의 행리던던씨
JPH09213097A (ja) * 1996-02-07 1997-08-15 Hitachi Ltd ヒューズ装置及びそれを用いた半導体集積回路装置
JP4428733B2 (ja) * 1996-12-12 2010-03-10 株式会社ルネサステクノロジ 半導体記憶装置
JPH10335594A (ja) 1997-05-29 1998-12-18 New Japan Radio Co Ltd 抵抗トリミング回路及びそのトリミング方法
US6188618B1 (en) * 1998-04-23 2001-02-13 Kabushiki Kaisha Toshiba Semiconductor device with flexible redundancy system
JPH11353893A (ja) * 1998-06-08 1999-12-24 Mitsubishi Electric Corp 半導体記憶装置
JP3749789B2 (ja) * 1998-06-08 2006-03-01 株式会社東芝 半導体記憶装置
JP2000123593A (ja) * 1998-08-13 2000-04-28 Toshiba Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20020097083A1 (en) 2002-07-25
KR100445500B1 (ko) 2004-08-21
JP2002216493A (ja) 2002-08-02
TW511245B (en) 2002-11-21
US6469943B2 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
KR100376265B1 (ko) 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
KR950008541B1 (ko) 반도체 기억장치의 용장회로
US6741117B2 (en) Antifuse circuit
US6016264A (en) Antifuse programming and detecting circuit
JP2706659B2 (ja) メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路
KR100519512B1 (ko) 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로
TW512356B (en) Redundancy circuit of semiconductor memory device
US5610865A (en) Semiconductor memory device with redundancy structure
KR100445500B1 (ko) 스위칭 회로
KR100320683B1 (ko) 스탠바이 전류불량 구제기능을 가지는 반도체 메모리 장치
KR100425456B1 (ko) 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법
JPS59124098A (ja) 半導体メモリの冗長デコ−ダ
JP2951302B2 (ja) 半導体装置および半導体装置を制御する方法
US6985390B2 (en) Integrated memory circuit having a redundancy circuit and a method for replacing a memory area
KR100574478B1 (ko) 메모리장치의 리페어 회로
KR100253395B1 (ko) 로우/컬럼 선택 회로
KR100761399B1 (ko) 리던던시 회로
KR0172349B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR100652428B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100454632B1 (ko) 반도체소자의워드라인리페어장치
KR20090013620A (ko) 리페어 회로
KR0146630B1 (ko) 반도체 소자의 메모리 블록 선택회로
KR19990025194A (ko) 반도체 메모리 장치의 결함구제 방법
KR960015673B1 (ko) 롬리페어회로
KR20020072915A (ko) 반도체 메모리 장치의 리페어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee