TW511245B - Switching circuit and semiconductor device - Google Patents
Switching circuit and semiconductor device Download PDFInfo
- Publication number
- TW511245B TW511245B TW090123578A TW90123578A TW511245B TW 511245 B TW511245 B TW 511245B TW 090123578 A TW090123578 A TW 090123578A TW 90123578 A TW90123578 A TW 90123578A TW 511245 B TW511245 B TW 511245B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- switching
- exchange
- invalidation
- mentioned
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
511245 五、發明說明(1) 〔發明所屬之技術領域〕 本發明,係有關於一種裴設於半 ,更詳細而言,更關於一種可在告t置内的交換電 間交換之交換電路。 汽際電路和冗餘電路之 〔先前技術〕 近年來隨1C的發展,更加速了苴古— !ϊ、ι其製造步驟亦跟著更為微細化、多功能化。 ,衣&二種完全無缺陷的產品。於b扣=,以致事實上無 題,已貫施··預先設計備用電路作Z :、、、了彌補上述問 陷的備用電路來取代其缺陷部分=濟電路,並以無缺 施,係使用如熔絲等交換電路來每於備用電路的取代措 内部的電位設定為電路工作 二=。另夕卜,為了使電路 熔絲等交換電路。 土電位之調諧,亦使用如 圖5為顯示先前的交換電路 / 在該圖中,1為用來對苴間二技術案例之構成圖。 之交換元件,2則為用來對盆門=子上供應位址選擇信號 交換元件,而交換元件〗^ f t ^子上供應預充信號之 汲極端子介由熔絲3連接至六、^螭子連接至接地上,而其 接至交換元件4的閘極端子^=件2的源極端子上,並連 至電源Vcc上,而在交 。父換元件2的汲極端子連接 (以下略稱WL)選擇信號、,龙極端子上供應有字線 用WL)上。 源、極端子連接至冗餘WL(備 另外,5為用來對其閘極 ^ 換元件,6則為對其閑 上么應位址選擇信號之交 …而子上供應預充電信號之交換元 $ 5頁 C:\2D-roDE\90-12\90123578.ptd 丄^+:) 發明說明(2) 件,而交換元件5的源極端子 子連接至交換元件6的源妾至接上,而其汲極端 至交換元件8的問極端子上。 工;|由反相為7更連接 交換元件6的汲極端子,係 元件8的汲極端子上供廡 要至冤原、/c上,而在交換 而其源極端子連接至主'^子Λ(以下略稱WL)選擇信號, 極端子連接至ί;;;4的上n/…9為交 連接至交換元件8的閘極端η。:其汲極端子則 接地上。 而子上,而其源極端子更連接至 其次’說明其工作形態。 3址選擇信號一旦輸入至 來實施主單元的Read/Write之主WL或用來遥擇用 Read/Write之備用WL的任何之一者。尚“始:::的 元I係及因6 = I至交換元件2及6内的預充電信號而可:六拖 能。 白成為0N而使節點N1和N2皆成為高位準”H"狀^美 ^ ^ ί冗餘1路時’就不使炼絲3溶斷而維持片狀 在此,如輸入有位址選擇信號,就使交換=原比狀。 ON而fGND吸收電流,以致節點以和⑽皆成 白,為 處於這狀態中,交換元件4成為OFF,而WL選擇俨妒。 入至備用WL内。相對於此,在這狀態 不會輪 OFF狀態’因此節點N3就成為高位準"H” ,可亦為 成為0N,WL選擇信號輸入至主WL内,以可選取二斟=件8 單元。 取所對應的主
511245 五、發明說明(3) 另外,當使用冗餘電路時,就使溶絲3溶斷。在此 址選擇信號,並使交換元件1和5皆成為ON ,節點N2就 ί 準乂,ΐ是因熔絲3的熔斷而可使節點N1仍維持 在向位準Η巾。由於節點旧為高位準"H",故而交換 4就成細,现選擇信號輸人至備视内,以選 牛 ,的備用單元。相對於此’因節點N1的高位準"h"而可使 乂換兀件9成為ON,節點N3成為低位準” Ll,。故 即成細’而WL選擇信號不會輸入至主二= 選取所對應的主單元。 +曰 〔發明所欲解決之問題〕 但是’在上述先前交換電路中,以溶絲的炼斷來實 電路交換,其若欲恢復原狀就是报困難,因此,若當妹土 施交,後的測試時,始在部分冗餘電路中發現不良狀= 就不彳于不使其半導體裝置整體列為不良品。 本發明,係為了解決上述問題而成;^目的在 換電路,其為:即使在經實施交換後的測試時’始在^ 路中發現不良狀;兄’亦可不使半導體裝 ;: $良品’並可使交換暫時無效’以實施較為適當的救= 〔解決問題之手段〕 - 5 t係一種父換電路’其係用來在半導體裝置中的 貫際電路和冗餘電路交換,其特徵為,呈 勺 置,為將實際電路交換成冗餘電路;及無效化裝置父:J 使上述單向交換裝置的交換改為無效。 為可
511245 五、發明說明(4) 上述半導體裝置,亦可為記憶裝置,為具有:實際單 元,為可作為上述實際電路;及冗餘單元,為可作為上述 冗餘電路。 上述無效化裝置,可具有:交換元件,為呈並排連接至 上述單向交換裝置上;及控制裝置,為用來控制該交換元 件。 上述控制裝置,亦可作為:當測試模式時,將上述交換 元件以測試方式來成為ON,得以確認將上述單向交換裝置 的交換成為無效的適當與否。 上述控制裝置,較佳為:具有熔絲,為當其切斷時可使 上述交換元件固定ON狀態。 亦可構成為:對於單一冗餘電路配合多數件上述單向交 換裝置,而上述無效化裝置係可對該等單向交換裝置的交 換工作進行共同無效化。 亦可構成為:具有多數件無效化裝置,並可對每一無效 化裝置分別配合多數件單向交換裝置。 上述單向交換裝置,較佳為:一種包含熔絲之電路。 另外,本發明的半導體裝置,係一種包含上述交換裝置 之半導體裝置。 〔發明之實施形態〕 .以適用於半導體裝置的情況為例,參照圖式說明本發明 的一實施形態如下。 (第一實施形態) 圖1為顯示根據該發明的第一實施形態而作的交換電路
\\312\2d-code\90-12\90123578.ptd 第8頁 511245 五、發明說明(5) ::結構圖。附帶而言,在圖}中,在與圖5相對應的部 刀二附加相同兀件編號,並省略其詳細說明。 Λ遺&圖中,1 〇為可作為無效化裝置的雷射微調(以下略 :! 效·化電一路10 ’ 1具有交換元件1卜13、反相器“及 :、 父換.凡件11的汲極端子和源極端子,皆係連接至 H的兩端處,而其閘極端子係介由節點Ν5及交換元件 13,^至在電源Vcc和GRD間所連接的熔絲^的電源側上。 、查^ ^件1 2的沒極端子和閘極端子,皆係呈共同連接且 Ϊ ί 5 Ϊ供應測試模式信號的節點N4上,而其源極端子則 ί ir 上。另外,節點N4係、介由反相器14連接至交 η ?閘極端子上。附帶而言,在lt無效化電路1〇 告丨>=了 : 凡件11之外的其他構成元件’均具有用來控 制父換70件1 1工作的控制裝置。 .:it益十對其工作形態加以說明。附帶而t,LT I效化 =路10以外的工作形態與圖5的狀態相同,因此省略其說 將交換元件U成細,即可使炫絲3的炼斷作為益效 化,且可使其成為同於LT實施前的狀態。交換元件·n 0N/0FF,係由節點仍的信號位準"H"、"L"來控制。實際上 二己置有熔絲15和節點N4 ’用以控制該節的‘。 ^點=由測試模式來控制’若未使犯無效 郎點N 4被設定為低位準” l ”。 又先J Ϊ絲3Λ炼斷之後’欲將該炫絲3的炫斷成為益 效,就设疋測试权式而使節點Ν4成為高位準π Ηπ。如”此…,
C:\2D-C0DE\90-12\90123578.ptd 第9頁 Μ1245 五、發明說明(¢) 元件12成為0N,交換元件13成為〇FF,可使節點㈣成 :,準” H”,就可使交換元件〗丨成為⑽,進而可使熔絲^ =炫斷成為無效化。另外,包含熔絲15的電路,係可將節 的高位準"H,’使用反相器來轉換,而將低位準,,l,,信號 轭加於其閘極端子上,以使交換元件1 3成為OFF,藉以實 1可使其分離。在這狀態中執行測試,以判斷熔絲3的 炫k/f是否要無效。 最後若欲使熔絲3的熔斷成為無效,就熔斷以無效化 電,10的熔絲15。在此時,節點N4設定為低位準"^,因 此即?N5成為高位準” H”,可使交換元件n成為〇N。故 由溶絲15的溶斷,就可使溶絲3的炼斷成為無效 兮二記憶單元的X方向的救濟改為¥方向時,藉由使用 〜T…效化電路丨〇,就可實現更適當的救濟。 在本實施形態中,裝設有^無效化電路,其用來 :在几餘電路使用時被熔斷的熔絲、,當欲該 時所使用,因此即使在經實施交換後的 冗餘電路中發現不良狀汉护 _ ^ , 郊社口丨刀 民狀况日守,亦可不使半導體裝置整體列 二二:並使可父換暫時無效,以實施較為適當的救濟 措施。於是,可供產品的良率得以提高。 仗萬 (第二實施形態) 圖2為顯示根據該發明的第施形態 ttr構Γ附帶…在圖1中,在與圖2相對應二 分上均附加相同元件編號,並省略其詳細說明。 p 在》亥圖巾3A為具有呈並排裝設的多數件炼絲3㈠3之
C:\2D-CODE\90-12\90123578.ptd
第10頁 五、發明說明(7) T絲盒,而該等熔絲30〜33的一端均呈共同連接至節點μ 另% ί ΐ另一端則分別介由交換元件100〜103的汲極端子 及源極端子連接至接地。 位iim〇°〜103的每一閘極端子上輸入有如圖3所示的 一 ^擇指旒x0〜χ3。此外,本實施形態中,連接至交換 搂的極端子上的節點旧側之線’係相對於多數項位 ^ /破Χ〇〜Χ3成為—條,並使交換元件4的輸出側連接 王几馀單元上。 另外,在熔絲30〜33的兩端處呈並排連接有口無效 路10Α的交換元件u之汲極端子和源極端子,而交換元件 11的閘極端子,係介由節點N5、交換元件13及電阻u連接 至電源Vcc上。順便對LT無效化電路10A的電路結構而古, 其除了附加電阻16之外,皆與圖}中的LT無效化電路1〇°的 電路結構相同。 此外,在節點N 2和接地之間,裝設有對應於圖丨中的交 換π件5之交換元件50,而在交換元件5〇〜53的閘極端子上 輸入有位址選擇信號xO。相同地,裝設有交換元件51〜53 ’為用來使位址選擇信號xl〜x3分別輸入至閘極端子上, 但是已省略如相當於沒極端子側的節點N2之線等。 另外,交換元件8的閘極端子連接至節點N3上,而1 出侧則連接至實際單元(主單元)上。至於其他結構/皆月’係 與圖1之結構相同。 其次,針對其工作形態加以說明。 在交換元件100〜103和交換元件5〇〜53上,均分別輸入有 511245 五、發明說明(8) 位址選擇信號Χ〇〜X3,但是該位址選擇信號χ〇〜χ3,係如圖 3所示由二位元的位址信號aO、al所構成,位址信號aO、 al例如為:” 時,被選取交換元件丨〇〇和交換元件5〇 ; π 1 0 π時’被選取交換元件丨〇 1和交換元件5丨;” 〇丨"時,被 選取交換元件1 〇 2和交換元件5 2 ;,,1 Γ時,被選取交換元 件1 0 3和交換元件5 3。 使用這種位址選擇信號“〜^^,使其輸入至交換元件1 〇〇 和交換元件50〜53中,以選擇用來實施主單元的 1^&(1/界1^6之主乳或用來實施備用單元的1^&(1/^1^6之備 用WL的任何一工作,皆係同於上述情形。 另外,LT無效化電路1 〇Α的工作形態亦實際上同於上述 形態’但是在本實施形態中,由於使交換元件11呈並排地 連接至熔絲盒3Α的熔絲30〜33上,故而上述有關無效化的 工作形態,係對於熔絲30〜33使用交換元件11的ON/OFF共 同實施。 如此,在本實施形態中,冗餘單元側的多數件熔絲共同 ON/OFF,可實際上實現多數救濟措施的共同無效化,以可 供產品的良率得以提高,並可供製造性的提高。 (第三實施形態) 圖4為顯示根據該發明的第三實施形態而作的交換電路 之電路結構圖。附帶而言,在圖4中,在與圖1及圖3相對 應的部分上均附加相同元件編號,並省略其詳細說明。 本實施形態為:若欲使多數件熔絲共同無效化,就將溶 絲盒配置多數,並對初次救濟時所使用熔絲盒整體進行無
C:\2D-O0DE\90-12\90123578.ptd 第 12 頁 511245 五、發明說明(9) 效化’再對其次熔絲盒實施所欲的LT。 ^ 4圖中,熔絲盒3 \〜3 乂皆為一種具有與熔絲盒3 a相 同結構的熔絲盒,而對於該等熔絲盒3 Αι〜3 分別裝設有 同於圖2的LT無效化電路i〇A之LT無效化電路ι〇Αι〜10Αη。 而且’炫絲盒3 A〗〜3 An的一端連接至交換元件4的閘極端子 上:且對於該等熔絲盒3 Αι〜3 An裝設有同於圖2的多數件交 換兀件9〗〜9n。交換元件9ι〜9n的源極端子連接至接地,而 其沒極端子連接至節點N 3上。 哭另外,節點N2和熔絲盒之間,裝設有位址解碼
叩17 ’為貫際上包含圖3所示的交換元件〜及5〇〜53 的部分。 其次,針對其工作形態加以說明。 用來分別選取冗餘單元的備用WL、以及選取實際單元的 主WL之節點N1、N2皆成為高位準”H,,的初始狀態。在此, 一旦由位址解碼器1 7輸入有位址選擇信號,就反映著未使 用LT無效化電路的熔絲.盒之救濟訊息,且節點N 1成為高位 準,節點N2則成為低位準"L"。因為節點旧為高位=. 1 Ηπ ,交換元件4就成為on而使備用WL成為⑽。
相對方;此,節點N1為尚位準” η "而使交換元件g成為〇 n, 則使交換元件8成為OFF,因此主乳成為OFF。 如此,在本實施形態中,藉由使!^無效化電路呈並排配 置,就可實施LT,且可反映著未使用LT無效化電路的絲 盒之LT訊息,更且可供產品良率得以提高的同時,亦制、 造性的提高。 衣
\\312\2d-code\90-12\90123578.ptd 第13頁 五、發明說明(ίο) 附f而s ’在上述各管絲形自h丄 用於半導體裝置上之情: 巾’雖然對於將該發明適 夕少介叮门祥仏ώ 况加以吮明,但是不限於該等,當 然亦可同樣地適用於其他丰導w 田 〔發明之效果〕 、他置上而達成相同效果。 如上述般,在本發明的交換带 隊φ政 > 她λ、π从a J又換兒路中,使其具有用來使實 =電路父換成几餘電路的單向交換裝i,以及可使 為無效的無效化裝置,因并$徐 、成 .^ ^ 0 ^ 因此了 a施更適當救濟措施,以達 成挺咼產品良率之效果。 ^ 本發明,尤其是在包含實^ ( 愔μ的鸬碗由 π二^ 3只^、早兀和冗餘單元的半導體記 隱體的領域中,可貢獻於良率的提高。 另外,上述無效化裝置,伤回 ^ 4Α ^ ^ μ ^ ^ 係具有:呈並排地連接至上述 父換裝置上的交換元件,以芬 ^ 之批也丨歧罢 m , 用來控制該交換元件的工作 之控制裝置,因此可托料、灰 供#,^ w Ϊ 濟内容,可實施更適當的救濟 才曰把 以了 i、產品的良率得以提高。 元= 控制ί置’係處於測試模式時可使上述交換 =二’ 於測試模式時則可使上述交換元件成 為OFF,因此可容易判斷究竟是卞取 壯姐 凡凡疋省要貫施測试而溶斷交換 裝置。 士另外,上述控制裝置,係具有用來在使用上述冗餘單元 犄可使上述交換元件維持在〇N之熔絲,因此可達成對交換 裝置的熔斷之無效化更準確地進行之效果。 、 另外,上述交換裝置,係對於上述冗餘單元裝設多數 ,,而該交換裝置的交換、選取的内容,藉由上述無效化 裝置共同進行,因此可供產品的良率得以提高,並可供製
C:\2D-CODE\90-12\90123578.ptd 第14頁 511245 五、發明說明(11) 造性得以提高。 另外,對於上述多數件交換裝置各別裝設有上述無效化 裝置,因此可達成更可供產品的良率得以提高,並可供製 造性得以提高之效果。 另外,上述交換裝置係由熔絲而成,因此可達成準確地 交换冗餘單元的使用、不使用之效果。 更且,若設計上述交換電路,可達成獲得具有高品質且 高可靠度的半導體裝置之效果。 〔元件編號之說明〕 1、 11 3、 3A 10 7 、 16 17 2、4、5、6、8、9 、12、13、50 ~53、 15 > 30 -33 、3 A】〜3 An 、10A、10A】 〜10An 14 、9】 100 9n、 -103 交換元件 熔絲 熔絲盒 LT無效化電路 反相器 電阻 位址解碼器
\\312\2d-code\90-12\90123578.ptd 第15頁 511245 圖式簡單說明 圖1為顯示本發明的第一實施形態之電路結構圖。 圖2為顯示本發明的第二實施形態之電路結構圖。 圖3為以供說明本發明的第二實施形態工作形態為目的 之圖式。 圖4為顯示本發明的第三實施形態之電路結構圖。 圖5為顯示先前的交換電路之電路結構圖。 «
C:\2D-OODE\90-12\90123578.ptd 第16頁
Claims (1)
- 六、申請專利範圍 1 · -種交換電路 " — 和以路交換,其特行半導體裝置中的實際電路 早向交換裝置, =马·具有 無效化裝置,為;:::電路交換成冗餘電路;及 效。 述單向交換裝置的交換改為無 2·如申請專利範圍 裝置,係具有實際單元,員之交換電路,其中上述半導體 單元,為可作為上述^可作為上述實際電路;及 3. 如申請專利範電路之記憶裝置。 裝置,具有交換元件、之父換電路,#中上述無效化 上,·及控制裝置,為用來=連接至上述單向交換裝置 4. 如申請專利範圍匕弟亥交換元件。 置,係當測試模式時、之又換電路,其中上述控制裝 ON ’得以確認將上述單向換件以測試方式來成為 與否。 換$置的交換成為無效的適當 5 ·如申請專利範圍 置,係具有炼絲,為當其1切之交= ON狀態。 、 ,^使上述交換元件固定為 6·如申請專利範圍第1項之交換電路甘 餘電路配合多數件上述 '電路’其中對於單—冗 係可對該等單向交換裝置的交d而上述無效化裝置 7.如申請專利範圍第6項之二:路進仃共同無效化。 無效化裝置,並可對每 、 ^中具有多數件 交換裝置。 母一無效化裝置分別配合多數件單向 C:\2D-OODE\90-12\90123578.ptd 第17頁 511245 六、申請專利範圍 8. 如申請專利範圍第1項之交換電路,其中上述單向交 換裝置,係包含熔絲之電路。 9. 一種半導體裝置,其特徵為: 包含有申請專利範圍第1至8項中任一項之交換裝置。 «C:\2D-CODE\90-12\90123578.ptd 第18頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001015000A JP2002216493A (ja) | 2001-01-23 | 2001-01-23 | 救済修正回路および半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW511245B true TW511245B (en) | 2002-11-21 |
Family
ID=18881620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090123578A TW511245B (en) | 2001-01-23 | 2001-09-25 | Switching circuit and semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6469943B2 (zh) |
JP (1) | JP2002216493A (zh) |
KR (1) | KR100445500B1 (zh) |
TW (1) | TW511245B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003203496A (ja) * | 2002-01-08 | 2003-07-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2006228330A (ja) * | 2005-02-17 | 2006-08-31 | Toshiba Corp | 半導体記憶装置 |
JP4817701B2 (ja) * | 2005-04-06 | 2011-11-16 | 株式会社東芝 | 半導体装置 |
JP2007234155A (ja) * | 2006-03-02 | 2007-09-13 | Sony Corp | 半導体記憶装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2530610B2 (ja) * | 1986-02-27 | 1996-09-04 | 富士通株式会社 | 半導体記憶装置 |
JPS62235750A (ja) | 1986-04-07 | 1987-10-15 | Nec Corp | 半導体集積回路 |
JPH02146195A (ja) * | 1988-11-28 | 1990-06-05 | Nec Corp | 半導体記憶装置 |
JPH02198100A (ja) * | 1989-01-26 | 1990-08-06 | Nec Corp | 半導体メモリ装置 |
JPH02310898A (ja) * | 1989-05-25 | 1990-12-26 | Nec Corp | メモリ回路 |
JPH03203900A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 半導体記憶装置 |
JP2888034B2 (ja) * | 1991-06-27 | 1999-05-10 | 日本電気株式会社 | 半導体メモリ装置 |
JP3108488B2 (ja) * | 1991-12-19 | 2000-11-13 | 株式会社 沖マイクロデザイン | 半導体集積回路 |
KR940007241B1 (ko) * | 1992-03-09 | 1994-08-10 | 삼성전자 주식회사 | 반도체 메모리 장치의 로우 리던던시장치 |
JPH06150689A (ja) * | 1992-11-10 | 1994-05-31 | Nec Corp | 半導体メモリ |
JPH06216253A (ja) | 1993-01-19 | 1994-08-05 | Sony Corp | トリミング装置 |
KR0140178B1 (ko) * | 1994-12-29 | 1998-07-15 | 김광호 | 반도체 메모리장치의 결함 셀 구제회로 및 방법 |
KR0158484B1 (ko) * | 1995-01-28 | 1999-02-01 | 김광호 | 불휘발성 반도체 메모리의 행리던던씨 |
JPH09213097A (ja) * | 1996-02-07 | 1997-08-15 | Hitachi Ltd | ヒューズ装置及びそれを用いた半導体集積回路装置 |
JP4428733B2 (ja) * | 1996-12-12 | 2010-03-10 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH10335594A (ja) | 1997-05-29 | 1998-12-18 | New Japan Radio Co Ltd | 抵抗トリミング回路及びそのトリミング方法 |
US6188618B1 (en) * | 1998-04-23 | 2001-02-13 | Kabushiki Kaisha Toshiba | Semiconductor device with flexible redundancy system |
JP3749789B2 (ja) * | 1998-06-08 | 2006-03-01 | 株式会社東芝 | 半導体記憶装置 |
JPH11353893A (ja) * | 1998-06-08 | 1999-12-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000123593A (ja) * | 1998-08-13 | 2000-04-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
-
2001
- 2001-01-23 JP JP2001015000A patent/JP2002216493A/ja active Pending
- 2001-07-26 US US09/912,537 patent/US6469943B2/en not_active Expired - Fee Related
- 2001-09-17 KR KR10-2001-0057085A patent/KR100445500B1/ko not_active IP Right Cessation
- 2001-09-25 TW TW090123578A patent/TW511245B/zh active
Also Published As
Publication number | Publication date |
---|---|
US20020097083A1 (en) | 2002-07-25 |
KR100445500B1 (ko) | 2004-08-21 |
JP2002216493A (ja) | 2002-08-02 |
KR20020062677A (ko) | 2002-07-29 |
US6469943B2 (en) | 2002-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100396305B1 (ko) | 반도체 기억 장치 및 그 테스트 방법 | |
TW511094B (en) | Column redundancy circuit | |
JP2001273791A (ja) | 集積半導体メモリ | |
JPS6329360B2 (zh) | ||
TW511245B (en) | Switching circuit and semiconductor device | |
JPS63166094A (ja) | メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路 | |
JP2869532B2 (ja) | 高信頼性集積回路メモリ | |
KR20010008827A (ko) | 래치 셀을 채용하는 리던던시 회로를 구비하는 반도체 메모리 장치 | |
TWI277974B (en) | Memory device including self-id information | |
US6850450B2 (en) | Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell | |
CN205177408U (zh) | 一种基于阻变存储单元rram的存储单元 | |
JPWO2004095471A1 (ja) | 半導体記憶装置 | |
CN205487358U (zh) | 一种基于阻变存储单元rram的存储电路 | |
CN110400595B (zh) | 一种具备修正功能的antifuse电路 | |
JP2001210092A (ja) | 半導体記憶装置 | |
JPS59124098A (ja) | 半導体メモリの冗長デコ−ダ | |
CN105261392A (zh) | 一种基于阻变存储单元rram的存储单元及存储方法 | |
KR20110108715A (ko) | 반도체 메모리 장치 및 그의 구동 방법 | |
TW200910360A (en) | Semiconductor integrated circuit device and redundancy method thereof | |
JPH1166893A (ja) | 半導体記憶装置 | |
CN103377699B (zh) | 具有类似ram和rom单元的半导体存储器 | |
JPH0219560B2 (zh) | ||
JPS6266500A (ja) | 半導体記憶装置 | |
JP3397357B2 (ja) | 半導体メモリ装置および半導体メモリの冗長アドレスプログラム回路 | |
JPS60254500A (ja) | ヒユ−ズを有する半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |