KR20020046203A - 반도체 칩의 픽업 장치 및 그 픽업방법 - Google Patents

반도체 칩의 픽업 장치 및 그 픽업방법 Download PDF

Info

Publication number
KR20020046203A
KR20020046203A KR1020010077696A KR20010077696A KR20020046203A KR 20020046203 A KR20020046203 A KR 20020046203A KR 1020010077696 A KR1020010077696 A KR 1020010077696A KR 20010077696 A KR20010077696 A KR 20010077696A KR 20020046203 A KR20020046203 A KR 20020046203A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pickup
pin
adhesive sheet
pin group
Prior art date
Application number
KR1020010077696A
Other languages
English (en)
Other versions
KR100438335B1 (ko
Inventor
구로사와데쯔야
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20020046203A publication Critical patent/KR20020046203A/ko
Application granted granted Critical
Publication of KR100438335B1 publication Critical patent/KR100438335B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1028—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina by bending, drawing or stretch forming sheet to assume shape of configured lamina while in contact therewith
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49815—Disassembling
    • Y10T29/49822—Disassembling by applying force
    • Y10T29/49824—Disassembling by applying force to elastically deform work part or connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

점착성 시트에 부착된 반도체 칩을 점착성 시트로부터 박리하는 반도체 칩의 픽업용 기구는 제1 및 제2 픽업 핀군과, 이들 제1 및 제2 픽업 핀군의 기부가 장착된 핀 홀더를 구비하고 있다. 상기 제1 픽업 핀군은 반도체 칩의 각 코너부에 각각 대응하여 배치되어 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올린다. 상기 제2 픽업 핀군은 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부보다도 낮게, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올린다.

Description

반도체 칩의 픽업 장치 및 그 픽업방법 {PICK-UP DEVICE AND METHOD FOR SEMICONDUCTOR CHIP}
본 특허출원은 2000년 12월 11일자로 출원된 일본 특허 출원 제2000-376319호를 기초로 하여 이를 우선권으로 주장하고, 본 명세서에서 전반적으로 참조한다.
본 발명은 반도체 칩의 픽업용 기구, 반도체 칩의 픽업장치 및 그 픽업 방법 및 이들 장치나 방법이 채용된 반도체 장치의 제조방법 및 그 제조장치에 관한 것이다. 더 상세하게는, 두께가 1OOμm 이하의 얇은 반도체 칩에 있어서, 복수의 반도체 칩을 점착성 시트에 부착한 후, 각 반도체 칩을 점착성 시트로부터 픽업(박리)하는 장치와 그 방법에 전반적으로 적용된다.
일반적으로, 소자형성이 종료한 반도체 웨이퍼는, 다이싱 라인이나 칩 분할 라인에 따라 개별 소자로 분리되어, 복수의 반도체 칩(다이 또는 펠렛)이 형성된다. 이것들의 반도체 칩은 점착성 시트(점착성 테이프)에 접착되고, 각 반도체 칩이 이 점착성 시트로부터 픽업되어, 리드 프레임이나 탭(TAB) 테이프로의 마운트 공정이나 패키지의 밀봉 공정 등의 실장 공정을 통해 반도체 장치가 완성된다.
도1은 종래의 픽업 장치에 있어서의 반도체 칩을 점착성 시트로부터 픽업하는 주요 구성부의 확대 단면도이다. 또한, 도2a 와 도2b는 각각, 상기 픽업 장치로 이용되는 반도체 칩의 픽업용 기구(핀 홀더 및 픽업 핀)의 측면도와 표면도이다. 반도체 칩(100)을 점착성 시트(101)로부터 박리하여 픽업할 때는, 반도체 칩(100)의 이면측에서 점착성 시트(101)를 개재하여 픽업 핀(픽업 니들)(102)을 돌출(상승)시켜, 반도체 칩(100)을 점착성 시트(1Ol)로부터 박리한다. 상기 픽업 핀(102)은 상기 반도체 칩(100)의 각 코너부 또는 중앙부 근방에 대응하는 위치에배치되어 기부가 핀 홀더(103)에 장착되어 있다.
이 반도체 칩(100)을 박리하는 순서는 우선, 픽업 대상인 반도체 칩(100)이 픽업 핀(102) 상에 위치하도록, 반도체 칩(100)이 부착된 점착성 시트(101)가 고정된 고정 테이블을 이동시킨다. 이어, 박리하는 반도체 칩(100)의 위치 검출이나 양품/불량품을 판별하기 위한 마크 검출 등을 행하고, 백업 홀더(104)의 내부를 진공시켜, 점착성 시트(101)를 백업 홀더(104)의 표면에 흡착하여 고정한다. 이 상태에서, 픽업 핀(102)이 부착되어 있는 핀 홀더(103)를 상승시켜, 픽업 핀(102)을 백업 홀더(104)의 상면으로부터 돌출시키고, 점착성 시트(101)를 개재하여 반도체 칩(100)을 이면측으로부터 들어올린다. 이 때, 핀 홀더(103)에 부착되어 있는 픽업 핀(102)의 첨단부는 균일한 높이가 되도록 조정되어 있다.
그런데, 근년에는 반도체 칩을, 예를 들면 카드 형태의 얇은 패키지에 내장하기 위하여, 반도체 칩의 두께를 얇게 하는 것이 강하게 요구되고 있어, 반도체 웨이퍼의 이면을 연마, 연삭 및 에칭하여 10Oμm 이하로까지 얇게 하고 있다. 그러나, 반도체 칩을 1OOμm 이하로까지 얇게 하면 점착성 시트로부터 박리할 때 크랙이 발생한다는 문제가 있다.
이어, 반도체 칩의 두께가 1OOμm 이하인 경우의 상기 크랙의 문제점에 관해서, 도3a 와 3b 내지 도6a 와 6b 및 도7a 와 7b 내지 도10a 와 10b 에 의해 상세하게 설명한다. 반도체 칩의 두께가 상기와 같이 너무 얇으면, 도3a 와 3b 내지 도6a 와 6b 에 도시한 바와 같이, 점착성 시트(101)를 개재시킨 상태에서 반도체 칩(100)의 이면측을 픽업 핀(102)으로 밀어 올리면, 픽업 핀(102)이 반도체칩(100)을 관통해버려, 칩 크랙에 이르게 된다. 반도체 칩의 두께가 1OOμm 이상이면, 반도체 칩(1OO)과 점착성 시트(l0l)의 접착력보다, 반도체 칩의 강도(두께 방향)가 강하기 때문에 이러한 현상은 발생하지 않는다.
또한, 도7a 와 7b 내지 도10a 와 10b 에 도시한 바와 같이, 반도체 칩(100)의 외주부(특히 코너 부분)가 도8a 와 8b 또는 도9a 와 9b와 같이 E떨어져 나가도 픽업 핀(1O2)의 상승보다 점착성 시트(1O1)가 떨어지는 속도가 늦기 때문에 박리하기 전에 반도체 칩(100)이 오목하게 젖혀져 버린다. 도10a 와 10b에 도시한 것과 같이 최종적으로는 크랙에 이른다. 픽업 핀(102)을 핀 홀더(103)에 장착하는 위치를 반도체 칩(100)의 중앙부 근방으로 하면 외주부가 점착성 시트(101)로부터 박리하기 어려워져 반도체 칩(100)이 볼록한 형태로 뒤집혀 결국 크랙에 이른다. 또한, 픽업 핀(102)의 개수를 많게 하더라도 크랙의 발생을 억제하기 어려우며, 점착성 시트(101)의 접착력이 낮은 것, 예를 들면 UV 테이프 등을 이용하더라도 현 상태의 점착력으로는 크랙을 피할 수 없다.
이와 같이, 반도체 칩이 얇아지면, 반도체 칩의 강도가 낮아져 종래의 반도체 칩의 픽업 장치나 픽업 방법으로는 크랙을 피할 수 없다. 이 문제는, 반도체 칩의 사이즈가 커지면 더욱 현저해진다. 이 때문에 픽업시의 크랙에 대한 대책이 요구되고 있다.
본 발명의 일면에 따르면 점착성 시트에 부착된 반도체 칩을, 점착성 시트로부터 박리하는 반도체 칩의 픽업용 기구는 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어, 상기 점착성시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어, 첨단부가 상기 제1 픽업 핀군의 첨단부보다도 낮게 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군 및 상기 제1 과 제2 픽업 핀군의 기부가 장착되는 핀 홀더를 구비한다.
본 발명의 다른 일면에 따르면 점착성 시트에 부착된 반도체 칩을 점착성 시트로부터 박리하는 반도체 칩의 픽업용 기구는 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어, 첨단부가 상기 제1 픽업 핀군의 첨단부와 실질적으로 같은 높이로 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮고 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군 및 상기 제1 내지 제3 픽업 핀군의 기부가 장착되는 핀 홀더를 구비한다.
본 발명의 또 다른 일면에 따르면 점착성 시트에 부착된 반도체 칩을 점착성 시트로부터 박리하는 반도체 칩의 픽업용 기구는 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되고, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군, 상기제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더 및 상기 반도체 칩의 박리 시에, 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다도 낮게 제어하는 핀 위치 콘트롤러를 구비한다.
본 발명의 다른 일면에 따르면 반도체 웨이퍼가 개별 소자화되어 형성되어, 점착성 시트에 부착되는 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업 장치는, 상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블, 상기 반도체 칩의 각 코너부에 각각 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부보다 낮게 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군, 상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더, 상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되어 상기 고정테이블에 고정된 각 반도체 칩의 부착 면의 이면측에 배치되는 백업홀더, 상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구 및 상기 백업 홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고정하도록 구성된 흡인장치를 구비하여 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치는 상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블, 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부와 실질적으로 같은 높이로 상기 점착성 시트를 개재하여 첨단부로 반도체 칩을 들어올리는 제2 픽업 핀군, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮고, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군, 상기 제1 내지 제3 픽업 핀군의 기부가 장착되는 핀 홀더, 상기 제1 내지 제3 픽업 핀군이 장착된 핀 홀더가 수용되어 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업 홀더, 상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구 및 상기 백업 홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치를 구비하여 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치에 있어서, 상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블, 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군, 상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더, 상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되어 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업 홀더, 상기 고정테이블 상의 각 반도체 칩의 위치와 상기 백업홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구, 상기 백업홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치 및 상기 반도체 칩의 박리 시에, 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게 하는 핀 위치 콘트롤러를 구비하여 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면 반도체 장치의 제조장치는 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치를 구비하고, 상기 픽업장치는 상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블, 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부보다 낮게, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군, 상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더, 상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되고 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업홀더, 상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구 및 상기 백업홀더 내를 배큠으로 흡인하므로써, 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치를 구비하여 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면 반도체 장치의 제조장치는 반도체 웨이퍼가 개별 소자화되어 형성되고 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치를 구비하고, 상기 픽업장치는 상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블, 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부와 실질적으로 같은 높이로 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮고 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군, 상기 제1 내지 제3 픽업 핀군의 기부가 장착되는 핀 홀더, 상기 제1 내지 제3 픽업 핀군이 장착된핀 홀더가 수용되어 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업 홀더, 상기 고정테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구 및 상기 백업 홀더 내를 배큠으로 흡인하므로써, 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치를 구비하여 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면, 반도체장치의 제조장치는 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업 장치를 구비하고, 상기 픽업장치는 상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블, 상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군, 상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군, 상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더, 상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되고 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치된 백업 홀더, 상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구, 상기 백업 홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치 및 상기 반도체 칩의 박리 시에 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게 하는 핀 위치 콘트롤러를 구비하여 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면, 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업방법은 픽업의 대상이 되는 반도체 칩에 제1 및 제2 픽업 핀군이 해당하도록 고정 테이블의 위치와 백업 홀더의 위치를 상대적으로 이동시키고, 상기 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 중앙부 근방을 점착성 시트로부터 박리한다.
본 발명의 다른 일면에 따르면, 반도체 웨이퍼가 개별 소자화되어 형성되어, 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업방법은 픽업의 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정테이블의 위치와 백업 홀더의 위치를 상대적으로 이동시키고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 중앙부 근방을 유지하고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제2 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 상기 반도체 칩의 각 변을 따라 박리하고, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면, 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업 방법은 픽업의 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정 테이블의 위치와 백업 홀더의 위치를 상대적으로 이동시키고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 및 제2 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서 제1 픽업 핀군으로 반도체 칩의 각 코너부를 점착성시트로부터 박리하고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제1 및 제2 핀보다 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 상기 반도체 칩의 각 변을 따라 박리하고, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리한다.
본 발명의 다른 일면에 따르면, 반도체 장치의 제조방법은 반도체 웨이퍼의 주표면에 소자를 형성하고, 소자 형성이 종료한 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인을 따라 분리하여 개별 소자화하여 복수개의 반도체 칩을 형성하고, 개별 소자화된 복수의 반도체 칩을 점착성 시트에 부착시켜 고정 테이블에 고정하고, 픽업의 대상이 되는 반도체 칩에 제1 및 제2 픽업 핀군이 대응하도록 고정 테이블을 이동시키고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리는 것에 의해 반도체 칩의 중앙부 근방을 점착성 시트로부터 박리하고, 백업 홀더 내를 대기압으로 되돌려 반도체 칩을 코레드로 흡착하여 픽업한다.
본 발명의 다른 일면에 따르면, 반도체 장치의 제조방법은 반도체 웨이퍼의 주표면에 소자를 형성하고, 소자 형성이 종료한 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인을 따라 분리하여 개별 소자화하여 복수의 반도체 칩을 형성하고, 픽업 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정 테이블을 이동시키고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고, 백업 홀더 내를배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 중앙부 근방을 유지하고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제2 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 변을 따라 점착성 시트로부터 박리하고, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하고, 백업 홀더 내를 대기압으로 되돌려, 박리한 반도체 칩을 코레드로 흡착하여 픽업한다.
본 발명의 다른 일면에 따르면, 반도체 장치의 제조방법은 반도체 웨이퍼의 주표면에 소자를 형성하고, 소자 형성이 종료한 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인을 따라 분리하여 개별 소자화하여 복수의 반도체 칩을 형성하고, 개별 소자화된 복수의 반도체 칩을 점착성 시트에 부착하여 고정 테이블에 고정하고, 픽업의 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정 테이블을 이동시키고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 및 제2 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 제2 픽업 핀군으로 반도체 칩의 중앙부를 유지하면서 제1 픽업 핀군으로 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고, 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제1 및 제2 픽업 핀군보다 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 변을 따라 점착성 시트로부터 박리하여, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하고, 백업 홀더 내를 대기압으로 되돌려, 반도체 칩을 코레드로 흡착하여 픽업한다.
도1은 종래의 픽업장치에 있어서의 반도체 칩을 점착성 시트로부터 픽업하는 주요 구성부의 확대 단면도.
도2a는 도1에 도시한 픽업장치로 이용되는 반도체 칩의 픽업용 기구를 도시한 것으로, 핀 홀더의 측면도.
도2b는 도1에 도시한 픽업장치로 이용되는 반도체 칩의 픽업용 기구를 도시한 것으로, 핀 홀더의 표면도.
도3a는 종래의 픽업 방법에서 발생하는 문제에 대하여 설명하기 위한 것으로, 제1 단계를 도시한 단면도.
도3b는 종래의 픽업방법에서 발생하는 문제에 대하여 설명하기 위한 것으로, 제1 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도4a는 종래의 픽업방법에서 발생하는 문제에 대해서 설명하기 위한 것으로, 제2 단계를 도시한 단면도.
도4b는 종래의 픽업방법에서 발생하는 문제에 대하여 설명하기 위한 것으로, 제2 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도5a는 종래의 픽업방법에서 발생하는 문제에 대해서 설명하기 위한 것으로,제3 단계를 도시한 단면도.
도5b는 종래의 픽업방법에서 발생하는 문제에 대해서 설명하기 위한 것으로, 제3 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도6a는 종래의 픽업 방법에서 발생하는 문제에 대해서 설명하기 위한 것으로, 제4 단계를 도시한 단면도.
도6b는 종래의 픽업방법에서 발생하는 문제에 대해서 설명하기 위한 것으로, 제4 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도7a는 종래의 픽업방법에서 발생하는 다른 문제에 대해서 설명하기 위한 것으로, 제1 단계를 도시한 단면도.
도7b는 종래의 픽업방법에서 발생하는 다른 문제에 대해서 설명하기 위한 것으로, 제1 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도8a는 종래의 픽업방법에서 발생하는 다른 문제에 대해서 설명하기 위한 것으로, 제2 단계를 도시한 단면도.
도8b는 종래의 픽업방법에서 발생하는 다른 문제에 대해서 설명하기 위한 것으로, 제2 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도9a는 종래의 픽업방법에서 발생하는 다른 문제에 대해서 설명하기 위한 것으로, 제3 단계를 도시한 단면도.
도9b는 종래의 픽업방법에서 발생하는 다른 문제에 대해서 설명하기 위한 것으로, 제3 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도10a는 종래의 픽업방법에서 발생하는 다른 문제에 대해서 설명하기 위한것으로, 제4 단계를 도시한 단면도.
도10b는 종래의 픽업방법에서 발생하는 다른 문제에 관해서 설명하기 위한 것으로, 제4 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도11은 본 발명의 제1 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 다이 본더의 개략구성을 도시한 사시도.
도12는 상기 도11에 도시한 다이 본더에 있어서의 픽업 장치의 주요부의 구성 예를 도시한 단면도.
도13a는 상기 도12에 도시한 반도체 칩의 픽업용 기구의 측면도.
도13b는 상기 도12에 도시한 반도체 칩의 픽업용 기구의 표면도.
도14는 본 발명의 제2 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업 장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 상기 도11에 도시한 다이 본더에 있어서의 픽업장치의 요부의 다른 예를 도시한 단면도.
도15a는 상기 도14에 도시한 반도체 칩의 픽업용 기구의 측면도.
도15b는 상기 도14에 도시한 반도체 칩의 픽업용 기구의 표면도.
도16은 본 발명의 제3 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업 장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 상기 도11에 도시한 다이 본더에 있어서의 픽업장치의 요부의 또 다른 구성예를 도시하는 단면도.
도17a는 상기 도16에 도시한 반도체 칩의 픽업용 기구의 측면도.
도17b는 상기 도16에 도시한 반도체 칩의 픽업용 기구의 표면도.
도18a는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제1 단계를 도시한 단면도.
도18b는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제1 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도19a는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제2 단계를 도시한 단면도.
도19b는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제2 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도20a는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제3 단계를 도시한 단면도.
도20b는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제3 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도21a는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제4 단계를 도시한 단면도.
도21b는 본 발명의 제3 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제4 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도22는 본 발명의 제4 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 상기 도11에 도시한 다이 본더에 있어서의 픽업 장치의 주요부의 또 다른 구성예를 도시하는단면도.
도23a는 상기 도22에 도시한 반도체 칩의 픽업용 기구의 측면도.
도23b는 상기 도22에 도시한 반도체 칩의 픽업용 기구의 표면도.
도24는 종래와 본 발명의 제1 내지 제4 실시예에 있어서의 픽업 장치 및 픽업방법에 의한 픽업의 성공율을 비교하여 도시한 다이어그램.
도25는 본 발명의 제5 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 반도체 칩의 픽업용 기구의 단면도.
도26a는 본 발명의 제5 실시예에 따른 반도체 칩의 픽업 방법에 대해서 설명하기 위한 것으로, 제1 단계를 도시한 단면도.
도26b는 본 발명의 제5 실시예에 따른 반도체 칩의 픽업 방법에 대해서 설명하기 위한 것으로, 제l 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도27a는 본 발명의 제5 실시예에 따른 반도체 칩의 픽업 방법에 대해서 설명하기 위한 것으로, 제2 단계를 도시한 단면도.
도27b는 본 발명의 제5 실시예에 따른 반도체 칩의 픽업 방법에 대해서 설명하기 위한 것으로, 제2 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도28a는 본 발명의 제5 실시 예에 따른 반도체 칩의 픽업 방법에 대해서 설명하기 위한 것으로, 제3 단계를 도시한 단면도.
도28b는 본 발명의 제5 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제3 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도29a는 본 발명의 제5 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제4 단계를 도시한 단면도.
도29b는 본 발명의 제5 실시예에 따른 반도체 칩의 픽업방법에 대해서 설명하기 위한 것으로, 제4 단계에 있어서의 반도체 칩 상방으로부터의 투시도.
도30은 본 발명의 제6 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 반도체 칩의 픽업용 기구의 단면도.
도31은 본 발명의 제7 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 반도체 칩의 픽업용 기구의 단면도.
도32는 본 발명의 제8 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 반도체 칩의 픽업용 기구의 단면도.
도33은 본 발명의 제9 실시예에 따른 반도체 칩의 픽업용 기구, 반도체 칩의 픽업장치, 반도체 칩의 픽업방법, 반도체 장치의 제조방법 및 반도체 장치의 제조장치에 대해서 설명하기 위한 것으로, 이너 리드 본더의 개략구성도.
도34는 본 발명의 제10 실시예에 따른 반도체 칩의 픽업용 기구, 반도체 칩의 픽업장치, 반도체 칩의 픽업방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조장치에 대해서 설명하기 위한 것으로, 플립 칩 본더의 개략 구성도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 칩
2 : 웨이퍼 링
3 : 고정 테이블
4 : TV 카메라
5 : 리드 프레임 공급부
6 : 리드 프레임 반송장치
7 : 페이스트(paste) 공급장치
8 : 본딩 툴
9 : 리드 프레임 수납부
10 : 흡착 헤드
11 : 위치 수정 스테이지
12 : 본딩 헤드
14 : TV 카메라
20 : 픽업 장치
21 : 백업 홀더
22 : 점착성 시트
23 : 핀 홀더
24a, 24b : 제1 및 제2 픽업 핀군
[제1 실시예]
도 11, 12, 13a 와 13b는 각각, 본 발명의 제1 실시예에 따른 반도체장치의 제조장치, 반도체 칩의 픽업 장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것이다. 도11은 다이 본더의 개략 구성을 도시한 사시도, 도12는 상기 다이 본더에 있어서의 픽업 장치의 요부의 구성예를 도시한 단면도, 도13a는 반도체 칩의 픽업용 기구의 측면도, 및 도13b는 반도체 칩의 픽업용 기구의 표면도이다.
도11에 도시한 다이 본더는 반도체 칩을 픽업하는 픽업기구, 픽업한 반도체 칩을 리드 프레임 상으로 이송하는 이송기구 및 리드프레임을 반송하는 반송기구 등으로 구성되어 있다. 상기 픽업기구는 고정 테이블(3), TV 카메라(4) 및 픽업장치(20)등으로 구성되어 있다. 상기 고정 테이블(3)에는 소자 형성이 종료하여, 개별 소자화된 반도체 칩(l)을 점착성 시트에 부착한 웨이퍼 링(2)이 장착된다. 이 고정 테이블(3)은 웨이퍼 링(2)을 XY 방향으로 이동시킴에 따라, 픽업 장치(20) 상에 각각의 반도체 칩(1)을 이동시키도록 되어 있다. 상기 TV 카메라(4)는 상기 반도체 칩(l)의 표면을 모니터하기 위한 것이다. 상기 픽업장치(20)는 상기 고정 테이블(3)의 하측에 설치되어 있고, 반도체 칩(1)을 점착성 시트의 이면측으로부터 픽업 핀으로 들어올려 박리한다.
또한, 상기 반도체 칩(1)을 리드 프레임 상으로 이송하는 이송기구는 본딩툴(8), 흡착 헤드(10), 위치 수정 스테이지(11) 및 본딩 헤드(12) 등으로 구성되어 있다. 상기 흡착 헤드(10)는 점착성 시트로부터 박리된 반도체 칩(1)을 흡착하여 상기 위치 수정 스테이지(11) 상으로 이송한다. 이 위치 수정 스테이지(11) 상에서 반도체 칩(1)의 위치가 수정된다. 위치가 수정된 반도체 칩(1)은 본딩 헤드(8)에 의해 리드 프레임 상으로 이송된다.
또한, 리드 프레임을 반송하는 반송기구는 리드 프레임 공급부(5), 리드 프레임 반송장치(6), 페이스트(paste) 공급장치(7) 및 리드 프레임 수납부(9) 등으로 구성되어 있다. 상기 리드 프레임 공급부(5)에는 다이 본딩 전의 리드 프레임이 수용되어 있고, 리드 프레임을 리드 프레임 반송장치(6)로 차례로 보내도록 되어 있다. 상기 페이스트 공급장치(7)는 리드 프레임 반송장치(6)로 반송된 리드 프레임의 베드부에 도전성 페이스트를 도포하는 것이다. 또한, 상기 리드 프레임 수납부(9)는 다이 본딩이 종료한 리드 프레임을 수용한다.
상기와 같은 구성에 있어서, 우선, 복수의 반도체 칩(1)이 점착성 시트에 부착된 웨이퍼 링(2)을 상기 고정 테이블(3)에 장착한다. 이 때, 소자형성이 종료한 웨이퍼를 개별 소자화하여 복수의 반도체 칩(1)을 형성하고, 이들 반도체 칩(1)을 웨이퍼 링(2)에 장착한 점착성 시트에 안착(전사)한 후 이 웨이퍼 링(2)을 상기 고정 테이블(3)에 장착한다. 혹은, 소자 형성이 종료한 웨이퍼에 소자 형성면측에서 다이싱라인(또는 칩 분할 라인)에 따른 홈을 형성하여, 이 소자 형성면 측에 점착성 시트를 부착한 후 웨이퍼의 이면을 적어도 상기 홈에 이를 때까지 연삭함으로써 개별 소자화하여(선 다이싱), 복수의 반도체 칩(1)을 형성한 것을 상기 유지 테이블(3)에 고정한다. 상기한 방법 중 어느 것을 이용할 경우라도, 반도체 웨이퍼의 주표면에의 소자의 형성은 주지의 제조 프로세스에 의해 실행된다.
다음에, 픽업(박리)의 대상이 되는 반도체 칩(1)에 픽업 장치(20)가 대응하도록 고정 테이블(3)을 XY 방향으로 이동시킨다. 그 후, TV 카메라(14)를 이용하여 이 반도체 칩(1)의 표면을 모니터하고, 이 모니터로 얻은 화상 데이터를 2치화 또는 다치화하여 반도체 칩(1)의 위치 검출 및 양품/불량품을 판별하기 위한 마크 검출 등을 한다. 그리고, 상기 픽업 장치(20)의 백업 홀더 내를 배큠으로 흡인하면서 백업 홀더의 표면으로부터 픽업 핀을 돌출(상승)시켜, 점착성 시트를 통해 반도체 칩(1)을 들어올림으로써 박리한다. 박리한 반도체 칩(1)은 흡착 헤드(10)로 흡착되어 상기 위치 수정 스테이지(11) 상으로 이송되어 반도체 칩(1)의 위치가 수정된 후, 본딩 헤드(81)에 의해 리드 프레임 상으로 이송된다.
픽업의 종료 후, 백업 홀더 내의 배큠 흡인을 종료하여 대기압으로 되돌리고, 이어 픽업하는 반도체 칩(1)의 위치로 고정 테이블(3)을 이동하여 상술한 동작을 되풀이한다.
한편, 리드 프레임 공급부(5)는 리드 프레임을 리드 프레임 반송장치(6)로 차례로 송출하고, 리드 프레임 반송장치(6)로 반송되는 리드 프레임의 베드부에는 상기 페이스트 공급장치(7)로부터 도전성 페이스트가 방울 형태로 떨어지게 된다. 그리고, 상기 본딩 헤드(8)로 이송된 반도체 칩(1)이 상기 리드 프레임의 베드부 상에 마운트(다이 본딩)된다. 다이 본딩이 종료한 리드 프레임은 리드 프레임 수납부(9)에 수용되어 이러한 동작을 차례로 되풀이한다.
도12는 상기 도11에 도시한 다이 본더에 이용되는 픽업장치(20)의 요부의 단면도이다. 백업 홀더(21)의 표면에는 점착성 시트(22)에 부착된 반도체 칩(1)이 배치되고, 이 백업 홀더(21) 내를 배큠으로 흡인함에 따라, 상기 점착성 시트(22)를 흡착하여 반도체 칩(1)을 고정하도록 되어 있다. 상기 백업 홀더(21)내에는 핀 홀더(23)가 수용되어, 백업 홀더(21) 내를 상하 작용하도록 되어 있다. 이 핀 홀더(23)에는 제1 및 제2 픽업 핀군(24 a, 24b)이 장착되어 있고, 상기 핀 홀더(23)의 상하 작용에 의해 이들 픽업 핀군(24a, 24b)이 상기 백업 홀더(21)의 표면으로부터 돌출하여 반도체 칩(1)을 점착성 시트(22)로부터 박리한다.
도13a 와 13b는 각각, 상기 도12에 도시한 픽업 장치에 있어서의 반도체 칩의 픽업용 기구에 대해 설명하기 위한 것으로, 도13a는 상기 도12에 도시한 핀 홀더(23)와 픽업 핀군(24a, 24b)의 측면도, 도13b는 상기 핀 홀더(23)와 픽업 핀군(24a, 24b)의 표면도이다. 핀 홀더(23)에는 길이가 다른 두 가지의 픽업 핀군(24a, 24b)의 기부가 장착되어 있다. 제1 픽업 핀군(24a)은 반도체 칩(1)의 각 코너부에 각각 대응하여 배치되어 있다. 또한, 제2 픽업 핀군(24b)은 반도체 칩(1)의 중앙부 근방에 대응하여 배치되어, 첨단부가 상기 제1 픽업 핀군(23a)의 첨단부보다 zz1(≥0.4 mm)만큼 낮게 되어 있다.
상기와 같은 구성에서는 반도체 칩(1)의 점착성 시트(22)로부터의 박리 시에, 우선 제1 픽업 핀군(24a)에 의해 코너부가 박리되고 그 후, 제2 픽업 핀군(24b)에 의해 중앙부 근방이 박리된다. 따라서, 얇은 반도체 칩(1)을 박리할 때, 제2 픽업 핀군(24b)에 의해 반도체 칩(1)이 휘어지는 것을 억제하고, 또한 서서히 박리가 진행하기 때문에 크랙을 방지할 수 있다. 또한, 반도체 칩(1)의 코너부만을 들어올려 박리하는 종래에 비하여, 다수의 픽업 핀(24a, 24b)을 이용해 박리하기 때문에 픽업 핀의 첨단부에 응력이 집중하는 것을 억제할 수 있어, 픽업 핀이 반도체 칩(1)을 관통하는 것을 방지할 수 있다.
따라서, 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있는 반도체 칩의 픽업용 기구, 반도체 칩의 픽업 장치 및 그 픽업 방법이 얻어진다.
또한, 얇은 반도체 칩을 점착성의 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있어 제조제품 비율을 향상할 수 있는 반도체 장치의 제조방법 및 제조장치가 얻어진다.
또, 상기 제1 실시예에서는 픽업 핀(24b)이 4개인 경우를 예로 하여 설명하였으나, 박리하는 반도체 칩(1)의 사이즈나 두께에 따라 증감해도 됨은 자명하다. 예를 들면, 반도체 칩(1)의 사이즈가 클 경우나 얇을 경우에는 픽업 핀(24b)의 수를 많게 하고, 반도체 칩(1)의 사이즈가 작을 경우나 비교적 두꺼운 경우에는 픽업 핀(24b)의 수를 적게 하면 된다. 단지, 픽업 핀(24b)의 수가 너무 많으면 박리하기 어려워지므로 24개 정도까지가 바람직하다.
[제2 실시예]
도14, 15a 및 15b는 각각, 본 발명의 제2 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 도14는 상기 도11에 도시한 다이 본더에 있어서의 픽업 장치의 주요부의다른 구성예를 나타내는 단면도, 도15a는 반도체 칩의 픽업용 기구의 측면도 및 도15b는 반도체 칩의 픽업용 기구의 표면도이다.
도14, 15a 및 15b에 도시한 바와 같이, 제1 실시예와는 픽업 핀의 배치가 다르고, 반도체 칩(1)의 코너부에 해당하는 제1 픽업 핀군(24a)과, 이들 제1 픽업 핀(24a) 사이에서의 반도체 칩(1)의 각 변에 해당하는 위치에 각각 제2 픽업 핀군(24c)이 배치되어 있다. 상기 제2 픽업 핀군(24c)의 첨단부의 높이는 제1 픽업 핀군(24a)의 첨단부보다 zz2(0.05∼0.61mm)만큼 낮게 되어 있다.
상기와 같은 구성에서는 반도체 칩(1)의 점착성 시트(22)로부터의 박리 시에 우선 제1 픽업 핀군(24a)에 의해서 코너부가 박리되고 그 후, 제2 픽업 핀군(24c)에 의해서 반도체 칩(1)의 변을 따라 박리된다. 따라서, 얇은 반도체 칩(1)을 박리할 때에, 반도체 칩(1)이 휘어지는 것을 억제할 수 있고, 또한 박리가 서서히 진행하기 때문에 크랙을 방지할 수 있다. 또한, 반도체 칩(1)의 코너부만을 들어올려 박리하는 종래에 비하여, 다수의 픽업 핀(24a, 24c)을 이용하여 박리하기 때문에 픽업 핀의 첨단부에 응력이 집중하는 것을 억제할 수 있어, 픽업 핀이 반도체 칩을 관통하는 것을 방지할 수 있다.
따라서, 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있는 반도체 칩의 픽업용 기구, 반도체 칩의 픽업장치 및 그 픽업 방법이 얻어진다.
또한, 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있어 제조 제품 비율을 향상할 수 있는 반도체 장치의 제조 방법 및 그 제조장치가 얻어진다.
또, 상기 제2 실시예에서는 픽업 핀(24c)이 4개인 경우를 예로 하여 설명하였으나, 제1 실시예와 같이 박리하는 반도체 칩(1)의 사이즈나 두께에 따라 증감해도 됨은 자명하다. 이 때, 픽업 핀(24c)의 수가 너무 많으면 박리하기 어렵기 때문에 24개 정도까지가 바람직하다.
[제3 실시예]
도16, 17a 및 17b는 각각, 본 발명의 제3 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업 장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 도16은 상기 도11에 도시한 다이 본더에 있어서의 픽업장치의 요부의 또다른 구성예를 도시한 단면도, 도17a는 반도체 칩의 픽업용 기구의 측면도 및 도17b는 반도체 칩의 픽업용 기구의 표면도이다.
도16, 17a 및 17b에 도시한 바와 같이, 본 제3 실시예는 상기 제1 및 제2 실시예인 픽업 핀의 배치를 조합시킨 것으로 되어 있고, 반도체 칩(1)의 코너부에 해당하는 제1 픽업 핀군(24a)과, 반도체 칩(1)의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군(24a)의 첨단부보다 낮은 제2 픽업 핀군(24b)과, 상기 제1 픽업 핀(24a) 사이에서의 반도체 칩(1)의 각 변에 대응하는 위치에 각각 대응하여 배치되어 첨단부가 상기 제1 및 제2 픽업 핀군(24a, 24b)의 첨단부보다 낮은 제3 픽업 핀군(24c)을 구비하고 있다. 상기 제2 픽업 핀군(24b)의 첨단부의 높이는 제1 픽업 핀군(24a)의 첨단부보다 zz3(0.05∼0.41mm)만큼 낮고, 상기 제3 픽업 핀군(24c)의 첨단부의 높이는 제1 픽업 핀군(24a)의 첨단부보다 zz4(0.1∼1.0mm)만큼 낮게 되어 있으며, zz4는 zz3보다 낮은 높이로 설정한다.
상기와 같은 구성에서는 반도체 칩(1)의 점착성 시트(22)로부터의 박리 시에, 우선 도18a, 18b, 19a 및 19b에 도시한 바와 같이, 제1 픽업 핀군(24a)에 의해서 코너부가 박리된 후, 도20a 및 20b에 도시한 바와 같이, 제2 픽업 핀군(24b)에 의해서 반도체 칩(1)의 중앙부 근방이 들어올려져 유지되고, 반도체 칩(1)의 구부러짐이 억제된 상태에서 반도체 칩(1)의 변을 따라 박리가 진행한다. 그 후, 제3 픽업 핀군(24c)에 의해 반도체 칩(1)의 변을 따라 박리된 후, 제2 픽업 핀군(24b)에 의해서 반도체 칩(1)의 중앙부 근방이 박리되고, 도21a 및 21b에 도시한 바와 같이 완전히 박리된다.
또, 도18b, 19b, 20b 및 21b는 각각, 반도체 칩(1)의 위쪽에서 본 투시도이며, 점착성 시트(22)의 박리가 진행하는 모양을 알 수 있도록 반도체 칩(1)과 점착성 시트(22)와의 접착 면에 메쉬를 붙여 나타내고 있다.
상기와 같은 구성에 의하면, 얇은 반도체 칩(1)을 박리할 때, 반도체 칩(1)이 휘어지는 것을 효과적으로 억제할 수 있고, 또한 박리한 영역을 서서히 넓혀 크랙을 방지할 수 있다. 또한, 다수의 픽업 핀(24a, 24b, 24c)을 이용하여 박리하기 때문에, 픽업 핀의 첨단부에 응력이 집중하는 것을 더욱 억제할 수 있어, 픽업 핀이 반도체 칩(1)을 관통하는 것을 방지할 수 있다.
이 결과, 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있는 반도체 칩의 픽업용 기구, 반도체 칩의 픽업 장치 및 그 픽업 방법이 얻어진다.
또한, 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있어, 제조 제품 비율을 향상할 수 있는 반도체 장치의 제조방법 및 제조 장치가 얻어진다.
또, 상기 제3 실시예에서는 픽업 핀(24b, 24c)이 각각 4개인 경우를 예로 들어 설명하였으나, 제1 및 제2 실시예와 마찬가지로 박리하는 반도체 칩(1)의 사이즈나 두께에 따라 증감시켜도 됨은 자명하다. 이 때, 픽업 핀(24b, 24c)의 수가 너무 많으면 박리하기 어려워지므로, 각각 24개 정도까지가 바람직하다.
[제4 실시예]
도22, 23a 및 23b는 각각, 이 발명의 제4 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 도22는 상기 도11에 도시한 다이 본더에 있어서의 픽업장치의 주요부의 또다른 구성예를 나타내는 단면도, 도23a는 반도체 칩의 픽업용 기구의 측면도, 및 도23b는 반도체 칩의 픽업용 기구의 표면도이다.
본 제4 실시예는, 전술한 제3 실시예에 있어서, 제2 픽업 핀군(24b)의 첨단부를 제1 픽업 핀군(24a)의 첨단부와 동일한 높이로 설정하고 제3 픽업 핀군(24c)을 상기 제1 및 제2 픽업 핀군(24a, 24b)보다 zz5(0.05∼O.6mm)만큼 낮게 한 것이다.
다른 기본적인 구성은 상기 제3 실시예와 마찬가지기 때문에 동일부분에는 동일한 부호를 부여하고 그 설명은 생략한다.
이와 같은 구성에서는 제1 픽업 핀군(24a)에서 코너부가 박리될 때, 제2 픽업 핀군(24b)으로 중앙부 근방이 유지된다. 그리고, 제3 픽업 핀군(24c)에서 반도체 칩(1)의 변을 따라 박리한 후, 상기 제2 픽업 핀군(24b)으로 중앙부 근방을 박리한다. 이로써, 기본적으로는 상술한 제3 실시예와 같이 크랙을 발생시키는 일없이 반도체 칩을 박리할 수 있어 실질적으로 같은 작용 효과가 얻어진다.
즉, 상기와 같은 구성으로도 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있는 반도체 칩의 픽업용 기구, 반도체 칩의 픽업장치 및 그 픽업방법이 얻어진다.
또한, 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있어, 제조 제품 비율을 향상할 수 있는 반도체 장치의 제조방법 및 그 제조 장치가 얻어진다.
도24는 종래 및 본 발명의 상술한 제1 내지 제4 실시예에 있어서의 픽업장치 및 픽업방법에 의한 픽업의 성공률을 비교하여 나타내고 있다. 종래의 픽업장치 및 픽업방법으로서는 반도체 칩의 두께가 100μm 정도까지는 거의 100%의 성공률이지만, 70μm가 되면 50% 정도, 50μm가 되면 30% 정도이다. 그리고, 40μm가 되면 0%, 즉 크랙을 발생시키는 일없이 박리하는 것은 거의 불가능하다.
이에 대하여, 본 발명자는 상술한 제1 내지 제4 실시예에 있어서의 픽업 장치 및 픽업 방법으로서는 반도체 칩의 두께가 40μm 정도까지는 거의 100%의 성공률인 것을 실험에 의해 확인하였다.
[제5 실시예]
도25는 본 발명의 제5 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의픽업장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로 반도체 칩의 픽업용 기구의 단면도이다.
본 제5 실시예에 따른 핀 홀더(23)는 제2 및 제3 픽업 핀군(24b, 24c)의 적어도 기부를 수용하는 수용부(25, 26)를 구비하고 있다. 이들 수용부(25,26)내에는 스프링이나 고무 등으로 이루어지는 탄성부재(27,28)가 제공되어 있다. 그리고, 픽업핀군(24b,24c)의 첨단부가 점착성 시트(22)에 접촉했을 때에 픽업 핀군(24b,24c)의 기부를 수용부(25,26)내에 수용하여 첨단부를 픽업핀군의 첨단부보다 낮게 한다. 여기서 zz7=zz3, zz6+zz7=zz4로 한다.
도26a 및 26b에서 도29a 및 29b는 각각, 본 발명의 제5 실시예에 따른 반도체 칩의 픽업 방법에 대하여 설명하기 위한 것으로, 도14에 도시한 픽업용 기구를 이용하여 반도체 칩(1)을 점착성 시트(22)로부터 박리하는 단계를 나타내고 있다. 도26a 및 26b의 첨단부가 점착성 시트(22)에 접해 있지만, 들어올리는 동작에 따른 반도체 칩(1)의 휘어짐에 따라 픽업 핀군(24b,24c)의 기부가 수용부(25,26)에 수용되어 단차가 생기고, 도18a 및 18b에서 도21a 및 21b와 동일한 픽업이 행해진다.
또한, 도26b, 27b, 28b 와 29b는 각각, 상기 도18b, 19b, 20b 및 21b와 마찬가지로 반도체 칩(1)의 위쪽에서 본 투시도이며, 점착성 시트(22)의 박리가 진행하는 모양을 알 수 있도록 반도체 칩(1)과 점착성 시트(22)와의 접착면에 메쉬를 붙여 나타내고 있다.
이러한 구성 및 방법에 따르면 상술한 각 실시예와 동일한 작용효과가 얻어진다. 그리고, 픽업 핀군(24b,24c)의 첨단부가 점착성 시트(22)에 접촉했을 때,및 박리시의 응력을 탄성부재(27,28)에 의해 저감할 수 있으므로 보다 효과적으로 크랙의 발생을 억제할 수 있다.
[제6 실시예]
도30은 본 발명의 제6실시예에 따른 반도체 장치의 제조장치, 반도체 칩의 픽업 장치 및 반도체 칩의 픽업용 기구에 대하여 설명하기 위한 것으로, 반도체 칩의 픽업용 기구의 단면도이다.
본 제6 실시예에 따른 핀 홀더(23)는 제3 픽업 핀군(24c)의 적어도 기부를 수용하는 수용부(25)를 구비하고 있다. 이 수용부(25) 내에는 스프링이나 고무 등으로 이루어지는 탄성부재(28)가 제공되어 있다. 그리고, 픽업 핀군(24c)의 첨단부가 점착성 시트(22)에 접촉했을 때, 픽업 핀군(24c)의 기부를 수용부(25) 내에 수용하여 첨단부를 픽업 핀군의 첨단부보다 낮게 한다. 여기서, zz8=zz5로 한다.
이러한 구성이어도 상술한 제5 실시예와 동일한 작용효과가 얻어진다.
또, 상술한 제5 및 제6 실시예에서는 반도체 칩(1)의 각 코너부에 각각 대응하여 배치되는 픽업 핀군(24a), 중앙부 근방에 대응하여 배치되는 픽업 핀군(24b), 및 픽업 핀(24a) 사이에서의 반도체 칩(1)의 각 변에 대응하는 위치에 각각 배치되는 픽업 핀군(24c)의 3종류를 구비한 것을 예로 들어 설명하였으나, 제1 및 제2 실시예에 의해 설명한 바와 같이, 2종류의 픽업 핀군을 구비한 핀 홀더에도 동일하게 적용할 수 있다.
[제7 실시예]
도31은 본 발명의 제7 실시예에 따른 반도체 장치의 제조장치, 반도체 칩의픽업 장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 반도체 칩의 픽업용 기구의 단면도이다.
상술한 제5 및 제6 실시예에서는 탄성부재를 사용하여 픽업 핀의 첨단부의 위치를 제어한 것에 대하여, 본 제7 실시예에서는 수용부(24, 25)에 수용한 제2 및 제3 픽업 핀군(24b, 24c)의 기부를 상하방향으로 구동하는 핀 구동 모터(30)와, 이 핀 구동 모터(3O)를 제어하는 모터 제어장치(31)를 제공하고 있다. 그리고, 반도체 칩(1)의 픽업 시에, 모터 제어장치(31)와 핀 구동 모터(30)에 의해 픽업 핀군(24b)의 첨단부를 픽업 핀군(24a)의 첨단부보다 낮고, 또한 픽업 핀군(24c)의 첨단부를 픽업 핀군(24b)의 첨단부보다 낮게 제어한다.
이러한 구성이어도, 상술한 제5 실시예와 동일한 작용 효과가 얻어지는 것은 물론이다. 더구나, 박리 상태나 반도체 칩(1)의 사이즈나 두께에 따라 픽업 핀군(24b, 24c)을 제어하면, 더욱 양호한 픽업을 행할 수 있다.
또, 본 실시에서는 제2 및 제3 픽업 핀군(24b, 24c)의 픽업 동작 개시 타이밍을 자유롭게 설정할 수 있으므로, 제1 픽업 핀(24a)에 의한 픽업 동작 후에 제2 픽업 핀군(24b)에 의한 픽업 동작을 행하면, 제2 픽업 핀군(24b)은 최종적인 첨단부의 위치가 제1 픽업 핀(24a)과 동등하게 되어도 되며, 제2 픽업 핀(24b)에 의한 픽업 동작 후에 제3의 픽업 핀군(24c)에 의한 픽업 동작을 행하면 제3 픽업 핀군(24c)은 최종적인 첨단부의 위치가 제2 픽업 핀(24b)과 동일하게 되어도 된다.
[제8 실시예]
도32는 본 발명의 제8 실시예에 따른 반도체 장치의 제조 장치, 반도체 칩의픽업 장치 및 반도체 칩의 픽업용 기구에 대해서 설명하기 위한 것으로, 반도체 칩의 픽업용 기구의 단면도이다.
본 제8 실시예에서는 상술한 제7 실시예와 같이, 수용부에 수용한 제3 픽업 핀군(24c)의 기부를 상하방향으로 구동하는 핀 구동 모터(30)와 이 핀 구동 모터(30)를 제어하는 모터 제어 장치(31)를 제공하고 있다. 그리고, 반도체 칩(1)의 픽업 시에, 모터 제어 장치(31)와 핀 구동 모터(30)에 의해 픽업 핀군(24c)의 첨단부를 픽업 핀군(24a, 24b)의 첨단부보다 낮게 제어한다.
이러한 구성이어도, 상술한 제6 실시예와 동일한 작용효과가 얻어지는 것은 물론이다. 더구나, 제7 실시예와 같이 박리 상태나 반도체 칩(1)의 사이즈나 두께에 따라 픽업 핀군(24c)을 제어하면, 더욱 양호한 픽업을 행할 수 있다.
또, 본 실시예에 있어서는 제3 픽업 핀군(24c)의 픽업 동작 개시의 타이밍을 자유롭게 설정할 수 있으므로, 제1 및 제2 픽업 핀(24a, 24b)에 의한 픽업 동작 후에 제3 픽업 핀군(24c)에 의한 픽업 동작을 행하면, 제3 픽업 핀군(24c)은 최종적인 첨단부의 위치가 제1 및 제2 픽업 핀(24a, 24b)과 동등하게 되어도 된다.
또한, 상술한 제7 및 제8 실시예에서는 반도체 칩(1)의 각 코너부에 각각 대응하여 배치되는 픽업 핀군(24a), 중앙부 근방에 대응하여 배치되는 픽업 핀군(24b) 및 픽업 핀(24a) 사이에서의 반도체 칩(1)의 각 변에 대응하는 위치에 각각 배치되는 픽업 핀군(24c)의 3 종류를 구비한 것을 예로 하여 설명하였으나, 제1 및 제2 실시예에 의해 설명한 바와 같이 2종류의 픽업 핀군을 구비한 핀 홀더(23)에도 동일하게 적용할 수 있는 것은 물론이다.
[제9 실시예]
도33은 본 발명의 제9 실시예에 따른 반도체 칩의 픽업용 기구, 반도체 칩의 픽업장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조방법 및 반도체장치의 제조장치에 대해서 설명하기 위한 것으로, 이너 리드 본더의 개략 구성도이다.
이 이너 리드 본더는 탭(TAB) 테이프(40)를 송출하는 송출 기구(41), 이너 리드 본딩 기구(42) 및 탭(TAB) 테이프(40)의 수용기구(43) 등으로 구성되어 있다. 상기 송출 기구(41)에는 릴(44)에 감겨진 탭(TAB) 테이프(40)가 수용되고, 이 탭(TAB) 테이프(40)를 보내어 로울러(45)를 통해 이너 리드 본딩 기구(42)로 송출한다. 이너 리드 본딩 기구(42)는 픽업 장치(20), 스테이지(46), 가열 툴(47) 등으로 구성되어 있다. 상기 픽업 장치(20)로 픽업한 반도체 칩(1)은 스테이지(46) 상에 놓여지고, 반도체 칩(1)과의 사이에 탭(TAB) 테이프(40)를 개재하여, 가열 툴(47)로 가열함에 의해 이너 리드 본딩이 시행된다. 그리고, 반도체 칩(1)이 열 압착된 탭(TAB) 테이프(40)는 수용기구(43)의 릴(48)에 감겨지도록 되어 있다.
그리고, 이 도33에 도시한 이너 리드 본딩에서 이용하고 있는 픽업 장치(20)에는 상술한 각 실시예에 있어서의 어떤 구조의 픽업 장치도 적용 가능하다.
[제10 실시예]
도34는 본 발명의 제10 실시예에 따른 반도체 칩의 픽업용 기구, 반도체 칩의 픽업장치, 반도체 칩의 픽업 방법, 반도체 장치의 제조방법 및 반도체 장치의 제조 장치에 대해서 설명하기 위한 것으로, 플립 칩 본더의 개략 구성도이다.
이 플립 칩 본더는 필름 기판(50)을 송출하는 송출 기구(51), 플립 칩 본딩기구(52) 및 필름 기판(50)의 수용기구(53) 등으로 구성되어 있다. 상기 송출 기구(51)는, 반송기구(54)에 세트된 필름 기판(50)을 플립 칩 본딩 기구(52)에 송출한다. 플립 칩 본딩 기구(52)는 픽업장치(20), 칩 반전 스테이지(55), 스테이지(56) 및 가열 툴(57) 등으로 구성되어 있다. 상기 픽업 장치(20)로 픽업한 반도체 칩(1)은 칩 반전 스테이지(55)로 안팎이 반전된 후, 스테이지(56)에 올려진다. 그 후, 위쪽으로부터 가열 툴(57)로 가열함에 의해 플립 칩 접속이 실행된다. 그리고, 반도체 칩(1)이 마운트된 필름 기판(50)은 수용 기구(53)에 수용된다.
본 도34에 도시한 플립 칩 본더로 이용하고 있는 픽업 장치(20)에는 상술한 각 실시예에서의 어떤 구조의 픽업 장치도 적용 가능하다.
또, 반도체 장치의 제조 장치에서는 상술한 다이 본더, 이너 리드 본더, 플립 칩 본더 이외에도, LOC 마운터, CSP 마운터, 픽업한 반도체 칩을 트레이에 올리는 피커 등의 반도체 칩을 점착성 시트로부터 픽업하는 다른 모든 장치 또는 반도체 패키지(패키지화된 반도체 칩)를 점착성 시트로부터 박리하는 반도체 패키지 소터기 등에도 적용하는 것은 물론이다.
또한, 상술한 각 실시예에 따른 픽업 장치 및 반도체 장치의 제조 장치에 있어서, 반도체 칩의 픽업용 기구를 착탈 가능하게 하여 픽업하는 반도체 칩의 사이즈나 두께，점착성 시트의 점착력 등에 따라 선택하여 이용하도록 하면, 보다 효과적으로 크랙의 발생을 억제할 수 있어 제조 제품 비율을 향상할 수 있다.
마찬가지로, 상술한 각 실시예에 따른 픽업 방법 및 반도체 장치의 제조방법에 있어서, 미리 픽업하는 반도체 칩의 사이즈나 두께，점착성 시트의 점착력 등에 따라 반도체 칩의 픽업용 기구를 선택하는 단계를 추가하면, 보다 효과적으로 크랙의 발생을 억제할 수 있어 제조 제품 비율을 향상할 수 있다.
이 기술 분야의 숙련자는 부가적인 이점 및 변경을 용이하게 할 수 있다. 따라서, 본 발명은 명세서에서 실시되고 설명된 특정예로 제한되지 않는 보다 넓은 면에서 고려될 수 있다. 따라서, 첨부되는 청구범위로 한정된 기술 사상 내에서 다양한 변경이 가능하다.
이상 설명한 바와 같이, 본 발명의 하나의 측면에 따르면, 얇아진 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있는 반도체 칩의 픽업용 기구, 반도체 칩의 픽업 장치 및 그 픽업 방법을 제공할 수 있다.
또한, 얇은 반도체 칩을 점착성 시트로부터 박리할 때의 크랙의 발생을 억제할 수 있어, 제조 제품 비율을 향상할 수 있는 반도체 장치의 제조방법 및 그 제조장치를 제공할 수 있다.

Claims (51)

  1. 점착성 시트에 부착된 반도체 칩을 점착성 시트로부터 박리하는 반도체 칩의 픽업용 기구에 있어서,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어, 상기 점착성시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어, 첨단부가 상기 제1 픽업 핀군의 첨단부보다도 낮게 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 과 제2 픽업 핀군의 기부가 장착되는 핀 홀더를 구비하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  2. 제1항에 있어서, 상기 기부가 상기 핀 홀더에 장착되어, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어, 첨단부가 상기 제2 픽업 핀군의 첨단부보다도 낮게, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  3. 점착성 시트에 부착된 반도체 칩을 점착성 시트로부터 박리하는 반도체 칩의 픽업용 기구에 있어서,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부와 실질적으로 같은 높이로 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮고 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군과,
    상기 제1 내지 제3 픽업 핀군의 기부가 장착되는 핀 홀더를 구비하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  4. 점착성 시트에 부착된 반도체 칩을 점착성 시트로부터 박리하는 반도체 칩의 픽업용 기구에 있어서,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되고 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더와,
    상기 반도체 칩의 박리 시에, 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다도 낮게 제어하는 핀 위치 콘트롤러를 구비하는 것을 특징으로하는 반도체 칩의 픽업용 기구.
  5. 제4항에 있어서, 상기 핀 홀더는 상기 제2 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부내에 제공되어, 상기 제2 픽업 핀군의 첨단부가 상기 점착성 시트에 접촉했을 때, 상기 수용부에 상기 제2 픽업 핀군의 기부를 수용하여 첨단부를 상기 제1 픽업 핀군의 첨단부보다도 낮게 하는 탄성부재인 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  6. 제4항에 있어서, 상기 핀 홀더는 상기 제2 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부로부터 상기 제2 픽업 핀군을 상하방향으로 구동하는 핀 구동기구와, 상기 핀 구동 기구를 제어하는 콘트롤러를 구비하고, 상기 반도체 칩의 픽업 시에, 상기 콘트롤러와 상기 핀 구동기구에 의해 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게 제어하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  7. 제4항에 있어서, 상기 기부가 상기 핀 홀더에 장착되고, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되고, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고,
    상기 핀 위치 콘트롤러는, 상기 반도체 칩의 박리 시에 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게, 또한 상기 제3 픽업 핀군의 첨단부를 상기 제2 픽업 핀군의 첨단부보다 낮게 하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  8. 제7항에 있어서, 상기 핀 홀더는 상기 제2 및 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부 내에 제공되어, 상기 제2 및 제3 픽업 핀군의 첨단부가 상기 점착성 시트에 접촉했을 때, 상기 수용부에 상기 제2 및 제3 픽업 핀군의 기부를 수용하여, 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게, 또한 상기 제3 픽업 핀군의 첨단부를 상기 제2 픽업 핀군의 첨단부보다 낮게 하는 탄성부재인 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  9. 제7항에 있어서, 상기 핀 홀더는 상기 제2 및 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부로부터 상기 제2 및 제3 픽업 핀군을 상하방향으로 구동하는 핀 구동기구와 상기 핀 구동기구를 제어하는 콘트롤러를 구비하고, 상기 반도체 칩의 픽업 시에 상기 콘트롤러와 상기 핀 구동기구에 의해 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게, 또한 상기 제3 픽업 핀군의 첨단부를 상기 제2 픽업 핀군의 첨단부보다 낮게 제어하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  10. 제4항에 있어서, 상기 기부가 상기 핀 홀더에 장착되고, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고,
    상기 핀 위치 콘트롤러는 상기 반도체 칩의 박리 시에, 상기 제3 픽업 핀군의 첨단부를 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮게 하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  11. 제10항에 있어서, 상기 핀 홀더는 상기 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부내에 제공되어, 상기 제3 픽업 핀군의 첨단부가 상기 점착성 시트에 접촉했을 때, 상기 수용부에 상기 제3 픽업 핀군의 기부를 수용하여, 상기 제3 픽업 핀군의 첨단부를 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮게 하는 탄성부재인 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  12. 제10항에 있어서, 상기 핀 홀더는 상기 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부로부터 상기 제3 픽업 핀군을 상하방향으로 구동하는 핀 구동기구와 상기 핀 구동기구를 제어하는 콘트롤러를 구비하여, 상기 반도체 칩의 픽업 시에 상기 콘트롤러와 상기 핀 구동기구에 의해 상기 제3 픽업 핀군의 첨단부를 상기1 및 제2 픽업 핀군의 첨단부보다낮게 제어하는 것을 특징으로 하는 반도체 칩의 픽업용 기구.
  13. 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착되는 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업 장치에 있어서,
    상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블과,
    상기 반도체 칩의 각 코너부에 각각 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부보다 낮게, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더와,
    상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되어 상기 고정테이블에 고정된 각 반도체 칩의 부착 면의 이면측에 배치되는 백업홀더와,
    상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구와,
    상기 백업 홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고정하도록 구성된 흡인장치를 구비하여 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업장치.
  14. 제13항에 있어서, 상기 핀 홀더는 착탈이 자유롭게 제공되어 픽업하는 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 선택되는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  15. 제13항에 있어서, 상기 기부가 상기 핀 홀더에 장착되고, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제2 픽업 핀군의 첨단부보다 낮게, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고, 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하며 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업장치.
  16. 제15항에 있어서, 상기 핀 홀더는 착탈이 자유롭게 제공되어 픽업하는 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 선택되는 것을 특징으로 하는 반도체 칩의 픽업장치.
  17. 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치에 있어서,
    상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블과,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부와 실질적으로 같은 높이로, 상기 점착성 시트를 개재하여 첨단부로 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮고, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군과,
    상기 제1 내지 제3 픽업 핀군의 기부가 장착되는 핀 홀더와,
    상기 제1 내지 제3 픽업 핀군이 장착된 핀 홀더가 수용되어 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업 홀더와,
    상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구와,
    상기 백업 홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치를 구비하고,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업장치.
  18. 제17항에 있어서, 상기 핀 홀더는 착탈이 자유롭게 제공되어 픽업하는 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 선택되는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  19. 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치에 있어서,
    상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블과,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더와,
    상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되어 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업 홀더와,
    상기 고정테이블 상의 각 반도체 칩의 위치와 상기 백업홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구와,
    상기 백업홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이부착된 점착성 시트를 고착하도록 구성된 흡인장치와,
    상기 반도체 칩의 박리 시에 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게 하는 핀 위치 콘트롤러를 구비하고,
    상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  20. 제19항에 있어서, 상기 핀 홀더는 착탈이 자유롭게 제공되어 픽업하는 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 선택되는 것을 특징으로 하는 반도체 칩의 픽업장치.
  21. 제19항에 있어서, 상기 핀 홀더는 상기 제2 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부내에 제공되어 상기 제2 픽업 핀군의 첨단부가 상기 점착성 시트에 접촉했을 때, 상기 수용부에 상기 제2 픽업 핀군의 기부를 수용하여 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게 하는 탄성부재인 것을 특징으로 하는 반도체 칩의 픽업장치.
  22. 제19항에 있어서, 상기 핀 홀더는 상기 제2 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부로부터 상기 제2 픽업 핀군을 상하방향으로 구동하는 핀 구동 기구와 상기 핀 구동기구를 제어하는 콘트롤러를 구비하여, 상기 반도체 칩의 픽업 시에 상기 콘트롤러와 상기 핀 구동 기구에 의해 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게 제어하는 것을 특징으로 하는 반도체 칩의 픽업 장치.
  23. 제19항에 있어서, 상기 기부가 상기 핀 홀더에 장착되어 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되고, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고,
    상기 핀 위치 콘트롤러는 상기 반도체 칩의 박리 시에 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다도 낮게, 또한 상기 제3 픽업 핀군의 첨단부를 상기 제2 픽업 핀군의 첨단부보다 낮게 하고,
    상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업장치.
  24. 제23항에 있어서,상기 핀 홀더는 착탈이 자유롭게 제공되어 픽업하는 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 선택되는 것을 특징으로 하는 반도체 칩의 픽업장치.
  25. 제23항에 있어서, 상기 핀 홀더는 상기 제2 및 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부로부터 상기 제2 및 제3 픽업 핀군을 상하방향으로 구동하는 핀 구동기구와 상기 핀 구동기구를 제어하는 콘트롤러를 구비하여, 상기 반도체 칩의 픽업 시에 상기 콘트롤러와 상기 핀 구동기구에 의해 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게, 또한 상기 제3 픽업 핀군의 첨단부를 상기 제2 픽업 핀군의 첨단부보다 낮게 제어하는 것을 특징으로 하는 반도체 칩의 픽업장치.
  26. 제23항에 있어서, 상기 핀 홀더는 상기 제2 및 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부내에 제공되어, 상기 제2 및 제3 픽업 핀군의 첨단부가 상기 점착성 시트에 접촉했을 때, 상기 수용부에 상기 제2 및 제3 픽업 핀군의 첨단부를 수용하여, 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게, 또한 상기 제3 픽업 핀군의 첨단부를 상기 제2 픽업 핀군의 첨단부보다 낮게 하는 탄성부재인 것을 특징으로 하는 반도체 칩의 픽업장치.
  27. 제19항에 있어서, 기부가 상기 핀 홀더에 장착되고, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고,
    상기 핀 위치 콘트롤러는 상기 반도체 칩의 박리 시에, 상기 제3 픽업 핀군의 첨단부를 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮게 하고,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업장치.
  28. 제27항에 있어서, 상기 핀 홀더는 착탈이 자유롭게 제공되어, 픽업하는 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 선택되는 것을 특징으로 하는 반도체 칩의 픽업장치.
  29. 제27항에 있어서, 상기 핀 홀더는 상기 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부내에 제공되어 상기 제3 픽업 핀군의 첨단부가 상기 점착성 시트에 접촉했을 때, 상기 수용부에 상기 제3 픽업 핀군의 기부를 수용하여 상기 제3 픽업 핀군의 첨단부를 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮게 하는 탄성부재인 것을 특징으로 하는 반도체 칩의 픽업장치.
  30. 제27항에 있어서, 상기 핀 홀더는 상기 제3 픽업 핀군의 적어도 기부를 수용하는 수용부를 구비하고, 상기 핀 위치 콘트롤러는 상기 수용부로부터 상기 제3 픽업 핀군을 상하방향으로 구동하는 핀 구동기구와 상기 핀 구동기구를 제어하는 콘트롤러를 구비하여, 상기 반도체 칩의 픽업 시에, 상기 콘트롤러와 상기 핀 구동기구에 의해 상기 제3 픽업 핀군의 첨단부를 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮게 제어하는 것을 특징으로 하는 반도체 칩의 픽업장치.
  31. 반도체 장치의 제조장치에 있어서,
    반도체 웨이퍼가 개별 소자화되어 형성되어, 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치를 구비하고,
    상기 픽업장치는,
    상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블과,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부보다 낮게, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더와,
    상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되고, 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업홀더와,
    상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구와,
    상기 백업홀더 내를 배큠으로 흡인하므로써 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치를 구비하고,
    상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 장치의 제조장치.
  32. 제31항에 있어서, 상기 픽업장치는 기부가 상기 핀 홀더에 장착되고, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제2 픽업 핀군의 첨단부보다 낮게, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고,
    상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 장치의 제조장치.
  33. 반도체 장치의 제조장치에 있어서,
    반도체 웨이퍼가 개별 소자화되어 형성되고, 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업장치를 구비하고,
    상기 픽업장치는,
    상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블과,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기반도체 칩의 중앙부 근방에 대응하여 배치되어 첨단부가 상기 제1 픽업 핀군의 첨단부와 실질적으로 같은 높이로, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 첨단부가 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮고, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군과,
    상기 제1 내지 제3 픽업 핀군의 기부가 장착되는 핀 홀더와,
    상기 제1 내지 제3 픽업 핀군이 장착된 핀 홀더가 수용되어 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치되는 백업 홀더와,
    상기 고정테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구와,
    상기 백업 홀더 내를 배큠으로 흡인하므로써, 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치를 구비하고,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서, 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 장치의 제조장치.
  34. 반도체장치의 제조장치에 있어서,
    반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업 장치를 구비하고,
    상기 픽업장치는,
    상기 복수의 반도체 칩이 점착성 시트에 부착된 상태로 고정되는 고정 테이블과,
    상기 반도체 칩의 각 코너부에 각각 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제1 픽업 핀군과,
    상기 반도체 칩의 중앙부 근방에 대응하여 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제2 픽업 핀군과,
    상기 제1 및 제2 픽업 핀군의 기부가 장착되는 핀 홀더와,
    상기 제1 및 제2 픽업 핀군이 장착된 핀 홀더가 수용되고, 상기 고정 테이블에 고정된 각 반도체 칩의 부착면의 이면측에 배치된 백업 홀더와,
    상기 고정 테이블 상의 각 반도체 칩의 위치와 상기 백업 홀더의 위치를 상대적으로 이동시키도록 구성된 이동기구와,
    상기 백업 홀더 내를 배큠으로 흡인하므로써, 픽업의 대상이 되는 반도체 칩이 부착된 점착성 시트를 고착하도록 구성된 흡인장치와,
    상기 반도체 칩의 박리 시에, 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게 하는 핀 위치 콘트롤러를 구비하고,
    상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 장치의 제조장치.
  35. 제34항에 있어서, 상기 픽업장치는 기부가 상기 핀 홀더에 장착되고, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고,
    상기 핀 위치 콘트롤러는 상기 반도체 칩의 박리 시에, 상기 제2 픽업 핀군의 첨단부를 상기 제1 픽업 핀군의 첨단부보다 낮게, 또한 상기 제3 픽업 핀군의 첨단부를 상기 제2 픽업 핀군의 첨단부보다 낮게 하되,
    상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체장치의 제조장치.
  36. 제34항에 있어서, 상기 픽업장치는 기부가 상기 핀 홀더에 장착되고, 상기 제1 픽업 핀 사이에서의 상기 반도체 칩의 각 변에 대응하는 위치에 각각 배치되어, 상기 점착성 시트를 개재하여 첨단부에서 반도체 칩을 들어올리는 제3 픽업 핀군을 더 구비하고,
    핀 위치 콘트롤러는 상기 반도체 칩의 박리 시에 상기 제3 픽업 핀군의 첨단부를 상기 제1 및 제2 픽업 핀군의 첨단부보다 낮게 하되,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서, 상기 제1 픽업 핀군으로 반도체 칩의 각 코너부를 박리한 후, 상기 제3 픽업 핀군으로 반도체 칩의 각 변을 따라 박리하고, 그 후 상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 장치의 제조장치.
  37. 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업방법에 있어서,
    픽업의 대상이 되는 반도체 칩에 제1 및 제2 픽업 핀군이 해당하도록 고정 테이블의 위치와 백업 홀더의 위치를 상대적으로 이동시키고,
    상기 백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서, 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서, 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 중앙부 근방을 점착성 시트로부터 박리하는 것을 특징으로 하는 반도체 칩의 픽업방법.
  38. 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업방법에 있어서,
    픽업의 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정테이블의 위치와 백업 홀더의 위치를 상대적으로 이동시키고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 중앙부 근방을 유지하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제2 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 상기 반도체 칩의 각 변을 따라 박리하고,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업방법.
  39. 반도체 웨이퍼가 개별 소자화되어 형성되어 점착성 시트에 부착된 복수의 반도체 칩을 각각 점착성 시트로부터 박리하는 반도체 칩의 픽업 방법에 있어서,
    픽업의 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정테이블의 위치와 백업 홀더의 위치를 상대적으로 이동시키고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 및 제2 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 유지하면서, 제1 픽업 핀군으로 반도체 칩의 각 코너부를 점착성시트로부터 박리하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제1 및 제2 핀보다 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 상기 반도체 칩의 각 변을 따라 박리하고,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하는 것을 특징으로 하는 반도체 칩의 픽업방법.
  40. 반도체 장치의 제조방법에 있어서,
    반도체 웨이퍼의 주표면에 소자를 형성하고,
    소자 형성이 종료한 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인을 따라 분리하여 개별 소자화하여 복수개의 반도체 칩을 형성하고,
    개별 소자화된 복수의 반도체 칩을 점착성 시트에 부착시켜 고정 테이블에 고정하고,
    픽업의 대상이 되는 반도체 칩에 제1 및 제2 픽업 핀군이 대응하도록 고정 테이블을 이동시키고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리는 것에 의해 반도체 칩의 중앙부 근방을 점착성 시트로부터 박리하고,
    백업 홀더 내를 대기압으로 되돌려 반도체 칩을 코레드로 흡착하여 픽업하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  41. 제40항에 있어서, 상기 고정 테이블의 이동 후에, 픽업하는 상기 반도체 칩의 사이즈 및 두께는 적어도 한쪽에 따라 핀 홀더를 선택하여 장착하는 것을 특징으로 하는 반도체장치의 제조 방법.
  42. 제40항에 있어서, 상기 픽업 후에 다시 픽업한 각각의 반도체 칩을 설치하는 것을 특징으로 하는 반도체 장치의 제조방법.
  43. 제40항에 있어서, 상기 픽업 후에, 다시 픽업한 각각의 반도체 칩을 트레이에 올리는 것을 특징으로 하는 반도체 장치의 제조방법.
  44. 반도체 장치의 제조방법에 있어서,
    반도체 웨이퍼의 주표면에 소자를 형성하고,
    소자 형성이 종료한 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인을 따라 분리하여 개별 소자화하여 복수의 반도체 칩을 형성하고,
    픽업 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정 테이블을 이동시키고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제2 픽업 핀군을 상기 제1 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 중앙부 근방을 유지하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제2 픽업 핀군과 동등 또는 낮은 높이로 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 변을 따라 점착성 시트로부터 박리하고,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하고,
    백업 홀더 내를 대기압으로 되돌려 박리한 반도체 칩을 코레드로 흡착하여 픽업하는 것을 특징으로 하는 반도체 장치의 제조방법.
  45. 제44항에 있어서, 상기 고정 테이블의 이동 후에, 다시 픽업하는 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 핀 홀더를 선택하여 장착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  46. 제44항에 있어서, 상기 픽업 후에, 다시 픽업한 각각의 반도체 칩을 설치하는 것을 특징으로 하는 반도체 장치의 제조방법.
  47. 제44항에 있어서, 상기 픽업 후에, 다시 픽업한 각각의 반도체 칩을 트레이에 올리는 것을 특징으로 하는 반도체 장치의 제조방법.
  48. 반도체 장치의 제조방법에 있어서,
    반도체 웨이퍼의 주표면에 소자를 형성하고,
    소자 형성이 종료한 반도체 웨이퍼를 다이싱 라인 또는 칩 분할 라인을 따라 분리하여 개별 소자화하여 복수의 반도체 칩을 형성하고,
    개별 소자화된 복수의 반도체 칩을 점착성 시트에 부착하여 고정 테이블에 고정하고,
    픽업의 대상이 되는 반도체 칩에 제1 내지 제3 픽업 핀군이 대응하도록 고정 테이블을 이동시키고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제1 및 제2 픽업 핀군을 돌출시켜 점착성 시트를 통해 반도체 칩을 들어올리므로써 제2 픽업 핀군으로 반도체 칩의 중앙부를 유지하면서, 제1 픽업 핀군으로 반도체 칩의 각 코너부를 점착성 시트로부터 박리하고,
    백업 홀더 내를 배큠으로 흡인하여 상기 점착성 시트를 흡착하면서 백업 홀더로부터 제3 픽업 핀군을 상기 제1 및 제2 픽업 핀군보다 낮은 높이로 돌출시켜, 점착성 시트를 통해 반도체 칩을 들어올리므로써 반도체 칩의 각 변을 따라 점착성 시트로부터 박리하여,
    상기 제2 픽업 핀군으로 반도체 칩의 중앙부 근방을 박리하고,
    백업 홀더 내를 대기압으로 되돌려 반도체 칩을 코레드로 흡착하여 픽업하는 것을 특징으로 하는 반도체 장치의 제조방법.
  49. 제48항에 있어서, 상기 고정 테이블의 이동 후에, 다시 픽업한 상기 반도체 칩의 사이즈 및 두께의 적어도 한쪽에 따라 핀 홀더를 선택하여 장착하는 것을 특징으로 하는 반도체 장치의 제조방법.
  50. 제48항에 있어서, 상기 픽업 후에, 다시 픽업한 각각의 반도체 칩을 설치하는 것을 특징으로 하는 반도체 장치의 제조방법.
  51. 제48항에 있어서, 상기 픽업 후에, 다시 픽업한 개개의 반도체 칩을 트레이에 올리는 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-2001-0077696A 2000-12-11 2001-12-10 반도체 칩의 픽업 장치 및 그 픽업방법 KR100438335B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000376319A JP4021614B2 (ja) 2000-12-11 2000-12-11 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
JPJP-P-2000-00376319 2000-12-11

Publications (2)

Publication Number Publication Date
KR20020046203A true KR20020046203A (ko) 2002-06-20
KR100438335B1 KR100438335B1 (ko) 2004-07-02

Family

ID=18845193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0077696A KR100438335B1 (ko) 2000-12-11 2001-12-10 반도체 칩의 픽업 장치 및 그 픽업방법

Country Status (4)

Country Link
US (1) US6709543B2 (ko)
JP (1) JP4021614B2 (ko)
KR (1) KR100438335B1 (ko)
CN (1) CN1199251C (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008499A1 (en) * 2002-07-17 2004-01-22 Matsushita Electric Industrial Co. Ltd. Method and apparatus for picking up semiconductor chip and suction and exfoliation tool up therefor
KR100480628B1 (ko) * 2002-11-11 2005-03-31 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
US6896762B2 (en) * 2002-12-18 2005-05-24 Industrial Technology Research Institute Separation method for object and glue membrane
US7306695B2 (en) * 2003-04-10 2007-12-11 Matsushita Electric Industrial Co., Ltd. Apparatus and method for picking up semiconductor chip
US7037805B2 (en) * 2003-05-07 2006-05-02 Honeywell International Inc. Methods and apparatus for attaching a die to a substrate
JP4390503B2 (ja) * 2003-08-27 2009-12-24 パナソニック株式会社 部品実装装置及び部品実装方法
JP4405211B2 (ja) * 2003-09-08 2010-01-27 パナソニック株式会社 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7055229B2 (en) * 2003-12-31 2006-06-06 Intel Corporation Support system for semiconductor wafers and methods thereof
EP1587138B1 (de) * 2004-04-13 2007-05-30 Oerlikon Assembly Equipment AG, Steinhausen Einrichtung für die Montage von Halbleiterchips und Verfahren zum Ablösen eines Halbleiterchips von einer Folie
US20060137828A1 (en) * 2004-05-31 2006-06-29 Kabushiki Kaisha Shinkawa Die pickup apparatus
US20050274457A1 (en) * 2004-05-28 2005-12-15 Asm Assembly Automation Ltd. Peeling device for chip detachment
JP2006013073A (ja) * 2004-06-24 2006-01-12 Sharp Corp ボンディング装置、ボンディング方法及び半導体装置の製造方法
JP2006080337A (ja) * 2004-09-10 2006-03-23 Seiwa Electric Mfg Co Ltd 部品移送装置
US7238258B2 (en) * 2005-04-22 2007-07-03 Stats Chippac Ltd. System for peeling semiconductor chips from tape
US20060275954A1 (en) * 2005-06-06 2006-12-07 Triquint Semiconductor, Inc. Method for removing a cover from a semiconductor wafer
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
JP2007149832A (ja) * 2005-11-25 2007-06-14 Shibuya Kogyo Co Ltd ダイボンディング方法
US7470120B2 (en) * 2005-12-01 2008-12-30 Asm Assembly Automation, Ltd. Configurable die detachment apparatus
JP4735829B2 (ja) * 2005-12-06 2011-07-27 澁谷工業株式会社 チップ突き上げ装置
US20070158024A1 (en) * 2006-01-11 2007-07-12 Symbol Technologies, Inc. Methods and systems for removing multiple die(s) from a surface
KR100760300B1 (ko) 2006-01-25 2007-09-19 삼성전자주식회사 지지유닛과 이를 갖는 픽업장치
DE102006025361A1 (de) * 2006-05-31 2007-12-06 Siemens Ag Ausstoßeinheit zum Abtrennen von Bauelementen aus einer im Wesentlichen ebenen Anordnung von Bauelementen
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
KR100817068B1 (ko) * 2006-10-24 2008-03-27 삼성전자주식회사 박형의 반도체 칩 픽업 장치 및 방법
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
JP5160135B2 (ja) * 2007-04-18 2013-03-13 キヤノンマシナリー株式会社 半導体装置の製造装置及び製造方法
US7771560B2 (en) * 2007-09-28 2010-08-10 International Business Machines Corporation Methods to prevent ECC (edge chipping and cracking) damage during die picking process
KR100933461B1 (ko) * 2008-02-04 2009-12-23 에스티에스반도체통신 주식회사 리프 스프링을 포함하는 반도체 칩 접착 장비 및 그작동방법
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
US9142434B2 (en) * 2008-10-23 2015-09-22 Freescale Semiconductor, Inc. Method for singulating electronic components from a substrate
JP2010141208A (ja) * 2008-12-12 2010-06-24 Sumitomo Electric Ind Ltd 半導体レーザチップ又は半導体レーザバーの外観検査装置及び外観検査方法
US7841058B2 (en) * 2009-03-03 2010-11-30 Mayle Steven R Device and method for making a roof fitment
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
TWI395281B (zh) 2009-07-23 2013-05-01 Epistar Corp 晶粒分類裝置
EP2296168A1 (en) 2009-09-09 2011-03-16 Kulicke & Soffa Die Bonding GmbH Tool for picking a planar object from a supply station
JP5616047B2 (ja) * 2009-10-19 2014-10-29 株式会社アドバンテスト 製造装置、試験装置、製造方法および集積回路パッケージ
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
JP5123357B2 (ja) 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置
DE102011087388A1 (de) * 2011-02-17 2012-08-23 Semikron Elektronik Gmbh & Co. Kg Ip-Department Vorrichtung und Verfahren zur Abnahme mindestens eines chipförmigen Halbleiterbauelements von einer Folie
JP5805411B2 (ja) 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP2013033925A (ja) * 2011-07-01 2013-02-14 Tokyo Electron Ltd 洗浄方法、プログラム、コンピュータ記憶媒体、洗浄装置及び剥離システム
JP2013065628A (ja) * 2011-09-15 2013-04-11 Hitachi High-Tech Instruments Co Ltd ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP5954969B2 (ja) * 2011-11-29 2016-07-20 富士機械製造株式会社 部品供給装置および部品位置認識方法
KR101322516B1 (ko) * 2012-01-31 2013-10-28 한국기술교육대학교 산학협력단 다이 이젝팅 방법, 다이 이젝팅 유닛 및 이를 포함하는 다이 본딩 장치
JP2013191746A (ja) * 2012-03-14 2013-09-26 Toshiba Corp 半導体装置の製造方法、半導体製造装置
CN102983095B (zh) * 2012-11-30 2015-12-02 芜湖致通汽车电子有限公司 一种晶圆取芯片的工装及其使用方法
CN103208451B (zh) * 2013-03-15 2015-10-28 日月光半导体制造股份有限公司 芯片顶起的方法及模块
JP5900392B2 (ja) * 2013-03-21 2016-04-06 富士ゼロックス株式会社 フィルム分離装置
CN103659813A (zh) * 2013-12-25 2014-03-26 大连佳峰电子有限公司 一种用于半导体晶片吸取的机构运动控制方法
KR101585316B1 (ko) * 2014-01-29 2016-01-13 세메스 주식회사 다이 이젝팅 장치
KR101564688B1 (ko) * 2014-08-14 2015-11-02 주식회사 힘스 필터 검사방법 및 필터 검사장치
CN104505355B (zh) * 2014-12-16 2017-07-07 马鞍山太时芯光科技有限公司 一种快速完成芯片扣边片作业的方法和模具及模具制作方法和模具存放装置
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法
CN105514301B (zh) * 2016-01-21 2017-10-24 武汉华星光电技术有限公司 蒸镀装置及蒸镀方法
US10340173B2 (en) 2016-10-11 2019-07-02 Micron Technology, Inc. System for handling semiconductor dies
US10424553B2 (en) 2016-10-31 2019-09-24 Micron Technology, Inc. Semiconductor devices with underfill control features, and associated systems and methods
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10522385B2 (en) 2017-09-26 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer table with dynamic support pins
KR101932167B1 (ko) 2018-07-31 2019-03-20 위재우 다이 픽업장치
KR101920461B1 (ko) 2018-08-08 2018-11-21 삼성전자주식회사 반도체 칩 분리 장치
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CH715447B1 (de) * 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
JP7326861B2 (ja) * 2019-05-17 2023-08-16 三菱電機株式会社 半導体製造装置及び半導体装置の製造方法
JP7184006B2 (ja) * 2019-10-01 2022-12-06 三菱電機株式会社 半導体チップのピックアップ治具、半導体チップのピックアップ装置およびピックアップ治具の調節方法
JP7486264B2 (ja) * 2019-11-06 2024-05-17 株式会社ディスコ ピックアップ方法、及び、ピックアップ装置
KR102617784B1 (ko) * 2020-07-09 2023-12-26 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 본딩 장치
US11764098B2 (en) * 2021-04-16 2023-09-19 Asmpt Singapore Pte. Ltd. Detaching a die from an adhesive tape by air ejection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556362A (en) * 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
JPH067571B2 (ja) * 1988-07-28 1994-01-26 株式会社東芝 半導体チップの剥離装置
US5098501A (en) * 1989-12-08 1992-03-24 Sumitomo Electric Industries, Ltd. Pickup method and the pickup apparatus for chip-type part
JPH06349934A (ja) * 1993-06-11 1994-12-22 Fujitsu Miyagi Electron:Kk チップ剥離の方法及び装置
JPH07335720A (ja) * 1994-06-10 1995-12-22 Toshiba Corp 半導体チップ取上装置およびその取上方法
JPH10189690A (ja) 1996-12-26 1998-07-21 Hitachi Ltd 半導体チップのピックアップ方法及びピックアップ装置
JP3817894B2 (ja) 1998-04-06 2006-09-06 三菱電機株式会社 チップ突き上げ装置及びそれを用いたダイボンディング装置
JP2000353710A (ja) * 1999-06-14 2000-12-19 Toshiba Corp ペレットピックアップ装置および半導体装置の製造方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法

Also Published As

Publication number Publication date
JP2002184836A (ja) 2002-06-28
US6709543B2 (en) 2004-03-23
CN1359144A (zh) 2002-07-17
KR100438335B1 (ko) 2004-07-02
CN1199251C (zh) 2005-04-27
JP4021614B2 (ja) 2007-12-12
US20020069952A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
KR100438335B1 (ko) 반도체 칩의 픽업 장치 및 그 픽업방법
TWI437625B (zh) Chip adapter and picking method and picking device
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
CN107818941B (zh) 半导体制造装置及半导体器件的制造方法
CN107622955B (zh) 半导体制造装置及半导体器件的制造方法
CN108400096B (zh) 半导体制造装置及半导体器件的制造方法
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
KR101666276B1 (ko) 콜릿 및 다이 본더
JP2012199456A (ja) ダイボンダのピックアップ方法およびダイボンダ
JP2014011416A (ja) 半導体チップのピックアップ装置およびピックアップ方法
JP2015076410A (ja) ボンディング方法及びダイボンダ
KR100639553B1 (ko) 다이 픽업 장치
JP2018063967A (ja) チップのピックアップ方法
JP2004031672A (ja) チップのピックアップ装置
JP2764532B2 (ja) バンプの接合方法および接合装置
KR101199298B1 (ko) 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치
KR102330661B1 (ko) 다이 픽업 모듈 및 이를 포함하는 다이 본딩 장치
JP5005403B2 (ja) 電子部品の実装ツール、実装装置
JP2014239090A (ja) ピックアップシステム
JPH11135574A (ja) 超音波ボンディング用コレットおよびボンディング方法
CN114792647A (zh) 芯片贴装装置以及半导体器件的制造方法
CN112530834A (zh) 芯片贴装装置、剥离单元、筒夹及半导体器件的制造方法
JP2004273529A (ja) ダイピックアップ装置
KR20050113934A (ko) 반도체 다이 픽업 방법
JP2008028310A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee