TWI437625B - Chip adapter and picking method and picking device - Google Patents

Chip adapter and picking method and picking device Download PDF

Info

Publication number
TWI437625B
TWI437625B TW099130663A TW99130663A TWI437625B TW I437625 B TWI437625 B TW I437625B TW 099130663 A TW099130663 A TW 099130663A TW 99130663 A TW99130663 A TW 99130663A TW I437625 B TWI437625 B TW I437625B
Authority
TW
Taiwan
Prior art keywords
wafer
peeling
pin
film
starting point
Prior art date
Application number
TW099130663A
Other languages
English (en)
Other versions
TW201201260A (en
Inventor
Hiroshi Maki
Naoki Okamoto
Original Assignee
Hitachi High Tech Instr Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Instr Co Ltd filed Critical Hitachi High Tech Instr Co Ltd
Publication of TW201201260A publication Critical patent/TW201201260A/zh
Application granted granted Critical
Publication of TWI437625B publication Critical patent/TWI437625B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1933—Spraying delaminating means [e.g., atomizer, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1961—Severing delaminating means [e.g., chisel, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Description

晶片接合器及拾取方法以及拾取裝置
本發明係關於晶片接合器及拾取方法以及拾取裝置，特別是關於，可靠性高之晶片接合器及拾取方法以及可以確實地剝離晶片之拾取裝置。
於將晶片(半導體晶片)(以下，單單稱為晶片)搭載於配線基板或導線架等之基板來組裝封裝之工程的一部份，具有：從半導體晶圓(以下，單單稱為晶圓)將晶片予以分割之工程；及將分割的晶片搭載於基板上之晶片接合工程。
接合工程中，有將從晶圓被分割的晶片予以剝離之剝離工程。於剝離工程中，將此等晶片從被保持於拾取裝置的分割捲帶1個個地予以剝離，使用被稱為筒夾之吸附工具搬運至基板上。
作為實行剝離工程之以往技術，例如有專利文獻1及專利文獻2所記載之技術。於專利文獻1中，揭示：將被設置於晶片的4個角落之第1頂起銷群、及前端比第1頂起銷低，且設置於晶片的中央部或周邊部之第2頂起銷群裝著於銷保持器，藉由使銷保持器上升予以剝離之技術。
另外，於專利文獻2中，設置愈朝晶片的中心部前進，頂起高度可以提高之3個區塊，設置和最外側的外側區塊之4個角落一體形成，且突出於晶片的角落方向之突起，依序將3個區塊予以頂起之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]　日本專利特開2002-184836號公報
[專利文獻2]　日本專利特開2007-42996號公報
近年來，基於推進半導體裝置的高密度構裝的目的，封裝的薄型化正向前邁進。特別是，將複數片的晶片立體地構裝於記憶體卡的配線基板上之層積封裝被實用化。在組裝此種層積封裝時，為了防止封裝厚度的增加，要求晶片的厚度要薄至20μm以下。
晶片一變薄，和分割捲帶的黏著力相比，晶片的剛性變得極低。因此，不管是專利文獻1的第1、第2之高度不同的多段頂起銷方式、專利文獻2之具有突起的多段區塊方式，從晶片的外周部或角落部一口氣地剝離。一口氣剝離時，對抗於晶片的外周部或角落部不使剝離之錨定效果，即應力集中，一成為前述之晶片厚度，晶片的外周部或角落部變形而裂開。特別是在晶片和分割捲帶之間有前述的晶片貼附薄膜存在的情形，藉由分割晶片貼附薄膜而增大的錨定效果，與分割捲帶的黏著力有變得比晶片和分割捲帶的黏著力還大的情形。另外，也不穩定，晶片的剝離變得更為困難。
本發明係有鑑於上述問題而完成者，本發明的第1目的，在於提供可以確實地剝離晶片之拾取方法及拾取裝置。
另外，本發明的第2目的，在於使用達成第1目的的拾取裝置，提供可靠性高的晶片接合器。
本發明為了達成上述目的，其第1特徵為：將被黏貼於分割薄膜之複數個晶片中之剝離對象的晶片予以頂起，從前述分割薄膜予以剝離時，將前述晶片之周邊部中的特定部中之前述分割薄膜予以頂起來形成剝離起點，之後，將前述特定部以外的部分之前述分割薄膜予以頂起，從前述分割薄膜將前述晶片予以剝離。
另外，本發明為了達成上述目的，在第1特徵之外，其第2特徵為：以銷來進行前述剝離起點的形成。
進而本發明，為了達成上述目的，在第2特徵之外，其第3特徵為：被設置於晶片的4個角落部份中至少1個角落部份。
另外，本發明為了達成上述目的，在第2特徵之外，其第4特徵為：2個頂起的驅動，係以單一驅動源被上下驅動的動作體所驅動，於前述動作體之上升時，進行前述2個頂起中之一方，於前述動作體之下降時，介由將前述下降改變為上升之反轉部來進行前述另一方。
進而本發明，為了達成上述目的，在第4特徵之外，其第5特徵為：前述另一方為形成前述剝離起點之前述頂起。
如依據本發明，可以提供：能確實地剝離晶片之拾取方法及拾取裝置。
另外，如依據本發明，使用前述之拾取方法及拾取裝置，可以提供可靠性高的晶片接合器。
以下，依據圖面，說明本發明之實施型態。
第1圖係從上面所見到之本發明的一實施型態之晶片接合器10的概念圖。晶片接合器大略區別，具有：晶圓供給部1、及工件供給、搬運部2、及晶片接合部3。
工件供給、搬運部2係具有：堆疊裝載器21、及導線架供給器22、及卸載器23。藉由堆疊裝載器21被供給至導線架供給器22之工件(導線架)，係介由導線架供給器22上的2處處理位置而被搬運至卸載器23。
接合部3係具有：預先成形部31和接合頭部32。預先成形部31係對藉由導線架供給器22而被搬運到的工件塗布晶片接著劑。接合頭部32係從拾取裝置12拾取晶片，予以上升，使晶片平行地移動，並移動至導線架供給器22上的晶片接合點。然後，接合頭部32使晶片下降，接合於塗布有晶片接著劑之工件上。
晶圓供給部1係具有晶圓卡匣舉升器11和拾取裝置12。晶圓卡匣舉升器11係具有裝填了晶圓環之晶圓卡匣(未圖示出)，依序將晶圓環供給至拾取裝置12。
接著，使用第2及第3圖來說明拾取裝置12的構造。第2圖係表示拾取裝置12的外觀斜視圖。第3圖係表示拾取裝置12的主要部分的概略剖面圖。如第2、第3圖所示般，拾取裝置12係具有：保持晶圓環14之擴張環15；及將被保持於晶圓環14，且接著有複數個晶片(chip)4之分割捲帶16予以水平定位之支撐環17；及被配置於支撐環17的內側，將晶片4頂起於上方之頂起單元50。頂起單元50係藉由未圖示出的驅動機構，成為朝上下方向移動，拾取裝置12成為於水平方向移動。
拾取裝置12係於晶片4之頂起時，使保持晶圓環14之擴張環15下降。其結果，被保持於晶圓環14之分割捲帶16被拉伸，晶片4的間隔變寬，藉由頂起單元50從晶片下方頂起晶片4，使得晶片4的拾取性提高。另外，伴隨薄型化，接著劑從液狀變成薄膜狀，於晶圓和分割捲帶16之間黏貼被稱為晶片貼附薄膜18之薄膜狀的接著材料。於具有晶片貼附薄膜18之晶圓中，分割係對於晶片貼附薄膜18進行。因此，在剝離工程中，從分割捲帶16將晶圓和晶片貼附薄膜18剝離。
第4(a)圖係表示本發明之第1實施型態之頂起單元50和接合頭單元(未圖示出)中筒夾部40的構成圖。第4(b)圖係從上部所見到之頂起單元的後述之頂起區塊部及剝離起點形成銷存在的部分圖。
如第4(a)圖所示般，筒夾部40係具有：筒夾42、及保持筒夾42之筒夾保持器41、及被個別地設置用以吸附晶片4之吸引孔41v、42v。
另一方面，頂起單元50大略區別，具有：頂起區塊部、及剝離起點形成銷部、及驅動頂起區塊部和剝離起點形成銷部之驅動部、及保持彼等之圓頂本體58。頂起區塊部具有：區塊本體59、及與區塊本體59直結之內側區塊54、及介由1/2切換彈簧52b而設置於內側區塊的周圍，且具有比晶片4的外形還小的外形之外側區塊52。
剝離起點形成銷部係如第4(b)圖所示般，具有：分別設置於外側區塊52的4個角落之外側，及晶片的4角落之4根剝離起點形成銷51、及保持剝離起點形成銷，可以上下移動的銷上下連桿55、及以56a為支點而旋轉，使銷上下連桿55上下之銷驅動連桿56。
驅動部係具有：藉由電動機上下移動之驅動軸57、及伴隨驅動軸57的上下而上下移動之動作體53。動作體53一下降時，左右的銷驅動連桿56旋轉，銷上下連桿55上升，將剝離起點形成銷51頂起。動作體53上升時，使區塊本體上升，將外側、內側區塊頂起。另外，銷上下連桿55和銷驅動連桿56如依據上述之說明，係構成將動作體53的下降動作改變為剝離起點形成銷51的頂起(上升)的動作之反轉部。
於圓頂本體58的上部具有具備吸附保持晶片4之多數的吸附孔58a之圓頂頭58b。於第4(b)圖中，雖於區塊部的周圍只表示一列，但為了穩定地保持非拾取對象之晶片4d，係設置有複數列。另外，如第4(b)圖所示般，吸引內側區塊54和外側區塊52之間隙54v、及外側區塊52和圓頂頭58b之間隙52v，將分割捲帶16保持於區塊部側。
接著，利用第5、第6及第7圖來說明依據上述構成之頂起單元50的拾取動作。第5圖係表示拾取動作的處理流程。第6圖係表示第5圖所示之處理流程中之圓頂頭58b附近部和筒夾部40的動作圖。第7圖係以第5圖所示之處理流程中之晶片4的拾取動作時之頂起單元50的驅動動作為主體所示之圖。第6、第7圖中，(a)~(d)係表示同時期之動作。
首先，如第6(a)圖所示般，使剝離起點形成銷51、外側區塊52、內側區塊54和圓頂頭58b的表面形成同一平面，藉由圓頂頭58b的吸附孔58a、及區塊間的間隙52v、54v來吸附分割捲帶16(步驟1)。接著，使筒夾部40下降，定位於拾取之晶片4的上方，藉由吸引孔41v、42v吸附晶片4(步驟2)。藉由步驟1、2，成為第6(a)圖所示之狀態，此時，驅動動作係如第7(a)圖所示般，動作體53為不使剝離起點形成銷51或區塊52、54動作之中立狀態。在此狀態下，檢測空氣流量確認是否從筒夾42之鍔42t有洩漏，吸引直到洩漏落在正常的範圍(步驟3)。
接著，只使設置在外側區塊52的4個角落之剝離起點形成銷51上升數十μm至數百μm(步驟4)。此結果，如第6(b)圖所示般，於剝離起點形成銷51的周邊，形成分割捲帶16隆起的頂起部分，於分割捲帶16和晶片貼附薄膜18之間產生微小的空間，即剝離起點51a。藉由此空間，大幅地降低錨定效果，即施加於晶片4之應力大幅降低，可以確實地進行下一步驟的剝離動作。第7(b)圖係表示此時之驅動動作圖。動作體53下降，以56a為支點，銷驅動連桿56旋轉，使銷上下連桿55上升，頂起剝離起點形成銷51。
剝離起點形成銷51係如上述般，只要可以形成微小的區間即可，頂起銷，例如可以是直徑700μm以下，前端為圓形的形狀，平面形狀亦可。
於此頂起中，如第6(b)圖所示般，筒夾42的鍔42t若干變形，防止空氣的流入。於本步驟中，和步驟3同樣地檢測空氣流量，吸引直到洩漏落在正常的範圍(步驟5)。
接著，使動作體53上升，使剝離起點形成銷51的位置回到原來的位置(步驟6)。剝離起點形成銷51無助於下一步驟以後的晶片4的剝離動作。
接著，進入外側區塊52及內側區塊54的晶片4之剝離動作。為此，如第7(c)圖所示般，使動作體53進一步上升，實施藉由外側區塊52及內側區塊54之剝離動作(步驟7)。此時之圓頂頭58a附近部和筒夾部40的狀態成為第6(c)圖。此時，和步驟3、5同樣地進行筒夾洩漏的檢測處理(步驟8)。
接著，從第7(c)圖的狀態如第7(d)圖所示般，進而使動作體53上升，藉由1/2切換彈簧52b的作用，只有內側區塊54上升，成為第6(d)圖的狀態(步驟9)。在此狀態下，分割捲帶16和晶片4的接觸面積，成為藉由筒夾的上升可以剝離的面積，於筒夾42之上升將晶片4剝離。
如以上說明般，依據本第1頂起單元之實施型態，於相當於晶片4的四角落之位置設置剝離起點形成銷51，在剝離處理之最初使剝離起點形成銷51上升，藉由形成成為剝離的起點之空間，可以降低施加於晶片4之應力，晶片4不會裂開，可以確實地進行此後之剝離處理。
此結果，可以降低拾取錯誤，可以提供可靠性高的晶片接合器或拾取方法。
由第8(a)圖至第8(d)圖係表示本發明之第2實施型態之頂起單元50的構成和動作狀態圖，為對應第1實施型態的第7(a)圖至第7(d)圖。另外，於第8圖中，對於和第1實施型態具有相同構造者，賦予相同符號。
和第1實施型態不同之點，為在第1實施型態中，為了頂起剝離起點形成銷51，以反轉部使動作體53的動作反轉，但在本實施型態中，具有不反轉原樣地在同一方向驅動之同一方向部。
同一方向部係具有：被連結於驅動軸57之時序控制板71、及和前述時序控制板71之間具有壓縮彈簧72之銷驅動連桿73。另外，銷驅動連桿係為了藉由前述時序控制板71不頂起剝離起點形成銷51之保持第8(a)圖所示之中立狀態，而具有保持板74。
接著，利用第8至第10圖，說明第2實施型態之頂起單元50的動作狀態。第9圖係表示第2實施型態中之拾取動作的處理流程圖，第10圖係表示第9圖所示之處理流程中之圓頂頭58b附近部和筒夾部40之動作圖。另外，第9、第10圖係分別對於第1實施型態之第5、第6圖。
第9圖所示之拾取動作的處理流程和第1實施型態不同之點，為第1實施型態中之拾取動作的處理流程(第5圖)之步驟6。以下說明實現該動作之動作。於第2實施型態中，係如第8(b)圖所示般，一使動作體73上升時，直到銷驅動連桿73接觸圓頂頭58b，剝離起點形成銷51頂起分割捲帶16。之後，使動作體53上升時，首先，實施藉由外側區塊52及內側區塊54之剝離動作(第9圖之步驟6，參照第8(c)圖、第10(c)圖)，接著，藉由1/2切換彈簧52b之作用，只有內側區塊54上升，成為第8(d)圖之狀態(同一步驟8，參照第10(d)圖)。
於第8(c)圖、第8(d)圖及第10(c)圖、第10(d)圖中，剝離起點形成銷51無法藉由圓頂頭58b上升，維持第8(b)圖之狀態。因此，剝離起點形成銷51無助於第8(c)圖、第8(d)圖中之剝離動作。
如以上說明般，於本發明之第2實施型態中之頂起單元50中，在相當於晶片4的四角落之位置設置剝離起點形成銷51，於剝離處理之起初使剝離起點形成銷51上升，藉由形成成為剝離的起點之空間，可以降低施加於晶片4之應力，晶片4不會裂開，可以確實地進行以後之剝離處理。
此結果，在本發明之第2實施型態中，可以提供降低拾取錯誤，可靠性高的晶片接合器或拾取方法。
第11圖係於本發明之第2實施型態的頂起單元50適用沒有鍔42t之筒夾的例子圖，表示對於第10圖之步驟。
由第11圖可以明白，於第11(b)圖所示之使剝離起點形成銷51上升的步驟中，雖然少詐之筒夾洩漏有變大的可能性，但在實際處理中，可以沒有問題地進行處理。如以上說明般，和筒夾形狀無關地可以適用本實施型態。
第12圖係表示第11(b)圖和第11(c)圖之間的狀態，表示剝離起點形成銷51和外側區塊52及內側區塊54成為同一高度時之狀態。第11圖所示之動作流程中，直到第11(b)的狀態為止，不使筒夾42著地，在成為第12圖時才使筒夾著地。此結果，第11圖所示之時施型態中之少許的筒夾洩漏之顧慮不見。此結果，即使適用於沒有鍔42t之筒夾，可以更確實地進行剝離處理。
此結果，可以提供：能降低拾取錯誤，可靠性高的晶片接合器或拾取方法。
另外，如以上說明般，如依據本第1、第2之頂起單元的實施型態，能以一個驅動源來驅動2個獨立地驅動的動作，可以提供小型或便宜的頂起單元。
第13圖係表示本發明之第3頂起單元的實施型態。和第1實施型態不同之點，作為頂起部，使用代替區塊之頂起銷。第13圖係表示將第13(a)圖作為對第2實施型態之第10(b)圖，將第13(b)圖作為對應第10(d)圖。
即使在本實施型態，如第13(a)圖所示般，預先以剝離起點形成銷51形成剝離起點51a，之後，如第13(b)圖所示般，將固定複數個頂起銷60之底起銷基座61一口氣地頂起，剝離作業被更確實地進行。第13(b)圖中，剝離起點形成銷回到原來的位置，和第13(b)圖中之突起無關。
因此，於本發明之第3頂起單元的實施型態中，藉由形成成為剝離的起點之空間，可以降低施加於晶片4之應力，晶片4不為裂開，可以更確實地進行之後的剝離處理。
於以上說明的第1至第3的頂起單元之實施型態中，同時頂起設置於晶片4的4個角落之剝離起點形成銷51。第14圖係表示對於剝離起點形成銷的數目或驅動方法之其他的實施型態圖。
第14(a)圖、第14(b)圖係不於4個角落之全部設置剝離起點形成銷51，第14(a)圖係設置於4個角落中之一個角落的例子，第14(b)圖係於晶片4的角落之對角部設置2個之剝離起點形成銷51的例子。在任何一個例子中，即使在1處形成剝離起點，和以往技術相比，可以更確實地從分割捲帶16剝離晶片4。
第14(c)圖係不於4個角落同時頂起，而藉由4個角落之剝離起點形成銷51依序予以頂起的例子。在本例中，藉由依序頂起，雖只有少許但可以緩和給予晶片之應力。第14(d)圖，是不單於4角落，於晶片周邊部也設置剝離起點銷51的例子。於本例中，一面緩和給予晶片4之應力，且多數設置剝離起點，可以防止晶片4的變形或變形裂開。
第15圖係表示適用於第14(c)圖、第14(d)圖之剝離起點形成銷51的驅動方法之例子圖。基本構造和第1實施型態所示之第4圖相同。不同點為：動作體53旋轉，於動作體53的下面之一處設置球狀的突起物53a。即使在第15圖，具有剝離起點形成銷51之數目的銷上下連桿55及銷驅動連桿56。因此，一使動作體53下降並旋轉時，突起物53a陸續地使銷驅動連桿56旋轉，使對應的銷上下連桿55上升，將對應的剝離起點形成銷51頂起。其結果，雖然剝離起點形成銷51只配置於角落部、或也配置於周邊部，依序頂起剝離起點形成銷51，可以陸續地形成剝離起點51a。
接著，說明第14(e)圖。第14(e)圖係使剝離起點形成銷等移動於晶片4的周邊部，陸續地形成剝離起點的方法。例如，將以具有凹狀之形狀的線性電動機所構成的軌道51B上設置於外側區塊52的周圍，使非銷，而是球狀或帶有圓形之滾輪形狀的磁鐵51A移動，陸續形成剝離起點51a之方法。於第14(e)圖之方法中，可以達成和第14(d)圖同樣的效果。另外，如依據第14(e)圖之實施型態，以剝離起點形成銷說明之剝離起點形成手段，不單是銷形狀，也可以為球狀。
於以上的實施例中，針對晶片接合器來說明將被剝離的晶片接合於基板。代替晶片接合於基板，如將晶片載置於搬運的托盤上，也可以當成拾取裝置。
如以上般，雖針對本發明的實施型態做說明，依據上述說明，對於該行業者可以進行種種的替代例、修正或變形，本發明在不脫離其旨意之範圍，可以包含前述種種的替代例、修正或變形。
1．．．晶圓供給部
2．．．工件供給、搬運部
3．．．晶片接合部
4．．．晶片(半導體晶片)
10．．．晶片接合器
11．．．晶圓卡匣舉升器
12．．．拾取裝置
14．．．晶圓環
15．．．擴張環
16．．．分割捲帶
17．．．支撐環
18．．．晶片貼附薄膜
32．．．接合頭部
40．．．筒夾部
41．．．筒夾保持器
41v．．．筒夾保持器中之吸附孔
42．．．筒夾
42v．．．筒夾中之吸附孔
42t．．．筒夾之鍔
50．．．頂起單元
51．．．剝離起點形成銷
51a．．．剝離起點
51A．．．球狀或帶有圓形之滾輪狀的磁鐵
51B．．．以線性電動機構成的軌道
52．．．外側區塊
52b．．．1/2切換彈簧
52v．．．外側區塊和圓頂頭之間隙
53．．．動作體
54．．．內側區塊
54v．．．內側區塊和外側區塊之間隙
55．．．銷上下連桿
56．．．銷驅動連桿
56a．．．銷驅動連桿的旋轉支點
57．．．驅動軸
58．．．圓頂本體
58a．．．圓頂頭中之吸附孔
58b．．．圓頂頭
59．．．區塊本體
60．．．頂起銷
61．．．銷基座
71．．．時序控制板
72．．．壓縮彈簧
73．．．銷驅動連桿
74．．．保持板
第1圖係從上所見到的本發明之一實施型態的晶片接合器之概念圖。
第2圖係表示本發明之一實施型態之拾取裝置的外觀斜視圖。
第3圖係表示本發明之一實施型態之拾取裝置的主要部分之概略剖面圖。
第4(a)圖係表示本發明之第1實施型態之頂起單元與接合頭單元中筒夾部之構成圖。第4(b)圖係從上部所見到之頂起單元的頂起區塊部及剝離起點形成銷存在的部分。
第5圖係表示本發明之實施型態中之拾取動作的處理流程。
第6圖係表示第5圖所示之處理流程中之圓頂頭附近部與筒夾部的動作圖。
第7圖係以第5圖所示之處理流程中之晶片的拾取動作時之頂起單元的驅動動作為主體所表示之圖。
第8圖係表示本發明之第2實施型態之頂起單元的構成和動作狀態圖。
第9圖係表示第2實施型態中之拾取動作的處理流程圖。
第10圖係表示第9圖所示之處理流程中之圓頂頭附近部與筒夾部的動作圖。
第11圖係表示於本發明之第2實施型態之頂起單元適用沒有鍔的筒夾的例子圖。
第12圖係表示第10(b)圖和第10(c)圖之間的狀態，且表示剝離起點形成銷和外側區塊及內側區塊成為相同高度時之狀態圖。
第13圖係表示本發明之第2頂起單元的實施型態圖。
第14圖係表示對於剝離起點形成銷的數目或驅動方法之其他的實施型態圖。
第15圖係表示適用於第10(c)圖、第10(d)圖之剝離起點形成銷的驅動方法之例子圖。
4．．．晶片
4d．．．非拾取對象之晶片
41．．．筒夾保持器
41v．．．筒夾保持器中之吸附孔
42．．．筒夾
42v．．．筒夾中之吸附孔
50．．．頂起單元
51．．．剝離起點形成銷
52．．．外側區塊
52b．．．1/2切換彈簧
52v．．．外側區塊和圓頂頭之間隙
53．．．動作體
54．．．內側區塊
54v．．．內側區塊和外側區塊之間隙
55．．．銷上下連桿
56．．．銷驅動連桿
56a．．．銷驅動連桿的旋轉支點
57．．．驅動軸
58．．．圓頂本體
58a．．．圓頂頭中之吸附孔
58b．．．圓頂頭
59．．．區塊本體

Claims (18)

  1. 一種晶片接合器，其特徵為具有：頂起單元，其具有：藉由銷頂起晶片周邊部中之特定部中的分割薄膜後停止，而在前述特定部的周邊形成微小空間，同時使前述晶片的前述特定部變形來形成剝離起點之剝離起點形成手段、及頂起和前述特定部不同部分的前述分割薄膜，且由前述分割薄膜剝離前述晶片之剝離手段、及個別地驅動前述剝離起點形成手段之前述頂起和前述剝離手段之前述頂起之驅動手段；及吸附前述晶片之筒夾；及從前述分割薄膜將被以前述筒夾所吸附，且前述被頂起之前述晶片予以剝離而裝著於基板之接合頭。
  2. 如申請專利範圍第1項所記載之晶片接合器，其中，前述剝離手段，具有：將前述晶片的中心部頂起之內側區塊、及設置於前述內側區塊的周圍，比前述晶片的外形具有更小外形之外側區塊，前述銷是設置於前述外側區塊的外側的周邊部。
  3. 如申請專利範圍第1項所記載之晶片接合器，其中，具有設置於前述晶片與前述分割薄膜之間的晶片貼附薄膜，前述微小空間是形成於前述晶片貼附薄膜與前述分割薄膜之間。
  4. 如申請專利範圍第1項至第3項任一項所記載之晶片接合器，其中，前述銷，係被設置於前述晶片的4個角落部分中之至少1個角落部分。
  5. 如申請專利範圍第1項至第3項任一項所記載之晶片接合器，其中，前述剝離起點形成手段，係將前述銷於前述停止後回復至原來位置。
  6. 如申請專利範圍第1項至第3項任一項所記載之晶片接合器，其中，前述驅動手段，係具有以單一驅動源被上下驅動之動作體，依序藉由前述動作體之下降或上升來進行前述剝離形成手段之頂起，藉由前述動作體之上昇來進行前述剝離手段之前述頂起。
  7. 一種拾取方法，其特徵為具有：以筒夾吸附被黏貼於分割薄膜之複數個晶片中之剝離對象的晶片的步驟；及將剝離對象之前述晶片周邊部中的特定部中之前述分割薄膜藉由銷予以頂起來後停止，而在前述特定部的周邊形成微小空間，同時使前述晶片的前述特定部變形來形成剝離起點的步驟；及將與前述特定部不同的部分之前述分割薄膜予以頂起，從前述分割薄膜將前述晶片予以剝離之步驟。
  8. 如申請專利範圍第7項所記載之拾取方法，其中，前述剝離之步驟，具有：藉由比前述晶片的外形具有更小外形之外側區塊來將前述晶片的周邊部頂起之外側剝離步驟、及藉由設置於前述外側區塊的內側之內側區塊來 將前述晶片的中心部頂起之內側剝離步驟，前述形成剝離起點的步驟，是藉由設置於前述外側區塊的外側的周邊部之前述銷來進行。
  9. 如申請專利範圍第7項所記載之拾取方法，其中，具有設置於前述晶片與前述分割薄膜之間的晶片貼附薄膜，前述微小空間是形成於前述晶片貼附薄膜與前述分割薄膜之間。
  10. 如申請專利範圍第7項至第9項任一項所記載之拾取方法，其中，前述銷，係被設置於前述晶片的4個角落部分中之至少1個角落部分。
  11. 如申請專利範圍第7項至第9項任一項所記載之拾取方法，其中，在前述形成剝離起點的步驟中，前述銷是在前述停止後回復至原來位置。
  12. 如申請專利範圍第7項至第9項任一項所記載之拾取方法，其中，前述形成剝離起點的步驟及前述剝離之步驟中的前述頂起，是藉由驅動手段個別被驅動。
  13. 一種拾取裝置，其特徵為具有：保持晶圓環之擴張環；及支撐被保持於前述晶圓環，且黏貼有複數個晶片之分割薄膜之支撐手段；及具有：藉由銷頂起前述晶片之周邊部中之特定部中的分割薄膜後停止，而在前述特定部的周邊形成微小空間，同時使前述晶片的前述特定部變形來形成剝離起點之剝離 起點形成手段、及頂起和前述特定部不同部分之前述分割薄膜，從前述分割薄膜將前述晶片予以剝離之剝離手段、及個別驅動前述剝離起點形成手段的前述頂起和前述剝離手段的前述頂起之驅動手段之頂起單元。
  14. 如申請專利範圍第13項所記載之拾取裝置，其中，前述剝離手段，具有：將前述晶片的中心部頂起之內側區塊、及設置於前述內側區塊的周圍，比前述晶片的外形具有更小外形之外側區塊，前述銷是設置於前述外側區塊的外側的周邊部。
  15. 如申請專利範圍第13項所記載之拾取裝置，其中，具有設置於前述晶片與前述分割薄膜之間的晶片貼附薄膜，前述微小空間是形成於前述晶片貼附薄膜與前述分割薄膜之間。
  16. 如申請專利範圍第13項至第15項任一項所記載之拾取裝置，其中，前述銷，係被設置於前述晶片的4個角落部分中之至少1個角落部分。
  17. 如申請專利範圍第13項至第15項任一項所記載之拾取裝置，其中，前述剝離起點形成手段，係將前述銷於前述停止後回復至原來位置。
  18. 如申請專利範圍第13項至第15項任一項所記載之拾取裝置，其中，前述驅動手段，係具有以單一驅動源被 驅動之動作體，依序藉由前述動作體之下降或上升來進行前述剝離形成手段之頂起，藉由前述動作體之上昇來進行前述剝離手段之前述頂起。
TW099130663A 2010-06-17 2010-09-10 Chip adapter and picking method and picking device TWI437625B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010138794A JP5123357B2 (ja) 2010-06-17 2010-06-17 ダイボンダ及びピックアップ装置

Publications (2)

Publication Number Publication Date
TW201201260A TW201201260A (en) 2012-01-01
TWI437625B true TWI437625B (zh) 2014-05-11

Family

ID=45327632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130663A TWI437625B (zh) 2010-06-17 2010-09-10 Chip adapter and picking method and picking device

Country Status (5)

Country Link
US (1) US8561664B2 (zh)
JP (1) JP5123357B2 (zh)
KR (3) KR20110137711A (zh)
CN (2) CN102290373B (zh)
TW (1) TWI437625B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
JP6055239B2 (ja) 2012-08-29 2016-12-27 ファスフォードテクノロジ株式会社 ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法
JP2014053517A (ja) * 2012-09-10 2014-03-20 Hitachi High-Tech Instruments Co Ltd 受渡用ステージ及びダイピックアップ装置並びにダイボンディング装置
CN103066001B (zh) * 2012-12-28 2015-04-22 无锡中微高科电子有限公司 共晶焊机拾取芯片用的万向调平吸嘴
KR20140107982A (ko) * 2013-02-28 2014-09-05 삼성전자주식회사 다이 이젝터 및 다이 분리 방법
JP6086763B2 (ja) * 2013-03-11 2017-03-01 ファスフォードテクノロジ株式会社 コレットクリーニング方法及びそれを用いたダイボンダ
JP6341641B2 (ja) * 2013-08-09 2018-06-13 ファスフォードテクノロジ株式会社 ダイボンダ
KR101596461B1 (ko) * 2014-04-01 2016-02-23 주식회사 프로텍 칩 디테칭 장치 및 칩 디테칭 방법
KR101683398B1 (ko) * 2015-10-02 2016-12-07 주식회사 프로텍 칩 디테칭 장치 및 칩 디테칭 방법
JP6797569B2 (ja) 2016-06-13 2020-12-09 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6637397B2 (ja) 2016-09-12 2020-01-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6621771B2 (ja) 2017-01-25 2019-12-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2018182278A (ja) * 2017-04-07 2018-11-15 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置及び実装装置
JP6941513B2 (ja) * 2017-09-07 2021-09-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6967411B2 (ja) * 2017-09-19 2021-11-17 ファスフォードテクノロジ株式会社 半導体製造装置、半導体装置の製造方法およびコレット
US10283388B1 (en) * 2017-11-13 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Detaping machine and detaping method
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
JP7154106B2 (ja) * 2018-10-29 2022-10-17 芝浦メカトロニクス株式会社 電子部品のピックアップ装置及び実装装置
CN109659258B (zh) * 2018-11-23 2020-08-11 武汉华星光电半导体显示技术有限公司 机台及面板制作方法
CN110085540B (zh) * 2019-04-29 2020-12-18 嘉兴觅特电子商务有限公司 一种定位精准的吸附力强的芯片拾取设备
KR20210009843A (ko) * 2019-07-18 2021-01-27 세메스 주식회사 다이 픽업 방법
TWI810522B (zh) * 2020-03-23 2023-08-01 日商捷進科技有限公司 晶片接合裝置、剝離治具及半導體裝置的製造方法
US20230207514A1 (en) * 2021-12-23 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Apparatuses and methods for die bond control
KR20240041236A (ko) 2022-09-22 2024-03-29 파스포드 테크놀로지 주식회사 반도체 제조 장치, 박리 유닛 및 반도체 장치의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556362A (en) * 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
JPS63255937A (ja) * 1987-04-14 1988-10-24 Sumitomo Electric Ind Ltd チツプ実装装置
JPH10189690A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd 半導体チップのピックアップ方法及びピックアップ装置
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JP3817894B2 (ja) 1998-04-06 2006-09-06 三菱電機株式会社 チップ突き上げ装置及びそれを用いたダイボンディング装置
JP4021614B2 (ja) 2000-12-11 2007-12-12 株式会社東芝 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
JP2006005030A (ja) * 2004-06-16 2006-01-05 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法および装置
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
KR101287526B1 (ko) * 2005-03-15 2013-07-19 삼성전자주식회사 다이 본더와 이를 이용한 다이 본딩 방법
JP4664150B2 (ja) 2005-08-05 2011-04-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP4735829B2 (ja) * 2005-12-06 2011-07-27 澁谷工業株式会社 チップ突き上げ装置
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
US7665204B2 (en) * 2006-10-16 2010-02-23 Asm Assembly Automation Ltd. Die detachment apparatus comprising pre-peeling structure
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device

Also Published As

Publication number Publication date
JP5123357B2 (ja) 2013-01-23
CN102290373B (zh) 2015-04-01
JP2012004393A (ja) 2012-01-05
KR101489054B1 (ko) 2015-02-04
CN102290373A (zh) 2011-12-21
TW201201260A (en) 2012-01-01
KR20110137711A (ko) 2011-12-23
KR101330479B1 (ko) 2013-11-15
KR20130038314A (ko) 2013-04-17
US8561664B2 (en) 2013-10-22
CN104299932B (zh) 2018-09-14
CN104299932A (zh) 2015-01-21
KR20130091293A (ko) 2013-08-16
US20110308738A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
TWI437625B (zh) Chip adapter and picking method and picking device
KR100438335B1 (ko) 반도체 칩의 픽업 장치 및 그 픽업방법
JP5805411B2 (ja) ダイボンダのピックアップ方法およびダイボンダ
KR101384494B1 (ko) 다이 본더 및 본딩 방법
JP6621771B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2013034001A (ja) ダイボンダ並びにピックアップ方法及びピックアップ装置
JP2015076410A (ja) ボンディング方法及びダイボンダ
JP6324857B2 (ja) ダイボンダ並びにボンディング方法及びピックアップ装置
JP6200735B2 (ja) ダイボンダ及びボンディング方法
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JP2014239090A (ja) ピックアップシステム
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
JP2012199461A (ja) ダイボンダ
JP2013065712A (ja) ダイボンダ及びボンディング方法
JP2022114399A (ja) ダイボンディング装置および半導体装置の製造方法