KR101683398B1 - 칩 디테칭 장치 및 칩 디테칭 방법 - Google Patents

칩 디테칭 장치 및 칩 디테칭 방법 Download PDF

Info

Publication number
KR101683398B1
KR101683398B1 KR1020150139251A KR20150139251A KR101683398B1 KR 101683398 B1 KR101683398 B1 KR 101683398B1 KR 1020150139251 A KR1020150139251 A KR 1020150139251A KR 20150139251 A KR20150139251 A KR 20150139251A KR 101683398 B1 KR101683398 B1 KR 101683398B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tape
elastic member
hole
cavity
Prior art date
Application number
KR1020150139251A
Other languages
English (en)
Inventor
고윤성
Original Assignee
주식회사 프로텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 프로텍 filed Critical 주식회사 프로텍
Priority to KR1020150139251A priority Critical patent/KR101683398B1/ko
Priority to SG11201802752PA priority patent/SG11201802752PA/en
Priority to PCT/KR2016/010891 priority patent/WO2017057909A1/ko
Priority to CN201680057311.9A priority patent/CN108140601B/zh
Priority to TW105131497A priority patent/TWI637454B/zh
Application granted granted Critical
Publication of KR101683398B1 publication Critical patent/KR101683398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 칩 디테칭 장치는, 얇은 테이프에 점착된 반도체 칩을 디테칭하기 위한 칩 디테칭 장치에 있어서, 상기 테이프에서 디테칭할 상기 반도체 칩 외주의 상기 테이프 하면을 지지하는 지지 몸체와, 상기 지지 몸체와 접촉하는 부분의 상기 테이프 하면을 흡착할 수 있도록 상기 지지 몸체의 상면에 형성된 흡착 구멍과, 상기 지지 몸체의 상면 중앙부를 상하로 관통하도록 형성된 푸시 홀(push hole)을 구비하는 이젝트 후드; 상기 이젝트 후드의 흡착 구멍을 통해 전달된 진공에 의해 흡착된 상기 테이프를 상기 푸시 홀을 통해 상측으로 밀어 올릴 수 있도록 상기 이젝트 후드의 푸시 홀에 삽입되어 상하로 승강 가능하게 설치되는 승강 몸체와, 상기 승강 몸체의 상면 중앙부를 상하로 관통하도록 형성된 관통 홀과, 상기 관통 홀과 통하도록 상기 승강 몸체에 형성되는 캐비티를 구비하는 승강 부재; 상기 관통 홀을 통해 볼록하게 탄성 변형되어 상기 테이프를 상기 반도체 칩과 함께 밀어 올릴 수 있도록 상기 승강 부재의 캐비티에 채워져서 설치되는 탄성 부재; 상기 탄성 부재에 압력을 가하여 상기 탄성 부재를 탄성 변형시킬 수 있도록 상기 승강 부재의 캐비티에 대해 진퇴 가능하도록 상기 승강 몸체에 설치되는 가압 부재; 및 상기 이젝트 후드의 상측에 배치되어 상기 탄성 부재에 의해 밀어 올려질 상기 반도체 칩을 흡착하고 상승시켜서 상기 반도체 칩을 디테칭하는 픽업 헤드;를 포함하는 점에 특징이 있다.

Description

칩 디테칭 장치 및 칩 디테칭 방법{Apparatus and Method for Chip Detaching}
본 발명은 칩 디테칭 장치 및 칩 디테칭 방법에 관한 것으로, 더욱 상세하게는 테이프에 부착된 반도체 칩을 분리하여 패키지나 기판에 실장되도록 공급하는 칩 디테칭 장치 및 칩 디테칭 방법에 관한 것이다.
웨이퍼에서 형성된 반도체 칩은 점착력이 있는 얇은 테이프에 부착된 상태로 다음 공정으로 전달된다.
도 1은 테이프에 부착되어 공급되는 반도체 칩의 일례를 도시한 것이다. 다수의 반도체 칩이 형성된 웨이퍼(wafer)는 얇은 테이프에 부착된 후 각 반도체 칩 단위로 절단(sawing)된다. 이와 같은 상태에서 테이프(T)에 장력을 가하여 균일하게 잡아 당기면 도 1에 도시한 것과 같이 복수의 반도체 칩(C)이 일정 간격으로 테이프(T)에 부착된 상태가 된다.
도 1에 도시된 것과 같이 테이프(T)에 부착된 상태의 다수의 반도체 칩(C)은 하나씩 순차적으로 테이프(T)에서 분리(detaching)되어 기판에 부착된다. 최근에는 이와 같은 반도체 칩(C)의 두께가 매우 얇게 제작되는 경우가 많다. 반도체 칩(C)의 두께가 얇은 경우 반도체 칩(C)을 테이프(T)에서 분리하는 과정에서 반도체 칩(C)이 파손되기 쉽다. 특히, 반도체 칩(C)의 두께에 비해 반도체 칩(C)의 면적이 넓은 경우에는 테이프(T)에서 반도체 칩(C)을 분리하는 과정에서 테이프(T)와 반도체 칩(C) 사이의 점착력으로 인해 반도체 칩(C)이 쉽게 파손되는 문제점이 있다. 종래에는 테이프(T)를 고정하고 테이프(T)의 하측에서 핀으로 테이프(T)를 밀어 올려 반도체 칩(C)의 가장자리를 테이프(T)에서 분리하였다. 이와 같이 가장자리가 테이프(T)로부터 분리된 반도체 칩(C)을 픽업 헤드로 들어 올려 기판에 옮겨 붙인다. 이와 같이 핀으로 테이프(T)를 밀어 올리는 방법의 경우 핀이 반도체 칩(C)에 부딪히는 충격에 의해 반도체 칩(C)이 파손되는 문제점이 발생하였다. 또한, 상술한 바와 같이 반도체 칩(C)의 두께에 비해 반도체 칩(C)의 면적이 비교적 넓은 경우에는 핀으로 테이프(T)를 밀어 올려도 테이프(T)가 탄성 변형되거나 찢어지면서 반도체 칩(C)은 테이프(T)로부터 분리되지 않는 경우도 발생하게 된다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 반도체 칩에 전달되는 충격을 최소화하면서 효과적으로 반도체 칩을 테이프로부터 분리할 수 있는 칩 디테칭 장치 및 칩 디테칭 방법에 관한 것이다.
상술한 바와 같은 목적을 해결하기 위한 본 발명의 칩 디테칭 장치는, 얇은 테이프에 점착된 반도체 칩을 디테칭하기 위한 칩 디테칭 장치에 있어서, 상기 테이프에서 디테칭할 상기 반도체 칩 외주의 상기 테이프 하면을 지지하는 지지 몸체와, 상기 지지 몸체와 접촉하는 부분의 상기 테이프 하면을 흡착할 수 있도록 상기 지지 몸체의 상면에 형성된 흡착 구멍과, 상기 지지 몸체의 상면 중앙부를 상하로 관통하도록 형성된 푸시 홀(push hole)을 구비하는 이젝트 후드; 상기 이젝트 후드의 흡착 구멍을 통해 전달된 진공에 의해 흡착된 상기 테이프를 상기 푸시 홀을 통해 상측으로 밀어 올릴 수 있도록 상기 이젝트 후드의 푸시 홀에 삽입되어 상하로 승강 가능하게 설치되는 승강 몸체와, 상기 승강 몸체의 상면 중앙부를 상하로 관통하도록 형성된 관통 홀과, 상기 관통 홀과 통하도록 상기 승강 몸체에 형성되는 캐비티를 구비하는 승강 부재; 상기 관통 홀을 통해 볼록하게 탄성 변형되어 상기 테이프를 상기 반도체 칩과 함께 밀어 올릴 수 있도록 상기 승강 부재의 캐비티에 채워져서 설치되는 탄성 부재; 상기 탄성 부재에 압력을 가하여 상기 탄성 부재를 탄성 변형시킬 수 있도록 상기 승강 부재의 캐비티에 대해 진퇴 가능하도록 상기 승강 몸체에 설치되는 가압 부재; 및 상기 이젝트 후드의 상측에 배치되어 상기 탄성 부재에 의해 밀어 올려질 상기 반도체 칩을 흡착하고 상승시켜서 상기 반도체 칩을 디테칭하는 픽업 헤드;를 포함하는 점에 특징이 있다.
또한, 상술한 바와 같은 목적을 해결하기 위한 본 발명의 칩 디테칭 방법은, 얇은 테이프에 점착된 반도체 칩을 디테칭하기 위한 칩 디테칭 방법에 있어서, (a) 이젝트 후드 위에 상기 테이프가 배치된 상태에서 상기 테이프에서 디테칭할 상기 반도체 칩 외주의 상기 테이프 하면을 상기 이젝트 후드의 상면에 형성된 복수의 흡착 구멍들을 통해 흡착하는 단계; (b) 상기 이젝트 후드의 중앙부에 형성된 푸시 홀에 삽입된 승강 부재를 상승시켜서 상기 승강 부재와 접촉하는 상기 테이프를 밀어 올리는 단계; (c) 상기 승강 부재의 중앙부에 형성된 관통 홀과 통하도록 형성된 캐비티에 채워진 탄성 부재에 가압 부재를 이용하여 압력을 가하여 상기 탄성 부재를 상측으로 볼록하게 탄성 변형시킴으로써 상기 반도체 칩 주위의 상기 테이프를 상기 반도체 칩과 분리시키는 단계; (d) 상기 이젝트 후드의 상측에 배치된 픽업 헤드를 하강시켜 상기 반도체 칩의 상면을 흡착하는 단계; 및 (e) 상기 (d) 단계에서 상기 반도체 칩을 흡착한 상기 픽업 헤드를 상승시켜서 상기 반도체 칩을 상기 테이프에서 디테칭하는 단계;를 포함하는 점에 특징이 있다.
상술한 바와 목적을 달성하기 위한 본 발명의 칩 디테칭 장치 및 칩 디테칭 방법은, 테이프에 부착된 반도체 칩의 파손을 방지하면서 효과적으로 디테칭할 수 있는 장치 및 방법을 제공하는 효과가 있다.
도 1은 테이프에 반도체 칩이 점착된 상태를 도시한 평면도이다.
도 2는 본 발명의 일실시예에 따른 칩 디테칭 장치에 반도체 칩이 점착된 테이프가 배치된 상태를 도시한 평면도이다.
도 3 내지 도 7은 도 2에 도시된 칩 디테칭 장치를 이용하여 반도체 칩을 디테칭하는 과정을 설명하기 위한 Ⅱ-Ⅱ선 단면도이다.
도 8은 도 2에 도시된 칩 디테칭 장치를 이용하여 반도체 칩을 디테칭하는 본 발명의 일실시예에 따른 칩 디테칭 방법의 순서도이다.
이하, 본 발명에 따른 칩 디테칭 장치를 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 칩 디테칭 장치에 반도체 칩이 점착된 테이프가 배치된 상태를 도시한 평면도이고, 도 3은 도 2에 도시된 칩 디테칭 장치의 Ⅱ-Ⅱ선 단면도이다.
도 2 내지 도 7을 참조하면 본 실시예의 칩 디테칭 장치는 이젝트 후드(10)와 승강 부재(20)와 탄성 부재(30)와 가압 부재(40) 및 픽업 헤드(50)를 포함하여 이루어진다.
도 2를 참조하면, 이젝트 후드(10)는 지지 몸체(11)와 흡착 구멍(12)과 푸시 홀(13)(push hole)을 구비한다. 지지 몸체(11)는 상하로 연장된 사각 관과 유사한 형태로 형성된다. 지지 몸체(11)의 상면은 외주가 사각형으로 형성된다. 지지 몸체(11)의 상면 외주는 테이프(T)에서 디테칭하고자 하는 반도체 칩(C)의 외곽 크기보다 크게 형성된다. 지지 몸체(11)의 상면에는 복수의 흡착 구멍(12)들이 형성된다. 이젝트 후드(10)는 흡착 구멍(12)들을 통해 진공을 형성하여 흡착 구멍(12)과 접촉하는 부분의 테이프(T) 하면을 흡착하게 된다. 도 2를 참조하면, 흡착 구멍(12)들은 반도체 칩(C)의 외주를 따라 배열된다. 바람직하게는 테이프(T)에 점착된 반도체 칩(C)들 사이의 위치에 흡착 구멍(12)들이 배치되어 테이프(T)를 흡착하는 것이 좋다. 지지 몸체(11)의 상면 중앙부에는 지지 몸체(11)를 상하로 관통하는 푸시 홀(13)이 형성된다. 결과적으로 흡착 구멍(12)들은 푸시 홀(13)의 외주를 따라 배열된다. 푸시 홀(13)은 사각형으로 형성된다. 푸시 홀(13)의 크기는 반도체 칩(C)의 크기 보다 조금 작은 것이 좋다.
도 3을 참조하면, 승강 부재(20)는 승강 몸체(21)와 관통 홀(22)과 캐비티(23) 및 걸림부(24)를 구비한다. 승강 몸체(21)의 상부는 이젝트 후드(10)의 푸시 홀(13)에 승강 가능하게 삽입된다. 승강 몸체(21)의 상면 외주는 사각형으로 형성되어 푸시 홀(13)의 크기에 맞게 형성된다. 승강 몸체(21)의 상면 외주의 크기는 반도체 칩(C)의 크기보다 작은 것이 좋다. 승강 몸체(21)의 상면 중앙부에는 관통 홀(22)이 형성된다. 관통 홀(22)은 승강 몸체(21)의 상면 중앙부를 상하로 관통하도록 형성된다. 관통 홀(22)의 외곽 형상은 사각형으로 형성된다. 캐비티(23)는 승강 몸체(21)에 형성된다. 캐비티(23)는 관통 홀(22)과 서로 통하도록 형성된다. 캐비티(23)에는 탄성 부재(30)를 수용할 수 있는 공간이 형성된다. 걸림부(24)는 관통 홀(22)의 상부에 형성된다. 걸림부(24)는 관통 홀(22)의 내측을 향해 돌출되도록 형성된다. 걸림부(24)는 탄성 부재(30)가 탄성 변형 되며 관통 홀(22)의 상측을 향해 돌출될 때 탄성 부재(30)가 외부로 이탈되는 것을 방지한다.
탄성 부재(30)는 승강 부재(20)의 캐비티(23)와 관통 홀(22)에 채워져서 설치된다. 이를 위해 탄성 부재(30)는 캐비티(23)와 관통 홀(22)의 내주 형상에 맞추어 형성된다. 도 3을 참조하면 탄성 부재(30)는 관통 홀(22)에 채워질 수 있도록 걸림부(24)의 형상에 맞추어 단턱이 형성된다. 탄성 부재(30)의 상면에는 접촉면(31)이 형성된다. 탄성 부재(30)의 접촉면(31)은 관통 홀(22)을 통해 노출된다. 탄성 부재(30)의 접촉면(31)은 테이프(T)에 접촉되지 않도록 오목하게 형성된다. 탄성 부재(30)의 접촉면(31)은 점착성 재질로 형성된다. 이로 인해 탄성 부재(30)의 접촉면(31)은 가압 부재(40)의 작동에 의해 테이프(T)와 점착과 분리를 반복한다. 탄성 부재(30)는 고무, 겔과 같은 탄성이 좋은 재질로 형성된다. 탄성 부재(30)는 내부에 공극이 없는 재질로 형성되고 외력에 의해 압축되어 부피가 줄어들지 않는 재질로 형성되는 것이 좋다.
가압 부재(40)는 승강 몸체(21)의 캐비티(23)에 삽입되어 탄성 부재(30)의 하부에 배치된다. 가압 부재(40)는 캐비티(23)의 내주 형상에 대응되도록 형성된다. 가압 부재(40)는 탄성 부재(30)에 압력을 가하여 탄성 부재(30)를 탄성 변형시킬 수 있다. 이를 위해, 가압 부재(40)는 캐비티(23)를 따라 승강하며 탄성 부재(30)의 하면에 압력을 제공한다.
픽업 헤드(50)는 이젝트 후드(10)의 상측에 배치된다. 픽업 헤드(50)는 다공성 세라믹으로 형성된 흡착판(51)을 구비한다. 픽업 헤드(50)는 흡착판(51)을 승강시킬 수 있도록 구성된다. 픽업 헤드(50)는 반도체 칩(C)의 상면에 흡착판(51)을 접촉시켜 반도체 칩(C)을 흡착한 후 이 상태로 반도체 칩(C)을 상승시켜 반도체 칩(C)을 테이프(T)로부터 디테칭하게 된다.
한편, 도 8은 도 2에 도시된 칩 디테칭 장치를 이용하여 반도체 칩을 디테칭하는 본 발명의 일실시예에 따른 칩 디테칭 방법의 순서도이다.
이하, 도 2내지 도8을 참조하여 상술한 바와 같이 구성된 칩 디테칭 장치를 이용하여 반도체 칩(C)을 디테칭하는 과정을 설명한다.
먼저, 도 2 및 도 3에 도시한 것과 같이 테이프(T)에 점착된 반도체 칩(C)들 중 디테칭하고자 하는 반도체 칩(C)을 이젝트 후드(10) 및 승강 부재(20)의 상면에 배치한다. 이와 같은 상태에서 이젝트 후드(10)의 흡착 구멍(12)들을 통해 진공을 전달하여 이젝트 후드(10) 상면에 테이프(T)의 하면을 흡착한다((a) 단계; S110). 이때, 탄성 부재(30)의 접촉면(31)은 오목하게 형성되므로 테이프(T)와 접촉되지 않는다.
다음으로 도 4에 도시한 것과 같이 이젝트 후드(10)의 상측에 배치된 픽업 헤드(50)를 하강시켜 반도체 칩(C)의 상면에 접촉시키고 그 반도체 칩(C)을 흡착한다((d) 단계; S120). 상술한 바와 같이 픽업 헤드(50)의 흡착판(51)을 통해 진공이 전달되어 반도체 칩(C)의 상면을 흡착하게 된다.
다음으로 도 5에 도시한 것과 같이, 승강 부재(20)를 상승시켜서 반도체 칩(C)의 가장 자리 부분이 테이프(T)에서 떨어지게 한다((b) 단계; S130). 상술한 바와 같이 승강 부재(20)의 상면 외곽의 크기가 반도체 칩(C)의 외곽 크기보다 작으면 도 5에 도시한 것과 같이 반도체 칩(C)의 가장 자리 부분에서 테이프(T)가 반도체 칩(C)으로부터 분리되기 시작한다. 상술한 바와 같이 흡착 구멍(12)들에 의해 반도체 칩(C) 바깥쪽의 테이프(T)는 고정되어 있으므로 반도체 칩(C)과 그 반도체 칩(C) 하측의 테이프(T)가 승강 부재(20)에 의해 상승하면 반도체 칩(C) 외주의 테이프(T)가 반도체 칩(C)으로부터 떨어지게 된다.
한편, 승강 부재(20)에 의해 반도체 칩(C)이 상승할 때 픽업 헤드(50)도 승강 부재(20)의 움직임에 동기하여 상승하게 된다((e) 단계; S140). 이와 같이 픽업 헤드(50)가 승강 부재(20)의 움직임에 동기하여 상승함으로써 반도체 칩(C)의 파손이 방지된다.
승강 부재(20)에 의해 반도체 칩(C)이 상승할 때 가압 부재(40)을 일부 상승시켜 탄성 부재(30)의 점착면(31)을 테이프(T)의 하면에 점착시킨다. 이와 같이 탄성 부재(30)의 점착면(31)과 테이프(T)를 접촉시켜 반도체 칩(C)의 하면을 탄성 부재(30)로 지지한 상태에서 반도체 칩(C)을 테이프(T)로부터 분리하는 과정을 진행한다.
다음으로 도 6에 도시한 것과 같이 가압 부재(40)를 상승시켜 탄성 부재(30)의 하측에 압력을 가한다. 탄성 부재(30)를 상측으로 볼록하게 탄성 변형시킴으로써 테이프(T)와 반도체 칩(C)을 상측으로 밀어 올린다((c) 단계; S150). 이때, 탄성 부재(30)의 접촉면(31)은 테이프(T)와 점착된 상태이다.
한편, 탄성 부재(30)에 의해 반도체 칩이 상승할 때 픽업 헤드(50)도 탄성 부재(30)의 움직임에 동기하여 반도체 칩(C)을 상승시킨다((e) 단계; S160).
탄성 부재(30)의 접촉면(31)이 가압 부재(40)에 의해 볼록하게 탄성 변형하는 동안에 탄성 부재(30)에 의해 하면이 지지되지 않는 부분의 테이프(T)는 점진적으로 반도체 칩(C)의 하면으로부터 분리된다. 즉, 반도체 칩(C)의 가장자리에서 반도체 칩(C)의 중심부를 향하여 테이프(T)의 디테칭(분리)이 진행된다. 상술한 바와 같이 탄성 부재(30)에 작용하는 압력에 의해 테이프(T)를 지지하면서 반도체 칩(C)의 디테칭을 진행하므로 효과적으로 테이프(T)를 반도체 칩(C)의 하면에서 분리할 수 있는 장점이 있다. 또한, 탄성 부재(30)의 연속적인 탄성 변형에 따라 반도체 칩(C)의 하면에서 테이프(T)를 분리할 수 있으므로, 테이프(T)의 점착력에 의해 반도체 칩(C)을 파손하지 않고 효율적으로 디테칭 작업을 수행할 수 있는 장점이 있다. 또한, 탄성 부재(30)는 가압 부재(40)의 변위에 비례하여 탄성 변형되므로 테이프(T)와 반도체 칩(C)의 상승 높이를 정밀하게 제어할 수 있는 장점이 있다.
상술한 바와 같이 승강 부재(20)를 상승시키는 단계((b) 단계; S130)와 탄성 부재(30)를 상승시키는 단계((c) 단계; S150)를 수행하는 동안에 픽업 헤드(50)를 상승시키는 단계((e) 단계; S140, S160)는 동시에 연속적으로 수행된다.
다음으로, 도 6에서와 같이 탄성 부재(30)가 볼록하게 탄성 변형됨과 동시에 픽업 헤드(50)가 상승되면 도 7에서와 같이 픽업 헤드(50)는 상승하고, 가압 부재(40)는 후퇴하면서 탄성 부재(30)를 탄성 복원시킨다((f) 단계; S170). 이때, 탄성 부재(30)의 접촉면(31)은 점착성 재질로 형성되어 있어서 탄성 부재(30)는 테이프(T)를 점착하여 하강시킨다. 이와 같이 점착성 재질로 형성된 탄성 부재(30)의 접촉면(31)은 테이프(T)와 점착된 상태로 탄성 복원되므로 반도체 칩(C)과 테이프(T)의 분리를 신속하게 처리할 수 있는 장점이 있다. 더불어 탄성 부재(30)가 가압 부재(40)에 의해 탄성 복원이 완료되면 탄성 부재(30)의 접촉면(31)에 형성된 오목한 부분에 의해 자연스럽게 테이프(T)와 분리되므로 다음 반도체 칩(C)을 디테칭 하기 위해 이동할 때 테이프(T)와 접촉면(31) 사이의 간섭을 방지할 수 있는 효과가 있다.
한편, 경우에 따라서는 앞서 설명한 바와 같이 흡착 구멍(12)을 통해 테이프(T)를 흡착한 후에 반도체 칩(C)을 흡착하기 위해 픽업 헤드(50)를 하강시키는 것이 아니라, 승강 부재(20)를 상승시키는 단계((b) 단계; S130)까지 수행한 후에, 픽업 헤드(50)를 하강시켜 반도체 칩(C)을 흡착((d) 단계; S120)하도록 칩 디테칭 장치를 작동시키는 것도 가능하다.
또한, 경우에 따라서는 승강 부재(20)를 상승시키는 단계((b) 단계; S130)와 탄성 부재(30)를 상승시키는 단계((c) 단계; S150)를 수행한 후에 픽업 헤드(50)를 하강시켜 반도체 칩(C)을 흡착((d) 단계; S120)하도록 칩 디테칭 장치를 작동시키는 것도 가능하다.
도 7에 도시한 것과 같이 반도체 칩(C)이 테이프(T)에서 떨어져 나간 후에는 가압 부재(40)를 하강시켜 탄성 부재(30)를 다시 도 3 내지 도 5에 도시한 것과 같이 탄성 복원되도록 한다. 경우에 따라서는 도 6에 도시한 것과 같이 반도체 칩(C)의 분리가 어느 정도 진행된 상태에서 가압 부재(40)를 빠르게 하강시켜 탄성 부재(30)를 복원함으로써 반도체 칩(C)의 분리를 진행시킬 수도 있다. 볼록하게 탄성 변형된 탄성 부재(30)가 순간적으로 탄성 복원하면 탄성 부재(30)와 점착되어있던 테이프(T) 부분도 순간적으로 원상태로 되돌아 가면서 반도체 칩(C)의 하면으로부터 테이프(T)가 완전히 분리될 수 있다.
이상 본 발명에 대하여 바람직한 예를 들어 설명하였으나 본 발명의 범위가 앞에서 설명한 실시예로 한정되는 것은 아니다.
예를 들어, 탄성 부재(30)의 접촉면(31)이 오목하게 형성된다고 설명하였으나, 탄성 부재의 접촉면은 승강 몸체의 상면 보다 낮은 위치에 수평하게 형성될 수 있다. 또는, 탄성 부재의 접촉면은 승강 몸체의 상면과 동일한 높이에 형성될 수 있다. 이에 따라 가압 부재는 테이프를 탄성 부재의 접촉면에서 분리하기 위해 탄성 부재를 하측으로 잡아당겨 탄성 부재의 접촉면을 캐비티 방향으로 오목하게 탄성 변형시킬 수 있다.
또한, 탄성 부재(30)의 접촉면은 점착성 재질로 형성된다고 설명하였으나, 탄성 부재의 접촉면에 점착성 재질이 도포되어 형성될 수 있으며 또는, 탄성 부재는 접촉면에는 점착층을 더 포함하여 구성될 수 있다. 또는, 탄성 부재의 접촉면은 점착성 재질로 형성되지 않을 수 도 있다.
또한, 가압 부재(40)는 승강 몸체에 형성된 캐비티(23)를 따라 승강한다고 설명하였으나, 가압 부재는 캐비티의 측면에 설치되어 수평방향으로 진퇴하며 탄성 부재에 압력을 가할 수 있다.
T: 테이프 C: 반도체 칩
10: 이젝트 후드 11: 지지 몸체
12: 흡착 구멍 13: 푸시 홀
20: 승강 부재 21: 승강 몸체
22: 관통 홀 30: 탄성 부재
50: 픽업 헤드 51: 흡착판

Claims (11)

  1. 얇은 테이프에 점착된 반도체 칩을 디테칭하기 위한 칩 디테칭 장치에 있어서,
    상기 테이프에서 디테칭할 상기 반도체 칩 외주의 상기 테이프 하면을 지지하는 지지 몸체와, 상기 지지 몸체와 접촉하는 부분의 상기 테이프 하면을 흡착할 수 있도록 상기 지지 몸체의 상면에 형성된 흡착 구멍과, 상기 지지 몸체의 상면 중앙부를 상하로 관통하도록 형성된 푸시 홀(push hole)을 구비하는 이젝트 후드;
    상기 이젝트 후드의 흡착 구멍을 통해 전달된 진공에 의해 흡착된 상기 테이프를 상기 푸시 홀을 통해 상측으로 밀어 올릴 수 있도록 상기 이젝트 후드의 푸시 홀에 삽입되어 상하로 승강 가능하게 설치되는 승강 몸체와, 상기 승강 몸체의 상면 중앙부를 상하로 관통하도록 형성된 관통 홀과, 상기 관통 홀과 통하도록 상기 승강 몸체에 형성되는 캐비티를 구비하는 승강 부재;
    상기 관통 홀을 통해 볼록하게 탄성 변형되어 상기 테이프를 상기 반도체 칩과 함께 밀어 올릴 수 있도록 상기 승강 부재의 캐비티에 채워져서 설치되는 탄성 부재;
    상기 탄성 부재에 압력을 가하여 상기 탄성 부재를 탄성 변형시킬 수 있도록 상기 승강 부재의 캐비티의 내주 형상에 대응되도록 형성되어 상기 캐비티에 대해 진퇴 가능하도록 상기 승강 몸체에 설치되는 가압 부재; 및
    상기 이젝트 후드의 상측에 배치되어 상기 탄성 부재에 의해 밀어 올려질 상기 반도체 칩을 흡착하고 상승시켜서 상기 반도체 칩을 디테칭하는 픽업 헤드;를 포함하는 것을 특징으로 하는 칩 디테칭 장치.
  2. 제1항에 있어서,
    상기 이젝트 후드의 흡착 구멍은 복수개 형성되어 상기 푸시 홀의 외주를 따라 배열되고, 상기 복수의 흡착 구멍들은 상기 반도체 칩의 외주에서 상기 테이프를 흡착하는 것을 특징으로 하는 칩 디테칭 장치.
  3. 제1항에 있어서,
    상기 승강 부재 및 탄성 부재에 의해 상기 반도체 칩이 밀어 올려 질 때 상기 픽업 헤드는 상기 반도체 칩을 흡착한 상태로 상기 반도체 칩을 상승시키면서 상기 반도체 칩을 상기 테이프에서 디테칭하는 것을 특징으로 하는 칩 디테칭 장치.
  4. 제1항에 있어서,
    상기 승강 부재는, 탄성 변형되며 상기 관통 홀의 상측을 향해 돌출되는 상기 탄성 부재가 외부로 이탈되는 것을 방지하도록 상기 관통 홀의 상부에 돌출되어 형성되는 걸림부를 더 포함하는 것을 특징으로 하는 칩 디테칭 장치.
  5. 제1항에 있어서,
    상기 테이프와 접촉하는 상기 탄성 부재의 외면은 점착성 재질로 형성되는 것을 특징으로 하는 칩 디테칭 장치.
  6. 제1항에 있어서,
    상기 탄성 부재는 외부 압력이 가해지지 않은 상태에서 접촉면이 오목하게 형성되는 것을 특징으로 하는 칩 디테칭 장치.
  7. 얇은 테이프에 점착된 반도체 칩을 디테칭하기 위한 칩 디테칭 방법에 있어서,
    (a) 이젝트 후드 위에 상기 테이프가 배치된 상태에서 상기 테이프에서 디테칭할 상기 반도체 칩 외주의 상기 테이프 하면을 상기 이젝트 후드의 상면에 형성된 복수의 흡착 구멍들을 통해 흡착하는 단계;
    (b) 상기 이젝트 후드의 중앙부에 형성된 푸시 홀에 삽입된 승강 부재를 상승시켜서 상기 승강 부재와 접촉하는 상기 테이프를 밀어 올리는 단계;
    (c) 상기 승강 부재의 중앙부에 형성된 관통 홀과 통하도록 형성된 캐비티에 채워진 탄성 부재에 상기 캐비티의 내주 형상에 대응되도록 형성되고 상기 캐비티에 대해 진퇴 가능하도록 설치된 가압 부재를 이용하여 압력을 가하여 상기 탄성 부재를 상측으로 볼록하게 탄성 변형시킴으로써 상기 반도체 칩 주위의 상기 테이프를 상기 반도체 칩과 분리시키는 단계;
    (d) 상기 이젝트 후드의 상측에 배치된 픽업 헤드를 하강시켜 상기 반도체 칩의 상면을 흡착하는 단계; 및
    (e) 상기 (d) 단계에서 상기 반도체 칩을 흡착한 상기 픽업 헤드를 상승시켜서 상기 반도체 칩을 상기 테이프에서 디테칭하는 단계;를 포함하는 것을 특징으로 하는 칩 디테칭 방법.
  8. 제7항에 있어서,
    상기 (a) 단계를 수행한 후, 상기 (d) 단계를 수행하고,
    상기 (b) 단계 및 (c) 단계를 수행하는 동안에 상기 (e) 단계는 상기 이젝트 후드 및 상기 탄성 부재의 작동에 동기하여 상기 반도체 칩을 픽업 헤드로 상승시키는 것을 특징으로 하는 칩 디테칭 방법.
  9. 제7항에 있어서,
    상기 (a) 단계 및 (b) 단계를 수행한 후, 상기 (d) 단계를 수행하고,
    상기 (c) 단계를 수행하는 동안에 상기 (e) 단계는 상기 탄성 부재의 작동에 동기하여 상기 반도체 칩을 픽업 헤드로 상승시키는 것을 특징으로 하는 칩 디테칭 방법.
  10. 제7항에 있어서,
    (f) 상기 (d) 단계를 완료한 후에 상기 가압 부재를 후퇴시켜 상기 탄성 부재를 탄성 복원시키는 단계;를 더 포함하는 것을 특징으로 하는 칩 디테칭 방법.
  11. 제10항에 있어서,
    상기 탄성 부재의 접촉면은 점착성 재질로 형성되어 있어서 상기 (f) 단계에서 상기 탄성 부재는 상기 테이프를 점착하여 하강시키는 것을 특징으로 하는 칩 디테칭 방법.
KR1020150139251A 2015-10-02 2015-10-02 칩 디테칭 장치 및 칩 디테칭 방법 KR101683398B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150139251A KR101683398B1 (ko) 2015-10-02 2015-10-02 칩 디테칭 장치 및 칩 디테칭 방법
SG11201802752PA SG11201802752PA (en) 2015-10-02 2016-09-29 Chip detaching apparatus and chip detaching method
PCT/KR2016/010891 WO2017057909A1 (ko) 2015-10-02 2016-09-29 칩 디테칭 장치 및 칩 디테칭 방법
CN201680057311.9A CN108140601B (zh) 2015-10-02 2016-09-29 芯片分离装置与芯片分离方法
TW105131497A TWI637454B (zh) 2015-10-02 2016-09-30 晶片分離裝置與晶片分離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150139251A KR101683398B1 (ko) 2015-10-02 2015-10-02 칩 디테칭 장치 및 칩 디테칭 방법

Publications (1)

Publication Number Publication Date
KR101683398B1 true KR101683398B1 (ko) 2016-12-07

Family

ID=57573116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150139251A KR101683398B1 (ko) 2015-10-02 2015-10-02 칩 디테칭 장치 및 칩 디테칭 방법

Country Status (5)

Country Link
KR (1) KR101683398B1 (ko)
CN (1) CN108140601B (ko)
SG (1) SG11201802752PA (ko)
TW (1) TWI637454B (ko)
WO (1) WO2017057909A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124685A1 (en) * 2017-12-20 2019-06-27 Lg Display Co., Ltd. Transfer head assembly and led transfer apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102394825B1 (ko) * 2020-04-23 2022-05-06 주식회사 프로텍 빅셀 소자를 이용한 플립칩 본딩 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053033A (ko) * 2009-11-13 2011-05-19 (주)큐엠씨 픽업장치
KR20140029115A (ko) * 2012-08-29 2014-03-10 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 다이 본딩 장치 및 다이 픽업 장치 및 다이 픽업 방법
KR20140001476U (ko) * 2012-08-31 2014-03-11 세메스 주식회사 다이 이젝팅 유닛 및 다이 픽업 장치
US20150279716A1 (en) * 2014-04-01 2015-10-01 Protec Co., Ltd. Apparatus and method for detaching chip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240422B2 (en) * 2004-05-11 2007-07-10 Asm Assembly Automation Ltd. Apparatus for semiconductor chip detachment
US7303647B2 (en) * 2004-10-29 2007-12-04 Asm Assembly Automation Ltd. Driving mechanism for chip detachment apparatus
JP4765536B2 (ja) * 2005-10-14 2011-09-07 パナソニック株式会社 チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法
JP4825637B2 (ja) * 2006-10-31 2011-11-30 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
JP5123357B2 (ja) * 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053033A (ko) * 2009-11-13 2011-05-19 (주)큐엠씨 픽업장치
KR20140029115A (ko) * 2012-08-29 2014-03-10 가부시끼가이샤 히다찌 하이테크 인스트루먼츠 다이 본딩 장치 및 다이 픽업 장치 및 다이 픽업 방법
KR20140001476U (ko) * 2012-08-31 2014-03-11 세메스 주식회사 다이 이젝팅 유닛 및 다이 픽업 장치
US20150279716A1 (en) * 2014-04-01 2015-10-01 Protec Co., Ltd. Apparatus and method for detaching chip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124685A1 (en) * 2017-12-20 2019-06-27 Lg Display Co., Ltd. Transfer head assembly and led transfer apparatus
KR20190074756A (ko) * 2017-12-20 2019-06-28 엘지디스플레이 주식회사 이송 헤드 어셈블리 및 발광소자 이송장치
KR102430018B1 (ko) * 2017-12-20 2022-08-05 엘지디스플레이 주식회사 이송 헤드 어셈블리 및 발광소자 이송장치
US11569409B2 (en) 2017-12-20 2023-01-31 Lg Display Co., Ltd. Transfer head assembly and LED transfer apparatus

Also Published As

Publication number Publication date
WO2017057909A1 (ko) 2017-04-06
CN108140601B (zh) 2022-04-05
TWI637454B (zh) 2018-10-01
TW201724331A (zh) 2017-07-01
CN108140601A (zh) 2018-06-08
SG11201802752PA (en) 2018-05-30

Similar Documents

Publication Publication Date Title
KR101596461B1 (ko) 칩 디테칭 장치 및 칩 디테칭 방법
KR101218662B1 (ko) 칩 픽업 장치, 칩 픽업 방법, 칩 박리 장치 및 칩 박리방법
KR101970884B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR101683398B1 (ko) 칩 디테칭 장치 및 칩 디테칭 방법
JP2007103826A (ja) 半導体チップのピックアップ装置
JP5775956B2 (ja) Ｌｅｄチップ用蛍光フィルムピックアップ装置
JP4825637B2 (ja) 半導体チップのピックアップ装置
KR100574433B1 (ko) 기판의 접합 장치 및 접합 방법
KR101322571B1 (ko) 반도체 소자들을 픽업하기 위한 장치
JP6366223B2 (ja) 半導体チップのピックアップ装置
JP2004031672A (ja) チップのピックアップ装置
KR101513226B1 (ko) 저주파 진동을 이용한 반도체 칩의 픽업 방법
CN108666257B (zh) 元件剥离装置及元件剥离方法
JP2004259811A (ja) ダイピックアップ方法及び装置
JP4613838B2 (ja) チップピックアップ装置およびチップピックアップ方法
JP4816622B2 (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP4462183B2 (ja) チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法
KR20130031502A (ko) 다이 픽업 방법
KR20050113934A (ko) 반도체 다이 픽업 방법
JP2014165301A (ja) 半導体チップのピックアップ装置
JP2021190457A (ja) ピックアップ装置
KR20210076472A (ko) 다이 픽업 장치 및 다이 픽업 장치의 동작방법
KR20110107118A (ko) 스테이지 및 이를 이용한 반도체 다이 픽업 장치
JPWO2010052758A1 (ja) チップ剥離方法、チップ剥離装置、および半導体装置製造方法
JP2007201119A (ja) チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant