KR19990076539A - 표시장치 및 그 표시장치의 구동방법 - Google Patents

표시장치 및 그 표시장치의 구동방법 Download PDF

Info

Publication number
KR19990076539A
KR19990076539A KR1019980049168A KR19980049168A KR19990076539A KR 19990076539 A KR19990076539 A KR 19990076539A KR 1019980049168 A KR1019980049168 A KR 1019980049168A KR 19980049168 A KR19980049168 A KR 19980049168A KR 19990076539 A KR19990076539 A KR 19990076539A
Authority
KR
South Korea
Prior art keywords
data
display device
electrode
line
scanning
Prior art date
Application number
KR1019980049168A
Other languages
English (en)
Other versions
KR100329534B1 (ko
Inventor
마사야 다지마
준이찌 오까야스
기요시 다까다
가쓰히로 이시다
다까시 후지사끼
요시마사 아와다
노부요시 곤도
신스께 다나까
나오끼 마쓰이
후미다까 아사미
Original Assignee
아끼구사 나오유끼
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990076539A publication Critical patent/KR19990076539A/ko
Application granted granted Critical
Publication of KR100329534B1 publication Critical patent/KR100329534B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G09G2310/0227—Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

종래 기술에서 어드레스 드라이버의 전류 및 전력을 저감하기 위해서는, 표시 데이터를 마스크하든지 서브 프레임 수를 삭감하는 등의 방법이 채용되고 있어, 계조 수가 줄어 현저히 화질의 열화를 수반하였다.
본 발명은 라인 데이터를 설정하는 복수의 제 1 전극 A1 ∼ Am과 라인을 선택하는 복수의 제 2 전극 Y1 ∼ Yn에 의해 매트릭스 형상의 셀을 갖는 패널(41)을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널(41)에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치로서, 상기 라인의 주사 순서를 복수 설정하는 주사 순서 설정 수단(451, 452)과, 상기 설정된 복수의 주사 순서로부터 소정의 주사 순서를 선택하는 주사 순서 선택 수단(453)을 구비하도록 구성한다.

Description

표시장치 및 그 표시장치의 구동방법
본 발명은 표시장치 및 그 표시장치의 구동방법에 관한 것으로, 특히 플라즈마 디스플레이 패널(PDP), 전자 발광 패널(EL 패널) 및 액정 디스플레이 등의 매트릭스 형상의 전극을 순차 주사함으로써, 데이터 설정을 행하는 매트릭스 전극 주사 방식의 표시장치 및 그 표시장치의 구동방법에 관한 것이다.
최근, PDP, EL 패널 및 액정 디스플레이 등의 표시장치는 대화면화, 대용량화 및 풀 칼라(full color) 표시화가 진행되고, 이것에 수반하여 이들 표시장치의 소비 전력도 커지는 경향에 있다. 그러므로 이러한 표시장치에 있어서도, 소비 전력을 가능한 한 저감하는 것이 요망되고 있다.
종래 평면형 표시장치로서 PDP(플라즈마 디스플레이 패널), EL 소자(전자 발광 소자), LCD(액정 디스플레이), VFD(형광 표시장치) 및 LED(발광 다이오드) 등을 사용한 것이 주지되어 있다. 본 발명은 이들 여러 가지 표시장치에 적용할 수 있지만, 이하의 설명에서는 플라즈마 디스플레이 장치, 특히 3 전극 면방전 교류 구동형 플라즈마 디스플레이 장치를 예로 설명한다.
그런데, 교류 구동형 플라즈마 디스플레이 장치는 2 개의 유지 방전 전극(X 전극 및 Y 전극)에 대하여 교호로 펄스를 인가함으로써 방전을 지속하여 발광 표시를 행하는 것이다. 여기서, 1 회의 방전은 예컨대 펄스 인가 직후의 1 μs에서 수 μs까지에 종료한다. 그리고 방전에 의해 발생한 정(正) 전하인 이온은 부(負) 전압이 인가되어 있는 전극 상에 절연층의 표면에 축적되고, 또 부 전하인 전자는 정 전압이 인가되어 있는 전극 상의 절연층의 표면에 축적된다. (이것을 일반적으로 벽전하라 칭하고 있다.)
따라서, 처음에는 높은 전압의 펄스(기입 펄스)로 방전시켜서 벽전하를 생성한 후, 극성이 다른 전회보다도 낮은 전압 펄스(유지 방전 펄스)를 인가하면, 전에 축적된 벽전하가 중첩되어 방전 공간에 대한 전압이 커져서 방전 전압의 임계치를 넘어서 방전을 개시한다. 즉, 1 회 기입 방전을 행하여 벽전하를 생성한 셀은 그 후 유지 방전 펄스를 교호로 반대 극성으로 인가함으로써 방전을 지속할 수 있다. 이것을 메모리 효과 또는 메모리 기능이라 말하고 있고, 일반적으로 교류 구동형 플라즈마 디스플레이 패널(AC형 PDP)은 이 메모리 효과를 이용하여 표시를 행하고 있다.
AC형 PDP에는 2 개의 전극으로 선택 방전(어드레스 방전) 및 유지 방전을 행하는 2 전극형과 제 3 전극을 이용하여 어드레스 방전을 행하는 3 전극형이 있다. 계조 표시를 행하는 컬러 PDP에서는 방전에 의해 발생하는 자외선에 의해 방전 셀 내에 형성한 형광체를 여기하고 있지만, 이 형광체는 방전에 의해 동시에 발생하는 정 전하인 이온의 충격에 약한 결점이 있다. 상기 2 전극형에서는 형광체가 이온에 직접 닿는 구성으로 되어 있기 때문에, 형광체의 수명 저하를 초래할 염려가 있다.
이것을 회피하기 위하여 컬러 PDP에서는 면방전을 이용한 3 전극 구조가 일반적으로 이용되고 있고, 또한 이 3 전극형에 있어서도 제 3 전극을 유지 방전을 행하는 2 개의 전극(X 전극 및 Y 전극)이 배치되어 있는 기판에 형성하는 경우와, 대향하는 또 하나의 기판에 배치하는 경우가 있다. 또한 동일 기판에 상기 3 종류의 전극을 형성하는 경우에도, 유지 방전을 행하는 2 개의 전극 상에 제 3 전극을 배치하는 경우와, 그 아래에 제 3 전극을 배치하는 경우가 있다. 또한 형광체가 방사하는 가시광을 그 형광체를 투과하여 보는 경우(투광형)와, 형광체로부터의 반사를 보는 경우(반사형)가 있다. 그리고, 방전을 행하는 셀은 장벽(리브(rib), 베리어(barrier))에 의해 인접 셀과의 공간적 결합이 단절되어 있지만, 이 장벽을 방전 셀을 둘러싸서 사방에 설치하여 완전히 밀봉하는 경우 및 한 방향으로만 설치하고 다른 쪽은 전극간의 갭(거리)의 적정화에 의해 결합을 끊는 경우 등이 있다.
이하의 설명에서는 유지 방전을 행하는 전극의 기판과는 다른 대향하는 기판에 제 3 전극(어드레스 전극)을 형성하는 패널로서, 장벽이 수직 방향(즉, X 전극 및 Y 전극에 직교하고, 어드레스 전극에 평행)으로만 형성되고, 유지 방전 전극의 일부가 투명 전극으로 구성되어 있는 반사형 플라즈마 디스플레이 장치를 예로 들어 설명한다. 그러나, 본 발명의 표시장치는 이 구체예의 구성에 한정되는 것은 아니고, 여러 가지 구성의 플라즈마 디스플레이 장치 및 EL 소자나 LCD 그리고 VFD나 LED 등을 사용한 표시장치에 대해 폭 넓게 적용할 수 있다.
도 1은 종래의 3 전극 면방전 교류 구동형 플라즈마 디스플레이 패널을 모식적으로 나타낸 도면이고, 도 2는 도 1의 플라즈마 디스플레이 패널에서의 방전 셀(발광 셀부)의 구성을 개략적으로 나타낸 어드레스 전극을 따른 단면도이고, 그리고 도 3은 도 1의 플라즈마 디스플레이 패널에서의 방전 셀의 구성을 개략적으로 나타낸 유지 방전 전극(X 전극 및 Y 전극)을 따른 단면도(도 2에서의 직선 L0을 따라 절단한 단면도)이다.
도 1 ∼ 도 3에 있어서, 참조 부호 1은 패널(AC형 PDP), 2는 장벽, 3은 발광 셀부, 4는 전면 유리 기판, 5는 배면 유리 기판, 6은 어드레스 전극, 7은 X 전극, 8은 Y 전극, 9는 형광체, 10은 유전체층, 11은 보호막(MgO막)을 나타내고 있다.
도 1 ∼ 도 3에 나타낸 바와 같이, AC형 PDP(1)는 2 개의 유리 기판(4, 5)에 의해 구성되고, 전면 유리 기판(4)에는 평행하는 복수의 X 전극(7) 및 Y 전극(8)(Y1 ∼ Yn)이 설치되고, 또 전면 유리 기판(4)과 대향하는 배면 유리 기판(5)에는 X 전극(7) 및 Y 전극(8)과 직교하는 복수의 어드레스 전극(6)(A1 ∼ Am)이 설치되어 있다. X 전극(7)은 투명 전극(71) 및 버스 전극(72)으로 구성되고, 또 Y 전극(8)은 투명 전극(81) 및 버스 전극(82)으로 구성되어 있다. 여기서 X 전극(7) 및 Y 전극(8)은 교류 전압이 인가되어 유지 방전을 행하는 유지 방전 전극으로서 사용된다.
전면 유리 기판(4)에 설치된 투명 전극(71, 81)은 형광체(7)로부터의 반사광(12)을 투과시키기 위해서 예컨대 ITO(산화 인듐을 주성분으로 하는 투명 도체막) 등으로 구성되고, 또 버스 전극(72, 82)은 전극 저항에 의한 전압 강하를 막기 위해서 저 저항의 Cr(크롬)이나 Cu(동) 등의 금속으로 형성되어 있다. 그리고, 이들 투명 전극(71, 81) 및 버스 전극(72, 82)을 절연하여 피복하기 위하여 유전체층(유리)(10)이 형성되고, 또한 이 유전체층(10) 상에 MgO(산화마그네슘)로 된 보호막(11)이 형성되어 있다.
또 전면 유리 기판(4)과 대향하는 배면 유리 기판(5)에는 유지 방전 전극(X 전극(7) 및 Y 전극(8))과 직교하는 복수의 어드레스 전극(6)이 설치되어 있지만, 이들 각 어드레스 전극(6) 사이에는 장벽(2)이 설치되고, 그 장벽(2) 사이에 어드레스 전극(6)을 덮어서 적색, 녹색, 청색의 발광 특성을 갖는 형광체(9)가 형성되어 있다.
그리고, 배면 유리 기판(5)의 각 장벽(2)의 산등성이 부분과 전면 유리 기판(4)의 표면을 밀착시키고, 2 개의 유리 기판(4, 5)에 의해 방전 가스를 봉입하여 패널(1)이 조립된다. 여기서, 발광 셀부(3)는 장벽(2)으로 둘러싸인 영역이고, 각 X 전극(7) 및 Y 전극(8)과 각 어드레스 전극(6)의 교차 장소 근변에 형성된다. 또한 발광 셀부(3)에서의 방전은 주로 전면 유리 기판(4) 상에 배치된 2 개의 유지 방전 전극(X 전극(7) 및 Y 전극(8)) 사이에서 행해지고, 또 표시 데이터에 따른 화소(발광 셀부(3))의 선택은 Y 전극(8)과 어드레스 전극(6)간의 방전을 이용하여 해당하는 Y 전극(8)을 포함하는 라인 상의 셀을 선택하여 행하도록 되어 있다.
즉, 방전 공간은 장벽(2)으로 분리되고, 방전은 그 안에서 각 셀마다에 일어나도록 되어 있고, 방전에 의해 발생한 자외선이 형광체(9)를 발광(반사광(12))시켜서 표시를 행하도록 되어 있다. 이와 같은 구성을 갖는 셀(발광 셀부(3))을 예컨대 매트릭스 형상으로 m × n 개만큼 배열함으로써, 도 1에 나타낸 바와 같은 패널(1)이 구성된다. 여기서, 도 1에 있어서 참조 부호 A1 ∼ Am은 어드레스 전극(6)을 나타내고, Y1 ∼ Yn은 Y 전극(8)을 나타내고 있다. 또 각 셀에 대한 X 전극(7)은 공통 결선으로 되어 있다.
도 4는 도 1에 나타낸 플라즈마 디스플레이 패널을 사용한 3 전극 면방전 교류 구동형 플라즈마 디스플레이 장치의 일 예를 나타낸 블록도이고, 대표적인 3 전극 AC형 PDP를 구동하기 위한 주변 회로를 나타낸 것이다.
도 4에 있어서, 참조 부호 27은 제어 회로, 28은 표시 데이터 제어부, 29는 프레임 메모리, 20은 패널 구동 제어부, 21은 주사 드라이버 제어부, 22는 공통 드라이버 제어부를 나타내고 있다. 또한 참조 부호 23은 어드레스 드라이버, 24는 Y 주사 드라이버, 25는 Y 공통 드라이버, 26은 X 공통 드라이버를 나타내고 있다.
또 도 4에 있어서, 참조 부호 CLOCK는 표시 데이터를 나타내는 도트 클록, DATA는 표시 데이터(예컨대 256 계조 컬러 표시의 경우는, 각 색 8 비트의 데이터 : 3 × 8), VSYNC는 1 프레임의 개시를 나타내는 수직 동기 신호, 그리고 HSYNC는 1 라인의 개시를 나타내는 수평 동기 신호를 나타내고 있다.
제어 회로(27)는 표시 데이터 제어부(28) 및 패널 구동 제어부(20)를 구비하고 있다. 표시 데이터 제어부(28)는 표시 데이터를 프레임 메모리(29)에 저장하고, 패널의 구동 타이밍에 맞추어서 어드레스 드라이버(23)에 표시 데이터 및 전송 클록 등의 제어 신호를 공급하는 것이다. 패널 구동 제어부(20)는 패널(1)에 고압 파형을 인가하는 타이밍을 결정하는 것으로, 주사 드라이버 제어부(21) 및 공통 드라이버 제어부(22)를 구비하고 있다.
도 4에 나타낸 바와 같이, 어드레스 전극 A1 ∼ Am(6)은 개별로 어드레스 드라이버(23)에 접속되고, 그 어드레스 드라이버(23)에 의해 어드레스 방전시의 어드레스 펄스가 인가된다. 또 Y 전극 Y1 ∼ Yn(8)은 개별로 Y 주사 드라이버(24)에 접속된다. Y 주사 드라이버(24)는 Y측 공통 드라이버(25)에 접속되어 있고, 어드레스 방전시의 펄스는 Y 주사 드라이버(24)로부터 발생한다. 또 유지 펄스 등은 Y 공통 드라이버(25)에서 발생하고, Y 주사 드라이버(24)를 경유하여 Y 전극 Y1 ∼ Yn에 인가된다. 또한 X 전극 X(7)는 패널(1)의 전 표시 라인에 공통 접속되고, 공통 드라이버 제어부(22)에 접속된 X 공통 드라이버(26)에 의해 제어되도록 되어 있다. 여기에서, X측 공통 드라이버(26)는 기입 펄스 및 유지 펄스 등을 발생한다. 이들 드라이버 회로는 제어 회로(27)에 의해 제어되고, 그 제어 회로(27)는 장치의 외부로부터 공급되는 수직 동기 신호 VSYNC, 수평 동기 신호 HSYNC, 도트 클록 CLOCK 및 표시 데이터 DATA 등에 의해 제어된다.
도 5는 도 4의 플라즈마 디스플레이 장치에 적용되는 서브 프레임 방식 계조 제어를 설명하기 위한 타이밍도이고, 도 6은 도 4의 플라즈마 디스플레이 장치에서의 구동 파형의 일 예를 나타낸 도면이다.
도 5에 나타낸 바와 같이, 도 4의 플라즈마 디스플레이 장치에서의 계조 표시는 1 프레임 Tf에서의 표시 데이터의 각 비트를 j 개(예컨대 8 개)의 서브 프레임 1SF ∼ jSF(1SF ∼ 8SF)의 각 기간에 대응시켜, 비트의 웨이트(weight)에 따라서 서브 프레임 기간 중의 서스테인 기간(유지 방전 기간)의 길이를 변화시킴으로써 행하고 있다. 즉, j 비트로 2j계조 표시를 행하는 경우, 1 프레임을 j 개의 서브 프레임으로 분할하지만, 각 서브 프레임의 서스테인 기간 Ts-sf(j)의 길이는 1:2:4:8:…:2j-1의 비율로 되어 있다. 여기서 어드레스 주사 기간 Ta-sf는 모든 서브 프레임에서 같은 길이이다.
도 6에 나타낸 바와 같이, 1 서브 프레임 기간(각 서브 프레임 1SF ∼ jSF)은 리셋 기간, 어드레스 주사 기간 및 서스테인 기간으로 분할된다. 리셋 기간에 있어서, 모든 Y 전극 Y1 ∼ Yn(8)을 0 V로 하고, 모든 어드레스 전극 A1 ∼ Am(6) 및 X 전극(7)에 각각 펄스(기입 펄스)를 인가하여, 전 셀이 방전한 후에 자기 중화하여 방전을 종식하는 자기 소거 방전을 행한다.
다음에, 어드레스 주사 기간에 있어서, 표시 데이터에 따른 셀의 온/오프를 행하기 위하여, 1 라인마다 어드레스 선택ㆍ방전을 행하여 프라이밍(priming)(種火) 전하를 축적한다. 그 후, 서스테인 기간에서는 X 전극(7), Y 전극(8)에 교호로 펄스가 인가되어 유지 방전이 행해져서 1 서브 프레임의 화상 표시가 행해진다.
즉, 어드레스 주사 기간에 있어서, 어드레스 전극 A1, A2, …, Am에는 각각 표시 데이터에 따른 어드레스 펄스 A(1), A(2), …, A(m)가 어드레스 드라이버(23)에 의해 인가된다. 또한 어드레스 주사시에 있어서 Y 전극 Y1, Y2, … Yn에는 각각 Y 주사 드라이버(24)로부터 선택 펄스가 인가되고, 또 발광시(서스테인 기간)에 있어서는 Y 공통 드라이버(25)로부터 서스테인 펄스가 인가된다. X 전극 X(7)는 전 라인 공통으로 X 공통 드라이버(26)에 접속되어 있고, 공통의 펄스가 인가된다.
그리고, 상기 서스테인 기간의 펄스 회수에 의해 휘도가 결정되지만, 이상과 같이 1로부터 j까지의 서브 프레임 1SF ∼ jSF를 선택적으로 점등시킴으로써, 0으로부터 2j-1까지의 계조의 휘도를 표시할 수 있게 된다.
도 7은 종래의 표시장치의 일 구성례를 개략적으로 나타내는 블록도이고, 도 8은 도 7의 표시장치의 동작을 설명하기 위한 타이밍도이다.
도 7에 있어서, 참조 부호 31은 패널, 32는 A 전극 드라이버(어드레스 드라이버), 33은 Y 전극 드라이버, 34는 카운터, 35는 판독 어드레스 발생부, 36은 시프트 레지스터, 37은 메모리를 나타내고 있다. 여기서, A 전극 드라이버(32), Y 전극 드라이버(33) 및 메모리(37)는 각각 도 4에서의 주사 드라이버(23), Y 주사 드라이버(24) 및 프레임 메모리(29)에 대응하고, 또 시프트 레지스터(36)는 도 4에서의 주사 드라이버 제어부(21)에 설치되고, 카운터(34) 및 판독 어드레스 발생부(35)는 도 4에서의 표시 데이터 제어부(28)에 설치되어 있다. 여기서, 메모리(37)로서는 예컨대 2 개의 프레임 메모리로 구성되고, 한쪽의 프레임 메모리에 데이터를 기입하고 있는 사이에, 다른 쪽의 프레임 메모리에 기입되어 있는 데이터를 판독하여 각 서브 프레임에서의 패널(31)로의 데이터 기입을 행하도록 되어 있다. 또한 도 7에서는 이미 데이터가 기입된 프레임 메모리(37)로부터 데이터를 판독하여 패널(31)로 데이터 기입을 행하는 모습을 나타내고 있다.
시프트 레지스터(36)는 시프트 데이터와 시프트 클록에 의해 주사를 행하는 것이고, 판독 어드레스 발생부(35)는 카운터(라인 카운터)(34)의 출력을 메모리(프레임 메모리)(37)의 어드레스로 재판독하고, 주사 순서를 따른 데이터 판독을 행하도록 되어 있다.
도 8에 나타낸 바와 같이, 종래의 표시장치(3 전극 면방전 교류 구동형 플라즈마 디스플레이 장치)는 패널(31)에 대한 데이터 기입을 행하는 경우, 먼저 각 서브 프레임(도 5에서의 각 서브 프레임 1SF ∼ jSF)의 선두에서 클리어 펄스 CLR을 입력하고, 또한 주사 클록 SCLOCK에 따라서 Y 전극 드라이버(36)는 차례로 Y 전극 Y1, Y2, Y3, … , Yn을 선택한다. 이 때, A 전극 드라이버(32)는 메모리(프레임 메모리)(37)로부터 공급되는 선택된 라인(Y1, Y2, Y3, … , Yn)에 대응하는 데이터를 각 어드레스 전극 A1, A2, A3, … , Am으로 출력한다.
즉, 클리어 펄스 CLK 및 주사 클록 SCLOCK를 받은 카운터(라인 카운터)(34)는 판독 어드레스 발생부(35)가 메모리(프레임 메모리)(37)에서의 선택된 라인(Y1, Y2, Y3, … , Yn)에 대응하는 데이터를 지정하도록 제어한다. 구체적으로는, 라인(Y 전극) Y1이 선택되어 있는 때는 대응하는 셀 1,1 ; 2,1 ; 3,1 ; … ; m,1의 데이터가 각 어드레스 전극 A1, A2, A3, … , Am으로 출력되고, 라인 Y2가 선택되어 있는 때는 대응하는 셀 1,2 ; 2,2 ; 3,2 ; … ; m,2의 데이터가 각 어드레스 전극 A1, A2, A3, … , Am으로 출력되고, 라인 Yn이 선택되어 있는 때는 대응하는 셀 1,n ; 2,n ; 3,n ; … ; m,n의 데이터가 각 어드레스 전극 A1, A2, A3, … , Am으로 출력되도록 되어 있다.
이와 같이, 종래의 표시 장치에 있어서, Y 전극의 주사 순서는 항상 고정되어 있고, Y1, Y2, Y3, … , Yn의 순번으로 선택되도록 되어 있어, 동작 중에 변경되는 일은 없다.
그런데, A 전극 드라이버(32)는 1 주사마다 대응하는 라인의 어드레스 데이터를 출력하지만, 이 때의 A 전극 드라이버(어드레스 드라이버)의 소비전력은 데이터 기입(어드레스)에 사용되는 전력과 각 어드레스 전극의 충방전 전력의 합계가 된다.
특히, 최근의 고해상도화에 따른 라인 수의 증가 및 고정세화에 따른 전극간 용량의 증가에 의해, 전극의 충방전에 의한 소비전력은 어드레스 드라이버(A 전극 드라이버)의 소비전력의 대부분을 차지하고 있어, 충방전 전력을 경감하는 것이 저전력화로의 과제이다.
여기서, 전극의 충방전 전력은 전극 용량, 구동 전압 및 주파수에 따라서 결정되지만, 제어 가능한 것은 주파수뿐이다. 또 종래의 기술에서는 예컨대 표시 데이터를 마스크하거나, 서브 프레임 수를 삭감하는 등의 방법에 의해, 구동 주파수를 낮추어 어드레스 드라이버의 전류 및 전력의 저감을 도모하고 있었지만, 이 방법에서는 계조 수를 줄이게 되고 말아 현저한 화질의 열화가 수반되게 된다.
본 발명은 상술한 종래의 표시장치가 갖는 과제를 감안하여, 화질의 열화를 수반하는 일이 없이 어드레스 드라이버의 전류 및 전력의 저감을 도모하는 것을 목적으로 한다.
도 1은 종래의 3 전극 면방전 교류 구동형 플라즈마 디스플레이 패널을 모식적으로 나타낸 도면.
도 2는 도 1의 플라즈마 디스플레이 패널에서의 방전 셀의 구성을 개략적으로 나타내는 어드레스 전극을 따른 단면도.
도 3은 도 1의 플라즈마 디스플레이 패널에서의 방전 셀의 구성을 개략적으로 나타내는 유지 방전 전극을 따른 단면도.
도 4는 도 1에 나타낸 플라즈마 디스플레이 패널을 사용한 3 전극 면방전 교류 구동형 플라즈마 디스플레이 장치의 일 예를 나타낸 블록도.
도 5는 도 4의 플라즈마 디스플레이 장치에 적용되는 서브 프레임 방식 계조 제어를 설명하기 위한 타이밍도.
도 6은 도 4의 플라즈마 디스플레이 장치에서의 구동 파형의 일 예를 나타낸 도면.
도 7은 종래의 표시장치의 일 구성례를 개략적으로 나타낸 블록도.
도 8은 도 7의 표시장치의 동작을 설명하기 위한 타이밍도.
도 9는 본 발명에 관한 표시장치의 제 1 실시예를 개략적으로 나타낸 블록도.
도 10은 도 9의 표시장치의 동작을 설명하기 위한 타이밍도.
도 11은 도 9의 표시장치에서의 제어 시켄스의 일 예를 설명하기 위한 순서도.
도 12는 특정 표시 패턴에 대한 전극 상태의 변화를 설명하기 위한 도면(그 중 1).
도 13은 특정 표시 패턴에 대한 전극 상태의 변화를 설명하기 위한 도면(그 중 2).
도 14는 특정 표시 패턴에 대한 전극 상태의 변화를 설명하기 위한 도면(그 중 3).
도 15는 특정 표시 패턴에 대한 전극 상태의 변화를 설명하기 위한 도면(그 중 4).
도 16은 특정 표시 패턴에 대한 전극 상태의 변화를 설명하기 위한 도면(그 중 5).
도 17은 본 발명에 관한 표시장치의 제 2 실시예를 개략적으로 나타낸 블록도.
도 18은 도 17의 표시장치의 동작(3 라인 점프)을 설명하기 위한 타이밍도.
도 19는 도 17의 표시장치에서의 순차 주사 판독 어드레스 발생부의 동작을 설명하기 위한 도면.
도 20은 도 17의 표시장치에서의 1 라인 점프 판독 어드레스 발생부의 동작을 설명하기 위한 도면.
도 21은 도 17의 표시장치에서의 3 라인 점프 판독 어드레스 발생부의 동작을 설명하기 위한 도면.
도 22는 본 발명에 관한 표시장치의 제 3 실시예를 개략적으로 나타낸 블록도.
도 23은 본 발명에 관한 표시장치의 제 4 실시예를 개략적으로 나타낸 블록도.
도 24는 도 23의 표시장치에서의 데이터 차분 검출부의 일 예를 나타낸 블록도.
도 25는 도 24의 데이터 차분 검출부에서의 차분 검출 회로의 일 예를 나타낸 블록 회로도.
도 26은 도 24의 데이터 차분 검출부에서 사용하는 래치 회로의 제어 신호를 발생하는 회로의 일 예를 나타낸 도면.
도 27은 도 23의 표시장치에서의 데이터 차분 검출부의 동작의 일 예를 나타낸 타이밍도.
도 28은 도 23의 표시장치에서의 주사 데이터 발생부의 일 예를 나타낸 블록 회로도.
도 29는 도 23의 표시장치에서의 판독 어드레스 발생부의 동작의 일 예를 나타낸 도면.
(부호의 설명)
1 … 3 전극 면방전 교류 구동형 플라즈마 디스플레이 패널(AC형 PDP)
2 … 장벽
3 … 발광 셀부(셀)
4 … 전면 유리 기판
5 … 배면 유리 기판
6 … 어드레스 전극(제 1 전극)
7 … X 전극(유지 방전 전극)
8 … Y 전극(제 2 전극, 주사 전극: 유지 방전 전극)
9 … 형광체
10 … 유전체층(유리)
11 … 보호층(MgO막)
12 … 반사광
20 … 패널 구동 제어부
21 … 주사 드라이버 제어부
22 … 공통 드라이버 제어부
23 … 어드레스 드라이버
24 … Y 주사 드라이버
25 … Y 공통 드라이버
26 … X 공통 드라이버
27 … 제어 회로
28 … 표시 데이터 제어부
29 … 프레임 메모리
41, 51, 61, 71 … 패널
42, 52, 62, 72 … A 전극 드라이버(어드레스 드라이버)
43, 53, 63, 73 … Y 전극 드라이버(Y 주사 드라이버)
44, 54, 64 … 카운터
47, 57, 67 … 메모리
66 … 디코더
74 … 주사 카운터
451, 452; 551, 552, 553, 65, 75 … 판독 어드레스 발생부
453, 554 … 어드레스 실렉터
461, 462; 561, 562, 563, 76 … 주사 데이터 발생부
463, 564 … 주사 실렉터
481, 581 … 검출부
482, 582, 682, 782 … 제어부
583 … 기준치 설정부
681, 781 … 데이터 차분 검출부
783 … 주사 순서 기억부
본 발명의 제 1 형태에 의하면, 라인 데이터를 설정하는 복수의 제 1 전극과 라인을 선택하는 복수의 제 2 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치로서, 상기 라인의 주사 순서를 복수 설정하는 주사 순서 설정 수단과, 상기 설정된 복수의 주사 순서로부터 소정의 주사 순서를 선택하는 주사 순서 선택 수단을 구비하는 것을 특징으로 하는 표시장치가 제공된다.
또한 본 발명의 제 2 형태에 의하면, 라인 데이터를 설정하는 복수의 제 1 전극과 라인을 선택하는 복수의 제 2 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치로서, 상기 라인의 주사 순서를 임의로 설정하는 주사 순서 설정 수단을 구비한 것을 특징으로 하는 표시장치가 제공된다.
본 발명의 제 3 형태에 의하면, 라인 데이터를 설정하는 복수의 어드레스 전극과 라인을 선택하는 복수의 주사 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치의 구동방법으로서, 상기 라인의 주사 순서를 복수 설정하고, 상기 어드레스 전극을 구동하는 어드레스 드라이버의 전류치 또는 전력치를 검출하여, 상기 설정된 복수의 주사 순서로부터 상기 어드레스 드라이버의 전류치 또는 전력치가 최소가 되는 소정의 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치의 구동방법이 제공된다.
또한 본 발명의 제 4 형태에 의하면, 라인 데이터를 설정하는 복수의 어드레스 전극과 라인을 선택하는 복수의 주사 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치의 구동방법으로서, 상기 어드레스 전극을 구동하는 어드레스 드라이버의 전류치 또는 전력치를 검출하여, 상기 어드레스 드라이버의 전류치 또는 전력치가 최소가 되는 라인의 주사 순서를 임의로 설정하도록 한 것을 특징으로 하는 표시장치의 구동방법이 제공된다.
볼 발명의 제 1 형태의 표시장치에 의하면, 주사 순서 설정 수단에 의해 라인의 주사 순서가 복수 설정되고, 주사 순서 선택 수단에 의해 설정된 복수의 주사 순서로부터 소정의 주사 순서가 선택된다. 즉, 어드레스 전극인 제 1 전극을 구동하는 어드레스 드라이버의 전류치 또는 전력치가 최소로 되도록 주사 순서가 선택된다.
또 본 발명의 제 2 형태의 표시장치에 의하면, 주사 순서 설정 수단에 의해 라인의 주사 순서를 임의로 설정한다. 즉, 어드레스 전극인 제 1 전극을 구동하는 어드레스 드라이버의 전류치 또는 전력치가 최소로 되는 순서로 제 2 전극이 주사된다.
본 발명의 제 3 형태의 표시장치의 구동방법에 의하면, 라인의 주사 순서가 복수 설정되고 어드레스 드라이버의 전류치 또는 전력치가 검출되어, 어드레스 드라이버의 전류치 또는 전력치가 최소치가 되는 소정의 주사 순서가 선택된다. 여기서, 설정되는 복수의 주사 순서는 2의 멱승마다의 주사로 할 수 있다.
또한, 본 발명의 제 4 형태의 표시장치의 구동방법에 의하면, 어드레스 드라이버의 전류치 또는 전력치가 검출되어, 어드레스 드라이버의 전류치 또는 전력치가 최소가 되는 라인의 주사 순서가 임의로 설정된다. 여기서, 주사 전극은 소정 수마다의 복수의 블록으로 분할되고, 각 블록 내에서 주사 순서가 설정되도록 구성하여도 좋다.
이와 같이, 본 발명의 표시장치 및 표시장치의 구동방법에 의하면, 화질의 열화를 수반하지 않고 어드레스 드라이버의 전류 및 전력의 저감을 도모할 수 있다.
(발명의 실시 형태)
이하, 첨부 도면을 참조하여 본 발명에 관한 표시장치 및 이 표시장치의 구동방법의 각 실시예를 상술한다.
도 9는 본 발명에 관한 표시장치의 제 1 실시예를 개략적으로 나타낸 블록도이고, 도 10은 도 9의 표시장치의 동작을 설명하기 위한 타이밍도이다.
도 9에 있어서, 참조 부호 41은 패널, 42는 전극 드라이버(어드레스 드라이버), 43은 Y 전극 드라이버(Y 주사 드라이버), 44는 카운터, 451은 제 1 판독 어드레스 발생부, 452는 제 2 판독 어드레스 발생부, 453은 어드레스 실렉터를 나타내고 있다. 또 참조 부호 461은 제 1 주사 데이터 발생부, 462는 제 2 주사 데이터 발생부, 463은 주사 실렉터, 47은 메모리, 381은 검출부, 482는 제어부를 나타내고 있다.
여기서, A 전극 드라이버(42), Y 전극 드라이버(43) 및 메모리(47)는 각각 도 4에서의 어드레스 드라이버(23), Y 주사 드라이버(24) 및 프레임 메모리(29)에 대응하고 있다. 또 제 1 주사 데이터 발생부(461), 제 2 주사 데이터 발생부(462) 및 주사 실렉터(463)는 도 4에서의 주사 드라이버 제어부(21)에 설치되어 있다. 또한 카운터(44), 제 1 판독 어드레스 발생부(451), 제 2 판독 어드레스 발생부(452), 어드레스 실렉터(453), 검출부(481) 및 제어부(482)는 도 4에서의 표시 데이터 제어부(28)에 설치되어 있다. 여기서, 도 9에서는 판독 어드레스 발생부 및 주사 데이터 발생부는 각각 2 개씩 설치되어 있지만, 이들 판독 어드레스 발생부 및 주사 데이터 발생부는 각각 복수개 설치할 수 있다.
제 1 판독 어드레스 발생부(451)는 제 1 주사 데이터 발생부(461)에서의 Y 전극(제 2 전극 : 주사 전극)의 주사 순서에 대응한 판독 어드레스를 발생하고, 또 제 2 판독 어드레스 발생부(452)는 제 2 주사 데이터 발생부(462)에서의 Y 전극의 주사 순서에 대응한 판독 어드레스를 발생한다. 여기서, 제 1 주사 데이터 발생부(461)와 제 2 주사 데이터 발생부(462)는 Y 전극을 다른 순서로 주사(스캔)하도록 되어 있고, 이것에 의해 어드레스 드라이버(42)의 소비전력(충방전 전력)이 다르게 된다.
검출부(481)는 제 1 판독 어드레스 발생부(451)의 출력(어드레스) 및 제 2 판독 어드레스 발생부(452)의 출력에 의한 A 전극 드라이버(42)를 흐르는 전류 또는 전력(소비전류 또는 소비전력)을 검출하는 것이고, 이 검출부(481)에 의해 전류 또는 전력이 작은 쪽의 판독 어드레스 발생부의 출력이 어드레스 실렉터(453)에 의해 선택되는 동시에, 이 어드레스 실렉터(453)에 의해 선택되는 어드레스(판독 어드레스 발생부의 출력)에 대응하는 주사 데이터 발생부의 출력이 주사 실렉터(463)에 의해 선택되게 된다. 즉, 검출부(481)의 검출 결과에 의해 예컨대 제 1 판독 어드레스 발생부(451)의 출력을 선택한 쪽이 제 2 판독 어드레스 발생부(452)의 출력을 선택하는 것보다도 A 전극 드라이버(42)를 흐르는 전류가 작아지게 된 경우에는, 어드레스 실렉터(453)에 의해 제 1 판독 어드레스 발생부(451)의 출력이 선택되고, 또한 주사 실렉터(463)에 의해 제 1 주사 데이터 발생부(461)의 출력이 선택되게 된다.
여기서, 예컨대 어드레스 실렉터(453)에 의해 선택된 제 1 판독 어드레스 발생부(451)의 출력에 따라서 메모리(프레임 메모리)(47)로부터 판독되는 데이터와, 주사 실렉터(463)에 의해 선택되는 제 1 주사 데이터 발생부(461)의 출력에 의한 Y 전극의 주사와의 관계는 Y 전극의 주사의 순번이 다른 이외에는 기본적으로 종래의 동작과 같다.
즉, 도 10에 나타낸 바와 같이, 본 제 1 실시예의 표시장치(3 전극 면방전 교류 구동형 플라즈마 디스플레이 장치)는 패널(41)에 대한 데이터 기입을 행하는 경우, 먼저 각 서브 프레임(도 5에서의 각 서브 프레임 1SF ∼ jSF)의 선두에서 클리어 펄스 CLR을 입력하고, 또한 Y 전극 드라이버(43)는 주사 실렉터(463)에 의해 선택된 주사 데이터 발생부의 출력에 따라서 Y 전극을 선택한다(Y1, Y3, … , Yn-1, Y2, … , Yn). 이 때, 어드레스 실렉터(453)는 주사 실렉터(463)에 의해 선택된 주사 데이터 발생부의 출력에 대응한 판독 어드레스 발생부의 출력을 선택하여 메모리(47)에 공급하기 때문에, A 전극 드라이버(42)로부터는 주사되는 Y 전극의 순번에 대응한 데이터가 각 어드레스 전극(제 1 전극) A1, A2, A3, … , Am으로 출력된다.
구체적으로, 라인(Y 전극)이 Y1, Y3, … , Yn-1, Y2, … , Yn으로 선택되면, 이들 각 라인에 대응하는 셀의 데이터 1,1 ; 2,1 ; 3,1 ; … ; m,1, 1,3 ; 2,3 ; 3,3 ; … ; m,3, … , 1,n-1 ; 2,n-1 ; 3,n-1 ; … ; m,n-1, 1,2 ; 2,2 ; 3,2 ; … ; m,2, … , 1,n ; 2,n ; 3,n ; … ; m,n이 각 어드레스 전극 A1, A2, A3, … , Am에 출력되게 된다.
이것에 의해, A 전극 드라이버(어드레스 드라이버)(42)의 출력이 변화하는 회수를 저감한다. 즉, 구동 주파수를 저감할 수 있고 소비전력을 저감하는 것이 가능하게 된다. 여기서, 본 제 1 실시예(이하의 각 실시예도 같다)에서는 데이터를 기입하는 순서가 변화할 뿐이고 데이터 그 자체에는 변경을 가하지 않기 때문에, 화질 열화를 초래하는 일이 없다.
도 11은 도 9의 표시장치에서의 제어 시켄스의 일 예를 설명하기 위한 순서도이다.
도 11에 나타낸 바와 같이 제어 시켄스가 개시되면, 먼저 스텝 ST1에서 주사 순서 1을 선택하고, 예컨대 도 9에서의 제 1 판독 어드레스 발생부(451)의 출력을 선택하고, 스텝 ST2로 진행한다. 스텝 ST2에서는 주사 순서 1에 의한 A 전극 드라이버(42)에서 소비되는 전력(A 전극 드라이버(42)를 흐르는 전류)의 검출을 행한다. 여기서, 주사 순서(1)에 의한 A 전극 드라이버(42)의 전류ㆍ전력의 검출치를 P1로 한다.
또한, 스텝 ST3으로 진행하여 주사 순서 2를 선택하고, 예컨대 도 9에서의 제 2 판독 어드레스 발생부(452)의 출력을 선택하고, 스텝 ST4로 진행한다. 스텝 ST4에서는 스텝 ST2와 마찬가지로 주사 순서 2에 의한 A 전극 드라이버(42)의 전류ㆍ전력의 검출을 행하고, 그 검출치를 P2로 한다.
또한, 스텝 ST5로 진행하여 P2가 P1보다도 큰가의 여부(P1 < P2)가 판별되고, P2가 P1보다도 크다고 판별된 경우에는 스텝 ST7로 진행하여 A 전극 드라이버(42)의 전류ㆍ전력의 검출치가 작은 쪽의 주사 순서 1을 선택하여 스텝 ST8로 진행한다. 스텝 ST8에서는 A 전극 드라이버(42)의 전류ㆍ전력의 검출치가 작은 쪽의 주사 순서 1에서의 검출치 P1을 검출하고, 스텝 ST9에서 스텝 ST5와 마찬가지로 P2가 P1보다도 큰가 여부(P1 < P2)를 판별한다. 그리고, 스텝 ST9에서 P2가 P1보다도 크다고 판별되면 스텝 ST8로 돌아가고, 스텝 ST9에서 P2가 P1보다도 크지 않다(P1 ≥ P2)고 판별될 때까지 같은 루프를 반복하여 주사 순서 1을 유지한다.
한편, 스텝 ST5에서 P2가 P1보다도 크지 않다(P1 ≥ P2)고 판별된 경우에는 스텝 ST6으로 진행하여 A 전극 드라이버(41)의 전류ㆍ전력의 검출치가 작은 쪽의 주사 순서 2에서의 검출치 P2를 검출하고, 스텝 ST5로 돌아온다. 즉, 스텝 ST5에서 P2가 P1보다도 크다(P1 < P2)고 판별될 때까지 같은 루프를 반복하여 주사 순서 2를 유지한다.
이와 같이, 본 제 1 실시예에서는 주사 순서 1 및 주사 순서 2에 의한 어드레스 드라이버(A 전극 드라이버)의 전극(또는 전력)의 검출치(P1, P2)를 도입하고 이 값을 비교하여, 보다 작은 쪽의 주사 순서를 선택의 대상으로 하여 고정하도록 되어 있다. 또한, 상기 예에서는 2 개의 주사 순서(주사 순서 1 및 2)를 예로서 설명하였지만, 3 개 이상의 복수이어도 좋음은 물론이다.
도 12 ∼ 도 16은 특정 표시 패턴에 대한 전극 상태의 변화를 설명하기 위한 도면이다.
도 12a는 4 × 4 셀 구조(16 화소)를 갖는 표시장치에서의 체크 모양의 패턴을 표시하는 경우의 예이다.
도 12b에 나타낸 바와 같이, Y 전극을 Y1 → Y2 → Y3 → Y4의 차례로 주사(스캔)한 경우, 각 어드레스 전극(A1 ∼ A4)의 레벨 변화(데이터 "1"로부터 데이터 "0"으로의 변화, 또는 데이터 "0"으로부터 데이터 "1"로의 변화)는 각각 3 회로 되어 합계 12 회로 된다.
이것에 대하여, 도 12c에 나타낸 바와 같이, Y 전극을 Y1 → Y3 → Y2 → Y4로 주사한 경우에는 각 어드레스 전극(A1 ∼ A4)의 레벨 변화는 각각 1 회로 되어 합계 4 회로 된다.
따라서, 이 도 12a에 나타낸 바와 같은 표시 패턴에 대해서는 도 12c에 나타낸 순서(Y1 → Y3 → Y2 → Y4)로 Y 전극을 주사함으로써, A 전극 드라이버에서 소비하는 전력(A 전극 드라이버를 흐르는 전류)을 대폭 저감할 수 있다는 것이 판명된다.
도 13a는 4 × 4 셀 구조를 갖는 표시장치에서의 2 라인마다의 체크 모양의 패턴을 표시하는 경우의 예이다.
도 13b에 나타낸 바와 같이, Y 전극을 Y1 → Y2 → Y3 → Y4의 차례로 주사(스캔)한 경우, 각 어드레스 전극(A1 ∼ A4)의 레벨 변화는 각각 1 회로 되어 합계 4 회로 된다.
이것에 대하여, 도 13c에 나타낸 바와 같이, Y 전극을 Y1 → Y3 → Y2 → Y4로 주사한 경우에는 각 어드레스 전극(A1 ∼ A4)의 레벨 변화는 각각 3 회로 되어 합계 12 회로 된다.
따라서, 이 도 13a에 나타낸 바와 같은 표시 패턴에 대해서는 도 13b에 나타낸 순서(Y1 → Y2 → Y3 → Y4)로 Y 전극을 주사함으로써, A 전극 드라이버의 전류ㆍ전력을 대폭 저감할 수 있다는 것이 판명된다.
도 14는 16 × 16 셀 구조(256 화소 : A1 ∼ A16, Y1 ∼ Y16)를 갖는 표시장치에서의 1 라인마다의 줄무늬형 모양의 패턴을 표시하는 경우의 예이다. 이 경우, Y1 → Y2 → Y3 → Y4 → … → Y15 → Y16의 차례로 주사하면 모든 어드레스 A1 ∼ A16에서의 레벨 변화의 합계가 240 회로 되는 것에 대하여, Y1 → Y3 → Y5 → Y7 → … → Y15 → Y2 → Y4 → Y6 → Y8 → … → Y14 → Y16으로 기수 라인을 주사한 후에 우수 라인을 주사하면 모든 어드레스 A1 ∼ A16에서의 레벨 변화의 합계가 16 회로 된다. 따라서, 이 경우에는 Y 전극을 Y1 → Y3 → Y5 → Y7 → … → Y15 → Y2 → Y4 → Y6 → Y8 → … → Y14 → Y16과 같이 기수 라인을 주사한 후에 우수 라인을 주사함으로써, A 전극 드라이버의 전류ㆍ전력을 대폭 저감할 수 있다.
도 15는 16 × 16 셀 구조를 갖는 표시장치에 있어서, 횡방향(Y 전극 방향)으로 3 개씩 점등과 소등의 셀이 반복되고, 종방향(A 전극 방향)으로 교호로 반전하는 패턴을 표시하는 경우의 예이다. 이 경우, Y1 → Y2 → Y3 → Y4 → … → Y15 → Y16의 차례로 주사하면 모든 어드레스 A1 ∼ A16에서의 레벨 변화의 합계가 240 회로 되는 것에 대하여, 도 14와 마찬가지로 기수 라인을 주사한 후에 우수 라인을 주사하면 모든 어드레스 A1 ∼ A16에서의 레벨 변화의 합계가 16 회로 된다. 따라서, 이 경우에도, Y 전극을 Y1 → Y3 → Y5 → Y7 → … → Y15 → Y2 → Y4 → Y6 → Y8 → … → Y14 → Y16과 같이 기수 라인을 주사한 후에 우수 라인을 주사함으로써, A 전극 드라이버의 전류ㆍ전력을 대폭 저감할 수 있다.
도 16은 16 × 16 셀 구조를 갖는 표시장치에 어떤 패턴을 표시하는 경우의 예이다. 이 경우, Y1 → Y2 → Y3 → Y4 → … → Y15 → Y16의 차례로 주사하면 모든 어드레스 A1 ∼ A16에서의 레벨 변화의 합계가 121 회로 되는 것에 대하여, 도 14와 마찬가지로 기수 라인을 주사한 후에 우수 라인을 주사하면 모든 어드레스 A1 ∼ A16에서의 레벨 변화의 합계가 16 회로 된다. 따라서, 이 경우에도, Y 전극을 Y1 → Y3 → Y5 → Y7 → … → Y15 → Y2 → Y4 → Y6 → Y8 → … → Y14 → Y16과 같이 기수 라인을 주사한 후에 우수 라인을 주사함으로써, A 전극 드라이버의 전류ㆍ전력을 대폭 저감할 수 있다. 또한 이상의 도 14 ∼ 도 16의 예에서는 Y1 → Y2 → Y3 → Y4 → … → Y15 → Y16의 차례로 주사하는 경우와, Y1 → Y3 → Y5 → Y7 → … → Y15 → Y2 → Y4 → Y6 → Y8 → … → Y14 → Y16으로 기수 라인을 주사한 후에 우수 라인을 주사하는 경우를 나타냈지만, 이들의 주사 순서는 여러 가지로 변화시킬 수 있고, 또 2 개의 순서로부터 한쪽을 선택하는 것에 한정되지 않는 것은 상술한 바와 같다.
도 17은 본 발명에 관한 표시장치의 제 2 실시예를 개략적으로 나타낸 블록도이다. 도 17에 있어서, 참조 부호 51은 패널, 52는 A 전극 드라이버(어드레스 드라이버), 53은 Y 전극 드라이버(Y 주사 드라이버), 54는 카운터, 551은 순차 판독 어드레스 발생부, 552는 1 라인 점프 판독 어드레스 발생부, 553은 3 라인 점프 판독 어드레스 발생부, 554는 어드레스 실렉터를 나타내고 있다. 또 참조 부호 561은 순차 주사 데이터 발생부, 562는 1 라인 점프 주사 데이터 발생부, 563은 3 라인 점프 주사 데이터 발생부, 564는 주사 실렉터, 57은 메모리, 581은 검출부, 582는 제어부, 583은 기준치 설정부를 나타내고 있다.
여기서, A 전극 드라이버(52), Y 전극 드라이버(53) 및 메모리(57)는 각각 도 4에서의 어드레스 드라이버(23), Y 주사 드라이버(24) 및 프레임 메모리(29)에 대응하고 있다. 또 순차 주사 데이터 발생부(561), 1 라인 점프 주사 데이터 발생부(562), 3 라인 점프 주사 데이터 발생부(563) 및 주사 실렉터(564)는 도 4에서의 주사 드라이버 제어부(21)에 설치되어 있다. 또한 카운터(54), 순차 판독 어드레스 발생부(551), 1 라인 점프 판독 어드레스 발생부(552), 3 라인 점프 판독 어드레스 발생부(553), 어드레스 실렉터(554), 검출부(581), 제어부(582) 및 기준치 설정부(583)는 도 4에서의 표시 데이터 제어부(28)에 설치되어 있다.
도 17에 나타낸 바와 같이, 본 제 2 실시예의 표시장치(3 전극 면방전 교류 구동형 플라즈마 디스플레이 장치)는 순차 판독 어드레스 발생부(551), 1 라인 점프 판독 어드레스 발생부(552) 및 3 라인 점프 판독 어드레스 발생부(553)와, 순차 주사 데이터 발생부(561), 1 라인 점프 주사 데이터 발생부(562) 및 3 라인 점프 주사 데이터 발생부(563)를 구비하여 구성되고, 3 개의 주사 순서로부터 A 전극 드라이버(52)의 전류ㆍ전력이 가장 작아지는 것을 선택하도록 되어 있다. 또한, 본 제 2 실시예에서는 순차 판독, 1 라인 점프 판독 및 3 라인 점프 판독의 3개인 2의 멱승의 주사 순서를 설정하고 있지만, 그 외에 7 라인 점프 또는 15 라인 점프 등의 판독 어드레스 발생부와 주사 데이터 발생부를 설치하도록 하여도 좋다. 또한 도 17에 나타낸 표시장치는 Y 전극(8)이 1024 개(Y1 ∼ Y1024), 어드레스 전극(6)이 1280 개(A1 ∼ A1280)로 구성된 패널(51)을 구비하고 있다.
검출부(581)는 순차 판독 어드레스 발생부(551)의 출력, 1 라인 점프 판독 어드레스 발생부(552)의 출력 및 3 라인 점프 판독 어드레스 발생부(553)의 출력에 의한 A 전극 드라이버(52)를 흐르는 전류 또는 소비전력을 검출하는 것인고, 이 검출부(581)에 의해 전류 또는 소비전력이 가장 작은 판독 어드레스 발생부의 출력이 어드레스 실렉터(554)에 의해 선택되는 동시에, 이 어드레스 실렉터(554)에 의해 선택되는 어드레스(판독 어드레스 발생부의 출력)에 대응하는 주사 데이터 발생부의 출력이 주사 실렉터(564)에 의해 선택되게 된다.
즉, 검출부(581)의 검출 결과에 의해 예컨대 순차 판독 어드레스 발생부(551)의 출력을 선택할 때 A 전극 드라이버(52)를 흐르는 전류가 작아지는 경우에는, 어드레스 실렉터(554)에 의해 순차 판독 어드레스 발생부(551)의 출력이 선택되고, 또한 스캔 실렉터(564)에 의해 순차 주사 데이터 발생부(561)의 출력이 선택되게 된다. 또 검출부(581)의 검출 결과에 의해 예컨대 1 라인 점프 판독 어드레스 발생부(552)의 출력을 선택할 때 A 전극 드라이버(52)를 흐르는 전류가 작아지는 경우에는 어드레스 실렉터(554)에 의해 1 라인 점프 판독 어드레스 발생부(552)의 출력이 선택되고, 또한 스캔 실렉터(564)에 의해 1 라인 점프 주사 데이터 발생부(562)의 출력이 선택되게 된다. 또한, 검출부(581)의 검출 결과에 의해 예컨대 3 라인 점프 판독 어드레스 발생부(553)의 출력을 선택할 때 A 전극 드라이버(52)를 흐르는 전류가 작아지는 경우에는 어드레스 실렉터(554)에 의해 3 라인 점프 판독 어드레스 발생부(553)의 출력이 선택되고, 또한 주사 실렉터(564)에 의해 3 라인 점프 주사 데이터 발생부(563)의 출력이 선택되게 된다.
기준치 설정부(583)는 A 전극 드라이버(52)를 흐르는 전류(전력)의 기준치를 설정하는 것으로서, 이 기준치 설정부(583)에 설정된 기준치보다도 A 전극 드라이버(52)를 흐르는 전류(전력)가 작아지는 경우에는 그대로 주사 순서를 사용하고, A 전극 드라이버(52)를 흐르는 전류가 설정치보다도 커지는 경우에는 주사 순서를 변경(다른 주사 데이터 발생부의 출력을 사용)하도록 되어 있다. 또한, 기준치는 여러 가지 표시 패널을 고려하여 예컨대 상기 3 종류의 주사 데이터 발생부(561, 562, 563) 중의 어느 하나의 출력을 선택함으로써, A 전극 드라이버(52)를 흐르는 전류가 상기 설정치 이하가 되는 값으로 되어 있다.
여기서, 순차 주사(순차 주사 데이터 발생부(561))는 Y 전극을 그 순번으로 Y1 → Y2 → Y3 → Y4 → … → Y1023 → Y1024로 주사하는 것이다. 또 1 라인 점프 주사(1 라인 점프 주사 데이터 발생부(562))는 예컨대 Y 전극을 기수 라인을 주사한 후에 우수 라인을 주사하는 것으로, Y1 → Y3 → Y5 → Y7 → … → Y1021 → Y1023 → Y2 → Y4 → Y6 → Y8 → … → Y1022 → Y1024로 주사하는 것이다.
도 18은 도 17의 표시장치의 동작(3 라인 점프)을 설명하기 위한 타이밍도이다.
도 18에 나타낸 바와 같이, 3 라인 점프 주사(3 라인 점프 주사 데이터 발생부(563)는 Y1 → Y5 → Y9 → Y13 → … → Y1017 → Y1021 → Y2 → Y6 → Y10 → Y14 → … → Y1018 → Y1022 → Y3 → Y7 → Y11 → Y15 → … → Y1019 → Y1023 → Y4 → Y8 → Y12 → Y16 → … → Y1020 → Y1024로 주사하는 것이다. 또한 각 어드레스 A1 ∼ A1280에 대한 데이터는 주사되는 Y 전극에 대응한 데이터가 A 전극 드라이버(52)로부터 출력되게 된다.
도 19는 도 17의 표시장치에서의 순차 주사 판독 어드레스 발생부의 동작을 설명하기 위한 도면이고, 도 20은 도 17의 표시장치에서의 1 라인 점프 판독 어드레스 발생부의 동작을 설명하기 위한 도면이며, 도 21은 도 17의 표시장치에서의 3 라인 점프 판독 어드레스 발생부의 동작을 설명하기 위한 도면이다. 도 19 ∼ 도 21에 있어서, 참조 부호 SLC0 ∼ SLC9는 카운터(54)의 출력 신호이고, 1024 개의 Y 전극 Y1 ∼ Y1024에 대응하여 10 비트의 신호로 되어 있다. 또 address0 ∼ address12, address13, … 은 어드레스 신호를 나타내고 있다.
도 19에 나타낸 바와 같이, 순차 판독 어드레스 발생부(551)는 Y 전극 Y1 ∼ Y1024를 Y1 → Y2 → Y3 → Y4 → … → Y1023 → Y1024의 순번으로 주사(스캔)하면 좋으므로, 카운터(54)의 출력 신호 SLC0 ∼ SLC9를 그대로 어드레스 신호 address0 ∼ address9로서 출력한다. 또한 상위 어드레스 비트 address10, address11, … 등은 서브 프레임 정보 등에 의해 결정된다.
도 20에 나타낸 바와 같이, 1 라인 점프 판독 어드레스 발생부(552)는 Y 전극 Y1 ∼ Y1024를 Y1 → Y3 → Y5 → Y7 → … → Y1021 → Y1023 → Y2 → Y4 → Y6 → Y8 → … → Y1022 → Y1024로 기수 라인을 주사한 후에 우수 라인을 주사하면 좋으므로, 카운터(54)의 출력 신호 SLC0 ∼ SLC8을 어드레스 신호 address1 ∼ address9에 대응시키면서 카운터(54)의 최상위 비트의 출력 신호 SLC9를 최하위 비트의 어드레스 address0으로서 출력한다.
도 21에 나타낸 바와 같이, 3 라인 점프 판독 어드레스 발생부(553)는 Y 전극 Y1 ∼ Y1024를 Y1 → Y5 → Y9 → Y13 → … → Y1017 → Y1021 → Y2 → Y6 → Y10 → Y14 → … → Y1018 → Y1022 → Y3 → Y7 → Y11 → Y15 → … → Y1019 → Y1023 → Y4 → Y8 → Y12 → Y16 → … → Y1020 → Y1024로 주사하면 좋으므로, 카운터(54)의 출력 신호 SLC0 ∼ SLC7을 어드레스 신호 address2 ∼ address9에 대응시키면서 카운터(54)의 상위 2 비트의 출력 신호 SLC8 및 SLC9를 하위 2 비트의 어드레스 address0 및 address1로서 출력한다.
도 22는 본 발명에 관한 표시장치의 제 3 실시예를 개략적으로 나타내는 블록도이다. 도 22에 있어서, 참조 부호 61은 패널, 62는 A 전극 드라이버(어드레스 드라이버), 63은 Y 전극 드라이버(Y 주사 드라이버), 64는 카운터, 65는 판독 어드레스 발생부, 66은 디코더, 67은 메모리, 681은 데이터 차분 검출부, 682는 제어부를 나타내고 있다.
여기서, A 전극 드라이버(62), Y 전극 드라이버(63) 및 메모리(67)는 각각 도 4에서의 어드레스 드라이버(23), Y 주사 드라이버(24) 및 프레임 메모리(29)에 대응하고 있다. 또 디코더(66)는 도 4에서의 주사 드라이버 제어부(21)에 설치되고, 또한 데이터 차분 검출부(681), 제어부(682), 카운터(64) 및 판독 어드레스 발생부(65)는 도 4에서의 표시 데이터 제어부(28)에 설치되어 있다.
본 제 3 실시예의 표시장치는 주사 순서를 제어부(682)에 의해 임의로 지정할 수 있도록 되어 있다. 즉, 도 22에 나타낸 바와 같이, 입력 데이터(표시 데이터 DATA)는 데이터 차분 검출부(681)에 공급되어 주사 개시 라인의 데이터와 각 라인(Y 전극)의 데이터의 차분이 검출된다. 또한 제어부(682)에 의해 주사 개시 라인의 데이터와 각 라인의 데이터의 차분이 적은 순으로, 즉 각 데이터간의 배타적 논리합(EXOR)을 한 결과 "1"이 서 있는 비트 수가 적은 순으로 주사 순서가 결정된다.
이 제어부(682)에 의해 결정된 주사 순서에 따라서, 디코더(66)는 주사 라인을 선택하고 또 판독 어드레스 발생부(65)는 대응하는 어드레스를 출력한다. 또한 매트릭스(패널(61))를 주사 방향에 대하여 소정 라인(예컨대 8 라인 또는 4 라인)마다의 블록으로 분할하여 회로의 간략화를 도모할 수도 있다.
도 23은 본 발명에 관한 표시장치의 제 4 실시예를 개략적으로 나타내는 블록도이고, 도 22의 제 3 실시예에 있어서, 매트릭스(패널(71))를 주사 방향에 대하여 4 라인마다의 블록으로 분할하고, 각 블록에서의 4 라인 중에서 각각 최적의 주사 순서를 결정하여 처리하는 것이다.
도 23에 있어서, 참조 부호 71은 패널, 72는 A 전극 드라이버(어드레스 드라이버), 73은 Y 전극 드라이버(Y 주사 드라이버), 74는 주사 카운터, 75는 판독 어드레스 발생부, 76은 주사 데이터 발생부, 77은 메모리, 781은 데이터 차분 검출부, 782는 제어부, 783은 주사 순서 기억부를 나타내고 있다.
여기서, A 전극 드라이버(72), Y 전극 드라이버(73) 및 메모리(77)는 각각 도 4에서의 어드레스 드라이버(23), Y 주사 드라이버(24) 및 프레임 메모리(29)에 대응한다. 또 주사 데이터 발생부(76)는 도 4에서의 주사 드라이버 제어부(21)에 설치되고, 또한 데이터 차분 검출부(781), 제어부(782), 주사 순서 기억부(783), 주사 카운터(74) 및 판독 어드레스 발생부(75)는 도 4에서의 표시 데이터 제어부(28)에 설치되어 있다.
도 24는 도 23의 표시장치에서의 데이터 차분 검출부의 일 예를 나타내는 블록도이다.
도 24에 나타낸 바와 같이, 데이터 차분 검출부(781)는 1 라인 분의 데이터를 순차 기억하는 4 개의 라인 메모리(701, 702, 703, 704), 입력 데이터와 각 라인 메모리(701 ∼ 704)로부터의 데이터와의 차분을 검출하는 차분 검출 회로(710, 720, 730, 740) 및 각 차분 검출 회로(710 ∼ 740)의 출력을 각 래치 제어 신호(스트로브(strobe) 신호) L0, L1, L2, L3에 따라서 도입하는 래치 회로(711 ∼ 714, 721 ∼ 723, 731, 732, 741)를 구비하여 구성되어 있다.
라인 메모리(701 ∼ 704)는 순차 데이터가 공급되도록 되어 있고, 연속하는 4 라인 분의 데이터가 4 개의 라인 메모리(701 ∼ 704)에 저장되게 된다. 차분 검출 회로(710)의 출력은 4 개의 타이밍의 래치 제어 신호 L0, L1, L2, L3이 공급된 4 개의 래치 회로(711, 712, 713, 714)에 의해 래치되고, 또 차분 검출 회로(720)의 출력은 3 개의 타이밍의 래치 제어 신호 L1, L2, L3이 공급된 3 개의 래치 회로(721, 722, 723)에 의해 래치되도록 되어 있다. 또한 차분 검출 회로(730)의 출력은 2 개의 타이밍의 래치 제어 신호 L2, L3이 공급된 2 개의 래치 회로(731, 732)에 의해 래치되고, 또 차분 검출 회로(740)의 출력은 1 개의 래치 제어 신호 L3이 공급된 1 개의 래치 회로(741)에 의해 래치되도록 되어 있다.
도 25는 도 24의 데이터 차분 검출부에서의 차분 검출 회로의 일 예를 나타내는 블록 회로도이다.
도 25에 나타낸 바와 같이, 차분 검출 회로(710)(720, 730, 740)는 배타적 논리합 회로(EXOR 회로)(7101) 및 카운터(7102)를 구비하여 구성되어 있다. 즉, 1 라인 분의 입력 데이터(a)와 라인 메모리(701)의 출력(b)이 일치하지 않는 수(데이터가 변화하는 비트 수)를 계수하도록 되어 있다.
도 26은 도 24의 데이터 차분 검출부에서 사용하는 래치 회로의 제어 신호를 발생하는 회로의 일 예를 나타내는 도면이다.
각 래치 회로(711 ∼ 714; 721 ∼ 723; 731, 732; 741)에 공급되는 래치 제어 신호 L0, L1, L2, L3을 발생하는 래치 신호 발생 회로(750)는 수평 동기 신호(HSYNC)가 공급된 2 비트 카운터(751) 및 2 비트 신호를 4 비트 출력으로 변화하는 2-4 디코더(752)를 구비하여 구성된다. 따라서, 래치 제어 신호 L0, L1, L2, L3은 각각 4 라인을 주사하는 기간에 1 회만 출력되는 신호이고, 각각 1 라인 분의 주사 기간만큼 출력 타이밍이 엇갈리고 있다(도 27 참조).
도 27은 도 23의 표시장치에서의 데이터 차분 검출부의 동작의 일 예를 나타내는 타이밍도이다.
도 27을 참조하여 도 23에 나타낸 제 4 실시예의 표시장치의 동작(데이터 차분 검출부의 동작)을 설명한다.
먼저, 입력 데이터가 공급되는 데이터 차분 검출부(781)에 있어서, 각 차분 검출 회로(710, 720, 730, 740)의 출력은 래치 제어 신호 L0, L1, L2, L3에 따라서 래치하는 각 래치 회로(711 ∼ 714; 721 ∼ 723; 731, 732; 741)에 도입된다. 여기서, P 라인은 대상으로 하는 블록의 하나 앞의 블록에서의 최후에 선택된 라인의 데이터이고, 이 P 라인의 데이터와 대상 블록의 4 라인 분의 각 데이터(1 라인 ∼ 4 라인)의 차분(데이터가 변화하는 비트 수)을 검출하고, 이 차분이 최소로 되는 라인을 구하여 주사 개시 라인으로 한다.
대상 블록에서의 주사 개시 라인이 결정되면, 이 주사 개시 라인에 대한 차분이 최소로 되는 라인을 구하여 제 2 라인으로 한다. 마찬가지로, 제 2 라인에 대한 차분이 최소로 되는 라인을 구하여 제 3 라인으로 하고, 제 3 라인에 대한 차분이 최소로 되는 라인을 구하여 제 4 라인으로 한다. 이와 같은 처리를 모든 블록에 적용하여, 각 블록에서의 4 개의 라인의 주사 순서를 각각 결정하고, 모든 라인에 대한 주사 순서를 결정하여 이것을 주사 순서 기억부(783)에 저장한다.
즉, 도 27에 나타낸 바와 같이, 입력 데이터가 P 라인 → 1 라인 → 2 라인 → 3 라인 → 4 라인으로 변화하면, 라인 메모리(701)는 1 라인(1 수평 동기 기간)분의 시간만큼 지연되어 동일한 신호(P 라인 → 1 라인 → 2 라인 → 3 라인 → 4 라인)를 출력하고, 라인 메모리(702)는 2 라인 분의 시간만큼 지연되어 동일한 신호를 출력하고, 라인 메모리(703)는 3 라인 분의 시간만큼 지연되어 동일 신호를 출력하고, 라인 메모리(704)는 4 라인 분의 시간만큼 지연되어 동일 신호를 출력한다.
입력 데이터 및 각 라인 메모리(701 ∼ 704)의 출력 데이터는 각각 대응하는 차분 검출 회로(710 ∼ 740)에 공급되고, 도 25에서 설명한 바와 같은 데이터가 변화하는 비트 수를 계수하여 출력한다. 그리고, 차분 검출 회로(710 ∼ 740)는 각 래치 제어 신호 L0 ∼ L3에 의해 데이터(차분 검출 회로(710 ∼ 740)의 계수 출력)의 도입 타이밍이 규정되는 각 래치 회로(711 ∼ 714; 721 ∼ 723; 731, 732; 741)에 의해 래치된다. 구체적으로, 래치 회로(711)는 래치 제어 신호 L0에 의해 앞 블록의 최후의 라인(P 라인)의 데이터와 대상 블록의 최초의 라인(1 라인)의 데이터간에서의 차분(데이터가 변화하는 비트 수)을 래치하고, 또 래치 회로(712)는 래치 제어 신호 L1에 의해 대상 블록의 최초의 라인(1 라인)의 데이터와 2 번째 라인(2 라인)의 데이터간에서의 차분을 래치한다. 또한, 래치 회로(713)는 래치 제어 신호 L2에 의해 대상 블록의 2 번째 라인(2 라인)과 3 번째 라인(3 라인)의 데이터간에서의 차분을 래치하고, 또 래치 회로(714)는 래치 제어 신호 L3에 의해 대상 블록의 3 번째의 라인(3 라인)의 데이터와 4 번째(최후) 라인(4 라인)의 데이터간에서의 차분을 래치한다.
마찬가지로, 래치 회로(721)는 래치 제어 신호 L1에 의해 앞 블록의 최후 라인(P 라인)의 데이터와 대상 블록의 2 번째 라인(2 라인)의 데이터간에서의 차분을 래치하고, 또 래치 회로(722)는 래치 제어 신호 L2에 의해 대상 블록의 최후 라인(1 라인)의 데이터와 3 번째 라인(3 라인)의 데이터간에서의 차분을 래치하고, 또한 래치 회로(723)는 래치 제어 신호 L3에 의해 대상 블록의 2 번째 라인(2 라인)과 4 번째 라인(4 라인)의 데이터간에서의 차분을 래치한다. 이와 같이 하여, 앞 블록의 최후 라인(P 라인) 및 대상 블록의 4 개의 라인(1 라인 ∼ 4 라인)에서의 임의의 2 개의 라인간에서의 차분을 취하여 평가한다. 그리고, 가장 전류ㆍ전력이 작아지는 순으로 주사 순서를 결정한다. 그리고, 전술한 바와 같이, 각 블록에서의 4 개의 라인의 주사 순서를 각각 결정하고, 결정된 모든 라인에 대한 주사 순서를 주사 순서 기억부(783)에 저장한다.
여기서, 제어부(782)는 주사 순서 기억부(783)에 저장된 주사 순서를 판독하고, 주사 데이터 발생부(76) 및 판독 어드레스 발생부(75)를 제어하여 Y 전극 드라이버(73)를 통하여 결정된 주사 순서로 Y 전극을 주사하는 동시에, 순차 선택되는 Y 전극에 대응하는 어드레스 데이터를 메모리(77) 및 A 전극 드라이버(72)를 통하여 각 어드레스 전극에 공급한다.
도 28은 도 23의 표시장치에서의 주사 데이터 발생부의 일 예를 나타내는 블록 회로도이다.
도 28에 나타낸 바와 같이, 주사 데이터 발생부(76)는 2 비트 신호를 4 비트 출력으로 변환하는 2-4 디코더(761), 256 단의 시프트 레지스터(762), 주사 클록 SCLOCK의 주파수를 1/4로 하는(주기를 4 배로 하는) 4 분주기 및 각 블록마다 디코더(761)의 출력 신호 se10, se11, se12, se13과 시프트 레지스터(762)의 출력의 논리곱을 취하는 앤드 회로(764, 765, 766, 767)를 구비하여 구성되어 있다. 여기서, 시프트 레지스터(762)는 1024 개의 Y 전극 Y1 ∼ Y1024를 4 개씩 256 블록으로 나눈 것에 대응하여 주사 클록 SCLICK의 1/4의 주파수로 각 블록을 차례로 주사한다.
시프트 레지스터(762)에 의해 주사(선택)된 블록에 있어서, 제어부(782)로부터의 신호 CNT0, CNT1을 디코딩한 4 개의 제어 신호 se10, se11, se12, se13에 의해, 4 개 라인의 주사 순서가 제어된다. 이 각 블록에서의 라인 주사 순서는 전술한 바와 같이, A 전극 드라이버(72)의 전류ㆍ전력이 최소로 되도록 결정되어 있다.
도 29는 도 23의 표시장치에서의 판독 어드레스 발생부의 동작의 일 예를 나타내는 도면이다.
도 29에 나타낸 바와 같이, 본 제 4 실시예의 표시장치에서의 판독 어드레스 발생부(75)는 주사 카운터(74)의 출력 신호 SLC2 ∼ SLC9를 그대로 어드레스 신호 address2 ∼ address9로서 출력하면서 제어부(782)로부터의 신호 CNT0 및 CNT1을 하위 2 비트의 어드레스 신호 address0 및 address1로서 출력한다. 또한, 주사 카운터(74)의 하위 2 비트의 출력 신호 SLC0 및 SLC1은 사용하지 않는다.
이것에 의해, 주사 데이터 발생부(76)에서 주사되는 라인(Y 전극 Y1 ∼ Y1024)에 대응한 데이터를 A 전극 드라이버(72)의 출력으로서 각 어드레스 전극 A1 ∼ A1280)에 공급할 수 있다.
상술한 각 실시예는 여러 가지로 조합할 수 있고, 또 각 실시예에서는 주로 3 전극 면방전 교류 구동형 플라즈마 디스플레이 장치를 예로 설명했지만, 본 발명의 표시장치 및 상기 표시장치의 구동방법은 매트릭스 전극 주사 방식의 여러 가지 플라즈마 디스플레이 장치 및 EL 소자나 LCD 그리고 VFD나 LED 등을 사용한 표시장치에 대하여 적용할 수 있다.
이상, 상술한 바와 같이 본 발명의 표시장치 및 상기 표시장치의 구동방법에 의하면, 화질의 열화를 수반하지 않고 어드레스 드라이버의 전류 및 전력의 저감을 도모할 수 있다.

Claims (29)

  1. 라인 데이터를 설정하는 복수의 제 1 전극과 라인을 선택하는 복수의 제 2 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치로서,
    상기 라인의 주사 순서를 복수 설정하는 주사 순서 설정 수단과,
    상기 설정된 복수의 주사 순서로부터 소정의 주사 순서를 선택하는 주사 순서 선택 수단을 구비하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 표시장치는 각 라인마다의 데이터의 차분을 검출하는 데이터 차분 검출 수단을 더 구비하고, 상기 데이터의 차분이 최소가 되는 라인의 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서, 상기 표시장치는
    각 라인마다의 데이터의 차분을 검출하는 데이터 차분 검출 수단과,
    상기 데이터의 차분의 상한치를 설정하는 상한치 설정 수단을 더 구비하고,
    상기 데이터의 차분이 상기 상한치 이하가 되는 라인의 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 주사 순서 설정 수단은 2의 멱승마다의 주사를 주사 순서로 하여 복수 설정하도록 되어 있는 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 주사 순서 설정 수단은 상기 제 2 전극을 소정 수마다의 복수의 블록으로 분할하고 상기 각 블록 내에서의 주사 순서를 복수 설정하며, 또한 상기 주사 순서 선택 수단은 상기 블록 내에서의 주사 순서를 각각 선택하도록 되어 있는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 전극은 어드레스 전극이고, 상기 제 2 전극은 주사 전극인 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서, 상기 표시장치는
    상기 어드레스 전극을 구동하는 어드레스 드라이버와,
    상기 어드레스 드라이버의 전류치 또는 전력치를 검출하는 검출 수단과,
    상기 전류치 또는 전력치가 최소치가 되도록 상기 주사 순서를 변경하는 주사 순서 변경 수단을 더 구비한 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 표시장치는 각 라인의 데이터에 의해 상기 어드레스 드라이버의 전류치 또는 전력치를 평가하는 평가 수단을 더 구비하고 상기 전류치 또는 전력치가 최소가 되는 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치.
  9. 제 7 항에 있어서, 상기 표시장치는
    상기 어드레스 드라이버의 전류치 또는 전력치를 검출하는 검출 수단과,
    상기 어드레스 드라이버의 전류치 또는 전력치의 기준치를 설정하는 기준치 설정 수단을 더 구비하고, 상기 검출된 어드레스 드라이버의 전류치 또는 전력치가 상기 설정된 기준치 이하가 되도록 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치.
  10. 제 7 항에 있어서, 상기 표시장치는
    각 라인의 데이터에 의해 상기 어드레스 드라이버의 전류치 또는 전력치를 평가하는 평가 수단과,
    상기 어드레스 드라이버의 전류치 또는 전력치의 기준치를 설정하는 기준치 설정수단을 더 구비하고, 상기 어드레스 드라이버의 전류치 또는 전력치가 상기 설정된 기준치 이하가 되도록 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치.
  11. 제 7 항에 있어서, 상기 표시장치는
    각 라인마다의 데이터에 의해 상기 어드레스 드라이버의 전류치 또는 전력치를 사전에 평가하는 평가 수단과,
    상기 어드레스 드라이버의 전류치 또는 전력치의 기준치를 설정하는 기준치 설정 수단을 더 구비하고, 상기 어드레스 드라이버의 전류치 또는 전력치가 상기 설정된 기준치 이하가 되도록 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 표시장치는 상기 선택된 주사 순서에 의해 주사되는 상기 제 2 전극에 대응한 라인 데이터를 상기 각 제 1 전극에 공급하는 라인 데이터 공급 수단을 더 구비하고 있는 것을 특징으로 하는 표시장치.
  13. 라인 데이터를 설정하는 복수의 제 1 전극과 라인을 선택하는 복수의 제 2 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치로서,
    상기 라인의 주사 순서를 임의로 설정하는 주사 순서 설정 수단을 구비한 것을 특징으로 하는 표시장치.
  14. 제 13 항에 있어서,
    상기 표시장치는 각 라인마다의 데이터의 차분을 검출하는 데이터 차분 검출 수단을 더 구비하고, 상기 데이터의 차분이 최소가 되는 라인으로부터 주사하도록 한 것을 특징으로 하는 표시장치.
  15. 제 13 항에 있어서, 상기 표시장치는
    각 라인마다의 데이터의 차분을 검출하는 데이터 차분 검출 수단과,
    상기 데이터의 차분의 상한치를 설정하는 상한치 설정 수단을 더 구비하고, 상기 데이터의 차분이 상기 상한치 이하가 되는 라인으로부터 주사하도록 한 것을 특징으로 하는 표시장치.
  16. 제 13 항에 있어서,
    상기 주사 순서 설정 수단은 상기 제 2 전극을 소정 수마다의 복수의 블록으로 분할하고, 상기 각 블록 내에서 주사 순서를 설정하도록 되어 있는 것을 특징으로 하는 표시장치.
  17. 제 13 항에 있어서,
    상기 제 1 전극은 어드레스 전극이고, 상기 제 2 전극은 주사 전극인 것을 특징으로 하는 표시장치.
  18. 제 17 항에 있어서, 상기 표시장치는
    상기 어드레스 전극을 구동하는 어드레스 드라이버와,
    상기 어드레스 드라이버의 전류치 또는 전력치를 검출하는 검출 수단과,
    상기 전류치 또는 전력치가 최소치가 되도록 상기 주사 순서를 변경하는 주사 순서 변경 수단을 더 구비한 것을 특징으로 하는 표시장치.
  19. 제 18 항에 있어서,
    상기 표시장치는 각 라인의 데이터에 의해 상기 어드레스 드라이버의 전류치 또는 전력치를 평가하는 평가 수단을 더 구비하고, 상기 전류치 또는 전력치가 최소가 되는 주사 순서로 주사를 행하도록 한 것을 특징으로 하는 표시장치.
  20. 제 18 항에 있어서, 상기 표시장치는
    상기 어드레스 드라이버의 전류치 또는 전력치를 검출하는 검출 수단과,
    상기 어드레스 드라이버의 전류치 또는 전력치의 기준치를 설정하는 기준치 설정 수단을 더 구비하고, 상기 검출된 어드레스 드라이버의 전류치 또는 전력치가 상기 설정된 기준치 이하가 되는 주사 순서로 주사를 행하도록 한 것을 특징으로 하는 표시장치.
  21. 제 18 항에 있어서, 상기 표시장치는
    각 라인의 데이터에 의해 상기 어드레스 드라이버의 전류치 또는 전력치를 평가하는 평가 수단과,
    상기 어드레스 드라이버의 전류치 또는 전력치의 기준치를 설정하는 기준치 설정 수단을 더 구비하고,
    상기 어드레스 드라이버의 전류치 또는 전력치가 상기 설정된 기준치 이하가 되는 주사 순서로 주사를 행하도록 한 것을 특징으로 하는 표시장치.
  22. 제 18 항에 있어서, 상기 표시장치는
    각 라인마다의 데이터에 의해 상기 어드레스 드라이버의 전류치 또는 전력치를 사전에 평가하는 평가 수단과,
    상기 어드레스 드라이버의 전류치 또는 전력치의 기준치를 설정하는 기준치 설정 수단을 더 구비하고, 상기 어드레스 드라이버의 전류치 또는 전력치가 상기 설정된 기준치 이하가 되는 순서로 주사를 행하도록 한 것을 특징으로 하는 표시장치.
  23. 제 13 항 내지 제 22 항 중 어는 한 항에 있어서,
    상기 표시장치는 상기 선택된 주사 순서에 의해 주사되는 상기 제 2 전극에 대응한 라인 데이터를 상기 각 제 1 전극에 공급하는 라인 데이터 공급 수단을 더 구비하고 있는 것을 특징으로 하는 표시장치.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 표시장치는 플라즈마 디스플레이 장치이고, 표시되는 1 프레임의 화면은 복수의 서브 프레임의 선택적인 조합에 의해 계조 표시가 행해지며, 상기 각 서브 프레임은 적어도 어드레스 기간 및 유지 방전 기간을 포함하고 있는 것을 특징으로 하는 표시장치.
  25. 제 24 항에 있어서,
    상기 패널은 상기 제 2 전극에 병렬의 제 3 전극을 가지고, 상기 제 2 전극 및 상기 제 3 전극에 교류 전압을 인가하여 유지 방전을 행하는 3 전극 면방전 교류 구동형 플라즈마 디스플레이 패널인 것을 특징으로 하는 표시장치.
  26. 라인 데이터를 설정하는 복수의 어드레스 전극과 라인을 선택하는 복수의 주사 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치의 구동방법으로서,
    상기 라인의 주사 순서를 복수 설정하고,
    상기 어드레스 전극을 구동하는 어드레스 드라이버의 전류치 또는 전력치를 검출하며,
    상기 설정된 복수의 주사 순서로부터 상기 어드레스 드라이버의 전류치 또는 전력치가 최소가 되는 소정의 주사 순서를 선택하도록 한 것을 특징으로 하는 표시장치의 구동방법.
  27. 제 26 항에 있어서,
    상기 설정되는 복수의 주사 순서는 2의 멱승마다의 주사가 되어 있는 것을 특징으로 하는 표시장치의 구동방법.
  28. 라인 데이터를 설정하는 복수의 어드레스 전극과 라인을 선택하는 복수의 주사 전극으로 매트릭스 형상의 셀을 갖는 패널을 구성하고, 데이터의 설정 및 라인의 주사를 반복함으로써 상기 패널에 데이터를 기입하는 매트릭스 전극 주사 방식의 표시장치의 구동방법으로서,
    상기 어드레스 전극을 구동하는 어드레스 드라이버의 전류치 또는 전력치를 검출하고,
    상기 어드레스 드라이버의 전류치 또는 전력치가 최소가 되는 라인의 주사 순서를 임의로 설정하도록 한 것을 특징으로 하는 표시장치의 구동방법.
  29. 제 28 항에 있어서,
    상기 구동방법은 상기 주사 전극을 소정 수마다의 복수의 블록으로 분할하고 상기 각 블록 내에서 주사 순서를 설정하도록 되어 있는 것을 특징으로 하는 표시장치의 구동방법.
KR1019980049168A 1998-03-26 1998-11-17 표시장치및그표시장치의구동방법 KR100329534B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07966098A JP3403635B2 (ja) 1998-03-26 1998-03-26 表示装置および該表示装置の駆動方法
JP79660 1998-03-26

Publications (2)

Publication Number Publication Date
KR19990076539A true KR19990076539A (ko) 1999-10-15
KR100329534B1 KR100329534B1 (ko) 2002-10-25

Family

ID=13696319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049168A KR100329534B1 (ko) 1998-03-26 1998-11-17 표시장치및그표시장치의구동방법

Country Status (5)

Country Link
US (1) US6636187B2 (ko)
EP (1) EP0945844B1 (ko)
JP (1) JP3403635B2 (ko)
KR (1) KR100329534B1 (ko)
TW (1) TW419641B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774913B1 (ko) * 2005-10-13 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20170058323A (ko) * 2015-10-22 2017-05-26 시아오미 아이엔씨. 내용 표시방법 및 장치
US10134326B2 (en) 2015-10-22 2018-11-20 Xiaomi Inc. Device for and method of saving power when refreshing a display screen when displayed content does not change

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259116A (ja) * 1999-03-09 2000-09-22 Nec Corp 多階調表示プラズマディスプレイの駆動方法および装置
JP3589892B2 (ja) * 1999-03-18 2004-11-17 富士通株式会社 プラズマディスプレイパネル
CN1269093C (zh) * 1999-12-14 2006-08-09 松下电器产业株式会社 等离子显示面板的驱动方法及等离子显示装置
US7307602B1 (en) * 2000-01-19 2007-12-11 Imaging Systems Technology Plasma display addressing
US7911414B1 (en) * 2000-01-19 2011-03-22 Imaging Systems Technology Method for addressing a plasma display panel
TW518555B (en) * 2000-04-21 2003-01-21 Matsushita Electric Ind Co Ltd Gray-scale image display device that can reduce power consumption when writing data
US7362294B2 (en) * 2000-04-26 2008-04-22 Jps Group Holdings, Ltd Low power LCD with gray shade driving scheme
EP1277194A1 (en) * 2000-04-26 2003-01-22 Ultrachip, Inc. Low power lcd driving scheme
JP3900805B2 (ja) * 2000-08-03 2007-04-04 株式会社日立製作所 照明装置及びそれを用いた液晶表示装置
JP2002278509A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2002304152A (ja) * 2001-04-09 2002-10-18 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2002351389A (ja) * 2001-05-24 2002-12-06 Pioneer Electronic Corp 表示装置及び方法
US6928042B2 (en) 2001-07-06 2005-08-09 Hewlett-Packard Development Company, L.P. Data storage device including nanotube electron sources
JP2003114646A (ja) * 2001-08-03 2003-04-18 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法。
JP5157031B2 (ja) * 2001-08-23 2013-03-06 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100493912B1 (ko) 2001-11-24 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
AU2003238566A1 (en) * 2002-02-01 2003-09-02 Pioneer Corporation Light emitting circuit for organic electroluminescence element and display device
EP1516305A2 (en) * 2002-06-11 2005-03-23 Koninklijke Philips Electronics N.V. Line scanning in a display
EP1414011A1 (en) * 2002-10-22 2004-04-28 STMicroelectronics S.r.l. Method for scanning sequence selection for displays
EP1414010A1 (en) 2002-10-24 2004-04-28 Dialog Semiconductor GmbH LCD driver power saving
WO2004057561A1 (ja) * 2002-12-19 2004-07-08 Semiconductor Energy Laboratory Co., Ltd. 発光装置の駆動方法、および電子機器
KR100490420B1 (ko) * 2002-12-26 2005-05-17 삼성전자주식회사 디스플레이 패널의 프로그래머블 구동 신호 발생 장치 및방법
JP4434639B2 (ja) * 2003-04-18 2010-03-17 パナソニック株式会社 表示パネルの駆動方法
ITMI20031518A1 (it) * 2003-07-24 2005-01-25 Dora Spa Metodo di pilotaggio di moduli lcd a basso consumo
KR20050028182A (ko) * 2003-09-17 2005-03-22 삼성에스디아이 주식회사 플라즈마 방전 방법 및 이를 적용한 플라즈마 디스플레이
EP1521233A3 (en) 2003-09-30 2006-06-14 LG Electronics Inc. Method and apparatus of driving a plasma display panel
US7161728B2 (en) * 2003-12-09 2007-01-09 Idc, Llc Area array modulation and lead reduction in interferometric modulators
JP4911890B2 (ja) * 2004-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 自己発光型表示装置及びその駆動方法
EP1587050A1 (en) * 2004-04-13 2005-10-19 Deutsche Thomson-Brandt Gmbh Universal signal timing controller for a plasma display panel
KR100607241B1 (ko) * 2004-07-19 2006-08-01 엘지전자 주식회사 플라즈마 표시장치 및 그 구동방법
US7560299B2 (en) * 2004-08-27 2009-07-14 Idc, Llc Systems and methods of actuating MEMS display elements
US7499208B2 (en) 2004-08-27 2009-03-03 Udc, Llc Current mode display driver circuit realization feature
KR100612388B1 (ko) * 2004-08-30 2006-08-16 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
KR20060024215A (ko) * 2004-09-13 2006-03-16 엘지전자 주식회사 플라즈마 디스플레이 패널의 데이터 제어방법 및 장치
US7532195B2 (en) * 2004-09-27 2009-05-12 Idc, Llc Method and system for reducing power consumption in a display
US7545550B2 (en) * 2004-09-27 2009-06-09 Idc, Llc Systems and methods of actuating MEMS display elements
US8310441B2 (en) 2004-09-27 2012-11-13 Qualcomm Mems Technologies, Inc. Method and system for writing data to MEMS display elements
US8514169B2 (en) * 2004-09-27 2013-08-20 Qualcomm Mems Technologies, Inc. Apparatus and system for writing data to electromechanical display elements
KR100726938B1 (ko) 2004-09-30 2007-06-14 엘지전자 주식회사 데이터 제어방법 및 장치
GB0421711D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0421710D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0428191D0 (en) * 2004-12-23 2005-01-26 Cambridge Display Tech Ltd Digital signal processing methods and apparatus
GB0421712D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
KR100612347B1 (ko) * 2004-11-09 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동방법
US7639214B2 (en) 2004-11-19 2009-12-29 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100656704B1 (ko) * 2004-11-19 2006-12-12 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법
EP1659558A3 (en) 2004-11-19 2007-03-14 LG Electronics, Inc. Plasma display apparatus and sustain pulse driving method thereof
JP4731939B2 (ja) * 2005-02-10 2011-07-27 パナソニック株式会社 表示パネルの駆動方法
US7920136B2 (en) 2005-05-05 2011-04-05 Qualcomm Mems Technologies, Inc. System and method of driving a MEMS display device
US7948457B2 (en) 2005-05-05 2011-05-24 Qualcomm Mems Technologies, Inc. Systems and methods of actuating MEMS display elements
KR100737184B1 (ko) * 2005-09-23 2007-07-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100793094B1 (ko) 2005-09-23 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100829249B1 (ko) 2005-09-26 2008-05-14 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100667326B1 (ko) * 2005-10-07 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100820972B1 (ko) * 2005-10-11 2008-04-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20070041269A (ko) 2005-10-14 2007-04-18 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100829019B1 (ko) * 2005-11-07 2008-05-14 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
US20070126673A1 (en) * 2005-12-07 2007-06-07 Kostadin Djordjev Method and system for writing data to MEMS display elements
US8391630B2 (en) 2005-12-22 2013-03-05 Qualcomm Mems Technologies, Inc. System and method for power reduction when decompressing video streams for interferometric modulator displays
US8194056B2 (en) 2006-02-09 2012-06-05 Qualcomm Mems Technologies Inc. Method and system for writing data to MEMS display elements
JPWO2007099600A1 (ja) * 2006-02-28 2009-07-16 日立プラズマディスプレイ株式会社 画像表示装置及び画像表示方法
US8049713B2 (en) 2006-04-24 2011-11-01 Qualcomm Mems Technologies, Inc. Power consumption optimized display update
JP2007316483A (ja) * 2006-05-29 2007-12-06 Hitachi Ltd 映像表示装置、映像表示装置用の駆動回路及び映像表示方法
US7777715B2 (en) * 2006-06-29 2010-08-17 Qualcomm Mems Technologies, Inc. Passive circuits for de-multiplexing display inputs
KR100811696B1 (ko) 2006-10-26 2008-03-11 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2008107733A (ja) * 2006-10-27 2008-05-08 Toshiba Corp 液晶表示装置及びライン駆動装置
JPWO2008056397A1 (ja) * 2006-11-06 2010-02-25 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
US7957589B2 (en) 2007-01-25 2011-06-07 Qualcomm Mems Technologies, Inc. Arbitrary power function using logarithm lookup table
US7403180B1 (en) * 2007-01-29 2008-07-22 Qualcomm Mems Technologies, Inc. Hybrid color synthesis for multistate reflective modulator displays
JPWO2009050778A1 (ja) * 2007-10-15 2011-02-24 富士通株式会社 ドットマトリクス型の表示素子を有する表示装置
KR100917735B1 (ko) * 2007-11-28 2009-09-15 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
CN101772795B (zh) 2008-01-31 2012-05-02 松下电器产业株式会社 等离子显示装置
US8451298B2 (en) * 2008-02-13 2013-05-28 Qualcomm Mems Technologies, Inc. Multi-level stochastic dithering with noise mitigation via sequential template averaging
JP2009193019A (ja) * 2008-02-18 2009-08-27 Hitachi Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
KR101301394B1 (ko) * 2008-04-30 2013-08-28 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR100998091B1 (ko) * 2008-12-01 2010-12-03 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US8552957B2 (en) * 2009-02-02 2013-10-08 Apple Inc. Liquid crystal display reordered inversion
US8736590B2 (en) 2009-03-27 2014-05-27 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
US8405649B2 (en) * 2009-03-27 2013-03-26 Qualcomm Mems Technologies, Inc. Low voltage driver scheme for interferometric modulators
WO2010141766A1 (en) 2009-06-05 2010-12-09 Qualcomm Mems Technologies, Inc. System and method for improving the quality of halftone video using a fixed threshold
JP2011018020A (ja) * 2009-06-12 2011-01-27 Renesas Electronics Corp 表示パネルの駆動方法、ゲートドライバ及び表示装置
KR20120027336A (ko) * 2009-06-17 2012-03-21 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
KR20120028378A (ko) * 2009-07-14 2012-03-22 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
US20110109615A1 (en) * 2009-11-12 2011-05-12 Qualcomm Mems Technologies, Inc. Energy saving driving sequence for a display
US20110164068A1 (en) * 2010-01-06 2011-07-07 Qualcomm Mems Technologies, Inc. Reordering display line updates
JPWO2011089887A1 (ja) * 2010-01-19 2013-05-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2011089891A1 (ja) 2010-01-19 2013-05-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2013118323A1 (ja) * 2012-02-10 2013-08-15 シャープ株式会社 表示装置および表示方法
KR20140071688A (ko) * 2012-12-04 2014-06-12 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
JP2015007924A (ja) * 2013-06-25 2015-01-15 株式会社ジャパンディスプレイ タッチパネル付液晶表示装置
JP2015072549A (ja) 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ タッチパネル付液晶表示装置
KR102170246B1 (ko) 2014-02-07 2020-10-26 삼성전자주식회사 영상 정보를 표시하기 위한 전자 장치 및 방법
TWI559277B (zh) * 2015-04-15 2016-11-21 Display and its scanning method
CN105047157B (zh) * 2015-08-19 2017-10-24 深圳市华星光电技术有限公司 一种源极驱动电路
CN108447436B (zh) * 2018-03-30 2019-08-09 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144698A (ja) 1984-12-18 1986-07-02 松下電器産業株式会社 液晶駆動方法
US4691144A (en) * 1986-01-22 1987-09-01 Planar Systems, Inc. Staggered refresh pulse generator for a TFEL panel
JPS635390A (ja) 1986-06-25 1988-01-11 カシオ計算機株式会社 ドツトマトリツクス型液晶表示素子の駆動方法
JPS63262688A (ja) 1987-04-20 1988-10-28 富士通株式会社 デイスプレイ走査方式
US4975691A (en) * 1987-06-16 1990-12-04 Interstate Electronics Corporation Scan inversion symmetric drive
EP0585466B1 (en) * 1992-03-05 1999-09-08 Seiko Epson Corporation Method and circuit for driving liquid crystal elements, and display apparatus
JPH084664B2 (ja) 1993-06-18 1996-01-24 日本電気株式会社 競艇用フライング警報装置
JP3266373B2 (ja) 1993-08-02 2002-03-18 富士通株式会社 プラズマ・ディスプレイパネル
JP3070893B2 (ja) 1993-08-26 2000-07-31 シャープ株式会社 液晶駆動装置
JP2853537B2 (ja) 1993-11-26 1999-02-03 富士通株式会社 平面表示装置
JPH07152340A (ja) 1993-11-30 1995-06-16 Rohm Co Ltd ディスプレイ装置
JPH0862573A (ja) 1994-08-25 1996-03-08 Toshiba Corp 表示装置
JP2919278B2 (ja) * 1994-09-14 1999-07-12 日本電気株式会社 マルチシンク対応液晶ディスプレイ装置の表示制御装置及び表示制御方法
JPH08123362A (ja) 1994-10-28 1996-05-17 Noritake Co Ltd プラズマディスプレイパネルの駆動方法
CN1169009C (zh) * 1994-11-17 2004-09-29 精工爱普生株式会社 显示装置、显示装置的驱动方法及电子设备
US6025818A (en) * 1994-12-27 2000-02-15 Pioneer Electronic Corporation Method for correcting pixel data in a self-luminous display panel driving system
US5986649A (en) * 1995-01-11 1999-11-16 Seiko Epson Corporation Power circuit, liquid crystal display device, and electronic equipment
US5689278A (en) 1995-04-03 1997-11-18 Motorola Display control method
JP2900834B2 (ja) 1995-04-28 1999-06-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JPH09134153A (ja) * 1995-11-08 1997-05-20 Canon Inc 表示システム
JPH09197367A (ja) * 1996-01-12 1997-07-31 Sony Corp プラズマアドレス表示装置
TW297893B (en) * 1996-01-31 1997-02-11 Fujitsu Ltd A plasma display apparatus having improved restarting characteristic, a drive method of the same, a waveform generating circuit having reduced memory capacity and a matrix-type panel display using the waveform generating circuit
JPH09330054A (ja) 1996-06-12 1997-12-22 Nagoya Denki Kogyo Kk 点灯制御方法およびこれを用いた表示装置
JPH10222121A (ja) * 1997-02-03 1998-08-21 Mitsubishi Electric Corp 画像表示装置及び画像表示方法
US6329981B1 (en) * 1998-07-01 2001-12-11 Neoparadigm Labs, Inc. Intelligent video mode detection circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774913B1 (ko) * 2005-10-13 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20170058323A (ko) * 2015-10-22 2017-05-26 시아오미 아이엔씨. 내용 표시방법 및 장치
US9898982B2 (en) 2015-10-22 2018-02-20 Xiaomi Inc. Display method, device and computer-readable medium
US10134326B2 (en) 2015-10-22 2018-11-20 Xiaomi Inc. Device for and method of saving power when refreshing a display screen when displayed content does not change

Also Published As

Publication number Publication date
TW419641B (en) 2001-01-21
JPH11282398A (ja) 1999-10-15
EP0945844A3 (en) 2000-08-09
US20010040536A1 (en) 2001-11-15
US6636187B2 (en) 2003-10-21
KR100329534B1 (ko) 2002-10-25
EP0945844A2 (en) 1999-09-29
JP3403635B2 (ja) 2003-05-06
EP0945844B1 (en) 2011-05-18

Similar Documents

Publication Publication Date Title
KR100329534B1 (ko) 표시장치및그표시장치의구동방법
KR100354678B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US6531995B2 (en) Plasma display panel, method of driving same and plasma display apparatus
KR100208919B1 (ko) 플라즈마 디스플레이의 구동 방법 및 플라즈마 디스플레이 장치
US6107978A (en) Plasma display having variable scan line pulses to reduce flickering
KR100737194B1 (ko) 플라즈마 디스플레이 장치
EP1837848B1 (en) Method for driving a gas-discharge panel
KR100314607B1 (ko) Ｐｄｐ의 구동 방법
JP2004029412A (ja) プラズマディスプレイパネルの駆動方法
KR100764347B1 (ko) Ａｃ형 ｐｄｐ의 구동 방법 및 구동 장치
KR100691682B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치
KR100781011B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100702052B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR19990083393A (ko) 플라즈마디스플레이
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
KR20020000103A (ko) 플라스마 디스플레이 패널 및 그 구동방법
JP2003280572A (ja) 温度特性に追従したプラズマディスプレイ装置
JP2006317811A (ja) プラズマ表示装置及び該プラズマ表示装置に用いられる駆動方法
JP2004093888A (ja) プラズマディスプレイパネルの駆動方法
KR20010009688A (ko) 플라즈마 표시 패널의 구동 방법
KR100424253B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100702053B1 (ko) 플라즈마 디스플레이 장치
KR20000001516A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20070107338A (ko) 플라즈마 디스플레이 장치
JP2008083736A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee