KR100998091B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100998091B1
KR100998091B1 KR1020080120666A KR20080120666A KR100998091B1 KR 100998091 B1 KR100998091 B1 KR 100998091B1 KR 1020080120666 A KR1020080120666 A KR 1020080120666A KR 20080120666 A KR20080120666 A KR 20080120666A KR 100998091 B1 KR100998091 B1 KR 100998091B1
Authority
KR
South Korea
Prior art keywords
scan
voltage
output
terminal
integrated circuit
Prior art date
Application number
KR1020080120666A
Other languages
English (en)
Other versions
KR20100062199A (ko
Inventor
문장호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020080120666A priority Critical patent/KR100998091B1/ko
Priority to US12/547,459 priority patent/US20100134478A1/en
Priority to EP09176256A priority patent/EP2192569A1/en
Priority to CN200910246788A priority patent/CN101751848A/zh
Publication of KR20100062199A publication Critical patent/KR20100062199A/ko
Application granted granted Critical
Publication of KR100998091B1 publication Critical patent/KR100998091B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치는 복수의 출력단이 복수의 주사 전극에 각각 연결되어 있는 주사 집적 회로를 포함하며, 주사 펄스를 인가할 Y 전극에 대응하는 주사 데이터를 순차적으로 생성하여 주사 집적 회로로 출력한다. 그러면, 어드레스 기간에서 주사 집적 회로는 주사 데이터에 대응하는 출력단을 통해 제1 전압을 인가하고, 나머지 출력단을 통해 제1 전압보다 높은 제2 전압을 인가한다. 즉, 플라즈마 표시 장치는 주사 데이터에 의해 제1 전압이 인가되는 주사 전극의 순서를 자유롭게 제어할 수 있다.
PDP, 방전, 셀, 주사 집적 회로, 주사 순서, 디코딩

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY, AND DRIVING METHOD THEREOF}
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다.
플라즈마 표시 장치는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조를 표시한다. 각 서브필드의 어드레스 기간에서는 복수의 주사 전극에 순차적으로 주사 펄스가 인가되고, 복수의 어드레스 전극에 선택적으로 어드레스 펄스가 인가되어 발광 셀과 비발광 셀이 선택된다. 그리고 각 서브필드의 유지 기간에서는 발광 셀에 대하여 수행되는 유지 방전에 의해 실제로 영상이 표시된다.
이러한 플라즈마 표시 장치는 예를 들면, 시프트 레지스터를 사용하여 복수의 주사 전극에 순차적으로 주사 펄스를 인가하므로, 주사 펄스를 인가하는 순서의 가변이 제한되어 있고, 비표시 영역이나 표시 영역 중 주사 전극에 의해 형성되는 주사 라인에 발광 셀이 없는 경우에도 해당 주사 전극에 주사 펄스가 인가되므로, 시간 및 전력 측면에서 매우 비효율적이다.
본 발명이 해결하고자 하는 과제는 주사 순서를 제어할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
또한, 주사 시간을 단축시키고 소비 전력을 줄일 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것을 그 과제로 한다.
본 발명의 한 실시 예에 따르면, 복수의 주사 전극, 제어부, 그리고 적어도 하나의 주사 집적 회로를 포함하는 플라즈마 표시 장치가 제공된다. 복수의 주사 전극은 각각 복수의 방전 셀을 정의한다. 제어부는 어드레스 기간에서 상기 복수의 주사 전극 중 주사 펄스를 인가할 주사 전극에 대응하는 주사 데이터를 생성하여 출력한다. 그리고 적어도 하나의 주사 집적 회로는 제1 및 제2 전압단, 상기 주사 데이터가 입력되는 데이터 입력단 및 복수의 제1 출력단을 가지며, 상기 복수의 제1 출력단이 상기 복수의 주사 전극에 각각 연결되어 있으며, 상기 어드레스 기간에서 상기 복수의 제1 출력단 중 상기 주사 데이터에 대응하는 제1 출력단의 전압을 상기 제1 전압단의 전압으로 설정하고, 나머지 제1 출력단의 전압을 상기 제2 전압단의 전압으로 설정한다.
본 발명의 다른 실시 예에 따르면, 복수의 주사 전극, 상기 복수의 주사 전극과 연결되는 복수의 출력단을 통해 상기 복수의 주사 전극에 제1 전압단 또는 제 2 전압단의 전압을 전달하는 주사 집적 회로를 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법에 따르면, 어드레스 기간에서 주사 펄스를 인가할 주사 전극에 대응하는 주사 데이터를 생성하여 상기 주사 집적 회로로 출력하는 단계, 그리고 상기 복수의 주사 전극 중 상기 주사 데이터에 대응하는 주사 전극에 상기 제1 전압단의 전압을 전달하고, 상기 복수의 주사 전극 중 나머지 주사 전극에 상기 제2 전압단의 전압을 전달하는 단계를 포함한다.
본 발명의 또 다른 실시 예에 따르면, 복수의 주사 전극, 제어부, 그리고 복수의 주사 집적 회로를 포함한다. 복수의 주사 전극은 각각 복수의 방전 셀을 정의한다. 제어부는 상기 복수의 주사 전극을 복수의 그룹으로 분할하고, 어드레스 기간에서 주사 펄스를 인가할 주사 전극에 대응하는 주사 데이터를 생성하여 출력하며, 복수의 칩 인에이블 신호를 출력한다. 그리고 복수의 주사 집적 회로는 제1 및 제2 전압단, 상기 복수의 칩 인에이블 신호 중 대응하는 칩 인에이블 신호를 입력받는 칩 인에이블 신호 입력단, 상기 주사 데이터가 입력되는 데이터 입력단 및 복수의 제1 출력단을 가지며, 상기 복수의 제1 출력단이 각 그룹에 포함되는 주사 전극에 각각 연결되어 있으며, 상기 어드레스 기간에서 상기 복수의 제1 출력단 중 상기 주사 데이터에 대응하는 제1 출력단의 전압을 상기 제1 전압단의 전압으로 설정하고, 나머지 제1 출력단의 전압을 상기 제2 전압단의 전압으로 설정한다.
본 발명의 실시 예에 의하면, 어드레스 기간에서 주사 펄스가 인가되는 Y 전극의 순서를 자유롭게 제어할 수 있다. 또한, 비표시 영역이나 발광 셀이 존재하지 않는 주사 라인에 형성된 Y 전극에 주사 펄스를 인가하지 않을 수 있으므로, 어드레스 기간 및 소비 전력을 줄일 수 있고, 암실 콘트라스트를 향상시킬 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이고, 도 2는 본 발명의 한 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 1을 참고하면, 본 발명의 한 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(10), 제어부(20), 어드레스 전극 구동부(30), 유지 전극 구동부(40) 및 주사 전극 구동부(50)를 포함한다.
플라즈마 표시 패널(10)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극(X1-Xn)과 Y 전극(Y1-Yn)이 유지 기간에서 영상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, Y 전극(Y1-Yn)이 어드레스 기간에서 주사 펄스가 인가되는 주사 라인을 형성하며, A 전극(A1-Am)이 어드레스 기간에서 어드레스 펄스가 인가되는 어드레스 라인을 형성한다. A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀(이하, 셀이라 함)(11)을 형성한다. 이러한 플라즈마 표시 패널(10)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(20)는 외부로부터 한 프레임 동안의 영상 신호를 수신하고, 이에 따라 A 전극 구동 제어 신호(CONT1), X 전극 구동 제어 신호(CONT2) 및 Y 전극 구동 제어 신호(CONT3)를 생성하고, 이들을 각각 어드레스, 유지 및 주사 전극 구동부(300, 400, 500)로 출력한다. 이때, Y 전극 구동 제어 신호(CONT3)는 주사 데이 터(SDATA), 제어 신호(OC1, OC2), 칩 인에이블 신호(CE), 래치 인에이블 신호(LE), 클록 신호(CLK) 등을 포함한다. 또한, 제어부(20)는 한 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. 이러한 제어부(20)는 한 프레임 동안의 영상 신호를 이용하여 복수의 셀(11)에 대한 복수의 서브필드에서의 발광/비발광 여부를 나타내는 서브필드 데이터를 생성한다. 예를 들어, 한 프레임이 각각 가중치가 1, 2, 3, 5, 8, 12, 19, 28, 40, 59 및 78인 11개의 서브필드로 이루어진 경우, 각 서브필드의 가중치로부터 120 계조의 영상 데이터는 "10011011010"의 서브필드 데이터를 생성할 수 있다. 여기서, "10011011010"은 순서대로 첫 번째부터 마지막 서브필드에 각각 대응하며, '1'은 해당 서브필드에서 방전 셀이 발광하는 것을 나타내며, '0'은 해당 서브필드에서 방전 셀이 발광하지 않는 것을 나타낸다.
그리고 제어부(20)는 주사 펄스를 인가할 Y 전극에 대응하는 주사 데이터(SDATA)를 순차적으로 주사 전극 구동부(50)로 출력한다. 주사 데이터(SDATA)는 0과 1로 이루어진 이진수로 표현될 수 있으며, Y 전극의 위치를 나타낸다. 한편, 이와 달리 제어부(20)는 서브필드 데이터를 이용하여 각 서브필드에서 복수의 주사 라인 중 서브필드 데이터가 "1"인 셀, 즉 발광 셀이 형성되어 있는 주사 라인에 대응하는 Y 전극만을 나타내는 주사 데이터(SDATA)를 순차적으로 출력할 수도 있다.
어드레스 전극 구동부(30)는 제어부(20)로부터의 A 전극 구동 제어 신호(CONT1)에 따라 A 전극(A1-Am)에 구동 전압을 인가한다.
유지 전극 구동부(40)는 제어부(20)로부터의 X 전극 구동 제어 신호(CONT2)에 따라 X 전극(X1-Xn)에 구동 전압을 인가한다.
주사 전극 구동부(50)는 제어부(20)로부터의 Y 전극 구동 제어 신호(CONT3)에 따라 Y 전극(Y1-Yn)에 구동 전압을 인가한다.
구체적으로, 도 2를 참고하면, 주사 전극 구동부(50)는 어드레스 기간 동안 Y 전극(Y1-Yn) 중 제어부(20)로부터 순차적으로 출력되는 주사 데이터에 대응하는 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가하고, 어드레스 전극 구동부(30)는 주사 펄스가 인가된 Y 전극에 의해 형성되는 방전 셀 중 발광 셀의 A 전극에 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 주사 전극 구동부(50)는 주사 펄스가 인가되지 않는 Y 전극에 VscL 전압보다 높은 VscH 전압을 인가하고, 어드레스 전극 구동부(30)는 어드레스 펄스를 인가하지 않는 A 전극에 기준 전압을 인가한다. 그러면, 어드레스 펄스가 인가된 A 전극과 VscL 전압이 인가된 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다.
이어서, 유지 기간에서, 주사 전극 구동부(50)는 Y 전극에 하이 레벨 전압(도 2에서는 Vs)과 로우 레벨 전압(도 2에서는 0V)을 교대로 가지는 유지 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(40)는 X 전극에 유지 펄스를 Y 전극에 인가되는 유지 펄스와 반대 위상으로 인가한다. 이와 같이 하면, Y 전극과 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 발광 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다. 또한, 이와 달리 유지 기간에서 Y 전극과 X 전극 중 하나의 전극에만 Vs 전압과 -Vs 전압을 가지는 유지 펄스를 인가하고, 나머지 하나의 전극에는 0V 전압을 인가할 수도 있다. 이렇게 하여도 Y 전극과 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 가지므로, 발광 셀에서 유지 방전이 일어난다.
도 3은 본 발명의 한 실시 예에 따른 주사 전극 구동부를 개략적으로 나타낸 도면이고, 도 4는 도 3에 도시된 주사 집적 회로의 한 예를 나타낸 도면이다.
도 3을 참고하면, 주사 전극 구동부(50)는 리셋 구동부(100), 유지 구동부(200) 및 주사 구동부(300)를 포함하며, 주사 구동부(300)는 주사 직접 회로(integrated circuit 이하, "주사 IC"라 함)(310), 커패시터(Csc), 다이오드(DscH) 및 트랜지스터(YscL)를 포함한다.
먼저, 주사 IC(310)는 복수의 출력단(HV1-HVk)과 고전압단(VH), 저전압단(VL), 제어 신호 입력단(TOC1, TOC2), 클록단(TCLK), 데이터 입력단(TD), 래치 인에이이블 신호 입력단(TLE) 및 칩 인에이블 신호 입력단(TCE)을 가지며, 전원(VDD), 제어 신호(OC1, OC2), 클록(CLK), 주사 데이터(SDATA), 래치 인에이블 신호(LE), 칩 인에이블 신호(CE) 등에 의해 동작된다. 복수의 출력단(HV1-HVk)은 복수의 Y 전극(Y1-Yk)에 각각 연결되어 있다. 도 3에서는 하나의 주사 IC(310)를 도시하였지만, 주사 IC(310)의 출력단(HV1-HVk)의 개수(k)가 Y 전극(Y1-Yn)의 수(n)보다 적은 경우에는 복수의 주사 IC가 사용될 수 있다. 예를 들어, n이 768이고, k가 128인 경우, 6개의 주사 IC가 사용될 수 있다.
주사 데이터(SDATA)는 0과 1로 이루어진 이진수로서, 주사 IC(310)의 출력단의 개수(k)에 따라 비트 수가 결정된다. 예를 들어, n이 768이고, k가 128인 경우, 주사 데이터(SDATA)는 7비트로 구성될 수 있다. 주사 데이터(SDATA)는 제어부(20) 에 의해 생성되며, 제어부(20)는 주사 펄스가 인가될 Y 전극에 해당하는 주사 데이터(SDATA)를 순차적으로 생성하여 주사 IC(310)로 입력한다.
도 4를 참고하면, 하나의 주사 IC(310)의 한 예는 버퍼(311), 디코더(312), 래치(313), 선택기(3141-314k) 및 출력 회로부(3151-315k)를 포함한다.
버퍼(311)는 어드레스 기간에서 제어부(200)로부터 출력되는 주사 데이터(SDATA)를 수신하고, 주사 데이터(SDATA)를 디코더(312)로 출력한다. 이때, 제어부(200)는 직렬 인터페이스(Serial Interface) 방식 즉, "0000100"의 주사 데이터의 경우, 각 비트의 데이터 0, 0, 0, 0, 1, 0 및 0을 차례대로 출력하는 방식으로 주사 데이터(SDATA)를 버퍼(311)로 출력할 수 있으며, 병렬 인터페이스(Parallel Interface) 방식 즉, "0000100"의 주사 데이터의 경우, 각 비트의 데이터 0, 0, 0, 0, 1, 0 및 0을 병렬로 동시에 출력하는 방식으로 주사 데이터(SDATA)를 버퍼(311)로 출력할 수도 있다. 이때, 병렬 인터페이스 방식을 사용하면, 직렬 인터페이스 방식보다 데이터 전송 속도를 향상시킬 수 있다.
디코더(312)는 복수의 출력단(DE1-DEk)을 가지며, 버퍼(311)로부터 출력되는 주사 데이터(SDATA)를 수신하고, 제어부(200)로부터의 칩 인에이블 신호(CE)에 의해 주사 데이터(SDATA)를 디코딩한다. 그런 후에, 디코더(312)는 출력단(DE1-DEk) 중 디코딩 데이터에 대응하는 출력단을 통해 하이 레벨의 디코딩 신호(DA)를 출력하고, 나머지 출력단을 통해 로우 레벨의 디코딩 신호(DA)를 출력한다. 예를 들면, 7비트의 "0000111"의 주사 데이터(SDATA)는 십진수 "7"로 디코딩될 수 있으며, 디 코더(312)는 7번째 출력단(DE7)을 통해 하이 레벨의 디코딩 신호(DA)를 출력하고, 나머지 출력단(DE1-DE6, DE8-DEk)을 통해 로우 레벨의 디코딩 신호(DA)를 출력할 수 있다. 이와는 반대로, 디코더(312)는 디코딩 데이터에 대응하는 출력단을 통해 로우 레벨의 디코딩 신호(DA)를 출력하고, 나머지 출력단을 통해 하이 레벨의 디코딩 신호(DA)를 출력할 수도 있다.
래치(313)는 디코더(312)의 출력단(DE1-DEk)을 통해 출력된 디코딩 신호(DA)를 수신하고, 제어부(200)로부터의 래치 인에이블 신호(LE)에 의해 디코딩 신호(DA)를 각각 대응하는 선택기(3141-314k)로 출력한다.
선택기(3141-314k)는 대응하는 디코딩 신호(DA)와 제어부(200)로부터의 제어 신호(OC1, OC2)를 이용하여 각 출력 회로부(3151-315k)의 동작을 제어하는 펄스 신호(Spul)를 생성하고, 생성한 제어 신호(Spul)를 출력 회로부(3151-315k)로 출력한다. 이러한 펄스 신호(Spul)는 하나 이상일 수 있다.
출력 회로부(3151-315k)는 출력단(HV1-HVk)을 가지며, 선택기(3141-314k)에 의해 생성된 펄스 신호(Spul)에 의해 주사 IC(310)의 동작이 결정된다.
다시, 도 2를 보면, VscH 전압을 공급하는 전원(VscH)에 다이오드(DscH)의 애노드가 연결되어 있고 주사 IC(310)의 고전압단(VH)에 다이오드(DscH)의 캐소드가 연결되어 있다. 커패시터(Csc)의 제1단에는 주사 IC(310)의 고전압단(VH)이 연결되며 커패시터(Csc)의 제2단에는 트랜지스터(YscL)가 연결되어 있다. 이러한 커 패시터(Csc)에는 (VscH-VscL) 전압이 충전되어 있다. 트랜지스터(YscL)는 VscL 전압을 공급하는 전원(VscL)과 주사 IC(310)의 저전압단(VL) 사이에 연결되어 있다.
리셋 구동부(100) 및 유지 구동부(200)는 주사 IC(310)의 저전압단(VL)에 연결되어 있다. 리셋 구동부(100)는 각 서브필드의 리셋 기간 동안 주사 IC(310)의 저전압단(VL)을 통하여 Y 전극(Y1-Yn)에 리셋 파형을 인가한다. 그리고 유지 구동부(200)는 각 서브필드의 유지 기간 동안 주사 IC(310)의 저전압단(VL)을 통하여 Y 전극(Y1-Yn)에 유지 펄스를 인가한다. 이러한 리셋 기간과 유지 기간 동안, 제어 신호(OC1, OC2)에 의해 주사 IC(310)의 출력 회로부(3151-315k)는 모두 저전압단(VL)의 전압을 출력하도록 동작할 수 있다. 한편, 리셋 구동부(100)는 각 서브필드의 리셋 기간 중 상승 기간 동안 주사 IC(310)의 고전압단(VH)을 통하여 Y 전극(Y1-Yn)에 리셋 파형을 인가할 수도 있다. 이때, 제어 신호(OC1, OC2)에 의해 주사 IC(310)의 출력 회로부(3151-315k)는 모두 고전압단(VH)의 전압을 출력하도록 동작할 수 있다.
어드레스 기간에서는 트랜지스터(YscL)가 턴온되고, 제어 신호(OC1, OC2)에 의해 주사 IC(310)는 하이 레벨의 디코딩 신호(DA)를 출력하는 출력단(DEi)에 대응하는 출력 회로부(315i)가 저전압단(VL)의 전압을 출력하고 나머지 출력 회로부가 고전압단(VH)의 전압을 출력하도록 동작할 수 있다. 여기서, i는 1과 k 사이의 정수이다. 이때, 턴온된 트랜지스터(YscL)에 의해 저전압단(VL)의 전압은 VscL 전압이고, 고전압단(VH)의 전압은 VscH 전압으로 된다.
따라서, 제어부(20)에서 출력되는 디코딩 신호(DA)에 의해 VscL 전압을 가지는 주사 펄스가 인가되는 Y 전극의 순서가 결정될 수 있다. 예를 들면, 제어부(20)에서 "0000100", "0100000", "0010010", "1000001", "0001110" 등의 순으로 주사 데이터(SDATA)를 출력하면, 주사 IC(310)는 4번째 Y 전극(Y4), 32번째 Y 전극(Y32), 18번째 Y 전극(Y18), 65번째 Y 전극(Y65), 14번째 Y 전극(Y14) 등의 순으로 VscL 전압을 가지는 주사 펄스를 인가할 수 있다. 또한, 주사 데이터(SDATA)가 비표시 영역이나 발광 셀이 존재하지 않는 주사 라인에 형성된 Y 전극의 위치에 해당하는 값을 가지지 않도록 하면, 이러한 Y 전극에는 주사 펄스를 인가하지 않을 수 있으므로 어드레스 기간을 줄일 수 있다.
다음으로, 선택기(3141-314k) 및 출력 회로부(3151-315k)의 한 예에 대해 도 5 및 도 6을 참조하여 자세하게 설명한다.
도 5는 도 4에 도시된 선택기의 한 예를 나타낸 도면이고, 도 6은 도 4에 도시된 출력 회로부의 한 예를 나타낸 도면이다. 도 5 및 도 6에서는 각각 복수의 선택기(3141-314k) 중 하나의 선택기(314i)와 복수의 출력 회로부(3151-315k) 중 하나의 출력 회로부(315i)만을 도시하였다.
도 5를 참고하면, 선택기(314i)의 한 예는 인버터(INV1, INV2), 논리곱 소자(AND1-AND5) 및 논리합 소자(OR1-OR3)를 포함한다. 인버터(INV1, INV2)는 입력단(B1/B2)과 출력단(C1/C2)을 포함하며, 입력단(B1/B2)의 레벨을 반전하여 출력단(C1/C2)으로 출력한다. 논리곱 소자(AND1/AND2/AND3/AND4)는 두 개의 입력단(D1, E1/D2, E2/D3, E3/D4, E4)과 출력단(F1/F2/F3/F4)을 포함하며, 두 입력단(D1, E1/D2, E2/D3, E3/D4, E4)의 레벨을 논리곱 연산하여 출력단(F1/F2/F3/F4)으로 출력한다. 한편, 논리곱 소자(AND5)는 세 입력단(D5, E5, D5')과 출력단(F5)를 포함하며, 세 개의 입력단(D5, E5, D5')의 레벨을 논리곱 연산하여 출력단(F5)으로 출력한다. 논리합 소자(OR1/OR2/OR3)는 두 개의 입력단(G1, H1/G2, H2/G3, H3)과 출력단(I1/I2/I3)을 포함하며, 두 입력단(G1, H1/G2, H2/G3, H3)의 리벨을 논리합 연산하여 출력단(I1/I2/I3)으로 출려한다. 논리합 소자(OR1/OR2/OR3)의 출력단(I1/I2/I3)으로 출력된 신호가 출력 회로부(315i)로 입력된다. 즉, 논리합 소자(OR1/OR2/OR3)의 출력단(I1/I2/I3)으로 출력된 신호가 펄스 신호(Spul)가 된다.
제어 신호(OC1)가 인버터(INV1)의 입력단(B1)과 논리곱 소자(ADN2, AND4)의 입력단(D2, D4)으로 입력되고, 제어 신호(OC2)가 인버터(INV2)의 입력단(B2)과 논리곱 소자(ADN2, AND3, AND5)의 입력단(E2, D3, D5)으로 입력되며, 논리곱 소자(AND1, AND3, AND5)의 입력단(E1, E3, E5)으로 디코딩 신호(DA)가 입력된다. 인버터(INV1)의 출력단(C1)이 논리곱 소자(AND1, AND5)의 입력단(D1, D5')과 연결되어 있고, 인버터(INV2)의 출력단(C2)이 논리곱 소자(AND4)의 입력단(E4) 및 논리합 소자(OR1)의 입력단(H1)에 연결되어 있다. 논리곱 소자(AND1)의 출력단(F1)이 논리합 소자(OR1)의 입력단(G1)에 연결되어 있고, 논리곱 소자(AND2, AND3)의 출력단(F2, F3)이 논리합 소자(OR2)의 입력단(G2, H2)에 각각 연결되어 있다. 또한, 논리곱 소자(AND5, AND4)의 출력단(F5, F4)이 논리합 소자(OR3)의 입력단(G3, H3)에 각각 연결되어 있다. 그리고 논리합 소자(OR1-OR3)의 출력단이 출력 회로부(315i)와 연결되어 있다.
예를 들어, 제어 신호(OC1, OC2)가 각각 로우 레벨 및 하이 레벨이고, 디코딩 신호(DA)가 하이 레벨이면, 인버터(INV1, INV2)의 출력단(B1, B2)으로는 각각 하이 레벨 및 로우 레벨의 신호가 출력된다. 따라서, 논리곱 소자(AND1-AND3, AND5)의 출력단(F1-F3, F5)으로는 로우 레벨의 신호가 출력되고, 논리곱 소자(AND4)의 출력단(F4)으로는 하이 레벨의 신호가 출력된다. 그 결과, 논리합 소자(OR1, OR3)의 출력단(I1, I3)으로는 하이 레벨의 신호가 출력되고, 논리합 소자(OR2)의 출력단(I2)으로는 로우 레벨의 신호가 출력된다.
다음, 도 6을 참고하면, 출력 회로부(315i)의 한 예는 레벨 시프터(3151) 및 출력 트랜지스터쌍(3152)을 포함하며, 레벨 시프터(3151)는 네 트랜지스터(P1, N1, P2, N2)를 포함하고, 출력 트랜지스터쌍(3152)은 두 트랜지스터(P3, N3)를 포함한다. 도 6에서는 트랜지스터(P1/P2/P3)를 P채널 트랜지스터로, 트랜지스터(N1/N2/N3)를 N채널 트랜지스터로 도시하였으며, 이러한 트랜지스터(P1-P3, N1-N3)에는 바디 다이오드가 형성되어 있을 수 있다.
트랜지스터(P1/P2/P3)의 소스 및 트랜지스터(N1/N2/N3)의 소스가 고전압단(VH) 및 저전압단(VH)에 각각 연결되어 있고, 트랜지스터(P1/P2)의 드레인이 트랜지스터(N1/N2)의 드레인에 연결되어 있다. 두 트랜지스터(P1, N1)의 접점이 트랜지스터(P2)의 게이트에 연결되어 있고 두 트랜지스터(P2, N2)의 접점이 트래지스 터(P1, P3)의 게이트에 각각 연결되어 있다. 이때, 트랜지스터(N1)의 게이트가 논리합 소자(OR1)의 출력단(I1)에 연결되어 있고, 트랜지스터(N2)의 게이트가 논리합 소자(OR2)의 출력단(I2)에 연결되어 있으며, 트랜지스터(N3)의 게이트가 논리합 소자(OR3)의 출력단(I3)에 연결되어 있다. 따라서, 선택기(314i)로부터 출력되는 신호의 레벨에 따라서 트랜지스터(P1-P3, N1-N3)의 온/오프가 결정된다. 그리고 트랜지스터(P3, N3)의 접점이 출력단(HVi)과 연결되어 있다.
이러한 선택기(314i) 및 출력 회로부(315i)는 제어 신호(OC1, OC2) 및 디코딩 신호(DA)의 레벨에 의해 표 1과 같이 주사 IC(310)의 상태(State)를 결정한다.
표 1은 주사 IC(310)의 기능을 나타내는 표이다. 표 1에서 "H"는 하이 레벨을 나타내고, "L"은 로우 레벨을 나타낸다. "X"는 레벨에 관계없음을 나타낸다. "OUT1", "OUT2" 및 "OUT3"는 각각 논리합 소자(OR1-OR3)의 출력단(I1-I3)으로 출력된 신호이며, "TP3"는 트랜지스터(P3)의 게이트로 입력되는 신호이다. 그리고 "DATA"는 디코딩 신호(DA)를 출력하는 출력단(DEi)에 대응하는 출력 회로부(315i)가 디코딩 신호(DA)의 레벨에 따라 동작함을 나타낸다.
Figure 112008082851950-pat00001
이와 같이, 제어 신호(OC1)가 로우 레벨(L)이고 제어 신호(OC2)가 하이 레벨(H)인 경우, 디코딩 신호(DA)가 로우 레벨(L)이면 트랜지스터(P3)가 턴온되어 디코딩 신호(DA)의 펄스 폭에 해당하는 기간 동안 고전압단(VH)의 전압이 출력되고, 디코딩 신호(DA)가 하이 레벨(H)이면 트랜지스터(N3)가 턴온되어 디코딩 신호(DA)의 펄스 폭에 해당하는 기간 동안 저전압단(VL)의 전압이 출력된다.
다음으로, 복수의 주사 IC를 포함하는 주사 구동부(300)의 동작에 대하여 도 7 및 도 8을 참조하여 자세하게 설명한다.
도 7은 본 발명의 다른 실시 예에 따른 주사 구동부를 개략적으로 나타낸 도면이고, 도 8은 도 7에 도시한 주사 구동부의 동작을 설명한 흐름도이다.
도 7을 참고하면, 주사 전극 구동부(50)는 6개의 주사 IC(3101-3106)를 포함할 수 있다. 이때, 각 주사 IC(3101-3106)의 출력단의 개수는 128개이며, 주사 IC(3101/3102/3103/3104/3105/3106)의 각 출력단(HV1-HV128)이 각각 Y 전극(Y1-Y128/Y129-Y256/Y257-Y384/Y385-Y512/Y513-Y640/Y641-Y768)에 연결되어 있다. 그리고 다이오드(DscH)의 캐소드와 커패시터(Csc)의 제1단이 6개의 주사 IC(3101-3106)의 고전압단(VH)에 공통으로 연결되어 있고, 커패시터(Csc)의 제2단과 트랜지스터(YscL)의 드레인이 6개의 주사 IC(3101-3106)의 저전압단(VL)에 공통으로 연결되어 있다. 이 경우, 제어부(20)는 6개의 주사 IC(3101-3106)의 제어 신호 입력단(TOC1, TOC2), 클록단(TCLK) 및 래치 인에이이블 신호 입력단(TLE)에 각각 제어 신 호(OC1, OC2), 클록(CLK) 및 래치 인에이블 신호(LE)를 공통으로 출력한다. 그리고 제어부(20)는 7비트의 주사 데이터(SDATA)와 6개의 주사 IC(3101-3106)에 각각 대응하는 6개의 칩 인에이블 신호(CE1-CE6)를 출력하여서, 768개의 Y 전극(Y1-Y768) 중 주사 펄스를 인가할 Y 전극을 선택할 수 있다. 즉, 제어부(20)는 주사 펄스를 인가할 Y 전극이 연결된 주사 IC(310i)에는 하이 레벨의 칩 인에이블 신호(CEi)를 인가하고, 나머지 주사 IC에는 로우 레벨의 칩 인에이블 신호를 인가하여 주사 IC(310i)를 선택할 수 있다. 그리고 제어부(200)는 주사 펄스를 인가할 Y 전극이 선택한 주사 IC(310i)의 출력단(HV1-HV128) 중에서 몇 번째 출력단인지에 따라 주사 데이터(SDATA)를 설정할 수 있다. 그러면 하이 레벨의 칩 인에이블 신호(CEi)를 수신한 주사 IC(310i)만 주사 데이터(SDATA)를 디코딩하여 처리하고, 나머지 주사 IC는 주사 데이터(SDATA)를 처리하지 않는다. 한편, 이와는 반대로 주사 데이터(SDATA)를 디코딩할 주사 IC를 선택할 칩 인에이블 신호(CEi)로 로우 레벨을 사용할 수도 있다.
예를 들면, 복수의 Y 전극(Y1-Y768) 중 132번째 Y 전극(Y132)에 주사 펄스를 인가하는 경우를 가정한다. 132번째 Y 전극(Y132)은 2번째 주사 IC(3102)에서 4번째 출력단(HV4)에 연결되므로, 제어부(20)는 4에 해당하는 7비트의 주사 데이터(SDATA) "0000100"을 생성하며, 칩 인에이블 신호(CE2)를 하이 레벨로 설정하고, 칩 인에이블 신호(CE1, CE3-CE6)를 로우 레벨로 설정한다.
그러면, 도 7 및 도 8에 도시한 것처럼, 주사 IC(3101-3106)의 버퍼(3111-3116)는 제어부(200)로부터 "0000100"의 주사 데이터(SDATA)를 수신한다(S810).
주사 IC(3121-3126)의 버퍼(3111-3116)는 "0000100"의 주사 데이터(SDATA)를 주사 IC(3101-3106)의 디코더(3121-3126)로 출력한다.
주사 IC(3101-3106)의 디코더(3121-3126)는 버퍼(3111-3116)로부터 "0000100"의 주사 데이터(SDATA)를 수신한다. 이때, 제어부(20)로부터 하이 레벨의 칩 인에이블 신호(CE2)가 인가되는 주사 IC(3102)의 디코더(3122)는 "0000100"의 주사 데이터(SDATA)를 디코딩하여 해당하는 출력단(DE4)으로 디코딩 신호(DA)를 출력한다(S820). 즉, 디코더(3122)는 "0000100"에 대응하는 4번째 출력단(DE4)으로 하이 레벨의 디코딩 신호(DA)를 출력하고, 나머지 출력단(DE1-DE3, DE5-DE128)으로는 로우 레벨의 디코딩 신호(DA)를 출력한다.
그리고 로우 레벨의 칩 인에이블 신호(CE1, CE3-CE6)를 수신한 주사 IC(3101, 3103-3106)의 디코더(3121-3126)는 모든 출력단(DE1-DE128)으로 로우 레벨의 디코딩 신호(DA)를 출력한다.
주사 IC(3101-3106)의 래치(3131-3136)는 제어부(200)로부터의 래치 인에이블 신호(LE)에 의해 대응하는 디코더(3121-3126)로부터 출력된 디코딩 신호(DA)를 주사 IC(3101-31026)의 선택기(3141-3146)로 출력한다.
주사 IC(3101-3106)의 선택기(3141-3146)는 디코딩 신호(DA)와 제어 신호(OC1, OC2)의 레벨에 따라 펄스 신호(Spul)를 생성하여 대응하는 주사 IC(3101-3106)의 출력 회로부(3151-3156)로 출력한다(S830).
주사 IC(3101-3106)의 출력 회로부(3151-3156)는 선택기(3141-3146)로부터 펄스 신호(Spul)를 수신하고, 펄스 신호(Spul)에 따라서 트랜지스터(P1-P3, N1-N3)가 온오프되어서 주사 IC(310)의 동작을 결정한다. 예를 들어, 표 1을 참고하면, 제어부(20)로부터 하이 레벨의 디코딩 신호(DA)를 수신한 주사 IC(3102)의 선택기(3144)는 제어 신호(OC1, OC2)에 의해 하이, 로우 및 하이 레벨의 펄스 신호(OUT1-OUT3)를 주사 IC(3102)의 출력 회로부(3154)로 출력하고, 로우 레벨의 디코딩 신호(DA)를 수신한 주사 IC(3102)의 선택기(3141-3143, 3145-3146) 및 주사 IC(3101, 3103-3106)의 선택기(3141-3146)는 제어 신호(OC1, OC2)에 의해 로우, 하이 및 로우 레벨의 펄스 신호(OUT1-OUT3)를 주사 IC(3102)의 출력 회로부(3151-3153, 3155-3156) 및 주사 IC(3101, 3103-3106)의 출력 회로부(3151-3156)로 출력할 수 있다. 그러면, 주사 IC(3102)의 출력 회로부(3154)는 주사 IC(3102)의 하이, 로우 및 하이 레벨의 펄스 신호(OUT1-OUT3)를 이용하여 트랜지스터(N1, N3, P2)를 턴온하고, 트랜지스터(N2, P3, P1)를 턴오프한다. 그러면, 디코딩 신호(DA)의 폭에 해당하는 기간 동안 저전압단(VL)의 전압이 주사 IC(3102)의 출력단(HV4)을 통해 Y 전극(Y132)에 인가된다. 또한, 주사 IC(3101, 3103-3106)의 출력 회로부(3151-3156) 및 주사 IC(3102)의 출력 회로부(3151-3153, 3155-315128)는 로우, 하이 및 로우 레벨의 펄스 신호(OUT1-OUT3)를 이용하여 트랜지스터(N1, P2, N3)를 턴오프하고 트랜지스터(N2, P3, P1)를 턴온한다. 그러면, 디코딩 신호(DA)의 폭에 해당하는 기간 동안 고전압단(VH)의 전압이 대응하는 출력단(HV1-HV131, HV133-HV768)을 통해 Y 전극(Y1-Y131, Y133-Y768)에 인가된다. 이때, 턴온된 트랜지스터(YscL)에 의해 Y 전극(Y132)에는 VscL 전압이 인가되고 Y 전극(Y1-Y131, Y133-Y768)에는 VscH 전압이 인가된다.
그리고 주사 IC(3101-31026)는 주사 데이터(SDATA)가 입력될 때마다 단계(S810-S840)를 반복하여서, 어드레스 기간 동안 Y 전극(Y1-Yn)에 주사 펄스를 순차적으로 인가할 수 있다.
한편, 본 발명의 실시 예에서는 제어부(20)가 주사 데이터(SDATA)와 칩 인에이블 신호(CE)를 각각 생성하여 주사 IC(310)로 인가하는 것으로 설명하였지만, 제어부(20)는 주사 데이터(SDATA)와 칩 인에이블 신호(CE)를 나타내는 데이터를 합쳐 하나의 데이터로 생성하고, 생성한 데이터를 주사 IC(310)로 출력할 수도 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명 의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이고,
도 2는 본 발명의 한 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이고,
도 3은 본 발명의 한 실시 예에 따른 주사 전극 구동부를 개략적으로 나타낸 도면이고,
도 4는 도 3에 도시된 주사 집적 회로의 한 예를 나타낸 도면이고,
도 5는 도 4에 도시된 선택기의 한 예를 나타낸 도면이고,
도 6은 도 4에 도시된 출력 회로부의 한 예를 나타낸 도면이고,
도 7은 본 발명의 다른 실시 예에 따른 주사 구동부를 개략적으로 나타낸 도면이고,
도 8은 도 7에 도시한 주사 구동부의 동작을 설명한 흐름도이다.

Claims (23)

  1. 각각 복수의 방전 셀을 정의하는 복수의 주사 전극,
    어드레스 기간에서 상기 복수의 주사 전극 중 주사 펄스를 인가할 주사 전극에 대응하는 주사 데이터를 생성하여 출력하는 제어부, 그리고
    제1 및 제2 전압단, 상기 주사 데이터가 입력되는 데이터 입력단 및 복수의 제1 출력단을 가지며, 상기 복수의 제1 출력단이 상기 복수의 주사 전극에 각각 연결되어 있으며, 상기 어드레스 기간에서 상기 복수의 제1 출력단 중 상기 주사 데이터에 대응하는 제1 출력단의 전압을 상기 제1 전압단의 전압으로 설정하고, 나머지 제1 출력단의 전압을 상기 제2 전압단의 전압으로 설정하는 적어도 하나의 주사 집적 회로
    를 포함하며,
    상기 제어부는 상기 복수의 주사 전극 중 발광 셀이 형성되어 있는 주사 전극에만 상기 주사 펄스가 인가되도록 상기 주사 데이터를 생성하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 적어도 하나의 주사 집적 회로는,
    상기 복수의 제1 출력단에 각각 대응하는 복수의 제2 출력단을 가지며, 상기 주사 데이터를 디코딩하고, 디코딩한 주사 데이터에 대응하는 제2 출력단을 통해 제1 레벨의 디코딩 신호를 출력하고 나머지 제2 출력단을 통해 제2 레벨의 디코딩 신호를 출력하는 디코더, 그리고
    상기 복수의 제1 출력단에 각각 대응하며, 상기 복수의 제2 출력단에 각각 대응하고, 대응하는 제2 출력단의 상기 디코딩 신호의 레벨에 따라 상기 제1 전압단의 전압 또는 상기 제2 전압단의 전압을 대응하는 제1 출력단으로 출력하도록 동작하는 복수의 출력 회로부
    를 포함하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제어부는 제1 및 제2 제어 신호를 더 출력하며,
    상기적어도 하나의 주사 집적 회로는 상기 제1 및 제2 제어 신호가 각각 입력되는 제1 및 제2 제어 신호 입력단을 더 포함하며, 상기 제1 및 제2 제어 신호의 레벨에 따라 동작이 결정되는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 적어도 하나의 주사 집적 회로는, 상기 복수의 제2 출력단에 각각 연결되어 있으며,상기 복수의 제2 출력단을 통해 각각 출력된 상기 디코딩 신호의 레벨과 상기 제1 및 제2 제어 신호를 이용하여 적어도 하나의 펄스 신호를 생성하는 복수의 선택기를 더 포함하며,
    상기 복수의 출력 회로부는, 상기 복수의 선택기에 각각 연결되어 있으며, 상기 복수의 선택기를 통해 각각 생성된 상기 적어도 하나의 펄스 신호에 따라 상기 제1 전압단의 전압 또는 상기 제2 전압단의 전압을 출력하도록 동작하는 플라즈마 표시 장치.
  5. 제1항에 있어서,
    상기 적어도 하나의 주사 집적 회로의 제1 전압단과 상기 주사 펄스에 대응하는 전압을 공급하는 제1 전원 사이에 연결되어 있으며, 상기 어드레스 기간에서 턴온되어 있는 트랜지스터, 그리고
    상기 적어도 하나의 주사 집적 회로의 제1 및 제2 전압단 사이에 연결되어 있으며, 상기 트랜지스터가 턴온될 때 제2 전압을 충전하는 커패시터
    를 더 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 적어도 하나의 주사 집적 회로의 제1 전압단과 연결되어 있으며 유지 기간 동안 상기 복수의 주사 전극에 유지 펄스를 인가하는 유지 구동부
    를 더 포함하며,
    상기 주사 집적 회로는 유지 기간에서 상기 복수의 제1 출력단의 전압을 상기 제1 전압단의 전압으로 설정하는 플라즈마 표시 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 주사 데이터는 상기 주사 집적 회로의 출력단의 수에 따라 비트 수가 결정되는 플라즈마 표시 장치.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제어부는 상기 주사 펄스가 인가될 주사 전극의 위치에 따라 상기 주사 데이터의 값을 결정하는 플라즈마 표시 장치.
  9. 삭제
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제어부는 칩 인에이블 신호를 더 출력하며,
    상기 적어도 하나의 주사 집적 회로는 상기 칩 인에이블 신호를 입력받는 제3 제어 신호 입력단을 더 포함하며,
    상기 어드레스 기간에서, 상기 칩 인에이블 신호가 제3 레벨인 경우 상기 적어도 하나의 주사 집적 회로는 상기 주사 데이터에 대응하는 제1 출력단의 전압을 상기 제1 전압단의 전압으로 설정하고, 상기 칩 인에이블 신호가 제4 레벨인 경우 상기 주사 집적 회로는 상기 복수의 제1 출력단의 전압을 상기 제2 전압단의 전압으로 설정하는 플라즈마 표시 장치.
  11. 제10항에 있어서,
    상기 적어도 하나의 주사 집적 회로는 복수의 주사 집적 회로를 포함하며,
    상기 제어부는 상기 복수의 주사 집적 회로 중 상기 주사 데이터에 대응하는 제1 출력단이 포함되어 있는 주사 집적 회로에 전달되는 상기 칩 인에이블 신호를 상기 제3 레벨로 설정하고, 나머지 주사 집적 회로에 전달되는 상기 칩 인에이블 신호를 상기 제4 레벨로 설정하는 플라즈마 표시 장치.
  12. 제11항에 있어서,
    상기 제3 레벨의 칩 인에이블 신호가 인가된 주사 집적 회로만이 상기 주사 데이터를 디코딩하는 플라즈마 표시 장치.
  13. 복수의 주사 전극, 상기 복수의 주사 전극과 연결되는 복수의 출력단을 통해 상기 복수의 주사 전극에 제1 전압단 또는 제2 전압단의 전압을 전달하는 주사 집적 회로를 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    어드레스 기간에서 주사 펄스를 인가할 주사 전극에 대응하는 주사 데이터를 생성하여 상기 주사 집적 회로로 출력하는 단계, 그리고
    상기 복수의 주사 전극 중 상기 주사 데이터에 대응하는 주사 전극에 상기 제1 전압단의 전압을 전달하고, 상기 복수의 주사 전극 중 나머지 주사 전극에 상기 제2 전압단의 전압을 전달하는 단계
    를 포함하며,
    상기 주사 집적 회로로 출력하는 단계는,
    상기 복수의 주사 전극 중 발광 셀의 주사 전극에 대응하는 상기 주사 데이터를 생성하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  14. 삭제
  15. 제13항에 있어서,
    상기 주사 집적 회로로 출력하는 단계는,
    상기 주사 펄스가 인가될 주사 전극의 위치에 대응하는 값을 가지는 상기 상기 주사 데이터를 생성하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  16. 제15항에 있어서,
    상기 전달하는 단계는,
    상기 주사 데이터를 디코딩하는 단계,
    상기 복수의 출력단 중 디코딩한 주사 데이터의 값에 대응하는 출력단을 결정하는 단계,
    결정한 출력단을 통해 상기 제1 전압단의 전압을 전달하는 단계, 그리고
    나머지 출력단을 통해 상기 제2 전압단의 전압을 전달하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  17. 제15항에 있어서,
    상기 주사 데이터는 상기 주사 집적 회로의 출력단의 수에 따라 비트 수가 결정되는 플라즈마 표시 장치의 구동 방법.
  18. 각각 복수의 방전 셀을 정의하는 복수의 주사 전극,
    상기 복수의 주사 전극을 복수의 그룹으로 분할하고, 어드레스 기간에서 주사 펄스를 인가할 주사 전극에 대응하는 주사 데이터를 생성하여 출력하며, 복수의 칩 인에이블 신호를 출력하는 제어부, 그리고
    제1 및 제2 전압단, 상기 복수의 칩 인에이블 신호 중 대응하는 칩 인에이블 신호를 입력받는 칩 인에이블 신호 입력단, 상기 주사 데이터가 입력되는 데이터 입력단 및 복수의 제1 출력단을 가지며, 상기 복수의 제1 출력단이 각 그룹에 포함되는 주사 전극에 각각 연결되어 있으며, 상기 어드레스 기간에서 상기 복수의 제1 출력단 중 상기 주사 데이터에 대응하는 제1 출력단의 전압을 상기 제1 전압단의 전압으로 설정하고, 나머지 제1 출력단의 전압을 상기 제2 전압단의 전압으로 설정하는 복수의 주사 집적 회로
    를 포함하며,
    상기 제어부는 상기 복수의 주사 전극 중 발광 셀이 형성되어 있는 주사 전극에만 상기 주사 펄스가 인가되도록 상기 주사 데이터를 생성하는 플라즈마 표시 장치.
  19. 제18항에 있어서,
    상기 제어부는, 상기 복수의 주사 집적 회로 중 상기 주사 데이터에 대응하는 제1 출력단이 포함되어 있는 주사 집적 회로에 출력되는 상기 칩 인에이블 신호를 제1 레벨로 설정하고, 나머지 주사 집적 회로에 출력되는 상기 칩 인에블 신호 를 제2 레벨로 설정하며,
    상기 제어부는 상기 주사 데이터를 상기 복수의 주사 집적 회로에 동시에 출력하는 플라즈마 표시 장치.
  20. 제19항에 있어서,
    상기 복수의 주사 집적 회로는 각각,
    상기 복수의 제1 출력단에 각각 대응하는 복수의 제2 출력단을 가지며, 상기 제1 레벨의 칩 인에이블 신호에 대응하여 상기 주사 데이터를 디코딩하고, 디코딩한 주사 데이터에 대응하는 제2 출력단을 통해 제3 레벨의 디코딩 신호를 출력하고 나머지 제2 출력단을 통해 제4 레벨의 디코딩 신호를 출력하며, 상기 제2 레벨의 칩 인에이블 신호에 대응하여 상기 복수의 제2 출력단으로 상기 제4 레벨의 디코딩 신호를 출력하는 디코더, 그리고
    상기 복수의 제1 출력단에 각각 대응하며, 상기 복수의 제2 출력단에 각각 대응하고, 대응하는 제2 출력단의 상기 디코딩 신호의 레벨에 따라 상기 제1 전압단의 전압 또는 상기 제2 전압단의 전압을 대응하는 제1 출력단으로 출력하도록 동작하는 복수의 출력 회로부
    를 포함하는 플라즈마 표시 장치.
  21. 제18항에 있어서,
    상기 복수의 주사 집적 회로의 제1 전압단과 상기 주사 펄스에 대응하는 전 압을 공급하는 제1 전원 사이에 연결되어 있으며, 상기 어드레스 기간 동안 턴온되어 있는 트랜지스터, 그리고
    상기 복수의 주사 집적 회로의 제1 및 제2 전압단 사이에 연결되어 있으며, 상기 트랜지스터가 턴온될 때 제2 전압을 충전하는 커패시터
    를 더 포함하는 플라즈마 표시 장치.
  22. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 제어부는 상기 주사 펄스가 인가될 주사 전극의 위치에 따라 상기 주사 데이터의 값을 결정하는 플라즈마 표시 장치.
  23. 삭제
KR1020080120666A 2008-12-01 2008-12-01 플라즈마 표시 장치 및 그 구동 방법 KR100998091B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080120666A KR100998091B1 (ko) 2008-12-01 2008-12-01 플라즈마 표시 장치 및 그 구동 방법
US12/547,459 US20100134478A1 (en) 2008-12-01 2009-08-25 Plasma display and driving method thereof
EP09176256A EP2192569A1 (en) 2008-12-01 2009-11-17 Plasma display and driving method thereof
CN200910246788A CN101751848A (zh) 2008-12-01 2009-12-01 等离子体显示器及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120666A KR100998091B1 (ko) 2008-12-01 2008-12-01 플라즈마 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20100062199A KR20100062199A (ko) 2010-06-10
KR100998091B1 true KR100998091B1 (ko) 2010-12-03

Family

ID=41478586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120666A KR100998091B1 (ko) 2008-12-01 2008-12-01 플라즈마 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US20100134478A1 (ko)
EP (1) EP2192569A1 (ko)
KR (1) KR100998091B1 (ko)
CN (1) CN101751848A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609067B (zh) * 2016-01-04 2018-09-11 京东方科技集团股份有限公司 一种goa控制装置以及tft-lcd、显示设备
CN112039606B (zh) * 2020-11-06 2021-02-02 上海芯龙半导体技术股份有限公司 一种解码电路及芯片
CN116403517B (zh) * 2023-06-09 2023-08-29 中科(深圳)无线半导体有限公司 一种led显示系统电源自适应控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281047B1 (ko) * 1997-06-14 2001-02-01 구자홍 피디피(pdp)의구동회로
KR100329534B1 (ko) 1998-03-26 2002-10-25 후지쯔 가부시끼가이샤 표시장치및그표시장치의구동방법
KR100457620B1 (ko) * 2002-03-28 2004-11-17 삼성에스디아이 주식회사 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
JP2006284780A (ja) 2005-03-31 2006-10-19 Pioneer Electronic Corp 表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829019B1 (ko) 2005-11-07 2008-05-14 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281047B1 (ko) * 1997-06-14 2001-02-01 구자홍 피디피(pdp)의구동회로
KR100329534B1 (ko) 1998-03-26 2002-10-25 후지쯔 가부시끼가이샤 표시장치및그표시장치의구동방법
KR100457620B1 (ko) * 2002-03-28 2004-11-17 삼성에스디아이 주식회사 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
JP2006284780A (ja) 2005-03-31 2006-10-19 Pioneer Electronic Corp 表示装置

Also Published As

Publication number Publication date
CN101751848A (zh) 2010-06-23
US20100134478A1 (en) 2010-06-03
KR20100062199A (ko) 2010-06-10
EP2192569A1 (en) 2010-06-02

Similar Documents

Publication Publication Date Title
EP1653434B1 (en) Scan driver, light emitting display using the same, and driving method thereof
KR100658284B1 (ko) 주사 구동회로와 이를 이용한 유기 전계발광 장치
JP2007086727A (ja) 走査駆動回路，および走査駆動回路を利用した有機電界発光表示装置
KR100873072B1 (ko) 발광제어구동부 및 그를 이용한 유기전계발광표시장치
US7920118B2 (en) Scan driving circuit comprising a plurality of stages, each stage configured to receive multiple clocks
KR100998091B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP2014179777A (ja) 出力回路、選択回路、ゲートドライバ回路、表示装置及びマトリクス型装置
JP4837573B2 (ja) 駆動回路及びこれを利用した有機電界発光表示装置
JP2007163920A (ja) 表示パネルの駆動装置
JP4649223B2 (ja) 表示装置およびその駆動方法
KR100922353B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
CN109300432B (zh) 在单色显示面板中进行灰度图像显示信号驱动的方法
KR100250407B1 (ko) 플라즈마 디스플레이 패널 구동회로 및 그 구동방법
JP2010107547A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US20060044223A1 (en) Plasma display device and driving method thereof
KR100908723B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
JP4576139B2 (ja) 表示パネルの駆動方法
KR20100062717A (ko) 주사 집적 회로와 이를 포함하는 플라즈마 표시 장치 및 그구동 방법
KR100612349B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US8368682B2 (en) Address driving circuit and plasma display device having the same
JP2005070488A (ja) Ａｃ型プラズマディスプレイ装置及びその駆動方法
KR20240006136A (ko) 표시 장치
US20090066612A1 (en) Plasma display device and method of driving the same
KR20190031869A (ko) 스캔 구동부 및 이를 포함한 전계발광표시장치
KR100649258B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee