KR20100062717A

KR20100062717A - 주사 집적 회로와 이를 포함하는 플라즈마 표시 장치 및 그구동 방법

Info

Publication number: KR20100062717A
Application number: KR1020080121477A
Authority: KR
Inventors: 진경필; 송유진
Original assignee: 삼성에스디아이 주식회사
Priority date: 2008-12-02
Filing date: 2008-12-02
Publication date: 2010-06-10

Abstract

플라즈마 표시 장치는 복수의 출력단이 복수의 주사 전극에 각각 연결되어 있는 주사 집적 회로를 포함한다. 주사 집적 회로는 제1 전압단과 제2 전압단 및 복수의 출력단을 가지며, 제1 전압단과 복수의 출력단 사이에 각각 연결되어 있는 복수의 트랜지스터와 제2 전압단과 복수의 출력단 사이에 각각 연결되어 있는 복수의 저항을 포함한다.

PDP, 방전, 셀, 주사 집적 회로, 트랜지스터

Description

주사 집적 회로와 이를 포함하는 플라즈마 표시 장치 및 그 구동 방법{SCAN INTERGRATED CIRCUIT AND PLASMA DISPLAY COMPRISING THE SAME, AND DRIVING METHOD THEREOF}

본 발명은 주사 집적 회로와 이를 포함하는 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다.

플라즈마 표시 장치는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조를 표시한다. 각 서브필드의 어드레스 기간에서는 복수의 주사 전극에 순차적으로 주사 펄스가 인가되고, 복수의 어드레스 전극에 선택적으로 어드레스 펄스가 인가되어 발광 셀과 비발광 셀이 선택된다. 그리고 각 서브필드의 유지 기간에서는 발광 셀에 대하여 수행되는 유지 방전에 의해 실제로 영상이 표시된다.

플라즈마 표시 장치는 복수의 주사 전극에 순차적으로 주사 펄스를 인가하기 위해서 주사 집적 회로(integrated circuit, IC)를 사용한다.

일반적으로 주사 집적 회로에는 각 주사 전극에 연결되어 있는 하이 사이드 트랜지스터와 로우 사이드 트랜지스터가 포함되어 있다. 이때, 주사 집적 회로는 각 주사 전극에 연결되어 있는 로우 사이드 트랜지스터를 순차적으로 턴온하여 복수의 주사 전극에 순차적으로 주사 펄스를 인가하고, 주사 펄스가 인가되지 않는 나머지 주사 전극에 각각 연결된 하이 사이드 트랜지스터를 턴온하여 주사 펄스가 인가되지 않는 나머지 주사 전극에 주사 펄스의 전압보다 높은 전압을 인가한다.

또한, 주사 집적 회로는 하이 사이드 트랜지스터를 제어하기 위해 전압 레벨 시프터를 필요로 한다. 이와 같이, 어드레스 기간에서의 동작을 위해 주사 집적 회로에는 많은 수의 회로 소자가 포함되어야 하므로, 주사 집적 회로의 가격이 상승하게 된다.

본 발명이 해결하고자 하는 과제는 가격을 저감시킬 수 있는 주사 집적 회로 와 이를 포함하는 플라즈마 표시 장치 및 그 구동 방법를 제공하는 것이다.

본 발명의 한 실시 예에 따르면, 주사 집적 회로가 제공된다. 주사 집적 회로는, 제1 전압단, 제2 전압단, 복수의 출력단, 복수의 트랜지스터, 그리고 복수의 저항을 포함한다. 복수의 트랜지스터는 상기 제1 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있고, 복수의 저항은 상기 제2 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있다.

본 발명의 다른 실시 예에 따르면, 플라즈마 표시 장치가 제공된다. 플라즈마 표시 장치는 복수의 주사 전극, 주사 집적 회로, 제1 트랜지스터, 그리고 제2 트랜지스터를 포함한다. 주사 집적 회로는 제1 및 제2 전압단, 복수의 출력단을 가지며, 상기 복수의 출력단이 상기 복수의 주사 전극에 각각 연결되어 있으며, 상기 복수의 출력단의 전압을 상기 제1 전압단 또는 상기 제2 전압단의 전압으로 설정한다. 제1 트랜지스터는 상기 제1 전압단과 제1 전압을 공급하는 제1 전원 사이에 연결되어 있으며, 제2 트랜지스터는 상기 제2 전압단과 상기 제1 전압보다 높은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있다. 또한, 상기 주사 집적 회로는, 복수의 제3 트랜지스터, 그리고 복수의 저항을 포함한다. 복수의 제3 트랜지스터는 상기 제1 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있으며, 복수의 저항은 상기 제2 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있다.

본 발명의 또 다른 실시 예에 따르면, 복수의 주사 전극을 포함하는 플라즈마 표시 장치의 구동 방법이 제공된다. 이 구동 방법은, 상기 복수의 주사 전극에 제1단이 각각 연결되어 있는 복수의 트랜지스터의 제2단에 제1 전압을 인가하는 단계, 상기 복수의 주사 전극에 제1단이 각각 연결되어 있는 복수의 저항의 제2단에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계, 상기 복수의 트랜지스터를 차례로 턴온하여 상기 제1 전압을 상기 복수의 주사 전극에 차례로 출력하는 단계, 그리고 상기 복수의 주사 전극 중 상기 제1 전압이 인가되지 않는 주사 전극에 상기 복수의 저항 중 해당하는 저항을 통해 상기 제2 전압을 인가하는 단계를 포함한다.

본 발명의 실시 예에 의하면, 주사 집적 회로에서 하이 사이드 트랜지스터 및 전압 레벨 시프터가 필요하지 않으므로, 주사 집적 회로의 가격을 저감시킬 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.

그리고 본 발명에서 언급되는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위차를 말한다.

이제 본 발명의 실시 예에 따른 주사 집적 회로 및 이를 포함하는 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이고, 도 2는 본 발명의 한 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.

도 1을 참고하면, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극(X1-Xn)과 Y 전극(Y1-Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀(이하, 셀이라 함)(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.

제어부(200)는 외부로부터 한 프레임 동안의 영상 신호를 수신하고, 이에 따라 A 전극 구동 제어 신호(CONT1), X 전극 구동 제어 신호(CONT2) 및 Y 전극 구동 제어 신호(CONT3)를 생성하고, 이들을 각각 어드레스, 유지 및 주사 전극 구동부(300, 400, 500)로 출력한다. 또한, 제어부(20)는 한 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동한다.

어드레스 전극 구동부(300)는 제어부(200)로부터의 A 전극 구동 제어 신호(CONT1)에 따라 A 전극(A1-Am)에 구동 전압을 인가한다.

유지 전극 구동부(400)는 제어부(200)로부터의 X 전극 구동 제어 신호(CONT2)에 따라 X 전극(X1-Xn)에 구동 전압을 인가한다.

주사 전극 구동부(500)는 제어부(200)로부터의 Y 전극 구동 제어 신호(CONT3)에 따라 Y 전극(Y1-Yn)에 구동 전압을 인가한다.

도 2를 참고하면, 주사 전극 구동부(500)는 어드레스 기간 동안 Y 전극에 VscL 전압을 가지는 주사 펄스를 인가하고, 어드레스 전극 구동부(300)는 주사 펄스가 인가된 Y 전극에 의해 형성되는 방전 셀 중 발광 셀의 A 전극에 Va 전압을 가지는 어드레스 펄스를 인가한다. 그러면, 어드레스 펄스가 인가된 A 전극과 VscL 전압이 인가된 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다.

구체적으로, 어드레스 기간에서 주사 전극 구동부(500) 및 어드레스 전극 구동부(300)는 첫 번째 행의 Y 전극(도 1의 Y1)에 주사 펄스를 인가하는 동시에 첫 번째 행 중 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가한다. 이때, 주사 전극 구동부(500)는 주사 펄스가 인가되지 않는 Y 전극에 VscL 전압보다 높은 VscH 전압을 인가하고, 어드레스 전극 구동부(300)는 어드레스 펄스를 인가하지 않는 A 전극에 기준 전압을 인가한다. 그러면, 첫 번째 행의 Y 전극과 어드레스 펄스가 인가된 A 전극에 의해 형성되는 방전 셀에서는 첫 번째 행의 Y 전극과 A 전극 사이 및 첫 번째 행의 Y 전극과 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다.

이어서, 주사 전극 구동부(500) 및 어드레스 전극 구동부(300)는 두 번째 행의 Y 전극(도 1의 Y2)에 주사 펄스를 인가하면서 두 번째 행 중 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가한다. 이때도 마찬가지로, 주사 전극 구동부(500)는 주사 펄스가 인가되지 않는 Y 전극에 VscL 전압보다 높은 VscH 전압을 인가하고, 어드레스 전극 구동부(300)는 어드레스 펄스를 인가하지 않는 A 전극에 기준 전압을 인가한다. 그러면, 어드레스 펄스가 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 벽 전하가 형성된다.

마찬가지로, 주사 전극 구동부(500) 및 어드레스 전극 구동부(300)는 나머지 행의 Y 전극에 대해서도 순차적으로 주사 펄스를 인가하면서 발광 셀에 위치하는 A 전극에 어드레스 펄스를 인가하여 벽 전하를 형성한다.

이어서, 유지 기간에서, 주사 전극 구동부(500)는 Y 전극에 하이 레벨 전압(도 2에서는 Vs)과 로우 레벨 전압(도 2에서는 0V)을 교대로 가지는 유지 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(400)는 X 전극에 유지 펄스를 Y 전극에 인가되는 유지 펄스와 반대 위상으로 인가한다. 이와 같이 하면, Y 전극과 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 발광 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다. 또한, 이와 달리 유지 기간에서 Y 전극과 X 전극 중 하나의 전극에만 Vs 전압과 -Vs 전압을 가지는 유지 펄스를 인가하고, 나머지 하나의 전극에는 0V 전압을 인가 할 수도 있다. 이렇게 하여도 Y 전극과 X 전극의 전압 차가 Vs 전압과 -Vs 전압을 가지므로, 발광 셀에서 유지 방전이 일어난다.

도 3은 본 발명의 제1 실시 예에 따른 주사 전극 구동부를 개략적으로 나타낸 도면이고, 도 4는 본 발명의 실시 예에 따른 주사 집적 회로를 나타낸 도면이다.

도 3을 참고하면, 주사 전극 구동부(500)는 유지 구동부(510) 및 주사 구동부(520)를 포함하며, 주사 구동부(520)는 주사 직접 회로(integrated circuit 이하, "주사 IC"라 함)(522), 커패시터(Csc), 다이오드(DscH), 트랜지스터(YscL, SW1, SW2, SW3)를 포함한다.

먼저, 주사 IC(522)는 복수의 출력단(HV1-HVk)과 고전압단(VH), 저전압단(VL), 제어 신호 입력단(T_OC1, T_OC2), 클록단(T_CLK) 및 래치 인에이이블 신호 입력단(T_LE) 등을 가지며, 제어 신호(OC1, OC2), 클록(CLK) 및 래치 인에이블 신호(LE) 등에 의해 동작된다. 복수의 출력단(HV1-HVk)은 복수의 Y 전극(Y1-Yk)에 각각 연결되어 있다. 도 3에서는 하나의 주사 IC(522)를 도시하였지만, 주사 IC(522)의 출력단(HV1-HVk)의 개수(k)가 Y 전극(Y1-Yn)의 수(n)보다 적은 경우에는 복수의 주사 IC가 사용될 수 있다. 예를 들어, n이 768이고, k가 128인 경우, 6개의 주사 IC가 사용될 수 있다.

도 4를 참고하면, 본 발명의 실시 예에 따른 주사 IC(522)는 복수의 출력 회로부(522₁-522_k)를 포함한다. 출력 회로부(522₁-522_k)는 트랜지스터(Sc1-Sck), 다이 오드(D1-Dk) 및 저항(R1-Rk)을 포함한다. 각 트랜지스터(Sc1-Sck)의 소스는 저전압단(VL)에 연결되어 있으며, 각 트랜지스터(Sc1-Sck)의 드레인은 대응하는 Y 전극에 연결되어 있다. 고전압단(VH)에 일단이 각각 연결되어 있는 저항(R1-Rk)의 타단이 대응하는 Y 전극에 각각 연결되어 있다. 이때, 저항(R1-Rk)은 예를 들면, 1㏀ 정도의 큰 저항 값을 가질 수 있다. 또한, 어드레스 기간에서 Y 전극의 전위를 클래핑하는 다이오드(D1-Dk)가 고전압단(VH)과 대응하는 Y 전극에 사이에 각각 연결될 수 있다.

다시, 도 3을 보면, VscL 전압을 공급하는 전원(VscL)에 트랜지스터(YscL)의 소스가 연결되어 있고, 트랜지스터(YscL)의 드레인에 제1단이 연결되어 있는 커패시터(Csc)의 제2단이 VscH 전압을 공급하는 전원(VscH)에 연결되어 있다. 이러한 커패시터(Csc)에는 (VscH-VscL) 전압이 충전되어 있다. 커패시터(Csc)의 제1단과 커패시터(Csc)의 제2단 사이에 두 트랜지스터(SW1, SW2)가 직렬로 연결되어 있으며, 두 트랜지스터(SW1, SW2)의 접점이 주사 IC(522)의 저전압단(VL)에 연결되어 있다. 커패시터(Csc)의 제2단에는 트랜지스터(SW3)의 드레인이 연결되어 있고 트랜지스터(SW3)의 소스가 주사 IC(522)의 고전압단(VH)에 연결되어 있다. 또한, 다이오드(DscH)의 애노드가 전원(VscH)에 연결되어 있고, 다이오드(DscH)의 캐소드가 커패시터(Csc)의 제2단과 트랜지스터(SW3)의 드레인 사이의 접점에 연결되어 있다. 한편, 도 3과 달리, 커패시터(Csc)의 제2단과 커패시터(Csc)의 제2단 사이에 연결되어 있는 트랜지스터(SW3)가 제거될 수도 있다.

이러한 주사 구동부(520)는 각 서브필드의 어드레스 기간에서 Y 전극(도 1의 Y1-Yn)에 순차적으로 VscL 전압을 인가하고, VscL 전압이 인가되지 않는 Y 전극에 VscH 전압을 인가한다. 즉, 어드레스 기간에서는 트랜지스터(YscL, SW2, SW3)가 턴온되고, 제어 신호(OC1, OC2)에 의해 주사 IC(522)는 대응하는 출력 회로부(522_i)가 저전압단(VL)의 전압을 출력하고 나머지 출력 회로부가 고전압단(VH)의 전압을 출력하도록 동작할 수 있다. 여기서, i는 1과 k 사이의 정수이다. 이때, 턴온된 트랜지스터(YscL, SW2)에 의해 저전압단(VL)의 전압은 VscL 전압이 되고, 턴온된 트랜지스터(SW3)에 의해 고전압단(VH)의 전압은 VscH 전압으로 된다.

유지 구동부(510)는 주사 IC(522)의 저전압단(VL)에 연결되어 있으며 각 서브필드의 유지 기간 동안 주사 IC(522)의 저전압단(VL)을 통하여 Y 전극(도 1의 Y1-Yn)에 유지 펄스를 인가한다. 이러한 유지 기간 동안, 제어 신호(OC1, OC2)에 의해 주사 IC(522)의 출력 회로부(522₁-522_k)는 모두 저전압단(VL)의 전압을 출력하도록 동작할 수 있다.

다음으로, 도 5, 도 6a 및 도 6b를 참조하여 플라즈마 표시 장치에서 어드레스 기간의 동작에 대해 자세하게 설명한다.

도 5는 도 3에 도시된 주사 구동부의 각 트랜지스터의 온/오프 타이밍도이고, 도 6a 및 도 6b는 각각 도 5에 도시된 온/오프 타이밍에 따른 전류 경로를 나타낸 도면이다. 도 5에서는 Y 전극(Y1-Yk)에 순차적으로 주사 펄스를 인가하는 것으로 가정하였다.

도 5를 참고하면, 주사 구동부(520)는 어드레스 기간에서 첫 번째 행의 Y 전 극(도 1의 Y1)에 주사 펄스가 인가되기 전에, 트랜지스터(SW1)를 턴온한다. 그러면, 도 6a에 도시한 바와 같이, 전원(VscH), 다이오드(DscH), 트랜지스터(SW1), 출력 회로부(522₁-522_k)의 트랜지스터(Sc1-Sck)의 바디 다이오드 및 Y 전극(Y1-Yk)의 전류 경로(①)를 통해 Y 전극(Y1-Yk)에 VscH 전압을 인가한다.

이어서, 주사 구동부(520)는 트랜지스터(SW1, VscL)를 턴온하고 트랜지스터(SW1)를 턴오프한다. 이때, 주사 구동부(520)는 첫 번째 행의 Y 전극(도 1의 Y1)에 연결되어 있는 출력 회로부(522₁)의 트랜지스터(Sc1)를 턴온한다. 그러면, 도 6b에 도시한 바와 같이, Y 전극(Y1), 출력 회로부(522₁)의 트랜지스터(Sc1), 트랜지스터(SW2, YscL) 및 전원(VscL)의 전류 경로(②)를 통해 Y 전극(Y1)에 VscL 전압이 인가된다. 이와 동시에 전원(VscH), 다이오드(DscH), 트랜지스터(SW3), 출력 회로부(522₂-522_k)의 저항(R2-Rk) 및 Y 전극(Y2-Yn)의 전류 경로(②')를 통해 Y 전극(Y2-Yn)에 VscH 전압이 인가된다. 이때, 전원(VscH), 트랜지스터(SW3), 출력 회로부(522₁)의 저항(R1) 및 Y 전극(Y1)의 전류 경로 또한 형성되지만, 저항(R1)의 저항 값이 커서 Y 전극(Y1)에는 VscL 전압이 인가될 수 있다.

다음, 주사 구동부(520)는 트랜지스터(SW1, VscL)가 턴온된 상태에서 두 번째 행의 Y 전극(Y2)에 연결되어 있는 출력 회로부(522₂)의 트랜지스터(Sc2)를 턴온하고 트랜지스터(Sc1)를 턴오프한다. 그러면, 두 번째 행의 Y 전극(Y2)에 VscL 전압이 인가되고 Y 전극(Y1, Y3-Yn)에는 VscH 전압이 인가된다. 마찬가지로, 주사 구 동부(520)는 어드레스 기간 동안 나머지 행의 Y 전극에 연결되어 있는 출력 회로부(522₃-522_k)의 트랜지스터(Sc3-Sck)를 순차적으로 턴온하여 나머지 행의 Y 전극에 순차적으로 VscL 전압을 인가한다.

이와 같이, 본 발명의 실시 예에 따른 주사 IC(522)에서는 i 번째 행의 Y 전극에 VscL 전압을 인가할 때 주사 IC(522)의 출력 회로부(522₁-522_(i-1),522_(i+1)-522_k)의 저항(R₁-R_(i-1),R_(i+1)-R_k)을 통해 VscL 전압이 인가되지 않는 Y 전극(Y1-Y(i-1), Y(i+1)-Yk)에 VscH 전압을 인가하므로, 주사 IC(522)에는 VscL 전압이 인가되지 않는 Y 전극에 VscH 전압을 인가하기 위한 하이 사이드 트랜지스터가 필요치 않게 된다. 또한, 하이 사이드 트랜지스터가 필요치 않으므로, 하이 사이드 트랜지스터의 제어를 위한 전압 레벨 시프터 또한 필요치 않게 된다. 이로 인해 주사 IC(522)의 단가를 줄일 수 있다.

또한, 도 3에 도시한 바와 같이, 전원(VscH)과 트랜지스터(YscL) 사이에 두 트랜지스터(SW1, SW2)가 직렬로 연결되어 있고 두 트랜지스터(SW1, SW2)의 접점이 저전압단(VL)에 연결되어 있는 경우에는 커패시터(Csc)의 제2단과 커패시터(Csc)의 제2단 사이에 연결되어 있는 트랜지스터(SW3)가 제거될 수도 있다.

도 7은 본 발명의 제2 실시 예에 따른 주사 구동부를 나타낸 도면이다.

도 7을 참고하면, 본 발명의 제2 실시 예에 따른 주사 구동부(520')는 트랜지스터(SW1, SW2)를 포함하지 않는다는 점을 제외하면 제1 실시 예에 따른 주사 구동부(520)와 동일하다. 이러한 주사 구동부(520')는 어드레스 기간 동안 트랜지스 터(SW3)를 턴온한 상태에서 출력 회로부(522₁-522_k)의 트랜지스터(Sc1-Sck)를 순차적으로 턴온하여 Y 전극(Y1-Yn)에 순차적으로 VscL 전압을 인가하고, 저항(R1-Rk) 중 VscL 전압이 인가되지 않는 Y 전극에 연결되어 있는 저항을 통하여 VscL 전압이 인가되지 않는 Y 전극에 VscH 전압을 인가한다.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 본 발명의 한 실시 예에 따른 플라즈마 표시 장치를 개략적으로 나타내는 도면이고,

도 2는 본 발명의 한 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이고,

도 3은 본 발명의 제1 실시 예에 따른 주사 전극 구동부를 개략적으로 나타낸 도면이고,

도 4는 본 발명의 실시 예에 따른 주사 집적 회로를 나타낸 도면이고,

도 5는 도 3에 도시된 주사 구동부의 각 트랜지스터의 온/오프 타이밍도이고,

도 6a 및 도 6b는 각각 도 5에 도시된 온/오프 타이밍에 따른 전류 경로를 나타낸 도면이고,

Claims

주사 집적 회로에 있어서,

제1 전압단,

제2 전압단,

복수의 출력단,

상기 제1 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있는 복수의 트랜지스터, 그리고

상기 제2 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있는 복수의 저항

을 포함하는 주사 집적 회로.
제1항에 있어서,

상기 제2 전압단에 캐소드가 연결되고 상기 복수의 출력단에 애노드가 각각 연결되어 있는 복수의 다이오드

를 더 포함하는 주사 집적 회로.
제1항 또는 제2항에 있어서,

상기 제1 전압단을 통해 제1 전압이 입력되고, 상기 제2 전압단을 통해 상기 제1 전압보다 높은 제2 전압이 입력되며,

상기 복수의 트랜지스터를 순차적으로 턴온하여 상기 제1 전압단을 통해 전달되는 상기 제1 전압을 상기 복수의 출력단으로 순차적으로 출력하는 주사 집적 회로.
제3항에 있어서,

상기 복수의 출력단 중 상기 제1 전압이 출력되는 출력단 이외의 나머지 출력단의 전압을 상기 제2 전압단을 통해 상기 제2 전압으로 설정하는 주사 집적 회로.
제1항 또는 제2항에 있어서,

상기 복수의 트랜지스터는 각각 바디 다이오드를 포함하며,

상기 바디 다이오든느 애노드가 상기 제1 전압단에 연결되어 있으며 캐소드가 대응하는 출력단에 연결되어 있는 주사 집적 회로.
복수의 주사 전극,

제1 및 제2 전압단, 복수의 출력단을 가지며, 상기 복수의 출력단이 상기 복수의 주사 전극에 각각 연결되어 있으며, 상기 복수의 출력단의 전압을 상기 제1 전압단 또는 상기 제2 전압단의 전압으로 설정하는 주사 집적 회로,

상기 제1 전압단과 제1 전압을 공급하는 제1 전원 사이에 연결되어 있는 제1 트랜지스터, 그리고

상기 제2 전압단과 상기 제1 전압보다 높은 제2 전압을 공급하는 제2 전원 사이에 연결되어 있는 제2 트랜지스터를 포함하며,

상기 주사 집적 회로는,

상기 제1 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있는 복수의 제3 트랜지스터, 그리고

상기 제2 전압단과 상기 복수의 출력단 사이에 각각 연결되어 있는 복수의 저항을 포함하는 플라즈마 표시 장치.
제6항에 있어서,

상기 제2 전원과 상기 제1 전압단 사이에 연결되어 있는 제4 트랜지스터, 그리고

상기 제1 트랜지스터와 상기 제1 전압단 사이에 연결되어 있는 제5 트랜지스터

를 더 포함하는 플라즈마 표시 장치.
제7항에 있어서,

어드레스 기간 동안 상기 제1, 제2 및 제5 트랜지스터가 턴온되어 있으며,

상기 주사 집적 회로는, 상기 어드레스 기간에서 상기 복수의 제3 트랜지스터를 순차적으로 턴온하는 플라즈마 표시 장치.
제6항에 있어서,

어드레스 기간 동안 상기 제1 및 제2 트랜지스터가 턴온되어 있으며,

상기 주사 집적 회로는, 상기 어드레스 기간에서 상기 복수의 제3 트랜지스터를 순차적으로 턴온하는 플라즈마 표시 장치.
제6항 내지 제9항 중 어느 한 항에 있어서,

상기 주사 집적 회로는,

상기 제2 전압단에 캐소드가 연결되어 있고 상기 복수의 출력단에 각각 애노드가 연결되어 있는 복수의 다이오드를 더 포함하는 플라즈마 표시 장치.
제6항 내지 제9항 중 어느 한 항에 있어서,

상기 주사 집적 회로의 제1 전압단과 연결되어 있으며 유지 기간 동안 상기 복수의 주사 전극에 유지 펄스를 인가하는 유지 구동부

를 더 포함하며,

상기 주사 집적 회로는 유지 기간에서 상기 복수의 출력단의 전압을 상기 제1 전압단의 전압으로 설정하는 플라즈마 표시 장치.
제6항 내지 제9항 중 어느 한 항에 있어서,

상기 제2 전원과 상기 제1 트랜지스터 사이에 연결되어 있으며, 상기 제1 전압과 상기 제2 전압의 차에 해당하는 전압이 충전되어 있는 커패시터

를 더 포함하는 플라즈마 표시 장치.
복수의 주사 전극을 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,

상기 복수의 주사 전극에 제1단이 각각 연결되어 있는 복수의 트랜지스터의 제2단에 제1 전압을 인가하는 단계,

상기 복수의 주사 전극에 제1단이 각각 연결되어 있는 복수의 저항의 제2단에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계,

상기 복수의 트랜지스터를 차례로 턴온하여 상기 제1 전압을 상기 복수의 주사 전극에 차례로 출력하는 단계, 그리고

상기 복수의 주사 전극 중 상기 제1 전압이 인가되지 않는 주사 전극에 상기 복수의 저항 중 해당하는 저항을 통해 상기 제2 전압을 인가하는 단계

를 포함하는 플라즈마 표시 장치의 구동 방법.
제13항에 있어서,

상기 복수의 트랜지스터를 차례로 턴온하기 전에, 상기 복수의 트랜지스터의 바디 다이오드를 통해 상기 제2 전압을 상기 복수의 주사 전극에 인가하는 단계

를 더 포함하는 플라즈마 표시 장치의 구동 방법.
제13항에 있어서,

상기 복수의 트랜지스터를 차례로 턴온하기 전에, 상기 복수의 저항을 통해 상기 제2 전압을 상기 복수의 주사 전극에 인가하는 단계

를 더 포함하는 플라즈마 표시 장치의 구동 방법.