KR100908723B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100908723B1
KR100908723B1 KR1020070117982A KR20070117982A KR100908723B1 KR 100908723 B1 KR100908723 B1 KR 100908723B1 KR 1020070117982 A KR1020070117982 A KR 1020070117982A KR 20070117982 A KR20070117982 A KR 20070117982A KR 100908723 B1 KR100908723 B1 KR 100908723B1
Authority
KR
South Korea
Prior art keywords
voltage
scan
control signal
level
integrated circuit
Prior art date
Application number
KR1020070117982A
Other languages
English (en)
Other versions
KR20090051538A (ko
Inventor
김석기
김정훈
안정수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070117982A priority Critical patent/KR100908723B1/ko
Priority to US12/289,815 priority patent/US20090128539A1/en
Priority to CNA2008101777623A priority patent/CN101441847A/zh
Publication of KR20090051538A publication Critical patent/KR20090051538A/ko
Application granted granted Critical
Publication of KR100908723B1 publication Critical patent/KR100908723B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것으로, 제어부에서 출력되는 적어도 하나 이상의 제어신호를 이용하여 다른 제어신호를 생성하고, 적어도 하나 이상의 제어신호와 생성된 다른 제어 신호에 의해 주사 집적 회로가 구동된다. 그러므로, 본 발명은 제어부에서 출력되는 제어신호와 생성된 제어신호의 딜레이로 인해 주사 집적 회로가 오동작되는 것을 방지할 수 있다. 또한, 제어부가 다른 제어신호를 생성할 필요가 없으므로, 제어부가 간단하게 설계될 수 있다.
Figure R1020070117982
플라즈마, 주사 전극, 주사 집적 회로, 제어신호, 부정 논리곱

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 플라즈마 표시 패널에는 복수의 셀이 매트릭스 형태로 배열되어 있다. 플라즈마 표시 장치는 한 프레임을 복수의 서브필드로 나누어 구동하면서 영상을 표시한다.
플라즈마 표시 장치에서는 한 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 각 서브필드의 어드레스 기간에서는 복수의 주사 전극에 순차적으로 주사 펄스를 인가하여 켜질 셀과 켜지지 않을 셀을 선택하고, 유지 기간에서는 유지 기간에서 유지 방전을 수행하는 전극에 유지 방전 펄스의 하이 레벨 전압과 로우 레벨 전압을 교대로 인가하여 실제로 영상을 표시하기 위해 켜질 셀에 대하여 유지 방전을 수행한다.
플라즈마 표시 장치는 어드레스 기간에서 복수의 주사 전극에 순차적으로 주사 펄스를 인가하기 위해서 주사 집적 회로(integrated circuit, IC)를 사용한다. 일반적으로 주사 집적 회로에는 동작을 제어하기 위한 제어 신호가 입력되는데, 이러한 제어 신호가 불안정해지는 경우에 주사 집적 회로에 불량이 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 주사 집적 회로의 불량을 방지할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 플라즈마 표시 장치는 복수의 주사 전극, 적어도 3개의 제어신호 입력단, 제1 및 제2 전압단, 복수의 출력단을 가지며, 상기 복수의 출력단이 상기 복수의 주사 전극에 각각 연결되어 있으며, 상기 3개의 제어신호의 레벨에 따라 상기 복수의 출력단의 전압을 상기 제1 전압단 또는 상기 제2 전압단의 전압으로 설정하는 주사 집적 회로, 상기 주사 집적 회로에 제1 및 제2 제어신호를 전달하는 제어부, 상기 제1 및 제2 제어신호를 이용하여 제3 제어신호를 생성하고, 상기 제3 제어신호를 상기 주사 집적 회로의 입력단으로 출력하는 부정 논리곱 소자를 포함한다.
본 발명의 다른 특징에 따르면 복수의 주사 전극을 포함하는 플라즈마 표시 패널에서 상기 복수의 주사 전극을 제1 및 제2 그룹을 포함하는 복수의 그룹으로 나누어 구동하는 방법이 제공된다. 이 구동 방법은, 상기 제1 그룹에 대응하는 제1 제어신호와 상기 제2 그룹에 대응하는 제2 제어신호를 출력하는 단계, 상기 제1 및 제2 제어신호를 이용하여 제3 제어신호를 생성하는 단계, 상기 제1 내지 제3 제어신호에 따라 상기 복수의 주사 전극에 인가되는 전압을 제어하는 단계를 포함한다.
본 발명의 실시예에 따르면, 제어부에서 출력되는 적어도 하나 이상의 제어신호를 이용하여 다른 제어신호를 생성함으로써, 복수의 제어신호 사이에 발생되는 딜레이로 인해 주사 집적 회로가 오동작되는 것을 방지할 수 있다. 또한, 제어부가 다른 제어신호를 생성할 필요가 없으므로, 제어부가 간단하게 설계될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(이하, 'A 전극'이라 함)(A1~Am), 그리고 가로 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, 'X 전극'이라 함)(X1~Xn) 및 복수의 주사 전극(이하, 'Y 전극'이라 함)(Y1~Yn)을 포함한다. 일반적으로 X 전극(X1~Xn)은 각 Y 전극(Y1~Yn)에 대응해서 형성되며, X 전극(X1~Xn)과 Y 전극(Y1~Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. X 전극(X1~Xn)과 Y 전극(Y1~Yn)은 A 전극(A1~Am)과 직교하도록 배치된다. 이때, A 전극(A1~Am)과 X 및 Y 전극(X1~Xn, Y1~Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력 한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신 하여 Y 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.
도 2는 본 발명의 제1 실시 예에 따른 주사 전극 구동부의 개략적인 도면이며, 도 3은 도 2에 도시한 주사 직접 회로에 포함되는 트랜지스터쌍의 개략적인 회로도이다. 도 3에서는 설명의 편의상 i번째 Y 전극에 연결되는 트랜지스터쌍만을 도시하였다. 도 2에 나타낸 바와 같이, 본 발명의 제1 실시 예에 따른 주사 전극 구동부(400)는 리셋 구동부(410), 유지 구동부(420) 및 주사 구동부(430)를 포함하며, 주사 구동부(430)는 주사 직접 회로(integrated circuit 이하, "주사 IC"이라 함)(431. 432), 커패시터(Csc), 다이오드(DscH), 트랜지스터(YscL) 및 부정 논리곱 소자(NAND gate)(433)를 포함한다.
본 발명의 제1 실시 예에서는 복수의 Y 전극(Y1~Yn)을 2개의 그룹(Yodd, Yeven)으로 나누어 구동한다. 이때, 제1 그룹(Yodd)은 복수의 Y 전극 중 홀수 번째 Y 전극으로 이루어진 그룹이고, 제2 그룹(Yeven)은 복수의 Y 전극 중 짝수 번째 Y 전극으로 이루어진 그룹일 수 있다. 주사 IC(431)의 복수의 출력단은 제1 그룹(Yodd)의 Y 전극(Y1, Y3, ..., Y(n-1))에 각각 연결되어 있으며, 주사 IC(432)의 복수의 출력단은 제2 그룹(Yeven)의 Y 전극(Y2, Y4, ...,Yn)에 각각 연결되어 있다. 도 2에서 n은 짝수로 가정하였으며, 주사 IC(431/432)의 출력단의 개수가 각 그룹의 Y 전극의 개수보다 적은 경우에는 복수의 주사 IC가 사용될 수 있다.
주사 IC(431/432)는 고전압단(VH)과 저전압단(VL)을 가지며, 제어신 호(OC1_odd/OC1_even, OC2), 클럭(CLK), 데이터(DATA) 및 래치 신호(LE) 등에 의해 동작된다. 이때, 도 2에 나타낸 바와 같이, 부정 논리곱 소자(433)는 주사 IC(431, 432)로 입력되는 두 개의 제어신호(OC1_odd, OC1_even)를 부정 논리곱 연산하여 제어신호(OC2)를 출력한다. 본 발명의 실시 예에서는 제어신호(OC2)가 제어부(도 1의 200)에서 출력되는 제어신호(OC1_odd, OC1_even)에 의해 생성되므로, 제어신호(OC2)와 제어신호(OC1_odd, OC1_even)의 딜레이로 인해 주사 IC(431, 432)가 오동작되는 것을 방지할 수 있다. 또한, 제어부(200)가 제어신호(OC2)를 생성할 필요가 없으므로, 제어부(200)가 간단하게 설계될 수 있다.
한편, 주사 IC(431/432)는 복수의 트랜지스터쌍(431a)를 포함하며, 복수의 트랜지스터쌍(431a)은 각각 복수의 출력단에 연결되어 있다. 도 3을 참고하면, 각 트랜지스터쌍(431a)은 고전압단(VH)과 출력단(Yi) 사이에 연결되어 있는 PMOS 트랜지스터(Pi)와 저전압단(VL)과 출력단(Yi) 사이에 연결되어 있는 NMOS 트랜지스터(Ni)를 포함하며, 각 트랜지스터(Pi, Ni)에는 바디 다이오드가 형성되어 있다. 이때, 입력 데이터(DATA)가 로우 레벨일 경우 트랜지스터(Pi)가 턴온되어 고전압단(VH)의 전압이 출력단(Yi)로 출력되고, 입력 데이터(DATA)가 하이 레벨일 경우 트랜지스터(Ni)가 턴온되어 저전압단(VL)의 전압이 출력단(Yi)로 출력된다.
그리고, VscH 전압을 공급하는 전원(VscH)에 다이오드(DscH)의 애노드가 연결되어 있고 주사 IC(431/432)의 고전압단(VH)에 다이오드(DscH)의 캐소드가 연결되어 있다. 커패시터(Csc)의 제1단에는 주사 IC(431/432)의 고전압단(VH)가 연결되며 제2단에는 트랜지스터(YscL)가 연결되어 있다. 트랜지스터(YscL)가 턴온되어 커 패시터(Csc)에는 (VscH-VscL) 전압이 충전되어 있다. 트랜지스터(YscL)는 VscL 전압을 공급하는 전원(VscL)과 주사 IC(431/432)의 저전압단(VL) 사이에 연결되어 있다. 제1 그룹(Yodd)에 대해서 주사 동작을 수행하는 경우, 주사 IC(431)는 저전압단(VL)의 전압을 제1 그룹(Yodd)의 Y 전극(Y1, Y3, ..., Y(n-1))에 순차적으로 인가하고 저전압단(VL)의 전압이 인가되지 않는 제1 그룹(Yodd)의 Y 전극에는 고전압단(VH)의 전압을 인가한다. 그리고 주사 IC(432)는 제2 그룹(Yeven)의 Y 전극(Y2, Y4, ..., Yn)에 고전압단(VH)의 전압을 인가한다. 또한, 제2 그룹(Yeven)에 대해서 주사 동작을 수행하는 경우, 주사 IC(432)는 저전압단(VL)의 전압을 제2 그룹(Yeven)의 Y 전극(Y2, Y4, ..., Yn)에 순차적으로 인가하고 저전압단(VL)의 전압이 인가되지 않는 제2 그룹(Yeven)의 Y 전극에는 고전압단(VH)의 전압을 인가한다. 그리고 주사 IC(431)는 제1 그룹(Yodd)의 Y 전극(Y1, Y3, ..., Y(n-1))에 고전압단(VH)의 전압을 인가한다.
제어신호(OC1_odd/OC1_even, OC2)는 주사 IC(431/432)의 동작을 제어하기 위한 신호로서, 제어신호(OC1_odd/OC1_even, OC2)의 레벨에 의해 표 1과 같이 주사 IC(431/432)의 동작이 결정된다. 표 1은 주사 IC(431/432)의 기능을 나타내는 표이다. 표 1에서 "H"는 하이 레벨이고, "L"은 로우 레벨이며, "X"는 레벨에 관계없음을 나타낸다. 그리고 데이터(DATA)에서 "L"과 "H"는 각각 주사 전압의 펄스 폭에 해당하는 폭을 가지는 로우 레벨 펄스 및 하이 레벨 펄스를 나타낸다. 이때, 제어신호(OC1_odd/OC1-even)가 로우(L)이고 제어신호(OC2)가 하이(H)이면, 주사 IC(431, 432)는 데이터(DATA)를 차례로 시프트하면서 데이터(DATA)에 대응하는 펄 스를 복수의 트랜지스터쌍(431a)으로 전달한다. 예를 들어, 데이터(DATA)에 대응하는 펄스는 데이터(DATA)와 동일한 레벨 및 폭을 가지는 펄스일 수 있다. 그러면 데이터(DATA)가 로우(L)이면 트랜지스터쌍(431a) 중에서 PMOS 트랜지스터(Pi)가 턴온되어 데이터(DATA)의 펄스 폭에 해당하는 기간 동안 고전압단(VH)의 전압이 출력된다. 그리고 데이터(DATA)가 하이(H)이면 트랜지스터쌍(431a) 중에서 NMOS 트랜지스터(Ni)가 턴온되어 데이터(DATA)의 펄스 폭에 해당하는 기간 동안 저전압단(VL)의 전압이 출력된다.
DATA OC1_odd/OC1_even OC2 출력
L L H 고전압단(VH)의 전압을 차례로 출력
H L H 저전압단(VL)의 전압을 차례로 출력
X H H 모든 출력단에 고전압단(VH)의 전압을 출력
X H L 모든 출력단에 저전압단(VL)의 전압을 출력
이때, 앞서 설명한 것처럼 제1 그룹(Yodd)에 대해서 주사 동작을 수행하는 경우에는, 표 2와 같이, 제1 그룹(Yodd)의 제어신호(OC1_odd)를 로우(L)로, 제2 그룹(Yeven)의 제어신호(OC1_even)를 하이(H)로 설정하면 된다. 그러면 부정 논리곱 소자(433)에 의해 제어신호(OC2)가 하이(H)로 되어, 주사 IC(431)는 저전압단(VL)의 전압을 차례로 출력하고 주사 IC(432)는 고전압단(VH)의 전압을 출력할 수 있다. 마찬가지로, 제2 그룹(Yeven)에 대해서 주사 동작을 수행하는 경우에는, 제1 그룹(Yodd)의 제어신호(OC1_odd)를 하이(H)로, 제2 그룹(Yeven)의 제어신호(OC1_even)를 로우(L)로 설정하면 된다. 그러면 부정 논리곱 소자(433)에 의해 제어신호(OC2)가 하이(H)로 되어, 주사 IC(431)는 고전압단(VH)의 전압을 출력하고 주사 IC(432)는 저전압단(VL)의 전압을 차례로 출력할 수 있다. 또한, 제1 및 제2 그룹(Yodd, Yeven)에 리셋 동작을 수행하는 경우에는, 데이터(DATA)가 로우(L)를 유지한 상태에서 제1 그룹(Yodd)의 제어신호(OC1_odd, OC1_even)를 로우(L)로 설정하면 된다. 그러면 부정 논리곱 소자(433)에 의해 제어신호(OC2)가 하이(H)가 되어, 주사 IC(431, 432)는 모든 출력단으로 고전압단(VH)의 전압을 출력한다. 제1 및 제2 그룹(Yodd, Yeven)에 대해서 유지 방전 동작을 수행하는 경우에는, 제1 및 제2 그룹의 제어신호(OC1_odd, OC1_even)를 하이(H)로 설정하면 된다. 그러면 부정 논리곱 소자(433)에 의해 제어신호(OC2)가 로우(L)로 되어, 주사 IC(431, 432)는 모든 출력단으로 저전압단(VL)의 전압을 출력한다.
DATA OC1_odd OC1_even OC2 출력
H L H H 제1 그룹의 Y 전극으로 저전압단(VL)의 전압을 차례로 출력
H H L H 제2 그룹의 Y 전극으로 저전압단(VL)의 전압을 차례로 출력
L(지속) L L H 모든 출력단이 고전압단(VH)의 전압을 출력
X H H L 모든 출력단이 저전압단(VL)의 전압을 출력
그리고 리셋 구동부(410) 및 유지 구동부(420)는 주사 IC(431)의 저전압단(VL)에 연결되어 있다. 리셋 구동부(410)는 각 서브필드의 리셋 기간 동안 주사 IC(431/432)의 저전압단(VL)을 통하여 복수의 Y 전극에 리셋 파형을 인가한다. 이때, 리셋 구동부(410)는 각 서브필드의 리셋 기간 중 상승 기간 동안 주사 IC(431/ 432)의 고전압단(VH)을 통하여 복수의 Y 전극에 리셋 파형을 인가할 수도 있다. 그리고, 유지 구동부(420)는 각 서브필드의 유지 기간 동안 주사 IC(431/432)의 저전압단(VL)을 통하여 Y 전극에 유지 방전 펄스를 인가한다.
다음, 도 4을 참조하여 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 설명한다.
도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 4에서는 설명의 평의상 하나의 X 전극과 두 개의 Y 전극에 인가되는 구동 파형만을 도시하였다. 어드레스 기간(Aodd, Aeven)을 제외하고 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에는 동일한 파형이 인가된다.
리셋 기간의 상승 기간에서 유지 전극 구동부(500)는 X 전극(X1~Xn)에 기준 전압(도 4에서는 0V)을 인가하고, 주사 전극 구동부(400)는 복수의 Y 전극(Y1-Yn)의 전압을 (VscH-VscL) 전압에서 Vs+(VscH-VscL) 전압까지 점진적으로 증가시킨다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어나면서 복수의 방전 셀에 벽 전하가 형성된다. 따라서, 리셋 기간의 상승 기간 동안, 제어부(200)는 제어신호(OC1_odd, OC1_even)를 로우(L)로 설정하고 데이터(DATA)를 로우(L)로 유지시킨다. 제어신호(OC2)는 부정 논리곱 소자(433)를 통해 하이(H)로 설정되어 주사 IC(431, 432)에 인가된다. 그리고 리셋 구동부(410)는 저전압단(VL)의 전압을 0V 전압에서 Vs 전압까지 점진적으로 증가시키고, 이에 따라 커패시터(Csc)에 의해 고전압단(VH)의 전압이 (VscH-VscL) 전압에서 Vs+(VscH-VscL) 전압까지 점진적으로 증가한다. 그러면, 주사 IC(431, 432)의 고전압단(VH)을 통해 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에는 (VscH-VscL) 전압에서 Vs+(VscH-VscL) 전압까지 증가하는 전압이 인가된다.
이어서, 리셋 기간의 하강 기간에서 유지 전극 구동부(500)는 X 전극(X1~Xn)에 Ve 전압을 인가하고, 리셋 구동부(410)는 Y 전극(Y1-Yn)의 전압을 0V 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면, Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어난다. 그리고 복수의 방전 셀에 형성된 벽 전하가 소거되어 비발광 셀로 초기화된다. 따라서, 리셋 기간의 하강 기간 동안, 제어부(200)는 제어 신호(OC1_odd, OC1_even)를 하이(H)로 설정한다. 제어신호(OC2)는 부정 논리곱 소자(433)를 통해 로우(L)로 설정되어 주사 IC(431, 432)에 인가된다. 그리고 리셋 구동부(410)는 저전압단(VL)의 전압을 0V 에서 Vnf 전압까지 점진적으로 감소시키고, 이에 따라 저전압단(VL)의 전압이 0V에서 Vnf 전압까지 점진적으로 감소한다. 그러면, 주사 IC(431, 432)의 저전압단(VL)을 통해 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에는 0V 에서 Vnf 전압까지 감소하는 전압이 인가된다.
어드레스 기간(Aodd)에서 유지 전극 구동부(500)는 X 전극(X1-Xn)에 Ve 전압을 인가하고, 주사 구동부(430)는 트랜지스터(YscL)를 턴온해서 제1 그룹(Yodd)의 Y 전극(Y1, Y3, ..., Y(n-1))에 VscL 전압을 갖는 주사 펄스를 순차적으로 인가한다. 이때, 어드레스 전극 구동부(300)는 주사 펄스가 인가된 제1 그룹(Yodd)의 Y 전극에 의해 형성되는 방전 셀 중 발광할 방전 셀의 A 전극에 양의 전압(도시하지 않음)을 가지는 어드레스 펄스를 인가한다. 그러면, 주사 펄스의 VscL 전압과 어드레스 펄스의 양의 전압이 인가된 셀에서 어드레스 방전이 일어나 X 전극과 제1 그룹(Yodd)의 Y 전극에 벽 전압이 형성되어 발광 셀로 된다. 어드레스 기간(Aodd)동안, 제어부(200)는 제어신호(OC1_odd)를 로우(L)로 설정하고, 제어신호(OC1_even)를 하이(H)로 설정하고 데이터(DATA)를 하이(H)로 설정한다. 제어신호(OC2)는 부정 논리곱 소자(433)를 통해 하이(H)로 설정되어 주사 IC(431, 432)에 인가된다. 주사 구동부(430)는 저전압단(VL)으로 VscL 전압을 인가하고 고전압단(VH)으로 VscH 전압을 인가한다. 그러면, 주사 IC(431)의 저전압단(VL)을 통해 제1 그룹(Yodd)의 Y 전극(Y1, Y3, ..., Y(n-1))에는 VscL 전압을 가지는 주사 펄스가 순차적으로 인가된다. VscL 전압이 인가되지 않는 제1 그룹(Yodd)의 Y 전극에는 주사 IC(431)의 고전압단(VH)을 통해 VscL 전압보다 높은 VscH 전압이 인가된다. 그리고 주사 IC(432)의 고전압단(VH)를 통해 제2 그룹(Yeven)의 Y 전극(Y2, Y4, ..., Yn)에는 VscH 전압이 인가된다.
유지 기간(Sodd)에서, 유지 구동부(420)는 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에 Vs 전압을 인가한다. 유지 전극 구동부(500)는 X 전극(X1~Xn)에 0V 전압을 인가한다. 그러면, 어드레스 기간(Aodd)에서 어드레스 방전이 일어난 셀에서만 유지 방전이 일어난다. 유지 방전 결과, 제1 그룹(Yodd)의 Y 전극(Y1, Y3, ..., Y(n-1))에 (-) 벽 전하가 쌓이고 X 전극에 (+) 벽 전하가 쌓인다. 도 4에서는 유지 기간(Sodd)에서 1회의 유지 방전이 일어나도록 설정하였다. 유지 기간(Sodd) 동안, 제어부(200)는 제어 신호(OC1_odd, OC1_even)를 하이(H)로 설정하여 주사 IC(431, 432)에 인가한다. 제어신호(OC2)는 부정 논리곱 소자(433)를 통해 로우(L)로 설정되어 주사 IC(431, 432)에 인가된다. 유지 구동부(420)는 저전압단(VL)으로 Vs 전압과 0V 전압을 교대로 인가한다. 그러면, 주사 IC(431, 432) 각각의 저전압단(VL)을 통해, 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에는 Vs 전압이 인가된다.
다음, 어드레스 기간(Aeven)에서 유지 전극 구동부(500)는 X 전극(X1-Xn)에 Ve 전압을 인가하고, 주사 전극 구동부(400)는 트랜지스터(YscL)를 턴온해서 제2 그룹(Yeven)의 Y 전극(Y2, Y4, ..., Yn)에 VscL 전압을 갖는 주사 펄스를 순차적으로 인가한다. 이때, 어드레스 전극 구동부(300)는 주사 펄스가 인가된 제2 그룹(Yeven)의 Y 전극에 의해 형성되는 방전 셀 중 발광할 방전 셀의 A 전극에 양의 전압(도시하지 않음)을 가지는 어드레스 펄스를 인가한다. 그러면, 주사 펄스의 VscL 전압과 어드레스 펄스의 양의 전압이 인가된 셀에서 어드레스 방전이 일어나 X 전극과 제2 그룹(Yeven)의 Y 전극에 벽 전압이 형성되어 발광 셀로 된다. 어드레스 기간(Aeven) 동안, 제어부(200)는 제어신호(OC1_odd)를 하이(H)로 설정하고 제어신호(OC1_even)를 로우(L)로 설정하고 데이터(DATA)를 하이(H)로 설정한다. 제어신호(OC2)는 부정 논리곱 소자(433)를 통해 하이(H)로 설정되어 주사 IC(431, 432)에 인가된다. 주사 구동부(430)는 저전압단(VL)으로 VscL 전압을 인가하고 고전압단(VH)으로 VscH 전압을 인가한다. 그러면, 주사 IC(431)의 고전압단(VH)를 통해 제1 그룹(Yodd)의 Y 전극(Y1, Y3, ..., Y(n-1))에는 VscH 전압이 인가된다. 주사 IC(432)의 저전압단(VL)을 통해 제2 그룹(Yeven)의 Y 전극(Y2, Y4, ..., Yn)에는 각각 VscL 전압을 가지는 주사 펄스가 순차적으로 인가된다. 그리고 VscL 전압이 인가되지 않는 제2 그룹(Yeven)의 Y 전극에는 주사 IC(432)의 고전압단(VH)을 통해 VscH 전압이 인가된다.
이어서, 유지 기간(Sodd_even)에서 유지 구동부(420)는 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에 Vs 전압을 인가하고, 유지 전극 구동부(500)는 X 전극(X1~Xn)에 0V 전압을 인가한다. 그러면, 어드레스 기간(Aeven)에서 어드레스 방전이 일어난 셀에서만 유지 방전이 일어난다. 유지 방전 결과, 제2 그룹(Yeven)의 Y 전극(Y2, Y4,..., Yn)에 (-)벽 전하가 쌓이고 X 전극에 (+)벽 전하가 쌓인다. 이어, 주사 전극 구동부(400)는 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에 0V 전압을 인가하고, 유지 전극 구동부(500)는 X 전극(X1~Xn)에 Vs 전압을 인가한다. 그러면, Y 전극(Y1~Yn)과 X 전극(X1~Xn) 사이에 유지 방전이 일어난다. 유지 방전 결과, Y 전극(Y1~Yn)에 (+)벽 전하가 쌓이고 X 전극에 (-)벽 전하가 쌓인다. 이어, 유지기간(Sodd-even)에서는 Y(Y1~Yn)과 X 전극(X1~Xn)에 교대로 유지 방전 펄스가 인가되며, 인가되는 유지 방전 펄스의 개수는 해당 서브필드의 가중치에 따라 달라진다.
유지 기간(Sodd-even) 동안, 제어부(200)는 제어 신호(OC1_odd, OC1_even)를 하이(H)로 설정한다. 제어신호(OC2)는 부정 논리 곱 소자(433)를 통해 로우(L)로 설정되어 주사 IC(431, 432)에 인가된다. 그리고 유지 구동부(420)는 저전압단(VL)으로 Vs 전압과 0V 전압을 교대로 인가한다. 그러면, 주사 IC(431, 432) 각각의 저전압단(VL)을 통해, 제1 및 제2 그룹(Yodd, Yeven)의 Y 전극(Y1~Yn)에는 Vs 전압과 0V 전압이 교대로 인가된다.
이와 같이, 본 발명의 실시 예에서는 제어신호(OC2)가 제어부(200)에서 출력되는 제어신호(OC1_odd, OC1_even)에 의해 생성되므로, 제어신호(OC2)와 제어신호(OC1_odd, OC1_even)의 딜레이로 인해 주사 IC(431, 432)가 오동작되는 것을 방지할 수 있다. 또한, 제어부(200)가 제어신호(OC2)를 생성할 필요가 없으므로, 제어부(200)가 간단하게 설계될 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 주사 전극 구동부의 개략적인 도면이다.
도 5에 나타낸 바와 같이, 본 발명의 제2 실시 예에 따른 주사 전극 구동부(400-1)는 리셋 구동부(410), 유지 구동부(420) 및 제2 주사 구동부(440)를 포함하며, 제2 주사 구동부(440)는 주사 IC(441), 커패시터(Csc), 다이오드(DscH), 트랜지스터(YscL) 및 인버터(442)를 포함한다.
제1 실시 예의 주사 전극 구동부(400)와 달리, 본 발명의 제2 실시 예에 따른 주사 전극 구동부(400-1)는 Y 전극을 그룹으로 나누지 않고 Y1 전극부터 Yn 전극까지 순차적으로 구동한다. 즉, 주사 IC(441)가 복수의 Y 전극(Y1~Yn)에 연결된다. 이때, 주사 IC(441)의 출력단의 개수가 Y 전극(Y1~Yn)의 개수보다 적으면, 복수의 주사 IC가 사용될 수 있다. 또한, 주사 전극 구동부(400-1)의 인버터(442)는 제어부(200)로부터 입력되는 제1 제어신호(OC1)를 부정 연산하여 제2 제어신호(OC2')를 생성한다. 이때, 표 1에 설명한 것처럼 주사 IC(441)의 동작은 두 제어신호(OC1, OC2)에 의해 결정되는데, 제2 제어신호(OC2')는 제1 제어신호(OC1)가 인버터(442)에 의해 반전되어 생성된다. 그리고 두 제어신호(OC1, OC2')에 의해 주사 IC(441)는 표 3처럼 동작한다.
DATA OC1 OC2' 출력
L(지속) L H 모든 출력단이 고전압단(VH)의 전압을 출력
H L H 저전압단(VL)의 전압을 차례로 출력
X H L 모든 출력단이 저전압단(VL)의 전압을 출력
표 3처럼, 주사 동작을 수행할 경우, 제어부(200)는 데이터(DATA)를 하이(H)로 설정하고 제1 제어신호(OC1)를 로우(L)로 설정한다. 그러면, 인버터(442)에 의해 제2 제어신호(OC2')가 하이(H)가 되어, 주사 IC(441)는 저전압단(VL)의 전압을 차례로 출력한다. 리셋 동작을 수행할 경우, 제어부(200)는 데이터(DATA)를 로우(L)로 유지한 상태에서 제1 제어신호(OC1)를 로우(L)로 설정한다. 그러면, 제2 제어신호(OC2')는 하이(H)가 되어, 주사 IC(441)는 모든 출력단으로 고전압단(VH)의 전압을 출력한다. 이때, 제1 및 제2 제어신호(OC1, OC2')의 상태는 주사 동작을 수행할 경우와 동일하다. 그러나, 데이터(DATA)가 로우(L)로 지속 입력될 경우, 주사 IC(441)의 모든 출력단의 트랜지스터쌍(도 3의 431a) 중 고전압단(VH)에 연결된 트랜지스터(도 3의 Pi)가 턴온되므로, 모든 출력단이 고전압단(VH)의 전압을 출력한다. 또한, 유지 방전 동작을 수행할 경우, 제어부(200)는 제1 제어신호(OC1)를 하이(H)로 설정한다. 그러면, 제2 제어신호(OC2')는 로우(L)가 되어, 데이터(DATA)에 관계없이 주사 IC(441)는 모든 출력단으로 저전압단(VL)의 전압을 출력한다.
다음, 도 6을 참조하여 본 발명의 제2 실시 예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 설명한다.
도 6은 본 발명의 제2 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 도 6에서는 설명의 편의상 하나의 X 전극과 Y 전극에 인가되는 구동 파형만을 도시하였다.
리셋 기간의 상승 기간에서 유지 전극 구동부(500)는 X 전극에 기준 전압(도 6에서는 0V)을 인가하고, 주사 전극 구동부(400)는 Y 전극의 전압을 (VscH-VscL) 전압에서 Vs+(VscH-VscL) 전압까지 점진적으로 증가시킨다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어나면서 복수의 방전 셀에 벽 전하가 형성된다. 따라서, 리셋 기간의 상승 기간 동안, 제어부(200)는 제1 제어신호(OC1)를 로우(L)로 설정하고 데이터(DATA)를 로우(L)로 유지시킨다. 제2 제어신호(OC2')는 인버터(442)를 통해 하이(H)로 설정되어 주사 IC(441)에 인가된다. 그리고 리셋 구동부(410)는 저전압단(VL)의 전압을 0V에서 Vs 전압까지 점진적으로 증가시키고, 이에 따라 커패시터(Csc)에 의해 고전압단(VH)의 전압이 (VscH-VscL) 전압에서 Vs+(VscH-VscL) 전압까지 점진적으로 증가한다. 그러면, 주사 IC(441)의 고전압단(VH)을 통해 Y 전극에는 (VscH-VscL) 전압에서 Vs+(VscH-VscL) 전압까지 증가하는 전압이 인가된다.
이어서, 리셋 기간의 하강 기간에서 유지 전극 구동부(500)는 X 전극에 Ve 전압을 인가하고, 리셋 구동부(410) Y 전극의 전압을 0V 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면, Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이에서 미약한 리셋 방전이 일어난다. 그리고 복수의 방전 셀에 형성된 벽 전하가 소거되어 비발광 셀로 초기화된다. 따라서, 리셋 기간의 하강 기간 동안, 제어부(200)는 제1 제어 신호(OC1)를 하이(H)로 설정한다. 제2 제어신호(OC2')는 인버터(442)를 통해 로우(L)로 설정되어 주사 IC(441)에 인가된다. 그리고 리셋 구동부(410)는 저전압단(VL)의 전압을 0V 에서 Vnf 전압까지 점진적으로 감소시키고, 이에 따라 저전압단(VL)의 전압이 0V에서 Vnf 전압까지 점진적으로 감소한다. 그러면, 주사 IC(441)의 저전압단(VL)을 통해 Y 전극에는 0V 에서 Vnf 전압까지 감소하는 전압이 인가된다.
어드레스 기간에서 유지 전극 구동부(500)는 복수의 X 전극에 Ve 전압을 인가하고, 주사 구동부(440-1)는 트랜지스터(YscL)를 턴온해서 Y 전극에 VscL 전압을 갖는 주사 펄스를 순차적으로 인가한다. 이때, 어드레스 전극 구동부(300)는 주사 펄스가 인가된 Y 전극에 의해 형성되는 방전 셀 중 발광할 방전 셀의 A 전극에 양의 전압(도시하지 않음)을 가지는 어드레스 펄스를 인가한다. 그러면, 주사 펄스의 VscL 전압과 어드레스 펄스의 양의 전압이 인가된 셀에서 어드레스 방전이 일어나 X 전극과 Y 전극에 벽 전압이 형성되어 발광 셀로 된다. 어드레스 기간 동안, 제어부(200)는 제1 제어신호(OC1)를 로우(L)로 설정하고 데이터(DATA)를 하이(H)로 설정한다. 그리고 제2 제어신호(OC2')는 인버터(442)를 통해 하이(H)로 설정되어 주사 IC(441)에 인가된다. 주사 구동부(440)는 저전압단(VL)으로 VscL 전압을 인가하고 고전압단(VH)으로 VscH 전압을 인가한다. 그러면, 주사 IC(431)의 저전압단(VL)을 통해 Y 전극에는 VscL 전압을 가지는 주사 펄스가 순차적으로 인가된다. VscL 전압이 인가되지 않는 Y 전극에는 주사 IC(441)의 고전압단(VH)을 통해 VscH 전압이 인가된다.
유지 기간에서, 유지 구동부(420)는 Y 전극에 Vs 전압을 갖는 유지 방전 펄스를 인가한다. 유지 전극 구동부(500)는 X 전극에 0V 전압을 인가한다. 그러면, 어드레스 기간에서 어드레스 방전이 일어난 셀에서 유지 방전이 일어난다. 유지 방전 결과, Y 전극에 (-) 벽 전하가 쌓이고 X 전극에 (+)벽 전하가 쌓인다. 이어, 주사 전극 구동부(400)는 Y 전극에 0V 전압을 인가하고, 유지 전극 구동부(500)는 X 전극에 유지 방전 펄스를 인가한다. 그러면, X 전극과 Y 전극 사이에 유지 방전이 일어난다. 유지 기간에서 각 전극에 인가되는 유지 방전 펄스의 개수는 해당 서브필드의 가중치에 따라 달라진다. 유지 기간 동안, 제어부(200)는 제1 제어 신호(OC1를 하이(H)로 설정한다. 제2 제어신호(OC2')는 인버터(442)를 통해 로우(L)로 설정되어 주사 IC(441)에 인가된다. 유지 구동부(420)는 저전압단(VL)으로 Vs 전압과 0V 전압을 교대로 인가한다. 그러면, 주사 IC(441)의 저전압단(VL)을 통해, Y 전극에는 Vs 전압과 0V 전압이 교대로 인가된다.
본 발명의 제2 실시 예에서는 제2 제어신호(OC2')가 제어부(도1의 200)에서 출력되는 제1 제어신호(OC1)에 의해 생성되므로, 제1 실시 예와 같이, 제2 제어신호(OC2')와 제1 제어신호(OC1)의 딜레이로 인해 주사 IC(441)가 오동작되는 것을 방지할 수 있다. 또한, 제어부(200)가 제2 제어신호(OC2')를 생성할 필요가 없으므로, 제어부(200)가 간단하게 설계될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타낸 도면이다.
도 2는 본 발명의 제1 실시 예에 따른 주사 전극 구동부를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시한 주사 직접 회로에 포함되는 트랜지스터쌍의 개략적인 회로도이다.
도 4는 본 발명의 제1 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 5는 본 발명의 제2 실시 예에 따른 주사 전극 구동부의 개략적인 도면이다.
도 6은 본 발명의 제2 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.

Claims (17)

  1. 복수의 주사 전극,
    상기 복수의 주사 전극을 제1 및 제2 그룹을 포함하는 복수의 그룹으로 분할하고, 상기 제1 및 제2 그룹에 대응하는 제1 및 제2 제어신호를 전달하는 제어부,
    상기 제1 및 제2 제어신호를 부정 논리 곱 연산하여 제3 제어신호를 생성하는 부정 논리곱 소자,
    상기 제1 및 제3 제어신호 입력단, 제1 및 제2 전압단, 데이터 입력단, 상기 제1 그룹의 복수의 주사 전극에 각각 연결되는 복수의 출력단을 가지며, 상기 제1 및 제3 제어신호의 레벨에 따라 상기 제1 그룹의 복수의 주사 전극에 인가되는 전압을 제1 전압단 또는 상기 제2 전압단의 전압으로 설정하는 제1 주사 집적 회로, 그리고
    상기 제2 및 제3 제어신호 입력단, 상기 제1 및 제2 전압단, 상기 데이터 입력단, 상기 제2 그룹의 복수의 주사 전극에 각각 연결되는 복수의 출력단을 가지며, 상기 제2 및 제3 제어신호의 레벨에 따라 상기 제2 그룹의 복수의 주사 전극에 인가되는 전압을 상기 제1 전압단 또는 상기 제2 전압단의 전압으로 설정하는 제2 주사 집적 회로를 포함하며,
    상기 제1 내지 제3 제어신호는 제1 레벨 또는 제2 레벨을 갖는 신호인 플라즈마 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 및 제2 제어신호가 상기 제1 레벨일 경우 상기 제3 제어신호는 상기 제2 레벨이고,
    상기 제1 및 제2 제어신호가 각각 상기 제1 및 제2 레벨일 경우 상기 제3 제어신호는 상기 제2 레벨이고,
    상기 제1 및 제2 제어신호가 각각 상기 제2 및 제1 레벨일 경우 상기 제3 제어신호는 상기 제2 레벨이고,
    상기 제1 및 제2 제어신호가 상기 제2 레벨일 경우 상기 제3 제어신호는 상기 제1 레벨인 플라즈마 표시 장치.
  4. 제1항 또는 제3항에 있어서,
    상기 제어부가 상기 제1 및 제2 제어신호를 각각 상기 제1 레벨 및 상기 제2 레벨로 설정하고 상기 제1 주사 직접 회로의 상기 데이터 입력단에 제3 레벨의 제1 데이터 펄스를 전달하는 경우,
    상기 제1 주사 집적 회로는 상기 제1 데이터 펄스에 응답하여 상기 제1 그룹의 복수의 주사 전극으로 상기 제2 전압단의 전압을 순차적으로 출력하고, 상기 제2 주사 집적 회로는 상기 제2 그룹의 복수의 주사 전극으로 상기 제1 전압단의 전압을 출력하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 제어부가 상기 제1 및 제2 제어신호를 각각 상기 제2 레벨 및 상기 제1레벨로 설정하고 상기 제2 주사 집적 회로의 상기 데이터 입력단에 상기 제3 레벨의 제2 데이터 펄스를 전달하는 경우,
    상기 제2 주사 집적 회로는 상기 제2 데이터 펄스에 응답하여 상기 제2 그룹의 복수의 주사 전극으로 상기 제2 전압단의 전압을 순차적으로 출력하고, 상기 제1 주사 집적 회로는 상기 제1 그룹의 복수의 주사 전극으로 상기 제1 전압단의 전압을 출력하는 플라즈마 표시 장치.
  6. 제4항에 있어서,
    상기 제어부가 상기 제1 및 제2 제어신호를 상기 제1 레벨로 설정하고 상기제1 및 제2 주사 집적 회로의 상기 데이터 입력단에 전달되는 제3 데이터 펄스를 제4 레벨로 유지하는 경우,
    상기 제1 및 제2 주사 집적 회로는 상기 제1 전압단의 전압을 상기 제1 및 제2 그룹의 복수의 주사 전극에 출력하는 플라즈마 표시 장치.
  7. 제4항에 있어서,
    상기 제어부가 상기 제1 및 제2 제어신호를 상기 제2 레벨로 설정할 경우,
    상기 제1 및 제2 주사 집적 회로는 상기 제2 전압단의 전압을 상기 제1 및 제2 그룹의 복수의 주사 전극에 출력하는 플라즈마 표시 장치.
  8. 제1항 또는 제3항에 있어서,
    상기 제1 레벨은 로우 레벨이고 상기 제2 레벨은 하이 레벨인 플라즈마 표시 장치.
  9. 복수의 주사 전극,
    제1 및 제2 제어신호 입력단, 데이터 입력단, 제1 및 제2 전압단, 복수의 출력단을 가지며, 상기 복수의 출력단이 상기 복수의 주사 전극에 각각 연결되어 있으며, 상기 제어신호 입력단으로 전달되는 복수의 제어신호의 레벨에 따라 상기 복수의 출력단의 전압을 상기 제1 전압단 또는 상기 제2 전압단의 전압으로 설정하는 주사 집적 회로,
    상기 주사 집적 회로의 상기 제1 제어신호 입력단으로 제1 제어신호를 전달하는 제어부, 그리고
    상기 제1 제어신호를 부정 연산하여 제2 제어신호를 생성하고, 생성된 제2 제어신호를 상기 주사 집적 회로의 상기 제2 제어신호 입력단으로 전달하는 인버터를 포함하며,
    상기 제1 및 제2 제어신호는 제1 레벨 또는 제2 레벨을 갖는 신호인 플라즈마 표시 장치.
  10. 삭제
  11. 제9항에 있어서,
    상기 제어부가 상기 제1 제어신호를 상기 제1 레벨로 설정하고 상기 주사 집적 회로의 상기 데이터 입력단에 제3 레벨의 제1 데이터 펄스를 전달하는 경우,
    상기 주사 직접 회로는 상기 제1 데이터 펄스에 응답하여 상기 복수의 주사 전극으로 상기 제2 전압단의 전압을 순차적으로 출력하고, 상기 제2 전압단의 전압이 인가되지 않는 상기 복수의 주사 전극에는 상기 제1 전압단의 전압을 출력하는 플라즈마 표시 장치.
  12. 제11항에 있어서,
    상기 제어부가 상기 제1 제어신호를 상기 제1 레벨로 설정하고 상기 주사 집적 회로의 상기 데이터 입력단에 전달되는 제2 데이터 펄스를 제4 레벨로 유지하는 경우,
    상기 주사 집적 회로는 상기 복수의 주사 전극으로 상기 제1 전압단의 전압을 출력하는 플라즈마 표시 장치.
  13. 제11항에 있어서,
    상기 제어부가 상기 제1 제어신호를 상기 제2 레벨로 설정할 경우,
    상기 주사 집적 회로는 상기 복수의 주사 전극으로 상기 제2 전압단의 전압을 출력하는 플라즈마 표시 장치.
  14. 적어도 제1 그룹 및 제2 그룹으로 그룹화된 복수의 주사 전극, 상기 제1 그룹의 주사 전극에 전압을 전달하는 제1 주사 집적 회로 및 상기 제2 그룹의 주사 전극에 전압을 전달하는 제2 주사 집적 회로를 포함하는 플라즈마 표시 장치의 구동 방법에 있어서,
    상기 제1 주사 직접 회로에 제1 제어신호를 전달하고 상기 제2 주사 집적 회로에 제2 제어신호를 전달하는 단계,
    상기 제1 및 제2 제어신호를 부정 논리 곱 연산하여 제3 제어신호를 생성하는 단계, 상기 제3 제어신호를 상기 제1 및 제2 주사 집적 회로에 전달하는 단계,
    상기 제1 및 제3 제어신호에 응답하여 상기 제1 주사 집적 회로가 상기 제1 그룹의 주사 전극으로 전압을 전달하는 단계, 그리고
    상기 제2 및 제3 제어신호에 응답하여 상기 제2 주사 집적 회로가 상기 제2 그룹의 주사 전극으로 전압을 전달하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  15. 삭제
  16. 복수의 주사 전극, 상기 복수의 주사 전극에 전압을 전달하는 주사 집적 회로를 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    상기 주사 집적 회로에 제1 제어신호를 전달하는 단계,
    상기 제1 제어신호를 부정 연산하여 제2 제어신호를 생성하는 단계,
    상기 제2 제어신호를 상기 주사 집적 회로에 전달하는 단계, 그리고
    상기 제1 및 제2 제어신호에 응답하여 상기 주사 집적 회로가 상기 복수의 주사 전극으로 전압을 전달하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  17. 삭제
KR1020070117982A 2007-11-19 2007-11-19 플라즈마 표시 장치 및 그 구동 방법 KR100908723B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070117982A KR100908723B1 (ko) 2007-11-19 2007-11-19 플라즈마 표시 장치 및 그 구동 방법
US12/289,815 US20090128539A1 (en) 2007-11-19 2008-11-05 Plasma display device and driving method thereof
CNA2008101777623A CN101441847A (zh) 2007-11-19 2008-11-18 等离子体显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070117982A KR100908723B1 (ko) 2007-11-19 2007-11-19 플라즈마 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20090051538A KR20090051538A (ko) 2009-05-22
KR100908723B1 true KR100908723B1 (ko) 2009-07-22

Family

ID=40641444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117982A KR100908723B1 (ko) 2007-11-19 2007-11-19 플라즈마 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US20090128539A1 (ko)
KR (1) KR100908723B1 (ko)
CN (1) CN101441847A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102458645B1 (ko) * 2015-12-28 2022-10-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038477A (ko) * 1997-11-05 1999-06-05 구자홍 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치
JP2005070334A (ja) 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd スキャンドライバー制御方法及び制御回路
KR100645790B1 (ko) * 2005-09-14 2006-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100775841B1 (ko) 2006-05-12 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836429B1 (ko) * 2006-11-21 2008-06-09 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
US20080150438A1 (en) * 2006-12-20 2008-06-26 Yoo-Jin Song Plasma display and driving method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990038477A (ko) * 1997-11-05 1999-06-05 구자홍 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치
JP2005070334A (ja) 2003-08-22 2005-03-17 Matsushita Electric Ind Co Ltd スキャンドライバー制御方法及び制御回路
KR100645790B1 (ko) * 2005-09-14 2006-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100775841B1 (ko) 2006-05-12 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치

Also Published As

Publication number Publication date
KR20090051538A (ko) 2009-05-22
US20090128539A1 (en) 2009-05-21
CN101441847A (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
KR100831010B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100908723B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20100062717A (ko) 주사 집적 회로와 이를 포함하는 플라즈마 표시 장치 및 그구동 방법
KR100823195B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100922353B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20060044223A1 (en) Plasma display device and driving method thereof
KR100937966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100612349B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100879288B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20090066612A1 (en) Plasma display device and method of driving the same
KR100759463B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100786872B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100859696B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20080158104A1 (en) Plasma display device
KR101125644B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100670149B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100998089B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20080170001A1 (en) Plasma display and associated driver
KR100943956B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20090048077A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100766924B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20100077228A (ko) 어드레스 구동 회로 및 이를 구비하는 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee