KR19990038477A - 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치 - Google Patents

고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치 Download PDF

Info

Publication number
KR19990038477A
KR19990038477A KR1019970058224A KR19970058224A KR19990038477A KR 19990038477 A KR19990038477 A KR 19990038477A KR 1019970058224 A KR1019970058224 A KR 1019970058224A KR 19970058224 A KR19970058224 A KR 19970058224A KR 19990038477 A KR19990038477 A KR 19990038477A
Authority
KR
South Korea
Prior art keywords
control
block
signal
control block
scan
Prior art date
Application number
KR1019970058224A
Other languages
English (en)
Other versions
KR100492952B1 (ko
Inventor
정성욱
김병철
윤상진
주성구
김영환
강봉구
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970058224A priority Critical patent/KR100492952B1/ko
Publication of KR19990038477A publication Critical patent/KR19990038477A/ko
Application granted granted Critical
Publication of KR100492952B1 publication Critical patent/KR100492952B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

본 발명은 패널의 해상도가 향상됨에 따라 증가하는 패널의 스캔(Scan) 전극수를 효율적으로 제어하기 위한 제어기의 구조와 영상 품질을 개선을 위한 주사 방식의 변화가 가능한 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치에 관한 것이다.
이러한, 본 발명은 롬 주소 카운터에 의해 발생되는 어드레스에 따라 시간적인 순서로 제어 블록을 선택하는 정보를 발생하는 스캔 전극 드라이버 주소 롬과, 스캔 전극 드라이버 주소 롬으로부터 발생된 정보를 그에 상응하게 스캔 전극을 제어하기 위한 제어 비트(Log2n)를 순차적으로 출력하는 쉬프트 레지스터와, 쉬프트 레지스터에서 순차적으로 출력된 제어 비트(Log2n)를 디코딩하여 콘트롤 블록 선택 신호(Block Enable)를 발생하는 디코더와, 디코더에서 발생된 콘트롤 블록 선택신호와 상기 콘트롤 블록을 구동하기 위한 제어 클럭 및 초기화신호에 따라 PDP 패널의 스캔 전극들을 소정 개수로 그룹화한 그룹 스캔 전극을 블록 단위로 제어하는 콘트롤 블록으로 구성된다.

Description

고 해상도 에이씨 피디피를 구동하기 위한 스캔전극 제어장치
본 발명은 평면 표시 장치(Flat panel display) 중의 하나인 PDP(Plasma Display Panel)의 구동회로의 구조에 관한 것으로, 특히 패널의 해상도가 향상됨에 따라 증가하는 패널의 스캔(Scan) 전극 수를 수를 효율적으로 제어하기 위한 제어기의 구조와 영상 품질을 개선을 위한 주사 방식의 변화가 가능한 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치에 관한 것이다.
통상적인, 플라즈마 표시 장치(이하, PDP라 약칭함)는 화소를 구성하는 셀(Cell)의 수직 면 수평 전극 사이에 인가되는 전압 조절을 통하여 방전을 일으키고, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화시켜서 조절한다.
그리고, 전체화면은 각각의 셀의 수직 및 수평전극에 디지털 영상 신호를 입력시키기 위한 라이트(Write)펄스, 주사를 위한 스캔(Scan)펄스, 방전을 유지시켜 주기 위한 서스테인(Sustain)펄스 및 방전된 셀의 방전을 중지시키기 위한 소거(erase).펄스를 인가하여 매트릭스형으로 구동시켜서 얻는다.
한편, 영상 표시를 위한 필요한 단계적인 계조(gray level)는 전체 영상을 표시하기 위해 필요한 주어진 시간(NTSC TV 신호의 경우 1/30초)내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다.
이때, 화면의 휘도는 각각의 셀을 최대한 구동시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간내에서 셀의 방전 시간을 최대한 길게 유지시킬 수 있도록 구동 회로가 설계되어야 한다.
그리고, 명암의 차이인 콘트라스트(contrast)는 조명등 배경의 계조와 휘도에 의해 결정이 되며, 계조 증가를 위해서는 배경을 어둡게 하여야 할 뿐만 아니라 휘도 또한 증가시킬 필요가 있다.
고밀도 텔리비젼(HDTV)를 위한 평면 표시장치의 경우에는 256계조(gray level)이 필요하고 해상도는 1280×1024 이상이 되어야 하며 200Lux 조명하에서의 계조는 100:1 이상이 필요하다.
따라서, 256 계조(gray level)의 영상 표시를 위해서 필요한 영상 디지털신호 는 RGB 각각 8비트 신호가 필요하고, 요구 휘도 및 계조를 얻기 위해서는 셀의 방전 시간을 최대한 길게 유지시켜 주어야 한다.
계조(Gray level) 구현을 위한 방법으로는 라인 스캔(Line Scanning)방식과 부 화면(Subfield) 주사 방식 등이 있고, 이중 AC 플라즈마 디스플레이 패널(PDP)에서 현재 가장 호환성있는 방식은 부 화면 주사 방식이다.
상기의 부화면 주사 방식은 8비트 디지털 영상 신호를 MSB부터 LSB까지 같은 웨이트(Weight)의 비트끼리 모은 후, MSB는 시간 TA동안, 하위 비트들은 MSB에 가까운 비트 순으로 각각 TA/2, TA/4, ..., TA/128 동안 주사 시켜서 부 화면을 구성하고, 각각의 부 화면으로부터 방출되는 빛에 대한 눈의 적분 효과를 이용하여 256 계조(gray level)를 구현 시킨다.
그러나 피디피(PDP)은 매트릭스(matrix) 방식으로 구동 되어야 하므로 주어진 수직 전극에 대하여 한번에 1개 이상의 수평 전극에 라이트(write) 펄스를 인가하지 못하는 제약점이 있고, 이로 인해 수평 전극들은 서로 다른 시간에 구동이 되어야 한다.
따라서, 각 부 화면을 구성하기 위해서는 모든 수평 전극들을 주사하는 시간이 필요하고, 각각의 셀은 평균 부 화면에 할당된 시간에서 주사 시간만큼 감소된 시간 동안 만 방전을 유지시킬 수 있다.
한편, 주사에 필요한 시간은 수평 전극의 수가 증가할 수록 증가되며, 이 시간 동안은 방전을 유지시킬 수 없기 때문에 PDP의 휘도 및 콘트라스트(contrast) 저하를 발생시키는 요인이 되어 주사에 필요한 시간은 가능한 한 줄여 줄 필요가 있다.
또한, 부 화면 구성시 상위 비트와 하위 비트들 사이에 방전 시간의 차이가 크고 순차적으로 부 화면을 구성시키기 때문에 방전 시간의 차이로 인한 깜박거림임(flicker) 현상이 많이 발생된다.
이 깜박거림(Flicker) 현상을 줄여주기 위해서는 방전 시간이 긴 상위 비트부 화면과 방전 시간이 짧은 하위 비트 부 호면을 적절한 순서로 구성시켜 줄 필요가 있다.
도 1은 일반적인 3전극 방전 AC PDP 기판의 상부구조와 하부구조로 구성되는데, 상부구조는 상부기판(1)과, 상기 상부기판(1)에 형성되는 유지전극(3)과, 상기 전극 방전시에 발생한 표면 전하를 유지하기 위한 유전체층(5)과 보호층(6)으로 이루어지며, 하부구조는 하부기판(2)과, 상기 하부기판(2) 상에 형성되는 어드레스 전극(4)은 유지전극(3)과 수직한 방향으로 이루어지고, 하부기판(2) 사이에는 격벽(7)을 어드레스전극(4)과 평행하게 형성하며, 상기 격벽(7)의 표면에는 형광체(8)를 도포하여 구성한다.
이러한 전극 구조를 지니는 AC PDP의 경우 방전을 유지시켜 주기 위해서는 극성이 계속적으로 반전되는 AC 전압을 전극 사이에 인가시켜야 한다.
보호층(6)은 유전체(5)에 덮혀있고, 이 보호층(6)은 유전체(5)을 보호하여 수명을 연장시켜 줄 뿐만 아니라 이차 전자의 방출 효율을 높여 주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여 주기 위하여 주로 MgO박막을 사용하여 제작된다.
형광체(8)는 유전체(5)위에 도포되어 있으므로, 방전에 의해 발생된 자외선에 의해 여기 되어 적색, 녹색, 청색(RGB) 가시광선을 발생시킨다.
방전영역(도면상의 미도시)은 방전이 진행되는 셀의 공간이며, 자외선 방출 효율을 높여 주기 위해 주로 Ar과 Xe 혼합 가스로 충진시킨다.
도 2는 도 1의 전극 배치도를 나타낸 것으로서, 이에 도시된 바와 같이 행전극들과 열전극들이 서로 직각으로 교차하는 지점에서 각각의 셀(9)이 구성되며, 행전극들은 화면의 주사를 위해 주로 사용되는 S1~Sm 스캔 전극그룹과 방전을 유지시켜 주기 위해 주로 사용되는 (C1~Cm) 공통 전극 그룹으로 이루어져 있고, 열 전극들은 데이터 입력에 주로 사용되고, 실링부(12)는 PDP 전체의 진공 유지를 위하여 사용된다.
도 3은 각 전극들에 대한 구동 파형과 부 화면 주사방식을 도 3과 도 4에 도시되었다.
먼저, C1~Cm 공통 전극들에는 셀의 방전을 유지시키기 위한 서스테인 펄스(Sustain Pulse)를 인가하고, S1~Sm 스캔 전극들에는 C1~Cm 공통 전극들의 펄스들과 모양은 같지만 위치가 다른 서스테인 펄스를 인가한다.
그리고, S1~Sm 스캔 전극 각각에는 화면의 주사를 위해 사용되는 스캔 펄스(Scan Pulse)와 방전된 셀의 방전을 중지시켜 주기 위한 소거 펄스(Erase Pulse)들이 추가로 입력되어 셀의 점멸을 제어한다.
한편, 열 전극들(D1~Dn)에는 스캔전극에 입력되어지는 스캔 펄스와 동기화가 된 데이터(Data) 펄스들을 입력시켜서 라이트(write) 펄스를 얻는다.
만약, 셀(S1, D1)이 방전 되어야 할 경우, Positive인 데이터 펄스가 D1에 입력되고 스캔 펄스가 데이터 펄스와 동기화가 되어 S1에 입력되어 지면 S1전극과 D1 전극 사이의 전압이 방전을 일으키기 위해 필요한 임계 전압 이상이 되어 방전이 발생된다.
이 상태에는 방전에 의해 절연막에 대전된 하전 입자에 의해 발생된 전계와 S1과 C1의 서스테인 펄스에 의해 발생된 전계에 의해 다음 소거 펄스가 인가될 때 까지 유지되며, 주사 펄스보다 진폭이 낮은 소거펄스가 인가되면 하전 입자에 의한 전계와 소거 펄스에 의한 전계의 합이 방전을 지속적으로 유지시켜 주기에는 불충분한 작은 방전이 발생되어 다음 서스테인 펄스가 인가될 때 방전은 소멸되어 진다.
이상 기술한 각 전극들의 역할을 정리하면 스캔전극들은 서스테인과 화면 주사 역할을 하는 반면 공통 전극들은 서스테인 기능만 수행하고, 데이터전극들은 화면 구성을 위한 데이터 입력을 담당한다.
도 4는 도 3의 구동 파형을 기반으로 256 계조 레벨(Gray Level) 구현을 위한 기존의 부 화면 주사 방식을 도시하였다.
한 화면은 8개의 부 화면으로 이루어져 있고, 가로축의 시간적인 순서에 따라 패널의 스캔 전극들엔(세로축) 맨 처음 스캔 전극부터 마지막 스캔 전극(m번째 스캔 전극) 순서로 또한, MSB부터 LSB까지 순차적으로 선택되면서 선택된 스캔 전극마다 데이터 전극으로부터 데이터가 입력된다.(여기서, 선택된 스캔 전극의 논리 값은 "0"이고 선택되지 않은 경우에는 "1"의 값을 가진다.)
각 부 화면의 왼쪽 사선에는 선택된 스캔 전극마다 라이팅 펄스(Writing Pulse)가 인가되고 오른쪽 사선에선 소거 펄스(Erasing pulse)가 인가된다.
여기서, 한 화소에는 두개 이상의 라이팅 펄스(Writing Pulse)가 동시에 인가될 수 없으므로 각 부 화면의 시간 T로 일정하게 된다.
한편, 서스테인 펄스(Sustain Pulse)는 도 2와 도 3에 도시된 바와 같이 공통전극에 스캔전극에 인가되는 파형과는 별도로 규칙적으로 인가된다.
그러나, S1~Sm 스캔 전극을 제어하기 위해서는 [Log2m]개의 제어 비트가 필요하며, 제어기 출력 핀 수는 m으로 주어진다.
그러므로, 해상도가 증가함에 따라서 제어회로의 복잡도와 출력 핀 수도 선형적으로 증가하며, 고 해상도 PDP의 경우 버스의 폭이 문제시된다.
이러한 어려움은 스캔 전극의 제어를 위한 신호의 모양이 다양해 질수록 커지게 되는 문제점이 있었다.
아울러, 도 5는 도 4에 있는 기존의 부 화면 주사 방식을 구동하기 위한 일반적인 스캔 전극 제어기의 구조이다.
라이팅 펄스(Erasing pulse)인가시 m개의 스캔 전극들 중에서 하나의 스캔 전극만을 선택하기 위해 [Log2m]-to-m 크기의 디코더(또는 멀티플렉서) 구조를 가진다.(여기서 선택된 스캔 전극에 해당되는 디코더 출력 단자의 논리값은 "0"이고 나머지 선택되지 않은 출력 단자들은 "1"의 논리값을 가진다.)
하지만, 도 4의 도시된 부 화면 주사 방식같이 스캔 전극이 첫 번째부터 m번째까지 순차적으로 제어되는 경우라면 도 6에 도시된 바와 같이 일반적인 시프트레지스터구조를 이용하여 초기 신호(Initial Signal) "0"으로 인가한 다음 시프팅 클러(Shifting Clock)으로 제어하여 스캔 전극을 순차적으로 선택하도록 할 수 있다.
여기서, BLK(Blank) 신호는 단자는 논리값이 "1"로 Assert되면 모든 출력을 "1"로 만들어 아무런 스캔 전극도 선택되지 않게 만든다.
따라서 본 발명은 패널의 해상도가 향상됨에 따라 증가하는 패널의 스캔(Scan) 전극 수를 효율적으로 제어하기 위한 제어기의 구조와 영상 품질 개선을 위한 주사 방식의 변화가 가능한 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어 장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은, 롬 주소 카운터에 의해 발생되는 어드레스에 따라 시간적인 순서로 제어 블록을 선택하는 정보를 발생하는 스캔 전극 드라이버 주소 롬과, 상기 스캔 전극 드라이버 주소 롬으로부터 발생된 정보를 그에 상응하게 스캔 전극을 제어하기 위한 제어 비트(Log2n)를 순차적으로 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터에서 순차적으로 출력된 제어 비트(Log2n)를 디코딩하여 콘트롤 블록 선택 신호(Block Enable)를 발생하는 디코더와, 상기 디코더에서 발생된 콘트롤 블록 선택신호와 상기 콘트롤 블록을 구동하기 위한 제어 클럭 및 초기화신호에 따라 PDP 패널의 스캔 전극들을 소정 개수로 그룹화한 그룹 스캔 전극을 블록 단위로 제어하는 콘트롤 블록으로 이루어진다.
도 1은 일반적인 3전극면 방전 AC PDP 기판의 상부구조와 하부 구조도.
도 2는 도 1의 전극 배치도.
도 3은 일반적인 3전극면 방전 AC PDP의 전극 배치를 이용한 구동 파형도.
도 4는 256 gray Level 구현을 위한 기존의 부 화면 구동법의 주사 방식.
도 5는 일반적인 형태의 스캔 전극 제어기 구조도.
도 6은 일반적인 형태의 쉬프트 레지스터를 이용한 스캔 전극 제어기 구조도.
도 7은 본 발명에 의한 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치의 블록 구성도.
도 8은 도 6의 콘트롤 블록의 동작 개요도.
도 9는 도 4의 부 화면 주사 방식을 스캔 전극 블록 제어한 구조도.
도 10은 도 6의 스캔 전극 블록 제어 구조를 개선한 제어기 구조도로써,
(가)는 본 발명에 의한 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치의 다른 실시 블록 구성도.
(나)는 (가)에 적용되는 콘트롤 블록의 상세 구성도.
도 11은 고 해상도 AC PDP를 위한 주사 방식.
도 12는 도 11을 스캔 전극 블록 제어했을 때 필요한 롬의 데이터 맵.
도 13은 도 11의 고 해상도 AC PDP를 위한 주사 방식을 약간 변형한 주사 방식.
도 14는 도 13의 주사 방식에 적합한 제어기 구조도.
<도면의 주요부분에 대한 부호의 설명>
101 : 롬 주소 카운터 102 : 스캔 전극 드라이버 주소 롬
103 : 쉬프트 레지스터 104 : [Log2n-to-n] 디코더
105 : 콘트롤 블록
이하, 본 발명의 일 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
먼저, 본 발명에서는 도 5에 도시된 바와 같이 스캔 전극을 중앙에서 개별적으로 제어하거나, 도 6에 도시된 바와 같이 쉬프트 레지스터를 이용하여 국부적으로 모든 스캔 전극을 제어하는 형태에서 그룹으로 제어하는 형태로 개선함으로써 고 해상도 AC PDP의 스캔 전극을 효율적으로 제어가 가능한 고속 제어기의 구조를 제시하는데 그 목적이 있다.
도 7은 도 5의 일반적인 스캔 전극 제어기를 2단 구조로 개선하여 스캔 전극들을 그룹으로 제어하는 회로의 블록 다이아그램을 나타내었다.
이에 도시된 바와 같이, 롬 주소 카운터(101)에 의해 발생되는 어드레스에 따라 시간적인 순서로 제어 블록을 선택하는 정보를 발생하는 스캔 전극 드라이버 주소 롬(102)과, 상기 스캔 전극 드라이버 주소 롬(102)으로부터 발생된 정보를 그에 상응하게 스캔 전극을 제어하기 위한 제어 비트(Log2n)를 순차적으로 출력하는 쉬프트 레지스터(103)와, 상기 쉬프트 레지스터(103)에서 순차적으로 출력된 제어 비트(Log2n)를 디코딩하여 콘트롤 블록 선택 신호(Block Enable)를 발생하는 [Log2n-to-n] 디코더(104)와, 상기 [Log2n-to-n] 디코더(104)에서 발생된 콘트롤 블록 선택신호와 상기 콘트롤 블록을 구동하기 위한 제어 클럭 및 초기화신호에 따라 PDP 패널의 스캔 전극들을 소정 개수로 그룹화한 그룹 스캔 전극을 블록 단위로 제어하는 콘트롤 블록(105)으로 구성되어져 있다.
상기에서, 상기 콘트롤 블록(105)은 상기 PDP 패널의 스캔 전극들을 n등분하고, 그 각각 구분된 그룹화된 스캔 전극을 각각 제어하는 다수개의 콘트롤 블록(105-1~205-n)으로 구성되어져 있다.
이와 같이 구성된 본 발명의 동작 및 효과를 첨부한 도면 도 7 내지 도 14를 참조하여 설명하면 다음과 같다.
먼저, 제안한 구조에서는 S1~SM스캔 전극을 n 등분하여 각각 구분된 m/n개의 각 전극들을 하나의 그룹으로 만든뒤에 이를 콘트롤 블록(105)내의 다수개의 콘트롤 블록(105-1~105-n)들이 각각 담당하도록 한다.
이렇게 하면 스캔 전극들을 제어하는데 필요한 비트 수가 다수개의 콘틀롤 블록(105-1~105-n)들만을 제어하기에 [Log2n]개 필요하고 따라서 전체 m개의 스캔 전극을 제어하기 위해 제어 비트 수는 [Log2m]-[Log2n]개가 줄어든다.
또한, [Log2n-to-n] 디코더(104)가 구동하는 출력 단자의 수가(스캔 전극의 수) m에서 n으로 줄어들기에 이에 해당하는 디코더 회로의 내부 구조도 간단해지고, 해상도가 높아져 구동하는 스캔 전극의 수가 늘어나더라도 본 발명에서는 [Log2n-to-n] 디코더(104)의 구동 출력 단자 수는 증가하지 않기 때문에 고속으로 제어가 가능하다.
한편, 콘트롤 블럭(105)내의 다수개의 콘트롤 블록(105-1~105-n)은 모두 공통적으로 동작하기에 초기 콘트롤 블록의 동작 개요를 도 8에 나타내었다.
먼저, 스캔 전극을 선택하기 위한 초기 신호(Initial Signal)가 입력되면(논리값 : "0") 다수개의 콘트롤 블록(105-1~105-n)들은 외부에서 인가되는 클럭(Shifting Clock)에 동기되어 다음 번 출력 단자로 입력값을 차례대로 쉬프팅(Shifting) 한다.
이렇게 쉬프팅(Shifting)된 "0" 값이 있는 출력 단자에 연결된 스캔 전극이 열 전극들(D1~Dn)로부터 데이터를 입력받게 된다.(도 3의 데이터 펄스와 도 4의 왼쪽 사선의 라이팅 펄스 부분을 참조)
일예로서, 임의의 콘트롤 블록의 인에이블(Enable) 단자에 디스에이블(Disable)(논리값 : "0") 신호가 입력되면 콘트롤 블록내에 모든 출력 포트들의 출력은 "하이"가 되고 이는 해당 콘트롤 블록 내의 m/n개의 스캔 전극들 중에서 아무런 스캔 전극도 선택되지 않았음을 의미한다.
즉, 다수개의 콘트롤 블록(105-1~105-n) 마다 공통된 초기 신호(Initial Signal)와 외부 클럭이 인가되기에 클럭의 한 주기 동안 동시에 n개의 스캔 전극들이 선택되긴 하지만, [Log2n]-to-n 디코더(104)에서 Log2n개의 제어 비트 입력 결과에 따라 한 번에 하나의 콘트롤 블록들은 인에이블 입력 단자에만 인에이블(논리값 : "1")신호가 입력되고 나머지 (n-1)개의 콘트롤 블록들은 디스에이블(논리값 : "0")시키므로 결국은 n개의 스캔 전극들에서 하나의 스캔 전극만이 선택된다.
또한, 주사 방식에 따라 시간적인 순서로 콘트롤 블록을 선택하는 정보를 롬(ROM)으로 구현함으로써 롬(ROM)의 프로그램만 교체하면 회로를 변경하지 않고도 주사 순서를 바꾸는 것이 가능하다.
도 9는 도 4의 부 화면 주사 방식을 도 7의 스캔 전극 블록 제어 구조를 이용한 예를 나타내었다.
다수개의 콘트롤 블록(105-1~105-n)들이 순차적으로 인에이블, 디스에이블 되면서 스캔 전극들을 S1부터 SM까지 하나씩 선택한다.
여기서, 클럭의 m/n번 주기마다 초기 신호(Initial Signal)가 새로이 입력된다.
도 10은 도 7의 스캔 전극 블럭 제어 구조에서 외부 버스선 연결을 간단히 하기 위해 [Log2n-to-n] 디코더(104)를 콘트롤 블록(204)내의 다수개의 콘트롤 블록(204-1~204-n)내에 내장한 구조도로서, 스캔 전극 제어기 구조를 개선한 제어장치를 나타낸 것으로서, 롬 주소 카운터(201)에 의해 발생되는 어드레스에 따라 시간적인 순서로 제어 블록을 선택하는 정보를 발생하는 스캔 전극 드라이버 주소 롬(202)과, 상기 스캔 전극 드라이버 주소 롬(203)으로부터 발생된 정보를 그에 상응하게 스캔 전극을 제어하기 위한 제어 신호[Log2n]를 순차적으로 출력하는 쉬프트 레지스터(203)와, 상기 쉬프트 레지스터(203)에서 순차적으로 출력된 제어 신호(Log2n)와 외부에서 입력되는 블록 선택 신호(Block Selection Signal) 및 상기 콘트롤 블록을 구동하기 위한 제어 클럭 및 초기화 신호에 따라 PDP 패널의 스캔 전극들을 소정 개수로 그룹화한 그룹 스캔 전극을 블록 단위로 제어하는 콘트롤 블록(204)으로 구성되어져 있다.
상기에서, 콘트롤 블록(204)은 상기 PDP 패널의 스캔 전극들을 n등분하고, 그 각각 구분된 그룹화된 스캔 전극을 각각 제어하는 다수개의 콘트롤 블록(204-1~204-n)으로 구성되어져 있다.
아울러, 콘트롤 블록(204)내의 다수개의 콘트롤 블록(204-1~204-n)은 공통적으로 상기 쉬프트 레지스터(203)에서 출력된 콘트롤 블록 인에이블신호에 따라 인에이블되어 기 저장된 블록 선택 제어신호에 의해 상기의 쉬프트 레지스터(203)에서 순차적으로 출력된 콘트롤 신호(Log2n)와 외부에서 입력되는 블록 선택 신호에 따라 쉬프팅 콘트롤 인에이블 신호를 발생하는 프로그래머블 선택블록(204a)과, 상기 프로그래머블 선택블록(204a)에서 발생된 쉬프팅 콘트롤 블록 인에이블 신호에 따라 스캔 전극을 순차적으로 선택되하는 m/n 출력 쉬프팅 콘트롤 블록(204b)으로 구성되어져 있다.
이렇게 구성함으로써, 외부에선 단지 모든 콘트롤 블록(204-1~204-n)에 공통되게 [Log2n]개의 제어신호를 인가할 수 있으므로 도 7의 디코더(104)의 출력 n개의 신호선을 없앨 수 있다.
여기서, 콘트롤 블록은 크게 기존의 쉬프팅 블록(도 6의 콘트롤 블록 부분)과 각 블록 선택 제어를 프로그램할 수 있는 블록으로 나뉜다.
다수개의 콘트롤 블록(204-1~204-n)중에서 콘트롤 블록 인에이블(Control Block Enable) 신호가 Assert된 후 Log2n개의 제어 비트(Control Signal)와 블록선택 신호(Block Selection Signal)가 일치되는 경우에만 그 블록이 선택된다.
그 블록 선택 신호는 회로에서 논리 "0" 또는 "1"의 값들로 각 콘트롤 블록(204-1~204-n)마다 미리 프로그램 되어 있다.
도 11은 고해상도 AC PDP를 위한 주사 방식을 보여준다. 여기서 세로축은 S1~SM스캔 전극을, 가로축은 시간에 따른 주사 방식을 나타낸다.
이 구동 파형은 도 4의 기존의 부 화면 주사 방식과 달리 스캔 전극이 첫 번째부터 마지막까지 순차적으로 선택되어 지지 않으므로 스캔 전극 제어회로를 기존의 방식으로(도 5참조)할 경우 제어 비트 수는 [Log2m]개 필요하고 전체 m개의 출력 단자를 모두 제어해야 하기에 제어 회로 구조 또한 복잡하여 진다.
만약, 도 7에 있는 스캔 전극 블록 제어기의 구조를 여기에 적용하면, 우선 Scanning block1, 2내의 8개의 Sub block 각각을 8개의 콘트롤 블록이 담당 하도록 한 뒤 이를 주사 방식에 의하여 시간적인 순서에 따라 3-to-8 디코더의 출력으로 8개의 콘트롤 블록을 인에이블, 디스에이블시켜 주면 된다.
따라서, 이에 필요한 제어 비트 수는 4비트(디코더 제어 비트가 3비트, 디코더를 인에이블시키기 위한 1비트) 되고 각각의 제어 내에서는 외부에서 인가되는 클럭에 맞춰 다음 스캔 전극을 선택하게 된다.
도 12는 도 11을 스캔 전극 블록 제어기 구조를 이용하여 구동할 때 필요한, 시간적인 순서에 따른 콘트롤 블록 선택 정보를 가진 롬(ROM)의 데이터 맵(Data Map)을 간략히 나타낸다.
도 13은 도 11의 고해상도 AC PDP를 위한 주사 방식을 약간 변형한 주사 방식이다.
여기서 Scanning block1과 Scanning block2는 동일한 스캔 전극 선택 순서를 가진다.
이의 경우도 앞서 말한 도 11의 주사 방식 제어기 구조를 그대로 적용할 수 있지만, 도 14의 제어기 구조를 사용하면 디코더의 출력 버스 폭을 줄일 수 있다.
도 14에서는 도 14의 Scanning block1과 Scanning block2의 4개의 Sub block 자리에 각각 다수개의 콘트롤 블록(306a~306d), (306e~306h)를 배치한다.
그리고 도 11의 주사 방식의 제어기 구조와 유사하게 2-to-4 디코더(304)를 이용하여 두 Scanning Block1과 다수개의 콘트롤 블록(306a~306h)들을 각각 하나씩 선택한 후 같이 연결한다.
이는 Scanning Block1의 4개의 Sub block들이 동일한 선택 순서를 가지기 때문이다.
하지만 2개의 콘트롤 블록이 동시에 선택될 수는 없으므로 이의 제어를 위해 제어신호(Control Signal) 1과 제어신호(Control Signal) 2를 두어 교대로 Assert 함으로써 하나의 콘트롤 블록이 선택되도록 하였다.
그리고, 주사 방식에 따라 도 13의 경우처럼 주사 방식 내에 동일한 선택 순서를 가지는 블록의 수가 많으면 도 14의 제어기 구조를 이용함으로써 각각의 콘트롤 블록을 외부에서 선택하기 위해 필요한 제어 버스 폭을 줄일 수가 있다.
이상에서 설명한 바와 같이 본 발명은 기존의 단순히 모든 스캔 전극을 개별적으로 제어하여 구동하는 방식에 비해 유한 개의 스캔 전극들을 하나의 블록으로 묶어서 블록 단위로 다체를 제어하는 구조이므로, 패널의 모든 스캔 전극을 구동하기 위해 필요한 제어 비트 수가 줄어들어 제어기의 구조가 간단해지고, 따라서 고속으로 스캔 전극을 제어할 수 있는 효과가 있다.
또한, 주사 방식에 따라 스캔 전극을 선택하는 시간적인 순서에 관한 정보를 롬(ROM)에 저장하거나 PLA(Programmable Logic Arrays) 구현함으로써, 각각의 주사방식에 따른 구동 회로의 구조 변경 없이 하나의 동일한 구동 회로만으로도 여러 주사 방식이 구현가능한 효과가 있다.

Claims (10)

  1. 롬 주소 카운터(101)에 의해 발생되는 어드레스에 따라 시간적인 순서로 제어 블록을 선택하는 정보를 발생하는 스캔 전극 드라이버 주소 롬(102)과, 상기 스캔 전극 드라이버 주소 롬(102)으로부터 발생된 정보를 그에 상응하게 스캔 전극을 제어하기 위한 제어 비트(Log2n)를 순차적으로 출력하는 쉬프트 레지스터(103)와, 상기 쉬프트 레지스터(103)에서 순차적으로 출력된 제어 비트(Log2n)를 디코딩하여 콘트롤 블록 선택 신호(Block Enable)를 발생하는 디코더(104)와, 상기 디코더(104)에서 발생된 콘트롤 블록 선택신호와 상기 콘트롤 블록을 구동하기 위한 제어 클럭 및 초기화신호에 따라 PDP 패널의 스캔 전극들을 소정 개수로 그룹화한 그룹 스캔 전극을 블록 단위로 제어하는 콘트롤 블록(105)으로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  2. 제 1항에 있어서,
    상기 콘트롤 블록(105)은 상기 PDP 패널의 스캔 전극들을 n등분하고, 그 각각 구분된 그룹화된 스캔 전극을 각각 제어하는 다수개의 콘트롤 블록(105-1~205-n)으로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  3. 롬 주소 카운터(201)에 의해 발생되는 어드레스에 따라 시간적인 순서로 제어 블록을 선택하는 정보를 발생하는 스캔 전극 드라이버 주소 롬(202)과, 상기 스캔 전극 드라이버 주소 롬(203)으로부터 발생된 정보를 그에 상응하게 스캔 전극을 제어하기 위한 제어 신호[Log2n]를 순차적으로 출력하는 쉬프트 레지스터(203)와, 상기 쉬프트 레지스터(203)에서 순차적으로 출력된 제어 신호(Log2n)와 외부에서 입력되는 블록 선택 신호(Block Selection Signal) 및 상기 콘트롤 블록을 구동하기 위한 제어 클럭 및 초기화 신호에 따라 PDP 패널의 스캔 전극들을 소정 개수로 그룹화한 그룹 스캔 전극을 블록 단위로 제어하는 콘트롤 블록(204)로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  4. 제 3항에 있어서,
    상기 콘트롤 블록(204)은 상기 PDP 패널의 스캔 전극들을 n등분하고, 그 각각 구분된 그룹화된 스캔 전극을 각각 제어하는 다수개의 콘트롤 블록(204-1~204-n)으로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  5. 제 3항에 있어서,
    상기 콘트롤 블록(204)내의 다수개의 콘트롤 블록(204-1~204-n)은 공통적으로 상기 쉬프트 레지스터(203)에서 출력된 콘트롤 블록 인에이블신호에 따라 인에이블되어 기 저장된 블록 선택 제어신호에 의해 상기의 쉬프트 레지스터(203)에서 순차적으로 출력된 콘트롤 신호(Log2n)와 외부에서 입력되는 블록 선택 신호에 따라 쉬프팅 콘트롤 인에이블 신호를 발생하는 프로그래머블 선택블록(204a)과, 상기 프로그래머블 선택블록(204a)에서 발생된 쉬프팅 콘트롤 블록 인에이블 신호에 따라 스캔 전극을 순차적으로 선택하는 m/n 출력 쉬프팅 콘트롤 블록(204b)으로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  6. 롬 주소 카운터(101)에 의해 발생되는 어드레스에 따라 시간적인 순서로 제어 블록을 선택하는 정보를 발생하는 스캔 전극 드라이버 주소 롬(102)과, 상기 스캔 전극 드라이버 주소 롬(102)으로부터 발생된 정보를 그에 상응하게 스캔 전극을 제어하기 위한 제어 비트(Log2n)를 순차적으로 출력하는 쉬프트 레지스터(103)와, 상기 쉬프트 레지스터(103)에서 순차적으로 출력된 제어 비트(Log2n)를 디코딩하여 블록 선택 신호(Block Selection)를 출력하는 디코더(104)와, 상기 디코더(104)에서 발생된 콘트롤 블록 선택 신호(Block Selection)를 외부에서 입력되는 콘트롤신호(Control Signal 1, 2)와 논리 연산하여 콘트롤 블록 선택 신호를 발생하는 논리 연산부(305)와, 상기 논리 연산부(305)에서 논리 연산되어 출력된 콘트롤 블록 선택 신호와 콘트롤 블록을 구동하기 위한 제어 클럭 및 초기화 밸류(Initial)에 따라 PDP 패널(307)의 스캔 전극들을 소정 개수로 그룹화한 그룹 스캔 전극을 블록 단위로 제어하는 콘트롤 블록(306)으로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  7. 제 6항에 있어서,
    상기 디코더(304)는 상기 쉬프트 레지스터(303)에서 순차적으로 출력된 제어 비트를 블록 선택을 위해 4비트로 출력하는 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  8. 제 6항에 있어서,
    상기 콘트롤 블록(306)은 상기 PDP 패널의 스캔 전극들을 n등분하고, 그 각각 구분된 그룹화된 스캔 전극을 각각 제어하는 다수개의 콘트롤 블록(306-1~204-8)으로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  9. 제 6항에 있어서,
    상기 논리 연산부(305)는 상기 디코더(304)에서 발생된 블록 선택 신호(Block Selection)를 타측에 입력되는 제 1콘트롤 신호(Control Signal 1)와 논리합하여 콘트롤 블록 선택 신호를 발생하는 제 1 내지 제 4앤드게이트(305a~305d)와, 상기 디코더(104)에서 발생된 블록 선택 신호(Block Selection)를 타측에 입력되는 제 2콘트롤 신호(Control Signal 2)와 논리합하여 콘트롤 블록 선택 신호를 발생하는 제 5 내지 제 8앤드게이트(305e~305h)로 구성된 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
  10. 제 1항 또는 3항에 있어서,
    주사 방식에 따라 시간적인 순서로 스캔 전극 그룹을 선택하는데 필요한 신호를 롬(ROM)과 피엘에이(PLA) 또는 랜덤 로직(Random Logic) 중에 택일하여 에프에스엠(FSM) 형태로 구현하는 것을 특징으로 하는 고 해상도 AC PDP를 구동하기 위한 스캔 전극 제어장치.
KR1019970058224A 1997-11-05 1997-11-05 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치 KR100492952B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058224A KR100492952B1 (ko) 1997-11-05 1997-11-05 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058224A KR100492952B1 (ko) 1997-11-05 1997-11-05 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치

Publications (2)

Publication Number Publication Date
KR19990038477A true KR19990038477A (ko) 1999-06-05
KR100492952B1 KR100492952B1 (ko) 2005-11-01

Family

ID=37305707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058224A KR100492952B1 (ko) 1997-11-05 1997-11-05 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치

Country Status (1)

Country Link
KR (1) KR100492952B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473008B1 (ko) * 2001-05-24 2005-03-08 세이코 엡슨 가부시키가이샤 주사 구동 회로, 표시 장치, 전기 광학 장치 및 주사 구동방법
KR100611595B1 (ko) * 1998-04-07 2006-08-10 소니 가부시끼 가이샤 화소구동회로, 구동회로 일체형 화소집적장치 및 액정표시장치
KR100908723B1 (ko) * 2007-11-19 2009-07-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764508A (ja) * 1993-08-30 1995-03-10 Fujitsu General Ltd 表示パネルの駆動方法およびその装置
JP2666729B2 (ja) * 1994-07-28 1997-10-22 日本電気株式会社 プラズマディスプレイパネルの駆動方法
KR960025985A (ko) * 1994-12-07 1996-07-20 윤종용 플라즈마 표시 소자의 구동 방법
JP2953342B2 (ja) * 1995-04-28 1999-09-27 日本電気株式会社 プラズマディスプレイパネルの駆動方法
KR100237203B1 (ko) * 1997-04-23 2000-01-15 구자홍 플라즈마 표시장치 및 그 구동방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611595B1 (ko) * 1998-04-07 2006-08-10 소니 가부시끼 가이샤 화소구동회로, 구동회로 일체형 화소집적장치 및 액정표시장치
KR100473008B1 (ko) * 2001-05-24 2005-03-08 세이코 엡슨 가부시키가이샤 주사 구동 회로, 표시 장치, 전기 광학 장치 및 주사 구동방법
US7079103B2 (en) 2001-05-24 2006-07-18 Seiko Epson Corporation Scan-driving circuit, display device, electro-optical device, and scan-driving method
KR100908723B1 (ko) * 2007-11-19 2009-07-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR100492952B1 (ko) 2005-11-01

Similar Documents

Publication Publication Date Title
US6980179B2 (en) Display device and plasma display apparatus
JPH10247075A (ja) ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）駆動方法
KR20030026146A (ko) 어드레스 전위 가변의 플라즈마 디스플레이 패널 구동방법
WO2000043980A1 (en) A continuous illumination plasma display panel
KR100396164B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
US20050088107A1 (en) Driving apparatus for plasma display panel and gray level expressing method thereof
KR100465547B1 (ko) 플라즈마 디스플레이패널의 구동방법 및 플라즈마디스플레이 장치
KR20030091662A (ko) 플라즈마 디스플레이 패널의 구동 방법
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
JP2003066897A (ja) プラズマディスプレイパネル表示装置とその駆動方法
KR100492952B1 (ko) 고 해상도 에이씨 피디피를 구동하기 위한 스캔 전극 제어장치
KR100267216B1 (ko) 플라즈마디스플레이패널의구동장치
KR19990084342A (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
KR20040018496A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
KR100462317B1 (ko) 에이씨 피디피 구동장치
US20090058765A1 (en) Plasma Display Device
KR100251148B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
KR19990008956A (ko) 피디피의 구동방법
KR100225177B1 (ko) 위상 차이법을 이용한 교류형 플라즈마 표시장치(ac pdp)구동방법
KR100487867B1 (ko) 플라즈마디스플레이패널을구동하기위한프레임메모리구동방법
KR100329236B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517361B1 (ko) 면방전acpdp를구동하는방법과그시스템
KR20050024789A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100403512B1 (ko) 피디피 티브이의 데이터 인터페이스 회로
KR100323690B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090423

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee