JP3266373B2 - プラズマ・ディスプレイパネル - Google Patents
プラズマ・ディスプレイパネルInfo
- Publication number
- JP3266373B2 JP3266373B2 JP19070093A JP19070093A JP3266373B2 JP 3266373 B2 JP3266373 B2 JP 3266373B2 JP 19070093 A JP19070093 A JP 19070093A JP 19070093 A JP19070093 A JP 19070093A JP 3266373 B2 JP3266373 B2 JP 3266373B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- electrodes
- electrode
- period
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
イパネル(Plasma Display Panel :以下「PDP」と
略す)、特に、1駆動サイクルをアドレス期間と維持放
電期間に分離して駆動されるAC(交流)型のプラズマ
・ディスプレイパネルの改良技術に関する。
を実現できるため、コンピュータやテレビジョン等の表
示装置に利用されるが、例えば、ハイビジョンのような
高精細表示に利用するには、256階調程度若しくはそ
れ以上の高い階調性を有していることが求められる。
図、図6は1つの表示ドット(放電セルとも言う)の概
略断面図である。このPDPはいわゆる3電極・面放電
型の構成を有している。1、2は微細な間隙をもって積
層された2枚のガラス基板である。背面のガラス基板1
には、画面の横方向に敷設された表示ライン毎の電極Y
i (Y電極とも言う;iは1〜n)と、この電極Yi に
平行して敷設された全表示ラインに共通の電極X(X電
極とも言う)とが誘電体層3に包まれて設けられてお
り、誘電体層3の表面には保護膜としてMgO(酸化マ
グネシューム)膜4が被着されている。また、前面のガ
ラス基板2には、電極Yi (及び電極X)に交差する方
向(すなわち画面の縦方向)の電極Aj (アドレス電極
とも言う;jは1〜m)が設けられ、さらに、この電極
Aj の下面に被着された蛍光体5が壁(障壁)6で仕切
られている。壁6で区画された空間(以下「放電空
間」)7が1つの表示ドット(表示セル)を形成し、隣
接する3つのドットの蛍光体(それぞれが赤、緑又は青
の発光特性をもつ)の光合成でカラー表示が行われる。
電極Yi や電極X又は電極Aj 間の電位差をコントロー
ルすることにより、放電空間7の内部で各種の放電現
象、すなわち選択放電(アドレス放電とも言う)8や維
持放電9を自由に発生させることができる。
図である。10は図5及び図6の構成を有するパネル
部、11は外部からの供給信号(表示データDATA、
ドットクロックCLOCK、垂直同期信号VSYNC及
び水平同期信号HSYNC等)や電源電圧に基づいて、
表示に必要な各種の内部信号や内部電源電圧を生成する
制御回路、12はA1 からAm までのアドレス電極を駆
動するアドレスドライバ、13はY1 からYn までのY
電極を駆動するYドライバ、14はX電極を駆動するX
ドライバである。
とX電極)に、交互にパルス状の電圧波形を印加するこ
とで放電を持続し、発光表示を行うものである。一回の
放電はパルス印加の直後、1μsから数μs程度で終了
するが、放電によって発生した正電荷であるイオンは、
負の電圧が印加されている電極上の誘電体層3の表面に
蓄積され、同様に負電荷である電子は、正の電圧が印加
されている電極上の誘電体層3の表面に蓄積される。
き込みパルスVw」と言う)で放電させ、壁電荷を生成
した後、極性の異なる前回よりも低い電圧のパルス(以
下「維持パルスまたは維持放電パルスVs」と言う)を
印加すると、前に蓄積された壁電荷に新たな壁電荷が重
畳され、放電空間に対する電圧が大きくなって、放電電
圧のしきい値を越えて放電を開始する。
荷を生成したセルは、その後、維持パルスを交互に逆極
性で印加することで、放電を持続するという特徴があ
り、このことをメモリ効果、またはメモリ機能と呼んで
いる。一般に、AC型PDPは、このメモリ効果を利用
して表示を行うものである。AC型PDPには、2本の
電極で選択放電(アドレス放電)と維持放電を行う2電
極型と、第3の電極を加えてアドレス放電を行う3電極
型とがあるが、多階調表示を行うカラーPDPでは、蛍
光体の寿命低下を回避する目的で一般に3電極構造が用
いられる。カラーPDPでは、放電によって発生する紫
外線を利用して表示セル内の蛍光体を励起するが、この
蛍光体は、放電によって同時に発生するイオンの衝撃に
弱いという欠点がある。2電極型では蛍光体がイオンに
直接当たるような構造になっているため、蛍光体の寿命
が短い。
形図であり、いわゆる「アドレス/維持放電期間分離型
・自己消去アドレス方式」における1サブフレーム(サ
ブフィールドとも言う)期間の波形である。この駆動方
法では、1サブフレーム期間は、全面書き込み期間を含
むアドレス期間と維持放電期間(サスティン期間とも言
う)とに分離される。以下、このような期間分離型の駆
動方式を「アドレス/維持放電分離方式」と言う。
ベル)を与えると同時に、X電極にパルス状の高電圧
(書き込みパルスVw)を与えて、全セルに放電を起こ
して表示データをリセットさせた後、Y電極の電位とX
電極の電位を同一レベル(Vs)に揃えて全セルに維持
放電を行わせる。
OFFを行うために、線順次でアドレス放電を行わせ
る。まず、Y電極にGNDレベルのアドレスパルスを印
加すると同時に、維持放電を起こさないセル(すなわち
非点灯セル)に対応するアドレス電極に、電圧Vaのア
ドレスパルスを印加する。これにより、非点灯セルの自
己消去放電が行われ、選択表示ラインの書き込み(アド
レス)が実行される。
作を順次に行い、全表示ラインに新たな表示データの書
き込みを行う。維持放電期間の動作 この期間では、Y電極とX電極に所定の周期で交互に維
持パルス(サスティンパルスとも言う)Vsを印加し
て、両電極間に維持放電を生じさせる。
短、すなわち維持パルスVsの回数で決まる。すなわ
ち、維持放電パルスVsの数を増やせば輝度が上がり、
減らせば輝度が下がる。図9は1フレームを4つのサブ
フレームSF1 〜SF4 に分割した場合の本駆動方式の
概念図である。
Ta1 〜Ta4 は同一であるが、維持放電期間の長さT
s1 〜Ts4 は異なっている。第1のサブフレームSF
1 の維持放電期間の長さTs1 をAとすると、第2のサ
ブフレームSF2 の維持放電期間の長さTs2 はA×2
1 倍、第3のサブフレームSF3 の維持放電期間の長さ
Ts3 はA×22 倍、第4のサブフレームSF4 の維持
放電期間の長さTs4はA×23 倍になっている。すな
わち、サブフレームの数をNとすると、第1から第Nま
でのサブフレームの維持放電期間の長さTs1 〜Ts4
は、A×20 、A×21 、A×22 、……、A×2N-1
となる。
のサブフレームにおいて同一であるから、各サブフレー
ムの維持放電パルスVsの数が20 倍、21 倍、2
2 倍、……、2N-1 倍と順次に多くなり、点灯させるサ
ブフレームを選択することで、簡単に2N 階調を表示で
きるようになる。なお、図10は他の「アドレス/維持
放電分離方式」の例であり、いわゆる「アドレス/維持
放電分離型・書き込みアドレス方式」と呼ばれる駆動方
式である。
に、アドレス期間と維持放電期間に分離されるが、アド
レス期間の初めに、電圧Veの太幅消去パルスを印加し
て全面消去を行う点で相違する。
PDPでは、パネルの電極抵抗等の影響で同一の維持パ
ルス数でも、図11に示すように、表示率によって輝度
が変化するという不具合がある。図11において、縦軸
は輝度、横軸は表示率(100%:全セル点灯、0%:
全セル消灯)であり、破線は輝度変化のない理想的な特
性、実線は各サブフレームSF1 〜SF4 の実際の特性
である。点灯セルの数が増える(表示率が大きくなる)
につれて輝度が低下している。
6階調程度の階調表示であればそれほど目立つものでは
なく、実用上問題とはならないが、256階調若しくは
それ以上になると、例えば、画面パターンによっては、
高階調表示部分と低階調表示部分の明るさが逆転するこ
とがあり、表示品質を大きく損なってしまうという問題
点がある。 [目的]そこで、本発明は、表示率に応じて維持パルス
の大きさを変化させることにより、256階調若しくは
それ以上の階調表示における表示品質の向上を図ること
を目的とする。
成するために、1つのフレームを第1から第NまでのN
個のサブフレームに分割し、これら第1から第Nまでの
N個のサブフレームを表示データの階調に応じて選択し
得るように構成するとともに、複数のX電極と複数のY
電極とを備え、該複数のX電極と該複数のY電極との間
に共通の維持放電パルスを与えて両電極間に書き込みデ
ータ維持のための放電現象を生じさせるプラズマ・ディ
スプレイパネルにおいて、所定のサブフレームにおけ
る、点灯セルと消灯セルの割合で表される表示率を検出
する検出手段と、該表示率に応じて前記維持放電パルス
の電位差を調節する調節手段と、を備えたことを特徴と
する。
る輝度は、維持放電期間中の維持パルスの回数によって
決まる。よって、輝度可変の最小単位は、維持パルス1
個分の大きさに依存するから、本発明のように、1画面
を構成する全表示セルの表示率に応じて維持パルスの電
位差(X電極とY電極の電位差)を調整すれば、256
階調若しくはそれ以上の階調表示における不本意な階調
逆転を回避でき、表示品質の向上を図ることができる。
する。図1〜図4は本発明に係るプラズマ・ディスプレ
イパネルの一実施例を示す図である。まず、構成を説明
する。図1において、20はPDPユニットであり、P
DPユニット20は、パネル部(構造は図5、図6参
照)21、アドレスドライバ22、Yドライバ23、X
ドライバ24及び制御回路25を含んで構成される。
ルド毎の表示を行うために外部からの表示データを一時
的に蓄積する表示データバッファメモリ26、表示に必
要な各種の基本波形データを記憶する駆動波形ROM
(read only memory)27、各ドライバ22〜24に必
要な各種信号を生成するロジック制御回路部28、各ド
ライバ22〜24に必要な高電圧パルスを供給する高圧
制御回路部29及び当該高電圧パルスのための高電圧電
源を発生する高電圧発生回路(検出手段、調節手段)3
0を備える。
30は、表示データに基づいて全セル中の点灯セルと非
点灯セルの割合に相当する表示率を検出する表示率検出
回路31と、該表示率を電圧データに変換するデータ変
換ROM32と、サブフレーム毎の表示タイミングに合
わせるための時間調整バッファ33と、時間調整された
電圧データをアナログ電圧に変換するD/A変換器34
と、D/A変換器34の出力を一定の増幅率で増幅する
電圧増幅器35と、アドレス期間と維持放電期間を判別
する期間判別回路36と、電圧出力回路37とを含んで
構成される。なお、電圧出力回路37は、Pチャネル型
のMOSトランジスタ37a及びNチャネル型のMOS
トランジスタ37bを、電圧増幅器35の出力とグラン
ド間に直列に接続すると共に、各MOSトランジスタ3
7a、37bの接続ノードと高耐圧ダイオード37cの
カソード間にコンデンサ37dを挿入し、さらに、期間
判別回路36の出力論理に応答して各MOSトランジス
タ37a、37bを相補的にオン/オフするFETドラ
イバ37eを備えて構成する。アドレス期間ではNチャ
ネルMOSトランジスタ37bをオンにして外部から供
給される高電圧Vsをそのまま出力する一方、維持放電
期間ではPチャネルMOSトランジスタ37aをオンに
して外部から供給される高電圧Vsに電圧増幅器35の
出力(α)を加算して出力する。
例であり、R1 〜R6 、G1 〜G6、B1 〜B6 はそれ
ぞれ6ビット(64階調の場合;256階調では8ビッ
ト)構成の表示データ(R:赤、G:緑、B:青)、V
SYNCは垂直同期信号、CLOCKはドットクロック
である。38R1 〜38R6、39G1〜39G6、40B1〜
40B6は、赤、緑、青の各表示データのビット毎に設け
られたカウンタであり、それぞれのカウンタは、1垂直
走査期間における表示データの対応ビットの所定論理
(セルを点灯させるための論理;例えばハイ論理)の数
をカウントする。全てのカウンタの出力は、ビット毎の
加算器411 〜416 で加算され、再下位ビットの加算
器411 の出力が第1のサブフレームSF1 の表示率に
なり、……、最上位ビットの加算器416 の出力が第6
サブフレームSF6 の表示率になる。
電圧発生回路30から高圧制御回路部29に供給される
高電圧の値がアドレス期間と維持放電期間で異なる。す
なわち、図3(a)に示すように、アドレス期間では、
外部から供給される高電圧Vsがそのまま供給される
が、維持放電期間では、そのときの表示データの表示率
に応じて調節された可変の高電圧Vs+αが供給され
る。
参照)の維持放電期間における維持パルスVsの大きさ
が表示率に応じて変化することになり、しかも、図3
(b)に示すように、画面の輝度は、ある電圧範囲内に
おいて維持パルスVsの大きさに比例して変化するか
ら、調整電圧(α)の大きさ(具体的には、データ変換
ROM32の格納データ)を適正化することにより、例
えば、256階調若しくはそれ以上の多階調表示の場合
においても、高階調表示部分と低階調表示部分の明るさ
を正しく表示できるようになり、表示品質の向上を図る
ことができる。
限定して高電圧Vsの調節を行っているが、その理由は
以下のとおりである。画面の輝度を変化させるには、ア
ドレス期間の高電圧Vsを調節しても可能である。しか
し、このアドレス期間におけるVsのマージンは、図4
(a)に示すように、きわめて狭い範囲でしか与えられ
ないため、Vsが安定動作領域から外れると非選択セル
が点灯したり(領域イ)あるいは選択セルが非点灯にな
ったり(領域ロ)する不具合を招く。これに対し、維持
放電期間におけるVsのマージンは、図4(b)に示す
ように、上限電圧VsUP(全消去画面において全セル中
の最初の1セルが放電開始する電圧)から下限電圧Vs
LOW (全点灯画面において全セル中の最初の1セルが消
えてしまう電圧)までの間でかなりの余裕があり、表示
率に応じてVsを変化させても、アドレス期間のように
動作上の不都合を招くことはない。
ルスの大きさを変化させるようにしたので、正確な表示
階調を得ることができ、256階調若しくはそれ以上の
階調表示における表示品質の向上を図ることができる。
関係を示す図である。
間のVsマージン図である。
平面図である。
方式における駆動波形図である。
ス方式における駆動波形図である。
Claims (1)
- 【請求項1】1つのフレームを第1から第NまでのN個
のサブフレームに分割し、これら第1から第NまでのN
個のサブフレームを表示データの階調に応じて選択し得
るように構成するとともに、複数のX電極と複数のY電
極とを備え、該複数のX電極と該複数のY電極との間に
共通の維持放電パルスを与えて両電極間に書き込みデー
タ維持のための放電現象を生じさせるプラズマ・ディス
プレイパネルにおいて、所定のサブフレームにおける、 点灯セルと消灯セルの割
合で表される表示率を検出する検出手段と、該表示率に
応じて前記維持放電パルスの電位差を調節する調節手段
と、を備えたことを特徴とするプラズマ・ディプレイパ
ネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19070093A JP3266373B2 (ja) | 1993-08-02 | 1993-08-02 | プラズマ・ディスプレイパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19070093A JP3266373B2 (ja) | 1993-08-02 | 1993-08-02 | プラズマ・ディスプレイパネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0744127A JPH0744127A (ja) | 1995-02-14 |
JP3266373B2 true JP3266373B2 (ja) | 2002-03-18 |
Family
ID=16262402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19070093A Expired - Fee Related JP3266373B2 (ja) | 1993-08-02 | 1993-08-02 | プラズマ・ディスプレイパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3266373B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0755043B1 (en) | 1995-07-21 | 2009-09-02 | Canon Kabushiki Kaisha | Gray scale driver with luminance compensation |
US6100859A (en) * | 1995-09-01 | 2000-08-08 | Fujitsu Limited | Panel display adjusting number of sustaining discharge pulses according to the quantity of display data |
JP3322809B2 (ja) | 1995-10-24 | 2002-09-09 | 富士通株式会社 | ディスプレイ駆動方法及び装置 |
JP3580027B2 (ja) * | 1996-06-06 | 2004-10-20 | 株式会社日立製作所 | プラズマディスプレイ装置 |
JP2900997B2 (ja) | 1996-11-06 | 1999-06-02 | 富士通株式会社 | 表示ユニットの消費電力制御のための方法と装置、それを備えた表示システム及びそれを実現するプログラムを格納した記憶媒体 |
KR100669274B1 (ko) * | 1996-11-12 | 2007-04-19 | 산요덴키가부시키가이샤 | 평면표시장치의구동방법 |
JP2994630B2 (ja) | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | 明るさによるサブフィールド数調整可能な表示装置 |
JP2994631B2 (ja) | 1997-12-10 | 1999-12-27 | 松下電器産業株式会社 | Pdp表示の駆動パルス制御装置 |
JP3403635B2 (ja) | 1998-03-26 | 2003-05-06 | 富士通株式会社 | 表示装置および該表示装置の駆動方法 |
JP3544855B2 (ja) | 1998-03-26 | 2004-07-21 | 富士通株式会社 | 表示ユニットの消費電力制御方法と装置、その装置を含む表示システム、及びその方法を実現するプログラムを格納した記憶媒体 |
CN1192345C (zh) | 1999-11-12 | 2005-03-09 | 松下电器产业株式会社 | 显示装置及其驱动方法 |
JP2001267187A (ja) | 2000-03-22 | 2001-09-28 | Ngk Insulators Ltd | 電気二重層コンデンサ用分極性電極 |
JP4619014B2 (ja) * | 2003-03-28 | 2011-01-26 | 株式会社日立製作所 | プラズマディスプレイパネルの駆動方法 |
JP4846974B2 (ja) | 2003-06-18 | 2011-12-28 | 株式会社日立製作所 | プラズマディスプレイ装置 |
KR20050111187A (ko) * | 2004-05-21 | 2005-11-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 이를 구비한플라즈마 디스플레이 패널 |
JP2006284640A (ja) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
CN101180670A (zh) | 2005-07-26 | 2008-05-14 | 富士通日立等离子显示器股份有限公司 | 等离子体显示装置 |
US20090225070A1 (en) * | 2005-08-04 | 2009-09-10 | Makoto Onozawa | Plasma Display Device |
JP2007258611A (ja) | 2006-03-24 | 2007-10-04 | Asahi Glass Co Ltd | 電気二重層キャパシタ用電極の製造方法及び該電極を用いた電気二重層キャパシタの製造方法 |
JP4947088B2 (ja) * | 2009-04-10 | 2012-06-06 | 株式会社日立製作所 | プラズマディスプレイの駆動方法及び装置 |
JP5110096B2 (ja) * | 2010-01-25 | 2012-12-26 | 株式会社日立製作所 | プラズマディスプレイの駆動方法及び装置 |
-
1993
- 1993-08-02 JP JP19070093A patent/JP3266373B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0744127A (ja) | 1995-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3266373B2 (ja) | プラズマ・ディスプレイパネル | |
JP2856241B2 (ja) | プラズマディスプレイ装置の階調制御方法 | |
US7375702B2 (en) | Method for driving plasma display panel | |
JP2853537B2 (ja) | 平面表示装置 | |
JP2953342B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4768134B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
US6784857B1 (en) | Method of driving a sustaining pulse for a plasma display panel and a driver circuit for driving a plasma display panel | |
JP2002014652A (ja) | 表示パネルの駆動方法 | |
JPH0643829A (ja) | プラズマディスプレイの駆動方法 | |
EP1357535A2 (en) | Method for driving plasma display panel and plasma display device | |
US20060109211A1 (en) | Plasma display apparatus and driving method of the same | |
JP4655090B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
JP2756053B2 (ja) | 交流駆動型プラズマディスプレイパネル駆動方法 | |
JP2006350330A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
JP2000172226A (ja) | プラズマディスプレイパネル装置 | |
KR100726633B1 (ko) | 플라즈마 디스플레이 장치 및 그의 구동 방법 | |
JPH10301528A (ja) | プラズマディスプレイの駆動方法 | |
US6914584B2 (en) | Plasma display device with reduced power consumption while preventing erroneous write-in | |
JPWO2008018527A1 (ja) | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 | |
KR20040034275A (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
US20060158390A1 (en) | Plasma display panel driving method and plasma display apparatus | |
JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
JP4655150B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
US6608611B2 (en) | Address driving method of plasma display panel | |
JP2006003398A (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |