JPWO2008018527A1 - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
JPWO2008018527A1
JPWO2008018527A1 JP2007550616A JP2007550616A JPWO2008018527A1 JP WO2008018527 A1 JPWO2008018527 A1 JP WO2008018527A1 JP 2007550616 A JP2007550616 A JP 2007550616A JP 2007550616 A JP2007550616 A JP 2007550616A JP WO2008018527 A1 JPWO2008018527 A1 JP WO2008018527A1
Authority
JP
Japan
Prior art keywords
voltage
discharge
period
initialization
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007550616A
Other languages
English (en)
Other versions
JP4530048B2 (ja
Inventor
秀彦 庄司
秀彦 庄司
貴彦 折口
貴彦 折口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008018527A1 publication Critical patent/JPWO2008018527A1/ja
Application granted granted Critical
Publication of JP4530048B2 publication Critical patent/JP4530048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H04N5/70—Circuit details for electroluminescent devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

プラズマディスプレイパネルにおいて所定画像を表示するときに、初期化輝点の発生を抑えて全セル初期化動作時の最大電圧を下げることが可能となり、全セル初期化動作時の発光を抑えて黒輝度を低減し、コントラストを高めることを課題とする。プラズマディスプレイパネルの駆動において、放電セルで初期化放電を発生させる初期化期間と、書込み期間と、維持期間とを有するサブフィールドを１フィールド期間に複数設け、初期化期間において上昇する傾斜波形電圧を走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成するとともに傾斜波形電圧の最大電圧を変更できるように構成し、あらかじめ定められた条件に合致する所定画像を表示するときには、所定画像でない画像を表示するときよりも最大電圧を低下させた傾斜波形電圧を発生させるとともに、少なくとも最大電圧を低下させた傾斜波形電圧が走査電極に印加される期間、正の電圧をデータ電極に印加する。

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。
各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作（以下、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を発生させる初期化動作（以下、「選択初期化動作」と略記する）とがある。
書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する（以下、この動作を「書込み」とも記す）。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。
具体的には、複数のサブフィールドのうち、１つのサブフィールドの初期化期間において全ての放電セルを放電させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルのみ初期化する選択初期化動作を行う。その結果、表示に関係のない発光は全セル初期化動作の放電に伴う発光のみとなりコントラストの高い画像表示が可能となる（例えば、特許文献１参照）。
このように駆動することによって、画像の表示に関係のない発光に依存して変化する黒表示領域の輝度（以下、「黒輝度」と略記する）は全セル初期化動作における微弱発光だけとなり、コントラストの高い画像表示が可能となる。
近年においては、パネルの高精細化、大画面化が進められており、それに伴い、表示画像の更なる高画質化が望まれている。
高コントラスト化は高画質化を実現するための有効な手段の１つであり、例えば、全セル初期化動作時の最大電圧を下げて初期化放電時の発光輝度を低減させ、コントラストをさらに向上させるといった試みがなされている。
しかしながら、全セル初期化動作時の最大電圧を下げると、初期化時に発生させるプライミングが減少して次のフィールドにおける初期化動作時の強放電を誘発してしまい、そのため書込みがなされていないにもかかわらず維持放電が生じて発光してしまう放電セル（以下、「初期化輝点」と呼称する）を生じさせる恐れがある。そのため、全セル初期化動作時の最大電圧を十分に下げることができなかった。
特開２０００−２４２２２４号公報
本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、１フィールド期間に、放電セルで初期化放電を発生させる初期化期間と、放電セルで選択的に書込み放電を発生させる書込み期間と、書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを複数設け、初期化期間において上昇する傾斜波形電圧を走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成するとともに傾斜波形電圧の最大電圧を変更できる走査電極駆動回路と、データ電極を駆動するデータ電極駆動回路とを備えたプラズマディスプレイ装置であって、走査電極駆動回路は、あらかじめ定められた条件に合致する所定画像を表示するときには、所定画像でない画像を表示するときよりも最大電圧を低下させた傾斜波形電圧を発生させるように構成するとともに、データ電極駆動回路は、最大電圧を低下させた傾斜波形電圧が走査電極に印加される期間、正の電圧をデータ電極に印加することを特徴とする。
これにより、所定画像を表示するときに、初期化輝点の発生を抑えて全セル初期化動作時の最大電圧を下げることが可能となり、全セル初期化動作時の発光を抑えて黒輝度を低減し、コントラストを高めることが可能となる。
図１は、本発明の実施の形態におけるパネルの構造を示す分解斜視図である。 図２は、同パネルの電極配列図である。 図３は、本発明の実施の形態における通常画像を表示するときのパネルの各電極に印加する駆動電圧波形図である。 図４は、本発明の実施の形態における所定画像を表示するときのパネルの各電極に印加する駆動電圧波形図である。 図５は、本発明の実施の形態における通常画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図である。 図６は、本発明の実施の形態における所定画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図である。 図７は、本発明の実施の形態における輝点を発生させないために必要なＶｓｅｔとパネルの温度との関係を示した図である。 図８は、本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。 図９は、本発明の実施の形態における走査電極駆動回路の回路図である。 図１０は、本発明の実施の形態におけるデータ電極駆動回路の回路図である。 図１１は、本発明の実施の形態における通常画像を表示するときの全セル初期化期間の走査電極駆動回路の動作を説明するためのタイミングチャートである。 図１２は、本発明の実施の形態における所定画像を表示するときの全セル初期化期間の走査電極駆動回路の動作を説明するためのタイミングチャートである。 図１３は、本発明の実施の形態における所定画像を表示するときのパネルの各電極に印加する駆動電圧波形の他の例を示した図である。
符号の説明
１ プラズマディスプレイ装置
１０ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４，３３ 誘電体層
２５ 保護層
２８ 表示電極対
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
５１ 画像信号処理回路
５２ データ電極駆動回路
５３ 走査電極駆動回路
５４ 維持電極駆動回路
５５ タイミング発生回路
１００ 維持パルス発生回路
１１０ 電力回収回路
３００ 初期化波形発生回路
４００ 走査パルス発生回路
Ｑ１１１，Ｑ１１２，Ｑ１２１，Ｑ１２２，Ｑ３１１，Ｑ３１２，Ｑ３２１，Ｑ３２２，Ｑ４０１，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ，Ｑ１Ｄ１〜Ｑ１Ｄｍ，Ｑ２Ｄ１〜Ｑ２Ｄｍ スイッチング素子
Ｃ１００，Ｃ１５０，Ｃ３１０，Ｃ３２０ コンデンサ
Ｒ３１０，Ｒ３２０ 抵抗
ＩＮａ，ＩＮｂ，ＩＮ１〜ＩＮｍ 入力端子
Ｄ１０１，Ｄ１０２，Ｄ４０１ ダイオード
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
（実施の形態）
図１は、本発明の実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２８が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。
また、保護層２５は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料から形成されている。
背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２８とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２８とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図２は、本発明の実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているために、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは、初期化期間、書込み期間および維持期間を有する。
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。このときの初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作と、１つ前のサブフィールドで維持放電を行った放電セルで初期化放電を発生させる選択初期化動作とがある。
書込み期間では、後に続く維持期間において発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対２８に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例定数を「輝度倍率」と呼ぶ。
図３は、本発明の実施の形態における通常画像を表示するときのパネル１０の各電極に印加する駆動電圧波形図である。図３には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド（以下、「全セル初期化サブフィールド」と呼称する）と、選択初期化動作を行うサブフィールド（以下、「選択初期化サブフィールド」と呼称する）とを示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。また、図３には、後述する所定画像でない画像（以下、所定画像でない画像を「通常画像」と呼称する）を表示するときの駆動電圧波形を示している。
まず、全セル初期化サブフィールドである第１ＳＦについて説明する。
第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形電圧」と呼称する）を印加する（以下、走査電極ＳＣ１〜ＳＣｎに印加する上りランプ波形電圧の最大値を「初期化電圧Ｖｉ２」として引用する。また、初期化電圧Ｖｉ２と電圧Ｖｉ１との差を、「Ｖｓｅｔ」と記す）。
この上りランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧（以下、「下りランプ波形電圧」と呼称する）を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
ここで、本実施の形態においては、この初期化電圧Ｖｉ２の電圧値を２つの異なる電圧値で切換えてパネル１０を駆動する構成としている。以下、電圧値の高い方をＶｉ２Ｈと記し、電圧値の低い方をＶｉ２Ｌと記す。そして、図３に示すように、通常画像を表示する場合は、初期化電圧Ｖｉ２を電圧値の高い方のＶｉ２Ｈとしている。
続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。
まず、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間が終了する。
続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する。すると前の書込み期間で書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。
そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極ＳＣ１〜ＳＣｎには０（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓを印加してから所定時間Ｔｈ１後に維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加することで、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧の一部または全部を消去している。具体的には、維持電極ＳＵ１〜ＳＵｎを一旦０（Ｖ）に戻した後、走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留している間に維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加する。これにより維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差が（Ｖｓ−Ｖｅ１）の程度まで弱まる。すると、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣ１〜ＳＣｎ上と維持電極ＳＵ１〜ＳＵｎ上との間の壁電圧はそれぞれの電極に印加した電圧の差（Ｖｓ−Ｖｅ１）の程度まで弱められる。以下、この放電を「消去放電」と呼ぶ。
このように、最後の維持放電、すなわち消去放電を発生させるための電圧Ｖｓを走査電極ＳＣ１〜ＳＣｎに印加した後、所定の時間間隔の後、表示電極対の電極間の電位差を緩和するための電圧Ｖｅ１を維持電極ＳＵ１〜ＳＵｎに印加する。こうして維持期間における維持動作が終了する。
次に、選択初期化サブフィールドである第２ＳＦの動作について説明する。
第２ＳＦの選択初期化期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜Ｄｍに０（Ｖ）をそれぞれ印加したまま、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｉ３’から電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形電圧を印加する。
すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。またデータ電極Ｄｋに対しては、直前の維持放電によってデータ電極Ｄｋ上に十分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。
一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う初期化動作である。
続く書込み期間の動作は全セル初期化サブフィールドの書込み期間の動作と同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様である。
次に、あらかじめ定められた条件に合致する所定画像を表示するときに発生させるパネル１０を駆動するための駆動電圧波形とその動作について説明する。
なお、本実施の形態では、画像信号が入力されない無入力状態のとき、あるいはＳ／Ｎ比が著しく悪い画像信号が入力されたとき等、正規ではない画像信号がプラズマディスプレイ装置に入力された場合に、見苦しい画像が表示されないようにＲＧＢ全ての信号レベルを「０」にした全面黒のマスク画像を表示させるように構成している。そして、このマスク画像を所定画像としている。
図４は、本発明の実施の形態における所定画像を表示するときのパネル１０の各電極に印加する駆動電圧波形図である。なお、図４に示す駆動電圧波形は、図３に示した駆動電圧波形と全セル初期化サブフィールドの初期化期間前半部における波形形状が異なるだけであり、それ以外の駆動電圧波形は同様であるため、ここでは、全セル初期化サブフィールドの初期化期間前半部における駆動電圧波形について説明する。
マスク画像がパネル１０に表示されると、第１ＳＦの初期化期間前半部において、走査電極ＳＣ１〜ＳＣｎに印加する上りランプ波形電圧の最大電圧、すなわち初期化電圧Ｖｉ２を、電圧値の高い方のＶｉ２Ｈから電圧値の低い方のＶｉ２Ｌに、徐々に下げていく。この間、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにはそれぞれ０（Ｖ）を印加する。
上りランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ初期化放電が起こる。このとき、初期化電圧Ｖｉ２をＶｉ２Ｌに下げることで、上りランプ波形電圧の継続時間は、初期化電圧Ｖｉ２をＶｉ２Ｈとしたときよりも短くなり、初期化放電の継続時間も短くなる。
そして、初期化電圧Ｖｉ２がＶｉ２Ｌに達した後、少なくとも走査電極ＳＣ１〜ＳＣｎに上りランプ波形電圧を印加する期間、本実施の形態では、走査電極ＳＣ１〜ＳＣｎに上りランプ波形電圧を印加してから維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する直前までの期間、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する。なお、初期化期間におけるこれらの動作の詳細については後述する。
次に、サブフィールド構成について説明する。図５、図６は、本発明の実施の形態におけるサブフィールド構成を示す概略波形図である。なお、図５は、本発明の実施の形態における通常画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図であり、図６は、本発明の実施の形態における所定画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図である。また、図５、図６はサブフィールド法における１フィールド間の駆動電圧波形を略式に記したもので、それぞれのサブフィールドの駆動電圧波形は図３、図４の駆動電圧波形と同等なものである。
図５、図６には、１フィールドを１０のサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第１０ＳＦ）に分割し、各サブフィールドはそれぞれ、例えば（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つサブフィールド構成を示している。そして、本実施の形態では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第１０ＳＦの初期化期間では選択初期化動作を行うものとする。また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対のそれぞれに印加される。
そして、図５に示すように、通常画像を表示するときには、第１ＳＦの初期化期間において、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｈとした上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加して全セル初期化動作を行う。また、図６に示すように、上述した所定画像を表示するときには、第１ＳＦの初期化期間において、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｌとした上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加するとともに正の電圧Ｖｄをデータ電極Ｄ１〜Ｄｍに印加して全セル初期化動作を行う。
なお、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
このように、本実施の形態では、全セル初期化動作を行う初期化期間において、上りランプ波形電圧の最大電圧である初期化電圧Ｖｉ２の電圧値を、２つの異なる電圧値、すなわち電圧値の高い方のＶｉ２Ｈと電圧値の低い方のＶｉ２Ｌとで切換えて上りランプ波形電圧を発生させる構成としている。
そして、通常画像を表示するときには、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｈとした上りランプ波形電圧によって全セル初期化動作を行う。
また、あらかじめ定められた条件に合致する所定画像を表示するときには、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｌとした上りランプ波形電圧によって全セル初期化動作を行う構成としている。さらに、所定画像を表示するときには、少なくとも初期化電圧Ｖｉ２の電圧値をＶｉ２Ｌとした上りランプ波形電圧が走査電極ＳＣ１〜ＳＣｎに印加される期間、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成としている。
こうして、所定画像を表示するときに全セル初期化動作時の最大電圧を下げて全セル初期化動作時に発生する発光の輝度を抑え、黒輝度を低減して高コントラスト化を実現するとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加することで初期化輝点の発生を防止している。これは、次のような理由による。
全セル初期化動作では、上りランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ初期化放電が起こる。このとき、初期化電圧Ｖｉ２をＶｉ２Ｌに下げると、上りランプ波形電圧の継続時間は初期化電圧Ｖｉ２をＶｉ２Ｈとしたときよりも短くなり、初期化放電の継続時間を短くすることができる。これにより、全セル初期化動作によって発生する発光の輝度を低減することができる。
しかし、全セル初期化動作において、初期化電圧Ｖｉ２が下がって初期化放電の継続時間が短くなると、各電極上に十分な壁電荷が形成されなくなる恐れがある。そのような場合、続く書込みにおいて壁電荷の不足による書込み不良が生じ、書込みをしたにもかかわらず維持放電が発生しない放電セル（不灯セル）が発生する恐れがある。
しかし、発光の生じない画像では、不灯セルが存在してもそれが認識されることはなく、問題とはならない。むしろ初期化放電での発光輝度を抑えて黒輝度を低減する方が、コントラストを向上させるという効果が得られ、よりよい画質を実現することができる。
そこで、本実施の形態では、マスク画像のような全面黒の画像を所定画像とし、その所定画像を表示するときには、全セル初期化動作における上りランプ波形電圧の初期化電圧Ｖｉ２を、通常画像を表示するときのＶｉ２ＨからＶｉ２Ｌに下げる構成とする。これにより、全セル初期化動作時の発光輝度を低減させ、コントラストの改善を図る。
一方、全セル初期化動作において、上りランプ波形電圧の継続時間が短くなると初期化時に形成されるプライミングの量も減少してしまう。そのため、プライミングが少ない状態で次のフィールドにおける全セル初期化動作を行わなければならない放電セルが発生する。このような放電セルでは、初期化動作時にプライミングが少ない状態で無理に放電しようとするため、強放電してしまう。上りランプ波形電圧印加時に強放電した放電セルでは、同様の強放電が下りランプ波形電圧の印加時にも発生し、これにより書込みがなされたのと同様の壁電荷状態になってしまう。このような場合、初期化輝点、すなわち書込みをしていないにもかかわらず維持放電が生じてしまう放電セルが発生する。
そして、この初期化輝点は、Ｖｓｅｔ（初期化電圧Ｖｉ２−Ｖｉ１）が大きいほど発生しにくく、逆にＶｓｅｔが小さいほど発生しやすい。すなわち、所定画像を表示するときに初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに下げる、つまりＶｓｅｔを小さくすると、その分、初期化輝点が発生しやすくなってしまう。また、マスク画像のような全面黒の画像だと、わずかな初期化輝点でも認識されやすい。
また、初期化輝点を発生させないために必要なＶｓｅｔはパネルの温度に依存しており、パネルの温度が低いほど、より高いＶｓｅｔが必要になる。
図７は、本発明の実施の形態における初期化輝点を発生させないために必要なＶｓｅｔとパネルの温度との関係を示した図である。図７において、縦軸は初期化輝点を発生させないために必要なＶｓｅｔを表し、横軸はパネルの温度を表す。
まず、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加しない場合（図面中、破線で示す）について説明する。図７の破線に示すように、パネルの温度が４０℃〜７０℃のときには必要なＶｓｅｔは約１９０〜１９３（Ｖ）程度とそれほど大きな差は生じない。しかし、パネルの温度が４０℃以下になると、パネルの温度が低くなるにつれて必要なＶｓｅｔも徐々に大きくなっていき、パネルの温度が３０℃では、必要なＶｓｅｔは約２００（Ｖ）に、パネルの温度が０℃では、必要なＶｓｅｔは約２３０（Ｖ）になる。そこで、通常画像を表示する場合はＶｓｅｔが２４０（Ｖ）となるようにＶｉ２Ｈを設定し、パネルの温度が０℃であっても初期化輝点が発生することのないようにしている。
ところが、全セル初期化動作時の発光輝度を低減させるために、例えばＶｓｅｔが２００（Ｖ）になるようにＶｉ２Ｌを設定すると、図７の破線に示すように、初期化輝点を発生させないために必要なＶｓｅｔが約２００（Ｖ）になる約３０℃以下のパネルの温度で初期化輝点が発生してしまう。
この初期化輝点は次のような理由により発生する。
上述したように、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎの上部は、２次電子放出係数が大きいＭｇＯを主成分とする材料からなる保護層２５で覆われている。一方で、データ電極Ｄ１〜Ｄｍの上部は保護層２５と比べて２次電子放出係数が小さい蛍光体層３５で覆われている。そのため、初期化動作を行う際には、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間よりも先に、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間で放電を発生させた方が、初期化放電を安定に発生させることができる。そして、初期化電圧Ｖｉ２をＶｉ２Ｈにした駆動電圧波形（本実施の形態では、Ｖｓｅｔを２４０（Ｖ）にする）は、安定した初期化放電を発生させることができる駆動電圧波形である。
しかし、初期化電圧Ｖｉ２をＶｉ２Ｌにした駆動電圧波形（本実施の形態では、Ｖｓｅｔを２００（Ｖ）にする）では、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎとの電位差が、初期化電圧Ｖｉ２をＶｉ２Ｈとした場合よりも小さくなってしまうため、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間で放電が発生するよりも先に走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間で放電が発生する恐れがある。さらに、放電セル内のプライミングが少ないと、このような場合、放電が無理に発生しようとして、強放電が発生する。パネルの温度が低温になるとこの傾向は顕著となり、その結果、初期化輝点が発生しやすくなる。
このような問題を生じさせないためには、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間で放電を発生させるよりも先に、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間で放電を発生させることが重要である。
ここで、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加すると、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間の電位差は正の電圧Ｖｄを印加した分だけ小さくなるため、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間の放電は起こりにくくなり、結果的に、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間の放電が先に発生しやすくなる。そして、図７の実線に示すように、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加することで、初期化輝点を発生させないために必要なＶｓｅｔを、正の電圧Ｖｄを印加しない場合と比較して約３８（Ｖ）低減することができ、パネルの温度が０℃では、必要なＶｓｅｔを約１９２（Ｖ）にすることができる。
すなわち、初期化電圧Ｖｉ２をＶｉ２Ｌ（Ｖｓｅｔを２００（Ｖ））にしたとしても、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加することで、たとえパネルの温度が０℃であっても初期化輝点の発生を防ぐことができる。
これらのことから、本実施の形態では、所定の画像を表示するときに初期化電圧Ｖｉ２をＶｉ２Ｌにするとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成とする。これにより、所定画像を表示するときの、全セル初期化動作時における発光を抑えて黒輝度を低減し、高コントラスト化を実現する。あわせて、全セル初期化動作時の最大電圧を下げたときに発生しやすい初期化輝点の発生を防止する。
なお、本実施の形態では、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに変更するときには、Ｖｉ２ＨからＶｉ２Ｌに直接切換えるのではなく、Ｖｉ２Ｈから徐々に電圧を下げていきＶｉ２Ｌに至らせるように構成している。これにより急激な輝度の変化が発生しないようにしている。
また、本実施の形態では、Ｖｉ２ＨからＶｉ２Ｌに変更するまでの時間を約１ｓｅｃ、正の電圧Ｖｄを約７５（Ｖ）、Ｖｉ２ＨのときのＶｓｅｔを２４０（Ｖ）、Ｖｉ２ＬのときのＶｓｅｔを２００（Ｖ）に設定しているが、これは表示電極対１０８０対、５０インチのパネルの特性にもとづき設定した一例に過ぎず、本実施の形態は何らこれらの数値に限定されるものではない。上述した各数値は、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値にすることが望ましい。
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図８は、本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
画像信号処理回路５１は、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。また、画像信号が入力されない無入力状態のとき、あるいはＳ／Ｎ比が著しく悪い画像信号が入力されたとき等、正規ではない画像信号が入力された場合には、そのことを検出し、ＲＧＢ全ての信号レベルを「０」にした全面黒のマスク画像がパネル１０に表示されるように画像データを発生させる。
タイミング発生回路５５は水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。そして、上述したように、本実施の形態においては、所定画像であるマスク画像を表示するときには、全セル初期化期間において走査電極ＳＣ１〜ＳＣｎに印加する上りランプ波形電圧の初期化電圧Ｖｉ２を電圧値の高い方のＶｉ２Ｈから電圧値の低い方のＶｉ２Ｌに変更するように制御しており、それに応じたタイミング信号を走査電極駆動回路５３に出力する。また、少なくとも初期化電圧Ｖｉ２をＶｉ２Ｌに変更した上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する期間、正の電圧Ｖｄをデータ電極Ｄ１〜Ｄｍに印加するように制御しており、それに応じたタイミング信号をデータ電極駆動回路５２に出力する。これにより、書込み動作を安定させる制御を行う。
データ電極駆動回路５２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
走査電極駆動回路５３は、初期化期間において走査電極ＳＣ１〜ＳＣｎに印加する初期化波形を発生するための初期化波形発生回路を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。維持電極駆動回路５４は、タイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
次に、走査電極駆動回路５３の詳細とその動作について説明する。図９は、本発明の実施の形態における走査電極駆動回路５３の回路図である。走査電極駆動回路５３は、維持パルスを発生させる維持パルス発生回路１００、初期化波形を発生させる初期化波形発生回路３００、走査パルスを発生させる走査パルス発生回路４００を備えている。
維持パルス発生回路１００は、電力回収回路１１０とクランプ回路１２０とを備えている。電力回収回路１１０は、電力回収用のコンデンサＣ１００、スイッチング素子Ｑ１１１、スイッチング素子Ｑ１１２、逆流防止用のダイオードＤ１０１、ダイオードＤ１０２、共振用のインダクタＬ１００を有している。なお、電力回収用のコンデンサＣ１００は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収回路１１０の電源として働くように、後述する電圧値Ｖｓの半分の約Ｖｓ／２に充電されている。クランプ回路１２０は、走査電極ＳＣ１〜ＳＣｎを電圧Ｖｓにクランプするためのスイッチング素子Ｑ１２１、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）にクランプするためのスイッチング素子Ｑ１２２を有している。さらに電圧源Ｖｓのインピーダンスを下げるための平滑コンデンサＣ１５０を有している。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき維持パルス電圧Ｖｓを発生させる。
初期化波形発生回路３００は、スイッチング素子Ｑ３１１とコンデンサＣ３１０と抵抗Ｒ３１０とを有し所定の初期化電圧Ｖｉ２までランプ状に緩やかに上昇する上りランプ波形電圧を発生するミラー積分回路、スイッチング素子Ｑ３２２とコンデンサＣ３２０と抵抗Ｒ３２０とを有し電圧Ｖｉ４までランプ状に緩やかに低下する下りランプ波形電圧を発生するミラー積分回路、スイッチング素子Ｑ３１２を用いた分離回路およびスイッチング素子Ｑ３２１を用いた分離回路、逆流防止用のダイオードＤ３０１を備えている。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき上述した初期化波形を発生させるとともに、全セル初期化動作における初期化電圧Ｖｉ２の制御を行う。なお、図９には、ミラー積分回路のそれぞれの入力端子を入力端子ＩＮａ、入力端子ＩＮｂとして示している。
走査パルス発生回路４００は、走査電極ＳＣ１〜ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ回路ＯＵＴ１〜ＯＵＴｎと、スイッチ回路ＯＵＴ１〜ＯＵＴｎの低電圧側を電圧Ｖａにクランプするためのスイッチング素子Ｑ４０１と、電圧Ｖａに電圧Ｖｓｃｎを重畳した電圧Ｖｃをスイッチ回路ＯＵＴ１〜ＯＵＴｎの高電圧側に印加するためのダイオードＤ４０１およびコンデンサＣ４０１とを備えている。そしてスイッチ回路ＯＵＴ１〜ＯＵＴｎのそれぞれは、電圧Ｖｃを出力するためのスイッチング素子ＱＨ１〜ＱＨｎと電圧Ｖａを出力するためのスイッチング素子ＱＬ１〜ＱＬｎとを備えている。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき、書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する走査パルス電圧Ｖａを順次発生させる。
ここで、スイッチング素子Ｑ１２１、スイッチング素子Ｑ１２２、スイッチング素子Ｑ３１２、スイッチング素子Ｑ３２１には非常に大きな電流が流れるために、これらのスイッチング素子にはＦＥＴ、ＩＧＢＴ等を複数並列接続してインピーダンスを低下させている。
なお、本実施の形態では、初期化波形発生回路３００に、実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではなく、上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。
なお、図示はしていないが、維持電極駆動回路５４の維持パルス発生回路は維持パルス発生回路１００と同様の構成であり、維持電極ＳＵ１〜ＳＵｎを駆動するときの電力を回収して再利用するための電力回収回路と、維持電極ＳＵ１〜ＳＵｎを電圧Ｖｓにクランプするためのスイッチング素子と、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）にクランプするためのスイッチング素子とを有し、タイミング発生回路５５から出力されるタイミング信号にもとづき維持パルス電圧Ｖｓを発生させる。
図１０は、本発明の実施の形態におけるデータ電極駆動回路５２の回路図である。データ電極駆動回路５２は、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍを有している。そして、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍを介して各データ電極Ｄ１〜Ｄｍをそれぞれ独立して電圧Ｖｄにクランプする。また、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍを介して各データ電極Ｄ１〜Ｄｍをそれぞれ独立して接地し、０（Ｖ）にクランプする。このようにしてデータ電極駆動回路５２はデータ電極Ｄ１〜Ｄｍをそれぞれ独立に駆動し、タイミング発生回路５５から出力されるタイミング信号にもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧Ｖｄを印加する。なお、図１０には、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍのそれぞれに共通した入力端子を入力端子ＩＮ１〜ＩＮｍとして示している。
次に、初期化波形発生回路３００の動作と初期化電圧Ｖｉ２を制御する方法について、図面を用いて説明する。まず、図１１を用いて初期化電圧Ｖｉ２をＶｉ２Ｈにする場合の動作を説明し、次に、図１２を用いて初期化電圧Ｖｉ２をＶｉ２Ｌにする場合の動作を説明する。なお、初期化電圧Ｖｉ２の制御は全セル初期化動作時に行うため、図１１、図１２では全セル初期化動作時の駆動電圧波形を例にして方法を説明する。
また、図１１、図１２では、全セル初期化動作を行う駆動電圧波形を期間Ｔ１〜期間Ｔ５で示した５つの期間に分割し、それぞれの期間について説明する。また、電圧Ｖｉ１、電圧Ｖｉ３は電圧Ｖｓに等しいものとし、電圧Ｖｉ２Ｈは電圧Ｖｒに等しいものとし、電圧Ｖｉ４は負の電圧Ｖａに等しいものとして説明する。また、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記し、図面にはスイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。
図１１は、本発明の実施の形態における通常画像を表示するときの全セル初期化期間の走査電極駆動回路５３の動作を説明するためのタイミングチャートである。なお、この初期化期間では、データ電極Ｄ１〜Ｄｍを０（Ｖ）に維持するため、期間Ｔ１〜期間Ｔ５において、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍをオフに維持しスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍをオンに維持するための信号が入力端子ＩＮ１〜ＩＮｍに入力されている。また、走査パルス発生回路４００からは、初期化波形発生回路３００の電圧波形がそのまま出力される。
（期間Ｔ１）
まず、維持パルス発生回路１００のスイッチング素子Ｑ１１１をオンにする。すると、電極間容量ＣｐとインダクタＬ１００とが共振し、電力回収用のコンデンサＣ１００からスイッチング素子Ｑ１１１，ダイオードＤ１０１、インダクタＬ１００を通して走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。
（期間Ｔ２）
次に、維持パルス発生回路１００のスイッチング素子Ｑ１２１をオンにする。するとスイッチング素子Ｑ１２１を介して走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓが印加され、走査電極ＳＣ１〜ＳＣｎの電位は電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）となる。
（期間Ｔ３）
次に、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」にする。具体的には入力端子ＩＮａに、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ３１０からコンデンサＣ３１０に向かって一定の電流が流れ、スイッチング素子Ｑ３１１のソース電圧がランプ状に上昇し、走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮａが「Ｈｉ」の間継続する。
この出力電圧が電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２Ｈと等しい）まで上昇したら、その後、入力端子ＩＮａを「Ｌｏ」にする。具体的には入力端子ＩＮａに、例えば電圧０（Ｖ）を印加する。
このようにして、放電開始電圧以下となる電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）から、放電開始電圧を超える電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２Ｈと等しい）に向かって緩やかに上昇する上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。
（期間Ｔ４）
入力端子ＩＮａを「Ｌｏ」にすると走査電極ＳＣ１〜ＳＣｎの電圧が電圧Ｖｓ（本実施の形態では、電圧Ｖｉ３と等しい）まで低下する。そしてその後スイッチング素子Ｑ１２１をオフにする。
（期間Ｔ５）
次に、下りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮｂを「Ｈｉ」にする。具体的には入力端子ＩＮｂに、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ３２０からコンデンサＣ３２０に向かって一定の電流が流れ、スイッチング素子Ｑ３２２のドレイン電圧がランプ状に下降し、走査電極駆動回路５３の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧Ｖｉ４に至った後、入力端子ＩＮｂを「Ｌｏ」とする。具体的には入力端子ＩＮｂに、例えば電圧０（Ｖ）を印加する。
以上のようにして、走査電極駆動回路５３は、走査電極ＳＣ１〜ＳＣｎに対して、放電開始電圧以下となる電圧Ｖｉ１から放電開始電圧を超える初期化電圧Ｖｉ２に向かって緩やかに上昇する上りランプ波形電圧を印加し、その後、電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形電圧を印加する。
なお、書込み期間では、画像信号に応じたタイミングで、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍをオンにし、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍをオフにする信号を入力端子ＩＮ１〜ＩＮｍに入力することで、書込みパルス電圧Ｖｄを発生させている。
次に、図１２を用いて初期化電圧Ｖｉ２をＶｉ２Ｌにする場合の動作を説明する。図１２は、本発明の実施の形態における所定画像を表示するときの全セル初期化期間の走査電極駆動回路５３の動作を説明するためのタイミングチャートである。なお、図１２において、期間Ｔ１、Ｔ２、Ｔ４、Ｔ５の動作は図１１に示した期間Ｔ１、Ｔ２、Ｔ４、Ｔ５の動作と同様であるので、ここでは、図１１に示した期間Ｔ３と動作の異なる期間Ｔ３’について説明する。
（期間Ｔ３’）
期間Ｔ３’では、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」にする。すると、抵抗Ｒ３１０からコンデンサＣ３１０に向かって一定の電流が流れ、スイッチング素子Ｑ３１１のソース電圧がランプ状に上昇し、走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮａが「Ｈｉ」の間継続する。
そして、本実施の形態では、入力端子ＩＮａを「Ｈｉ」に継続する時間を徐々に短縮していくことで初期化電圧Ｖｉ２の電圧をＶｉ２Ｈから徐々に低下させる。なお、本実施の形態では、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに変更するまでの時間を約１ｓｅｃに設定している。すなわち、約１ｓｅｃの時間をかけて、入力端子ＩＮａを「Ｈｉ」に継続する時間を、初期化電圧Ｖｉ２の電圧がＶｉ２Ｌに達する時刻ｔ２に向けて徐々に短縮していく。
そして、約１ｓｅｃ経過後は時刻ｔ２で入力端子ＩＮａを「Ｈｉ」から「Ｌｏ」に切換え、初期化電圧Ｖｉ２の電圧をＶｉ２Ｌに維持する。なお、本実施の形態では、Ｖｉ２ＨはＶｓｅｔが２４０（Ｖ）となるように、Ｖｉ２ＬはＶｓｅｔが２００（Ｖ）となるように設定している。しかし、上述の時間やこれらの電圧値は単に一例に過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値にすることが望ましい。
そして、初期化電圧Ｖｉ２の電圧がＶｉ２Ｌに達したら、ただちに、期間Ｔ３’の間、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍをオンに維持し、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍをオフに維持するための信号を入力端子ＩＮ１〜ＩＮｍに印加する。こうして、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する。
このように、本実施の形態では、走査電極駆動回路５３を図１０に示したような回路構成とすることで、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」に維持する期間を制御するだけで、緩やかに上昇する上りランプ波形電圧の最大電圧、すなわち初期化電圧Ｖｉ２の電圧値を簡単に制御することが可能になる。
なお、初期化電圧Ｖｉ２を変化させるには、ここで説明した以外にも様々な方法が考えられる。図１３は、本発明の実施の形態における所定画像を表示するときのパネルの各電極に印加する駆動電圧波形の他の例を示した図である。例えば、初期化波形発生回路に複数の電源を備え、上りランプ波形電圧を発生させる際にそれらの電源を切換えることで最大電圧を変更する構成としてもよい。あるいは、電圧Ｖｉ１から初期化電圧Ｖｉ２へ上昇する傾斜の傾きを制御して初期化電圧Ｖｉ２を高くしたり低くしたりすること等も考えられる。そして、本実施の形態においては、初期化電圧Ｖｉ２を変化させる方法を何ら上述した方法に限定するものではなく、他のどのような方法であってもかまわない。
以上説明したように、本実施の形態では、マスク画像のような全面黒の所定画像を表示するときに、上りランプ波形電圧の最大電圧である初期化電圧Ｖｉ２をＶｉ２Ｌに下げるとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成とする。これにより、所定画像を表示するときの、全セル初期化動作時における発光を抑えて黒輝度を低減し、高コントラスト化を実現する。あわせて、上りランプ波形電圧の最大電圧を下げたときに発生しやすい初期化輝点の発生を防止する。
なお、本実施の形態では、マスク画像を所定画像とする構成を示したが、これは単に一例を挙げたに過ぎず、所定画像をマスク画像に限定するものではない。例えば、所定の検出回路を設け、その検出回路によって検出される、所定の条件を満たした画像を所定画像として検出する構成としてもよい。例えば、全放電セルに対する点灯セルの割合を表す点灯率をサブフィールド毎に検出する点灯率検出回路を設け、全てのサブフィールドにおいて点灯率があらかじめ定められたしきい値（例えば、０．１％）未満であれば、その画像を所定画像とする構成としてもよい。あるいは、画像信号の１フィールド期間における平均輝度（ＡＰＬ：Ａｖｅｒａｇｅ Ｐｉｃｔｕｒｅ Ｌｅｖｅｌ）を検出するＡＰＬ検出回路を設け、ＡＰＬがあらかじめ定められたしきい値（例えば、１％）未満であれば、その画像を所定画像とする構成としてもよい。
また、表示画像の明るさに応じて輝度倍率を変更するような構成であっても、本実施の形態における構成を適用することは可能であり、上述と同様の効果を得ることができる。なおその場合には、輝度の急激な変化を抑えるため、通常画像から所定画像に切換わることで輝度倍率の変更が行われた後で初期化電圧Ｖｉ２の変更を開始する構成とする方が望ましい。
なお、本実施の形態では、放電ガスのキセノン分圧を１０％としたが、他のキセノン分圧であってもそのパネルに応じた駆動電圧に設定すればよい。
また、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
以上説明したように、本実施の形態では、全面黒の所定画像を表示するときに初期化電圧Ｖｉ２をＶｉ２Ｌにするとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成とする。これにより、所定画像を表示するときの、全セル初期化動作時における発光を抑えて黒輝度を低減し、高コントラスト化を実現する。あわせて、全セル初期化動作時の最大電圧を下げたときに発生しやすい初期化輝点の発生を防止する。また、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに変更するときには、Ｖｉ２ＨからＶｉ２Ｌに直接切換えるのではなく、Ｖｉ２Ｈから徐々に電圧を下げていきＶｉ２Ｌに至らせるようにして、急激な輝度の変化が発生しないようにしている。
本発明は、初期化輝点の発生を低減しつつ全セル初期化動作時の最大電圧を下げることを可能とし、コントラストの高い、画像表示品質のよいプラズマディスプレイ装置およびパネルの駆動方法として有用である。
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。
各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作（以下、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を発生させる初期化動作（以下、「選択初期化動作」と略記する）とがある。
書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する（以下、この動作を「書込み」とも記す）。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。
具体的には、複数のサブフィールドのうち、１つのサブフィールドの初期化期間において全ての放電セルを放電させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルのみ初期化する選択初期化動作を行う。その結果、表示に関係のない発光は全セル初期化動作の放電に伴う発光のみとなりコントラストの高い画像表示が可能となる（例えば、特許文献１参照）。
このように駆動することによって、画像の表示に関係のない発光に依存して変化する黒表示領域の輝度（以下、「黒輝度」と略記する）は全セル初期化動作における微弱発光だけとなり、コントラストの高い画像表示が可能となる。
近年においては、パネルの高精細化、大画面化が進められており、それに伴い、表示画像の更なる高画質化が望まれている。
高コントラスト化は高画質化を実現するための有効な手段の１つであり、例えば、全セル初期化動作時の最大電圧を下げて初期化放電時の発光輝度を低減させ、コントラストをさらに向上させるといった試みがなされている。
しかしながら、全セル初期化動作時の最大電圧を下げると、初期化時に発生させるプライミングが減少して次のフィールドにおける初期化動作時の強放電を誘発してしまい、そのため書込みがなされていないにもかかわらず維持放電が生じて発光してしまう放電セル（以下、「初期化輝点」と呼称する）を生じさせる恐れがある。そのため、全セル初期化動作時の最大電圧を十分に下げることができなかった。
特開２０００−２４２２２４号公報
本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、１フィールド期間に、放電セルで初期化放電を発生させる初期化期間と、放電セルで選択的に書込み放電を発生させる書込み期間と、書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを複数設け、初期化期間において上昇する傾斜波形電圧を走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成するとともに傾斜波形電圧の最大電圧を変更できる走査電極駆動回路と、データ電極を駆動するデータ電極駆動回路とを備えたプラズマディスプレイ装置であって、走査電極駆動回路は、あらかじめ定められた条件に合致する所定画像を表示するときには、所定画像でない画像を表示するときよりも最大電圧を低下させた傾斜波形電圧を発生させるように構成するとともに、データ電極駆動回路は、最大電圧を低下させた傾斜波形電圧が走査電極に印加される期間、正の電圧をデータ電極に印加することを特徴とする。
これにより、所定画像を表示するときに、初期化輝点の発生を抑えて全セル初期化動作時の最大電圧を下げることが可能となり、全セル初期化動作時の発光を抑えて黒輝度を低減し、コントラストを高めることが可能となる。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
（実施の形態）
図１は、本発明の実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２８が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。
また、保護層２５は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料から形成されている。
背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２８とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２８とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図２は、本発明の実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているために、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは、初期化期間、書込み期間および維持期間を有する。
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。このときの初期化動作には、全ての放電セルで初期化放電を発生させる全セル初期化動作と、１つ前のサブフィールドで維持放電を行った放電セルで初期化放電を発生させる選択初期化動作とがある。
書込み期間では、後に続く維持期間において発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対２８に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例定数を「輝度倍率」と呼ぶ。
図３は、本発明の実施の形態における通常画像を表示するときのパネル１０の各電極に印加する駆動電圧波形図である。図３には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド（以下、「全セル初期化サブフィールド」と呼称する）と、選択初期化動作を行うサブフィールド（以下、「選択初期化サブフィールド」と呼称する）とを示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。また、図３には、後述する所定画像でない画像（以下、所定画像でない画像を「通常画像」と呼称する）を表示するときの駆動電圧波形を示している。
まず、全セル初期化サブフィールドである第１ＳＦについて説明する。
第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形電圧」と呼称する）を印加する（以下、走査電極ＳＣ１〜ＳＣｎに印加する上りランプ波形電圧の最大値を「初期化電圧Ｖｉ２」として引用する。また、初期化電圧Ｖｉ２と電圧Ｖｉ１との差を、「Ｖｓｅｔ」と記す）。
この上りランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧（以下、「下りランプ波形電圧」と呼称する）を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
ここで、本実施の形態においては、この初期化電圧Ｖｉ２の電圧値を２つの異なる電圧値で切換えてパネル１０を駆動する構成としている。以下、電圧値の高い方をＶｉ２Ｈと記し、電圧値の低い方をＶｉ２Ｌと記す。そして、図３に示すように、通常画像を表示する場合は、初期化電圧Ｖｉ２を電圧値の高い方のＶｉ２Ｈとしている。
続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。
まず、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間が終了する。
続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する。すると前の書込み期間で書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。
そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
続いて、走査電極ＳＣ１〜ＳＣｎには０（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
そして、維持期間の最後には、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓを印加してから所定時間Ｔｈ１後に維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加することで、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧の一部または全部を消去している。具体的には、維持電極ＳＵ１〜ＳＵｎを一旦０（Ｖ）に戻した後、走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留している間に維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加する。これにより維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差が（Ｖｓ−Ｖｅ１）の程度まで弱まる。すると、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣ１〜ＳＣｎ上と維持電極ＳＵ１〜ＳＵｎ上との間の壁電圧はそれぞれの電極に印加した電圧の差（Ｖｓ−Ｖｅ１）の程度まで弱められる。以下、この放電を「消去放電」と呼ぶ。
このように、最後の維持放電、すなわち消去放電を発生させるための電圧Ｖｓを走査電極ＳＣ１〜ＳＣｎに印加した後、所定の時間間隔の後、表示電極対の電極間の電位差を緩和するための電圧Ｖｅ１を維持電極ＳＵ１〜ＳＵｎに印加する。こうして維持期間における維持動作が終了する。
次に、選択初期化サブフィールドである第２ＳＦの動作について説明する。
第２ＳＦの選択初期化期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜Ｄｍに０（Ｖ）をそれぞれ印加したまま、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｉ３’から電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形電圧を印加する。
すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。またデータ電極Ｄｋに対しては、直前の維持放電によってデータ電極Ｄｋ上に十分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。
一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う初期化動作である。
続く書込み期間の動作は全セル初期化サブフィールドの書込み期間の動作と同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様である。
次に、あらかじめ定められた条件に合致する所定画像を表示するときに発生させるパネル１０を駆動するための駆動電圧波形とその動作について説明する。
なお、本実施の形態では、画像信号が入力されない無入力状態のとき、あるいはＳ／Ｎ比が著しく悪い画像信号が入力されたとき等、正規ではない画像信号がプラズマディスプレイ装置に入力された場合に、見苦しい画像が表示されないようにＲＧＢ全ての信号レベルを「０」にした全面黒のマスク画像を表示させるように構成している。そして、このマスク画像を所定画像としている。
図４は、本発明の実施の形態における所定画像を表示するときのパネル１０の各電極に印加する駆動電圧波形図である。なお、図４に示す駆動電圧波形は、図３に示した駆動電圧波形と全セル初期化サブフィールドの初期化期間前半部における波形形状が異なるだけであり、それ以外の駆動電圧波形は同様であるため、ここでは、全セル初期化サブフィールドの初期化期間前半部における駆動電圧波形について説明する。
マスク画像がパネル１０に表示されると、第１ＳＦの初期化期間前半部において、走査電極ＳＣ１〜ＳＣｎに印加する上りランプ波形電圧の最大電圧、すなわち初期化電圧Ｖｉ２を、電圧値の高い方のＶｉ２Ｈから電圧値の低い方のＶｉ２Ｌに、徐々に下げていく。この間、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにはそれぞれ０（Ｖ）を印加する。
上りランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ初期化放電が起こる。このとき、初期化電圧Ｖｉ２をＶｉ２Ｌに下げることで、上りランプ波形電圧の継続時間は、初期化電圧Ｖｉ２をＶｉ２Ｈとしたときよりも短くなり、初期化放電の継続時間も短くなる。
そして、初期化電圧Ｖｉ２がＶｉ２Ｌに達した後、少なくとも走査電極ＳＣ１〜ＳＣｎに上りランプ波形電圧を印加する期間、本実施の形態では、走査電極ＳＣ１〜ＳＣｎに上りランプ波形電圧を印加してから維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する直前までの期間、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する。なお、初期化期間におけるこれらの動作の詳細については後述する。
次に、サブフィールド構成について説明する。図５、図６は、本発明の実施の形態におけるサブフィールド構成を示す概略波形図である。なお、図５は、本発明の実施の形態における通常画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図であり、図６は、本発明の実施の形態における所定画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図である。また、図５、図６はサブフィールド法における１フィールド間の駆動電圧波形を略式に記したもので、それぞれのサブフィールドの駆動電圧波形は図３、図４の駆動電圧波形と同等なものである。
図５、図６には、１フィールドを１０のサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第１０ＳＦ）に分割し、各サブフィールドはそれぞれ、例えば（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つサブフィールド構成を示している。そして、本実施の形態では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第１０ＳＦの初期化期間では選択初期化動作を行うものとする。また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対のそれぞれに印加される。
そして、図５に示すように、通常画像を表示するときには、第１ＳＦの初期化期間において、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｈとした上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加して全セル初期化動作を行う。また、図６に示すように、上述した所定画像を表示するときには、第１ＳＦの初期化期間において、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｌとした上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加するとともに正の電圧Ｖｄをデータ電極Ｄ１〜Ｄｍに印加して全セル初期化動作を行う。
なお、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
このように、本実施の形態では、全セル初期化動作を行う初期化期間において、上りランプ波形電圧の最大電圧である初期化電圧Ｖｉ２の電圧値を、２つの異なる電圧値、すなわち電圧値の高い方のＶｉ２Ｈと電圧値の低い方のＶｉ２Ｌとで切換えて上りランプ波形電圧を発生させる構成としている。
そして、通常画像を表示するときには、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｈとした上りランプ波形電圧によって全セル初期化動作を行う。
また、あらかじめ定められた条件に合致する所定画像を表示するときには、初期化電圧Ｖｉ２の電圧値をＶｉ２Ｌとした上りランプ波形電圧によって全セル初期化動作を行う構成としている。さらに、所定画像を表示するときには、少なくとも初期化電圧Ｖｉ２の電圧値をＶｉ２Ｌとした上りランプ波形電圧が走査電極ＳＣ１〜ＳＣｎに印加される期間、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成としている。
こうして、所定画像を表示するときに全セル初期化動作時の最大電圧を下げて全セル初期化動作時に発生する発光の輝度を抑え、黒輝度を低減して高コントラスト化を実現するとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加することで初期化輝点の発生を防止している。これは、次のような理由による。
全セル初期化動作では、上りランプ波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ初期化放電が起こる。このとき、初期化電圧Ｖｉ２をＶｉ２Ｌに下げると、上りランプ波形電圧の継続時間は初期化電圧Ｖｉ２をＶｉ２Ｈとしたときよりも短くなり、初期化放電の継続時間を短くすることができる。これにより、全セル初期化動作によって発生する発光の輝度を低減することができる。
しかし、全セル初期化動作において、初期化電圧Ｖｉ２が下がって初期化放電の継続時間が短くなると、各電極上に十分な壁電荷が形成されなくなる恐れがある。そのような場合、続く書込みにおいて壁電荷の不足による書込み不良が生じ、書込みをしたにもかかわらず維持放電が発生しない放電セル（不灯セル）が発生する恐れがある。
しかし、発光の生じない画像では、不灯セルが存在してもそれが認識されることはなく、問題とはならない。むしろ初期化放電での発光輝度を抑えて黒輝度を低減する方が、コントラストを向上させるという効果が得られ、よりよい画質を実現することができる。
そこで、本実施の形態では、マスク画像のような全面黒の画像を所定画像とし、その所定画像を表示するときには、全セル初期化動作における上りランプ波形電圧の初期化電圧Ｖｉ２を、通常画像を表示するときのＶｉ２ＨからＶｉ２Ｌに下げる構成とする。これにより、全セル初期化動作時の発光輝度を低減させ、コントラストの改善を図る。
一方、全セル初期化動作において、上りランプ波形電圧の継続時間が短くなると初期化時に形成されるプライミングの量も減少してしまう。そのため、プライミングが少ない状態で次のフィールドにおける全セル初期化動作を行わなければならない放電セルが発生する。このような放電セルでは、初期化動作時にプライミングが少ない状態で無理に放電しようとするため、強放電してしまう。上りランプ波形電圧印加時に強放電した放電セルでは、同様の強放電が下りランプ波形電圧の印加時にも発生し、これにより書込みがなされたのと同様の壁電荷状態になってしまう。このような場合、初期化輝点、すなわち書込みをしていないにもかかわらず維持放電が生じてしまう放電セルが発生する。
そして、この初期化輝点は、Ｖｓｅｔ（初期化電圧Ｖｉ２−Ｖｉ１）が大きいほど発生しにくく、逆にＶｓｅｔが小さいほど発生しやすい。すなわち、所定画像を表示するときに初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに下げる、つまりＶｓｅｔを小さくすると、その分、初期化輝点が発生しやすくなってしまう。また、マスク画像のような全面黒の画像だと、わずかな初期化輝点でも認識されやすい。
また、初期化輝点を発生させないために必要なＶｓｅｔはパネルの温度に依存しており、パネルの温度が低いほど、より高いＶｓｅｔが必要になる。
図７は、本発明の実施の形態における初期化輝点を発生させないために必要なＶｓｅｔとパネルの温度との関係を示した図である。図７において、縦軸は初期化輝点を発生させないために必要なＶｓｅｔを表し、横軸はパネルの温度を表す。
まず、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加しない場合（図面中、破線で示す）について説明する。図７の破線に示すように、パネルの温度が４０℃〜７０℃のときには必要なＶｓｅｔは約１９０〜１９３（Ｖ）程度とそれほど大きな差は生じない。しかし、パネルの温度が４０℃以下になると、パネルの温度が低くなるにつれて必要なＶｓｅｔも徐々に大きくなっていき、パネルの温度が３０℃では、必要なＶｓｅｔは約２００（Ｖ）に、パネルの温度が０℃では、必要なＶｓｅｔは約２３０（Ｖ）になる。そこで、通常画像を表示する場合はＶｓｅｔが２４０（Ｖ）となるようにＶｉ２Ｈを設定し、パネルの温度が０℃であっても初期化輝点が発生することのないようにしている。
ところが、全セル初期化動作時の発光輝度を低減させるために、例えばＶｓｅｔが２００（Ｖ）になるようにＶｉ２Ｌを設定すると、図７の破線に示すように、初期化輝点を発生させないために必要なＶｓｅｔが約２００（Ｖ）になる約３０℃以下のパネルの温度で初期化輝点が発生してしまう。
この初期化輝点は次のような理由により発生する。
上述したように、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎの上部は、２次電子放出係数が大きいＭｇＯを主成分とする材料からなる保護層２５で覆われている。一方で、データ電極Ｄ１〜Ｄｍの上部は保護層２５と比べて２次電子放出係数が小さい蛍光体層３５で覆われている。そのため、初期化動作を行う際には、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間よりも先に、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間で放電を発生させた方が、初期化放電を安定に発生させることができる。そして、初期化電圧Ｖｉ２をＶｉ２Ｈにした駆動電圧波形（本実施の形態では、Ｖｓｅｔを２４０（Ｖ）にする）は、安定した初期化放電を発生させることができる駆動電圧波形である。
しかし、初期化電圧Ｖｉ２をＶｉ２Ｌにした駆動電圧波形（本実施の形態では、Ｖｓｅｔを２００（Ｖ）にする）では、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎとの電位差が、初期化電圧Ｖｉ２をＶｉ２Ｈとした場合よりも小さくなってしまうため、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間で放電が発生するよりも先に走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間で放電が発生する恐れがある。さらに、放電セル内のプライミングが少ないと、このような場合、放電が無理に発生しようとして、強放電が発生する。パネルの温度が低温になるとこの傾向は顕著となり、その結果、初期化輝点が発生しやすくなる。
このような問題を生じさせないためには、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間で放電を発生させるよりも先に、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間で放電を発生させることが重要である。
ここで、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加すると、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間の電位差は正の電圧Ｖｄを印加した分だけ小さくなるため、走査電極ＳＣ１〜ＳＣｎ−データ電極Ｄ１〜Ｄｍ間の放電は起こりにくくなり、結果的に、走査電極ＳＣ１〜ＳＣｎ−維持電極ＳＵ１〜ＳＵｎ間の放電が先に発生しやすくなる。そして、図７の実線に示すように、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加することで、初期化輝点を発生させないために必要なＶｓｅｔを、正の電圧Ｖｄを印加しない場合と比較して約３８（Ｖ）低減することができ、パネルの温度が０℃では、必要なＶｓｅｔを約１９２（Ｖ）にすることができる。
すなわち、初期化電圧Ｖｉ２をＶｉ２Ｌ（Ｖｓｅｔを２００（Ｖ））にしたとしても、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加することで、たとえパネルの温度が０℃であっても初期化輝点の発生を防ぐことができる。
これらのことから、本実施の形態では、所定の画像を表示するときに初期化電圧Ｖｉ２をＶｉ２Ｌにするとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成とする。これにより、所定画像を表示するときの、全セル初期化動作時における発光を抑えて黒輝度を低減し、高コントラスト化を実現する。あわせて、全セル初期化動作時の最大電圧を下げたときに発生しやすい初期化輝点の発生を防止する。
なお、本実施の形態では、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに変更するときには、Ｖｉ２ＨからＶｉ２Ｌに直接切換えるのではなく、Ｖｉ２Ｈから徐々に電圧を下げていきＶｉ２Ｌに至らせるように構成している。これにより急激な輝度の変化が発生しないようにしている。
また、本実施の形態では、Ｖｉ２ＨからＶｉ２Ｌに変更するまでの時間を約１ｓｅｃ、正の電圧Ｖｄを約７５（Ｖ）、Ｖｉ２ＨのときのＶｓｅｔを２４０（Ｖ）、Ｖｉ２ＬのときのＶｓｅｔを２００（Ｖ）に設定しているが、これは表示電極対１０８０対、５０インチのパネルの特性にもとづき設定した一例に過ぎず、本実施の形態は何らこれらの数値に限定されるものではない。上述した各数値は、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値にすることが望ましい。
次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図８は、本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
画像信号処理回路５１は、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。また、画像信号が入力されない無入力状態のとき、あるいはＳ／Ｎ比が著しく悪い画像信号が入力されたとき等、正規ではない画像信号が入力された場合には、そのことを検出し、ＲＧＢ全ての信号レベルを「０」にした全面黒のマスク画像がパネル１０に表示されるように画像データを発生させる。
タイミング発生回路５５は水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。そして、上述したように、本実施の形態においては、所定画像であるマスク画像を表示するときには、全セル初期化期間において走査電極ＳＣ１〜ＳＣｎに印加する上りランプ波形電圧の初期化電圧Ｖｉ２を電圧値の高い方のＶｉ２Ｈから電圧値の低い方のＶｉ２Ｌに変更するように制御しており、それに応じたタイミング信号を走査電極駆動回路５３に出力する。また、少なくとも初期化電圧Ｖｉ２をＶｉ２Ｌに変更した上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する期間、正の電圧Ｖｄをデータ電極Ｄ１〜Ｄｍに印加するように制御しており、それに応じたタイミング信号をデータ電極駆動回路５２に出力する。これにより、書込み動作を安定させる制御を行う。
データ電極駆動回路５２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
走査電極駆動回路５３は、初期化期間において走査電極ＳＣ１〜ＳＣｎに印加する初期化波形を発生するための初期化波形発生回路を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。維持電極駆動回路５４は、タイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
次に、走査電極駆動回路５３の詳細とその動作について説明する。図９は、本発明の実施の形態における走査電極駆動回路５３の回路図である。走査電極駆動回路５３は、維持パルスを発生させる維持パルス発生回路１００、初期化波形を発生させる初期化波形発生回路３００、走査パルスを発生させる走査パルス発生回路４００を備えている。
維持パルス発生回路１００は、電力回収回路１１０とクランプ回路１２０とを備えている。電力回収回路１１０は、電力回収用のコンデンサＣ１００、スイッチング素子Ｑ１１１、スイッチング素子Ｑ１１２、逆流防止用のダイオードＤ１０１、ダイオードＤ１０２、共振用のインダクタＬ１００を有している。なお、電力回収用のコンデンサＣ１００は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収回路１１０の電源として働くように、後述する電圧値Ｖｓの半分の約Ｖｓ／２に充電されている。クランプ回路１２０は、走査電極ＳＣ１〜ＳＣｎを電圧Ｖｓにクランプするためのスイッチング素子Ｑ１２１、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）にクランプするためのスイッチング素子Ｑ１２２を有している。さらに電圧源Ｖｓのインピーダンスを下げるための平滑コンデンサＣ１５０を有している。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき維持パルス電圧Ｖｓを発生させる。
初期化波形発生回路３００は、スイッチング素子Ｑ３１１とコンデンサＣ３１０と抵抗Ｒ３１０とを有し所定の初期化電圧Ｖｉ２までランプ状に緩やかに上昇する上りランプ波形電圧を発生するミラー積分回路、スイッチング素子Ｑ３２２とコンデンサＣ３２０と抵抗Ｒ３２０とを有し電圧Ｖｉ４までランプ状に緩やかに低下する下りランプ波形電圧を発生するミラー積分回路、スイッチング素子Ｑ３１２を用いた分離回路およびスイッチング素子Ｑ３２１を用いた分離回路、逆流防止用のダイオードＤ３０１を備えている。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき上述した初期化波形を発生させるとともに、全セル初期化動作における初期化電圧Ｖｉ２の制御を行う。なお、図９には、ミラー積分回路のそれぞれの入力端子を入力端子ＩＮａ、入力端子ＩＮｂとして示している。
走査パルス発生回路４００は、走査電極ＳＣ１〜ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ回路ＯＵＴ１〜ＯＵＴｎと、スイッチ回路ＯＵＴ１〜ＯＵＴｎの低電圧側を電圧Ｖａにクランプするためのスイッチング素子Ｑ４０１と、電圧Ｖａに電圧Ｖｓｃｎを重畳した電圧Ｖｃをスイッチ回路ＯＵＴ１〜ＯＵＴｎの高電圧側に印加するためのダイオードＤ４０１およびコンデンサＣ４０１とを備えている。そしてスイッチ回路ＯＵＴ１〜ＯＵＴｎのそれぞれは、電圧Ｖｃを出力するためのスイッチング素子ＱＨ１〜ＱＨｎと電圧Ｖａを出力するためのスイッチング素子ＱＬ１〜ＱＬｎとを備えている。そして、タイミング発生回路５５から出力されるタイミング信号にもとづき、書込み期間において走査電極ＳＣ１〜ＳＣｎに印加する走査パルス電圧Ｖａを順次発生させる。
ここで、スイッチング素子Ｑ１２１、スイッチング素子Ｑ１２２、スイッチング素子Ｑ３１２、スイッチング素子Ｑ３２１には非常に大きな電流が流れるために、これらのスイッチング素子にはＦＥＴ、ＩＧＢＴ等を複数並列接続してインピーダンスを低下させている。
なお、本実施の形態では、初期化波形発生回路３００に、実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではなく、上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。
なお、図示はしていないが、維持電極駆動回路５４の維持パルス発生回路は維持パルス発生回路１００と同様の構成であり、維持電極ＳＵ１〜ＳＵｎを駆動するときの電力を回収して再利用するための電力回収回路と、維持電極ＳＵ１〜ＳＵｎを電圧Ｖｓにクランプするためのスイッチング素子と、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）にクランプするためのスイッチング素子とを有し、タイミング発生回路５５から出力されるタイミング信号にもとづき維持パルス電圧Ｖｓを発生させる。
図１０は、本発明の実施の形態におけるデータ電極駆動回路５２の回路図である。データ電極駆動回路５２は、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍを有している。そして、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍを介して各データ電極Ｄ１〜Ｄｍをそれぞれ独立して電圧Ｖｄにクランプする。また、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍを介して各データ電極Ｄ１〜Ｄｍをそれぞれ独立して接地し、０（Ｖ）にクランプする。このようにしてデータ電極駆動回路５２はデータ電極Ｄ１〜Ｄｍをそれぞれ独立に駆動し、タイミング発生回路５５から出力されるタイミング信号にもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧Ｖｄを印加する。なお、図１０には、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍおよびスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍのそれぞれに共通した入力端子を入力端子ＩＮ１〜ＩＮｍとして示している。
次に、初期化波形発生回路３００の動作と初期化電圧Ｖｉ２を制御する方法について、図面を用いて説明する。まず、図１１を用いて初期化電圧Ｖｉ２をＶｉ２Ｈにする場合の動作を説明し、次に、図１２を用いて初期化電圧Ｖｉ２をＶｉ２Ｌにする場合の動作を説明する。なお、初期化電圧Ｖｉ２の制御は全セル初期化動作時に行うため、図１１、図１２では全セル初期化動作時の駆動電圧波形を例にして方法を説明する。
また、図１１、図１２では、全セル初期化動作を行う駆動電圧波形を期間Ｔ１〜期間Ｔ５で示した５つの期間に分割し、それぞれの期間について説明する。また、電圧Ｖｉ１、電圧Ｖｉ３は電圧Ｖｓに等しいものとし、電圧Ｖｉ２Ｈは電圧Ｖｒに等しいものとし、電圧Ｖｉ４は負の電圧Ｖａに等しいものとして説明する。また、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記し、図面にはスイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。
図１１は、本発明の実施の形態における通常画像を表示するときの全セル初期化期間の走査電極駆動回路５３の動作を説明するためのタイミングチャートである。なお、この初期化期間では、データ電極Ｄ１〜Ｄｍを０（Ｖ）に維持するため、期間Ｔ１〜期間Ｔ５において、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍをオフに維持しスイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍをオンに維持するための信号が入力端子ＩＮ１〜ＩＮｍに入力されている。また、走査パルス発生回路４００からは、初期化波形発生回路３００の電圧波形がそのまま出力される。
（期間Ｔ１）
まず、維持パルス発生回路１００のスイッチング素子Ｑ１１１をオンにする。すると、電極間容量ＣｐとインダクタＬ１００とが共振し、電力回収用のコンデンサＣ１００からスイッチング素子Ｑ１１１，ダイオードＤ１０１、インダクタＬ１００を通して走査電極ＳＣ１〜ＳＣｎの電圧が上がり始める。
（期間Ｔ２）
次に、維持パルス発生回路１００のスイッチング素子Ｑ１２１をオンにする。するとスイッチング素子Ｑ１２１を介して走査電極ＳＣ１〜ＳＣｎに電圧Ｖｓが印加され、走査電極ＳＣ１〜ＳＣｎの電位は電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）となる。
（期間Ｔ３）
次に、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」にする。具体的には入力端子ＩＮａに、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ３１０からコンデンサＣ３１０に向かって一定の電流が流れ、スイッチング素子Ｑ３１１のソース電圧がランプ状に上昇し、走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮａが「Ｈｉ」の間継続する。
この出力電圧が電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２Ｈと等しい）まで上昇したら、その後、入力端子ＩＮａを「Ｌｏ」にする。具体的には入力端子ＩＮａに、例えば電圧０（Ｖ）を印加する。
このようにして、放電開始電圧以下となる電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）から、放電開始電圧を超える電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２Ｈと等しい）に向かって緩やかに上昇する上りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加する。
（期間Ｔ４）
入力端子ＩＮａを「Ｌｏ」にすると走査電極ＳＣ１〜ＳＣｎの電圧が電圧Ｖｓ（本実施の形態では、電圧Ｖｉ３と等しい）まで低下する。そしてその後スイッチング素子Ｑ１２１をオフにする。
（期間Ｔ５）
次に、下りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮｂを「Ｈｉ」にする。具体的には入力端子ＩＮｂに、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ３２０からコンデンサＣ３２０に向かって一定の電流が流れ、スイッチング素子Ｑ３２２のドレイン電圧がランプ状に下降し、走査電極駆動回路５３の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧Ｖｉ４に至った後、入力端子ＩＮｂを「Ｌｏ」とする。具体的には入力端子ＩＮｂに、例えば電圧０（Ｖ）を印加する。
以上のようにして、走査電極駆動回路５３は、走査電極ＳＣ１〜ＳＣｎに対して、放電開始電圧以下となる電圧Ｖｉ１から放電開始電圧を超える初期化電圧Ｖｉ２に向かって緩やかに上昇する上りランプ波形電圧を印加し、その後、電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形電圧を印加する。
なお、書込み期間では、画像信号に応じたタイミングで、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍをオンにし、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍをオフにする信号を入力端子ＩＮ１〜ＩＮｍに入力することで、書込みパルス電圧Ｖｄを発生させている。
次に、図１２を用いて初期化電圧Ｖｉ２をＶｉ２Ｌにする場合の動作を説明する。図１２は、本発明の実施の形態における所定画像を表示するときの全セル初期化期間の走査電極駆動回路５３の動作を説明するためのタイミングチャートである。なお、図１２において、期間Ｔ１、Ｔ２、Ｔ４、Ｔ５の動作は図１１に示した期間Ｔ１、Ｔ２、Ｔ４、Ｔ５の動作と同様であるので、ここでは、図１１に示した期間Ｔ３と動作の異なる期間Ｔ３’について説明する。
（期間Ｔ３’）
期間Ｔ３’では、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」にする。すると、抵抗Ｒ３１０からコンデンサＣ３１０に向かって一定の電流が流れ、スイッチング素子Ｑ３１１のソース電圧がランプ状に上昇し、走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮａが「Ｈｉ」の間継続する。
そして、本実施の形態では、入力端子ＩＮａを「Ｈｉ」に継続する時間を徐々に短縮していくことで初期化電圧Ｖｉ２の電圧をＶｉ２Ｈから徐々に低下させる。なお、本実施の形態では、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに変更するまでの時間を約１ｓｅｃに設定している。すなわち、約１ｓｅｃの時間をかけて、入力端子ＩＮａを「Ｈｉ」に継続する時間を、初期化電圧Ｖｉ２の電圧がＶｉ２Ｌに達する時刻ｔ２に向けて徐々に短縮していく。
そして、約１ｓｅｃ経過後は時刻ｔ２で入力端子ＩＮａを「Ｈｉ」から「Ｌｏ」に切換え、初期化電圧Ｖｉ２の電圧をＶｉ２Ｌに維持する。なお、本実施の形態では、Ｖｉ２ＨはＶｓｅｔが２４０（Ｖ）となるように、Ｖｉ２ＬはＶｓｅｔが２００（Ｖ）となるように設定している。しかし、上述の時間やこれらの電圧値は単に一例に過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値にすることが望ましい。
そして、初期化電圧Ｖｉ２の電圧がＶｉ２Ｌに達したら、ただちに、期間Ｔ３’の間、スイッチング素子Ｑ１Ｄ１〜Ｑ１Ｄｍをオンに維持し、スイッチング素子Ｑ２Ｄ１〜Ｑ２Ｄｍをオフに維持するための信号を入力端子ＩＮ１〜ＩＮｍに印加する。こうして、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する。
このように、本実施の形態では、走査電極駆動回路５３を図１０に示したような回路構成とすることで、上りランプ波形電圧を発生するミラー積分回路の入力端子ＩＮａを「Ｈｉ」に維持する期間を制御するだけで、緩やかに上昇する上りランプ波形電圧の最大電圧、すなわち初期化電圧Ｖｉ２の電圧値を簡単に制御することが可能になる。
なお、初期化電圧Ｖｉ２を変化させるには、ここで説明した以外にも様々な方法が考えられる。図１３は、本発明の実施の形態における所定画像を表示するときのパネルの各電極に印加する駆動電圧波形の他の例を示した図である。例えば、初期化波形発生回路に複数の電源を備え、上りランプ波形電圧を発生させる際にそれらの電源を切換えることで最大電圧を変更する構成としてもよい。あるいは、電圧Ｖｉ１から初期化電圧Ｖｉ２へ上昇する傾斜の傾きを制御して初期化電圧Ｖｉ２を高くしたり低くしたりすること等も考えられる。そして、本実施の形態においては、初期化電圧Ｖｉ２を変化させる方法を何ら上述した方法に限定するものではなく、他のどのような方法であってもかまわない。
以上説明したように、本実施の形態では、マスク画像のような全面黒の所定画像を表示するときに、上りランプ波形電圧の最大電圧である初期化電圧Ｖｉ２をＶｉ２Ｌに下げるとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成とする。これにより、所定画像を表示するときの、全セル初期化動作時における発光を抑えて黒輝度を低減し、高コントラスト化を実現する。あわせて、上りランプ波形電圧の最大電圧を下げたときに発生しやすい初期化輝点の発生を防止する。
なお、本実施の形態では、マスク画像を所定画像とする構成を示したが、これは単に一例を挙げたに過ぎず、所定画像をマスク画像に限定するものではない。例えば、所定の検出回路を設け、その検出回路によって検出される、所定の条件を満たした画像を所定画像として検出する構成としてもよい。例えば、全放電セルに対する点灯セルの割合を表す点灯率をサブフィールド毎に検出する点灯率検出回路を設け、全てのサブフィールドにおいて点灯率があらかじめ定められたしきい値（例えば、０．１％）未満であれば、その画像を所定画像とする構成としてもよい。あるいは、画像信号の１フィールド期間における平均輝度（ＡＰＬ：Ａｖｅｒａｇｅ Ｐｉｃｔｕｒｅ Ｌｅｖｅｌ）を検出するＡＰＬ検出回路を設け、ＡＰＬがあらかじめ定められたしきい値（例えば、１％）未満であれば、その画像を所定画像とする構成としてもよい。
また、表示画像の明るさに応じて輝度倍率を変更するような構成であっても、本実施の形態における構成を適用することは可能であり、上述と同様の効果を得ることができる。なおその場合には、輝度の急激な変化を抑えるため、通常画像から所定画像に切換わることで輝度倍率の変更が行われた後で初期化電圧Ｖｉ２の変更を開始する構成とする方が望ましい。
なお、本実施の形態では、放電ガスのキセノン分圧を１０％としたが、他のキセノン分圧であってもそのパネルに応じた駆動電圧に設定すればよい。
また、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
以上説明したように、本実施の形態では、全面黒の所定画像を表示するときに初期化電圧Ｖｉ２をＶｉ２Ｌにするとともに、データ電極Ｄ１〜Ｄｍに正の電圧Ｖｄを印加する構成とする。これにより、所定画像を表示するときの、全セル初期化動作時における発光を抑えて黒輝度を低減し、高コントラスト化を実現する。あわせて、全セル初期化動作時の最大電圧を下げたときに発生しやすい初期化輝点の発生を防止する。また、初期化電圧Ｖｉ２をＶｉ２ＨからＶｉ２Ｌに変更するときには、Ｖｉ２ＨからＶｉ２Ｌに直接切換えるのではなく、Ｖｉ２Ｈから徐々に電圧を下げていきＶｉ２Ｌに至らせるようにして、急激な輝度の変化が発生しないようにしている。
本発明は、初期化輝点の発生を低減しつつ全セル初期化動作時の最大電圧を下げることを可能とし、コントラストの高い、画像表示品質のよいプラズマディスプレイ装置およびパネルの駆動方法として有用である。
本発明の実施の形態におけるパネルの構造を示す分解斜視図 同パネルの電極配列図 本発明の実施の形態における通常画像を表示するときのパネルの各電極に印加する駆動電圧波形図 本発明の実施の形態における所定画像を表示するときのパネルの各電極に印加する駆動電圧波形図 本発明の実施の形態における通常画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図 本発明の実施の形態における所定画像を表示するときの駆動電圧波形にもとづくサブフィールド構成を示す概略波形図 本発明の実施の形態における輝点を発生させないために必要なＶｓｅｔとパネルの温度との関係を示した図 本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図 本発明の実施の形態における走査電極駆動回路の回路図 本発明の実施の形態におけるデータ電極駆動回路の回路図 本発明の実施の形態における通常画像を表示するときの全セル初期化期間の走査電極駆動回路の動作を説明するためのタイミングチャート 本発明の実施の形態における所定画像を表示するときの全セル初期化期間の走査電極駆動回路の動作を説明するためのタイミングチャート 本発明の実施の形態における所定画像を表示するときのパネルの各電極に印加する駆動電圧波形の他の例を示した図
符号の説明
１ プラズマディスプレイ装置
１０ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４，３３ 誘電体層
２５ 保護層
２８ 表示電極対
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
５１ 画像信号処理回路
５２ データ電極駆動回路
５３ 走査電極駆動回路
５４ 維持電極駆動回路
５５ タイミング発生回路
１００ 維持パルス発生回路
１１０ 電力回収回路
３００ 初期化波形発生回路
４００ 走査パルス発生回路
Ｑ１１１，Ｑ１１２，Ｑ１２１，Ｑ１２２，Ｑ３１１，Ｑ３１２，Ｑ３２１，Ｑ３２２，Ｑ４０１，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ，Ｑ１Ｄ１〜Ｑ１Ｄｍ，Ｑ２Ｄ１〜Ｑ２Ｄｍ スイッチング素子
Ｃ１００，Ｃ１５０，Ｃ３１０，Ｃ３２０ コンデンサ
Ｒ３１０，Ｒ３２０ 抵抗
ＩＮａ，ＩＮｂ，ＩＮ１〜ＩＮｍ 入力端子
Ｄ１０１，Ｄ１０２，Ｄ４０１ ダイオード

Claims (8)

  1. 走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    １フィールド期間に、前記放電セルで初期化放電を発生させる初期化期間と、前記放電セルで選択的に書込み放電を発生させる書込み期間と、前記書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを複数設け、前記初期化期間において上昇する傾斜波形電圧を前記走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成するとともに前記傾斜波形電圧の最大電圧を変更できる走査電極駆動回路と、前記データ電極を駆動するデータ電極駆動回路とを備えたプラズマディスプレイ装置であって、
    前記走査電極駆動回路は、あらかじめ定められた条件に合致する所定画像を表示するときには、前記所定画像でない画像を表示するときよりも前記最大電圧を低下させた前記傾斜波形電圧を発生させるように構成するとともに、前記データ電極駆動回路は、前記最大電圧を低下させた前記傾斜波形電圧が前記走査電極に印加される期間、正の電圧を前記データ電極に印加することを特徴とするプラズマディスプレイ装置。
  2. 正規の画像信号が入力されないときにあらかじめ定められたマスク画像を表示するように構成するとともに、前記マスク画像を前記所定画像とすることを特徴とする請求項１に記載のプラズマディスプレイ装置。
  3. 前記放電セルの点灯率をサブフィールド毎に検出する点灯率検出回路を備え、
    １フィールド期間の全てのサブフィールドにおいて前記点灯率があらかじめ定められたしきい値未満となる画像を前記所定画像とすることを特徴とする請求項１に記載のプラズマディスプレイ装置。
  4. 画像の平均輝度を検出するＡＰＬ検出回路を備え、
    前記平均輝度があらかじめ定められたしきい値未満となる画像を前記所定画像とすることを特徴とする請求項１に記載のプラズマディスプレイ装置。
  5. 走査電極と維持電極とからなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法であって、
    前記放電セルで初期化放電を発生させる初期化期間と、前記放電セルで書込み放電を発生させる書込み期間と、前記書込み期間において選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを１フィールド期間に複数設け、
    前記初期化期間において上昇する傾斜波形電圧を前記走査電極に印加するサブフィールドを１フィールド期間に少なくとも１つ含むように構成するとともに前記傾斜波形電圧の最大電圧を変更できるように構成し、
    あらかじめ定められた条件に合致する所定画像を表示するときには、前記所定画像でない画像を表示するときよりも前記最大電圧を低下させた前記傾斜波形電圧を発生させるとともに、前記最大電圧を低下させた前記傾斜波形電圧が前記走査電極に印加される期間に、正の電圧を前記データ電極に印加して駆動することを特徴とするプラズマディスプレイパネルの駆動方法。
  6. 正規の画像信号が入力されないときにあらかじめ定められたマスク画像を表示するように構成するとともに、前記マスク画像を前記所定画像とすることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
  7. 前記放電セルの点灯率をサブフィールド毎に検出し、
    １フィールド期間の全てのサブフィールドにおいて前記点灯率があらかじめ定められたしきい値未満となる画像を前記所定画像とすることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
  8. 画像の平均輝度を検出し、前記平均輝度があらかじめ定められたしきい値未満となる画像を前記所定画像とすることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
JP2007550616A 2006-08-10 2007-08-09 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 Expired - Fee Related JP4530048B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006218046 2006-08-10
JP2006218046 2006-08-10
PCT/JP2007/065581 WO2008018527A1 (fr) 2006-08-10 2007-08-09 Dispositif d'affichage plasma et procédé de commande de panneau d'affichage plasma

Publications (2)

Publication Number Publication Date
JPWO2008018527A1 true JPWO2008018527A1 (ja) 2010-01-07
JP4530048B2 JP4530048B2 (ja) 2010-08-25

Family

ID=39033056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007550616A Expired - Fee Related JP4530048B2 (ja) 2006-08-10 2007-08-09 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Country Status (5)

Country Link
US (1) US8400372B2 (ja)
JP (1) JP4530048B2 (ja)
KR (1) KR100963713B1 (ja)
CN (1) CN101356560B (ja)
WO (1) WO2008018527A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067182B1 (ko) * 2006-11-28 2011-09-22 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
CN101796569B (zh) * 2007-09-11 2013-03-27 松下电器产业株式会社 驱动装置、驱动方法、及等离子体显示装置
JP2009210727A (ja) * 2008-03-03 2009-09-17 Panasonic Corp プラズマディスプレイパネルの駆動方法
US8350784B2 (en) * 2008-08-07 2013-01-08 Panasonic Corporation Plasma display device, and method for driving plasma display panel
CN103299357A (zh) * 2011-02-24 2013-09-11 松下电器产业株式会社 等离子显示装置
WO2013046652A1 (ja) * 2011-09-26 2013-04-04 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN103871351A (zh) * 2014-03-06 2014-06-18 四川虹欧显示器件有限公司 一种消除放电差异的等离子显示设备及驱动方法
CN103903554A (zh) * 2014-03-31 2014-07-02 四川虹欧显示器件有限公司 一种等离子体显示器复位期的斜坡上升波形驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148746A (ja) * 2003-11-12 2005-06-09 Lg Electronics Inc プラズマディスプレイパネルの初期化を制御するための方法および装置
JP2005196193A (ja) * 2003-12-31 2005-07-21 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
WO2006013658A1 (ja) * 2004-08-05 2006-02-09 Fujitsu Hitachi Plasma Display Limited フラットディスプレイ装置およびその駆動方法
JP2006053564A (ja) * 2004-08-11 2006-02-23 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733773B2 (ja) 1999-02-22 2006-01-11 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP3529737B2 (ja) * 2001-03-19 2004-05-24 富士通株式会社 プラズマディスプレイパネルの駆動方法および表示装置
JP2002328648A (ja) * 2001-04-26 2002-11-15 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法および駆動装置
KR20040094493A (ko) * 2003-05-02 2004-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
CN1549235A (zh) * 2003-05-19 2004-11-24 乐金电子（沈阳）有限公司 等离子显示屏驱动方法
KR100612333B1 (ko) * 2003-10-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
JP2005321680A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
US20090009436A1 (en) * 2005-03-25 2009-01-08 Keiji Akamatsu Plasma display panel device and drive method thereof
JP5214238B2 (ja) * 2005-03-25 2013-06-19 パナソニック株式会社 プラズマディスプレイパネル装置およびその駆動方法
KR20070099974A (ko) * 2006-04-06 2007-10-10 엘지전자 주식회사 영상 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005148746A (ja) * 2003-11-12 2005-06-09 Lg Electronics Inc プラズマディスプレイパネルの初期化を制御するための方法および装置
JP2005196193A (ja) * 2003-12-31 2005-07-21 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
WO2006013658A1 (ja) * 2004-08-05 2006-02-09 Fujitsu Hitachi Plasma Display Limited フラットディスプレイ装置およびその駆動方法
JP2006053564A (ja) * 2004-08-11 2006-02-23 Lg Electronics Inc プラズマディスプレイ装置及びその駆動方法

Also Published As

Publication number Publication date
KR100963713B1 (ko) 2010-06-14
US8400372B2 (en) 2013-03-19
CN101356560B (zh) 2010-12-29
WO2008018527A1 (fr) 2008-02-14
US20090122041A1 (en) 2009-05-14
JP4530048B2 (ja) 2010-08-25
KR20080069978A (ko) 2008-07-29
CN101356560A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
JP4655090B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4655150B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4702367B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4816728B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4530047B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5104757B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4725522B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5162824B2 (ja) プラズマディスプレイパネルの駆動方法
JP5093105B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009250995A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5092501B2 (ja) プラズマディスプレイ装置
JP2008268796A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4848933B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009236989A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008268795A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法
JP2008020776A (ja) プラズマディスプレイパネルの駆動方法
JPWO2011089891A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009192654A (ja) プラズマディスプレイ装置
JP2012088346A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071108