KR19980081157A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR19980081157A
KR19980081157A KR1019980012280A KR19980012280A KR19980081157A KR 19980081157 A KR19980081157 A KR 19980081157A KR 1019980012280 A KR1019980012280 A KR 1019980012280A KR 19980012280 A KR19980012280 A KR 19980012280A KR 19980081157 A KR19980081157 A KR 19980081157A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
line
electrostatic protection
delay element
data line
Prior art date
Application number
KR1019980012280A
Other languages
English (en)
Other versions
KR100311082B1 (ko
Inventor
히오키도시후미
미야타게이타로
Original Assignee
가시오가즈오
가시오게산키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오가즈오, 가시오게산키가부시키가이샤 filed Critical 가시오가즈오
Publication of KR19980081157A publication Critical patent/KR19980081157A/ko
Application granted granted Critical
Publication of KR100311082B1 publication Critical patent/KR100311082B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

본 발명은 표시장치에 관한 것으로서,
복수의 데이터라인(5)을 단락하는 단락라인(8)과 각 데이터라인(5)의 상단부의 사이에 한쌍의 정전기보호소자(9)와 정전기펄스지연용의 저항소자(31)가 설치되어 있고, 데이터라인(5)의 상단부에 외부로부터 짧은 펄스의 정전기가 방전되었을 때 이 정전기의 펄스의 상승은 저항소자(31)에 의해 완만하게 되며, 이 결과 짧은 펄스의 정전기에 대해서도 정전보호소자(9)를 양호하게 추종할 수 있게 되는 것을 특징으로 한다.

Description

표시장치
본 발명은 표시장치에 관한 것으로, 특히 반도체소자를 갖는 액티브매트릭스형의 액정표시장치 등에 있어서, 정전기에 의하여 반도체소자 또는 절연막이 파괴되는 것을 방지하기 위한 정전기방지소자를 갖는 표시장치에 관한 것이다.
도 10은 종래의 이와 같은 액정표시장치(b)의 액티브소자기판상에 형성된 회로의 개념적 평면도를 나타낸다. 액티브소자기판(1)상에는 도시하지 않지만 매트릭스상으로 배치되어 표시영역을 형성하는 복수의 화소전극과, 각 화소전극에 각각 접속된 박막트랜지스터가 형성되어 있다. 또 상기 액티브소자기판(1)상에는 상기 각 박막트랜지스터에 주사신호를 공급하기 위한 복수의 주사라인(4)과, 상기 각 박막트랜지스터에 데이터신호를 공급하기 위한 복수의 데이터라인(5)과, 주사라인(4)과 평행하게 연장되어 화소전극과의 사이에서 보조용량부를 형성하기 위한 복수의 보조용량라인(6)과, 오른쪽아래부에 배치된 복수의 입력라인(7)과, 표시영역을 형성하는 복수의 화소전극(2)의 주위에 배치된 링상의 단락라인(8)과, 단락라인(8)과 각 데이터라인(5)의 사이에 병렬로 배치된 각 2개씩의 정전기보호소자(9)가 설치되어 있다.
상기 각 주사라인(4)의 우단부는 액티브소자기판(1)의 우변부의 도 10에서 점선으로 나타내는 반도체칩탑재영역(10)내까지 연장되어 있다. 상기 각 데이터라인(5)의 하단부는 액티브소자기판(1)의 하변부의 도 10에서 점선으로 나타내는 반도체칩탑재영역(11)내까지 연장되어 있다. 데이터라인(5)의 상단부는 액티브소자기판(1)의 상변부단면까지 연장되어 있다. 보조용량라인(6)의 좌단부는 공통라인(12)에 접속되어 있다. 입력라인(7)의 일단부는 반도체칩탑재영역(10, 11)내까지 연장되어 있다. 단락라인(8)의 우변부상하단은 공통라인(12)에 접속되어 있다.
이 액정표시장치에 있어서, 예를 들면 고전위의 정전기가 액티브소자기판(1)의 상변부단면에 있어서의 좌단의 데이터라인(5)의 상단부에 외부로부터 정전기가 방전되었다고 하자. 그러면 좌단의 데이터라인(5)에 접속된 2개의 정전기보호소자(9)가 도통하고 단락라인(8), 공통라인(12) 및 보조용량라인(6)이 1열째의 데이터라인(5)과 동전위로 된다. 또 이 때 좌단으로부터 2열째 이후의 데이터라인(5)에 접속되어 있는 각각 한쌍의 정전기보호소자(9)도 도통하여 단락라인(8), 공통라인(12) 및 보조용량라인(6)과 동전위로 된다. 이렇게 하여 단락라인(8), 공통라인(12), 보조용량라인(6) 및 모든 데이터라인(5)이 동전위로 된다. 이 작용은 어느쪽의 데이터라인(5)이 정전기를 대전한 경우에도 같으며, 고전위의 정전기는 단락라인(8), 공통라인(12), 보조용량라인(6) 및 나머지 모든 데이터라인(5)에 인도됨으로써 저전위가 된다. 이 때문에 데이터라인(5)에 접속된 박막트랜지스터 및 절연막이 정전파괴하는 것을 방지할 수 있다.
상기와 같은 정전기보호소자(9)로서는 통상 애노드 전극이 단락라인(8)측에 접속되고 캐소드전극이 데이터라인(5)측에 접속된 다이오드가 이용되고 있다. 그러나 이와 같은 정전기보호소자(9)는 매우 급준하게 고전위로 되는 펄스상의 정전기에 대한 추종성이 그다지 좋지 않다. 이 때문에 정전기보호소자(9)가 도통상태로 되기 전에 이 고전위의 펄스가 방전된 데이터라인(5) 전체에만 흐르고 해당 데이터라인에 접속된 박막트랜지스터 또는 절연막을 파괴해 버리는 일이 자주 있어서 완전한 정전기대책이라고 할 수 있는 것은 아니었다.
본 발명은 상기의 상황을 감안하여 이루어진 것으로, 급준하게 고준위로 되는 정전기펄스에 대해서도 순간에 도통하여 반도체소자 및 절연막의 파괴방지를 보다 완전하게 완수하는 것이 가능한 표시장치를 제공하는 것에 있다.
본 발명의 표시장치는,
기판과, 상기 기판상에 형성된 복수의 라인과, 상기 각 라인에 전기적으로 결합된 반도체소자와, 상기 반도체소자에 전기적으로 결합된 표시요소와, 상기 복수의 라인을 접속하는 단락라인과, 상기 단락라인과 상기 각 라인의 사이에 배치된 정전기보호소자와, 상기 각 정전기보호소자에 직렬로 접속된 지연소자를 구비하는 것이다.
도 1은 본 발명의 제 1 실시예를 나타내고, 액정표시장치의 액티브소자기판상에 형성된 회로의 개념적 평면도.
도 2는 도 1에 나타내는 액티브소자기판의 주요부의 확대단면도.
도 3A 및 도 3B는 도 1 및 도 2에 나타내는 저항소자의 기능을 설명하기 위한 펄스파형을 나타내는 도면.
도 4는 도 1 및 도 2에 나타내는 저항소자의 확대평면도.
도 5A는 본 발명의 제 2 실시예를 나타내는 확대평면도.
도 5B는 도 5A의 VB-VB로 절단한 확대단면도.
도 6은 본 발명의 제 3 실시예를 나타내는 확대평면도.
도 7은 본 발명의 제 4 실시예를 나타내고, 액정표시장치의 액티브소자기판상에 형성된 회로의 개념적 평면도.
도 8은 도 7에 나타내는 액티브소자기판의 주요부의 확대평면도.
도 9는 도 1에 나타내는 액티브소자기판상에 형성된 제 1층의 배선상태를 나타내는 확대평면도.
도 10은 종래의 액정표시장치의 액티브소자기판상에 형성된 회로의 개념적 평면도이다.
※도면의 주요부분에 대한 부호의 설명
1: 액티브소자기판 2: 화소전극
3: 박막트랜지스터 4: 주사라인
5: 데이터라인 6: 보조용량라인
7: 입력라인 8: 단락라인
9: 정전기보호소자 10, 11: 반도체칩탑재영역
12: 공통라인 13: 게이트절연막
14, 15, 32: 반도체박막 16, 17: 블로킹층
18, 19, 20, 21: 콘택트층 31: 저항소자
33: 반도체층 41: 갈짓자부
42, 52: 접속패드 43, 53: 데이터라인본체
24, 44, 54: 콘택트홀부 45, 55: 더미데이터라인
51: 직선부 61: 피뢰침용 배선
(제 1 실시예)
도 1은 본 발명의 제 1 실시예를 나타내고, 액정표시장치의 액티브소자기판상에 형성된 회로의 개념적 평면도이며, 도 2는 도 1에 나타내는 액티브소자기판의 주요부의 확대단면도이다. 투명한 유리기판으로 이루어지는 액티브소자기판(1)의 상면에는 박막트랜지스터(3)의 게이트전극(G)이 형성되어 있다. 도 9에 나타내는 바와 같이 액티브소자기판(1)의 상면에는 게이트전극(G)의 형성과 동시에 주사라인(4), 보조용량라인(6), 공통라인(12) 및 단락라인(8)의 상변부와 하변부가 형성되어 있다.
게이트전극(G) 등을 포함하는 액티브소자기판(1)의 상면 전체에는 게이트절연막(13)이 형성되어 있다. 게이트전극(G)에 대응하는 부분에 있어서의 게이트절연막(13)의 상면에는 진성의 아몰퍼스실리콘으로 이루어지는 반도체박막(14)이 형성되어 있다. 또 정전기보호소자(9)형성영역에 있어서의 게이트절연막(13)의 상면에도 진성의 아몰퍼스실리콘으로 이루어지는 반도체박막(15)이 형성되어 있다. 반도체박막(14, 15)의 상면 중앙부에는 블로킹층(16, 17)이 형성되어 있다. 박막트랜지스터(3)형성영역에 있어서의 블로킹층(16)의 상면 양측에는 인이온이 확산된 n＋아몰퍼스실리콘으로 이루어지는 콘택트층(18, 19)이 형성되어 있다. 또 정전기보호소자(9)형성영역에 있어서의 블로킹층(17)의 상면 양측에도 n＋아몰퍼스실리콘으로 이루어지는 콘택트층(20, 21)이 형성되어 있다.
또 정전기펄스지연용의 저항소자(31)는 게이트절연막(13)의 상면의 소정의 장소에 형성된 진성의 아몰퍼스실리콘으로 이루어지는 반도체박막(32)과 이 반도체박막(32)의 상면에 형성된 n＋아몰퍼스실리콘으로 이루어지는 반도체층(33)으로 이루어져 있다. 이 저항소자(31)는 데이터라인(5)의 소정의 장소에 개재되어 있기 때문에 반도체층(33)의 상면 양측은 데이터라인(5)에 접속되어 있다.
상기에 있어서, 반도체박막(14, 15, 32)은 플라스마CVD법 등에 의해 동시에 형성되는 것으로, 같은 재료로 같은 두께로 형성되어 있다. 또 콘택트층(18, 19, 20, 21) 및 반도체층(33)은 플라스마CVD법 등에 의해 동시에 성막된 데다 동시에 인이온을 주입하여 형성되는 것이며, 같은 재료로 같은 두께로 형성되고, 또 이온농도도 같게 되어 있다.
박막트랜지스터(3)형성영역에 있어서의 콘택트층(18, 19)의 상면에는 소스전극(S) 및 드레인전극(D)이 형성되어 있다. 또 정전기보호소자(9)형성영역에 있어서의 콘택트층(20, 21)의 상면에는 한쪽의 접속전극(22) 및 다른쪽의 접속전극(23)이 형성되어 있다. 한쪽의 접속전극(22)은 게이트절연막(13)에 형성된 콘택트홀부(24)를 통하여 단락라인(8)에 접속되어 있다. 다른쪽의 접속전극(23)은 도 1에 나타내는 바와 같이 데이터라인(5)의 부호 “5a”로 나타내는 부분에 접속되어 있다. 또한 각 전극(S, D, 22, 23)의 형성과 동시에 데이터라인(5) 및 단락라인(8)의 좌변부와 우변부가 형성된다. 이 경우 단락라인(8)의 좌변부상하단 및 우변부상하단은 게이트절연막(13)에 형성된 콘택트홀부(도시하지 않음)를 통하여 단락라인(8)의 상변부좌우단 및 하변부좌우단에 접속된다. 또 박막트랜지스터(3)의 근처에 있어서의 게이트절연막(13)의 상면에는 소스전극(S) 등의 형성 전에 ITO로 이루어지는 화소전극(2)이 형성되고, 이 화소전극(2)에 소스전극(S)이 접속되어 있다. 이렇게 하여 이 액정표시장치에 있어서의 액티브소자기판(1)의 회로구성은 도 1에 나타내는 것으로 된다.
다음으로 도 1을 참조하여 데이터라인(5)의 상단부에 급준하게 고전위로 되는 펄스상의 정전기가 방전된 경우에 대하여 설명한다. 급준하게 고전위로 되는 정전기펄스는 도 3A에 나타내는 바와 같이 직사각형상 펄스(펄스폭(t1)을 갖는다)로간주된다. 데이터라인(5)의 상단부에 방전된 이와 같은 정전기는 저항소자(31)의 정전기펄스지연기능에 의해 도 3B에 나타내는 바와 같이 상승이 완만한 펄스로 되고 펄스폭(t2)이 t1보다도 커진다. 그리고 소정 시간후에 펄스전위가 한계값에 도달했을 때에 방전된 데이터라인(5)에 접속된 정전기보호소자(9)가 도통한다. 즉 정전기펄스가 이상하게 고전위로 되기 전에 정전기보호소자(9)가 도통하는 추종성이 양호한 것으로 된다. 이 때문에 대전한 데이터라인(5)의 정전기보호소자(9)와의 접속부(5a)를 넘어서 하측으로 흐르는 정전기의 전위가 완화되어 해당 데이터라인(5)에 접속된 층간절연막이나 박막트랜지스터(3)가 정전기에 의해 파괴되는 것을 거의 완전히 방지할 수 있다.
다음으로 저항소자(31)의 치수 등의 한 예에 대하여 도 4를 참조하여 설명한다. 상측의 데이터라인(5A)과 하측의 데이터라인(5B)의 사이에 있어서의 저항소자(31)의 n＋아몰퍼스실리콘으로 이루어지는 반도체층(33)의 막두께를 250Å 정도로 하고, 길이(L)를 1000㎛ 정도로 하며, 폭(W)을 6㎛ 정도로 하면 저항소자(31)의 저항값을 1MΩ 정도로 할 수 있다.
여기에서 저항소자(31)의 형성방법에 대하여 도 2를 참조하여 간단히 설명한다. 우선 게이트절연막(13)의 상면에 저항소자(31)의 반도체박막(32)을 박막트랜지스터(3)의 반도체박막(14) 및 정전기보호소자(9)의 반도체박막(15)의 형성과 동시에 형성한다. 다음으로 저항소자(31)의 반도체박막(32)의 상면에 반도체층(33)을 박막트랜지스터(3)의 콘택트층(18, 19) 및 정전기보호소자(9)의 콘택트층(20, 21)의 형성과 동시에 형성한다. 이렇게 하여 저항소자(31)가 형성된다. 이 경우 박막트랜지스터(3) 및 정전기보호소자(9)의 형성공정을 그대로 이용하여 저항소자(31)를 형성할 수 있기 때문에 저항소자(31)를 형성하기 위한 그 전용의 공정이 불필요하게 되고 전체의 제조공정수가 증가하지 않도록 할 수 있다.
(제 2 실시예)
도 5A는 본 발명의 제 2 실시예에 있어서의 액정표시장치의 주요부의 평면도를 나타내고, 도 5B는 도 5A의 VB-VB선을 따르는 단면도를 나타낸 것이다. 이 제 2 실시예에 있어서의 데이터라인(5)은 액티브소자기판(1)의 상면에서 액티브소자기판(1)의 소정의 단면으로부터 그 근처에 형성된 대략 S자상으로 꾸불꾸불 나아가는 갈짓자부(41)와, 액티브소자기판(1)의 상면에서 갈짓자부(41)의 소정의 일단부에 연속하여 형성된 접속패드(42)와, 액티브소자기판(1)상에 형성된 게이트절연막(13)의 상면의 소정의 장소에 형성된 데이터라인본체(43)와, 데이터라인본체(43)의 소정의 일단부와 접속패드(42)를 접속하기 위해 게이트절연막(13)에 형성된 콘택트홀부(44)로 이루어져 있다. 또한 갈짓자부(41)상에 있어서의 게이트절연막(13)의 상면에는 셀갭제어용의 더미데이터라인(45)이 형성되어 있다. 더미데이터라인(45)은 도시하고 있지 않지만 액티브소자기판(1)과 대향기판을 서로 붙이기 위한 시일재가 더미데이터라인(45)상에 배치된다. 이 시일재속에는 액티브소자기판(1)과 대향기판의 갭을 결정하는 갭재가 분산되어 있는데, 갭재가 데이터라인(5) 및 주사라인(4)과 대향하는 부분과 대향하지 않는 부분이 있으면 갭이 불균일하게 된다. 더미데이터라인(45)은 데이터라인(5) 및 주사라인(4)과 대략 같은 두께로 형성되어 갭을 균일하게 하기 위한 것이다. 더미데이터라인(45)을 데이터라인(5)과 같은 재료로 같은 두께로 형성하면 생산이 능률적이다.
이 제 2 실시예에서는 주로 갈짓자부(41)에 의하여 정전기펄스지연용의 저항부가 구성되어 있다. 따라서 이 갈짓자부(41)에 의해 상기 제 1 실시형태에 있어서의 저항소자(31)의 경우와 똑같이 짧은 펄스의 정전기를 지연시킬 수 있다. 이 경우 데이터라인본체(43), 콘택트홀부(44) 및 더미데이터라인(35)을 저저항의 알루미늄이나 알루미늄합금 등에 의하여 형성하는 동시에 갈짓자부(41) 및 접속패드(42)를 고저항의 크롬 등에 의하여 형성하면 갈짓자부(41)를 고저항부로 할 수 있다.
도 6은 본 발명의 제 3 실시예를 나타내는 것으로, 정전기펄스지연소자의 도 5A에 나타내는 コ자상의 갈짓자부(41)를 대략 く자상으로 꾸불꾸불 나아가도록 형성한 것이다. 이밖에 정전기지연소자를 금속박막으로 형성하는 경우에는 그 갈짓자형상은 여러 가지 것을 채용할 수 있다.
(제 4 실시예)
다음으로 도 7 및 도 8은 본 발명의 제 4 실시예를 나타내고, 이들 도면에 있어서 도 1과 동일명칭부분에는 동일한 부호를 붙이고 그 설명을 적당히 생략한다. 이 제 4 실시예에 있어서의 데이터라인(5)은 액티브소자기판(1)의 상면에서 액티브소자기판(1)의 상변부단면으로부터 그 근처에 형성된 직선부(51)와, 액티브소자기판(1)의 상면에서 직선부(51)의 소정의 일단부에 연속하여 형성된 접속패드(52)와, 액티브소자기판(1)상에 형성된 게이트절연막(13)의 상면의 소정의 장소에 형성된 데이터라인본체(53)와, 데이터라인본체(53)의 소정의 일단부와 접속패드(52)를 접속하기 위해 게이트절연막(13)에 형성된 콘택트홀부(54)로 이루어져 있다. 또한 이 경우도 직선부(51)상에 있어서의 게이트절연막(13)의 상면에는 셀갭제어용의 더미데이터라인(55)이 형성되어 있다.
액티브소자기판(1)의 상변부단면과 더미데이터라인(55)의 사이에 있어서의 게이트절연막(13)의 상면에는 피뢰침용 배선(61)이 형성되어 있다. 피뢰침용 배선(61)은 데이터라인(5)의 직선부(51)와 직교하는 방향으로 연장되는 배선(62)과, 복수의 직선부(51)의 각 사이 및 그 양 외측에 있어서 배선(62)으로부터 액티브소자기판(1)의 상변부단면까지 연장되는 배선(63)과, 배선(62)의 좌우단부로부터 단락라인(8)의 상변부좌우단까지 연장되는 배선(64)으로 이루어져 있다. 그리고 데이터라인본체(53), 콘택트홀부(54), 더미데이터라인(55) 및 피뢰침용 배선(61)은 저저항의 알루미늄이나 알루미늄합금 등에 의하여 형성되고 직선부(51) 및 접속패드(52)는 고저항의 크롬 등에 의하여 형성되어 있다.
이 액정표시장치에서는 액티브소자기판(1)의 상변부단면의 어떤 장소에 정전기가 방전된 경우 이 정전기는 해당 장소의 고저항의 직선부(51)의 단면으로 방전되지 않고 해당 장소의 저저항의 피뢰침용 배선(61)의 배선(63)의 단면에 방전되게 된다. 그리고 이 방전된 정전기는 피뢰침용 배선(61)의 배선(63, 62, 64)을 통하여 단락라인(8), 공통라인(12) 및 보조용량라인(6)에 흐르고, 또한 모든 정전기보호소자(9)가 도통함으로써 모든 데이터라인(5)에 흐르게 된다. 이 결과 모든 데이터라인(5)에 접속된 박막트랜지스터(3) 및 절연막이 정전파괴하지 않도록 할 수 있다. 이 경우 정전기가 급준하게 고전위로 되는 짧은 펄스의 것이어도 똑같다. 또한 안전을 위해 데이터라인(5)의 직선부(51) 부분에 도 2 또는 도 4에 나타내는 저항소자(31)를 설치하도록 해도 좋고, 또 해당 직선부(51)를 도 5 또는 도 6에 나타내는 갈짓자부(41)로 이루어지는 저항부로 해도 좋다. 또 피뢰침용 배선(61)의 배선(64)에 정전기보호소자(9)와 동일한 구조의 고저항보호소자를 설치하도록 해도 좋다.
또한 상기 제 1 또는 제 2 실시예에서는 1개의 데이터라인(5)에 저항소자(31) 또는 갈짓자부(41)로 이루어지는 저항부를 하나 설치한 경우에 대하여 설명햇했지만, 이에 한정되지 않고 복수의 저항소자 또는 저항부를 직렬 또는 병렬로 설치하도록 해도 좋다. 또 상기 각 실시예에서는 정전기보호소자(9)를 데이터라인(5)에 설치한 경우에 대하여 설명했지만, 이에 한정되지 않고 주사라인(4)에도 설치하도록 해도 좋고, 또 주사라인(4)만에 설치하도록 해도 좋다. 이 경우 주사라인(4)에 저항소자(31) 또는 갈짓자부(41)로 이루어지는 저항부를 설치하고, 또는 주사라인(4)의 소정의 단면 근처에 피뢰침용 배선(61)을 설치하도록 하면 좋으며, 이 경우 정전기가 주사라인(4)에 방전된 경우의 각 소자의 작용은 데이터라인(5)에 방전된 경우와 똑같다. 또 단락라인(8)에 직접 정전기가 방전된 경우도 똑같이 전체데이터라인(5)에 정전기를 흘리기 때문에 정전기에 의한 파괴를 방지할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 급준하게 고전위로 되는 짧은 펄스상의 정전기가 데이터라인이나 주사라인 또는 단락라인에 방전된 경우, 이 정전기펄스를 지연소자에 의해 상승이 완만한 펄스로 하고, 이 펄스가 고전위가 되기 전에 정전기보호소자를 도통하기 때문에 정전기가 방전된 라인에 접속된 박막트랜지스터 등의 반도체소자나 절연막을 정전기에 의한 파괴로부터 확실하게 보호할 수 있는 효과가 있다.

Claims (14)

  1. 기판과,
    상기 기판상에 형성된 복수의 라인과,
    상기 각 라인에 전기적으로 결합된 반도체소자와,
    상기 반도체소자에 전기적으로 결합된 표시요소와,
    상기 복수의 라인을 접속하는 단락라인과,
    상기 단락라인과 상기 각 라인의 사이에 배치된 정전기보호소자와,
    상기 각 정전기보호소자에 직렬로 접속된 지연소자를 구비하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 지연소자는 고저항체인 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 지연소자는 반도체소자로 형성되어 있는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 지연소자는 금속막에 의해 형성되어 있는 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 지연소자상에는 상기 라인과 같은 두께의 금속막이 형성되어 있는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 지연소자의 주위에는 피뢰침으로 되는 금속막이 형성되어 있는 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 정전기보호소자는 반도체소자로 형성되어 있는 것을 특징으로 하는 표시장치.
  8. 제 1 항에 있어서,
    상기 정전기보호소자는 다이오드인 것을 특징으로 하는 표시장치.
  9. 제 1 항에 있어서,
    상기 지연소자는 아몰퍼스실리콘반도체층을 갖는 것을 특징으로 하는 표시장치.
  10. 제 1 항에 있어서,
    상기 지연소자는 진성의 반도체층과, 상기 진성의 반도체층상에 형성된 불순물이 확산된 반도체층을 갖는 것을 특징으로 하는 표시장치.
  11. 제 1 항에 있어서,
    상기 정전기보호소자는 진성의 반도체층과, 상기 진성의 반도체층상에 형성된 불순물이 확산된 반도체층을 갖는 것을 특징으로 하는 표시장치.
  12. 제 11 항에 있어서,
    상기 지연소자는 진성의 반도체층과, 상기 진성의 반도체층상에 형성된 불순물이 확산된 반도체층을 갖는 것을 특징으로 하는 표시장치.
  13. 기판과,
    상기 기판상에 형성된 복수의 라인과,
    상기 각 라인에 전기적으로 결합된 표시요소와,
    상기 복수의 라인을 접속하는 단락라인과,
    상기 단락라인과 상기 각 라인의 사이에 배치된 정전기보호소자와,
    상기 각 정전기보호소자에 직렬로 접속된 지연소자와, 상기 정전기보호소자 및 상기 지연소자는 진성의 반도체층과 불순물이 확산된 반도체층을 갖는 것을 특징으로 하는 표시장치.
  14. 제 13 항에 있어서,
    상기 정전기보호소자 및 상기 지연소자에 포함되는 진성의 반도체층과 불순물이 확산된 반도체층은 각각 재료 및 두께가 실질적으로 동일한 것을 특징으로 하는 표시장치.
KR1019980012280A 1997-04-14 1998-04-07 표시장치 KR100311082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-110049 1997-04-14
JP9110049A JPH10288950A (ja) 1997-04-14 1997-04-14 液晶表示装置

Publications (2)

Publication Number Publication Date
KR19980081157A true KR19980081157A (ko) 1998-11-25
KR100311082B1 KR100311082B1 (ko) 2002-08-28

Family

ID=14525815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012280A KR100311082B1 (ko) 1997-04-14 1998-04-07 표시장치

Country Status (4)

Country Link
US (1) US6088073A (ko)
JP (1) JPH10288950A (ko)
KR (1) KR100311082B1 (ko)
CN (1) CN1137406C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040028390A (ko) * 2002-09-30 2004-04-03 삼성전자주식회사 액정표시장치
KR100696258B1 (ko) * 1999-11-06 2007-03-16 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치 및 그 제조방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737176B2 (ja) * 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP4179483B2 (ja) 1996-02-13 2008-11-12 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100286049B1 (ko) * 1999-01-15 2001-03-15 윤종용 정전기 보호 회로를 가지는 액정 표시 장치
JP2001083546A (ja) * 1999-07-12 2001-03-30 Hitachi Ltd 液晶表示装置
US6356320B1 (en) * 1999-11-03 2002-03-12 Lg. Philips Lcd Co., Ltd. LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
JP3591713B2 (ja) * 2000-05-08 2004-11-24 シャープ株式会社 液晶表示装置及びその検査方法
KR100633315B1 (ko) * 2000-06-01 2006-10-11 엘지.필립스 엘시디 주식회사 축적용량방식용 액정표시장치의 공통전극 배선과,횡전계모드용 액정표시장치의 스토리지전극 배선의 구조
KR100494685B1 (ko) * 2000-12-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 패널내 배선의 결함 테스트 방법
KR100386849B1 (ko) 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
KR100854378B1 (ko) * 2002-03-20 2008-08-26 엘지디스플레이 주식회사 액정 패널 및 그 제조방법
KR100924228B1 (ko) 2003-02-26 2009-11-02 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
US7297979B2 (en) * 2003-12-18 2007-11-20 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display
KR100635061B1 (ko) 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
CN100406979C (zh) * 2005-02-17 2008-07-30 精工爱普生株式会社 电光装置、其制造方法以及电子设备
CN100409068C (zh) * 2005-04-11 2008-08-06 中华映管股份有限公司 液晶显示器及其驱动方法
US20070030408A1 (en) * 2005-08-08 2007-02-08 Kuang-Hsiang Lin Liquid crystal display panel, thin film transistor array substrate and detection methods therefor
CN100442111C (zh) * 2005-08-16 2008-12-10 中华映管股份有限公司 具静电放电防护的液晶显示面板
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
KR20070119344A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
JP5228424B2 (ja) * 2007-09-25 2013-07-03 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100911972B1 (ko) * 2007-10-24 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치
TWI413074B (zh) * 2009-03-05 2013-10-21 Wintek Corp 液晶顯示裝置
TWM387276U (en) * 2010-02-25 2010-08-21 Chunghwa Picture Tubes Co Liquid crystal display device with repairable structure
TWI403937B (zh) * 2010-06-03 2013-08-01 Au Optronics Corp 觸控顯示器及其觸控顯示基板
CN203276738U (zh) * 2010-11-25 2013-11-06 夏普株式会社 显示装置和电视接收装置
CN102654699A (zh) * 2011-09-29 2012-09-05 北京京东方光电科技有限公司 一种阵列基板及线缺陷维修方法
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
CN107407845B (zh) * 2015-03-18 2021-03-09 凸版印刷株式会社 薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造方法
CN105045007B (zh) * 2015-08-18 2019-05-24 深圳市华星光电技术有限公司 一种液晶显示面板
US11056513B2 (en) * 2018-05-30 2021-07-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, display panel and display device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179259A (ja) * 1984-09-26 1986-04-22 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置
US4835653A (en) * 1988-01-19 1989-05-30 Unisys Corporation ESD protection circuit employing channel depletion
JPH032838A (ja) * 1989-05-31 1991-01-09 Matsushita Electron Corp 液晶表示装置の製造方法
JPH0349524A (ja) * 1989-07-14 1991-03-04 Fujitsu Ten Ltd 静電気対策回路
JPH03102912A (ja) * 1989-09-18 1991-04-30 Fujitsu Ltd 静電保護回路
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
US5373377A (en) * 1992-02-21 1994-12-13 Kabushiki Kaisha Toshiba Liquid crystal device with shorting ring and transistors for electrostatic discharge protection
KR100228520B1 (ko) * 1992-08-13 1999-11-01 가시오 가즈오 박막트렌지스터 어레이 및 박막트렌지스터 어레이를 이용한 액정표시장치
US5838033A (en) * 1993-09-08 1998-11-17 Lucent Technologies Inc. Integrated circuit with gate conductor defined resistor
JPH07201071A (ja) * 1993-12-28 1995-08-04 Canon Inc 光学的記録媒体
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JPH088487A (ja) * 1994-06-17 1996-01-12 Mitsutoyo Corp レーザダイオードの保護具
JP2715936B2 (ja) * 1994-09-30 1998-02-18 日本電気株式会社 薄膜トランジスタ型液晶表示装置とその製造方法
KR0145902B1 (ko) * 1995-01-27 1998-09-15 김광호 박막트랜지스터 액정디스플레이 소자의 저항부 및 그 제조방법
JP2874583B2 (ja) * 1995-02-10 1999-03-24 日本電気株式会社 半導体装置の入力保護回路
KR0149259B1 (ko) * 1995-06-30 1998-10-15 김광호 반도체 메모리 장치의 퓨즈 시그너쳐 회로
JPH0922948A (ja) * 1995-07-07 1997-01-21 Seiko Epson Corp 静電気保護回路
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
WO1997006465A1 (fr) * 1995-08-07 1997-02-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et de type matrice active resistant a l'electricite statique
JP3007025B2 (ja) * 1995-08-25 2000-02-07 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
US5767929A (en) * 1995-09-21 1998-06-16 Advanced Display Inc. Liquid crystal display apparatus with shorting ring
KR0182016B1 (ko) * 1995-12-05 1999-05-01 김광호 액정 표시 장치용 박막 트랜지스터 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696258B1 (ko) * 1999-11-06 2007-03-16 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치 및 그 제조방법
KR20040028390A (ko) * 2002-09-30 2004-04-03 삼성전자주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100311082B1 (ko) 2002-08-28
US6088073A (en) 2000-07-11
JPH10288950A (ja) 1998-10-27
CN1137406C (zh) 2004-02-04
CN1196547A (zh) 1998-10-21

Similar Documents

Publication Publication Date Title
KR100311082B1 (ko) 표시장치
JP2764139B2 (ja) アクティブマトリックス液晶表示素子
US5220443A (en) Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
KR0152375B1 (ko) 액정표시장치
KR100270468B1 (ko) 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법
KR100235133B1 (ko) 반도체장치
JP3901902B2 (ja) 液晶表示装置
US5313319A (en) Active array static protection devices
US5184235A (en) Active matrix liquid crystal display panel with an electrostatic protection circuit
KR100286049B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치
KR100598735B1 (ko) 액정표시소자의 정전기 방지회로
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
EP0253105A1 (en) Integrated circuit with improved protective device
EP0109070B1 (en) Mos type semiconductor device
EP0157389B1 (en) Protection device for a mos transistor
JPH09265110A (ja) アクティブマトリックスパネル
JP2003043523A (ja) 薄膜トランジスタパネル
JP2000267137A (ja) 液晶表示装置
JPH09197376A (ja) 半導体素子静電対策構造
JPH08179366A (ja) 薄膜トランジスタアレイ
KR100218577B1 (ko) 정전기방지 액정패널의 제조방법
KR100516067B1 (ko) 액정 표시 장치용 패널
KR20040055249A (ko) 정전기로 인한 손상을 방지하는 액정표시장치
JP3213067B2 (ja) 薄膜トランジスタアレイ及びその製造方法
KR100502089B1 (ko) 액정 표시 장치의 정전기 보호 회로 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee