JPH0922948A - 静電気保護回路 - Google Patents
静電気保護回路Info
- Publication number
- JPH0922948A JPH0922948A JP7172627A JP17262795A JPH0922948A JP H0922948 A JPH0922948 A JP H0922948A JP 7172627 A JP7172627 A JP 7172627A JP 17262795 A JP17262795 A JP 17262795A JP H0922948 A JPH0922948 A JP H0922948A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- line
- symmetry
- diode
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】同一のパーツを使っても、その幾何学的配置に
よって静電気の経路の集中が避けられず、耐圧の低下を
招くことを防止する。 【構成】入出力の静電気などのサージ保護回路。パッド
と抵抗とダイオードとトランジスタで構成される静電気
保護回路において、集積回路チップの辺に対して垂直な
直線を対称軸としパッド中心を対称軸が通り、各構成要
素が線対称になるよう配置した。 【効果】静電気の電流を半減させ、更に特定の箇所への
電流集中を防止することにより静電気耐圧を高めること
ができる。カスタムＩＣの設計のような標準の保護回路
を使えない場合、本発明により簡単で速く信頼性の高い
保護回路を作成することができる。
よって静電気の経路の集中が避けられず、耐圧の低下を
招くことを防止する。 【構成】入出力の静電気などのサージ保護回路。パッド
と抵抗とダイオードとトランジスタで構成される静電気
保護回路において、集積回路チップの辺に対して垂直な
直線を対称軸としパッド中心を対称軸が通り、各構成要
素が線対称になるよう配置した。 【効果】静電気の電流を半減させ、更に特定の箇所への
電流集中を防止することにより静電気耐圧を高めること
ができる。カスタムＩＣの設計のような標準の保護回路
を使えない場合、本発明により簡単で速く信頼性の高い
保護回路を作成することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路において
入出力の静電気などのサージ保護回路に関する。
入出力の静電気などのサージ保護回路に関する。
【０００２】
【従来の技術】従来の静電気保護回路は、例えば典型的
な入力保護回路の場合、抵抗とＰ+Ｎ+のダイオードとＮ
+Ｐ+ダイオードで構成され、静電気が印加されたとき抵
抗によって静電気の電圧を減少させ、ダイオードによっ
てＶＤＤ、ＶＳＳへの吸収経路を作り、さらにＰウェル
とＮウェルの間に濃いスットッパを入れて電源間の耐圧
を下げ静電気の通り易いようにバイパスを作り保護回路
を構成していた。
な入力保護回路の場合、抵抗とＰ+Ｎ+のダイオードとＮ
+Ｐ+ダイオードで構成され、静電気が印加されたとき抵
抗によって静電気の電圧を減少させ、ダイオードによっ
てＶＤＤ、ＶＳＳへの吸収経路を作り、さらにＰウェル
とＮウェルの間に濃いスットッパを入れて電源間の耐圧
を下げ静電気の通り易いようにバイパスを作り保護回路
を構成していた。
【０００３】しかしレイアウトの仕方により、一部分に
静電気が集中して同一面積の抵抗、ダイオードを作った
としても耐圧が異なり、場合によっては極端に弱くなる
端子がでている。
静電気が集中して同一面積の抵抗、ダイオードを作った
としても耐圧が異なり、場合によっては極端に弱くなる
端子がでている。
【０００４】
【発明が解決しようとする課題】従来例を図４に従って
説明する。４０１がパッド、４０３が抵抗、４１０と４
０９でＰ+Ｎ+ダイオードを構成、４０７と４０６でＮ+
Ｐ+ダイオードを構成している。４０５は配線用メタル
でこのメタルとＰ＋をコンタクト４１１で接続、また同
じメタル４０５とＮ+をコンタクト４０８で接続してい
る。このようなレイアウトで静電気を印加した場合、グ
ラウンドに対し最もインピーダンスの低いところに集中
しやすいことを考えると抵抗については４０３の左端の
電流密度が最も高い。Ａ点、Ｂ点に最も電流が集中す
る。次に集中し易いのはメタル４０５が一番最初にＮ+
ダイオードと接続する点Ｃ点である。ここで４１０はＰ
+ストッパとここでは図示していないＶＳＳのメタルと
のコンタクトであるが、静電気はＣ点まで到達した後、
ＶＳＳへの最もインピーダンスの低い経路で抜けてい
く。他に経路がない場合、Ｃ点からＤ点への一極集中が
起こり破壊に至る。
説明する。４０１がパッド、４０３が抵抗、４１０と４
０９でＰ+Ｎ+ダイオードを構成、４０７と４０６でＮ+
Ｐ+ダイオードを構成している。４０５は配線用メタル
でこのメタルとＰ＋をコンタクト４１１で接続、また同
じメタル４０５とＮ+をコンタクト４０８で接続してい
る。このようなレイアウトで静電気を印加した場合、グ
ラウンドに対し最もインピーダンスの低いところに集中
しやすいことを考えると抵抗については４０３の左端の
電流密度が最も高い。Ａ点、Ｂ点に最も電流が集中す
る。次に集中し易いのはメタル４０５が一番最初にＮ+
ダイオードと接続する点Ｃ点である。ここで４１０はＰ
+ストッパとここでは図示していないＶＳＳのメタルと
のコンタクトであるが、静電気はＣ点まで到達した後、
ＶＳＳへの最もインピーダンスの低い経路で抜けてい
く。他に経路がない場合、Ｃ点からＤ点への一極集中が
起こり破壊に至る。
【０００５】以上従来例では同一のパーツを使ってもそ
の幾何学的配置によって静電気の経路の集中が避けられ
ず耐圧の低下を招いてきた。
の幾何学的配置によって静電気の経路の集中が避けられ
ず耐圧の低下を招いてきた。
【０００６】
【課題を解決するための手段】このような個別課題を解
決するための手段として、パッドの中心を通り集積回路
の辺に垂直な直線に対して線対称に抵抗、ダイオード、
トランジスタを配置することにより耐圧の向上をめざ
す。
決するための手段として、パッドの中心を通り集積回路
の辺に垂直な直線に対して線対称に抵抗、ダイオード、
トランジスタを配置することにより耐圧の向上をめざ
す。
【０００７】
【作用】線対称ということは静電気の流れから考える
と、特定の場所に経路を集中させないことであり、印加
された静電気は対称軸に添って１／２に低下することに
より耐圧の向上を図る。
と、特定の場所に経路を集中させないことであり、印加
された静電気は対称軸に添って１／２に低下することに
より耐圧の向上を図る。
【０００８】
【実施例】以下本発明による実施例を図１、図２、図３
を用いて説明する。
を用いて説明する。
【０００９】図１は入力回路への本発明の適用例であ
る。対称軸を一点鎖線で示す。１０１はパッド、１０２
はポリシリコン、Ｐ+拡散抵抗、Ｎ+拡散抵抗の材料を使
った抵抗である。１０３、１０４はメタルと抵抗の導通
をとるコンタクト、１０７はＰ＋で、ＭＯＳトランジス
タのソースドレインを構成する。１０８はポリシリコン
でＭＯＳトランジスタのゲートを構成する。このトラン
ジスタは静電気の保護用にレイアウトされたオフトラン
ジスタである。そのためゲート１０８はストッパ１０９
と接続しオフ状態としている。１０６と１０９はＮ+で
あり基板を通して接続されている。１１０もＰ+で１０
６のＮ+とでダイオードを構成する。１１１はコンタク
トでダイオードとメタル１１８を接続する。対称軸の右
側は逆導伝型で構成される。対称軸の左側はＮ基板の表
面に形成されるのに対し、対称軸の右側はＰ基板の表面
に形成されている。１１３はＮ+、１１４はポリシリコ
ンで両者でＮチャンネルトランジスタを構成する。同じ
ようにゲートをストッパ１１５に接続しオフトランジス
タとしている。１１６はＮ+１１２はＰ＋でこの両者で
ダイオードを構成している。次に静電気を印加した場合
を説明する。ＶＳＳあるいはＶＤＤに対しパッド１０１
に静電気が印加されるとまず抵抗１０１に電流が流れ
る。図１に置いては幾何学的に線対称の抵抗のため電流
は均一に流れる。材料が均一で有ればポリシリコン、拡
散、その他メタルを抵抗として使ってもよい。１０３の
コンタクトから１０４のコンタクトまでほぼ電流は平行
して流れる。ここで重要なのは１０４のコンタクトから
メタル１０５に流れたときそれぞれ右と左の吸収素子に
分かれるため電流は半分になることである。これはあく
までＰ+とＮ+のダイオード、及びＰチャンネルトランジ
スタとＮチャンネルトランジスタのＶＳＳ，ＶＤＤへの
インピーダンスが同じと仮定してのことであるが、実際
にほぼ同じとして良い。一旦抵抗によってエネルギーを
減少させられた静電気電流は、更に半分になりダイオー
ドとトランジスタに導かれる。ダイオードにおいてはコ
ンタクトを通してストッパ（Ｐ+Ｎ+ダイオードではＮ+
の１０６、Ｎ+Ｐ+ダイオードではＰ+の１１２のこと）
に電流が集中しないように流れる。またオフトランジス
タではドレインからソースへチャンネルを経由して電流
を流すことにより吸収を図る。
る。対称軸を一点鎖線で示す。１０１はパッド、１０２
はポリシリコン、Ｐ+拡散抵抗、Ｎ+拡散抵抗の材料を使
った抵抗である。１０３、１０４はメタルと抵抗の導通
をとるコンタクト、１０７はＰ＋で、ＭＯＳトランジス
タのソースドレインを構成する。１０８はポリシリコン
でＭＯＳトランジスタのゲートを構成する。このトラン
ジスタは静電気の保護用にレイアウトされたオフトラン
ジスタである。そのためゲート１０８はストッパ１０９
と接続しオフ状態としている。１０６と１０９はＮ+で
あり基板を通して接続されている。１１０もＰ+で１０
６のＮ+とでダイオードを構成する。１１１はコンタク
トでダイオードとメタル１１８を接続する。対称軸の右
側は逆導伝型で構成される。対称軸の左側はＮ基板の表
面に形成されるのに対し、対称軸の右側はＰ基板の表面
に形成されている。１１３はＮ+、１１４はポリシリコ
ンで両者でＮチャンネルトランジスタを構成する。同じ
ようにゲートをストッパ１１５に接続しオフトランジス
タとしている。１１６はＮ+１１２はＰ＋でこの両者で
ダイオードを構成している。次に静電気を印加した場合
を説明する。ＶＳＳあるいはＶＤＤに対しパッド１０１
に静電気が印加されるとまず抵抗１０１に電流が流れ
る。図１に置いては幾何学的に線対称の抵抗のため電流
は均一に流れる。材料が均一で有ればポリシリコン、拡
散、その他メタルを抵抗として使ってもよい。１０３の
コンタクトから１０４のコンタクトまでほぼ電流は平行
して流れる。ここで重要なのは１０４のコンタクトから
メタル１０５に流れたときそれぞれ右と左の吸収素子に
分かれるため電流は半分になることである。これはあく
までＰ+とＮ+のダイオード、及びＰチャンネルトランジ
スタとＮチャンネルトランジスタのＶＳＳ，ＶＤＤへの
インピーダンスが同じと仮定してのことであるが、実際
にほぼ同じとして良い。一旦抵抗によってエネルギーを
減少させられた静電気電流は、更に半分になりダイオー
ドとトランジスタに導かれる。ダイオードにおいてはコ
ンタクトを通してストッパ（Ｐ+Ｎ+ダイオードではＮ+
の１０６、Ｎ+Ｐ+ダイオードではＰ+の１１２のこと）
に電流が集中しないように流れる。またオフトランジス
タではドレインからソースへチャンネルを経由して電流
を流すことにより吸収を図る。
【００１０】本例ではダイオードを経由して素子側（図
１の下方）へと信号が伝達されるようになっているが、
オフトランジスタは電流の流れの経路に添って置かれて
いないため、メタル１０５をスクライブ側（図１の上
方）から導くと更に耐圧の向上が期待できる。
１の下方）へと信号が伝達されるようになっているが、
オフトランジスタは電流の流れの経路に添って置かれて
いないため、メタル１０５をスクライブ側（図１の上
方）から導くと更に耐圧の向上が期待できる。
【００１１】ここで本例の対称とは静電気保護のために
使われる抵抗自身の対称性、異なる極性のダイオード間
の対称性、異なるＭＯＳトランジスタ（ソース、ドレイ
ン、ゲート）間の対称性、異なる極性のダイオードを構
成するコンタクト間の対称性、異なる極性のトランジス
タに使われるコンタクト間の対称性、異なる極性のスト
ッパに使われるコンタクト間の対称性、メタル配線の対
称性を言う。また対称軸は一本でパッドの中心を通り、
集積回路チップの辺と垂直な直線である。
使われる抵抗自身の対称性、異なる極性のダイオード間
の対称性、異なるＭＯＳトランジスタ（ソース、ドレイ
ン、ゲート）間の対称性、異なる極性のダイオードを構
成するコンタクト間の対称性、異なる極性のトランジス
タに使われるコンタクト間の対称性、異なる極性のスト
ッパに使われるコンタクト間の対称性、メタル配線の対
称性を言う。また対称軸は一本でパッドの中心を通り、
集積回路チップの辺と垂直な直線である。
【００１２】次に図２の説明を行う。図２は出力パッド
への適用例である。２０１はパッド、２０２と２１０は
同一材料の抵抗、２０３、２０４、２１１、２１２はメ
タルと抵抗とのコンタクトである。２０７はＰ+で２０
８のポリシリコンとでトランジスタを形成している。２
１１もＰ+で２１２のポリシリコンとでトランジスタを
形成している。これらは全く同じトランジスタである。
２０５、２０６はＮ+ストッパである。対称軸の右側に
ついては抵抗の他にＮ＋のトランジスタを配置してい
る。２１８はＮ+で２１９のポリシリコンとでトランジ
スタを形成している。２２２もＮ+で２２３のポリシリ
コンとでトランジスタを形成し、これらは全く同じトラ
ンジスタである。２１６、２１７はＮ+ストッパであ
る。
への適用例である。２０１はパッド、２０２と２１０は
同一材料の抵抗、２０３、２０４、２１１、２１２はメ
タルと抵抗とのコンタクトである。２０７はＰ+で２０
８のポリシリコンとでトランジスタを形成している。２
１１もＰ+で２１２のポリシリコンとでトランジスタを
形成している。これらは全く同じトランジスタである。
２０５、２０６はＮ+ストッパである。対称軸の右側に
ついては抵抗の他にＮ＋のトランジスタを配置してい
る。２１８はＮ+で２１９のポリシリコンとでトランジ
スタを形成している。２２２もＮ+で２２３のポリシリ
コンとでトランジスタを形成し、これらは全く同じトラ
ンジスタである。２１６、２１７はＮ+ストッパであ
る。
【００１３】本パッドはＣＭＯＳ出力用パッドであり、
対称軸の左側にＰチャンネルトランジスタ、右側にＮチ
ャンネルトランジスタを配置している。このパッドに静
電気が印加されるとそれぞれのインピーダンスが等しけ
れば、まず電流は半分に減衰される。減衰された静電気
電流は抵抗２０２、２１０をそれぞれ左から右、右から
左に流れる。抵抗へのメタル配線は、パッド側からみる
と上から入って下へ抜けているため抵抗内の電流の流れ
は平行であり集中しない。これらの電流はトランジスタ
のドレインに接続され、ある電流はストッパ（２０６、
２１７）へと吸収され、ある電流はトランジスタのチャ
ンネルを経由してＶＤＤあるいはＶＳＳへと吸収され
る。
対称軸の左側にＰチャンネルトランジスタ、右側にＮチ
ャンネルトランジスタを配置している。このパッドに静
電気が印加されるとそれぞれのインピーダンスが等しけ
れば、まず電流は半分に減衰される。減衰された静電気
電流は抵抗２０２、２１０をそれぞれ左から右、右から
左に流れる。抵抗へのメタル配線は、パッド側からみる
と上から入って下へ抜けているため抵抗内の電流の流れ
は平行であり集中しない。これらの電流はトランジスタ
のドレインに接続され、ある電流はストッパ（２０６、
２１７）へと吸収され、ある電流はトランジスタのチャ
ンネルを経由してＶＤＤあるいはＶＳＳへと吸収され
る。
【００１４】出力トランジスタはＰチャンネルとＮチャ
ンネルの移動度の相違でＰチャンネルがＮチャンネルに
対し２から３倍のチャンネル幅が必要になる。その場合
左右の線対称性が崩れるためと吸収経路の確保のため、
Ｎチャンネルトランジスタに付いてはＰチャンネルと同
じチャンネル幅、ドレイン面積を確保し、未使用トラン
ジスタに付いてはゲートをストッパと接続しオフトラン
ジスタとする。そのため２２１と２２５のストッパ及び
２２０、２２３のポリシリコンとメタルのコンタクトを
設けている。Ｐチャンネル側については２１０、２１４
のストッパと２０９、２１３のコンタクトは不要である
が、トランジスタの対称性を保つ意味で配置した。
ンネルの移動度の相違でＰチャンネルがＮチャンネルに
対し２から３倍のチャンネル幅が必要になる。その場合
左右の線対称性が崩れるためと吸収経路の確保のため、
Ｎチャンネルトランジスタに付いてはＰチャンネルと同
じチャンネル幅、ドレイン面積を確保し、未使用トラン
ジスタに付いてはゲートをストッパと接続しオフトラン
ジスタとする。そのため２２１と２２５のストッパ及び
２２０、２２３のポリシリコンとメタルのコンタクトを
設けている。Ｐチャンネル側については２１０、２１４
のストッパと２０９、２１３のコンタクトは不要である
が、トランジスタの対称性を保つ意味で配置した。
【００１５】本実施例での対称性は静電気保護のために
使われる抵抗対の対称性、異なるＭＯＳトランジスタ
（ソース、ドレイン、ゲート）間の対称性、異なる極性
のトランジスタ、異なる極性のストッパに使われるコン
タクト間の対称性、メタル配線の対称性を言う。
使われる抵抗対の対称性、異なるＭＯＳトランジスタ
（ソース、ドレイン、ゲート）間の対称性、異なる極性
のトランジスタ、異なる極性のストッパに使われるコン
タクト間の対称性、メタル配線の対称性を言う。
【００１６】次に図３を用いて本発明の別の実施例を説
明する。抵抗、ダイオードを用いた入力パッドの例であ
る。
明する。抵抗、ダイオードを用いた入力パッドの例であ
る。
【００１７】３０１が、３０２がポリシリコン、Ｐ+拡
散抵抗、Ｎ+拡散抵抗の材料を使った抵抗である。３０
３、３０４はメタルと抵抗の導通をとるコンタクト、３
０７はＰ＋で３０５、３０６のストッパ＝Ｎ＋とでダイ
オードを構成する。３０８はコンタクトでダイオードと
メタル３１３を接続する。３１１はＮ+であり、このＮ+
トＰ+ストッパ３０９と３１０からなるＰ+でダイオード
を構成している。本例において静電気が印加された場合
電流は図３の上方から下方へ素直に流れていく。抵抗自
身が対称性を持ちまたメタルが上方から下方への流れを
持っているため抵抗内の電流の流れは平行であり、集中
しない。これらの電流はＰ+ダイオードに導かれるが、
このダイオード自身が対称性を持ち、ＶＤＤへの経路が
平均に分散化されているため、特定の箇所に集中しな
い。さらに電流はＮ+ダイオードに導かれる。同じよう
にダイオード自身が対称性を持ち、ＶＳＳへの経路が平
均に分散化されているため、特定の箇所に集中しない。
散抵抗、Ｎ+拡散抵抗の材料を使った抵抗である。３０
３、３０４はメタルと抵抗の導通をとるコンタクト、３
０７はＰ＋で３０５、３０６のストッパ＝Ｎ＋とでダイ
オードを構成する。３０８はコンタクトでダイオードと
メタル３１３を接続する。３１１はＮ+であり、このＮ+
トＰ+ストッパ３０９と３１０からなるＰ+でダイオード
を構成している。本例において静電気が印加された場合
電流は図３の上方から下方へ素直に流れていく。抵抗自
身が対称性を持ちまたメタルが上方から下方への流れを
持っているため抵抗内の電流の流れは平行であり、集中
しない。これらの電流はＰ+ダイオードに導かれるが、
このダイオード自身が対称性を持ち、ＶＤＤへの経路が
平均に分散化されているため、特定の箇所に集中しな
い。さらに電流はＮ+ダイオードに導かれる。同じよう
にダイオード自身が対称性を持ち、ＶＳＳへの経路が平
均に分散化されているため、特定の箇所に集中しない。
【００１８】ここで本例の対称とは静電気保護のために
使われる抵抗自身の対称性、コンタクト、ストッパを含
むＰ+ダイオード自身の対称性、コンタクト、ストッパ
を含むＮ+ダイオード自身の対称性、これらの素子を接
続するメタル配線の対称性を言う。
使われる抵抗自身の対称性、コンタクト、ストッパを含
むＰ+ダイオード自身の対称性、コンタクト、ストッパ
を含むＮ+ダイオード自身の対称性、これらの素子を接
続するメタル配線の対称性を言う。
【００１９】
【発明の効果】以上述べたように、集積回路チップの辺
に対し垂直な直線を対称軸とし左右対称のパッド、入出
力保護回路を配置することにより、静電気の電流を半減
させ、更に特定の箇所への電流集中を防止することによ
り静電気耐圧を高めることができた。具体的な事例では
２００ｐＦコンデンサに充電して放電する試験におい
て、本発明により５０−１００Ｖ耐圧を向上させること
ができた。
に対し垂直な直線を対称軸とし左右対称のパッド、入出
力保護回路を配置することにより、静電気の電流を半減
させ、更に特定の箇所への電流集中を防止することによ
り静電気耐圧を高めることができた。具体的な事例では
２００ｐＦコンデンサに充電して放電する試験におい
て、本発明により５０−１００Ｖ耐圧を向上させること
ができた。
【００２０】カスタムＩＣの設計ではパッドのピッチ、
大きさなどをユーザから指定されることが多く標準の保
護回路を使えない場合が多いが、本発明を適用すること
により簡単で速く信頼性の高い保護回路を作成すること
ができる。
大きさなどをユーザから指定されることが多く標準の保
護回路を使えない場合が多いが、本発明を適用すること
により簡単で速く信頼性の高い保護回路を作成すること
ができる。
【図１】本発明による実施例の図。
【図２】本発明による他の実施例の図。
【図３】本発明による他の実施例の図。
【図４】従来例の図。 １０１−−−パッド，１０２−−−抵抗，１０３・１０
４−−−コンタクト，１０５−−−メタル，１０６−−
−Ｎ+ストッパ，１０７−−−Ｐ+，１０８−−−ポリシ
リコン，１０９−−−Ｎ+ストッパ，１１０−−−Ｐ+，
１１１−−−コンタクト，１１２−−−Ｐ+ストッパ，
１１３−−−Ｎ+，１１４−−−ポリシリコン，１１５
−−−Ｐ+ストッパ，１１６−−−Ｎ+，１１７−−−コ
ンタクト，１１８−−−メタル，１１９−−−Ｐウェ
ル，１２０・１２１・１２２・１２３・１２４・１２５
・１２６−−−コンタクト ２０１−−−パッド，２０２・２１０−−−抵抗，２０
３・２０４・２１１・２１２−−−コンタクト，２０４
・２１５−−−メタル，２０５・２０６−−−Ｎ+スト
ッパ，２０７・２１１−−−Ｐ+，２０８・２１２−−
−ポリシリコン，２０９・２１３−−−コンタクト，２
１０・２１４−−−Ｎ+ストッパ，２１６・２１７−−
−Ｐ+ストッパ，２１８・２２２−−−Ｎ+，２１９・２
２３−−−ポリシリコン，２２０／２２４−−−コンタ
クト，２２１・２２５−−−Ｐ+ストッパ，２２６・２
２７・２２８・２２９−−−コンタクト，２３０−−−
Ｐウェル ３０１−−−パッド，３０２−−−抵抗，３０３・３０
４−−−コンタクト，３０５・３０６−−−Ｎ+ストッ
パ，３０７−−−Ｐ+，３０８−−−コンタクト，３０
９・３１０−−−Ｐ+ストッパ，３１１−−−Ｎ+，３１
２−−−コンタクト，３１３−−−メタル，３１４・３
１５・３１６・３１７−−−コンタクト，３１８−−−
Ｐウェル ４０１−−−パッド，４０３−−−抵抗，４０２・４０
４−−−コンタクト，４０５−−−メタル，４０６−−
−Ｎ+ストッパ，４０７−−−Ｐ+，４０８−−−コンタ
クト，４０９−−−Ｎ+ストッパ，４１０−−−Ｐ+，４
１１・４１２・４１３−−−コンタクト，４１４−−−
Ｐウェル
４−−−コンタクト，１０５−−−メタル，１０６−−
−Ｎ+ストッパ，１０７−−−Ｐ+，１０８−−−ポリシ
リコン，１０９−−−Ｎ+ストッパ，１１０−−−Ｐ+，
１１１−−−コンタクト，１１２−−−Ｐ+ストッパ，
１１３−−−Ｎ+，１１４−−−ポリシリコン，１１５
−−−Ｐ+ストッパ，１１６−−−Ｎ+，１１７−−−コ
ンタクト，１１８−−−メタル，１１９−−−Ｐウェ
ル，１２０・１２１・１２２・１２３・１２４・１２５
・１２６−−−コンタクト ２０１−−−パッド，２０２・２１０−−−抵抗，２０
３・２０４・２１１・２１２−−−コンタクト，２０４
・２１５−−−メタル，２０５・２０６−−−Ｎ+スト
ッパ，２０７・２１１−−−Ｐ+，２０８・２１２−−
−ポリシリコン，２０９・２１３−−−コンタクト，２
１０・２１４−−−Ｎ+ストッパ，２１６・２１７−−
−Ｐ+ストッパ，２１８・２２２−−−Ｎ+，２１９・２
２３−−−ポリシリコン，２２０／２２４−−−コンタ
クト，２２１・２２５−−−Ｐ+ストッパ，２２６・２
２７・２２８・２２９−−−コンタクト，２３０−−−
Ｐウェル ３０１−−−パッド，３０２−−−抵抗，３０３・３０
４−−−コンタクト，３０５・３０６−−−Ｎ+ストッ
パ，３０７−−−Ｐ+，３０８−−−コンタクト，３０
９・３１０−−−Ｐ+ストッパ，３１１−−−Ｎ+，３１
２−−−コンタクト，３１３−−−メタル，３１４・３
１５・３１６・３１７−−−コンタクト，３１８−−−
Ｐウェル ４０１−−−パッド，４０３−−−抵抗，４０２・４０
４−−−コンタクト，４０５−−−メタル，４０６−−
−Ｎ+ストッパ，４０７−−−Ｐ+，４０８−−−コンタ
クト，４０９−−−Ｎ+ストッパ，４１０−−−Ｐ+，４
１１・４１２・４１３−−−コンタクト，４１４−−−
Ｐウェル
Claims (4)
- 【請求項１】パッドと抵抗とダイオードで構成される静
電気保護回路において、集積回路の辺に対して垂直な直
線を対称軸とし抵抗自身が線対称となるように配置され
たこと異なる導伝タイプのトランジスタが線対称になる
よう配置されたこと異なる導伝タイプのトランジスタと
相対するコンタクトが線対称になるよう配置されたこと
異なる導伝タイプのダイオードが線対称になるよう配置
されたこと異なる導伝タイプのダイオードと相対するコ
ンタクトが線対称になるよう配置されたこと抵抗とトラ
ンジスタとダイオードを接続するメタル配線が線対称に
なるよう配置されたことを特徴とする静電気保護回路。 - 【請求項２】パッドと抵抗とトランジスタで構成される
静電気保護回路において、集積回路の辺に対して垂直な
直線を対称軸とし抵抗が線対称になるよう配置されたこ
と異なる導伝タイプのトランジスタが線対称になるよう
配置されたこと異なる導伝タイプのトランジスタと相対
するコンタクトが線対称になるよう配置されたことを特
徴とする静電気保護回路。 - 【請求項３】パッドと抵抗とダイオードで構成される静
電気保護回路において、集積回路の辺に対して垂直な直
線を対称軸とし抵抗自身が線対称になるよう配置された
ことダイオード自身が線対称になるよう配置されたこと
ダイオードと相対するコンタクトが線対称になるよう配
置されたことパッドと抵抗とダイオードを接続するメタ
ル配線が線対称になるよう配置されたことを特徴とする
静電気保護回路。 - 【請求項４】パッドと抵抗とダイオードで構成される静
電気保護回路において、集積回路の辺に対して垂直な直
線を対称軸とし上記請求項１、２、３記載の各構成要素
どうしの組み合わせによって生じる配置をとったことを
特徴とする静電気保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7172627A JPH0922948A (ja) | 1995-07-07 | 1995-07-07 | 静電気保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7172627A JPH0922948A (ja) | 1995-07-07 | 1995-07-07 | 静電気保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0922948A true JPH0922948A (ja) | 1997-01-21 |
Family
ID=15945390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7172627A Pending JPH0922948A (ja) | 1995-07-07 | 1995-07-07 | 静電気保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0922948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088073A (en) * | 1997-04-14 | 2000-07-11 | Casio Computer Co., Ltd. | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements |
| US9880432B2 (en) | 2014-04-10 | 2018-01-30 | Samsung Display Co., Ltd. | Display substrate |
-
1995
- 1995-07-07 JP JP7172627A patent/JPH0922948A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088073A (en) * | 1997-04-14 | 2000-07-11 | Casio Computer Co., Ltd. | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements |
| US9880432B2 (en) | 2014-04-10 | 2018-01-30 | Samsung Display Co., Ltd. | Display substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5905287A (en) | Semiconductor device with high voltage protection | |
| JPH02138773A (ja) | Ｍｏｓｆｅｔ | |
| US4691217A (en) | Semiconductor integrated circuit device | |
| KR920010888A (ko) | 입력보호회로를 갖춘 반도체 장치 | |
| US20060028776A1 (en) | Electrostatic discharge protection for an integrated circuit | |
| JPH037144B2 (ja) | ||
| KR930005501B1 (ko) | 입력보호회로를 구비한 반도체장치 | |
| US4714876A (en) | Circuit for initiating test modes | |
| US4739438A (en) | Integrated circuit with an improved input protective device | |
| JPH02188028A (ja) | アナログ信号入力回路 | |
| KR19980071706A (ko) | 반도체 접적회로 | |
| DE4118255A1 (de) | Monolithisch integrierter sensorschaltkreis in cmos-technik | |
| JPH0922948A (ja) | 静電気保護回路 | |
| JP2002141467A (ja) | 半導体装置 | |
| KR19990004618A (ko) | 반도체 정전기 보호회로 | |
| JPH0590520A (ja) | 半導体保護装置 | |
| KR100554328B1 (ko) | 반도체 장치 | |
| US6538291B1 (en) | Input protection circuit | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| EP0211622B1 (en) | Mos integrated circuit having a protection circuit which includes divided protection resistors | |
| JPS60120569A (ja) | 入力回路 | |
| JPH039559A (ja) | 半導体集積装置 | |
| JPH05315552A (ja) | 半導体保護装置 | |
| JPS63301558A (ja) | 半導体集積回路装置 | |
| JP3493713B2 (ja) | 半導体装置 |