CN107407845B - 薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造方法 - Google Patents

薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造方法 Download PDF

Info

Publication number
CN107407845B
CN107407845B CN201680015974.4A CN201680015974A CN107407845B CN 107407845 B CN107407845 B CN 107407845B CN 201680015974 A CN201680015974 A CN 201680015974A CN 107407845 B CN107407845 B CN 107407845B
Authority
CN
China
Prior art keywords
electrode
capacitor
gate
wiring
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680015974.4A
Other languages
English (en)
Other versions
CN107407845A (zh
Inventor
石崎守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN107407845A publication Critical patent/CN107407845A/zh
Application granted granted Critical
Publication of CN107407845B publication Critical patent/CN107407845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种即使在栅极布线和电容器布线之间存在短路也能够防止栅极驱动器或电源的故障的薄膜晶体管阵列以及其制造方法。薄膜晶体管阵列具备：绝缘基板；栅极绝缘膜；栅电极、与栅电极连接的栅极布线、电容器电极、以及与电容器电极连接的电容器布线；在与栅电极、栅极布线、电容器电极、电容器布线之间夹着栅极绝缘膜的源电极、与源电极连接的源极布线、漏电极、以及与漏电极连接的像素电极，像素电极隔着栅极绝缘膜与电容器电极重叠而具备存储电容，源电极和漏电极隔着栅极绝缘膜与栅电极重叠，在源电极和漏电极之间具有半导体层，在电容器布线的中途具有电阻。

Description

薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造 方法
技术领域
本发明涉及薄膜晶体管阵列、图像显示装置及其制造方法。
背景技术
已开发有薄膜晶体管阵列，并且开发有使用薄膜晶体管阵列的液晶显示装置或电泳显示装置。以往在薄膜晶体管阵列的电极的构图中使用了光刻法。
近年，作为更廉价的薄膜晶体管阵列，或者作为可实现低温工艺且适用于塑料基板的薄膜晶体管阵列，通过印刷而得到的薄膜晶体管阵列受到关注(专利文献1)。
但是，印刷与光刻法相比构图的成品率低，因此有时会在栅极布线和电容器布线之间引起短路。
现有技术文献
专利文献
专利文献1：日本特开2008－235861号公报
发明内容
发明所要解决的问题
在栅极布线和电容器布线之间存在短路时，有向栅极驱动器流大电流而栅极驱动器或电源损坏的问题。该问题是在用光刻法形成电极时不会引起的、通过印刷制造薄膜晶体管阵列时特有的课题。
本发明的目的在于，提供一种即使在栅极布线和电容器布线之间存在短路也不会损坏栅极驱动器或电源的薄膜晶体管阵列以及其制造方法。
用于解决课题的手段
用于解决上述课题的本发明的一方面为一种薄膜晶体管阵列，该薄膜晶体管阵列具备：绝缘基板；栅极绝缘膜；栅电极、与栅电极连接的栅极布线、电容器电极、与电容器电极连接的电容器布线；以及源电极、与源电极连接的源极布线、漏电极、与漏电极连接的像素电极，上述源电极、源极布线、漏电极、像素电极与栅电极、栅极布线、电容器电极、电容器布线之间，夹着栅极绝缘膜，像素电极隔着栅极绝缘膜与电容器电极重叠而具有存储电容，源电极和漏电极隔着栅极绝缘膜与栅电极重叠，在源电极和漏电极之间具有半导体层，在电容器布线的中途具有电阻。
另外，也可以是，栅电极、与栅电极连接的栅极布线、电容器电极、以及与电容器电极连接的电容器布线形成在比源电极和漏电极更靠下的下部(绝缘基板侧)(底栅型)，也可以是形成在上部(顶栅型)。
此外，也可以是，至少栅电极、栅极布线、电容器电极、电容器布线由同一材料形成。
此外，也可以是，电阻的电阻值小于用帧时间除以与电容器布线连接的全部存储电容后得到的值。
此外，也可以是，电阻的电阻值大于用栅极布线和电容器布线之间的电压的绝对值除以栅极驱动器的最大容许输出电流后得到的值。
此外，也可以是，电阻为在电容器布线的中途形成的长布线部。
此外，也可以是，电阻为在电容器布线的中途插入的其他部件。
此外，本发明的其他方面为薄膜晶体管阵列的制造方法，是上述的薄膜晶体管阵列的制造方法，包括：通过印刷法，在绝缘基板上形成栅电极、与栅电极连接的栅极布线、电容器电极、与电容器电极连接的电容器布线的工序；形成栅极绝缘膜的工序；在夹着栅极绝缘膜形成源电极、与源电极连接的源极布线、漏电极、以及与漏电极连接的像素电极的工序；以及在源电极和漏电极之间形成半导体层的工序。
另外，也可以是，栅电极、与栅电极连接的栅极布线、电容器电极、以及与电容器电极连接的电容器布线形成在比源电极和漏电极更靠下的下部(绝缘基板侧)(底栅型)，也可以是形成在上部(顶栅型)。
此外，也可以是，形成所述电阻的工序中，将作为电阻的长布线部的形成、与形成电容器布线的工序同时进行。
此外，也可以是，形成所述电阻的工序是通过在形成电容器布线的工序之后插入作为电阻的其他部件来进行的。
发明效果
根据本发明，既能够通过使用印刷法廉价地实现低温工艺，又能够防止栅极布线和电容器布线之间的短路所造成的栅极驱动器或电源的破坏。因而能够提供一种可挪用(流用)栅极驱动器或电源的薄膜晶体管阵列。
附图说明
图1是示出本发明的一个实施方式涉及的薄膜晶体管阵列的布线图。
图2A是示出本发明的一个实施方式涉及的薄膜晶体管阵列的布线图。
图2B是示出本发明的一个实施方式涉及的薄膜晶体管阵列的布线图。
图3A是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图3B是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图3C是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图3D是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图3E是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图3F是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图3G是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图4是示出本发明的一个实施方式涉及的薄膜晶体管阵列的布线图。
图5A是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图5B是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图5C是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图5D是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图5E是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图5F是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图5G是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图5H是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图6A是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图6B是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图6C是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图6D是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图6E是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图6F是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图6G是示出本发明的一个实施方式涉及的薄膜晶体管阵列的制造方法的示意图。
图7是示出现有技术涉及的薄膜晶体管阵列的布线图。
具体实施方式
以下，参照附图详细地说明本发明的一个实施方式。另外，以下所使用的附图中，为了使说明容易理解而并未正确地描绘比例尺。
(第一实施方式)
图1中示出第一实施方式涉及的薄膜晶体管阵列100。薄膜晶体管阵列100具有：绝缘基板1；形成在绝缘基板1上的多个栅电极2、与栅电极2连接的多条栅极布线2’、多个电容器电极10、以及与电容器电极10连接的多条电容器布线10’；形成在绝缘基板1、栅电极2、栅极布线2’、电容器电极10和电容器布线10’上的栅极绝缘膜3；形成在栅极绝缘膜3上的多个源电极4、与源电极4连接的多个源极布线4’、多个漏电极5、以及与漏电极5连接的多个像素电极7，像素电极7隔着栅极绝缘膜3与电容器电极10重叠而具有存储电容，源电极4和漏电极5隔着栅极绝缘膜3而与栅电极2重叠，在源电极4和漏电极5之间具有半导体层6，在电容器布线10’的中途具有电阻12。其中，在图1中为了容易理解而用布线图的形式进行记载。
通常，栅极布线2’与栅极驱动器各自的输出连接，在栅极驱动器上连接有栅极电源。源极布线4’与源极驱动器各自的输出连接，在源极驱动器上连接有源极电源。对置电极31与公共电源11a连接。电容器布线10’的与全部存储电容连接的布线为一条并与电容器电源11连接。其中，也有公共电源11a兼作电容器电源11的情况、或者没有电容器电源11而直接与接地电位(GND)连接的情况。此外，普遍认为布线电阻较小是优选的，以使得正确地施加期望的电压。
图7是示出以往的薄膜晶体管阵列500中的栅极布线2’和电容器布线10’的布线图。在以往的薄膜晶体管阵列500中，在栅极布线2’和电容器布线10’之间存在短路20的情况下，或者后天地产生了短路20的情况下，按照栅极电源→栅极驱动器→栅极布线2’→电容器布线10’→电容器电源11的顺序流大电流，栅极电源、栅极驱动器或者电容器电源11损坏。在公共电源11a兼作电容器电源11的情况下，栅极电源、栅极驱动器或者公共电源11a损坏。在电容器电源11接地(GND)的情况下，栅极电源或者栅极驱动器损坏。
但是，在薄膜晶体管阵列100中，通过在电容器布线10’的中途具有电阻12，即使在栅极布线2’和电容器布线10’之间存在短路20，也能够限制流向栅极驱动器的电流，能够防止栅极电源、栅极驱动器和电容器电源11的损坏。期望的是，电容器布线10’的中途的电阻12设置于多条电容器布线10’汇集成为一条的部分上。若这样做，就能够用一个电阻12保护全部的栅极驱动器。
栅极布线2’和电容器布线10’之间的短路20有时发生在统一地印刷栅电极2、栅极布线2’、电容器电极10和电容器布线10’的情况下。这是因为，与光刻法相比印刷法的成品率差，在光刻法中通常不会发生。但是，光刻法需要从成膜→抗蚀剂涂覆→预烘烤→曝光→显影→后烘烤→刻蚀→抗蚀剂剥离这么多工序，与此相对，在印刷法中用印刷→烘烤这样的简单的工序就行，廉价且能实现低温工艺，使用塑料基板的挠性薄膜晶体管阵列是可以的。即，使用印刷法制造的薄膜晶体管阵列具有与使用光刻法制造的薄膜晶体管阵列不同的优点。然后，本发明是在这种使用了印刷的薄膜晶体管阵列的情况下特有且有效的技术。但是，也可以将本发明适用于通过光刻法制造的薄膜晶体管阵列。
要求电阻12的电阻值R小于用帧时间除以与电容器布线10’连接的全部的存储电容Cs之和后得到的值。设帧时间为Tf、1像素的存储电容为Cs、1行的像素数为M、扫描线数为N，则R<Tf/(MNCs)。这是因为，在忽视栅极布线2’或电容器布线10’的电阻时，充电1行的存储电容的时间常数RMCs小于选择时间Tf/N。
此外，作为电阻12的电阻值R，要求大于用栅极布线和电容器布线之间的电压的绝对值除以栅极驱动器的最大容许输出电流后得到的值。设栅极－电容器间电压为Vgc，栅极驱动器的最大容许输出电流为Ig(max)，则R>│Vgc│/Ig(max)。
薄膜晶体管阵列100的具体方式的例子如图2A、图2B的示意图所示，是在电容器布线10’的中途插入了电阻12的方式。在图2A中，在基板1上的电容器布线10’的中途设置有安装部，使用Ag膏连接了作为其他部件的片式电阻12。在图2B中，在与基板1上的电容器布线10’连接的挠性印刷基板13的电容器布线的中途，焊装了作为其他部件的片式电阻12。
图3A～图3G中示出薄膜晶体管阵列100的制造方法的一例。左边是薄膜晶体管阵列100整体的布线图，中央是与构成薄膜晶体管阵列100的薄膜晶体管单体相对应的1个像素的平面图，右边是用A－B线切断1个像素的剖面图。其中，在整体布线图中记载了栅极布线2’、电容器布线10’和电阻12，但省略了栅电极2、电容器电极10、栅极绝缘膜3、源电极4、源极布线4’、漏电极5、像素电极7、半导体层6、保护层6’的记载。
首先，利用印刷法在绝缘基板1上形成了栅电极2、与栅电极2连接的栅极布线2’、电容器电极10、与电容器电极10连接且具有电阻12的安装部的电容器布线10’(图3A)。作为绝缘基板1的材料，可以使用玻璃等无机物、或聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚酰亚胺(PI)、聚醚酰亚胺(PEI)等有机物。作为栅电极2、栅极布线2’、电容器电极10和电容器布线10’的材料，优选Ag、Cu、Au、Pt等金属，也可以使用碳或ITO等。作为印刷法，可以使用胶版印刷、凸版印刷、凹版印刷、丝网印刷、喷墨印刷等，优选胶版印刷，特别优选反向胶印(inverse offset printing)或凹版胶印(gravure offsetprinting)。
接着，在绝缘基板1、栅电极2、栅极布线2’、电容器电极10和电容器布线10’上形成栅极绝缘膜3(图3B)。栅极绝缘膜3大致形成在整个面上，但在栅极连接部或电容器连接部上不形成。作为栅极绝缘膜3的材料，可以使用SiO2、SiN等无机绝缘膜、或聚乙烯基酚、环氧树脂等有机绝缘膜。其形成可以通过溅射、或液剂的涂覆和烧结来进行。
接着，通过印刷法在栅极绝缘膜3上形成源电极4、与源电极4连接的源极布线4’、漏电极5、与漏电极5连接的像素电极7(图3C)。源电极4和漏电极5隔着栅极绝缘膜3与栅电极2重叠。此外，像素电极7隔着栅极绝缘膜3与电容器电极10重叠。作为源电极4、源极布线4’、漏电极5和像素电极7的材料，优选Ag、Cu、Au、Pt等金属，但也可以使用碳或ITO等。作为印刷法，可以使用胶版印刷、凸版印刷、凹版印刷、丝网印刷、喷墨印刷等，但优选胶版印刷，特别优选反向胶印或凹版胶印。
接着，在栅极绝缘膜3、源电极4以及漏电极5上且包含源电极4和漏电极5之间的区域上形成半导体层6(图3D)，并进一步形成保护层6’以覆盖半导体层6(图3E)。作为半导体层6的材料，可以使用硅半导体、氧化物半导体、有机半导体等。其形成可以通过CVD、溅射、或者印刷法来进行。作为保护层6’的材料，可以使用SiO2、SiN、或者氟类树脂。其形成可以使用CVD、溅射、或者印刷法。如图3E所示，在保护层6’完全覆盖源电极4和源极布线4’的情况下，可以没有层间绝缘膜8和上部像素电极9。该情况下，像素电极7成为进行显示的有效区域。
接着，在电容器布线10’的中途安装电阻12(图3F)。电阻12的安装可以通过使用Ag膏等来容易地进行。
接着，在如此制成的薄膜晶体管阵列100和另外制成的对置基板30上的对置电极31之间夹入显示介质32，作为图像显示装置(面板)(图3G)。作为显示介质32的材料，可以使用液晶、电泳体、电致变色发光材料等。在液晶的情况下，通常与偏光板组合进行光的控制。在聚合物分散液晶、电泳体、电致变色发光材料的情况下，不需要偏光板。
(第二实施方式)
图4中示出第二实施方式涉及的薄膜晶体管阵列200。薄膜晶体管阵列200具有：绝缘基板1；形成在绝缘基板1上的多个栅电极2、与栅电极2连接的多条栅极布线2’、多个电容器电极10、以及与电容器电极10连接的多条电容器布线10’；形成在绝缘基板1、栅电极2、栅极布线2’、电容器电极10和电容器布线10’上的栅极绝缘膜3；形成在栅极绝缘膜3上的多个源电极4、与源电极4连接的多个源极布线4’、多个漏电极5、以及与漏电极5连接的多个像素电极7，像素电极7隔着栅极绝缘膜3与电容器电极10重叠而具有存储电容，源电极4和漏电极5隔着栅极绝缘膜3而与栅电极2重叠，在源电极4和漏电极5之间具有半导体层6，在电容器布线10’的中途具有电阻12。电阻12与栅电极2、栅极布线2’、电容器电极10和电容器布线10’同时通过印刷形成。再有，薄膜晶体管阵列200和薄膜晶体管阵列100的电阻12的形成方法以及构造不同，对于其他构造是相同的，因此，在图4中仅示出栅极布线2’、电容器布线10’和电阻12，省略除此以外的结构的记载。
在薄膜晶体管阵列200中，由于可以用与栅电极2、栅极布线2’、电容器电极10和电容器布线10’相同的材料和相同的工艺来形成电阻12，因此能够不增加工序地保护栅极电源、栅极驱动器和电容器电源11。
电阻12的电阻值R小于用帧时间除以与电容器布线10’连接的全部的存储电容Cs之和后得到的值、或者大于用栅极和电容器之间的电压的绝对值除以栅极驱动器的最大容许输出电流后得到的值的这点，与第一实施方式同样。
图5A～图5H中示出薄膜晶体管阵列200的制造方法。左边是薄膜晶体管阵列200整体的布线图，中央是与构成薄膜晶体管阵列200的薄膜晶体管单体相对应的1个像素的平面图，右边是用A－B线切断1个像素的剖面图。其中，在整体布线图中记载了栅极布线2’、电容器布线10’和电阻12，但省略了栅电极2、电容器电极10、栅极绝缘膜3、源电极4、源极布线4’、漏电极5、像素电极7、半导体层6、保护层6’的记载。
首先，利用印刷法在绝缘基板1上形成了栅电极2、与栅电极2连接的栅极布线2’、电容器电极10、与电容器电极10连接的电容器布线10’、以及电阻12(图5A)。关于电阻12，通过使多条电容器布线10’汇集成一条之后的电容器布线10’蛇行布线而形成已调整了其长度的长布线部，由此来使其满足电阻值R。其中，并不限定于蛇行布线，只要电阻值是规定的值，也可以不是蛇行。再有，也可以使电阻12部分的宽度比电容器布线10’的宽度细，但如果过细，则有被电流烧断的危险，因此需要注意。
作为绝缘基板1的材料，可以使用玻璃等无机物、或聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚酰亚胺(PI)、聚醚酰亚胺(PEI)等有机物。作为栅电极2、栅极布线2’、电容器电极10、电容器布线10’和电阻12的材料，优选Ag、Cu、Au、Pt等金属，也可以使用碳或ITO等。作为印刷法，可以使用胶版印刷、凸版印刷、凹版印刷、丝网印刷、喷墨印刷等，优选胶版印刷，特别优选反向胶印或凹版胶印。
接着，在绝缘基板1、栅电极2、栅极布线2’、电容器电极10和电容器布线10’上形成栅极绝缘膜3(图5B)。栅极绝缘膜3大致形成在整个面上，但不形成在栅极连接部或电容器连接部上。作为栅极绝缘膜3的材料，可以使用SiO2、SiN等无机绝缘膜、或聚乙烯基酚、环氧树脂等有机绝缘膜。其形成可以通过溅射、或液剂的涂覆和烧结来进行。
接着，通过印刷法在栅极绝缘膜3上形成源电极4、与源电极4连接的源极布线4’、漏电极5、以及与漏电极5连接的像素电极7(图5C)。源电极4和漏电极5隔着栅极绝缘膜3而与栅电极2重叠。此外，像素电极7隔着栅极绝缘膜3而与电容器电极10重叠。作为源电极4、源极布线4’、漏电极5和像素电极7的材料，优选Ag、Cu、Au、Pt等金属，但也可以使用碳或ITO等。作为印刷法，可以使用胶版印刷、凸版印刷、凹版印刷、丝网印刷、喷墨印刷等，但优选胶版印刷，特别优选反向胶印或凹版胶印。
接着，在栅极绝缘膜3、源电极4以及漏电极5上且包含源电极4和漏电极5之间的区域上形成半导体层6(图5D)，并进一步形成保护层6’以覆盖半导体层6(图5E)。作为半导体层6的材料，可以使用硅半导体、氧化物半导体、有机半导体等。其形成可以通过CVD、溅射、或者印刷法来进行。作为保护层6’的材料，可以使用SiO2、SiN、或者氟类树脂。其形成可以使用CVD、溅射、或者印刷法。
接着，在像素电极7上形成具有开口的层间绝缘膜8(图5F)。在保护层6’未完全覆盖源电极4和源极布线4’的情况下，优选由层间绝缘膜8覆盖该部分。作为层间绝缘膜8的材料，优选环氧树脂等有机绝缘膜。层间绝缘膜8可以用丝网印刷等印刷法形成。
接着，在层间绝缘膜8上形成上部像素电极9(图5G)。上部像素电极9经由层间绝缘膜8的开口而与像素电极7连接。作为上部像素电极9的材料，优选Ag膏或碳膏等。上部像素电极9可以用丝网印刷等印刷法形成。
在薄膜晶体管阵列200具有上部像素电极9的情况下，上部像素电极9成为有效显示区域。再有，在形成至层间绝缘膜8而不形成上部像素电极9的情况下，层间绝缘膜8的开口成为有效显示区域。
接着，在如此制成的薄膜晶体管阵列200和另外制成的对置基板30上的对置电极31之间夹入显示介质32，作为图像显示装置(面板)(图5H)。作为显示介质32的材料，可以使用液晶、电泳体、电致变色发光材料等。在液晶的情况下，通常与偏光板组合进行光的控制。在聚合物分散液晶、电泳体、电致变色发光材料的情况下，不需要偏光板。
再有，薄膜晶体管阵列100、200及其制造方法不限定于栅电极2处于比源电极4和漏电极5更靠近基板1一侧的底栅结构，也可以适用于源电极4和漏电极5处于比栅电极2更靠近基板1一侧的顶栅结构。此外，不限定于在源电极4和漏电极5之上形成半导体层6的底部接触结构，也可以适用于在半导体层6之上形成源电极4和漏电极5的顶部接触结构。
图6A～图6G中示出薄膜晶体管阵列200为顶栅的情况下的制造方法的一例。左边是薄膜晶体管阵列200整体的布线图，中央是与构成薄膜晶体管阵列200的薄膜晶体管单体相对应的1个像素的平面图，右边是用A－B线切断1个像素的剖面图。其中，在整体布线图中记载了栅极布线2’、电容器布线10’和电阻12，但省略了栅电极2、电容器电极10、栅极绝缘膜3、源电极4、源极布线4’、漏电极5、像素电极7、半导体层6、保护层6’的记载。
首先，利用印刷法在绝缘基板1上形成了源电极4、与源电极4连接的源极布线4’、漏电极5、以及与漏电极5连接的像素电极7(图6A)。
作为绝缘基板1的材料，可以使用玻璃等无机物、或聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚酰亚胺(PI)、聚醚酰亚胺(PEI)等有机物。作为源电极4、源极布线4’、漏电极5和像素电极7的材料，优选Ag、Cu、Au、Pt等金属，也可以使用碳或ITO等。作为印刷法，可以使用胶版印刷、凸版印刷、凹版印刷、丝网印刷、喷墨印刷等，但优选胶版印刷，特别优选反向胶印或凹版胶印。
接着，在包含源电极4和漏电极5之间的区域上形成半导体层6(图6B)。作为半导体层6的材料，可以使用硅半导体、氧化物半导体、有机半导体等。其形成可以通过CVD、溅射、或者印刷法来进行。
接着，在绝缘基板1、源电极4、源极布线4’、漏电极5、像素电极7以及半导体6上形成栅极绝缘膜3(图6C)。其中，栅极绝缘膜3在像素电极7上具有开口。此外，在栅极连接部或电容器连接部上不形成栅极绝缘膜3。作为栅极绝缘膜3的材料，可以使用SiO2、SiN等无机绝缘膜、或聚乙烯基酚、环氧树脂等有机绝缘膜。其形成可以通过溅射、或液剂的涂覆和烧结来进行。通过在该膜上使用光刻法设置开口来形成栅极绝缘膜3。或者，也可以涂敷感光性树脂并进行曝光、显影，来作为栅极绝缘膜3使用。
接着，通过印刷法在栅极绝缘膜3上形成栅电极2、与栅电极2连接的栅极布线2’、电容器电极10、与电容器电极10连接的电容器布线10’、以及电阻12(图6D)。栅电极2隔着栅极绝缘膜3而与源电极4和漏电极5重叠。此外，电容器电极10隔着栅极绝缘膜3而与像素电极7重叠。关于电阻12，通过使多条电容器布线10’汇集成一条之后的电容器布线10’蛇行布线并形成已调整了其长度的长布线部，由此来使其满足电阻值R。其中，并不限定于蛇行布线，只要电阻值是规定的值，也可以不是蛇行。再有，也可以使电阻12部分的宽度比电容器布线10’的宽度细，但如果过细，则有被电流烧断的危险，因此需要注意。
作为栅电极2、栅极布线2’、电容器电极10、电容器布线10’和电阻12的材料，优选Ag、Cu、Au、Pt等金属，也可以使用碳或ITO等。作为印刷法，可以使用胶版印刷、凸版印刷、凹版印刷、丝网印刷、喷墨印刷等，优选胶版印刷，特别优选反向胶印或凹版胶印。
接着，在像素电极7上形成具有开口的层间绝缘膜8(图6E)。层间绝缘膜8的开口设置成与栅极绝缘膜3的开口重叠。作为层间绝缘膜8的材料，优选环氧树脂等有机绝缘膜。层间绝缘膜8可以用丝网印刷等印刷法形成。
接着，在层间绝缘膜8上形成上部像素电极9(图6F)。上部像素电极9经由层间绝缘膜8的开口和栅极绝缘膜3的开口而与像素电极7连接。作为上部像素电极9的材料，优选Ag膏或碳膏等。上部像素电极9可以用丝网印刷等印刷法形成。
在薄膜晶体管阵列200具有上部像素电极9的情况下，上部像素电极9成为有效显示区域。
接着，在如此制成的薄膜晶体管阵列200和另外制成的对置基板30上的对置电极31之间夹入显示介质32，作为图像显示装置(面板)(图6G)。作为显示介质32的材料，可以使用液晶、电泳体、电致变色发光材料等。在液晶的情况下，通常与偏光板组合进行光的控制。在聚合物分散液晶、电泳体、电致变色发光材料的情况下，不需要偏光板。
实施例
(实施例1)
对具体实施例进行说明。作为实施例1，使用图3A～图3G所示的工序制成了图2A所示的薄膜晶体管阵列100。首先，准备玻璃基板作为绝缘基板1，对Ag油墨进行胶版印刷并进行烧结，形成了栅电极2、栅极布线2’、电容器电极10和电容器布线10’(图3A)。
接着，将聚乙烯基酚溶液进行芯片涂敷(die coat)并进行烧结，形成了栅极绝缘膜3(图3B)。
接着，将Ag油墨进行胶版印刷并进行烧结，形成了源电极4、源极布线4’、漏电极5和像素电极7(图3C)。接着，将聚噻吩类有机半导体溶液进行柔性版印刷并进行烧结，形成了半导体层6(图3D)。接着，将氟类树脂溶液进行丝网印刷并进行烧结，形成了保护层6’(图3E)。
接着，在电容器布线10’的安装部使用Ag膏安装了10kΩ的片式电阻12(图3F)。
另外准备PEN基板作为对置基板30，并溅射ITO而形成了对置电极31。接着，在对置基板30的对置电极31侧和薄膜晶体管阵列部之间夹入聚合物分散液晶材料，作为显示介质32，并使其进行紫外线固化(图3G)。
用同样的工序制成多个面板，并以帧时间16.7ms进行了驱动。再有，设定像素数为640×480，存储电容为每1像素1pF，栅极电压为+10V(非选择时)或者－10V(选择时)，电容器电压与对置电压相同为+3V。栅极驱动器的最大容许电流为5mA左右。在栅极布线2’和电容器布线10’之间不存在短路的面板中得到了正常显示。在一部分面板中，由于存在栅极布线2’和电容器布线10’之间的短路20，因此显示品质差。但是，栅极电源、栅极驱动器和电容器电源11没有损坏，可以挪用到其他的正常面板。
(实施例2)
作为实施例2，使用图5A～图5H所示的工序制成了图4所示的薄膜晶体管阵列200。首先，准备PEN基板作为绝缘基板1，将Ag油墨进行胶版印刷并进行烧结，形成了栅电极2、栅极布线2’、电容器电极10、电容器布线10’和电阻12(图5A)。电阻12的值为10kΩ。
接着，将聚乙烯基苯酚溶液进行芯片涂敷并进行烧结，形成了栅极绝缘膜3(图5B)。
接着，将Ag油墨进行胶版印刷并进行烧结，形成了源电极4、源极布线4’、漏电极5和像素电极7(图5C)。接着，将聚噻吩类有机半导体溶液进行柔性版印刷并进行烧结，形成了半导体层6(图5D)。进一步，对氟类树脂溶液进行丝网印刷并进行烧结，形成了保护层6’(图5E)。
接着，将环氧树脂溶液进行丝网印刷并进行烧结，形成了层间绝缘膜8(图5F)。接着，将Ag膏进行丝网印刷并进行烧结，形成上部像素电极9(图5G)，作为薄膜晶体管阵列200。
另外准备PEN基板作为对置基板30，并溅射ITO而形成了对置电极31。接着，在对置基板30的对置电极31侧和薄膜晶体管阵列部之间夹入聚合物分散液晶材料，作为显示介质32，并使其进行紫外线固化(图5H)。
用同样的工序制成多个面板，并以帧时间16.7ms进行了驱动。再有，设定像素数为640×480，存储电容为每1像素1pF，栅极电压为+10V(非选择时)或者－10V(选择时)，电容器电压与对置电压相同为+3V。栅极驱动器的最大容许电流为5mA左右。在栅极布线2’和电容器布线10’之间不存在短路的面板中得到了正常显示。在一部分面板中，由于存在栅极布线2’和电容器布线10’之间的短路20，因此显示品质差。但是，栅极电源、栅极驱动器和电容器电源11没有损坏，可以挪用到其他的正常面板。
(实施例3)
作为实施例3，使用图6A～图6G所示的工序制成了图4所示的薄膜晶体管阵列200。首先，准备PEN基板作为绝缘基板1，将Ag油墨进行胶版印刷并进行烧结，形成了源电极4、源极布线4’、漏电极5和像素电极7(图6A)。
接着，将聚噻吩类有机半导体溶液进行柔性版印刷并进行烧结，形成了半导体层6(图6B)。
接着，将光致抗蚀剂进行旋转涂敷、曝光、显影、烧结，形成了栅极绝缘膜3(图6C)。
接着，将Ag油墨进行胶版印刷并进行烧结，形成了栅电极2、栅极布线2’、电容器电极10、电容器布线10’和电阻12(图6D)。电阻12的值为10kΩ。
接着，将环氧树脂溶液进行丝网印刷并进行烧结，形成了层间绝缘膜8(图6E)。接着，将Ag膏进行丝网印刷并进行烧结，形成上部像素电极9(图6F)，作为薄膜晶体管阵列200。
另外准备PEN基板作为对置基板30，并溅射ITO而形成了对置电极31。接着，在对置基板30的对置电极31侧和薄膜晶体管阵列部之间夹入聚合物分散液晶材料，作为显示介质32，并使其进行紫外线固化(图6G)。
用同样的工序制成多个面板，并以帧时间16.7ms进行了驱动。再有，设定像素数为640×480，存储电容为每1像素1pF，栅极电压为+10V(非选择时)或者－10V(选择时)，电容器电压与对置电压相同为+3V。栅极驱动器的最大容许电流为5mA左右。在栅极布线2’和电容器布线10’之间不存在短路的面板中得到了正常显示。在一部分面板中，由于存在栅极布线2’和电容器布线10’之间的短路20，因此显示品质差。但是，栅极电源、栅极驱动器和电容器电源11没有损坏，可以挪用到其他的正常面板。
(比较例1)
除了未插入电阻12以外，用与实施例1同样的工序制作了薄膜晶体管阵列。若用测试器测量从将电容器布线10’汇集成一条的部分到电容器供电部10s为止的电容器布线10’的电阻值，则为50Ω。
用同样的工序制成多个面板，并进行了同样的驱动。在栅极布线2’和电容器布线10’之间不存在短路的面板中得到了正常显示。在一部分面板中，由于存在栅极布线2’和电容器布线10’之间的短路20，所以栅极电源、栅极驱动器或者电容器电源11损坏。
(比较例2)
除了电阻12的值为100kΩ以外，用与实施例1同样的工序制作了薄膜晶体管阵列。
用同样的工序制成多个面板，并进行了同样的驱动。即使在栅极布线2’和电容器布线10’之间存在短路的面板中，也没有栅极电源、栅极驱动器和电容器电源11损坏的情况。但是，在栅极布线2’和电容器布线10’之间不存在短路的面板中也未得到正常显示。
如以上说明的那样，根据本发明，能够提供一种既通过使用印刷法而廉价地实现了低温工艺，又通过防止栅极布线和电容器布线之间的短路造成的栅极驱动器或电源的故障、从而能进行栅极驱动器或电源的挪用的薄膜晶体管阵列以及其制造方法。
工业上的可利用性
本发明对薄膜晶体管阵列等有用。
附图标记的说明
1 绝缘基板
2 栅电极
2’ 栅极布线
3 栅极绝缘膜
4 源电极
4’ 源极布线
5 漏电极
6 半导体层
6’ 保护层
7 像素电极
8 层间绝缘膜
9 上部像素电极
10 电容器电极
10’ 电容器布线
10s 电容器供电部
11 电容器电源
11a 公共电源
12 电阻
13 挠性印刷基板
14 栅极驱动器
20 短路部
30 对置基板
31 对置电极
32 显示介质
100、200、500 薄膜晶体管阵列

Claims (10)

1.一种薄膜晶体管阵列，其特征在于，具备：绝缘基板；栅极绝缘膜；栅电极、与所述栅电极连接的栅极布线、电容器电极、与所述电容器电极连接的多条电容器布线；以及源电极、与所述源电极连接的源极布线、漏电极、与所述漏电极连接的像素电极，所述源电极、所述源极布线、所述漏电极、所述像素电极与所述栅电极、所述栅极布线、所述电容器电极、所述电容器布线之间，夹着所述栅极绝缘膜，所述像素电极隔着所述栅极绝缘膜与所述电容器电极重叠而具有存储电容，所述源电极和所述漏电极隔着所述栅极绝缘膜而与所述栅电极重叠，在所述源电极和所述漏电极之间具有半导体层，所述多条电容器布线汇集成为一条而连接于电源，在所述多条电容器布线汇集成为一条的部分设有电阻，所述电阻是通过对所述多条电容器布线汇集成为一条之后的电容器布线进行布线而形成的长布线部，通过调整该长布线部的长度，从而调整所述电阻的电阻值。
2.根据权利要求1所述的薄膜晶体管阵列，其特征在于，所述栅电极、所述栅极布线、所述电容器电极和所述电容器布线形成在所述绝缘基板上，所述栅极绝缘膜形成在所述绝缘基板、所述栅电极、所述栅极布线、所述电容器电极及所述电容器布线上，所述源电极、所述源极布线、所述漏电极和所述像素电极形成在所述栅极绝缘膜上。
3.根据权利要求1所述的薄膜晶体管阵列，其特征在于，所述源电极、所述源极布线、所述漏电极和所述像素电极形成在所述绝缘基板上，所述栅极绝缘膜形成在所述绝缘基板、所述源电极、所述源极布线、所述漏电极和所述像素电极上，所述栅电极、所述栅极布线、所述电容器电极和所述电容器布线形成在所述栅极绝缘膜上。
4.根据权利要求1～3的任一项所述的薄膜晶体管阵列，其特征在于，至少所述栅电极、所述栅极布线、所述电容器电极和所述电容器布线由同一材料构成。
5.根据权利要求1～3的任一项所述的薄膜晶体管阵列，其特征在于，所述电阻的电阻值小于用帧时间除以与所述电容器布线连接的全部存储电容后得到的值。
6.根据权利要求1～3的任一项所述的薄膜晶体管阵列，其特征在于，所述电阻的电阻值大于用所述栅极布线和所述电容器布线之间的电压的绝对值除以栅极驱动器的最大容许输出电流后得到的值。
7.一种图像显示装置，其特征在于，内装有权利要求1～6的任一项所述的薄膜晶体管阵列。
8.一种薄膜晶体管阵列的制造方法，其特征在于，包括：通过印刷法，在绝缘基板上形成栅电极、与所述栅电极连接的栅极布线、电容器电极、与所述电容器电极连接的多条电容器布线的工序，所述多条电容器布线汇集成为一条而连接于电源；在所述多条电容器布线汇集成为一条的部分设置电阻的工序，所述电阻是通过对所述多条电容器布线汇集成为一条之后的电容器布线进行布线而形成 的长布线部，通过调整该长布线部的长度，从而调整所述电阻的电阻值；在所述栅电极、所述栅极布线、所述电容器电极和所述电容器布线上形成栅极绝缘膜的工序；在所述栅极绝缘膜之上形成源电极、与所述源电极连接的源极布线、漏电极、以及与所述漏电极连接的像素电极的工序；以及在所述源电极和漏电极之间形成半导体层的工序。
9.一种薄膜晶体管阵列的制造方法，其特征在于，包括：在绝缘基板上形成源电极、与所述源电极连接的源极布线、漏电极、以及与所述漏电极连接的像素电极的工序；在所述源电极和漏电极之间形成半导体层的工序；在所述源电极、所述源极布线、所述漏电极和所述像素电极之上形成在所述像素电极上具有开口的栅极绝缘膜的工序；通过印刷法，在所述栅极绝缘膜之上形成栅电极、与所述栅电极连接的栅极布线、电容器电极、与所述电容器电极连接的多条电容器布线的工序，所述多条电容器布线汇集成为一条而连接于电源；在所述多条电容器布线汇集成为一条的部分设置电阻的工序，所述电阻是通过对所述多条电容器布线汇集成为一条之后的电容器布线进行布线而形成的长布线部，通过调整该长布线部的长度，从而调整所述电阻的电阻值；在所述栅极绝缘膜、所述栅电极、所述栅极布线、所述电容器电极和所述电容器布线之上形成在所述栅极绝缘膜的开口上具有开口的层间绝缘膜的工序；以及在所述层间绝缘膜之上形成上部像素电极的工序。
10.根据权利要求8或9所述的薄膜晶体管阵列的制造方法，其特征在于，形成所述电阻的工序中，将作为所述电阻的长布线部的形成、与形成所述电容器布线的工序同时进行。
CN201680015974.4A 2015-03-18 2016-03-17 薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造方法 Active CN107407845B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-054712 2015-03-18
JP2015054712 2015-03-18
PCT/JP2016/001570 WO2016147672A1 (ja) 2015-03-18 2016-03-17 薄膜トランジスタアレイ、画像表示装置および薄膜トランジスタアレイの製造方法

Publications (2)

Publication Number Publication Date
CN107407845A CN107407845A (zh) 2017-11-28
CN107407845B true CN107407845B (zh) 2021-03-09

Family

ID=56918734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680015974.4A Active CN107407845B (zh) 2015-03-18 2016-03-17 薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造方法

Country Status (6)

Country Link
US (1) US11264406B2 (zh)
EP (1) EP3260911B1 (zh)
JP (1) JP6720963B2 (zh)
CN (1) CN107407845B (zh)
TW (1) TWI686652B (zh)
WO (1) WO2016147672A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2576950B (en) 2018-09-10 2022-03-02 Pragmatic Printing Ltd Electronic circuit and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650834A (en) * 1994-07-05 1997-07-22 Mitsubishi Denki Kabushiki Kaisha Active-matrix device having silicide thin film resistor disposed between an input terminal and a short-circuit ring
CN101839888A (zh) * 2010-05-19 2010-09-22 石楠 检测金属材料损伤的无损检测方法
CN202978237U (zh) * 2012-12-13 2013-06-05 温州诺华新能源有限公司 带负载保护的逆变器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715936B2 (ja) 1994-09-30 1998-02-18 日本電気株式会社 薄膜トランジスタ型液晶表示装置とその製造方法
JP3729952B2 (ja) * 1996-11-06 2005-12-21 株式会社半導体エネルギー研究所 反射型表示装置の作製方法
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
JP4632383B2 (ja) * 1998-08-31 2011-02-16 キヤノン株式会社 光電変換装置に用いられる半導体装置
GB9928353D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Liquid crystal display and method of manufacture
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003005219A (ja) * 2001-06-27 2003-01-08 Matsushita Electric Ind Co Ltd 液晶表示装置
AU2002321847A1 (en) * 2002-01-15 2003-07-30 Samsung Electronics Co., Ltd A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
TWI263961B (en) * 2005-02-17 2006-10-11 Au Optronics Corp Display units
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
EP2228681A4 (en) * 2007-12-19 2011-10-19 Sharp Kk ACTIVE MATRIX SUBSTRATE, METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER
WO2011037213A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
CN103650149B (zh) * 2011-08-03 2016-04-13 松下电器产业株式会社 显示面板装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650834A (en) * 1994-07-05 1997-07-22 Mitsubishi Denki Kabushiki Kaisha Active-matrix device having silicide thin film resistor disposed between an input terminal and a short-circuit ring
CN101839888A (zh) * 2010-05-19 2010-09-22 石楠 检测金属材料损伤的无损检测方法
CN202978237U (zh) * 2012-12-13 2013-06-05 温州诺华新能源有限公司 带负载保护的逆变器

Also Published As

Publication number Publication date
WO2016147672A1 (ja) 2016-09-22
TW201704830A (zh) 2017-02-01
TWI686652B (zh) 2020-03-01
US11264406B2 (en) 2022-03-01
JPWO2016147672A1 (ja) 2017-12-28
US20180024391A1 (en) 2018-01-25
EP3260911B1 (en) 2020-04-01
EP3260911A4 (en) 2018-02-21
CN107407845A (zh) 2017-11-28
JP6720963B2 (ja) 2020-07-08
EP3260911A1 (en) 2017-12-27

Similar Documents

Publication Publication Date Title
DE102016125475B4 (de) Organische lichtemittierende anzeigevorrichtung
US9964818B2 (en) Active matrix substrate and display device
US6909532B2 (en) Matrix driven electrophoretic display with multilayer back plane
US20180108649A1 (en) Array substrate and display device
US10964284B2 (en) Electronic component board and display panel
US20150287748A1 (en) Display device
US9366897B2 (en) Display device and manufacturing method thereof
JP6324098B2 (ja) 表示装置及びその製造方法
DE102017129439A1 (de) Organisches lichtemittierendes Anzeigefeld und elektronische Vorrichtung
KR20160087981A (ko) 표시 장치
US20190361555A1 (en) Display device and fabricating method thereof
US20110101358A1 (en) Semiconductor device and display apparatus using the semiconductor device
US9329448B2 (en) Array substrate and manufacturing method thereof, display device
CN107407845B (zh) 薄膜晶体管阵列、图像显示装置以及薄膜晶体管阵列的制造方法
KR101296664B1 (ko) 액정 표시 장치 및 그 제조 방법
CN112241079B (zh) 显示装置
US20180081487A1 (en) Display device and method for manufacturing the same
US20050225543A1 (en) Display circuit having asymmetrical nonlinear resistive elements
US20090073098A1 (en) Display module with identification circuit on panel
US10634963B2 (en) Thin-film transistor array and method for manufacturing the same
US8576207B2 (en) Self-emission type display and method for fabricating the same
JP6693144B2 (ja) 薄膜トランジスタアレイおよびその製造方法
KR101023972B1 (ko) 상부기판 및 이를 갖는 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant