TW201704830A - 薄膜電晶體陣列、影像顯示裝置及薄膜電晶體陣列的製造方法 - Google Patents

薄膜電晶體陣列、影像顯示裝置及薄膜電晶體陣列的製造方法 Download PDF

Info

Publication number
TW201704830A
TW201704830A TW105108259A TW105108259A TW201704830A TW 201704830 A TW201704830 A TW 201704830A TW 105108259 A TW105108259 A TW 105108259A TW 105108259 A TW105108259 A TW 105108259A TW 201704830 A TW201704830 A TW 201704830A
Authority
TW
Taiwan
Prior art keywords
electrode
gate
wiring
capacitor
transistor array
Prior art date
Application number
TW105108259A
Other languages
English (en)
Other versions
TWI686652B (zh
Inventor
Mamoru Ishizaki
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of TW201704830A publication Critical patent/TW201704830A/zh
Application granted granted Critical
Publication of TWI686652B publication Critical patent/TWI686652B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一種即便在閘極配線-電容配線間有短路，也能防止閘極驅動器或電源的故障之薄膜電晶體陣列及其製造方法。薄膜電晶體陣列具有：絕緣基板；閘極絕緣膜；閘極電極、連接於閘極電極的閘極配線、電容電極、及連接於電容電極的電容配線；以及在與其等之間夾著閘極絕緣膜之源極電極、連接於源極電極之源極配線、汲極電極、及連接於汲極電極之像素電極；像素電極具有隔著閘極絕緣膜與電容電極重疊的儲存電容，源極電極和汲極電極係隔著閘極絕緣膜與閘極電極重疊，在源極電極和汲極電極之間具有半導體層，在電容配線的中途具有電阻。

Description

薄膜電晶體陣列、影像顯示裝置及薄膜電晶體陣列的製造方法
本發明係關於薄膜電晶體陣列，影像顯示裝置及其製造方法。
開發一種薄膜電晶體陣列，且開發一種使用該薄膜電晶體陣列之液晶顯示裝置、電泳顯示裝置。以往，薄膜電晶體陣列之電極的圖案化，係使用光微影術。
近年來，作為更廉價的薄膜電晶體陣列、或者使用於可進行低溫製程的塑膠基板之薄膜電晶體陣列，藉由印刷所形成的薄膜電晶體陣列乃備受矚目(專利文獻1)。
然而，在印刷中，與光微影術相比較之下，圖案化的良率小，所以會有在閘極配線和電容配線之間發生短路的情況。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-235861號公報
一旦在閘極配線-電容配線間發生短路，則會有在閘極驅動器流動大電流，而使閘極驅動器或電源故障之問題。此問題在利用光微影術形成電極時不會發生，是利用印刷製造薄膜電晶體陣列時之特有的課題。
本發明之目的在提供一種即便在閘極配線-電容配線間發生短路，也不會破壞閘極驅動器或電源之薄膜電晶體陣列及其製造方法。
用以解決上述課題之本發明的一態樣係一種薄膜電晶體陣列，其係具備：絕緣基板；閘極絕緣膜；閘極電極、連接於閘極電極的閘極配線、電容電極、及連接於電容電極的電容配線；以及在與該等之間夾著閘極絕緣膜之源極電極、連接於源極電極之源極配線、汲極電極、連接於汲極電極之像素電極；像素電極具有隔著閘極絕緣膜與電容電極重疊的儲存電容，源極電極和汲極電極係隔著閘極絕緣膜與閘極電極重疊，在源極電極和汲極電極之間具有半導體層，在電容配線的中途具有電阻。
此外，閘極電極、連接於閘極電極的閘極配線、電容電極、及連接於電容電極的電容配線，係可形成再比源極電極和汲極電極靠下部(絕緣基板側)(底部閘極型)，也可形成在靠上部(頂部閘極型)。
又，至少閘極電極、閘極配線、電容電極、和電容配線，亦可以同一材料形成。
又，電阻的電性電阻值係比將框時間除以連接於電容配線之全部儲存電容所得的值還小。
電阻的電性電阻值係比將閘極配線與電容配線之間的電壓的絕對值除以閘極驅動器的最大容許輸出電流所得之值還大。
電阻亦可為形成於電容配線的中途之長配線部。
電阻亦可為插入電容配線的中途之其他零件。
又，本發明之其他態樣係上述之薄膜電晶體陣列的製造方法，其係包含：在絕緣基板上，藉由印刷法形成閘極電極、連接於閘極電極的閘極配線、電容電極、連接於電容電極的電容配線之步驟；形成閘極絕緣膜之步驟；夾著閘極絕緣膜形成源極電極、連接於源極電極的源極配線、汲極電極、及連接於汲極電極的像素電極之步驟；和在源極電極及汲極電極之間形成半導體層之步驟。
此外，閘極電極、連接於閘極電極的閘極配線、電容電極、及連接於電容電極的電容配線，可形成於比源極電極和汲極電極靠下部(絕緣基板側)(底部閘極型)，也可形成於靠上部(頂部閘極型)。
又，形成電阻的步驟亦可為在形成電容配線之步驟的同時，亦進行會成為電阻之長配線部的形成。
形成電阻的步驟，亦可藉由在形成電容配線的步驟後再插入會成為電阻的其他零件來進行。
根據本發明，可藉由使用印刷法來廉價地實現低溫製程，並可防止因閘極配線與電容配線的短路所導致之閘極驅動器、電源的故障。藉此，可提供能使閘極驅動器和電源的挪用成為可能之薄膜電晶體陣列。
1‧‧‧絕緣基板
2‧‧‧閘極電極
2’‧‧‧閘極配線
3‧‧‧閘極絕緣膜
4‧‧‧源極電極
4’‧‧‧源極配線
5‧‧‧汲極電極
6‧‧‧半導體層
6’‧‧‧保護層
7‧‧‧像素電極
8‧‧‧層間絕緣膜
9‧‧‧上部像素電極
10‧‧‧電容電極
10’‧‧‧電容配線
10s‧‧‧電容給電部
11‧‧‧電容電源
11a‧‧‧共用電源
12‧‧‧電阻
13‧‧‧撓性印刷基板
14‧‧‧閘極驅動器
20‧‧‧短路部
30‧‧‧對向基板
31‧‧‧對向電極
32‧‧‧顯示媒體
100、200、500‧‧‧薄膜電晶體陣列
圖1為顯示本發明一實施形態之薄膜電晶體陣列的配線圖。
圖2A為顯示本發明一實施形態之薄膜電晶體陣列的配線圖。
圖2B為顯示本發明一實施形態之薄膜電晶體陣列的配線圖。
圖3A為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖3B為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖3C為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖3D為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖3E為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖3F為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖3G為顯示本發明一實施形態之薄膜電晶體陣列的 製造方法之示意圖。
圖4為顯示本發明一實施形態之薄膜電晶體陣列之配線圖。
圖5A為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖5B為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖5C為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖5D為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖5E為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖5F為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖5G為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖5H為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖6A為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖6B為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖6C為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖6D為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖6E為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖6F為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖6G為顯示本發明一實施形態之薄膜電晶體陣列的製造方法之示意圖。
圖7為顯示習知技術之薄膜電晶體陣列之配線圖。
[實施發明之形態]
以下，參照圖面，詳細說明本發明一實施形態。此外，在以下使用的圖式中，為了容易理解說明，並沒有正確地描繪縮小比例圖。
(第1實施形態)
圖1為顯示第1實施形態之薄膜電晶體陣列100。薄膜電晶體陣列100具有：絕緣基板1；形成於絕緣基板1上之複數個閘極電極2、與閘極電極2連接之複數個閘極配線2’、複數個電容電極10、及與電容電極10連接之複數個電容配線10’；形成於絕緣基板1、閘極電極2、閘極配線2’、電容電極10、及電容電極10上之閘極絕緣膜3；以及形成於閘極絕緣膜3上的複數個源極電極4、與源極電極4連接的複數個源極配線4’、複數個汲極電極5、及與汲極電極5連接的複數個像素電極7；像素電極7具有隔著閘極絕緣膜3而與電容電極10重疊的儲存電容，源極電極4和 汲極電極5係隔著閘極絕緣膜3而與閘極電極2重疊，在源極電極4和汲極電極5之間具有半導體層6，在電容配線10’的中途具備電阻12。其中，在圖1中，為了容易理解，而以配線圖的形態記載。
通常，閘極配線2’係連接於閘極驅動器之每一者的輸出，在閘極驅動器連接有閘極電源。源極配線4’係連接於源極驅動器之每一者的輸出，在源極驅動器連接有源極電源。對向電極31係連接於共用電源11a。關於電容配線10’，其連接於所有的儲存電容的配線會成為一條而連接到電容電源11。惟，有共用電源11a兼作為電容電源11之情況，也有無電容電源11而直接連接於接地電位(GND)之情況。又，一般而言，期望配線電阻較小，以使得正確地施加所期望的電壓。
圖7為顯示習知之薄膜電晶體陣列500的閘極配線2’及電容配線10’之配線圖。在習知的薄膜電晶體陣列500中，當在閘極配線2’和電容配線10’之間有短路20時，或者後天性地產生短路20時，大電流朝閘極電源→閘極驅動器→閘極配線2’→電容配線10’→電容電源11流動，而損壞閘極電源、閘極驅動器或電容電源11。在共用電源11a兼作為電容電源11的情況，會損壞閘極電源、閘極驅動器或共用電源11a。在電容電源11為接地(GND)之情況，會損壞閘極電源或閘極驅動器。
然而，在薄膜電晶體陣列100中，由於在電容配線10’的中途具有電阻12，所以即便在閘極配線2’與電容配線10’之間有短路20，也可限制流動於閘極驅動器之 電流，而能夠防止閘極電源、閘極驅動器、電容電源11的破壞。電容配線10’中途的電阻12係以設置在複數個電容配線10’聚集成為一條的部分較為理想。如此一來，可以1個電阻12保護所有的閘極驅動器。
閘極配線2’與電容配線10’之間的短路20，有時是在將閘極電極2、閘極配線2’、電容電極10及電容配線10’一起印刷時產生。這是因為與光微影術相比，印刷法的良率差的緣故，利用光微影術時，通常不會產生。然而，光微影術需要有成膜→阻劑塗布→預烘烤→曝光→顯影→後烘烤→蝕刻→阻劑剝離之諸多的步驟，相對地，採用印刷法時，只要有印刷→烘烤之單純的步驟即可完成，所以較廉價，可實現低溫製程，且可形成使用塑膠基板的撓性薄膜電晶體陣列。亦即，使用印刷法所製得的薄膜電晶體陣列，係具有與使用光微影術所製得的薄膜電晶體陣列不同的優點。本發明係為使用此種印刷的薄膜電晶體陣列時特有的且有效的技術。然而，也可將本發明適用於藉由光微影術之薄膜電晶體陣列。
求出電阻12的電性電阻值R比將框時間除以連接於電容配線10’之所有的儲存電容Cs的和所得之值還小。若設為框時間(frame time)Tf、1像素的儲存電容Cs、1列像素數M、掃描線數N時，則成為R<Tf/(MNCs)。此係因在無視閘極配線2’、電容配線10’的電阻之情況，將1列儲存電容充電的時間常數RMCs小於選擇時間Tf/N所致。
又，以電阻12的電性電阻值R而言，係求出 比將閘極配線與電容配線之間的電壓的絕對值除以閘極驅動器的最大容許輸出電流所得之值還大。若設為閘極-電容間電壓Vgc、閘極驅動器的最大容許輸出電流Ig(max)時，則成為R>| Vgc |/Ig(max)。
薄膜電晶體陣列100的具體形態例係如圖2A、圖2B示意地顯示，在電容(capacitor)配線10’的中途插入電阻12。圖2A中，在基板1上的電容配線10’的中途設置安裝部，使用Ag糊連接有作為其他零件的晶片電阻12。圖2B中，在與基板1上的電容配線10’連接之撓性印刷基板13的電容配線的中途，銲劑安裝有作為其他零件的晶片電阻12。
薄膜電晶體陣列100之製造方法一例係如圖3A~圖3G所示。左邊係薄膜電晶體陣列100整體的配線圖，中央係對應於構成薄膜電晶體陣列100之薄膜電晶體單體的1像素之平面圖，右邊係在A-B線切斷1像素的剖面圖。然而，整體的配線圖中，雖然記載有閘極配線2’、電容配線10’、電阻12，但是省略了閘極電極2、電容電極10、閘極絕緣膜3、源極電極4、源極配線4’、汲極電極5、像素電極7、半導體層6、保護層6’的記載。
首先，在絕緣基板1上，藉由印刷法形成有閘極電極2、連接於閘極電極2的閘極配線2’、電容電極10、連接於電容電極10且具有電阻12的安裝部之電容配線10’(圖3A)。絕緣基板1的材料，係可使用玻璃等的無機物、聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)，聚醯亞胺(PI)、聚醚醯亞胺(PEI)等的有 機物。作為閘極電極2、閘極配線2’、電容電極10、電容配線10’的材料，較佳為Ag、Cu、Au、Pt等的金屬，惟亦可使用碳、ITO等。以印刷法而言，係可使用平版印刷(offset printing)、凸版印刷、凹版印刷、網版印刷、噴墨印刷等，惟以平版印刷較合適，以逆向平版印刷、凹版平版印刷(gravure offset printing)特別合適。
接著，在絕緣基板1、閘極電極2、閘極配線2’、電容電極10及電容配線10’上形成閘極絕緣膜3(圖3B)。閘極絕緣膜3係形成於大致整面，惟亦可不形成於閘極連接部、電容連接部上。閘極絕緣膜3的材料，係可使用SiO2、SiN等的無機絕緣膜、或聚乙烯基酚、環氧等的有機絕緣膜。其形成方式係可藉由濺鍍、液劑的塗布及燒成來進行。
其次，在閘極絕緣膜3上，藉由印刷法形成源極電極4、連接於源極電極4的源極配線4’、汲極電極5、連接於汲極電極5的像素電極7(圖3C)。源極電極4及汲極電極5係隔著閘極絕緣膜3與閘極電極2重疊。又，像素電極7係隔著閘極絕緣膜3與電容電極10重疊。源極電極4、源極配線4’、汲極電極5、像素電極7的材料，係以Ag、Cu、Au、Pt等的金屬較合適，惟亦可使用碳、ITO等。以印刷法而言，係可使用平版印刷、凸版印刷、凹版印刷、網版印刷、噴墨印刷等，惟以平版印刷較合適，以逆向平版印刷、凹版平版印刷特別合適。
接著，在閘極絕緣膜3、源極電極4及汲極電極5上且在包含源極電極4及汲極電極5間的區域，形成半 導體層6(圖3D)，然後以覆蓋半導體層6的方式形成保護層6’(圖3E)。作為半導體層6的材料，係可使用矽半導體、氧化物半導體、有機半導體等。其形成方式係可以CVD、濺鍍、或印刷法來進行。作為保護層6’的材料，係可使用SiO2、SiN、或氟系樹脂。其形成方式係可使用CVD、濺鍍、或印刷法。如圖3E所示，在保護層6’完全覆蓋源極電極4及源極配線4’的情況，亦可沒有層間絕緣膜8及上部像素電極9。於此情況，像素電極7成為進行顯示的有效區域。
其次，在電容配線10’的中途安裝電阻12(圖3F)。電阻12的安裝係可藉由使用Ag糊等容易地進行。
接著，將顯示媒體32夾持在以此方式製得的薄膜電晶體陣列100、與另外製作的對向基板30上的對向電極31之間，而作成影像顯示裝置(面板)(圖3G)。以顯示媒體32的材料而言，係可使用液晶、電泳體、電致變色材料等。為液晶的情況，通常是與偏光板組合來進行光的控制。為聚合物分散液晶、電泳體、電致變色材料的情況，不需要偏光板。
(第2實施形態)
圖4為顯示第2實施形態之薄膜電晶體陣列200。薄膜電晶體陣列200具有：絕緣基板1；形成於絕緣基板1上之複數個閘極電極2，與閘極電極2連接之複數個閘極配線2’、複數個電容電極10、及與電容電極10連接之複數個電容配線10’；形成於絕緣基板1、閘極電極2、閘極配線2’、電容電極10、及電容電極10上之閘極絕緣膜3；以及 形成於閘極絕緣膜3上的複數個源極電極4、與源極電極4連接的複數個源極配線4’、複數個汲極電極5、及與汲極電極5連接的複數個像素電極7；像素電極7具有隔著閘極絕緣膜3而與電容電極10重疊的儲存電容，源極電極4和汲極電極5係隔著閘極絕緣膜3而與閘極電極2重疊，在源極電極4和汲極電極5之間具有半導體層6，在電容配線10’的中途具備電阻12，電阻12係與閘極電極2、閘極配線2’、電容電極10、電容配線10’同時藉由印刷形成。此外，薄膜電晶體陣列200和薄膜電晶體陣列100，關於電阻12的形成方法及構造不同，其他的構造則相同，所以在圖4中，僅顯示閘極配線2’、電容配線10’、電阻12，而省略此等以外之構成的記載。
薄膜電晶體陣列200的電阻12由於係可以與閘極電極2、閘極配線2’、電容電極10、電容配線10’相同材料及相同製程來形成，所以可在不會增加步驟的情況下，保護閘極電源、閘極驅動器、電容電源11。
電阻12的電性電阻值R比將框時間除以連接於電容配線10’之所有的儲存電容Cs的和所得之值還小、且比將閘極-電容間電壓的絕對值除以閘極驅動器的最大容許輸出電流所得之值還大的情況，係與第1實施形態同樣。
圖5A~圖5H為顯示薄膜電晶體陣列200的製造方法。左邊係薄膜電晶體陣列200整體的配線圖，中央係對應於構成薄膜電晶體陣列200之薄膜電晶體單體的1像素之平面圖，右邊係在A-B線切斷1像素的剖面圖。然 而，整體的配線圖中，雖然記載有閘極配線2’、電容配線10’、電阻12，但是省略了閘極電極2、電容電極10、閘極絕緣膜3、源極電極4、源極配線4’、汲極電極5、像素電極7、半導體層6、保護層6’的記載。
首先，在絕緣基板1上，藉由印刷法形成有閘極電極2、連接於閘極電極2的閘極配線2’、電容電極10、連接於電容電極10的電容配線10’、電阻12(圖5A)。藉由形成使複數個電容配線10’聚集成一條後的電容配線10’進行蛇行配線並調整其長度的長配線部，電阻12係得以滿足電性電阻值R。然而，不限定於蛇行配線，只要電阻值為既定的值，則亦可不蛇行。此外，亦可使電阻12部分的寬度比電容配線10’的寬度還細，然而太細時，恐怕會有被電流燒斷之虞，所以必須留意。
絕緣基板1的材料，係可使用玻璃等的無機物、聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)，聚醯亞胺(PI)、聚醚醯亞胺(PEI)等的有機物。作為閘極電極2、閘極配線2’、電容電極10、電容配線10’、電阻12的材料，較佳為Ag、Cu、Au、Pt等的金屬，惟亦可使用碳、ITO等。以印刷法而言，係可使用平版印刷、凸版印刷、凹版印刷、網版印刷、噴墨印刷等，惟以平版印刷較合適，以逆向平版印刷、凹版平版印刷特別合適。
接著，在絕緣基板1、閘極電極2、閘極配線2’、電容電極10及電容配線10’上形成閘極絕緣膜3(圖5B)。閘極絕緣膜3係形成於大致整面，惟亦可不形成於閘極 連接部、電容連接部上。作為閘極絕緣膜3的材料，係可使用SiO2、SiN等的無機絕緣膜、或聚乙烯基酚、環氧等的有機絕緣膜。其形成方式係可藉由濺鍍、液劑的塗布及燒成來進行。
其次，在閘極絕緣膜3上，藉由印刷法形成源極電極4、連接於源極電極4的源極配線4’、汲極電極5、連接於汲極電極5的像素電極7(圖5C)。源極電極4及汲極電極5係隔著閘極絕緣膜3與閘極電極2重疊。又，像素電極7係隔著閘極絕緣膜3與電容電極10重疊。源極電極4、源極配線4’、汲極電極5、像素電極7的材料，係以Ag、Cu、Au、Pt等的金屬較為合適，惟亦可使用碳、ITO等。以印刷法而言，係可使用平版印刷、凸版印刷、凹版印刷、網版印刷、噴墨印刷等，惟以平版印刷較合適，以逆向平版印刷、凹版平版印刷特別合適。
接著，在閘極絕緣膜3、源極電極4及汲極電極5上且在包含源極電極4及汲極電極5間的區域，形成半導體層6(圖5D)，然後以覆蓋半導體層6的方式形成保護層6’(圖5E)。作為半導體層6的材料，係可使用矽半導體、氧化物半導體、有機半導體等。其形成方式係可以CVD、濺鍍、或印刷法來進行。作為保護層6’的材料，係可使用SiO2、SiN、或氟系樹脂。其形成方式係可使用CVD、濺鍍、或印刷法。
接著，在像素電極7上形成具有開口的層間絕緣膜8(圖5F)。在保護層6’沒有完全覆蓋源極電極4及源極配線4’的情況，較佳為以層間絕緣膜8覆蓋該部分。作 為層間絕緣膜8的材料，以環氧等的有機絕緣膜較合適。層間絕緣膜8係可藉由網版印刷等的印刷法形成。
接著，在層間絕緣膜8上形成上部像素電極9(圖5G)。上部像素電極9係經由層間絕緣膜8的開口連接於像素電極7。作為上部像素電極9的材料，係以Ag糊、碳糊等較合適。上部像素電極9係可藉由網版印刷等的印刷法形成。
在薄膜電晶體陣列200具有上部像素電極9的情況，上部像素電極9會成為有效的顯示區域。此外，若是只形成到層間絕緣膜8，而沒有形成上部像素電極9的情況，層間絕緣膜8的開口會成為有效的顯示區域。
接著，將顯示媒體32夾持於以此方式製作的薄膜電晶體陣列200、和另外製作的對向基板30上的對向電極31之間，而作成影像顯示裝置(面板)(圖5H)。以顯示媒體32的材料而言，係可使用液晶、電泳體、電致變色材料等。為液晶的情況，通常會與偏光板組合來進行光的控制。為聚合物分散液晶、電泳體、電致變色材料的情況，不需要偏光板。
此外，薄膜電晶體陣列100、200及其製造方法並不限定於閘極電極2位於比源極電極4-汲極電極5還靠基板1側之底部閘極構造，也可適用於源極電極4-汲極電極5比閘極電極2靠基板1側之頂部閘極構造。又，不限定於在源極電極4-汲極電極5上形成半導體層6的底部接觸(bottom contact)構造，也可適用於在半導體層6上形成源極電極4-汲極電極5的頂部接觸構造。
圖6A~圖6G係表示薄膜電晶體陣列200為頂部閘極時之製造方法的一例。左邊為薄膜電晶體陣列200整體的配線圖，中央為與構成薄膜電晶體陣列200的薄膜電晶體單體對應之1像素的平面圖，右邊為在A-B線切斷1像素之剖面圖。然而，在整體的配線圖中，雖有記載閘極配線2’、電容配線10’、電阻12，但省略了閘極電極2、電容電極10、閘極絕緣膜3、源極電極4、源極配線4’、汲極電極5、像素電極7、半導體層6、保護層6’的記載。
首先，在絕緣基板1上，藉由印刷法形成有源極電極4、連接於源極電極4的源極配線4’、汲極電極5、連接於汲極電極5的像素配線7(圖6A)。
作為絕緣基板1的材料，係可使用玻璃等的無機物、聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚醚碸(PES)、聚醯亞胺(PI)、聚醚醯亞胺(PEI)等的有機物。作為源極電極4、源極配線4’、汲極電極5、像素電極7的材料，較佳為Ag、Cu、Au、Pt等的金屬，惟亦可使用碳、ITO等。以印刷法而言，係可使用平版印刷、凸版印刷、凹版印刷、網版印刷、噴墨印刷等，惟以平版印刷較合適，以逆向平版印刷、凹版平版印刷特別合適。
其次，在包含源極電極4及汲極電極5間的區域，形成半導體層6(圖6B)。作為半導體層6的材料，係可使用矽半導體、氧化物半導體、有機半導體等。其形成係可藉由CVD、濺鍍或印刷法進行。
然後，在絕緣基板1、源極電極4、源極配線4’ 、汲極電極5、像素電極7、及半導體6上，形成閘極絕緣膜3(圖6C)。其中，閘極絕緣膜3係在像素電極7上具有開口。又，在閘極連接部、電容連接部上沒有形成。閘極絕緣膜3的材料，係可使用SiO2、SiN等的無機絕緣膜、聚乙烯基酚、環氧等的有機絕緣膜。其形成方式係可藉由濺鍍、液劑的塗布及燒成進行。於此膜使用光微影術設置開口，藉此形成閘極絕緣膜3。或者，亦可將感光性樹脂進行塗布、曝光、顯影，以作為閘極絕緣膜3使用。
其次，在閘極絕緣膜3上，藉由印刷法形成閘極電極2、連接於閘極電極2的閘極配線2’、電容電極10、連接於電容電極10的電容配線10’、電阻12(圖6D)。閘極電極2係隔著閘極絕緣膜3與源極電極4、汲極電極5重疊。又，電容電極10係隔著閘極絕緣膜3與像素電極7重疊。電阻12係藉由形成使複數個電容配線10’聚集成一條後的電容配線10’進行蛇行配線並調整其長度的長配線部，而滿足電性電阻值R。然而，不限定於蛇行配線，只要電阻值為既定的值，則亦可不蛇行。此外，亦可使電阻12部分的寬度比電容配線10’的寬度還細，然而太細時，恐怕會有被電流燒斷之虞，所以必須留意。
作為閘極電極2、閘極配線2’、電容電極10、電容配線10’、電阻12的材料，以Ag、Cu、Au、Pt等的金屬較為合適，惟亦可使用碳、ITO等。以印刷法而言，係可使用平版印刷、凸版印刷、凹版印刷、網版印刷、噴墨印刷等，惟以平版印刷較合適，以逆向平版印刷、凹版平版印刷特別合適。
接著，在像素電極7上形成具有開口的層間絕緣膜8(圖6E)。層間絕緣膜8的開口，係以與閘極絕緣膜3的開口重疊的方式設置。作為層間絕緣膜8的材料，係以使用環氧等的有機絕緣膜較合適。層間絕緣膜8係可藉由網版印刷等的印刷法形成。
然後，在層間絕緣膜8上形成上部像素電極9(圖6F)。上部像素電極9係隔著層間絕緣膜8的開口及閘極絕緣膜3的開口與像素電極7連接。作為上部像素電極9的材料，係以Ag糊、碳糊等較合適。上部像素電極9係可藉由網版印刷等的印刷法形成。
在薄膜電晶體陣列200具有上部像素電極9的情況，上部像素電極9成為有效的顯示區域。
接著，將顯示媒體32夾持於以此方式製作的薄膜電晶體陣列200、和另外製作的對向基板30上的對向電極31之間，而作成影像顯示裝置(面板)(圖6G)。以顯示媒體32的材料而言，係可使用液晶、電泳體、電致變色材料等。為液晶的情況，通常會與偏光板組合來進行光的控制。為聚合物分散液晶、電泳體、電致變色材料的情況，不需要偏光板。
[實施例]
(實施例1)
就具體的實施例進行說明。作為實施例1，以圖3A~圖3G所示的步驟製作圖2A所示的薄膜電晶體陣列100。首先，準備玻璃基板作為絕緣基板1，將Ag印墨(ink)進行平版印刷、燒成，形成閘極電極2、閘極配線2’、電 容電極10、電容配線10’(圖3A)。
接著，將聚乙烯基酚溶液進行模塗布(die coating)、燒成，而形成閘極絕緣膜3(圖3B)。
然後，將Ag印墨進行平版印刷、燒成，而形成源極電極4、源極配線4’、汲極電極5、像素電極7(圖3C)。將聚噻吩系的有機半導體溶液進行柔版印刷(flexographic printing)、燒成，而形成半導體層6(圖3D)。將氟系樹脂溶液進行網版印刷、燒成，而形成保護層6’(圖3E)。
其次，在電容配線10’的安裝部，使用Ag糊來安裝10kΩ的晶片電阻12(圖3F)。
另外，準備PEN基板作為對向基板30，濺鍍ITO而形成對向電極31。接著，將作為顯示媒體32的聚合物分散液晶材料夾在對向基板30的對向電極31側、與薄膜電晶體陣列部之間，並使其紫外線硬化(圖3G)。
以同樣的步驟製作複數個面板，以框時間16.7ms進行驅動。此外，像素數為640×480，儲存電容為每1像素1pF，閘極電壓為+10V(非選擇時)或-10V(選擇時)，電容電壓為與對向電壓相同的+3V。閘極驅動器的最大容許電流為5mA左右。在閘極配線2’-電容配線10’間沒有短路的面板中，可獲得正常的顯示。在一部分的面板中，由於閘極配線2’-電容配線10’間有短路20，所以顯示品質差。然而，閘極電源、閘極驅動器、電容電源11沒有壞掉的情況，可挪用到其他正常的面板。
(實施例2)
作為實施例2，以圖5A~圖5H所示的步驟製作圖4所示的薄膜電晶體陣列200。首先，準備PEN基板作為絕緣基板1，將Ag印墨進行平版印刷、燒成，而形成閘極電極2、閘極配線2’、電容電極10、電容配線10’、電阻12(圖5A)。電阻12的值為10kΩ。
接著，將聚乙烯基酚溶液進行模塗布、燒成，而形成閘極絕緣膜3(圖5B)。
然後，將Ag印墨進行平版印刷、燒成，而形成源極電極4、源極配線4’、汲極電極5、像素電極7(圖5C)。其次，將聚噻吩系的有機半導體溶液進行柔版印刷、燒成，而形成半導體層6(圖5D)。接著，將氟系樹脂溶液進行網版印刷、燒成，而形成保護層6’(圖5E)。
其次，將環氧溶液進行網版印刷、燒成，而形成層間絕緣膜8(圖5F))。將Ag糊進行網版印刷、燒成，以形成上部像素電極9(圖5G)，而作成薄膜電晶體陣列200。
另外，準備PEN基板作為對向基板30，濺鍍ITO而形成對向電極31。接著，將作為顯示媒體32的聚合物分散液晶材料夾在對向基板30的對向電極31側與薄膜電晶體陣列部之間，並使其紫外線硬化(圖5H)。
以同樣的步驟製作複數個面板，以框時間16.7ms進行驅動。此外，像素數為640×480，儲存電容為每1像素1pF，閘極電壓為+10V(非選擇時)或-10V(選擇時)，電容電壓為與對向電壓相同的+3V。閘極驅動器的最大容許電流為5mA左右。在閘極配線2’-電容配線10’ 間沒有短路的面板中，可獲得正常的顯示。在一部分的面板中，由於閘極配線2’-電容配線10’間有短路20，所以顯示品質差。然而，閘極電源、閘極驅動器、電容電源11沒有壞掉的情況，可挪用到其他正常的面板。
(實施例3)
作為實施例3，以圖6A~圖6G所示的步驟製作圖4所示的薄膜電晶體陣列200。首先，準備PEN基板作為絕緣基板1，將Ag印墨進行平版印刷、燒成，而形成源極電極4，源極配線4’、汲極電極5、像素電極7(圖6A)。
其次，將聚噻吩系的有機半導體溶液進行柔版印刷(flexographic printing)、燒成，而形成半導體層6(圖6B)。
接著，將光阻劑進行旋轉塗布、曝光、顯影、燒成，而形成閘極絕緣膜3(圖6C)。
然後，將Ag印墨進行平版印刷、燒成，而形成閘極電極2、閘極配線2’、電容電極10、電容配線10’，而形成電阻12(圖6D)。電阻12的值為10kΩ。
接著，將環氧溶液進行網版印刷、燒成，而形成層間絕緣膜8(圖6E)。將Ag糊進行網版印刷、燒成，以形成上部像素電極9(圖6F)，而作成薄膜電晶體陣列200。
另外，準備PEN基板作為對向基板30，濺鍍ITO而形成對向電極31。接著，將作為顯示媒體32的聚合物分散液晶材料夾在對向基板30的對向電極31側與薄膜電晶體陣列部之間，並以紫外線使其硬化(圖6G)。
以同樣的步驟製作複數個面板，以框時間16.7ms進行驅動。此外，像素數為640×480，儲存電容為每1像素1pF，閘極電壓為+10V(非選擇時)或-10V(選擇時)，電容電壓為與對向電壓相同的+3V。閘極驅動器的最大容許電流為5mA左右。在閘極配線2’-電容配線10’間沒有短路的面板中，可獲得正常的顯示。在一部分的面板中，由於閘極配線2’-電容配線10’間有短路20，所以顯示品質差。然而，閘極電源、閘極驅動器、電容電源11沒有壞掉的情況，可挪用到其他正常的面板。
(比較例1)
除了沒有插入電阻12外，其餘係以與實施例1同樣的步驟，製作薄膜電晶體陣列。以測試器(tester)測量將電容配線10’聚集成一條的部分至電容供電部10s之電容配線10’的電阻值時，為50Ω。
以同樣的步驟製作複數個面板，進行同樣的驅動。在閘極配線2’、電容配線10’間沒有短路的面板中，可獲得正常的顯示。然而，在一部分的面板中，由於閘極配線2’-電容配線10’間有短路20，所以會導致閘極電源、閘極驅動器、或電容電源11壞掉。
(比較例2)
除了電阻12的值為100kΩ以外，其餘係利用與實施例1同樣的步驟，製作薄膜電晶體陣列。
以同樣的步驟製作複數個面板，進行同樣的驅動。即使是閘極配線2’-電容配線10’間有短路20的面板，也不會有閘極電源、閘極驅動器、電容電源11壞掉的 情況。然而，閘極配線2’-電容配線10’間沒有短路的面板，也無法獲得正常的顯示。
如以上說明，根據本發明，可提供一種薄膜電晶體陣列及其製造方法，其係藉由使用印刷法而能廉價地實現低溫製程，並藉由防止因閘極配線與電容配線的短路所導致之閘極驅動器、電源的故障而能夠進行閘極驅動器、電源的挪用。
[產業上之可利用性]
本發明對薄膜電晶體陣列等是有用的。

Claims (13)

  1. 一種薄膜電晶體陣列，其係具備：絕緣基板；閘極絕緣膜；閘極電極、連接於前述閘極電極的閘極配線、電容電極、連接於前述電容電極的電容配線；以及在與其等之間夾著前述閘極絕緣膜之源極電極、連接於前述源極電極之源極配線、汲極電極、連接於前述汲極電極之像素電極；前述像素電極具有隔著前述閘極絕緣膜與前述電容電極重疊的儲存電容，前述源極電極和前述汲極電極係隔著前述閘極絕緣膜與前述閘極電極重疊，在前述源極電極和前述汲極電極之間具有半導體層，在前述電容配線的中途具有電阻。
  2. 如請求項1之薄膜電晶體陣列，其中前述閘極電極、前述閘極配線、電容電極、及前述電容配線，係形成於前述絕緣基板上，前述閘極絕緣膜係形成於前述絕緣基板、前述閘極電極、前述閘極配線、前述電容電極及前述電容配線上，前述源極電極、前述源極配線、汲極電極、及前述像素電極，係形成於前述閘極絕緣層膜上。
  3. 如請求項1之薄膜電晶體陣列，其中前述源極電極、前述源極配線、汲極電極、及前述像素電極，係形成於前述絕緣基板上，前述閘極絕緣膜係形成於前述絕緣基板、前述源極電 極、前述源極配線、前述汲極電極、及前述像素電極上，前述閘極電極、前述閘極配線、電容電極、及前述電容配線，係形成於前述閘極絕緣膜上。
  4. 如請求項1至3中任一項之薄膜電晶體陣列，其中至少前述閘極電極、前述閘極配線、前述電容電極、和前述電容配線，係由同一材料所構成。
  5. 如請求項1至4中任一項之薄膜電晶體陣列，其中前述電阻的電性電阻值係小於將框時間除以連接於前述電容配線之全部儲存電容所得的值。
  6. 如請求項1至5中任一項之薄膜電晶體陣列，其中前述電阻的電性電阻值係大於將前述閘極配線與前述電容配線之間的電壓的絕對值除以閘極驅動器的最大容許輸出電流所得之值。
  7. 如請求項1至6中任一項之薄膜電晶體陣列，其中前述電阻係形成於前述電容配線的中途之長配線部。
  8. 如請求項1至6中任一項之薄膜電晶體陣列，其中前述電阻係插入電容配線的中途之其他零件。
  9. 一種影像顯示裝置，其特徵為：組裝有如請求項1至8中任一項之薄膜電晶體陣列。
  10. 一種薄膜電晶體陣列的製造方法，其係包含：在絕緣基板上，藉由印刷法形成閘極電極、連接於前述閘極電極的閘極配線、電容電極、連接於前述電容電極的電容配線之步驟；在前述電容配線的中途形成電阻之步驟；在前述閘極電極、前述閘極配線、前述電容電極及前 述電容配線上，形成閘極絕緣膜之步驟；在前述閘極絕緣膜上，形成源極電極、連接於前述源極電極的源極配線、汲極電極、及連接於前述汲極電極的像素電極之步驟；及在前述源極電極及汲極電極之間形成半導體層之步驟。
  11. 一種薄膜電晶體陣列的製造方法，其係包含：在絕緣基板上，形成源極電極、連接於前述源極電極的源極配線、汲極電極、及連接於前述汲極電極的像素電極之步驟；在前述源極電極及汲極電極之間形成半導體層之步驟；在前述源極電極、前述源極配線、前述汲極電極及前述像素電極上，形成在前述像素電極上具有開口的閘極絕緣膜之步驟；在前述閘極絕緣膜上，藉由印刷法形成閘極電極、連接於前述閘極電極的閘極配線、電容電極、連接於前述電容電極的電容配線之步驟；在前述電容配線的中途形成電阻之步驟；在前述閘極絕緣膜、前述閘極電極、前述閘極配線、前述電容電極及前述電容配線上，形成在前述閘極絕緣膜開口上具有開口的層間絕緣膜之步驟；以及在前述層間絕緣膜上形成上部像素電極之步驟。
  12. 如請求項10或11之薄膜電晶體陣列的製造方法，其中形成前述電阻的步驟係同時進行會成為前述電阻之 長配線部的形成與形成前述電容配線的步驟。
  13. 如請求項10或11之薄膜電晶體陣列的製造方法，其中形成前述電阻的步驟，係藉由在形成前述電容配線的步驟後，再插入會成為前述電阻的其他零件來進行。
TW105108259A 2015-03-18 2016-03-17 薄膜電晶體陣列、影像顯示裝置及薄膜電晶體陣列的製造方法 TWI686652B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015054712 2015-03-18
JP2015-054712 2015-03-18

Publications (2)

Publication Number Publication Date
TW201704830A true TW201704830A (zh) 2017-02-01
TWI686652B TWI686652B (zh) 2020-03-01

Family

ID=56918734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108259A TWI686652B (zh) 2015-03-18 2016-03-17 薄膜電晶體陣列、影像顯示裝置及薄膜電晶體陣列的製造方法

Country Status (6)

Country Link
US (1) US11264406B2 (zh)
EP (1) EP3260911B1 (zh)
JP (1) JP6720963B2 (zh)
CN (1) CN107407845B (zh)
TW (1) TWI686652B (zh)
WO (1) WO2016147672A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2604728B (en) 2018-09-10 2023-07-19 Pragmatic Printing Ltd Electronic circuit and method of manufacture

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
JP2715936B2 (ja) * 1994-09-30 1998-02-18 日本電気株式会社 薄膜トランジスタ型液晶表示装置とその製造方法
JP3729952B2 (ja) * 1996-11-06 2005-12-21 株式会社半導体エネルギー研究所 反射型表示装置の作製方法
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
JP4632383B2 (ja) 1998-08-31 2011-02-16 キヤノン株式会社 光電変換装置に用いられる半導体装置
GB9928353D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Liquid crystal display and method of manufacture
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003005219A (ja) * 2001-06-27 2003-01-08 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
TWI263961B (en) * 2005-02-17 2006-10-11 Au Optronics Corp Display units
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
CN101903826A (zh) * 2007-12-19 2010-12-01 夏普株式会社 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶显示装置、液晶显示单元、电视接收机
KR20180031077A (ko) * 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
CN101839888A (zh) * 2010-05-19 2010-09-22 石楠 检测金属材料损伤的无损检测方法
JP5798626B2 (ja) * 2011-08-03 2015-10-21 パナソニック株式会社 表示パネル装置及びその製造方法
CN202978237U (zh) * 2012-12-13 2013-06-05 温州诺华新能源有限公司 带负载保护的逆变器

Also Published As

Publication number Publication date
CN107407845B (zh) 2021-03-09
TWI686652B (zh) 2020-03-01
US11264406B2 (en) 2022-03-01
EP3260911A1 (en) 2017-12-27
CN107407845A (zh) 2017-11-28
JPWO2016147672A1 (ja) 2017-12-28
EP3260911B1 (en) 2020-04-01
WO2016147672A1 (ja) 2016-09-22
JP6720963B2 (ja) 2020-07-08
US20180024391A1 (en) 2018-01-25
EP3260911A4 (en) 2018-02-21

Similar Documents

Publication Publication Date Title
US10768494B2 (en) Display device
JP5834133B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
JP6510779B2 (ja) 薄膜トランジスタ表示板
JP6324098B2 (ja) 表示装置及びその製造方法
US8629965B2 (en) Display device
JP2006338008A (ja) 開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。
US20100271564A1 (en) Active matrix substrate, liquid crystal display device having the substrate, and manufacturing method for the active matrix substrate
WO2019095759A1 (zh) 阵列基板、显示面板及显示装置
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
WO2012090817A1 (ja) 表示装置およびその製造方法
US8963160B2 (en) Thin film transistor array substrate, manufacturing method thereof and display device
JP5290456B2 (ja) 接続端子及び該接続端子を備えた表示装置
JP2005099410A (ja) フレキシブルマトリクス基板およびフレキシブル表示装置
KR102297897B1 (ko) 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법
JP5706838B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
TW201704830A (zh) 薄膜電晶體陣列、影像顯示裝置及薄膜電晶體陣列的製造方法
JP2007012669A (ja) 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法
CN112241079B (zh) 显示装置
KR101148500B1 (ko) 전기영동 표시장치 및 그 제조방법
TW200410415A (en) Method of fabricating thin film transistor array
US10634963B2 (en) Thin-film transistor array and method for manufacturing the same
JP6693144B2 (ja) 薄膜トランジスタアレイおよびその製造方法
KR101023972B1 (ko) 상부기판 및 이를 갖는 액정표시장치
JP2006017767A (ja) 表示装置及び電子機器
JP2008046156A (ja) 積層構造体、これを用いた液晶パネル、及び積層構造体の製造方法