JP2006017767A - 表示装置及び電子機器 - Google Patents

Abstract

【課題】
アモルファスシリコンの光による抵抗変化によって、静電破壊保護素子が機能しなくなることを防止する。
【解決手段】
アレイ基板１１１とＦＰＣ１６との接続部において、各接続端子２１間を接続する静電破壊保護素子２３が形成されている。静電破壊保護素子２３はアモルファスシリコンで形成された配線であり、光によって抵抗値が変化する。静電破壊保護素子２３はＦＰＣの可撓性基板に覆われており、アモルファスシリコンへの光の照射量を低減することができる。また、静電破壊保護素子２３の抵抗値を適切な値に設定することによって、バックライトなどからの光によって抵抗値が低下しても、静電破壊保護素子として効果的に機能することができる。
【選択図】 図２

Description

本発明は表示装置及び電子機器に関し、特に、基板上に形成される静電破壊保護のための回路構成に関する。

パーソナルコンピュータ、その他各種モニタ用の画像表示装置として、液晶表示装置の普及は目覚しいものがある。液晶表示装置は、典型的には、液晶表示セルと、その背面に配置されたバックライト・ユニットを有する。液晶表示セルは液晶層に印加する電界を制御し、バックライト・ユニットからの光の透過光量を変化することにより画像表示を行う。

液晶表示装置の表示性能への要求の高まりから、コントラスト、応答性などの表示特性において優れているアクティブマトリックス液晶表示装置が広く利用されている。アクティブマトリックス液晶表示装置は、各画素への表示信号の入力を制御するスイッチ素子を備えている。スイッチ素子としてはＭＩＭ（Metal Insulator Metal）なども知られているが、一般にＴＦＴ（Thin Film Transistor）が使用されている。アクティブマトリックス液晶表示装置は、ＴＦＴを含むアレイ回路が形成されたアレイ基板とアレイ基板に対向配置される対向基板を有し、その２つの基板の間に液晶が封入されている。

アレイ基板上には、液晶に電界を印加する画素電極がマトリックス状に配置されている。さらに、画素電極に表示信号を伝送する複数の信号線と、ＴＦＴを制御するゲート信号を伝送するゲート線がお互いにほぼ直角に重なるように格子状に配設されている。交差点近傍にＴＦＴが配置されており、ＴＦＴは画素電極に接続されている。ゲート信号によって選択された各画素は、入力される表示信号電圧に基づき液晶に電界を印加することによって光に透過量を制御し、画像表示を行う。

特にアレイ基板の製造における問題として、静電破壊が知られている。製造段階において絶縁基板に静電気による電荷が蓄積される。蓄積された電荷によって導電層間に高電圧発生し、これによって導電層を絶縁する層間絶縁膜が破壊される。静電破壊よって表示欠陥が生じ、アレイ基板の製造歩留まりが大きく低下する。

静電破壊を防止する方法として、アレイ基板上にショート・リングを形成することが知られている（例えば特許文献１を参照）。ショート・リングはアレイ基板の周辺部に配設された導体パターンであり、信号線とゲート線を含む全ての配線を接続する。アレイ基板が静電気を帯電したとしても、各配線がショート・リングによって接続されていることから、配線間に高い電位差が生じることがなく、静電破壊を効果的に防止することができる。
特開平８−２３４２２７号公報

上記のようなショート・リングは、液晶表示セルの組み立て後のスクライブ・ブレイク工程、あるいは、面取り工程において除去される。しかし、静電破壊は、液晶表示セルの製造時に限られるものではない。液晶表示装置の製造、完成後においても、各配線間の絶縁層の静電破壊を防止することが重要である。

本発明は上記のような事情を背景としてなされたものであって、本発明の目的は、静電破壊を効果的に防止することである。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるだろう。

以下に課題を解決するための手段を開示する。本項目において、いくつかの構成要素は、実施の形態において説明された構成要素と対応付けられている。しかし、この対応付けは発明の理解の容易のためになされたものであって、各要素は実施の形態の対応要素にのみ限定されるものでない。

本発明の第１の態様に係る表示装置は、伝送配線が形成された基板（アレイ基板１１１）を備え、画像表示を行う表示セルと、前記基板に接続されたフレキシブル・プリント板（ＦＰＣ１６）と、前記基板上の前記フレキシブル・プリント板と重なる位置に形成され、前記フレキシブル・プリント板の配線とそれぞれ接続された接続端子（接続端子２１）と、前記基板上の前記フレキシブル・プリント板と重なる位置において、隣接する前記接続端子間の少なくとも一つを接続する静電破壊保護素子（静電破壊保護素子２３）と、を有するものである。フレキシブル・プリント板と重なる位置に形成された静電破壊保護素子によって、効果的に静電破壊を防止することができる。

前記静電破壊保護素子はアモルファスシリコン配線であることが好ましい。アモルファスシリコン配線は高抵抗体として、保護素子に好適である。あるいは、前記表示セルは、光の透過量を制御する液晶層を有する液晶表示セルであり、前記静電破壊と接続された一方の接続端子は共通電極に共通電圧を伝送する接続端子であることが好ましい。液晶表示セルにおいて特に問題となる共通電極と他の配線との間の静電破壊を効果的に防止することができる。

前記静電破壊保護素子はアモルファスシリコン配線層であり、照度０ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は０．８ＧΩ以下であり、照度７２００ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は１０ＭΩ以上であることが好ましい。さらに、照度０ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は０．５ＧΩ以上０．８ＧΩ以下であり、照度７２００ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は１０ＭΩ以上２０ＭΩ以下であることが好ましい。これによって、光照射による静電破壊保護素子の抵抗値が変化しても、静電破壊保護素子として効果的に機能することができる。

前記基板上の前記フレキシブル・プリント板と重なる位置に形成された全ての隣接する接続端子間に静電破壊保護素子が接続されていることが好ましい。これによって、接続端子に接続される各配線間の静電破壊を効果的に防止することができる。

本発明の第２の態様に係る電子機器は、伝送配線が形成された基板と、前記基板に接続されたフレキシブル・プリント板と、前記基板上の前記フレキシブル・プリント板と重なる位置に形成され、前記フレキシブル・プリント板の配線とそれぞれ接続された複数の接続端子と、前記基板上の前記フレキシブル・プリント板と重なる位置において、前記複数の接続端子間のそれぞれを接続する静電破壊保護素子と、を有するものである。フレキシブル・プリント板と重なる位置に形成された静電破壊保護素子によって、効果的に静電破壊を防止することができる。

本発明によれば、静電破壊を効果的に防止することができる。

以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。尚、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略されている。

まず、本発明の理解のため、本発明が適用可能な表示装置の一例である液晶表示装置の全体的概要を説明する。図１は、本発明が適用可能な表示装置の一例である、液晶表示装置１０の概略構成を示すブロック図である。以下において、ＴＮタイプのアクティブマトリックス液晶表示装置を例として説明する。図１において、１１は画像表示を行う液晶表示セル、１２はゲート信号を出力するゲート・ドライバ回路部、１３は表示信号を出力するソース・ドライバ回路部、１４は制御回路部である。尚液晶表示装置としては、上記例の他に、スイッチング素子を有していない単純マトリックス型、ＳＴＮタイプの液晶表示装置などが知られている。本発明はこれらに適用することも可能である。

制御回路部１４は表示信号と制御信号を出力する他、ＤＣ／ＤＣコンバータを含む電源回路部を備え、外部電源から供給されるＤＣ電圧から各回路へ供給される所定の一定電圧を生成する。制御回路部１４からの表示信号、制御信号及び所定電圧は、液晶表示セル１１、ゲート・ドライバ回路部１２及びソース・ドライバ回路部１３へ供給される。

液晶表示セル１１は、マトリックス状に配置された複数の画素から構成される表示領域と、その外周領域である額縁領域とを有している。又、液晶表示セル１１は、アレイ回路が形成されたアレイ基板１１１とその対向基板１１２とを有し、その２つの基板の間に液晶が封入されている。アクティブマトリックス・タイプの液晶表示セルは、各画素が表示信号の入出力を制御するスイッチング素子を備えている。典型的なスイッチング素子は、ＴＦＴ（Thin Film Transistor）である。

カラー液晶表示装置は、対向基板１１２上にＲＧＢのカラー・フィルター層を有している。液晶表示セル１１の表示領域内の各画素は、ＲＧＢいずれかの色表示を行う。もちろん、白黒ディスプレイにおいては、白と黒のいずれかの表示を行う。典型的には、アレイ基板１１１上の表示領域内には、複数の信号線とゲート線がマトリックス状に配設されている。信号線とゲート線とはお互いにほぼ直角に重なるように配設され、交差点近傍にＴＦＴが配置される。ゲート・ドライバ回路部１２から入力されるゲート電圧によって選択された各画素は、ソース・ドライバ回路部１３から入力される表示信号電圧に基づき液晶に電界を印加することによって光に透過量を制御し、画像表示を行う。

ゲート・ドライバ回路部１２は、典型的には、複数のゲート・ドライバＩＣ１２１を備え、各ゲート・ドライバＩＣ１２１はアレイ基板１１１上に実装される。同様に、ソース・ドライバ回路部１３は、複数のソース・ドライバＩＣ１３１を備え、各ソース・ドライバＩＣ１３１はアレイ基板１１１上に実装される。液晶表示セル１１の画素数によって、一つのドライバＩＣにより駆動される場合もある。

本形態のドライバＩＣは、ＣＯＧ（Chip On Glass）技術によってアレイ基板１１１上の縁部に直接に設置される。あるいは、ドライバＩＣはアレイ基板１１１上にフォトリソグラフィ技術を使用して直接に形成されることができる。典型的には、図１に示すように、信号線用の複数のソース・ドライバＩＣ１３１が、アレイ基板１１１のＸ軸側に設けられ、ゲート電圧を制御するゲート線用の複数のゲート・ドライバＩＣ１２１がＹ軸側に設けられる。

ソース・ドライバＩＣ１３１から入力される電圧が、ＴＦＴのソース／ドレインを介して画素電極に送られ、画素電極と共通電極とが液晶に電界を印加する。この電圧を変えることにより液晶への印加電圧を変化させることができ、液晶の光の透過率を制御する。共通電極は対向基板１１２上もしくはアレイ基板の各画素内に形成され、共通電極に共通電圧ＶＣＯＭを与える回路は制御回路部１４内に構成される。

制御回路部１４は配線基板１５上に実装されており、さらに、配線基板１５の接続端子とアレイ基板１１１上の接続端子とがＦＰＣ（Flexible Printed Circuit）１６によって接続されている。ＦＰＣ１６は可撓性の絶縁基板上に形成された複数の配線を備えており、それぞれの配線が、制御回路部１４から出力される信号もしくは一定電圧を伝送する。

ＦＰＣ１６と配線基板１５上の接続端子、あるいはＦＰＣ１６とアレイ基板１１１上の接続端子とは、ＡＣＦ（Anisotropic Conductive Film1）によって電気的かつ物理的に接続することができる。アレイ基板１１１上の接続端子はアレイ基板１１１上に形成されている伝送配線に連続して形成されており、制御回路部１４からの信号が、ゲート・ドライバ回路部１２、ソース・ドライバ回路部１３あるいは共通電極に伝送される。尚、ＦＰＣ１６とアレイ基板１１１との接続部については、後に詳述される。

次に、各回路構成の動作について簡単に説明する。例えば、カラー表示において、制御回路部１４には、外部のパーソナルコンピュータや画像処理回路などのホストから、ビデオ・インターフェースを介して、ＲＧＢの画像信号及び同期信号が入力される。制御回路部１４は、ビデオ・インターフェースを介して受信した信号を処理し、ゲート・ドライバ回路部１２及びソース・ドライバ回路部１３の各ドライバＩＣ１３１へ供給すべき各種信号を、必要なタイミングで出力する。

制御回路部１４は、ゲート・ドライバ回路部１２に制御信号及び電源電圧を含む所定の一定電圧を供給する。また、ソース・ドライバ回路部１３へ制御信号、表示信号及び電源電圧を含む所定の一定電圧を供給する。ゲート・ドライバ回路部１２及びソース・ドライバ回路部１３の各ドライバＩＣ１２１、１３１は、制御信号に従ったタイミングで、ゲート信号あるいは表示信号の入出力を行う。

具体的には、制御回路部１４はゲート・ドライバ回路部１２に対して、スタート・パルス信号、クロック信号、イネーブル信号などの制御信号、さらに、高電位側のゲート電圧であるＶＧＨや低電位側のゲート電圧であるＶＧＬなどの一定電圧を、それぞれ異なる配線を介して供給する。また、制御回路部１４はソース・ドライバ回路部１３外部に対して、表示信号、クロック信号、スタート・パルス信号、ＤＡ変換タイミングや基準電圧信号などの制御を行う表示制御信号の他、デジタル電源Ｖｄｄ及びアナログ電源ＡＶｄｄなどの一定電圧を、それぞれ異なる配線を介して供給する。この他、上記のように、制御回路部１４は共通電極に伝送される共通電圧ＶＣＯＭを供給する。ＶＣＯＭは制御方式に従って設定され、タイミング信号に従って変化する、あるいは一定電圧に設定される。

上記のように、制御回路部１４からの信号及び電源電圧はＦＰＣ１６によって伝送される。図２は、ＦＰＣ１６とアレイ基板１１１（液晶表示セル１１）との接続部（図１におけるＡ）の一部構成を示している。接続部において、アレイ基板１１１上の接続端子２１とＦＰＣ１６が重なり、接続端子２１とＦＰＣ１６上の配線がＡＣＦによって電気的、物理的に接続されている。ここで、接続端子２１は、ＦＰＣ１６と重なり、ＦＰＣ１６に覆われている配線部を意味する。尚、ＦＰＣ１６に覆われている接続端子２１の一部がＦＰＣ１６上の配線と物理的に接続されていればよく、接続端子２１の全部がＦＰＣ１６の配線と物理的に接続されている必要はない。

ＦＰＣ１６とアレイ基板１１１との接続部には、複数の接続端子２１が形成されている。液晶表示セル１１とＦＰＣ１６との接続部において複数の接続端子２１を形成することによって、ＦＰＣ１６上の配線と接続端子２１との効率的な接続が可能となる。図２においては、いくつかの接続端子２１が例示されている。具体的には、共通電圧ＶＣＯＭを伝送する接続端子２１ａ、高電位ゲート電圧ＶＧＨを伝送する接続端子２１ｂ、ソース・ドライバ回路部１３のデジタル電源Ｖｄｄを伝送する接続端子２１ｃ及びソース・ドライバ回路部１３のアナログ電源ＡＶｄｄを伝送する接続端子２１ｄのそれぞれが示されている。

この接続部において、複数の接続端子２１は、それぞれ所定の間隔をおいてアレイ基板端の辺に沿う方向に配列されている。また、各接続端子２１はアレイ基板端から内側に向かって延びており、ＦＰＣ１６との接続部において互いに並行に形成されている。各接続端子２１ａ〜２１ｄは、液晶表示セル１１上において所定形状にパターニングされている伝送配線２２ａ〜２２ｄのそれぞれに連続するように形成されている。典型的には、各接続端子２１とそれに連続する伝送配線２２とは同一の配線構造を有する。

液晶表示セル１１において、配線間における静電破壊を防止するため、各伝送配線２２間を接続する静電破壊保護素子を形成することが必要とされる。特に、発明者らの検討によれば、共通電圧を伝送するＶＣＯＭ配線と他の配線との間の静電破壊が問題となる。静電破壊保護素子は、通常時には伝送電圧（伝送信号、あるいは一定電圧）に影響を及ぼすことなく、実質的な絶縁状態にあるが、高電圧がかかったときに電流をリークする機能を有している。これによって、配線間に静電気による高電圧がかかった場合においても。層間絶縁膜の静電破壊を防止することができる。

本実施形態においては、液晶複数の接続端子２１とＦＰＣ１６との接続部において、各接続端子２１間に静電破壊保護素子２３が形成される。本形態の静電破壊保護素子２３はアモルファスシリコンで形成された配線である。接続部に形成された接続端子２１の全てについて、隣接する各接続端子２１間に静電破壊保護素子２３が形成されており、隣接する各接続端子２１を接続している（図２はその一部のみを示している）。

上記のように静電破壊保護素子２３はアモルファスシリコンによって形成される。アモルファスシリコンは高抵抗であるため、静電破壊保護素子２３は伝送配線２２による通常の信号伝送には実質的に影響を及ぼさない。しかし、伝送配線２２間に静電気によって高電圧が発生すると、電流が静電破壊保護素子２３を介して伝送配線間を流れる。これによって、必要な信号伝送を行うと同時に、導体層の間に形成されている絶縁層の静電破壊（絶縁破壊）を防止することができる。

図３は、接続端子２１と静電破壊保護素子２３の接続構造の一例を模式的に示す断面図である。接続端子２１のそれぞれは、単層もしくは多層構造を有する金属層２４と、金属層２４の上層に形成されたＩＴＯ層２５を備えている。典型的には、金属層２４はアレイ基板１１１の表示領域内に形成される配線構成に使用される金属層が利用される。静電破壊保護素子２３はアモルファスシリコン配線であって、スイッチ素子としてアモルファスシリコンを使用するＴＦＴを有する液晶表示装置においては、アモルファスシリコンによるＴＦＴのチャネル形成と同時に静電破壊保護素子２３を形成することができる。尚、静電破壊保護素子２３を、表示領域内の金属層は独立して形成することも可能である。

静電破壊保護素子２３は接続端子２１間に形成されており、静電破壊保護素子２３と各接続端子２１はＩＴＯ層２５によって接続されている。ＩＴＯ層２５は静電破壊保護素子２３の上層であり、金属層２４とアモルファス層である静電破壊保護素子２３を形成した後、これらの上にＩＴＯ層２５を積層することによって、接続端子２１と静電破壊保護素子２３とを接続する構成となっている。

本形態の静電破壊保護素子２３は、アレイ基板１１上に形成されたＦＰＣ１６との接続端子２１間に形成されている。このように、ＦＰＣ１６に最も近い端子間に静電破壊保護素子２３を形成することによって、ＦＰＣ１６からの電流が液晶表示セル１１の内部を流れ、液晶表示セル１１上の回路を破壊することを効果的に避けることができる。また、上記のように、ＦＰＣ１６とアレイ基板１１１との接続部において、共通電圧ＶＣＯＭ用の接続端子２１ａを含む多くの伝送配線の接続端子２１が近接して形成される。この接続部において接続端子２１間に静電破壊保護素子２３を形成することによって、液晶表示セル１１の静電破壊保護回路設計を容易にすることができる。

尚、図３は接続端子２１と静電破壊保護素子２３の積層構造の一例を示したものであって、これらの構造は設計により適宜設定、変更される。例えば、共通電圧ＶＣＯＭを伝送する接続端子２１ａをＩＴＯ層のみで形成することができる。あるいは、ＩＴＯ層２５以外の金属層を介して静電破壊保護素子２３と接続端子２１を接続することができる。

アモルファスシリコンを使用して静電破壊保護素子２３を形成する場合、静電破壊保護素子２３の抵抗値に注意を払うことが必要とされる。アモルファスシリコンはシリコンであるため、光が照射されることによって抵抗値が変化する。具体的には、光の照射によって、アモルファスシリコンの抵抗値は大きく低下する。接続端子２１間を接続する静電破壊保護素子２３の抵抗値が低下すると、異なる伝送配線２２を伝送される信号、電圧間の相互作用が強まる。これによって、伝送される信号、電圧が変化もしくは不安定となり、表示不良が発生する。

本形態の静電破壊保護素子２３は、ＦＰＣ１６と重なる位置に形成されている。典型的なＦＰＣ１６の可撓性基板は有色透明であり、静電破壊保護素子２３のアモルファスシリコン層へ入射する光量を低減することができる。このため、外部からの光の入射による静電破壊保護素子２３の抵抗値の低下を抑制することができ、抵抗値の低下による伝送配線２２間の相互作用あるいはそれに起因する表示品質の低下を抑制、あるいは表示不良を防止することができる。この観点から、ＦＰＣ１６の可撓性基板は効果的に遮蔽する有色であることが好ましい。

上記のように、光による静電破壊保護素子２３の抵抗値の変化をＦＰＣ１６などの外部の部材によって抑制することが可能である。しかし、静電破壊保護素子２３の形成位置などの関係から、外部部材によって抵抗値の変化を十分に抑制できないことが考えられる。ＦＰＣ１６と接続端子２１との接続においても、ＦＰＣ１６が配置される側とは反対の背面側からの光、特にバックライト・ユニットからの光によって静電破壊保護素子２３の抵抗値が低下することが認められた。

静電破壊保護素子２３の抵抗値を適切な値に設定することによって、アモルファスシリコン層の抵抗値低下に起因する問題の発生を効果的に防止することができる。静電破壊保護素子２３の抵抗値は、通常状態において伝送配線間の相互作用を防止すると共に、高電圧印加時において効果的に電流をリークすることができる値に設定することが必要とされる。静電破壊保護素子２３の抵抗値は、例えば、静電破壊保護素子２３（アモルファスシリコン配線層）の断面積、あるいは長さを変化させることによって所望の値に設定することができる。

発明者らの検討によれば、照度０ｃｄ／ｍ²の非光照射時において、静電破壊保護素子２３の抵抗値は０．８ＧΩ以下であることが好ましい。この抵抗値よりも高い場合、伝送配線間に高電圧がかかっても静電破壊保護素子２３は電流を十分に流すことができず、伝送配線間の絶縁破壊を起こす可能性が高くなる。一方、光照射時、具体的には、照度７２００ｃｄ／ｍ²の光が照射されているとき、静電破壊保護素子２３の抵抗値は１０ＭΩ以上であることが好ましい。これより小さい抵抗値であると、伝送配線間の相互作用による表示品質の大きな低下が視認される。

さらに発明者らが検討したところ、照度０ｃｄ／ｍ²の非光照射時において、静電破壊保護素子２３の抵抗値は０．５ＧΩ以上０．８ＧΩ以下が好ましい。非光照射時において、静電破壊保護素子２３の抵抗値は０．５ＧΩより小さい場合、光照射時における抵抗値の低下が大きく、表示品質の大きな低下が視認される。また、照度７２００ｃｄ／ｍ²の光が照射されているとき、静電破壊保護素子２３の抵抗値は１０ＭΩ以上２０ＭΩ以下であることが好ましい。光照射時における静電破壊保護素子２３の抵抗値が２０ＭΩより大きい場合、非光照射時において静電破壊保護素子２３の抵抗値が大きくなり、十分な静電破壊保護性能を発揮することができない。

以上のように、本形態の静電破壊保護素子２３は、光照射時における抵抗値の低下を考慮して適切な値に設定される。これによって、伝送配線間の相互作用による悪影響を効果的に防止すると共に、有効な静電破壊保護回路として機能することができる。尚、静電破壊保護素子の抵抗値の設定は、ＦＰＣ１６と接続端子２１との接続部における静電破壊保護素子２３の他、液晶表示セル１１上の他の場所に形成される静電破壊保護素子保護配線あるいはショートリングに適用することができる。

上記においては好ましい例としての液晶表示装置について本発明を説明したが、本発明の静電破壊保護素子は液晶表示装置に限らず、有機ＥＬ表示装置など他の形態の表示装置に適用することが可能であり、特にアモルファスシリコンを使用したスイッチ素子を有する表示装置に好適である。あるいは、表示装置の他、基板にＦＰＣを接続して信号や一定で電圧などの電圧伝送を行う電子機器に適用することが可能である。

本実施形態に係る液晶表示装置の概略構成を示す平面図である。 本実施形態に係るＦＰＣとアレイ基板との接続部の一部構成を示す平面図である。 本実施形態に係る保護素子の構造を模式的に示す断面図である。

符号の説明

１０ 液晶表示装置、１１ 液晶表示セル、１２ ゲート・ドライバ回路部、
１３ ソース・ドライバ回路部、１４ 制御回路部、１５ 配線基板、
１６ ＦＰＣ、２１ 接続端子、２２ 伝送配線、２３ 静電破壊保護素子、
２４ 金属層、２５ ＩＴＯ層、１１１ アレイ基板、１１２ 対向基板

Claims (7)

1. 伝送配線が形成された基板を備え、画像表示を行う表示セルと、
   前記基板に接続されたフレキシブル・プリント板と、
   前記基板上の前記フレキシブル・プリント板と重なる位置に形成され、前記フレキシブル・プリント板の配線とそれぞれ接続された接続端子と、
   前記基板上の前記フレキシブル・プリント板と重なる位置において、隣接する接続端子間の少なくとも一つを接続する静電破壊保護素子と、
   を有する表示装置。
2. 前記静電破壊保護素子はアモルファスシリコン配線である、請求項１に記載の表示装置。
3. 前記表示セルは、光の透過量を制御する液晶層を有する液晶表示セルであり、
   前記静電破壊保護素子と接続された一方の接続端子は共通電極に共通電圧を伝送する接続端子である、
   請求項１または２に記載の表示装置。
4. 前記静電破壊保護素子はアモルファスシリコン配線であり、
   照度０ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は０．８ＧΩ以下であり、
   照度７２００ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は１０ＭΩ以上である、
   請求項１に記載の表示装置。
5. 照度０ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は０．５ＧΩ以上０．８ＧΩ以下であり、
   照度７２００ｃｄ／ｍ²における前記静電破壊保護素子の抵抗値は１０ＭΩ以上２０ＭΩ以下である、
   請求項４に記載の表示装置。
6. 前記基板上の前記フレキシブル・プリント板と重なる位置に形成された全ての隣接する接続端子間に静電破壊保護素子が接続されている、請求項１から５のいずれかに記載の表示装置。
7. 伝送配線が形成された基板と、
   前記基板に接続されたフレキシブル・プリント板と、
   前記基板上の前記フレキシブル・プリント板と重なる位置に形成され、前記フレキシブル・プリント板の配線とそれぞれ接続された複数の接続端子と、
   前記基板上の前記フレキシブル・プリント板と重なる位置において、前記複数の接続端子間のそれぞれを接続する静電破壊保護素子と、
   を有する電子機器。

Images