JP2014174190A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2014174190A
JP2014174190A JP2013043795A JP2013043795A JP2014174190A JP 2014174190 A JP2014174190 A JP 2014174190A JP 2013043795 A JP2013043795 A JP 2013043795A JP 2013043795 A JP2013043795 A JP 2013043795A JP 2014174190 A JP2014174190 A JP 2014174190A
Authority
JP
Japan
Prior art keywords
circuit
transistor
wiring
region
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013043795A
Other languages
English (en)
Other versions
JP6186757B2 (ja
Inventor
Sakahito Yoshii
栄仁 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013043795A priority Critical patent/JP6186757B2/ja
Priority to TW103107083A priority patent/TW201435850A/zh
Priority to PCT/JP2014/001120 priority patent/WO2014136419A1/ja
Priority to CN201480011846.3A priority patent/CN105027187B/zh
Priority to KR1020157027046A priority patent/KR20150128769A/ko
Priority to US14/770,775 priority patent/US20160013264A1/en
Publication of JP2014174190A publication Critical patent/JP2014174190A/ja
Application granted granted Critical
Publication of JP6186757B2 publication Critical patent/JP6186757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Theoretical Computer Science (AREA)

Abstract

【課題】静電気に強い周辺回路を備えた電気光学装置及びこの電気光学装置を備えた電子機器を提供すること。
【解決手段】電気光学装置としての液晶装置は、画素回路と、画素回路を駆動制御する周辺回路と、を備え、周辺回路としてのデータ線駆動回路１０１は、データ線駆動回路１０１における初段回路及び最終段回路に含まれるトランジスター１２１，１２３，１２５，１２７のゲート、ソース、ドレインに対して直列に付加された抵抗Ｒｓを有する。
【選択図】図３

Description

本発明は、電気光学装置及び電子機器に関する。詳しくは、電気光学装置における静電気対策に関する。
電気光学装置として、製造中及び使用中における静電破壊防止対策が施された回路基板を有する電気光学装置が知られている（特許文献１）。
上記特許文献１に記載の回路基板は、基板上に形成された複数の端子と、互いに隣接する端子間に形成された抵抗と、を備え、複数の端子のうちアナログ端子に接続された抵抗は、デジタル端子に接続された抵抗よりも高い抵抗値を示す構成となっている。これによれば、すべての端子において抵抗による静電保護を図りつつ、アナログ端子におけるクロストークの発生を排除できるとしている。
特開２００４−１５２９０１号公報
しかしながら、静電気対策用の抵抗を導入しようとすると、従来の配線パターンを修正する必要が生ずる。従来の配線パターンが複雑であったり、高精細であったりすると、配線パターンの修正が困難であるという課題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］本適用例に係わる電気光学装置は、画素回路と、前記画素回路を駆動制御する周辺回路と、を備え、前記周辺回路は、前記周辺回路における初段回路及び最終段回路のうち少なくとも一方の回路に含まれるトランジスターに付加された抵抗を有することを特徴とする。
画素回路を駆動制御する周辺回路には、配線レイアウトの関係で画素回路よりも大きな面積の配線（例えば、電源配線、定電位配線など）が接続されるため、該配線がアンテナとなって静電気を引き寄せ易い。すなわち、周辺回路は静電気破壊が生じ易い。
本適用例によれば、周辺回路における初段回路及び最終段回路のうち少なくとも一方の回路に含まれるトランジスターに付加された抵抗を有するので、周辺回路に静電気が侵入しても該抵抗によって静電気を消費させることができる。つまり、静電気に対して強い周辺回路を備えた電気光学装置を提供することができる。
［適用例２］上記適用例に係わる電気光学装置において、前記抵抗は、前記トランジスターのゲートとゲート配線との間、前記トランジスターのソースとソース配線との間、前記トランジスターのドレインとドレイン配線との間のうち、少なくとも１つの間に直列に付加されているとしてもよい。
この構成によれば、静電気によって周辺回路のトランジスターが破壊されることを低減することができる。
［適用例３］上記適用例に係わる電気光学装置において、前記抵抗は、前記トランジスターのゲートとゲート配線との間、前記トランジスターのソースとソース配線との間、前記トランジスターのドレインとドレイン配線との間のうち、少なくとも１つの間に設けられたコンタクト部であり、前記コンタクト部は、前記周辺回路における初段回路及び最終段回路以外の回路に含まれるトランジスターに対して、前記コンタクト部の大きさが小さいとしてもよい。
［適用例４］上記適用例に係わる電気光学装置において、前記抵抗は、前記トランジスターのゲートとゲート配線との間、前記トランジスターのソースとソース配線との間、前記トランジスターのドレインとドレイン配線との間のうち、少なくとも１つの間に設けられたコンタクト部であり、前記コンタクト部は、前記周辺回路における初段回路及び最終段回路以外の回路に含まれるトランジスターに対して、前記コンタクト部の数が少ないとしてもよい。
これらの構成によれば、静電気によって周辺回路のトランジスターが破壊されることを低減することができる。また、コンタクト部の大きさや数を変えることによって静電気対策用の抵抗とするので、新たに静電気対策用の抵抗を付加しなくてもよく、周辺回路における配線パターンが複雑にならずに済む。
［適用例５］上記適用例に係わる電気光学装置において、前記トランジスターは、チャネル領域と、前記チャネル領域に接したＬＤＤ（Lightly Doped Drain）領域とを有する半導体層を備え、前記抵抗は前記ＬＤＤ領域であって、前記周辺回路の初段回路及び最終段回路以外の回路に含まれるトランジスターのＬＤＤ領域よりもＬＤＤ長が大きいとしてもよい。
［適用例６］上記適用例に係わる電気光学装置において、前記トランジスターは、チャネル領域と、前記チャネル領域に接したＬＤＤ（Lightly Doped Drain）領域とを有する半導体層を備え、前記抵抗は前記ＬＤＤ領域であって、前記周辺回路の初段回路及び最終段回路以外の回路に含まれるトランジスターのＬＤＤ領域よりも不純物イオンのドーズ量が小さいとしてもよい。
これらの構成によれば、ＬＤＤ領域の長さを大きくしたり、ＬＤＤ領域における不純物イオンのドーズ量を小さくすることによって、当該ＬＤＤ領域が静電気対策用の抵抗として機能するので、静電気によって周辺回路のトランジスターが破壊されることを低減することができる。また、ＬＤＤ領域を静電気対策用の抵抗とするので、新たに静電気対策用の抵抗を付加しなくてもよく、周辺回路における配線パターンが複雑にならずに済む。
［適用例７］本適用例に係わる電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、製造中または使用中の静電気に対して対策された電気光学装置を備えているので、コストパフォーマンスに優れ、従来よりも静電気に対して強い電子機器を提供することができる。
（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図。 液晶装置の電気的な構成を示す等価回路図。 データ線駆動回路における論理回路図。 データ線駆動回路の一例を示す回路図。 （ａ）は実施例１の初段回路のトランジスターの構成を示す概略平面図、（ｂ）は実施例１の２段目の回路のトランジスターの構成を示す概略平面図。 （ａ）は実施例２の初段回路のトランジスターの構成を示す概略平面図、（ｂ）は実施例２の２段目の回路のトランジスターの構成を示す概略平面図。 （ａ）は実施例３の初段回路のトランジスターの構成を示す概略平面図、（ｂ）は実施例３の２段目の回路のトランジスターの構成を示す概略平面図。 投射型表示装置の構成を示す概略図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
（第１実施形態）
本実施形態では、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１及び図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、図１（ｂ）は図１（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図である。図２は液晶装置の電気的な構成を示す等価回路図である。
図１（ａ）及び（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、それぞれ透明な例えば石英基板やガラス基板が用いられている。
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外縁に沿って配置されたシール材４０を介して間隔を置いて貼り合わされ、その間隔に正または負の誘電異方性を有する液晶が封入されて液晶層５０が構成されている。シール材４０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の上記間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
シール材４０の内側には、マトリックス状に配列した複数の画素Ｐを含む画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。該端子部に沿った第１の辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０と画素領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３及び第４の辺部に沿ったシール材４０と画素領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０と検査回路１０３との間に、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配列した複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部に沿った方向をＹ方向として説明する。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と画素領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５及びスイッチング素子である薄膜トランジスター（以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。素子基板１０は、基材１０ｓと、基材１０ｓ上に形成された画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。
素子基板１０に対向配置される対向基板２０は、基材２０ｓと、基材２０ｓ上に形成された見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆い、少なくとも画素領域Ｅに亘って設けられた共通電極２３と、共通電極２３を覆う配向膜２４とを含むものである。
見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの回路に入射する光を遮蔽して、これらの回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。
画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
次に図２を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する信号配線としての複数の走査線３ａ及び複数のデータ線６ａと、データ線６ａに沿って平行に配置された容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極１５と、ＴＦＴ３０と、蓄積容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを画素Ｐに供給する。
データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に蓄積容量１６が接続されている。蓄積容量１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に設けられている。
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。
本実施形態における画素回路を駆動制御する周辺回路は、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３を含んでいる。また、周辺回路は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を上記画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
次に、周辺回路のうちデータ線駆動回路１０１の回路構成を例に挙げて、本発明における周辺回路の静電気対策について説明する。
図３はデータ線駆動回路における論理回路図、図４はデータ線駆動回路の一例を示す回路図である。
周辺回路の１つであるデータ線駆動回路１０１は、例えば、図３に示すように、データ線６ａのそれぞれに設けられたバッファ１０１ｂと、シフトレジスタ１０１ｓとを含んで構成されている。各データ線６ａとシフトレジスタ１０１ｓとはバッファ１０１ｂを経由して電気的に接続されている。シフトレジスタ１０１ｓは、前述した画像信号Ｄ１〜Ｄｎをクロック信号ＣＬＸ及び転送開始パルスＤＸに基づいて対応するデータ線６ａに送出するための回路である。また、シフトレジスタ１０１ｓは、転送方向制御信号ＤＩＲＸに基づいて、Ｘ方向に配列する複数のデータ線６ａに対して、画像信号Ｄ１〜Ｄｎの書き込み方向を変えることができる構成となっている。
Figure 2014174190
具体的には、図４に示すように、シフトレジスタ１０１ｓは、各データ線６ａへの画像信号Ｄ１〜Ｄｎの書き込み方向に対応してカスケード接続された複数のインバーター回路を有している。バッファ１０１ｂは、データ線６ａに供給される画像信号Ｄ１〜Ｄｎにおける電流や電圧の変動を防ぐために、データ線６ａに対して直列及び並列に接続されたトランジスターを有している。上記インバーター回路もまた画像信号Ｄ１〜Ｄｎの伝達方向にトランジスターが直列及び並列に接続された構成となっている。バッファ１０１ｂと、シフトレジスタ１０１ｓとには、それぞれ、基準電位ＶＳＳや駆動電位ＶＤＤが供給される電源配線が接続されている。
本発明の周辺回路における初段回路は、データ線駆動回路１０１の場合、Ｘ方向に配列する複数のデータ線６ａのうち１本目のデータ線６ａに接続されたバッファ１０１ｂ1と、バッファ１０１ｂ1が接続されたインバーター回路１０１ｓ1とを含むものである。
また、本発明の周辺回路における最終段回路は、データ線駆動回路１０１の場合、Ｘ方向に配列する複数のデータ線６ａのうちｎ本目のデータ線６ａに接続されたバッファ１０１ｂnと、バッファ１０１ｂnが接続されたインバーター回路１０１ｓnとを含むものである。
素子基板１０における配線レイアウトの関係で、これらの初段回路と最終段回路の双方に接続されている上記電源配線は、周辺回路の内部の電源配線に比べて、配線抵抗による電位降下を抑えるために面積が大きくなっている。それゆえに、初段回路、最終段回路に接続される上記電源配線がアンテナの役目を果たして、静電気を周辺回路に呼び込み易い。
そこで、本実施形態では、初段回路としてのバッファ１０１ｂ1及びインバーター回路１０１ｓ1、最終段回路としてのバッファ１０１ｂn及びインバーター回路１０１ｓnのそれぞれに含まれるトランジスターに静電気対策用の抵抗Ｒｓが付加されている。
具体的には、初段回路のインバーター回路１０１ｓ1に含まれるすべてのトランジスター１２１のゲート、ソース、ドレインのそれぞれに対して直列に抵抗Ｒｓが付加されている。また、初段回路のバッファ１０１ｂ1に含まれるすべてのトランジスター１２３のゲート、ソース、ドレインのそれぞれに対して直列に抵抗Ｒｓが付加されている。
最終段回路のインバーター回路１０１ｓnに含まれるすべてのトランジスター１２５のゲート、ソース、ドレインのそれぞれに対して直列に抵抗Ｒｓが付加されている。また、最終段回路のバッファ１０１ｂnに含まれるすべてのトランジスター１２７のゲート、ソース、ドレインのそれぞれに対して直列に抵抗Ｒｓが付加されている。
初段回路及び最終段回路以外の回路、例えば、２段目のインバーター回路１０１ｓ2に含まれるすべてのトランジスター１２２のゲート、ソース、ドレインのそれぞれには抵抗Ｒｓが付加されていない。また、２段目のバッファ１０１ｂ2に含まれるすべてのトランジスター１２４のゲート、ソース、ドレインのそれぞれには抵抗Ｒｓが付加されていない。
本実施形態の周辺回路であるデータ線駆動回路１０１では、Ｘ方向に並んだ初段回路と最終段回路の双方に基準電位ＶＳＳや駆動電位ＶＤＤが供給される電源配線が接続されている。したがって、初段回路及び最終段回路に含まれるすべてのトランジスターのゲート、ソース、ドレインのそれぞれに静電気対策用の抵抗Ｒｓを付加した。一方で、周辺回路の片側から上記電源配線が接続されている場合は、上記電源配線が接続された側の初段回路または最終段回路に含まれるすべてのトランジスターのゲート、ソース、ドレインのそれぞれに静電気対策用の抵抗Ｒｓを付加することが好ましい。
静電気対策用の抵抗Ｒｓを例えば抵抗を有する配線によって実現しようとすると、周辺回路における配線パターンを修正しなくてはならない。周辺回路におけるトランジスターなどの素子や素子に繋がる配線がすでに複雑あるいは高精細な配置（パターン）であった場合、新たに静電気対策用の配線を追加することは困難となる。そこで、発明者は、周辺回路における従来の回路配置を利用して、静電気対策用の抵抗Ｒｓを付加する方法を開発した。以降、具体的な実施例を挙げて説明する。なお、実施例では、初段回路と２段目の回路とに含まれるトランジスターを例に挙げて説明する。
（実施例１）
図５（ａ）は実施例１の初段回路のトランジスターの構成を示す概略平面図、図５（ｂ）は実施例１の２段目の回路のトランジスターの構成を示す概略平面図である。
図５（ａ）に示すように、実施例１の初段回路としてのシフトレジスタ１０１ｓのインバーター回路１０１ｓ1に含まれるトランジスター１２１は、半導体層１２１ａと、ゲート電極１２１ｇとを有している。半導体層１２１ａは、例えばポリシリコンからなり、不純物イオンを選択的且つ濃度を異ならせて注入することによって、チャネル領域１２１ｃと、ソース領域１２１ｓと、チャネル領域１２１ｃとソース領域１２１ｓとの間のＬＤＤ（Lightly Doped Drain）領域１２１ｅと、ドレイン領域１２１ｄと、チャネル領域１２１ｃとドレイン領域１２１ｄとの間のＬＤＤ領域１２１ｆとが形成されている。つまり、トランジスター１２１は、チャネル領域１２１ｃのソース側にＬＤＤ領域１２１ｅが接し、チャネル領域１２１ｃのドレイン側にＬＤＤ領域１２１ｆが接しているＬＤＤ構造となっている。
半導体層１２１ａのソース領域１２１ｓには、コンタクト部１３５を介してソース配線１３１が電気的に接続されている。ドレイン領域１２１ｄには、コンタクト部１３６を介してドレイン配線１３２が電気的に接続されている。つまり、コンタクト部１３５がソース電極として機能し、コンタクト部１３６がドレイン電極として機能している。
また、ゲート絶縁膜（図示省略）を挟んでチャネル領域１２１ｃに対向する位置にゲート電極１２１ｇが形成され、ゲート電極１２１ｇはコンタクト部１３７を介してゲート配線１３３に電気的に接続されている。
図５（ｂ）に示すように、実施例１の２段目の回路としてのシフトレジスタ１０１ｓのインバーター回路１０１ｓ2に含まれるトランジスター１２２は、半導体層１２２ａと、ゲート電極１２２ｇとを有している。半導体層１２２ａもまた例えばポリシリコンからなり、不純物イオンを選択的且つ濃度を異ならせて注入することによって、ＬＤＤ構造が形成されている。したがって、半導体層１２２ａは、ソース領域１２２ｓ、ＬＤＤ領域１２２ｅ、チャネル領域１２２ｃ、ＬＤＤ領域１２２ｆ、ドレイン領域１２２ｄを有する。
半導体層１２２ａのソース領域１２２ｓには、コンタクト部１４５を介してソース配線１４１が電気的に接続されている。ドレイン領域１２２ｄには、コンタクト部１４６を介してドレイン配線１４２が電気的に接続されている。つまり、コンタクト部１４５がソース電極として機能し、コンタクト部１４６がドレイン電極として機能している。
また、ゲート絶縁膜（図示省略）を挟んでチャネル領域１２２ｃに対向する位置にゲート電極１２２ｇが形成され、ゲート電極１２２ｇはコンタクト部１４７を介してゲート配線１４３に電気的に接続されている。
図５（ａ）及び（ｂ）に示すように、初段回路のトランジスター１２１におけるコンタクト部１３５，１３６，１３７は、２段目の回路のトランジスター１２２におけるコンタクト部１４５，１４６，１４７よりも平面的な大きさが小さい。これらのコンタクト部は、例えば、半導体層１２１ａ，１２２ａを覆うゲート絶縁膜や層間絶縁膜を貫通するコンタクトホールである。このコンタクトホールの内部を導電膜で被覆することで電気的な導通が得られる。例えば、トランジスター１２１のコンタクト部１３５，１３６，１３７の平面形状は、１辺の長さがおよそ０．５μｍの正方形である。これに対して、トランジスター１２２のコンタクト部１４５，１４６，１４７の平面形状は、１辺の長さがおよそ１．０μｍの正方形である。コンタクトホールの内部を被覆する導電膜を例えばＡｌ（アルミニウム）とし、半導体層１２１ａ，１２２ａをポリシリコンとすると、コンタクト部１３５，１３６，１３７の接続抵抗はおよそ１２５０Ωとなる。これに対して、コンタクト部１４５，１４６，１４７の接続抵抗はおよそ７５０Ωとなる。つまり、トランジスター１２１は、トランジスター１２２に対して、ゲート、ソース、ドレインのそれぞれにおよそ５００Ωの静電気対策用の抵抗Ｒｓを付加した構成となる。
なお、コンタクト部１３５，１３６，１３７，１４５，１４６，１４７の平面形状は正方形であることに限定されず、例えば円形であってもよい。
（実施例２）
図６（ａ）は実施例２の初段回路のトランジスターの構成を示す概略平面図、図６（ｂ）は実施例２の２段目の回路のトランジスターの構成を示す概略平面図である。
実施例２は周辺回路における初段回路のトランジスターと他の回路（２段目）のトランジスターのコンタクト部の大きさを同じにして、コンタクト部の数を異ならせたものである。したがって、実施例１と同じ構成については同じ符号を付して詳細の説明は省略する。
具体的には、図６（ａ）に示すように、初段回路のトランジスター１２１は、ソース電極として機能するコンタクト部１３５、ドレイン電極として機能するコンタクト部１３６、ゲート電極１２１ｇとゲート配線１３３とを電気的に接続させるコンタクト部１３７、合計３つのコンタクト部を有している。
これに対して、２段目の回路のトランジスター１２２は、ソース電極として機能する２つのコンタクト部１４５ａ，１４５ｂ、ドレイン電極として機能する２つのコンタクト部１４６ａ，１４６ｂ、ゲート電極１２２ｇとゲート配線１４３とを電気的に接続させる２つのコンタクト部１４７ａ，１４７ｂ、合計６つのコンタクト部を有している。
２つのコンタクト部１４５ａ，１４５ｂはソース配線１４１の延在方向に並んで配置されている。２つのコンタクト部１４６ａ，１４６ｂはドレイン配線１４２の延在方向に並んで配置されている。２つのコンタクト部１４７ａ，１４７ｂはゲート配線１４３の延在方向に並んで配置されている。
これらのコンタクト部１３５，１３６，１３７，１４５ａ，１４５ｂ，１４６ａ，１４６ｂ，１４７ａ，１４７ｂの平面形状は、１辺の長さがおよそ０．５μｍの正方形である。
したがって、実施例１で説明したように、コンタクトホールの内部を被覆する導電膜を例えばＡｌ（アルミニウム）とし、半導体層１２１ａ，１２２ａをポリシリコンとすると、コンタクト部１３５，１３６，１３７の接続抵抗はおよそ１２５０Ωとなる。これに対して、ソース電極として機能する２つのコンタクト部１４５ａ，１４５ｂの接続抵抗はおよそ６２５Ωとなる。他のコンタクト部１４６ａ，１４６ｂ、コンタクト部１４７ａ，１４７ｂも同様である。つまり、実施例２のトランジスター１２１は、トランジスター１２２に対して、ゲート、ソース、ドレインのそれぞれにおよそ６２５Ωの静電気対策用の抵抗Ｒｓを付加した構成となる。
なお、トランジスター１２１とトランジスター１２２のコンタクト部の数はこれに限定されるものではない。コンタクト部の大きさが同じであれば、トランジスター１２２よりもトランジスター１２１のコンタクト部の数を少なくすればよい。
（実施例３）
図７（ａ）は実施例３の初段回路のトランジスターの構成を示す概略平面図、図７（ｂ）は実施例３の２段目の回路のトランジスターの構成を示す概略平面図である。
実施例３は初段回路のトランジスターの半導体層におけるＬＤＤ領域を抵抗Ｒｓとして利用するものである。したがって、実施例１と同じ構成については同じ符号を付して詳細の説明は省略する。
図７（ａ）及び（ｂ）を参照して、実施例３の初段回路のトランジスター１２１と、２段目の回路のトランジスター１２２の素子基板１０における基材１０ｓ上の構造を説明する。
図７（ａ）に示すように、基材１０ｓを覆って例えば酸化シリコンなどからなる下地絶縁膜１０ａが形成される。下地絶縁膜１０ａ上に遮光性を有する配線３ｃが形成される。配線３ｃは、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属単体、またはこれらの金属単体のうちの少なくとも１つを含む合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。
配線３ｃを覆うように例えば酸化シリコンなどからなる第１層間絶縁膜１１ａが形成され、第１層間絶縁膜１１ａ上において配線３ｃと重なる位置に島状にトランジスター１２１の半導体層１２１ａが形成される。半導体層１２１ａは前述したように例えばポリシリコンからなり、不純物イオンが注入されて、ソース領域１２１ｓ、ＬＤＤ領域１２１ｅ、チャネル領域１２１ｃ、ＬＤＤ領域１２１ｆ、ドレイン領域１２１ｄを有するＬＤＤ構造が形成されている。遮光性を有する配線３ｃの上層に半導体層１２１ａを配置することにより、基材１０ｓ側からの入射光を配線３ｃにより遮光して、入射光によるトランジスター１２１の誤動作を防止する構造となっている。
半導体層１２１ａを覆うようにゲート絶縁膜１１ｂが形成される。さらにゲート絶縁膜１１ｂを挟んでチャネル領域１２１ｃに対向する位置にゲート電極１２１ｇが形成される。
ゲート電極１２１ｇとゲート絶縁膜１１ｂとを覆う第２層間絶縁膜１１ｃが形成され、半導体層１２１ａのソース領域１２１ｓ及びドレイン領域１２１ｄと重なる位置にゲート絶縁膜１１ｂ、第２層間絶縁膜１１ｃを貫通する２つのコンタクトホールが形成される。そして、２つのコンタクトホールを埋めると共に第２層間絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜が成膜される。成膜された導電膜をパターニングすることにより、コンタクト部１３５，１３６が形成される。また、コンタクト部１３５を介してソース領域１２１ｓに繋がるソース配線１３１が形成される。同時にコンタクト部１３６を介してドレイン領域１２１ｄに繋がるドレイン配線１３２が形成される。
図７（ｂ）に示すように、トランジスター１２２の半導体層１２２ａもまた、基材１０ｓの第１層間絶縁膜１１ａ上において、配線３ｃと重なる位置に島状に形成される。半導体層１２２ａもまた前述したように例えばポリシリコンからなり、不純物イオンが注入されて、ソース領域１２２ｓ、ＬＤＤ領域１２２ｅ、チャネル領域１２２ｃ、ＬＤＤ領域１２２ｆ、ドレイン領域１２２ｄを有するＬＤＤ構造が形成されている。
初段回路のトランジスター１２１の半導体層１２１ａにおいて、チャネル領域１２１ｃとソース領域１２１ｓとの間のＬＤＤ領域１２１ｅの長さＬ１（以降、ＬＤＤ長Ｌ１と呼ぶ）は、２段目の回路のトランジスター１２２の半導体層１２２ａにおけるＬＤＤ領域１２２ｅの長さＬ２（以降、ＬＤＤ長Ｌ２と呼ぶ）に比べて大きい（長い）。本実施形態では、ＬＤＤ領域１２１ｅとＬＤＤ領域１２１ｆのＬＤＤ長は同じＬ１である。また、ＬＤＤ領域１２２ｅとＬＤＤ領域１２２ｆのＬＤＤ長は同じＬ２である。トランジスター１２２に対して、トランジスター１２１のＬＤＤ領域１２１ｅ，１２１ｆの長さを大きく（長く）することによって、ＬＤＤ領域１２１ｅ，１２１ｆを抵抗Ｒｓとして機能させることができる。また、実施例３は、実施例１に示したコンタクト部１３５，１３６，１３７の平面形状を小さくする構成と、ＬＤＤ領域１２１ｅ，１２１ｆの長さを大きくする構成とを含んでいるので、トランジスター１２１のソース側及びドレイン側における抵抗Ｒｓの値をさらに大きくすることができる。よって、実施例３の初段回路のトランジスター１２１は、２段目の回路のトランジスター１２２に対して、ゲート、ソース、ドレインのそれぞれに静電気対策用の抵抗Ｒｓを付加した構成となる。
なお、トランジスター１２１，１２２におけるＬＤＤ構造は、これに限定されず、チャネル領域に対してソース側またはドレイン側に１つのＬＤＤ領域が接する構成としてもよい。また、初段回路のトランジスター１２１のＬＤＤ領域を静電気対策用の抵抗Ｒｓとする方法は、不純物イオン濃度が低い該ＬＤＤ領域の長さを大きく（長く）することに限らない。例えば、トランジスター１２２に対して、初段回路のトランジスター１２１の該ＬＤＤ領域におけるドーズ量（注入される不純物イオン濃度）を小さくすれば、該ＬＤＤ領域の大きさを変えずに電気的な抵抗を大きくして静電気対策用の抵抗Ｒｓとして機能させることができる。
実施例１では、初段回路のトランジスター１２１におけるコンタクト部１３５，１３６，１３７の抵抗値（１２５０Ω）は、２段目のトランジスター１２１におけるコンタクト部１４５，１４６，１４７の抵抗値（７５０Ω）に対して、約１．７倍となっている。
実施例２では、初段回路のトランジスター１２１におけるコンタクト部１３５，１３６，１３７の抵抗値（１２５０Ω）は、２段目のトランジスター１２１におけるコンタクト部１４５ａ，１４５ｂ、１４６ａ，１４６ｂ、１４７ａ，１４７ｂの抵抗値（６２５Ω）に対して、２倍となっている。
周辺回路の構成にもよるが、周辺回路が本来伝達すべき信号の電気特性が劣化しないように、コンタクト部１３５，１３６，１３７の抵抗値を設定することが望ましい。具体的には、１つのトランジスター１２１のゲート、ソース、ドレインに付加される抵抗Ｒｓの抵抗値は、トランジスター１２２のゲート、ソース、ドレインが接続される配線との間の抵抗値に対して、１．２５倍〜１．５倍程度が好ましい。１．５倍以上とする場合には、液晶装置１００における表示品質を確認する必要がある。
以上、静電気対策用の抵抗Ｒｓについて実施例１〜実施例３を挙げて説明したが、コンタクト部の数を少なくする実施例２とＬＤＤ領域を抵抗Ｒｓとする実施例３とを組み合わせてもよい。
また、前述したように、電源配線が接続される周辺回路の初段回路及び／または最終段回路に含まれるトランジスターに対して、静電気対策用の抵抗Ｒｓを付加すればよい。
さらには、静電気破壊が起き易い傾向を考慮すると、基準電位ＶＳＳよりも電位が大きい駆動電位ＶＤＤが供給される電源配線が接続される側のソースまたはドレイン、あるいはゲート絶縁膜１１ｂを挟んでチャネル領域１２１ｃに対向配置されるゲート電極１２１ｇに直列に抵抗Ｒｓを付加することが好ましい。つまり、トランジスター１２１のゲート、ソース、ドレインのうちの少なくとも１つに直列に抵抗Ｒｓが付加されていれば、静電気対策として有効である。
加えて、静電気対策用の抵抗Ｒｓを付加する周辺回路は、データ線駆動回路１０１に限定されず、前述したように、走査線駆動回路１０２、検査回路１０３、サンプリング回路、プリチャージ回路にも適用することができる。
（第２実施形態）
＜電子機器＞
次に、第２実施形態である電子機器としての投射型表示装置について、図８を参照して説明する。図８は投射型表示装置の構成を示す概略図である。
図８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、静電気対策が施された周辺回路を有する液晶装置１００が用いられているので、所望の電気光学特性を有すると共に静電気に強い投射型表示装置１０００を提供することができる。
本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
（変形例１）上記第１実施形態の液晶装置１００におけるデータ線駆動回路１０１は、素子基板１０の基材１０ｓ上に形成されることに限定されない。例えば、ＩＣ（集積回路）チップとして別に製造され、素子基板１０の端子部に直接あるいは中継基板を介して間接に実装される構成としてもよい。
（変形例２）上記第１実施形態の周辺回路における静電気対策用の抵抗Ｒｓを適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば、反射型の液晶装置にも適用可能である。また、液晶装置に限らず、画素Ｐごとに発光素子を備えた有機エレクトロルミネッセンス装置にも適用することができる。
（変形例３）電気光学装置としての液晶装置１００が適用される電子機器は、上記第３実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部に適用することができる。
１００…電気光学装置としての液晶装置、１０１…周辺回路としてのデータ線駆動回路、１０２…周辺回路としての走査線駆動回路，１０３…周辺回路としての検査回路、１２１…抵抗が付加されたトランジスター、１２１ａ…半導体層、１２１ｃ…チャネル領域、１２１ｅ，１２１ｆ…ＬＤＤ領域、１３１…ソース配線、１３２…ドレイン配線、１３３…ゲート配線、１３５，１３６，１３７…コンタクト部、１０００…電子機器としての投射型表示装置、Ｐ…画素、Ｒｓ…抵抗。

Claims (7)

  1. 画素回路と、
    前記画素回路を駆動制御する周辺回路と、を備え、
    前記周辺回路は、前記周辺回路における初段回路及び最終段回路のうち少なくとも一方の回路に含まれるトランジスターに付加された抵抗を有することを特徴とする電気光学装置。
  2. 前記抵抗は、前記トランジスターのゲートとゲート配線との間、前記トランジスターのソースとソース配線との間、前記トランジスターのドレインとドレイン配線との間のうち、少なくとも１つの間に直列に付加されていることを特徴とする請求項１に記載の電気光学装置。
  3. 前記抵抗は、前記トランジスターのゲートとゲート配線との間、前記トランジスターのソースとソース配線との間、前記トランジスターのドレインとドレイン配線との間のうち、少なくとも１つの間に設けられたコンタクト部であり、
    前記コンタクト部は、前記周辺回路における初段回路及び最終段回路以外の回路に含まれるトランジスターに対して、前記コンタクト部の大きさが小さいことを特徴とする請求項１に記載の電気光学装置。
  4. 前記抵抗は、前記トランジスターのゲートとゲート配線との間、前記トランジスターのソースとソース配線との間、前記トランジスターのドレインとドレイン配線との間のうち、少なくとも１つの間に設けられたコンタクト部であり、
    前記コンタクト部は、前記周辺回路における初段回路及び最終段回路以外の回路に含まれるトランジスターに対して、前記コンタクト部の数が少ないことを特徴とする請求項１に記載の電気光学装置。
  5. 前記トランジスターは、チャネル領域と、前記チャネル領域に接したＬＤＤ（Lightly Doped Drain）領域とを有する半導体層を備え、
    前記抵抗は前記ＬＤＤ領域であって、前記周辺回路の初段回路及び最終段回路以外の回路に含まれるトランジスターのＬＤＤ領域よりもＬＤＤ長が大きいことを特徴とする請求項１に記載の電気光学装置。
  6. 前記トランジスターは、チャネル領域と、前記チャネル領域に接したＬＤＤ（Lightly Doped Drain）領域とを有する半導体層を備え、
    前記抵抗は前記ＬＤＤ領域であって、前記周辺回路の初段回路及び最終段回路以外の回路に含まれるトランジスターのＬＤＤ領域よりも不純物イオンのドーズ量が小さいことを特徴とする請求項１に記載の電気光学装置。
  7. 請求項１乃至６のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2013043795A 2013-03-06 2013-03-06 電気光学装置及び電子機器 Expired - Fee Related JP6186757B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013043795A JP6186757B2 (ja) 2013-03-06 2013-03-06 電気光学装置及び電子機器
TW103107083A TW201435850A (zh) 2013-03-06 2014-03-03 光電裝置、電子機器及驅動電路
PCT/JP2014/001120 WO2014136419A1 (ja) 2013-03-06 2014-03-03 電気光学装置及び電子機器並びに駆動回路
CN201480011846.3A CN105027187B (zh) 2013-03-06 2014-03-03 电光装置、电子设备和驱动电路
KR1020157027046A KR20150128769A (ko) 2013-03-06 2014-03-03 전기 광학 장치 및 전자 기기 및 구동 회로
US14/770,775 US20160013264A1 (en) 2013-03-06 2014-03-03 Electro-optical device, electronic apparatus, and drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013043795A JP6186757B2 (ja) 2013-03-06 2013-03-06 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2014174190A true JP2014174190A (ja) 2014-09-22
JP6186757B2 JP6186757B2 (ja) 2017-08-30

Family

ID=51490955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013043795A Expired - Fee Related JP6186757B2 (ja) 2013-03-06 2013-03-06 電気光学装置及び電子機器

Country Status (6)

Country Link
US (1) US20160013264A1 (ja)
JP (1) JP6186757B2 (ja)
KR (1) KR20150128769A (ja)
CN (1) CN105027187B (ja)
TW (1) TW201435850A (ja)
WO (1) WO2014136419A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
CN107819022A (zh) * 2017-11-15 2018-03-20 武汉天马微电子有限公司 一种显示面板及显示装置
CN114255690A (zh) * 2020-09-21 2022-03-29 华为技术有限公司 显示面板与半导体显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0792448A (ja) * 1994-04-26 1995-04-07 Seiko Epson Corp 液晶表示装置の入力保護回路
JPH07114363A (ja) * 1993-10-19 1995-05-02 Toshiba Corp 表示装置用駆動回路およびそれを用いた液晶表示装置
US20030071803A1 (en) * 1998-04-28 2003-04-17 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor circuit and a semiconductor display using the same
JP2004152901A (ja) * 2002-10-29 2004-05-27 Seiko Epson Corp 回路基板、その製造方法、電気光学装置および電子機器
JP2006017767A (ja) * 2004-06-30 2006-01-19 Optrex Corp 表示装置及び電子機器
JP2010097010A (ja) * 2008-10-17 2010-04-30 Hitachi Displays Ltd 表示装置
JP2010181698A (ja) * 2009-02-06 2010-08-19 Hitachi Displays Ltd 表示装置及びその製造方法
JP2011053642A (ja) * 2009-09-02 2011-03-17 Samsung Mobile Display Co Ltd 有機電界発光表示装置
JP2012145619A (ja) * 2011-01-07 2012-08-02 Seiko Epson Corp 電気光学装置の製造方法および電気光学装置
JP2012164976A (ja) * 2011-01-21 2012-08-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
JP2613015B2 (ja) * 1994-02-08 1997-05-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
US6275278B1 (en) * 1996-07-19 2001-08-14 Hitachi, Ltd. Liquid crystal display device and method of making same
US7872728B1 (en) * 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP4297103B2 (ja) * 2005-02-17 2009-07-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR20060134730A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 어레이 기판 및 이를 구비한 표시 장치
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
CN101978480B (zh) * 2008-04-25 2012-05-02 夏普株式会社 多层配线、半导体装置、显示装置用基板和显示装置
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
WO2010061662A1 (ja) * 2008-11-26 2010-06-03 シャープ株式会社 表示装置
JP5102878B2 (ja) * 2008-12-05 2012-12-19 シャープ株式会社 表示装置用基板及び表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114363A (ja) * 1993-10-19 1995-05-02 Toshiba Corp 表示装置用駆動回路およびそれを用いた液晶表示装置
JPH0792448A (ja) * 1994-04-26 1995-04-07 Seiko Epson Corp 液晶表示装置の入力保護回路
US20030071803A1 (en) * 1998-04-28 2003-04-17 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor circuit and a semiconductor display using the same
JP2004152901A (ja) * 2002-10-29 2004-05-27 Seiko Epson Corp 回路基板、その製造方法、電気光学装置および電子機器
JP2006017767A (ja) * 2004-06-30 2006-01-19 Optrex Corp 表示装置及び電子機器
JP2010097010A (ja) * 2008-10-17 2010-04-30 Hitachi Displays Ltd 表示装置
JP2010181698A (ja) * 2009-02-06 2010-08-19 Hitachi Displays Ltd 表示装置及びその製造方法
JP2011053642A (ja) * 2009-09-02 2011-03-17 Samsung Mobile Display Co Ltd 有機電界発光表示装置
JP2012145619A (ja) * 2011-01-07 2012-08-02 Seiko Epson Corp 電気光学装置の製造方法および電気光学装置
JP2012164976A (ja) * 2011-01-21 2012-08-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US20160013264A1 (en) 2016-01-14
JP6186757B2 (ja) 2017-08-30
TW201435850A (zh) 2014-09-16
KR20150128769A (ko) 2015-11-18
WO2014136419A1 (ja) 2014-09-12
CN105027187B (zh) 2018-08-28
CN105027187A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
JP5834705B2 (ja) 電気光学装置、及び電子機器
US10088727B2 (en) Liquid crystal device and electronic apparatus
JP6079077B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6186835B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2013109192A (ja) 液晶装置および電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP3744521B2 (ja) 電気光学装置及び電子機器
JP2012078624A (ja) 電気光学装置、電子機器
JP2018136477A (ja) 電気光学装置、電子機器
JP2015094880A (ja) 電気光学装置、および電子機器
JP6186757B2 (ja) 電気光学装置及び電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP6303748B2 (ja) 電気光学装置、光学ユニット、及び電子機器
JP2017120295A (ja) 電気光学装置、電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP6044700B2 (ja) 電気光学装置、及び電子機器
JP5849605B2 (ja) 電気光学装置、及び電子機器
JP2012181308A (ja) 電気光学装置および電子機器
JP2017083679A (ja) 表示装置および電子機器
JP2014182251A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6402999B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
US10871681B2 (en) Electro-optical device and electronic apparatus
JP2014174189A (ja) 電気光学装置及び電子機器
JP6103091B2 (ja) 液晶装置および電子機器
JP2013178435A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151002

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160609

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170717

R150 Certificate of patent or registration of utility model

Ref document number: 6186757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees