JP2004152901A - 回路基板、その製造方法、電気光学装置および電子機器 - Google Patents
回路基板、その製造方法、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2004152901A JP2004152901A JP2002314922A JP2002314922A JP2004152901A JP 2004152901 A JP2004152901 A JP 2004152901A JP 2002314922 A JP2002314922 A JP 2002314922A JP 2002314922 A JP2002314922 A JP 2002314922A JP 2004152901 A JP2004152901 A JP 2004152901A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- terminals
- circuit board
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 23
- 230000015556 catabolic process Effects 0.000 abstract description 31
- 239000010408 film Substances 0.000 description 31
- 238000005401 electroluminescence Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 10
- 230000002265 prevention Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ＥＬ表示パネル等に有効な静電破壊防止回路を備える回路基板の提供。
【解決手段】基板（１００）と、基板（１００）の周囲に形成された共通電極（１０１）と、基板（１００）上に形成された複数の端子（Ｔ）と、一以上の互いに隣接する端子間に形成された第１抵抗（Ｒ３、Ｒ４）と、一以上の端子（Ｔ）と共通電極（１０１）との間に形成された第２抵抗（Ｒ１、Ｒ２）と、を備える。同一の端子（Ｔ）に第１抵抗と第２抵抗とが接続されており、第１抵抗は、第２抵抗よりも高い抵抗値を有する。
【選択図】 図２
【解決手段】基板（１００）と、基板（１００）の周囲に形成された共通電極（１０１）と、基板（１００）上に形成された複数の端子（Ｔ）と、一以上の互いに隣接する端子間に形成された第１抵抗（Ｒ３、Ｒ４）と、一以上の端子（Ｔ）と共通電極（１０１）との間に形成された第２抵抗（Ｒ１、Ｒ２）と、を備える。同一の端子（Ｔ）に第１抵抗と第２抵抗とが接続されており、第１抵抗は、第２抵抗よりも高い抵抗値を有する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本願発明は、表示パネル等の電気光学装置に用いられる回路基板に係り、特に、回路基板の製造中および使用中における静電破壊防止対策の改良に関する。
【０００２】
【従来の技術】
アクティブマトリクス駆動型の液晶表示パネルやＥＬ（エレクトロルミネッセンス）表示パネルなどの電気光学装置に用いられる回路基板には、製造中や使用中に発生する静電気から内部回路の破壊を防止するための静電保護対策が施されているものがある。
【０００３】
従来考案されていた静電保護対策としては、特開昭５８−１１６５７３号公報（特許文献１）、特開昭６３−１０６７８８号公報（特許文献２）等に開示されているように、製造中に端子間を短絡または抵抗接続する保護パターンで相互接続し完成後にこの保護パターンを切断するものや、特開平２−２４２２９号公報（特許文献３）、特開平７−１８１５１６号公報（特許文献４）、特開平７−１７５０８６号公報（特許文献５）等に開示されているように、製造中に実装端子よりも外側の基板の縁に沿って、全ての実装端子を短絡するものがあった。
【０００４】
また、特開昭６３−０８５５８６号公報（特許文献６）、特開平２−０６１６１８号公報（特許文献７）、特開平６−２７３７８３号公報（特許文献８）、特開平８−１７９３６０号公報（特許文献９）等に開示されているように、データ線及び走査線間に動作に支障の無い程度の抵抗を付加する等の措置を施すことにより、電気的検査工程の後まで保護パターンの切断除去工程を省略すると共に製品段階における静電破壊を防止することが可能な静電保護対策が考案されていた。
【０００５】
【特許文献１】特開昭５８−１１６５７３号公報
【特許文献２】特開昭６３−１０６７８８号公報
【特許文献３】特開平２−２４２２９号公報
【特許文献４】特開平７−１８１５１６号公報
【特許文献５】特開平７−１７５０８６号公報
【特許文献６】特開昭６３−０８５５８６号公報
【特許文献７】特開平２−０６１６１８号公報
【特許文献８】特開平６−２７３７８３号公報
【特許文献９】特開平８−１７９３６０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、アナログ信号デジタル信号異なる種類の信号や電位を与えるための配線が設けられた回路基板において、クロストークの発生を防止しつつ効果的な静電破壊防止をするための回路基板の形態については特に開示されていなかった。
【０００７】
また各端子に所定の保護パターンを形成する点は明らかにされていたが、相互の保護パターンにおける関係がどうあるべきかについては明らかではなかった。
【０００８】
上記課題に鑑み、本発明は、異なる種類の信号や電位を与えるための配線が設けられるアナログ信号デジタル信号場合等に好適な静電破壊防止機能を備えた回路基板、その製造方法、電気光学装置および電子機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基板上に形成された複数の端子と、一以上の互いに隣接する端子間に形成された抵抗と、を備える。複数の端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのデジタル信号用配線に接続されたデジタル端子と、を含む。そして、少なくとも一端がアナログ端子に接続された抵抗は、デジタル端子間に接続された抵抗よりも高い抵抗値を有する回路基板である。
【００１０】
アナログ信号はクロストークの影響を受けるので、静電破壊防止を配慮しつつも、デジタル信号よりは隣接する配線の影響を少なくしなければならない。本願発明によれば、アナログ端子に接続された抵抗がデジタル端子間のそれよりも高いので、総ての端子において抵抗による静電保護を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるという効果を奏する。
【００１１】
なお、「アナログ端子に接続」とは、抵抗の少なくとも一端が接続されていることを意味し、「デジタル端子間に接続」とは抵抗の両端がデジタル端子間に接続されていることを意味する。
【００１２】
また、本発明において「回路基板」とは、異なる種類の信号や電位を与えるための配線が設けられた基板をいい、その回路構成には限定はない。例えば、表示機能を有する表示パネル基板であったりコンピュータに用いられる基板であったりする。
【００１３】
また本発明において「抵抗」とは、ポリシリコン等の半導体膜で構成されるような、所定の抵抗値を有する抵抗膜構造のみならず、半導体のＰＮ接合における順方向電圧特性や逆方向電圧の降伏現象を利用した保護回路を、膜構造と共にあるいは膜構造の代わりに用いる場合も含む。例えば、抵抗は互いに逆極性のＰＮ接合を利用した保護回路構造（例えば、順方向および逆方向のダイオードを並列接続したもの）を備えていてもよい。
【００１４】
また本発明は、基板の周囲に形成された共通電極用配線と、基板上に形成された複数の端子と、一以上の端子と共通電極用配線との間に形成された抵抗と、を備え、複数の端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのデジタル信号用配線に接続されたデジタル端子と、を含む。そして、アナログ端子に接続された抵抗は、デジタル端子に接続された抵抗よりも高い抵抗値を有する回路基板である。
【００１５】
また本発明は、基板の周囲に形成された共通電極用配線と、基板上に形成された複数の端子と、一以上の互いに隣接する端子間に形成された第１抵抗と、一以上の端子と共通電極用配線との間に形成された第２抵抗と、を備えた回路基板である。
【００１６】
すなわち、第１抵抗と第２抵抗とが並列して接続されている場合には、アナログ端子において隣接する端子との間の第１抵抗がある程度高い抵抗値であっても、並列接続によって合成抵抗値が大幅に低減し、効果的に静電破壊防止を図ることができるのである。
【００１７】
ここで、同一の端子に第１抵抗と第２抵抗とが接続されている場合、第１抵抗は、第２抵抗よりも高い抵抗値を有することが好ましい。共通電極用配線に繋がる第２抵抗が低抵抗なので、第２抵抗の方に、より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できる。
【００１８】
ここで、複数の端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのるデジタル信号用配線に接続されたデジタル端子と、を含む。そして、少なくとも一端がアナログ端子に接続された第１抵抗および第２抵抗のいずれもが、デジタル端子間に接続された第１抵抗および当該デジタル端子と共通電極用配線との間に接続された第２抵抗よりも高い抵抗値を有する。クロストークを発生しやすいアナログ信号が流れるアナログ端子の方が高い抵抗値を有するので、静電破壊防止を図りつつクロストークの発生を挙力抑えることができる。
【００１９】
本発明は、電源に接続された電源端子をさらに備え、電源端子と隣接した電源供給以外の目的で設けられた非電源端子との間に抵抗を備える。電源端子は低インピーダンスであるため、電源端子と抵抗で接続すれば静電破壊防止を効果的に図ることができる。
【００２０】
ここで、抵抗は、他の非電源端子に接続された抵抗と同じまたは低い抵抗値を有する。電源端子についても共通電極用配線と同様に相対的に低い抵抗値の抵抗で接続すれば、より多くの電流を、この抵抗を介して電源端子に流すことができる。
【００２１】
本発明は、基板の周囲に形成された共通電極用配線と、アナログ信号を供給するためのデータ線に接続されたデータ端子と、デジタル信号を供給するための制御信号線に接続された制御信号端子と、陰極電源または陽極電源を供給するための電源端子と、隣接する各端子間に接続された第１抵抗と、各端子間に接続された第２抵抗と、を備える回路基板である。
【００２２】
ここで、同一の端子に第１抵抗と第２抵抗とが接続されている場合、第１抵抗は、第２抵抗よりも高い抵抗値を有することが好ましい。共通電極用配線に繋がる第２抵抗が低抵抗なので、第２抵抗の方に、より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できるからである。
【００２３】
ここで、少なくとも一端がデータ端子に接続された第１抵抗および第２抵抗のいずれもが、制御信号端子間に接続された第１抵抗、制御信号端子と電源端子との間に接続された第１抵抗、制御信号端子と共通電極用配線との間に接続された第２抵抗、および電源端子と共通電極用配線との間に接続された第２抵抗のいずれよりも高い抵抗値を有することは好ましい。データ端子にはクロストークを生じやすいアナログ信号が流れているので、このデータ端子に繋がる抵抗を相対的に高い抵抗値にしておくことは、静電破壊防止を図りつつクロストークを極力防止する上で好ましい。
【００２４】
本発明は、本発明の構成を備えた回路基板を備える電気光学装置であり、さらにこの電気光学装置を備える電子機器でもある。
【００２５】
ここで「電気光学装置」は電気光学的作用によって電気信号の変化を光の変化に変換可能な装置をいい、その構成に特に限定は無いが、例えば、アクティブマトリクス型の駆動方法で液晶層を駆動可能に構成された液晶表示パネルやＥＬ素子を駆動可能に構成されたＥＬ表示パネル等をいう。
【００２６】
また「電子機器」は電気光学装置を一部に備えて所定の目的とする機能を奏する装置をいい、その構成に特に限定は無いが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳等をいう。
【００２７】
さらに本発明は、周囲に共通電極用配線および当該共通電極用配線の内側に複数の端子を備えた回路基板の製造方法であって、一以上の互いに隣接する端子間に相当する領域に第１抵抗構造を形成する工程と、一以上の端子と共通電極用配線との間に相当する領域に第２抵抗構造を形成する工程と、第１抵抗構造または／および第２抵抗構造の一部に電気的に接触する端子を形成する工程と、第２抵抗構造の一部に電気的に接触する共通電極用配線を形成する工程と、を備えた回路基板の製造方法である。
【００２８】
なお、第１抵抗構造を形成する工程および第２抵抗構造を形成する各工程は別工程である必要はない。同一の抵抗膜を利用することにより同一工程で両抵抗構造を形成してもよい。同様に、端子を形成する工程および共通電極用配線を形成する工程は別工程である必要はない。同一の金属層を利用することにより端子と共通電極用配線とを同一工程で形成してもよい。
【００２９】
ここで第１抵抗構造が第２抵抗構造よりも高い抵抗値を有するように、当該第１抵抗構造と当該第２抵抗構造とを形成することは好ましい。共通電極用配線に繋がる第２抵抗が低抵抗なので、第２抵抗の方に、より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できるからである。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
＜実施形態１＞
本発明の実施形態１は、電気光学素子としてＥＬ素子を備えたＥＬ表示パネルを形成するための回路基板に本発明を適用したものである。特に、本実施形態では、デジタル信号が流れる走査回路用の制御信号線がアナログ信号を流すデータ線と隣接している場合の回路基板に関する。
【００３１】
図１に本実施形態１のＥＬ表示パネル１の平面図を示す。図１に示すように、本回路基板１は、基板１００上に、陰極配線１０ａおよび１０ｂ、陽極配線１１ａおよびｂ、走査回路１２ａおよびｂ、データ線群１３、並びに走査線群１４が配置されて構成されている。本実施形態では大型表示パネルを想定しているため、同一の回路が一対ずつ画像表示領域ＤＡを挟んで設けられ、両側から電源や信号等の供給をするようになっている。
【００３２】
陰極配線１０ａおよびｂは、共通電極である陰極へのコンタクト領域となっている。図示しない陰極電極膜が当該陰極配線から基板全体を覆うように形成され、図示しない各画素に形成される両極との間に形成されるＥＬ素子の発光層（図示せず）に電流を供給することが可能になっている。陽極配線１１ａおよびｂは、各画素に低いインピーダンスで電源を供給する走査線間電源配線を提供するために形成されている。走査回路１２ａおよびｂは、制御信号に基づいて走査線１４を選択走査するように構成されている。
【００３３】
基板１００の長辺には、複数の端子が形成されており、各配線は各端子に接続されている。陰極端子Ｖｃは、インピーダンスを下げるために複数の端子に並行して接続されている。陽極端子ＶＧ，Ｂ，Ｒは、原色ごとに独立した電源を供給するように形成されており、インピーダンスを下げるために原色毎に複数の端子が設けられている。制御信号端子Ｃ１〜Ｃ６は、走査回路１２ａおよびｂのための制御信号を供給する端子になっている。この端子から供給されるデータは制御用のデジタル信号や走査回路用電源を含む。データ線端子ＸｎＲ，Ｇ，Ｂ（１≦ｎ≦Ｎ）は、データ線１３の各々が接続される端子になっている。図１では、データ線中の電圧降下による表示むらを緩和するために赤、緑、青からなるカラー画素単位で端子が設けられている方向が異なっている。画像表示領域ＤＡ内部に設けられる画素回路については、説明を簡単にするために図示していないが、各画素回路はデータ線群１３と走査線群１４とからなるアクティブマトリクスのいずれか一つのデータ線と走査線とに接続するように設けられている。そして、データ線経由でデータを各画素回路に書き込み、走査線の選択と図示しない発光制御線の制御により書き込まれたデータに対応した出力で画素回路内のＥＬ素子が発光するようになっている。
【００３４】
さて基板１００の周囲には共通電極１０１が囲むように形成されている。さらに各端子を含み共通電極１０１と接続する領域が、本発明の抵抗が形成された抵抗領域１０２となっている。この抵抗領域１０２に形成された端子間抵抗（第１抵抗）に端子間が電気的に接続され、端子と共通電極との間の抵抗（第２抵抗）により端子が接地電位に電気的に接続され、静電破壊防止が図れるようになっている。
【００３５】
次に図２を参照しながら、抵抗領域１０２における端子、共通電極、および抵抗間の接続関係を説明する。図２ではさらに説明を簡単にするため、性質の重複する多くの端子の表示を省略して示してある。
【００３６】
図２に示すように、本実施形態１では、最外部から内側にかけて、陰極端子Ｖｃ、陽極端子ＶＲ／ＶＧ／ＶＢ、制御信号端子ＣＸ／ＣＹ、データ線端子Ｘ１／Ｘ２の各端子が配置されている。この中で、データ線端子がアナログ信号を流すアナログ端子に相当し、制御信号端子がデジタル信号を流すデジタル端子に相当する。陰極端子が共通電極に電気的に接続されており、陽極端子が電源端子に相当している。ただし、陽極の電源がアクティブに変化する場合には、静電破壊防止対策上、陽極端子をデジタル端子として取り扱ってもよい。
【００３７】
陰極端子Ｖｃ、陽極端子ＶＲ／ＶＧ／ＶＢ、および制御信号端子ＣＸ／ＣＹの各端子と共通電極１０１との間には抵抗Ｒ１が配置されている。また陰極端子Ｖｃ、陽極端子ＶＲ／ＶＧ／ＶＢ、および制御信号端子ＣＸ／ＣＹの各端子間には抵抗Ｒ３が配置されている。データ線端子（Ｘ１、Ｘ２、・・・）の端子間またはデータ端子Ｘ１と制御信号端子ＣＹとの間には抵抗Ｒ４が接続されている。またデータ線端子Ｘ１／Ｘ２の各端子と共通電極１０１との間には抵抗Ｒ２が接続されている。
【００３８】
本発明では、少なくとも一端がアナログ端子に接続された抵抗は、デジタル端子間に接続された抵抗よりも高い抵抗値を有する。すなわち、端子間を接続する抵抗であってデータ線端子Ｘ１等に接続されている抵抗Ｒ４は、制御信号端子ＣＸおよびＣＹ間に接続されている抵抗Ｒ３よりも抵抗値が高く設定されている（Ｒ３＜ Ｒ４）。アナログ信号はクロストークの影響を受けるので、静電破壊防止を配慮しつつも、デジタル信号よりは隣接する配線の影響を少なくしなければならない。本願発明によれば、アナログ端子に接続された抵抗がデジタル端子間のそれよりも高いので、総ての端子において抵抗による静電破壊防止を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるのである。
【００３９】
また本発明では、アナログ端子に接続された抵抗は、デジタル端子に接続された抵抗よりも高い抵抗値を有する。すなわち、各端子と共通電極との間を接続する抵抗であってデータ線端子Ｘ１等に接続されている抵抗Ｒ２は、制御信号端子ＣＸおよびＣＹに接続されている抵抗Ｒ１よりも抵抗値が高く設定されている（Ｒ１＜ Ｒ２）。上記と同様の理由である。
【００４０】
さらに本発明では、隣接する端子間に形成された第１抵抗およびその端子と共通電極との間に形成された第２抵抗が共に接続されている場合、第１抵抗は、第２抵抗よりも高い抵抗値を有する。すなわち、データ線端子における抵抗Ｒ４−Ｒ２間および信号制御端子における抵抗Ｒ３−Ｒ１間では、第１抵抗（Ｒ４、Ｒ３）が第２抵抗（Ｒ２、Ｒ１）よりそれぞれ高い抵抗値に設定されている。共通電極１０１に繋がる第２抵抗（Ｒ２、Ｒ１）が低抵抗なので、端子間に接続する第抵抗（Ｒ４、Ｒ３）より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できるからである。
【００４１】
またさらに本発明は、少なくとも一端がアナログ端子に接続された第１抵抗および第２抵抗のいずれもが、デジタル端子間に接続された第１抵抗および当該デジタル端子と共通電極との間に接続された第２抵抗よりも高い抵抗値を有する。すなわち、データ線端子Ｘ１／Ｘ２に接続されるいずれの抵抗Ｒ２／Ｒ４も、データ線端子には接続されず、かつ制御信号端子ＣＸ／ＣＹに接続される抵抗Ｒ３やＲ１よりも高い抵抗値に設定される。クロストークを発生しやすいアナログ信号が流れるアナログ端子の方が高い抵抗値を有するので、静電破壊防止を図りつつクロストークの発生を挙力抑えることができるのである。
【００４２】
さらにまた本発明は、電源端子と隣接した非電源端子との間に抵抗を備える。すなわち、陽極端子ＶＢは制御信号端子ＣＸと隣接しており、この間に抵抗Ｒ３を備えている。電源端子は通常低インピーダンスであるため、電源端子と抵抗で接続すれば静電破壊防止を効果的に図ることができるのである。
【００４３】
ここで、電源端子に接続されている抵抗は、他の非電源端子に接続された抵抗と同じまたは低い抵抗値を有する。すなわち、陽極端子ＶＲ／ＶＧ／ＶＢに接続される抵抗は制御信号端子ＣＸやＣＹに接続されている抵抗と同等程度以下の抵抗値に設定されている。電源端子は通常低インピーダンスであるため、共通電極と同様に相対的に低い抵抗値の抵抗で接続すれば、より多くの電流を、電源端子に接続する抵抗を介して電源端子に流すことができるのである。
【００４４】
上記関係をまとめれば、抵抗領域１２０における抵抗値の大小関係は、
Ｒ１ ≪ Ｒ３ ＜ Ｒ２ ＜ Ｒ４
と表される。ただし、上記関係を満たしていなくても静電破壊防止は期待できる。
【００４５】
次に、図３（ａ）の拡大平面図および各部の断面図（図３（ｂ）〜（ｅ））を参照して、抵抗領域１０２の層構造を説明する。これら図は共通電極１０１を含む端子二つ分（Ｔ１、Ｔ２）について拡大したものである。抵抗値の差はあっても各抵抗は類似した抵抗構造を備えるので、いずれの端子についても同様に考えられる。
【００４６】
端子間抵抗構造（第１抵抗構造）Ｒｘは、端子Ｔ１およびＴ２間の抵抗であり、平面図上幅Ｗｘと端子間距離Ｄｘとを備える。端子−共通電極間抵抗構造（第２抵抗構造）Ｒｙは、端子Ｔ１またはＴ２と共通電極ＣＥとの間の抵抗であり、平面図上幅Ｗｙと距離Ｄｙとを備える。これら抵抗構造ＲｘやＲｙは半導体膜により形成されている。半導体膜の厚みを一定とすると、各抵抗構造の抵抗値は幅Ｗと距離Ｄとに対応して変化する。すなわち、抵抗値Ｒは、半導体膜の抵抗率をρ、半導体膜の厚みをｔとすると、
Ｒ＝ρ・Ｄ／（Ｗ・ｔ）
となる。したがってパターニングする半導体膜の幅と距離とを調整することによって、前述した抵抗値の大小関係に応じた所望の抵抗値を付与することが可能である。むろん、半導体膜に対する厚みを変化させたりドーピング濃度を部分的に変化させたりすることで抵抗値を調整してもよい。すなわち半導体層の厚みを厚くすれば抵抗面積が増えるので抵抗値が対応して減少し、薄くすれば抵抗面積が減るので抵抗値が増加する。また、イオン注入される不純物の濃度が高いほど低抵抗になり、逆にこの濃度が低い程高抵抗とされる。
【００４７】
次に抵抗構造の層構造について説明する。図３（ｂ）〜（ｅ）の断面図に示すように、これら抵抗構造は基板本体２００上に形成された半導体膜２０１を対応する形状にパターニングすることで形成されている。半導体膜２０１上には絶縁膜２０２が形成され、その上に金属層２０３が形成されて、端子や配線および共通電極の形状にパターニングされて構成されている。半導体膜２０１のパターニング形状を変更することで抵抗値を調整可能であることが上述のとおりである。
【００４８】
当該抵抗構造の製造方法を簡単に説明する。
まずシリカガラスや無アクリルガラス等からなるガラス基板２００上に半導体膜２０１を形成する。半導体膜としては、ポリシリコンが数ｋΩ／□の適度な抵抗値を有するため好ましいが、その他アモルファスシリコン、ＩＴＯ等の高抵抗材料を用いてもよい。形成方法としては、例えば低温プラズマＣＶＤ法によってアモルファスシリコンを堆積した後エキシマレーザ等を用いレーザーにより結晶化する。ただしその他の公知の技術、例えばスピンコート法や液滴吐出法、低圧化学気相堆積法（ＬＰＣＶＤ法）や気相堆積法を利用することができる。半導体膜２０１の厚みは、必要な抵抗値と半導体膜の形状とに応じて定める。
【００４９】
半導体膜形成後、必要な抵抗構造になるように、公知のフォトリソグラフィ法等を用いてパターニングする。なお液滴吐出法で直接パターンを基板上に形成する場合にはパターニングを省くことができる。
【００５０】
次に絶縁膜２０２を形成する。絶縁膜としては酸化珪素や窒化珪素、例えばＴＥＯＳ（テトラエトキシシラン）を利用可能である。形成方法としては、プラズマＣＶＤ法が適するが、その他の公知の技術、例えば、溶媒に溶かしたポリシラザンをスピンコート法のような塗布法やインクジェット法のような液滴吐出法によって塗布・加熱したり、低圧化学気相堆積法（ＬＰＣＶＤ法）、気相堆積法を利用したりして、酸化珪素膜や窒化珪素膜を形成してもよい。
【００５１】
最後に金属層２０３をスパッタ法やＣＶＤ法で、または液滴吐出法や塗布法を適用して形成し、端子や共通電極の形状にパターニングする。
【００５２】
なお、上記した工程は抵抗構造ＲｘとＲｙとで共通の半導体膜を用いるものであったが、異なる半導体膜を用いてもよい。この場合には、それぞれの抵抗構造のための半導体膜の形成とパターニングはそれぞれ別工程として行うことになる。
【００５３】
また金属層についても同様に端子に係る金属膜と共通電極に係る金属膜を別工程で形成してもよい。
【００５４】
なお、抵抗構造として、半導体膜などの抵抗層の代わりに、あるいは抵抗層と並列接続させて、図４に示すような保護回路構造を用いてもよい。図４は、半導体のＰＮ接合における順方向電圧特性や逆方向の降伏電圧特性を利用した保護回路構造を備え、二組のダイオード列を互いに逆向きにして並列接続させたダイオードリング構造を備えている。各ダイオードは例えばＭＯＳトランジスタのゲートとドレインと短絡するようにパターニングすることでＭＯＳプロセスを利用しながら形成可能である。当該保護回構造では、一方の端子にかかる電圧が他方の端子よりもダイオード列の耐圧以上に高くなると、電圧の高い方の端子から低い方の端子へ向かって電流が流れることにより静電気を隣接する配線に逃すように構成されている。ダイオード列において直列させるダイオード数は静電保護作用を生じさせたい電圧値（例えば数十ボルト）に応じて定めることができる。
以上、本実施形態１によれば、アナログ信号に関するアナログ端子とデジタル信号に関するデジタル端子との間で、アナログ端子に接続される抵抗の抵抗値を相対的に高くしたので、総ての端子において抵抗による静電破壊防止を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるという効果を奏する。
【００５５】
また本実施形態１では、共通電極と端子との間の抵抗の抵抗値を端子間の抵抗の抵抗値よりも相対的に低くしたので、端子間に接続する抵抗より多くの静電電流が共通電極に流れ、表示パネルの内部回路を静電放電から効果的に防止できる。
【００５６】
さらに本実施形態１では、電源端子と隣接した非電源端子との間にも抵抗を備えるようにしたので、電源端子と抵抗で接続すれば静電破壊防止を効果的に図ることができる。
【００５７】
以上の作用効果により、本実施形態１の回路基板を利用すれば、製造工程において帯電しやすいガラス基板上に形成される表示パネルの内部回路を静電破壊から防止することができる。また製造後の使用時においても各端子に印加されやすい静電放電に対して表示パネル内部の内部回路を保護することができる。
【００５８】
＜実施形態２＞
本発明の実施形態２は、実施形態１と同様のＥＬ表示パネルに係るが、アナログ端子とそれ以外の端子との配置が異なる。
【００５９】
本実施形態２では、図１の平面図において、走査回路１２ａおよびｂの配置が陰極配線１０ａおよびｂと陽極配線１１ａおよびｂとの間に配置される。その他の点は実施形態１と同様であり、各構成の機能については実施形態１と同様に考えられるため、その説明を省略する。
【００６０】
図５に、当該実施形態２における各端子の配置の模式図を示す。特に本実施形態２では、制御信号端子ＣＸ／ＣＹが陰極端子Ｖｃと陽極端子ＶＲとの間に配置されている。図５ではさらに説明を簡単にするため、性質の重複する多くの端子を省略して示してある。
【００６１】
図５に示すように、本実施形態２では、最外部から内側にかけて、陰極端子Ｖｃ、制御信号端子ＣＸ／ＣＹ、陽極端子ＶＲ／ＶＧ／ＶＢ、データ線端子Ｘ１／Ｘ２の各端子が配置されている。この中で、データ線端子がアナログ信号を流すアナログ端子に相当し、制御信号端子がデジタル信号を流すデジタル端子に相当する。陰極端子が共通電極に電気的に接続されており、陽極端子が電源端子に相当している。ただし、陽極の電源がアクティブに変化する場合には、静電破壊防止対策上陽極端子をデジタル端子として取り扱ってもよい。
【００６２】
抵抗の配置については、実施形態１（図２）とほぼ同様であるが、陽極端子ＶＢとそれに隣接するデータ線端子Ｘ１との間の抵抗がＲ２とされている点で異なる。すなわち、本実施形態２では、アナログ端子であるデータ線端子Ｘ１と隣接する非アナログ端子は低インピーダンスの陽極端子ＶＢであり、デジタル信号が流れているわけでもないため、クロストークが生じにくい。クロストークのおそれが無い限りは入力抵抗が下がることによる動作上の問題がない限り、静電破壊防止用抵抗の抵抗値はできるだけ低い方が効果的である。したがって、本実施形態２では、陽極端子とデータ線端子との間の抵抗をＲ２としてある。
【００６３】
その他の端子における抵抗値の設定に関しては実施形態１と同様に考えられるため、その説明を省略する。すなわち、実施形態１と同様の考え方で、抵抗領域１２０における抵抗値の大小関係は、
Ｒ１ ≪ Ｒ３ ＜ Ｒ２ ＜ Ｒ４
と表される。ただし、上記関係を満たしていなくてもある程度の静電破壊防止は期待できる。
【００６４】
以上、本実施形態２では、実施形態１と同様の効果を奏する他、アナログ端子に隣接する端子を非デジタル端子である電源端子としたので、より低い抵抗値の抵抗で接続することが可能であり、より高い静電破壊防止効果を奏する。
【００６５】
＜実施形態３＞
本発明の実施形態３は、実施形態１と同様のＥＬ表示パネルに係るが、アナログ端子とそれ以外の端子との配置が異なる。
【００６６】
本実施形態３では、図１の平面図において、データ線１３の一部が陰極配線陰極配線１０ａおよびｂと陽極配線１１ａおよびｂとの間に配置されている。その他の点は実施形態１と同様である。各構成の機能については本実施形態１と同様に考えられるため、その説明を省略する。
【００６７】
図６に、当該実施形態３における各端子の配置の模式図を示す。特に本実施形態３では、データ線端子Ｘ１／Ｘ２が陰極端子Ｖｃと陽極端子ＶＲとの間に配置されている。図６ではさらに説明を簡単にするため、性質の重複する多くの端子を省略して示してある。
【００６８】
図６に示すように、本実施形態３では、最外部から内側にかけて、陰極端子Ｖｃ、データ線端子Ｘ１／Ｘ２、陽極端子ＶＲ／ＶＧ／ＶＢ、制御信号端子ＣＸ／ＣＹの各端子が配置されている。この中で、データ線端子がアナログ信号を流すアナログ端子に相当し、制御信号端子がデジタル信号を流すデジタル端子に相当する。陰極端子が共通電極に電気的に接続されており、陽極端子が電源端子に相当している。ただし、陽極の電源がアクティブに変化する場合には、静電破壊防止対策上陽極端子をデジタル端子として取り扱ってもよい。
【００６９】
抵抗の配置については、実施形態１（図２）とほぼ同様であるが、データ線端子Ｘ１が陰極Ｖｃと、データ線端子Ｘ２が陽極端子ＶＲと、それぞれ隣接している点が異なる。すなわち、本実施形態３では、アナログ端子であるデータ線端子Ｘ１と隣接する非アナログ端子は低インピーダンスの陰極端子ＶＣであり、同じくアナログ端子であるデータ線端子Ｘ２と隣接する非アナログ端子は低インピーダンスの電源端子である陽極端子ＶＲである。両電極端子ともデジタル信号が流れているわけでもないため、データ線との間でクロストークが生じにくい。クロストークのおそれが無い限りは入力抵抗が下がることによる動作上の問題がない限り、静電破壊防止用抵抗の抵抗値はできるだけ低い方が効果的である。したがって、本実施形態３では、陰極端子／陽極端子と各データ線端子との間の抵抗をＲ２としてある。
【００７０】
その他の端子における抵抗値の設定に関しては実施形態１と同様に考えられるため、その説明を省略する。すなわち、実施形態１と同様の考え方で、抵抗領域１２０における抵抗値の大小関係は、
Ｒ１ ≪ Ｒ３ ＜ Ｒ２ ＜ Ｒ４
と表される。ただし、上記関係を満たしていなくてもある程度の静電破壊防止は期待できる。
【００７１】
以上、本実施形態３では、実施形態１と同様の効果を奏する他、アナログ端子に隣接する端子を非デジタル端子である電源端子としたので、より低い抵抗値の抵抗で接続することが可能であり、より高い静電破壊防止効果を奏する。
【００７２】
特にアナログ信号が流れるデータ線については隣接する非アナログ配線にデジタル信号が流れている場合にクロストークの影響を受けやすい。しかし本実施形態のようにデータ線を極力電源配線の間に挟みデジタル信号が流れる制御信号端子と離すように配置することで、より効果的に静電破壊防止を図ることができる。
【００７３】
＜実施形態４＞
本実施形態４は、上記実施形態で説明した回路基板を利用した電気光学装置であるＥＬ表示パネルに関する。
【００７４】
図７に、本実施形態における表示パネル１の実質的な接続図を示す。本実施形態４の表示パネルは、各画素領域に電界発光（ＥＬ）効果により発光可能な発光層ＯＬＥＤ、それを駆動するための電流を記憶する保持容量Ｃ、薄膜トランジスタＴ１およびＴ２を備えて構成されている。走査回路１２からは、走査線Ｖｓｅｌ（１４）が各画素領域に供給されている。外部の図示しないＤ／Ａ変換器からはアナログ信号が端子を介してデータ線Ｖｓｉｇ（１３）に供給されている。陽極配線はＶｄｄに相当している。走査線Ｖｓｅｌとデータ線Ｖｓｉｇを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＬＥＤによる発光が制御される。
【００７５】
なお、上記駆動回路は、発光要素にＥＬ素子を使用する場合の回路の一例であり他の回路構成も可能である。また発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【００７６】
特に本実施形態４では、各信号や電源の入口に相当する端子群において抵抗領域１０２が形成されており、実施形態１〜３で説明したような静電保護作用を奏する。すなわち、本発明の基板回路の作用により、本実施形態のような表示パネルにおいて、製造中または製造後の使用中における静電破壊から画素回路や走査回路などの内部回路を効果的に保護することができる。
【００７７】
＜実施形態５＞
本実施形態５は、上記実施形態４で説明したような電気光学装置である表示パネルを利用した電子機器に関する。
本発明の回路基板を利用した電気光学装置は、種々の電子機器に適用可能である。図８に、本表示パネル１を適用可能な電子機器の例を挙げる。
【００７８】
図８（ａ）は携帯電話への適用例であり、当該携帯電話３０は、アンテナ部３１、音声出力部３２、音声入力部３３、操作部３４、および本発明の表示パネル１を備えている。このように本発明の表示パネルは携帯電話の表示部として利用可能である。
【００７９】
図８（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ４０は、受像部４１、操作部４２、音声入力部４３、および本発明の表示パネル１を備えている。このように本発明の表示パネルは、ビデオカメラのファインダーや表示部として利用可能である。
【００８０】
図８（ｃ）は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ５０は、カメラ部５１、操作部５２、および本発明の表示パネル１を備えている。このように本発明の表示パネルは、コンピュータ装置の表示部として利用可能である。
【００８１】
図８（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ６０は、バンド６１、光学系収納部６２および本発明の表示パネル１を備えている。このように本発明の表示パネルはヘッドマウントディスプレイの画像表示源として利用可能である。
【００８２】
図８（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター７０は、筐体７１に、光源７２、合成光学系７３、ミラー７４・７５ミラー、スクリーン７６、および本発明の表示パネル１を備えている。このように本発明の表示パネルはリア型プロジェクタの画像表示源として利用可能である。
【００８３】
図８（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター８０は、筐体８２に光学系８１および本発明の表示パネル１を備え、画像をスクリーン８３に表示可能になっている。このように本発明の表示パネルはフロント型プロジェクタの画像表示源として利用可能である。
【００８４】
上記例に限らず本発明の回路基板および電気光学装置は、あらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００８５】
【発明の効果】
本発明によれば、アナログ端子に接続された抵抗がデジタル端子間のそれよりも高いので、総ての端子において抵抗による静電破壊防止を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるという効果を奏する。
【００８６】
また本発明によれば、第１抵抗と第２抵抗とが端子に並列して接続されている場合には、アナログ端子において隣接する端子との間の第１抵抗がある程度高い抵抗値であっても、並列接続によって合成抵抗値が大幅に低減し、効果的に静電破壊防止を図ることができる。
【００８７】
したがって本発明によれば、製造工程において帯電により発生する静電放電に対し回路基板の内部回路を効果的に保護することができる。また回路基板製造後の使用時においても各端子に印加されやすい静電放電に対して内部回路を効果的に保護することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１における回路基板の回路配置の平面図である。
【図２】実施形態１における抵抗領域における配線の模式図である。
【図３】実施形態１における抵抗構造の一例を示すもので、図３（ａ）は一部拡大平面図、図３（ｂ）〜（ｅ）は図３（ａ）の各Ｂ〜Ｅの切断面の断面図である。
【図４】本発明の抵抗の変形例であるダイオード列による保護回路例である。
【図５】実施形態２における抵抗領域における配線の模式図である。
【図６】実施形態３における抵抗領域における配線の模式図である。
【図７】実施形態４における電気光学装置である表示パネルの配線図である。
【図８】実施形態５における電子機器の例であり、（ａ）は携帯電話、（ｂ）はビデオカメラ、（ｃ）は携帯型パーソナルコンピュータ、（ｄ）はヘッドマウントディスプレイ、（ｅ）はリア型プロジェクター、（ｆ）はフロント型プロジェクターへの本発明の表示パネルの適用例である。
【符号の説明】
Ｒ１〜Ｒ５…抵抗（保護回路）、Ｔ１〜Ｔ９…端子、Ｖｃ…陰極端子、ＶＲ・ＶＧ・ＶＢ…陽極端子、ＣＸ・ＣＹ…制御信号端子、Ｘ１・Ｘ２…データ線端子、１…回路基板、１０…陰極配線、１１…陽極配線、１２…走査回路、１３…データ線、１４…走査線、１５…金属層、１０１…共通電極、１０２…抵抗領域
【発明の属する技術分野】
本願発明は、表示パネル等の電気光学装置に用いられる回路基板に係り、特に、回路基板の製造中および使用中における静電破壊防止対策の改良に関する。
【０００２】
【従来の技術】
アクティブマトリクス駆動型の液晶表示パネルやＥＬ（エレクトロルミネッセンス）表示パネルなどの電気光学装置に用いられる回路基板には、製造中や使用中に発生する静電気から内部回路の破壊を防止するための静電保護対策が施されているものがある。
【０００３】
従来考案されていた静電保護対策としては、特開昭５８−１１６５７３号公報（特許文献１）、特開昭６３−１０６７８８号公報（特許文献２）等に開示されているように、製造中に端子間を短絡または抵抗接続する保護パターンで相互接続し完成後にこの保護パターンを切断するものや、特開平２−２４２２９号公報（特許文献３）、特開平７−１８１５１６号公報（特許文献４）、特開平７−１７５０８６号公報（特許文献５）等に開示されているように、製造中に実装端子よりも外側の基板の縁に沿って、全ての実装端子を短絡するものがあった。
【０００４】
また、特開昭６３−０８５５８６号公報（特許文献６）、特開平２−０６１６１８号公報（特許文献７）、特開平６−２７３７８３号公報（特許文献８）、特開平８−１７９３６０号公報（特許文献９）等に開示されているように、データ線及び走査線間に動作に支障の無い程度の抵抗を付加する等の措置を施すことにより、電気的検査工程の後まで保護パターンの切断除去工程を省略すると共に製品段階における静電破壊を防止することが可能な静電保護対策が考案されていた。
【０００５】
【特許文献１】特開昭５８−１１６５７３号公報
【特許文献２】特開昭６３−１０６７８８号公報
【特許文献３】特開平２−２４２２９号公報
【特許文献４】特開平７−１８１５１６号公報
【特許文献５】特開平７−１７５０８６号公報
【特許文献６】特開昭６３−０８５５８６号公報
【特許文献７】特開平２−０６１６１８号公報
【特許文献８】特開平６−２７３７８３号公報
【特許文献９】特開平８−１７９３６０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、アナログ信号デジタル信号異なる種類の信号や電位を与えるための配線が設けられた回路基板において、クロストークの発生を防止しつつ効果的な静電破壊防止をするための回路基板の形態については特に開示されていなかった。
【０００７】
また各端子に所定の保護パターンを形成する点は明らかにされていたが、相互の保護パターンにおける関係がどうあるべきかについては明らかではなかった。
【０００８】
上記課題に鑑み、本発明は、異なる種類の信号や電位を与えるための配線が設けられるアナログ信号デジタル信号場合等に好適な静電破壊防止機能を備えた回路基板、その製造方法、電気光学装置および電子機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基板上に形成された複数の端子と、一以上の互いに隣接する端子間に形成された抵抗と、を備える。複数の端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのデジタル信号用配線に接続されたデジタル端子と、を含む。そして、少なくとも一端がアナログ端子に接続された抵抗は、デジタル端子間に接続された抵抗よりも高い抵抗値を有する回路基板である。
【００１０】
アナログ信号はクロストークの影響を受けるので、静電破壊防止を配慮しつつも、デジタル信号よりは隣接する配線の影響を少なくしなければならない。本願発明によれば、アナログ端子に接続された抵抗がデジタル端子間のそれよりも高いので、総ての端子において抵抗による静電保護を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるという効果を奏する。
【００１１】
なお、「アナログ端子に接続」とは、抵抗の少なくとも一端が接続されていることを意味し、「デジタル端子間に接続」とは抵抗の両端がデジタル端子間に接続されていることを意味する。
【００１２】
また、本発明において「回路基板」とは、異なる種類の信号や電位を与えるための配線が設けられた基板をいい、その回路構成には限定はない。例えば、表示機能を有する表示パネル基板であったりコンピュータに用いられる基板であったりする。
【００１３】
また本発明において「抵抗」とは、ポリシリコン等の半導体膜で構成されるような、所定の抵抗値を有する抵抗膜構造のみならず、半導体のＰＮ接合における順方向電圧特性や逆方向電圧の降伏現象を利用した保護回路を、膜構造と共にあるいは膜構造の代わりに用いる場合も含む。例えば、抵抗は互いに逆極性のＰＮ接合を利用した保護回路構造（例えば、順方向および逆方向のダイオードを並列接続したもの）を備えていてもよい。
【００１４】
また本発明は、基板の周囲に形成された共通電極用配線と、基板上に形成された複数の端子と、一以上の端子と共通電極用配線との間に形成された抵抗と、を備え、複数の端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのデジタル信号用配線に接続されたデジタル端子と、を含む。そして、アナログ端子に接続された抵抗は、デジタル端子に接続された抵抗よりも高い抵抗値を有する回路基板である。
【００１５】
また本発明は、基板の周囲に形成された共通電極用配線と、基板上に形成された複数の端子と、一以上の互いに隣接する端子間に形成された第１抵抗と、一以上の端子と共通電極用配線との間に形成された第２抵抗と、を備えた回路基板である。
【００１６】
すなわち、第１抵抗と第２抵抗とが並列して接続されている場合には、アナログ端子において隣接する端子との間の第１抵抗がある程度高い抵抗値であっても、並列接続によって合成抵抗値が大幅に低減し、効果的に静電破壊防止を図ることができるのである。
【００１７】
ここで、同一の端子に第１抵抗と第２抵抗とが接続されている場合、第１抵抗は、第２抵抗よりも高い抵抗値を有することが好ましい。共通電極用配線に繋がる第２抵抗が低抵抗なので、第２抵抗の方に、より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できる。
【００１８】
ここで、複数の端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのるデジタル信号用配線に接続されたデジタル端子と、を含む。そして、少なくとも一端がアナログ端子に接続された第１抵抗および第２抵抗のいずれもが、デジタル端子間に接続された第１抵抗および当該デジタル端子と共通電極用配線との間に接続された第２抵抗よりも高い抵抗値を有する。クロストークを発生しやすいアナログ信号が流れるアナログ端子の方が高い抵抗値を有するので、静電破壊防止を図りつつクロストークの発生を挙力抑えることができる。
【００１９】
本発明は、電源に接続された電源端子をさらに備え、電源端子と隣接した電源供給以外の目的で設けられた非電源端子との間に抵抗を備える。電源端子は低インピーダンスであるため、電源端子と抵抗で接続すれば静電破壊防止を効果的に図ることができる。
【００２０】
ここで、抵抗は、他の非電源端子に接続された抵抗と同じまたは低い抵抗値を有する。電源端子についても共通電極用配線と同様に相対的に低い抵抗値の抵抗で接続すれば、より多くの電流を、この抵抗を介して電源端子に流すことができる。
【００２１】
本発明は、基板の周囲に形成された共通電極用配線と、アナログ信号を供給するためのデータ線に接続されたデータ端子と、デジタル信号を供給するための制御信号線に接続された制御信号端子と、陰極電源または陽極電源を供給するための電源端子と、隣接する各端子間に接続された第１抵抗と、各端子間に接続された第２抵抗と、を備える回路基板である。
【００２２】
ここで、同一の端子に第１抵抗と第２抵抗とが接続されている場合、第１抵抗は、第２抵抗よりも高い抵抗値を有することが好ましい。共通電極用配線に繋がる第２抵抗が低抵抗なので、第２抵抗の方に、より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できるからである。
【００２３】
ここで、少なくとも一端がデータ端子に接続された第１抵抗および第２抵抗のいずれもが、制御信号端子間に接続された第１抵抗、制御信号端子と電源端子との間に接続された第１抵抗、制御信号端子と共通電極用配線との間に接続された第２抵抗、および電源端子と共通電極用配線との間に接続された第２抵抗のいずれよりも高い抵抗値を有することは好ましい。データ端子にはクロストークを生じやすいアナログ信号が流れているので、このデータ端子に繋がる抵抗を相対的に高い抵抗値にしておくことは、静電破壊防止を図りつつクロストークを極力防止する上で好ましい。
【００２４】
本発明は、本発明の構成を備えた回路基板を備える電気光学装置であり、さらにこの電気光学装置を備える電子機器でもある。
【００２５】
ここで「電気光学装置」は電気光学的作用によって電気信号の変化を光の変化に変換可能な装置をいい、その構成に特に限定は無いが、例えば、アクティブマトリクス型の駆動方法で液晶層を駆動可能に構成された液晶表示パネルやＥＬ素子を駆動可能に構成されたＥＬ表示パネル等をいう。
【００２６】
また「電子機器」は電気光学装置を一部に備えて所定の目的とする機能を奏する装置をいい、その構成に特に限定は無いが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳等をいう。
【００２７】
さらに本発明は、周囲に共通電極用配線および当該共通電極用配線の内側に複数の端子を備えた回路基板の製造方法であって、一以上の互いに隣接する端子間に相当する領域に第１抵抗構造を形成する工程と、一以上の端子と共通電極用配線との間に相当する領域に第２抵抗構造を形成する工程と、第１抵抗構造または／および第２抵抗構造の一部に電気的に接触する端子を形成する工程と、第２抵抗構造の一部に電気的に接触する共通電極用配線を形成する工程と、を備えた回路基板の製造方法である。
【００２８】
なお、第１抵抗構造を形成する工程および第２抵抗構造を形成する各工程は別工程である必要はない。同一の抵抗膜を利用することにより同一工程で両抵抗構造を形成してもよい。同様に、端子を形成する工程および共通電極用配線を形成する工程は別工程である必要はない。同一の金属層を利用することにより端子と共通電極用配線とを同一工程で形成してもよい。
【００２９】
ここで第１抵抗構造が第２抵抗構造よりも高い抵抗値を有するように、当該第１抵抗構造と当該第２抵抗構造とを形成することは好ましい。共通電極用配線に繋がる第２抵抗が低抵抗なので、第２抵抗の方に、より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できるからである。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
＜実施形態１＞
本発明の実施形態１は、電気光学素子としてＥＬ素子を備えたＥＬ表示パネルを形成するための回路基板に本発明を適用したものである。特に、本実施形態では、デジタル信号が流れる走査回路用の制御信号線がアナログ信号を流すデータ線と隣接している場合の回路基板に関する。
【００３１】
図１に本実施形態１のＥＬ表示パネル１の平面図を示す。図１に示すように、本回路基板１は、基板１００上に、陰極配線１０ａおよび１０ｂ、陽極配線１１ａおよびｂ、走査回路１２ａおよびｂ、データ線群１３、並びに走査線群１４が配置されて構成されている。本実施形態では大型表示パネルを想定しているため、同一の回路が一対ずつ画像表示領域ＤＡを挟んで設けられ、両側から電源や信号等の供給をするようになっている。
【００３２】
陰極配線１０ａおよびｂは、共通電極である陰極へのコンタクト領域となっている。図示しない陰極電極膜が当該陰極配線から基板全体を覆うように形成され、図示しない各画素に形成される両極との間に形成されるＥＬ素子の発光層（図示せず）に電流を供給することが可能になっている。陽極配線１１ａおよびｂは、各画素に低いインピーダンスで電源を供給する走査線間電源配線を提供するために形成されている。走査回路１２ａおよびｂは、制御信号に基づいて走査線１４を選択走査するように構成されている。
【００３３】
基板１００の長辺には、複数の端子が形成されており、各配線は各端子に接続されている。陰極端子Ｖｃは、インピーダンスを下げるために複数の端子に並行して接続されている。陽極端子ＶＧ，Ｂ，Ｒは、原色ごとに独立した電源を供給するように形成されており、インピーダンスを下げるために原色毎に複数の端子が設けられている。制御信号端子Ｃ１〜Ｃ６は、走査回路１２ａおよびｂのための制御信号を供給する端子になっている。この端子から供給されるデータは制御用のデジタル信号や走査回路用電源を含む。データ線端子ＸｎＲ，Ｇ，Ｂ（１≦ｎ≦Ｎ）は、データ線１３の各々が接続される端子になっている。図１では、データ線中の電圧降下による表示むらを緩和するために赤、緑、青からなるカラー画素単位で端子が設けられている方向が異なっている。画像表示領域ＤＡ内部に設けられる画素回路については、説明を簡単にするために図示していないが、各画素回路はデータ線群１３と走査線群１４とからなるアクティブマトリクスのいずれか一つのデータ線と走査線とに接続するように設けられている。そして、データ線経由でデータを各画素回路に書き込み、走査線の選択と図示しない発光制御線の制御により書き込まれたデータに対応した出力で画素回路内のＥＬ素子が発光するようになっている。
【００３４】
さて基板１００の周囲には共通電極１０１が囲むように形成されている。さらに各端子を含み共通電極１０１と接続する領域が、本発明の抵抗が形成された抵抗領域１０２となっている。この抵抗領域１０２に形成された端子間抵抗（第１抵抗）に端子間が電気的に接続され、端子と共通電極との間の抵抗（第２抵抗）により端子が接地電位に電気的に接続され、静電破壊防止が図れるようになっている。
【００３５】
次に図２を参照しながら、抵抗領域１０２における端子、共通電極、および抵抗間の接続関係を説明する。図２ではさらに説明を簡単にするため、性質の重複する多くの端子の表示を省略して示してある。
【００３６】
図２に示すように、本実施形態１では、最外部から内側にかけて、陰極端子Ｖｃ、陽極端子ＶＲ／ＶＧ／ＶＢ、制御信号端子ＣＸ／ＣＹ、データ線端子Ｘ１／Ｘ２の各端子が配置されている。この中で、データ線端子がアナログ信号を流すアナログ端子に相当し、制御信号端子がデジタル信号を流すデジタル端子に相当する。陰極端子が共通電極に電気的に接続されており、陽極端子が電源端子に相当している。ただし、陽極の電源がアクティブに変化する場合には、静電破壊防止対策上、陽極端子をデジタル端子として取り扱ってもよい。
【００３７】
陰極端子Ｖｃ、陽極端子ＶＲ／ＶＧ／ＶＢ、および制御信号端子ＣＸ／ＣＹの各端子と共通電極１０１との間には抵抗Ｒ１が配置されている。また陰極端子Ｖｃ、陽極端子ＶＲ／ＶＧ／ＶＢ、および制御信号端子ＣＸ／ＣＹの各端子間には抵抗Ｒ３が配置されている。データ線端子（Ｘ１、Ｘ２、・・・）の端子間またはデータ端子Ｘ１と制御信号端子ＣＹとの間には抵抗Ｒ４が接続されている。またデータ線端子Ｘ１／Ｘ２の各端子と共通電極１０１との間には抵抗Ｒ２が接続されている。
【００３８】
本発明では、少なくとも一端がアナログ端子に接続された抵抗は、デジタル端子間に接続された抵抗よりも高い抵抗値を有する。すなわち、端子間を接続する抵抗であってデータ線端子Ｘ１等に接続されている抵抗Ｒ４は、制御信号端子ＣＸおよびＣＹ間に接続されている抵抗Ｒ３よりも抵抗値が高く設定されている（Ｒ３＜ Ｒ４）。アナログ信号はクロストークの影響を受けるので、静電破壊防止を配慮しつつも、デジタル信号よりは隣接する配線の影響を少なくしなければならない。本願発明によれば、アナログ端子に接続された抵抗がデジタル端子間のそれよりも高いので、総ての端子において抵抗による静電破壊防止を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるのである。
【００３９】
また本発明では、アナログ端子に接続された抵抗は、デジタル端子に接続された抵抗よりも高い抵抗値を有する。すなわち、各端子と共通電極との間を接続する抵抗であってデータ線端子Ｘ１等に接続されている抵抗Ｒ２は、制御信号端子ＣＸおよびＣＹに接続されている抵抗Ｒ１よりも抵抗値が高く設定されている（Ｒ１＜ Ｒ２）。上記と同様の理由である。
【００４０】
さらに本発明では、隣接する端子間に形成された第１抵抗およびその端子と共通電極との間に形成された第２抵抗が共に接続されている場合、第１抵抗は、第２抵抗よりも高い抵抗値を有する。すなわち、データ線端子における抵抗Ｒ４−Ｒ２間および信号制御端子における抵抗Ｒ３−Ｒ１間では、第１抵抗（Ｒ４、Ｒ３）が第２抵抗（Ｒ２、Ｒ１）よりそれぞれ高い抵抗値に設定されている。共通電極１０１に繋がる第２抵抗（Ｒ２、Ｒ１）が低抵抗なので、端子間に接続する第抵抗（Ｒ４、Ｒ３）より多くの静電電流が流れ、内部回路を静電放電から効果的に防止できるからである。
【００４１】
またさらに本発明は、少なくとも一端がアナログ端子に接続された第１抵抗および第２抵抗のいずれもが、デジタル端子間に接続された第１抵抗および当該デジタル端子と共通電極との間に接続された第２抵抗よりも高い抵抗値を有する。すなわち、データ線端子Ｘ１／Ｘ２に接続されるいずれの抵抗Ｒ２／Ｒ４も、データ線端子には接続されず、かつ制御信号端子ＣＸ／ＣＹに接続される抵抗Ｒ３やＲ１よりも高い抵抗値に設定される。クロストークを発生しやすいアナログ信号が流れるアナログ端子の方が高い抵抗値を有するので、静電破壊防止を図りつつクロストークの発生を挙力抑えることができるのである。
【００４２】
さらにまた本発明は、電源端子と隣接した非電源端子との間に抵抗を備える。すなわち、陽極端子ＶＢは制御信号端子ＣＸと隣接しており、この間に抵抗Ｒ３を備えている。電源端子は通常低インピーダンスであるため、電源端子と抵抗で接続すれば静電破壊防止を効果的に図ることができるのである。
【００４３】
ここで、電源端子に接続されている抵抗は、他の非電源端子に接続された抵抗と同じまたは低い抵抗値を有する。すなわち、陽極端子ＶＲ／ＶＧ／ＶＢに接続される抵抗は制御信号端子ＣＸやＣＹに接続されている抵抗と同等程度以下の抵抗値に設定されている。電源端子は通常低インピーダンスであるため、共通電極と同様に相対的に低い抵抗値の抵抗で接続すれば、より多くの電流を、電源端子に接続する抵抗を介して電源端子に流すことができるのである。
【００４４】
上記関係をまとめれば、抵抗領域１２０における抵抗値の大小関係は、
Ｒ１ ≪ Ｒ３ ＜ Ｒ２ ＜ Ｒ４
と表される。ただし、上記関係を満たしていなくても静電破壊防止は期待できる。
【００４５】
次に、図３（ａ）の拡大平面図および各部の断面図（図３（ｂ）〜（ｅ））を参照して、抵抗領域１０２の層構造を説明する。これら図は共通電極１０１を含む端子二つ分（Ｔ１、Ｔ２）について拡大したものである。抵抗値の差はあっても各抵抗は類似した抵抗構造を備えるので、いずれの端子についても同様に考えられる。
【００４６】
端子間抵抗構造（第１抵抗構造）Ｒｘは、端子Ｔ１およびＴ２間の抵抗であり、平面図上幅Ｗｘと端子間距離Ｄｘとを備える。端子−共通電極間抵抗構造（第２抵抗構造）Ｒｙは、端子Ｔ１またはＴ２と共通電極ＣＥとの間の抵抗であり、平面図上幅Ｗｙと距離Ｄｙとを備える。これら抵抗構造ＲｘやＲｙは半導体膜により形成されている。半導体膜の厚みを一定とすると、各抵抗構造の抵抗値は幅Ｗと距離Ｄとに対応して変化する。すなわち、抵抗値Ｒは、半導体膜の抵抗率をρ、半導体膜の厚みをｔとすると、
Ｒ＝ρ・Ｄ／（Ｗ・ｔ）
となる。したがってパターニングする半導体膜の幅と距離とを調整することによって、前述した抵抗値の大小関係に応じた所望の抵抗値を付与することが可能である。むろん、半導体膜に対する厚みを変化させたりドーピング濃度を部分的に変化させたりすることで抵抗値を調整してもよい。すなわち半導体層の厚みを厚くすれば抵抗面積が増えるので抵抗値が対応して減少し、薄くすれば抵抗面積が減るので抵抗値が増加する。また、イオン注入される不純物の濃度が高いほど低抵抗になり、逆にこの濃度が低い程高抵抗とされる。
【００４７】
次に抵抗構造の層構造について説明する。図３（ｂ）〜（ｅ）の断面図に示すように、これら抵抗構造は基板本体２００上に形成された半導体膜２０１を対応する形状にパターニングすることで形成されている。半導体膜２０１上には絶縁膜２０２が形成され、その上に金属層２０３が形成されて、端子や配線および共通電極の形状にパターニングされて構成されている。半導体膜２０１のパターニング形状を変更することで抵抗値を調整可能であることが上述のとおりである。
【００４８】
当該抵抗構造の製造方法を簡単に説明する。
まずシリカガラスや無アクリルガラス等からなるガラス基板２００上に半導体膜２０１を形成する。半導体膜としては、ポリシリコンが数ｋΩ／□の適度な抵抗値を有するため好ましいが、その他アモルファスシリコン、ＩＴＯ等の高抵抗材料を用いてもよい。形成方法としては、例えば低温プラズマＣＶＤ法によってアモルファスシリコンを堆積した後エキシマレーザ等を用いレーザーにより結晶化する。ただしその他の公知の技術、例えばスピンコート法や液滴吐出法、低圧化学気相堆積法（ＬＰＣＶＤ法）や気相堆積法を利用することができる。半導体膜２０１の厚みは、必要な抵抗値と半導体膜の形状とに応じて定める。
【００４９】
半導体膜形成後、必要な抵抗構造になるように、公知のフォトリソグラフィ法等を用いてパターニングする。なお液滴吐出法で直接パターンを基板上に形成する場合にはパターニングを省くことができる。
【００５０】
次に絶縁膜２０２を形成する。絶縁膜としては酸化珪素や窒化珪素、例えばＴＥＯＳ（テトラエトキシシラン）を利用可能である。形成方法としては、プラズマＣＶＤ法が適するが、その他の公知の技術、例えば、溶媒に溶かしたポリシラザンをスピンコート法のような塗布法やインクジェット法のような液滴吐出法によって塗布・加熱したり、低圧化学気相堆積法（ＬＰＣＶＤ法）、気相堆積法を利用したりして、酸化珪素膜や窒化珪素膜を形成してもよい。
【００５１】
最後に金属層２０３をスパッタ法やＣＶＤ法で、または液滴吐出法や塗布法を適用して形成し、端子や共通電極の形状にパターニングする。
【００５２】
なお、上記した工程は抵抗構造ＲｘとＲｙとで共通の半導体膜を用いるものであったが、異なる半導体膜を用いてもよい。この場合には、それぞれの抵抗構造のための半導体膜の形成とパターニングはそれぞれ別工程として行うことになる。
【００５３】
また金属層についても同様に端子に係る金属膜と共通電極に係る金属膜を別工程で形成してもよい。
【００５４】
なお、抵抗構造として、半導体膜などの抵抗層の代わりに、あるいは抵抗層と並列接続させて、図４に示すような保護回路構造を用いてもよい。図４は、半導体のＰＮ接合における順方向電圧特性や逆方向の降伏電圧特性を利用した保護回路構造を備え、二組のダイオード列を互いに逆向きにして並列接続させたダイオードリング構造を備えている。各ダイオードは例えばＭＯＳトランジスタのゲートとドレインと短絡するようにパターニングすることでＭＯＳプロセスを利用しながら形成可能である。当該保護回構造では、一方の端子にかかる電圧が他方の端子よりもダイオード列の耐圧以上に高くなると、電圧の高い方の端子から低い方の端子へ向かって電流が流れることにより静電気を隣接する配線に逃すように構成されている。ダイオード列において直列させるダイオード数は静電保護作用を生じさせたい電圧値（例えば数十ボルト）に応じて定めることができる。
以上、本実施形態１によれば、アナログ信号に関するアナログ端子とデジタル信号に関するデジタル端子との間で、アナログ端子に接続される抵抗の抵抗値を相対的に高くしたので、総ての端子において抵抗による静電破壊防止を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるという効果を奏する。
【００５５】
また本実施形態１では、共通電極と端子との間の抵抗の抵抗値を端子間の抵抗の抵抗値よりも相対的に低くしたので、端子間に接続する抵抗より多くの静電電流が共通電極に流れ、表示パネルの内部回路を静電放電から効果的に防止できる。
【００５６】
さらに本実施形態１では、電源端子と隣接した非電源端子との間にも抵抗を備えるようにしたので、電源端子と抵抗で接続すれば静電破壊防止を効果的に図ることができる。
【００５７】
以上の作用効果により、本実施形態１の回路基板を利用すれば、製造工程において帯電しやすいガラス基板上に形成される表示パネルの内部回路を静電破壊から防止することができる。また製造後の使用時においても各端子に印加されやすい静電放電に対して表示パネル内部の内部回路を保護することができる。
【００５８】
＜実施形態２＞
本発明の実施形態２は、実施形態１と同様のＥＬ表示パネルに係るが、アナログ端子とそれ以外の端子との配置が異なる。
【００５９】
本実施形態２では、図１の平面図において、走査回路１２ａおよびｂの配置が陰極配線１０ａおよびｂと陽極配線１１ａおよびｂとの間に配置される。その他の点は実施形態１と同様であり、各構成の機能については実施形態１と同様に考えられるため、その説明を省略する。
【００６０】
図５に、当該実施形態２における各端子の配置の模式図を示す。特に本実施形態２では、制御信号端子ＣＸ／ＣＹが陰極端子Ｖｃと陽極端子ＶＲとの間に配置されている。図５ではさらに説明を簡単にするため、性質の重複する多くの端子を省略して示してある。
【００６１】
図５に示すように、本実施形態２では、最外部から内側にかけて、陰極端子Ｖｃ、制御信号端子ＣＸ／ＣＹ、陽極端子ＶＲ／ＶＧ／ＶＢ、データ線端子Ｘ１／Ｘ２の各端子が配置されている。この中で、データ線端子がアナログ信号を流すアナログ端子に相当し、制御信号端子がデジタル信号を流すデジタル端子に相当する。陰極端子が共通電極に電気的に接続されており、陽極端子が電源端子に相当している。ただし、陽極の電源がアクティブに変化する場合には、静電破壊防止対策上陽極端子をデジタル端子として取り扱ってもよい。
【００６２】
抵抗の配置については、実施形態１（図２）とほぼ同様であるが、陽極端子ＶＢとそれに隣接するデータ線端子Ｘ１との間の抵抗がＲ２とされている点で異なる。すなわち、本実施形態２では、アナログ端子であるデータ線端子Ｘ１と隣接する非アナログ端子は低インピーダンスの陽極端子ＶＢであり、デジタル信号が流れているわけでもないため、クロストークが生じにくい。クロストークのおそれが無い限りは入力抵抗が下がることによる動作上の問題がない限り、静電破壊防止用抵抗の抵抗値はできるだけ低い方が効果的である。したがって、本実施形態２では、陽極端子とデータ線端子との間の抵抗をＲ２としてある。
【００６３】
その他の端子における抵抗値の設定に関しては実施形態１と同様に考えられるため、その説明を省略する。すなわち、実施形態１と同様の考え方で、抵抗領域１２０における抵抗値の大小関係は、
Ｒ１ ≪ Ｒ３ ＜ Ｒ２ ＜ Ｒ４
と表される。ただし、上記関係を満たしていなくてもある程度の静電破壊防止は期待できる。
【００６４】
以上、本実施形態２では、実施形態１と同様の効果を奏する他、アナログ端子に隣接する端子を非デジタル端子である電源端子としたので、より低い抵抗値の抵抗で接続することが可能であり、より高い静電破壊防止効果を奏する。
【００６５】
＜実施形態３＞
本発明の実施形態３は、実施形態１と同様のＥＬ表示パネルに係るが、アナログ端子とそれ以外の端子との配置が異なる。
【００６６】
本実施形態３では、図１の平面図において、データ線１３の一部が陰極配線陰極配線１０ａおよびｂと陽極配線１１ａおよびｂとの間に配置されている。その他の点は実施形態１と同様である。各構成の機能については本実施形態１と同様に考えられるため、その説明を省略する。
【００６７】
図６に、当該実施形態３における各端子の配置の模式図を示す。特に本実施形態３では、データ線端子Ｘ１／Ｘ２が陰極端子Ｖｃと陽極端子ＶＲとの間に配置されている。図６ではさらに説明を簡単にするため、性質の重複する多くの端子を省略して示してある。
【００６８】
図６に示すように、本実施形態３では、最外部から内側にかけて、陰極端子Ｖｃ、データ線端子Ｘ１／Ｘ２、陽極端子ＶＲ／ＶＧ／ＶＢ、制御信号端子ＣＸ／ＣＹの各端子が配置されている。この中で、データ線端子がアナログ信号を流すアナログ端子に相当し、制御信号端子がデジタル信号を流すデジタル端子に相当する。陰極端子が共通電極に電気的に接続されており、陽極端子が電源端子に相当している。ただし、陽極の電源がアクティブに変化する場合には、静電破壊防止対策上陽極端子をデジタル端子として取り扱ってもよい。
【００６９】
抵抗の配置については、実施形態１（図２）とほぼ同様であるが、データ線端子Ｘ１が陰極Ｖｃと、データ線端子Ｘ２が陽極端子ＶＲと、それぞれ隣接している点が異なる。すなわち、本実施形態３では、アナログ端子であるデータ線端子Ｘ１と隣接する非アナログ端子は低インピーダンスの陰極端子ＶＣであり、同じくアナログ端子であるデータ線端子Ｘ２と隣接する非アナログ端子は低インピーダンスの電源端子である陽極端子ＶＲである。両電極端子ともデジタル信号が流れているわけでもないため、データ線との間でクロストークが生じにくい。クロストークのおそれが無い限りは入力抵抗が下がることによる動作上の問題がない限り、静電破壊防止用抵抗の抵抗値はできるだけ低い方が効果的である。したがって、本実施形態３では、陰極端子／陽極端子と各データ線端子との間の抵抗をＲ２としてある。
【００７０】
その他の端子における抵抗値の設定に関しては実施形態１と同様に考えられるため、その説明を省略する。すなわち、実施形態１と同様の考え方で、抵抗領域１２０における抵抗値の大小関係は、
Ｒ１ ≪ Ｒ３ ＜ Ｒ２ ＜ Ｒ４
と表される。ただし、上記関係を満たしていなくてもある程度の静電破壊防止は期待できる。
【００７１】
以上、本実施形態３では、実施形態１と同様の効果を奏する他、アナログ端子に隣接する端子を非デジタル端子である電源端子としたので、より低い抵抗値の抵抗で接続することが可能であり、より高い静電破壊防止効果を奏する。
【００７２】
特にアナログ信号が流れるデータ線については隣接する非アナログ配線にデジタル信号が流れている場合にクロストークの影響を受けやすい。しかし本実施形態のようにデータ線を極力電源配線の間に挟みデジタル信号が流れる制御信号端子と離すように配置することで、より効果的に静電破壊防止を図ることができる。
【００７３】
＜実施形態４＞
本実施形態４は、上記実施形態で説明した回路基板を利用した電気光学装置であるＥＬ表示パネルに関する。
【００７４】
図７に、本実施形態における表示パネル１の実質的な接続図を示す。本実施形態４の表示パネルは、各画素領域に電界発光（ＥＬ）効果により発光可能な発光層ＯＬＥＤ、それを駆動するための電流を記憶する保持容量Ｃ、薄膜トランジスタＴ１およびＴ２を備えて構成されている。走査回路１２からは、走査線Ｖｓｅｌ（１４）が各画素領域に供給されている。外部の図示しないＤ／Ａ変換器からはアナログ信号が端子を介してデータ線Ｖｓｉｇ（１３）に供給されている。陽極配線はＶｄｄに相当している。走査線Ｖｓｅｌとデータ線Ｖｓｉｇを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＬＥＤによる発光が制御される。
【００７５】
なお、上記駆動回路は、発光要素にＥＬ素子を使用する場合の回路の一例であり他の回路構成も可能である。また発光要素に液晶表示素子を利用することも回路構成を種々変更することにより可能である。
【００７６】
特に本実施形態４では、各信号や電源の入口に相当する端子群において抵抗領域１０２が形成されており、実施形態１〜３で説明したような静電保護作用を奏する。すなわち、本発明の基板回路の作用により、本実施形態のような表示パネルにおいて、製造中または製造後の使用中における静電破壊から画素回路や走査回路などの内部回路を効果的に保護することができる。
【００７７】
＜実施形態５＞
本実施形態５は、上記実施形態４で説明したような電気光学装置である表示パネルを利用した電子機器に関する。
本発明の回路基板を利用した電気光学装置は、種々の電子機器に適用可能である。図８に、本表示パネル１を適用可能な電子機器の例を挙げる。
【００７８】
図８（ａ）は携帯電話への適用例であり、当該携帯電話３０は、アンテナ部３１、音声出力部３２、音声入力部３３、操作部３４、および本発明の表示パネル１を備えている。このように本発明の表示パネルは携帯電話の表示部として利用可能である。
【００７９】
図８（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ４０は、受像部４１、操作部４２、音声入力部４３、および本発明の表示パネル１を備えている。このように本発明の表示パネルは、ビデオカメラのファインダーや表示部として利用可能である。
【００８０】
図８（ｃ）は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ５０は、カメラ部５１、操作部５２、および本発明の表示パネル１を備えている。このように本発明の表示パネルは、コンピュータ装置の表示部として利用可能である。
【００８１】
図８（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ６０は、バンド６１、光学系収納部６２および本発明の表示パネル１を備えている。このように本発明の表示パネルはヘッドマウントディスプレイの画像表示源として利用可能である。
【００８２】
図８（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター７０は、筐体７１に、光源７２、合成光学系７３、ミラー７４・７５ミラー、スクリーン７６、および本発明の表示パネル１を備えている。このように本発明の表示パネルはリア型プロジェクタの画像表示源として利用可能である。
【００８３】
図８（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター８０は、筐体８２に光学系８１および本発明の表示パネル１を備え、画像をスクリーン８３に表示可能になっている。このように本発明の表示パネルはフロント型プロジェクタの画像表示源として利用可能である。
【００８４】
上記例に限らず本発明の回路基板および電気光学装置は、あらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００８５】
【発明の効果】
本発明によれば、アナログ端子に接続された抵抗がデジタル端子間のそれよりも高いので、総ての端子において抵抗による静電破壊防止を図りつつ、アナログ端子におけるクロストークの発生を極力排除できるという効果を奏する。
【００８６】
また本発明によれば、第１抵抗と第２抵抗とが端子に並列して接続されている場合には、アナログ端子において隣接する端子との間の第１抵抗がある程度高い抵抗値であっても、並列接続によって合成抵抗値が大幅に低減し、効果的に静電破壊防止を図ることができる。
【００８７】
したがって本発明によれば、製造工程において帯電により発生する静電放電に対し回路基板の内部回路を効果的に保護することができる。また回路基板製造後の使用時においても各端子に印加されやすい静電放電に対して内部回路を効果的に保護することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１における回路基板の回路配置の平面図である。
【図２】実施形態１における抵抗領域における配線の模式図である。
【図３】実施形態１における抵抗構造の一例を示すもので、図３（ａ）は一部拡大平面図、図３（ｂ）〜（ｅ）は図３（ａ）の各Ｂ〜Ｅの切断面の断面図である。
【図４】本発明の抵抗の変形例であるダイオード列による保護回路例である。
【図５】実施形態２における抵抗領域における配線の模式図である。
【図６】実施形態３における抵抗領域における配線の模式図である。
【図７】実施形態４における電気光学装置である表示パネルの配線図である。
【図８】実施形態５における電子機器の例であり、（ａ）は携帯電話、（ｂ）はビデオカメラ、（ｃ）は携帯型パーソナルコンピュータ、（ｄ）はヘッドマウントディスプレイ、（ｅ）はリア型プロジェクター、（ｆ）はフロント型プロジェクターへの本発明の表示パネルの適用例である。
【符号の説明】
Ｒ１〜Ｒ５…抵抗（保護回路）、Ｔ１〜Ｔ９…端子、Ｖｃ…陰極端子、ＶＲ・ＶＧ・ＶＢ…陽極端子、ＣＸ・ＣＹ…制御信号端子、Ｘ１・Ｘ２…データ線端子、１…回路基板、１０…陰極配線、１１…陽極配線、１２…走査回路、１３…データ線、１４…走査線、１５…金属層、１０１…共通電極、１０２…抵抗領域
Claims (17)
- 基板上に形成された複数の端子と、
一以上の互いに隣接する前記端子間に形成された抵抗と、を備え、
前記複数の端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのデジタル信号用配線に接続されたデジタル端子と、を含み、
少なくとも一端が前記アナログ端子に接続された前記抵抗は、前記デジタル端子間に接続された前記抵抗よりも高い抵抗値を有する回路基板。 - 基板上に形成された複数の端子と、
一以上の互いに隣接する前記端子間に形成された抵抗と、を備え、
前記複数の端子は、データ信号を供給するためのデータ配線に接続された第１の端子と、制御信号を供給するための制御配線に接続された第２の端子と、を含み、
少なくとも一端が前記アナログ端子に接続された前記抵抗は、前記デジタル端子間に接続された前記抵抗よりも高い抵抗値を有する回路基板。 - 基板の周囲に形成された共通電極用配線と、
前記基板上に形成された複数の端子と、
一以上の前記端子と前記共通電極用配線との間に形成された抵抗と、を備え、複数の前記端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのデジタル信号用配線に接続されたデジタル端子と、を含み、
前記アナログ端子に接続された前記抵抗は、前記デジタル端子に接続された前記抵抗よりも高い抵抗値を有する回路基板。 - 基板の周囲に形成された共通電極用配線と、
前記基板上に形成された複数の端子と、
一以上の互いに隣接する前記端子間に形成された第１抵抗と、
一以上の前記端子と前記共通電極用配線との間に形成された第２抵抗と、を備えた回路基板。 - 同一の前記端子に前記第１抵抗と前記第２抵抗とが接続されており、前記第１抵抗は、前記第２抵抗よりも高い抵抗値を有する、請求項４に記載の回路基板。
- 複数の前記端子は、アナログ信号を供給するためのアナログ信号用配線に接続されたアナログ端子と、デジタル信号を供給するためのデジタル信号用配線に接続されたデジタル端子と、を含み、
少なくとも一端が前記アナログ端子に接続された前記第１抵抗および前記第２抵抗のいずれもが、前記デジタル端子間に接続された前記第１抵抗および当該デジタル端子と前記共通電極用配線との間に接続された前記第２抵抗よりも高い抵抗値を有する、請求項５に記載の回路基板。 - 電源に接続された電源端子をさらに備え、
前記電源端子と隣接した電源供給以外の目的で設けられた非電源端子との間に抵抗を備える、請求項１乃至６のいずれか一項に記載の回路基板。 - 前記抵抗は、他の非電源端子に接続された抵抗と同じまたは低い抵抗値を有する、請求項７に記載の回路基板。
- 基板の周囲に形成された共通電極用配線と、
アナログ信号を供給するためのデータ線に接続されたデータ線端子と、
デジタル信号を供給するための制御信号線に接続された制御信号端子と、
陰極電源または陽極電源を供給するための電源端子と、
隣接する各前記端子間に接続された第１抵抗と
各前記端子間に接続された第２抵抗と、を備える回路基板。 - 同一の前記端子に前記第１抵抗と前記第２抵抗とが接続されている場合、前記第１抵抗は、前記第２抵抗よりも高い抵抗値を有する、請求項９に記載の回路基板。
- 少なくとも一端が前記データ端子に接続された前記第１抵抗および前記第２抵抗のいずれもが、前記制御信号端子間に接続された前記第１抵抗、前記制御信号端子と前記電源端子との間に接続された前記第１抵抗、前記制御信号端子と前記共通電極用配線との間に接続された前記第２抵抗、および前記電源端子と前記共通電極用配線との間に接続された前記第２抵抗のいずれよりも高い抵抗値を有する、請求項１０に記載の回路基板。
- 請求項１乃至請求項１１のいずれか一項に記載の回路基板において、前記抵抗は半導体膜で形成されている回路基板。
- 請求項１乃至請求項１１のいずれか一項に記載の回路基板において、前記抵抗は互いに逆極性のＰＮ接合を利用した保護回路構造を備える回路基板。
- 請求項１乃至請求項１３のいずれか一項に記載の回路基板を備える電気光学装置。
- 前記電気光学装置を備える、請求項１４に記載の電子機器。
- 周囲に共通電極用配線および当該共通電極用配線の内側に複数の端子を備えた回路基板の製造方法であって、
一以上の互いに隣接する前記端子間に相当する領域に第１抵抗構造を形成する工程と、
一以上の前記端子と前記共通電極用配線との間に相当する領域に第２抵抗構造を形成する工程と、
前記第１抵抗構造または／および前記第２抵抗構造の一部に電気的に接触する前記端子を形成する工程と、
前記第２抵抗構造の一部に電気的に接触する前記共通電極用配線を形成する工程と、を備えた回路基板の製造方法。 - 前記第１抵抗構造が前記第２抵抗構造よりも高い抵抗値を有するように、当該第１抵抗構造と当該第２抵抗構造とを形成する、請求項１６に記載の回路基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314922A JP3794368B2 (ja) | 2002-10-29 | 2002-10-29 | Ｅｌ表示装置 |
| KR1020030068138A KR100574262B1 (ko) | 2002-10-29 | 2003-10-01 | 회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기 |
| US10/676,072 US7335953B2 (en) | 2002-10-29 | 2003-10-02 | Circuit substrate, electro-optical device, and electronic apparatus |
| TW092127491A TWI229228B (en) | 2002-10-29 | 2003-10-03 | Circuit board, method of manufacturing the same, and electro-optical apparatus and electronic apparatus |
| CNB2003101010642A CN1280666C (zh) | 2002-10-29 | 2003-10-13 | 电路基板及其制造方法、电光装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314922A JP3794368B2 (ja) | 2002-10-29 | 2002-10-29 | Ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152901A true JP2004152901A (ja) | 2004-05-27 |
| JP3794368B2 JP3794368B2 (ja) | 2006-07-05 |
Family
ID=32321597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002314922A Expired - Lifetime JP3794368B2 (ja) | 2002-10-29 | 2002-10-29 | Ｅｌ表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7335953B2 (ja) |
| JP (1) | JP3794368B2 (ja) |
| KR (1) | KR100574262B1 (ja) |
| CN (1) | CN1280666C (ja) |
| TW (1) | TWI229228B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006267605A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 表示装置 |
| JP2009157303A (ja) * | 2007-12-28 | 2009-07-16 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7903186B2 (en) | 2005-02-17 | 2011-03-08 | Seiko Epson Corporation | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
| JP2014056238A (ja) * | 2012-09-12 | 2014-03-27 | Lg Display Co Ltd | 電源リンク配線を含む表示装置 |
| WO2014136419A1 (ja) * | 2013-03-06 | 2014-09-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器並びに駆動回路 |
| JP2016076879A (ja) * | 2014-10-08 | 2016-05-12 | 日立金属株式会社 | クロストーク低減方法および中継器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591548B1 (ko) * | 2003-12-30 | 2006-06-19 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자 |
| JP4793121B2 (ja) * | 2005-08-24 | 2011-10-12 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| KR101316791B1 (ko) * | 2007-01-05 | 2013-10-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법 |
| TW200839400A (en) * | 2007-03-27 | 2008-10-01 | Prime View Int Co Ltd | An active matrix device or flat panel display with electrostatic protection |
| KR100911962B1 (ko) * | 2007-10-22 | 2009-08-13 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 |
| EP2477171A4 (en) * | 2009-09-11 | 2013-10-23 | Sharp Kk | ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE |
| JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
| JP5702130B2 (ja) * | 2010-12-15 | 2015-04-15 | 富士通コンポーネント株式会社 | 入力装置、入力方法 |
| KR20210039529A (ko) * | 2019-10-01 | 2021-04-12 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116573A (ja) | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| JPH0827597B2 (ja) | 1986-09-29 | 1996-03-21 | 株式会社東芝 | アクテイブマトリクス型表示装置 |
| JPS63106788A (ja) | 1986-10-24 | 1988-05-11 | 松下電器産業株式会社 | アクテイブマトリツクス駆動型装置の製造方法 |
| US4819047A (en) * | 1987-05-15 | 1989-04-04 | Advanced Micro Devices, Inc. | Protection system for CMOS integrated circuits |
| JP2735236B2 (ja) | 1988-08-29 | 1998-04-02 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH02113623A (ja) * | 1988-10-21 | 1990-04-25 | Sharp Corp | 集積回路の静電気保護回路 |
| JPH02242229A (ja) | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置の製造方法 |
| JP3153369B2 (ja) | 1992-12-28 | 2001-04-09 | カシオ計算機株式会社 | 液晶表示装置及びその駆動方法 |
| JPH06273783A (ja) | 1993-03-23 | 1994-09-30 | Citizen Watch Co Ltd | 液晶表示装置とその製造方法 |
| JPH07175086A (ja) | 1993-12-21 | 1995-07-14 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示素子の製造方法 |
| JPH07181516A (ja) | 1993-12-22 | 1995-07-21 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| EP0693784B1 (en) * | 1994-06-24 | 2000-09-06 | STMicroelectronics S.r.l. | Safeguard for integrated output power stages employing multiple bond-wires |
| JP2715936B2 (ja) | 1994-09-30 | 1998-02-18 | 日本電気株式会社 | 薄膜トランジスタ型液晶表示装置とその製造方法 |
| JPH08179360A (ja) | 1994-12-20 | 1996-07-12 | Casio Comput Co Ltd | アクティブマトリックスパネル |
| JP3353523B2 (ja) | 1995-03-15 | 2002-12-03 | ソニー株式会社 | 液晶表示装置の基板およびその基板の分割方法 |
| JP2850801B2 (ja) * | 1995-07-28 | 1999-01-27 | 日本電気株式会社 | 半導体素子 |
| JPH1077460A (ja) | 1996-09-02 | 1998-03-24 | Sony Corp | 異方性導電膜 |
| US5736732A (en) * | 1996-12-23 | 1998-04-07 | General Electric Company | Induced charge prevention in semiconductor imaging devices |
| US5917220A (en) * | 1996-12-31 | 1999-06-29 | Stmicroelectronics, Inc. | Integrated circuit with improved overvoltage protection |
| US5991134A (en) * | 1997-06-19 | 1999-11-23 | Advanced Micro Devices, Inc. | Switchable ESD protective shunting circuit for semiconductor devices |
| US6445039B1 (en) * | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
| US6211554B1 (en) * | 1998-12-08 | 2001-04-03 | Littelfuse, Inc. | Protection of an integrated circuit with voltage variable materials |
| JP2000305476A (ja) | 2000-01-01 | 2000-11-02 | Seiko Epson Corp | 表示装置及び電子機器 |
| US6678133B2 (en) * | 2001-03-09 | 2004-01-13 | Micron Technology, Inc. | Electrostatic discharge protection with input impedance |
| KR20020088450A (ko) | 2001-05-17 | 2002-11-29 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 어레이 기판 |
| GB0119299D0 (en) * | 2001-08-08 | 2001-10-03 | Koninkl Philips Electronics Nv | Electrostatic discharge protection for pixellated electronic device |
| US6822264B2 (en) * | 2001-11-16 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
-
2002
- 2002-10-29 JP JP2002314922A patent/JP3794368B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-01 KR KR1020030068138A patent/KR100574262B1/ko active IP Right Grant
- 2003-10-02 US US10/676,072 patent/US7335953B2/en active Active
- 2003-10-03 TW TW092127491A patent/TWI229228B/zh not_active IP Right Cessation
- 2003-10-13 CN CNB2003101010642A patent/CN1280666C/zh not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7903186B2 (en) | 2005-02-17 | 2011-03-08 | Seiko Epson Corporation | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus |
| JP2006267605A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 表示装置 |
| JP2009157303A (ja) * | 2007-12-28 | 2009-07-16 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2014056238A (ja) * | 2012-09-12 | 2014-03-27 | Lg Display Co Ltd | 電源リンク配線を含む表示装置 |
| US10008156B2 (en) | 2012-09-12 | 2018-06-26 | Lg Display Co., Ltd. | Display device including power link line |
| WO2014136419A1 (ja) * | 2013-03-06 | 2014-09-12 | セイコーエプソン株式会社 | 電気光学装置及び電子機器並びに駆動回路 |
| JP2014174190A (ja) * | 2013-03-06 | 2014-09-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2016076879A (ja) * | 2014-10-08 | 2016-05-12 | 日立金属株式会社 | クロストーク低減方法および中継器 |
| US10075211B2 (en) | 2014-10-08 | 2018-09-11 | Hitachi Metals, Ltd. | Crosstalk reduction method and repeater |
Also Published As
| Publication number | Publication date |
|---|---|
| US7335953B2 (en) | 2008-02-26 |
| CN1280666C (zh) | 2006-10-18 |
| TW200419277A (en) | 2004-10-01 |
| TWI229228B (en) | 2005-03-11 |
| CN1499273A (zh) | 2004-05-26 |
| JP3794368B2 (ja) | 2006-07-05 |
| US20040100608A1 (en) | 2004-05-27 |
| KR100574262B1 (ko) | 2006-04-27 |
| KR20040038650A (ko) | 2004-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9613989B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6900470B2 (en) | Display device and method of manufacturing the same | |
| TWI221394B (en) | Electro-optical device and electronic apparatus | |
| US6593691B2 (en) | EL display device | |
| JP3794368B2 (ja) | Ｅｌ表示装置 | |
| KR101357682B1 (ko) | 디스플레이 장치 | |
| JP4722866B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| US20040087066A1 (en) | Flexible metal foil substrate display and method for forming same | |
| US20110227081A1 (en) | Pixel circuit substrate, display device, electronic equipment, and method for manufacturing pixel circuit substrate | |
| US20060103772A1 (en) | Flat panel display device and fabrication method thereof | |
| US7554261B2 (en) | Electrical connection in OLED devices | |
| JP2006018283A (ja) | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 | |
| US11482590B2 (en) | Display device with alternately arranged circuit areas and sub-pixels | |
| JP4409482B2 (ja) | 平板表示パネル及びこれを備える平板表示装置 | |
| JP2009037124A (ja) | 表示装置及びその製造方法 | |
| KR100669740B1 (ko) | 평판 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050224 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3794368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |