KR100574262B1 - 회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기 - Google Patents

회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100574262B1
KR100574262B1 KR1020030068138A KR20030068138A KR100574262B1 KR 100574262 B1 KR100574262 B1 KR 100574262B1 KR 1020030068138 A KR1020030068138 A KR 1020030068138A KR 20030068138 A KR20030068138 A KR 20030068138A KR 100574262 B1 KR100574262 B1 KR 100574262B1
Authority
KR
South Korea
Prior art keywords
terminal
resistor
terminals
resistance
common electrode
Prior art date
Application number
KR1020030068138A
Other languages
English (en)
Other versions
KR20040038650A (ko
Inventor
마츠에다요지로
나카니시하야토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040038650A publication Critical patent/KR20040038650A/ko
Application granted granted Critical
Publication of KR100574262B1 publication Critical patent/KR100574262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 EL 표시 패널 등에 유효한 정전 파괴 방지 회로를 구비하는 회로 기판을 제공하는 것이다.
본 발명의 회로 기판은 기판(100)과, 기판(100) 주위에 형성된 공통 전극(101)과, 기판(100)상에 형성된 복수의 단자(T)와, 1 이상의 서로 인접하는 단자 간에 형성된 제1 저항(R3, R4)와, 1 이상의 단자(T)와 공통 전극(101) 사이에 형성된 제2 저항(R1, R2)을 구비한다. 동일한 단자(T)에 제1 저항과 제2 저항이 접속되어 있고, 제1 저항은 제2 저항보다도 높은 저항치를 갖는다.
회로 기판, 회로 기판의 제조 방법, 전기 광학 장치, 전자 기기

Description

회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기{CIRCUIT SUBSTRATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 실시 형태 1에서의 회로 기판의 회로 배치의 평면도.
도 2는 실시 형태 1에서의 저항 영역에서의 배선의 모식도.
도 3은 실시 형태 1에서의 저항 구조의 일례를 나타내는 것으로, (a)는 일부 확대 평면도, (b)~(e)은 (a)의 각 B~E의 절단면의 단면도.
도 4는 본 발명의 저항의 변형예인 다이오드 열에 의한 보호 회로예.
도 5는 실시 형태 2에서의 저항 영역에서의 배선의 모식도.
도 6은 실시 형태 3에서의 저항 영역에서의 배선의 모식도.
도 7은 실시 형태 4에서의 전기 광학 장치인 표시 패널의 배선도.
도 8은 실시 형태 5에서의 전자 기기의 예이고, (a)는 휴대 전화, (b)는 비디오 카메라, (c)는 휴대형 퍼스널 컴퓨터, (d)는 헤드 마운트 디스플레이, (e)는 리어형 프로젝터, (f)는 프런트형 프로젝터으로의 본 발명의 표시 패널의 적용예.
부호의 설명
R1~R5 … 저항(보호 회로), T1~T9 … 단자, Vc … 음극 단자, VR·VG·V B … 양극 단자, CX·CY … 제어 신호 단자, X1·X2 … 데이터선 단자, 1 … 회로 기판, 10 … 음극 배선, 11 … 양극 배선, 12 … 주사 회로, 13 … 데이터선, 14 … 주사선, 15 … 금속층, 101 … 공통 전극, 102 … 저항 영역
본원 발명은 표시 패널 등의 전기 광학 장치에 사용되는 회로 기판에 관한 것이고, 특히, 회로 기판의 제조 중 및 사용 중에서의 정전 파괴 방지 대책의 개량에 관한 것이다.
액티브 매트릭스 구동형의 액정 표시 패널이나 EL(일렉트로루미네선스)표시 패널 등의 전기 광학 장치에 사용되는 회로 기판에는, 제조 중 또는 사용 중에 발생하는 정전기로부터 내부 회로의 파괴를 방지하기 위한 정전 보호 대책이 실시되어 있는 것이 있다.
종래 고안되어 있던 정전 보호 대책으로는, 특개소58-116573호 공보(특허 문헌 1), 특개소63-106788호 공보(특허 문헌 2) 등에 개시되어 있는 바와 같이, 제조 중에 단자 간을 단락 또는 저항 접속하는 보호 패턴으로 상호 접속하고 완성 후에 이 보호 패턴을 절단하는 것이나, 특개평2-242229호 공보(특허 문헌 3), 특개평7-181516호 공보(특허 문헌 4), 특개평7-175086호 공보(특허 문헌 5) 등에 개시되어 있는 바와 같이, 제조 중에 실장 단자보다도 외측의 기판의 테두리를 따라서, 모든 실장 단자를 단락하는 것이 있었다.
또한, 특개소63-085586호 공보(특허 문헌 6), 특개평2-061618호 공보(특허 문헌 7), 특개평6-273783호 공보(특허 문헌 8), 특개평8-179360호 공보(특허 문헌 9) 등에 개시되어 있는 바와 같이, 데이터선 및 주사선 간에 동작에 지장이 없는 정도의 저항을 부가하는 등의 조치를 실시함으로써, 전기적 검사 공정 후까지 보호 패턴의 절단 제거 공정을 생략함과 동시에 제품 단계에서의 정전 파괴를 방지할 수 있는 정전 보호 대책이 고안되어 있었다.
특허 문헌 1: 특개소58-116573호 공보
특허 문헌 2: 특개소63-106788호 공보
특허 문헌 3: 특개평2-242229호 공보
특허 문헌 4: 특개평7-181516호 공보
특허 문헌 5: 특개평7-175086호 공보
특허 문헌 6: 특개소63-085586호 공보
특허 문헌 7: 특개평2-061618호 공보
특허 문헌 8: 특개평6-273783호 공보
특허 문헌 9: 특개평8-179360호 공보
그러나, 아날로그 신호나 디지털 신호 등의 다른 종류의 신호나 전위를 주기 위한 배선이 설치된 회로 기판에서, 크로스 토크의 발생을 방지하면서 효과적인 정전 파괴 방지를 하기 위한 회로 기판의 형태에 대해서는 특별히 개시되어 있지 않 았다.
또 각 단자에 소정의 보호 패턴을 형성하는 점은 분명하게 되어 있었지만, 상호의 보호 패턴에서의 관계가 어떻게 되어야만 하는 가에 대해서는 명확하지 않았다.
상기 과제를 감안하여, 본 발명은 아날로그 신호나 디지털 신호 등의 다른 종류의 신호나 전위를 주기 위한 배선에 적합한 정전 파괴 방지 기능을 구비한 회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
본 발명은 기판상에 형성된 복수의 단자와, 1 이상의 서로 인접하는 단자 간에 형성된 저항을 구비한다. 복수의 단자는 아날로그 신호를 공급하기 위한 아날로그 신호용 배선에 접속된 아날로그 단자와, 디지털 신호를 공급하기 위한 디지털 신호용 배선에 접속된 디지털 단자를 포함한다. 또한, 적어도 일단이 아날로그 단자에 접속된 저항은 디지털 단자 간에 접속된 저항보다도 높은 저항치를 갖는 회로 기판이다.
아날로그 신호는 크로스토크의 영향을 받으므로, 정전 파괴 방지를 배려하면서도, 디지털 신호보다는 인접하는 배선의 영향을 적게 해야 하다. 본원 발명에 의하면, 아날로그 단자에 접속된 저항이 디지털 단자 간의 그것보다도 높기 때문에, 모든 단자에서 저항에 의한 정전 보호를 도모하면서, 아날로그 단자에서의 크로스토크의 발생을 극력 배제할 수 있는 효과를 발휘한다.
또한, "아날로그 단자에 접속"이란, 저항 중 적어도 일단이 아날로그 단자에 접속되어 있음을 의미하고, "디지털 단자 간에 접속"이란, 저항의 양단이 디지털 단자 간에 접속되어 있음을 의미한다.
또한, 본 발명에서, "회로 기판"이란, 다른 종류의 신호나 전위를 주기 위한 배선이 설치된 기판을 말하며, 그 회로 구성에는 한정은 없다. 예를 들어, 표시 기능을 갖는 표시 패널 기판이거나 컴퓨터에 사용되는 기판이다.
또 본 발명에 "저항"이란, 폴리실리콘 등의 반도체막으로 구성되는, 소정의 저항치를 갖는 저항막 구조뿐만 아니라, 반도체의 PN 접합에서의 순방향 전압 특성이나 역방향 전압의 항복 현상을 이용한 보호 회로를, 막구조와 함께 혹은 막구조 대신에 사용하는 경우도 포함한다. 예를 들어, 저항은 서로 역극성의 PN 접합을 이용한 보호 회로 구조(예를 들어, 순방향 및 역방향의 다이오드를 병렬 접속한 것)를 구비하여도 좋다.
또 본 발명은 기판의 주위에 형성된 공통 전극용 배선과, 기판상에 형성된 복수의 단자와, 1 이상의 단자와 공통 전극용 배선 사이에 형성된 저항을 구비하고, 복수의 단자는 아날로그 신호를 공급하기 위한 아날로그 신호용 배선에 접속된 아날로그 단자와, 디지털 신호를 공급하기 위한 디지털 신호용 배선에 접속된 디지털 단자를 포함한다. 또한, 아날로그 단자에 접속된 저항은 디지털 단자에 접속된 저항보다도 높은 저항치를 갖는 회로 기판이다.
또 본 발명은 기판의 주위에 형성된 공통 전극용 배선과, 기판상에 형성된 복수의 단자와, 1 이상의 서로 인접하는 단자 간에 형성된 제1 저항과, 1 이상의 단자와 공통 전극용 배선 사이에 형성된 제2 저항을 구비한 회로 기판이다.
즉, 제1 저항과 제2 저항이 병렬로 접속되어 있는 경우에는 아날로그 단자에서 인접하는 단자 사이의 제1 저항이 어느 정도 높은 저항치라도, 병렬 접속에 의해서 합성 저항치가 큰 폭으로 저감하여, 효과적으로 정전 파괴 방지를 도모할 수 있다.
여기서, 동일한 단자에 제1 저항과 제2 저항이 접속되어 있는 경우, 제1 저항은 제2 저항보다도 높은 저항치를 갖는 것이 바람직하다. 공통 전극용 배선에 연결되는 제2 저항이 저저항이므로, 제2 저항 쪽으로, 보다 많은 정전 전류가 흘러, 내부 회로를 정전 방전으로부터 효과적으로 방지할 수 있다.
여기서, 복수의 단자는 아날로그 신호를 공급하기 위한 아날로그 신호용 배선에 접속된 아날로그 단자와, 디지털 신호를 공급하기 위한 디지털 신호용 배선에 접속된 디지털 단자를 포함한다. 또한, 적어도 일단이 아날로그 단자에 접속된 제1 저항 및 제2 저항의 모두가 디지털 단자 간에 접속된 제1 저항 및 당해 디지털 단자와 공통 전극용 배선 사이에 접속된 제2 저항보다도 높은 저항치를 갖는다. 크로스토크를 발생하기 쉬운 아날로그 신호가 흐르는 아날로그 단자에 접속된 저항 쪽이 높은 저항치를 가지므로, 정전 파괴 방지를 도모하면서 크로스토크의 발생을 극력 억제할 수 있다.
본 발명은 전원에 접속된 전원 단자를 더 구비하고, 전원 단자와, 인접한 전원 공급 이외의 목적으로 설치된 비전원 단자 사이에 저항을 구비한다. 전원 단자는 저 임피던스이기 때문에, 전원 단자와 비전원 단자를 저항에 접속하면 정전 파괴 방지를 효과적으로 도모할 수 있다.
여기서, 저항은 다른 비전원 단자에 접속된 저항과 같거나 또는 낮은 저항치를 갖는다. 전원 단자에 대해서도 공통 전극용 배선과 마찬가지로 상대적으로 낮은 저항치의 저항으로 접속하면, 보다 많은 전류를, 이 저항을 통하여 전원 단자에 흘릴 수 있다.
본 발명은 기판의 주위에 형성된 공통 전극용 배선과, 아날로그 신호를 공급하기 위한 데이터선에 접속된 데이터 단자와, 디지털 신호를 공급하기 위한 제어 신호선에 접속된 제어 신호 단자와, 음극 전원 또는 양극 전원을 공급하기 위한 전원 단자와, 인접하는 각 단자 간에 접속된 제1 저항과, 각 단자 간에 접속된 제2 저항을 구비하는 회로 기판이다.
여기서, 동일한 단자에 제1 저항과 제2 저항이 접속되어 있는 경우, 제1 저항은 제2 저항보다도 높은 저항치를 갖는 것이 바람직하다. 공통 전극용 배선에 연결되는 제2 저항이 저저항이므로, 제2 저항의 쪽으로, 보다 많은 정전 전류가 흘러, 내부 회로를 정전 방전으로부터 효과적으로 방지할 수 있기 때문이다.
여기서, 적어도 일단이 데이터 단자에 접속된 제1 저항 및 제2 저항의 모두가, 제어 신호 단자 간에 접속된 제1 저항, 제어 신호 단자와 전원 단자 사이에 접속된 제1 저항, 제어 신호 단자와 공통 전극용 배선 사이에 접속된 제2 저항, 및 전원 단자와 공통 전극용 배선 사이에 접속된 제2 저항의 어느 것보다도 높은 저항치를 갖는 것은 바람직하다. 데이터 단자에는 크로스토크가 생기기 쉬운 아날로그 신호가 흐르고 있으므로, 이 데이터 단자에 연결되는 저항을 상대적으로 높은 저항 치로 하여 두는 것은 정전 파괴 방지를 도모하면서 크로스토크를 극력 방지하는 면에서 바람직하다.
본 발명은 본 발명의 구성을 구비한 회로 기판을 구비하는 전기 광학 장치이고, 또한 이 전기 광학 장치를 구비하는 전자 기기이기도 하다.
여기에서 "전기 광학 장치"는 전기 광학적 작용에 의해서 전기 신호의 변화를 광의 변화로 변환 가능한 장치를 말하며, 그 구성에는 특별한 한정은 없지만, 예를 들어, 액티브 매트릭스형의 구동 방법에서 액정층을 구동 가능하게 구성된 액정 표시 패널이나 EL 소자를 구동 가능하게 구성된 EL 표시 패널 등을 말한다.
그리고 "전자 기기"는 전기 광학 장치를 일부에 구비하여 소정의 목적으로 하는 기능을 발휘하는 장치를 말하며, 그 구성에는 특별한 한정은 없지만, 예를 들어, 휴대 전화, 비디오 카메라, 퍼스널 컴퓨터, 헤드 마운트 디스플레이, 리어형 또는 프런트형 프로젝터, 또 표시 기능이 부착된 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자 수첩 등을 말한다.
또한 본 발명은 주위에 공통 전극용 배선 및 이 공통 전극용 배선의 내측에 복수의 단자를 구비한 회로 기판의 제조 방법으로서, 1 이상의 서로 인접하는 단자 간에 상당하는 영역에 제1 저항 구조를 형성하는 공정과, 1 이상의 단자와 공통 전극용 배선 사이에 상당하는 영역에 제2 저항 구조를 형성하는 공정과, 제1 저항 구조 및/또는 제2 저항 구조의 일부에 전기적으로 접촉하는 단자를 형성하는 공정과, 제2 저항 구조의 일부에 전기적으로 접촉하는 공통 전극용 배선을 형성하는 공정을 구비한 회로 기판의 제조 방법이다.
또한, 제1 저항 구조를 형성하는 공정 및 제2 저항 구조를 형성하는 각 공정은 별개 공정일 필요는 없다. 동일한 저항막을 이용함으로써 동일 공정으로 양(兩)저항 구조를 형성하여도 좋다. 마찬가지로, 단자를 형성하는 공정 및 공통 전극용 배선을 형성하는 공정은 별개 공정일 필요는 없다. 동일한 금속층을 이용함으로써 단자와 공통 전극용 배선을 동일 공정으로 형성하여도 좋다.
여기서 제1 저항 구조가 제2 저항 구조보다도 높은 저항치를 갖도록, 해당 제1 저항 구조와 해당 제2 저항 구조를 형성하는 것은 바람직하다. 공통 전극용 배선에 연결되는 제2 저항이 저저항이므로, 제2 저항 쪽에, 보다 많은 정전 전류가 흘러, 내부 회로를 정전 방전으로부터 효과적으로 방지할 수 있기 때문이다.
발명의 실시 형태
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
<실시 형태 1>
본 발명의 실시 형태 1은 전기 광학 소자로서 EL 소자를 구비한 EL 표시 패널을 형성하기 위한 회로 기판에 본 발명을 적용한 것이다. 특히, 본 실시 형태에서는 디지털 신호가 흐르는 주사 회로용의 제어 신호선이 아날로그 신호를 흘리는 데이터선과 인접하고 있는 경우의 회로 기판에 관한 것이다.
도 1에 본 실시 형태 1의 EL 표시 패널(1)의 평면도를 나타낸다. 도 1에 나타내는 바와 같이, 본 회로 기판(1)은 기판(100)상에, 음극 배선(10a 및 10b), 양극 배선(11a 및 11b), 주사 회로(12a 및 12b), 데이터선군(13), 및 주사선군 (14)가 배치되어 구성되어 있다. 본 실시 형태에서는 대형 표시 패널을 상정하고 있기 때문에, 동일한 회로가 한쌍씩 화상 표시 영역(DA)을 사이에 두고 설치되어, 양측으로부터 전원이나 신호 등의 공급을 하도록 되어 있다.
음극 배선(10a 및 10b)은 공통 전극인 음극으로의 콘택트 영역으로 되어 있다. 도시하지 않은 음극 전극막이 당해 음극 배선으로부터 기판 전체를 덮도록 형성되어, 도시하지 않은 각 화소에 형성되는 양극과의 사이에 형성되는 EL 소자의 발광층(도시하지 않음)에 전류를 공급할 수 있게 되어 있다. 양극 배선(11a 및 11b)은 각 화소에 낮은 임피던스로 전원을 공급하는 주사선 간 전원 배선을 제공하기 위해서 형성되어 있다. 주사 회로(12a 및 12b)는 제어 신호에 의하여 주사선(14)을 선택 주사하도록 구성되어 있다.
기판(100)의 긴 변에는 복수의 단자가 형성되어 있고, 각 배선은 각 단자에 접속되어 있다. 음극 단자(VC)는 임피던스를 내리기 위해서 복수의 단자에 병행하여 접속되어 있다. 양극 단자(VG, VB, VR)는 원색(原色)마다 독립적으로 전원을 공급하도록 형성되어 있고, 임피던스를 내리기 위해서 원색마다 복수의 단자가 설치되어 있다. 제어 신호 단자(C1~C6)는 주사 회로(12a 및 12b)를 위한 제어 신호를 공급하는 단자로 되어 있다. 이 단자로부터 공급되는 데이터는 제어용의 디지털 신호나 주사 회로용 전원을 포함한다. 데이터선 단자(XnR, XnG, XnB) (1≤n≤N)는 데이터선(13)의 각각이 접속되는 단자로 되어 있다. 도 1에서는 데이터선 내의 전압 강하에 의한 표시 불균일을 완화하기 위해서, 화소는 길이 방향의 상하에 형성되어 있는 단자군에게 접속하지만, 접속하는 상하 방향을 길이 방향으로 인접한 적색, 녹색, 청색의 3개의 화소 단위로 교대하도록, 데이터선 단자가 배치되어 있다. 화상 표시 영역(DA) 내부에 설치되는 화소 회로에 대해서는 설명을 간단하게 하기 위해서 도시하지 않았지만, 각 화소 회로는 데이터선군(13)과 주사선군(14)으로 되는 액티브 매트릭스의 어느 하나의 데이터선과 주사선에 접속하도록 설치되어 있다. 또한, 데이터선 경유로 데이터를 각 화소 회로에 기입하고, 주사선의 선택과 도시하지 않은 발광 제어선의 제어에 의해 기입된 데이터에 대응한 출력으로 화소 회로 내의 EL 소자가 발광하도록 되어 있다.
그런데 기판(100) 주위에는 공통 전극(101)이 둘러싸도록 형성되어 있다. 또한, 각 단자를 포함하고 공통 전극(101)과 접속하는 영역이 본 발명의 저항이 형성된 저항 영역(102)으로 되어 있다. 이 저항 영역(102)에 형성된 단자 간 저항(제1 저항)에 단자 간이 전기적으로 접속되며, 단자와 공통 전극 사이의 저항(제2 저항)에 의해 단자가 접지 전위에 전기적으로 접속되어, 정전 파괴 방지가 도모되도록 되어 있다.
다음에 도 2를 참조하면서, 저항 영역(102)에서의 단자, 공통 전극, 및 저항 간의 접속 관계를 설명한다. 도 2에서는 설명을 더욱 간단하게 하기 위해, 성질이 중복하는 많은 단자의 표시를 생략하여 나타내고 있다.
도 2에 나타내는 바와 같이, 본 실시 형태 1에서는 최외부로부터 내측에 걸쳐, 음극 단자(Vc), 양극 단자(VR/VG/VB), 제어 신호 단자(CX/C Y), 데이터선 단자(X1/X2)의 각 단자가 배치되어 있다. 이 중에서, 데이터선 단자가 아날로그 신호를 흘리는 아날로그 단자에 상당하고, 제어 신호 단자가 디지털 신호를 흘리는 디지털 단자에 상당한다. 음극 단자가 공통 전극에 전기적으로 접속되어 있고, 양극 단자가 전원 단자에 상당한다. 단, 양극의 전원이 액티브하게 변화하는 경우에는 정전 파괴 방지 대책상, 양극 단자를 디지털 단자로서 취급해도 좋다.
음극 단자(Vc), 양극 단자(VR/VG/VB), 및 제어 신호 단자(CX/CY)의 각 단자와 공통 전극(101) 사이에는 저항(R1)이 배치되어 있다. 또 음극 단자(Vc), 양극 단자 VR/VG/VB, 및 제어 신호 단자(CX/CY)의 각 단자 간에는 저항(R3)이 배치되어 있다. 데이터선 단자(X1, X2,…)의 단자 간 또는 데이터 단자(X1)와 제어 신호 단자(CY) 사이에는 저항(R4)이 접속되어 있다. 또 데이터선 단자(X1/X2)의 각 단자와 공통 전극(101) 사이에는 저항(R2)이 접속되어 있다.
본 발명에서는, 적어도 일단이 아날로그 단자에 접속된 저항은 디지털 단자 간에 접속된 저항보다도 높은 저항치를 갖는다. 즉, 단자 간을 접속하는 저항이고 데이터선 단자(X1) 등에 접속되어 있는 저항(R4)은 제어 신호 단자(CX 및 CY)간에 접속되어 있는 저항(R3)보다도 저항치가 높게 설정되어 있다(R3 < R4). 아날로그 신호는 크로스토크의 영향을 받으므로, 정전 파괴 방지를 배려하면서도, 디지털 신호보다는 인접하는 배선의 영향을 적게 하지 않으면 안 된다. 본원 발명에 의하면, 아날로그 단자에 접속된 저항이 디지털 단자 간의 그것보다도 높기 때문에, 모든 단자에서 저항에 의한 정전 파괴 방지를 도모하면서, 아날로그 단자에서의 크로스토크의 발생을 극력 배제할 수 있다.
또 본 발명에서는 아날로그 단자에 접속된 저항은 디지털 단자에 접속된 저항보다도 높은 저항치를 갖는다. 즉, 각 단자와 공통 전극 사이를 접속하는 저항이고 데이터선 단자(X1) 등에 접속되어 있는 저항(R2)은 제어 신호 단자(CX 및 CY)에 접속되어 있는 저항(R1)보다도 저항치가 높게 설정되어 있다(R1 < R2). 상기와 같은 이유이다.
또한 본 발명에서는 인접하는 단자 간에 형성된 제1 저항 및 그 단자와 공통 전극의 사이에 형성된 제2 저항이 모두 접속되어 있는 경우, 제1 저항은 제2 저항보다도 높은 저항치를 갖는다. 즉, 데이터선 단자에서의 저항 R4-R2 간 및 신호 제어 단자에서의 저항 R3-R1 간에서는 제1 저항(R4, R3)이 제2 저항(R2, R1)보다 각각 높은 저항치로 설정되어 있다. 공통 전극(101)에 연결되는 제2 저항(R2, R1)이 저저항이므로, 단자 간에 접속하는 제1 저항(R4, R3)보다 많은 정전 전류가 흘러, 내부 회로를 정전 방전으로부터 효과적으로 방지할 수 있기 때문이다.
또한 본 발명은 적어도 일단이 아날로그 단자에 접속된 제1 저항 및 제2 저항 모두가, 디지털 단자 간에 접속된 제1 저항 및 당해 디지털 단자와 공통 전극 사이에 접속된 제2 저항보다도 높은 저항치를 갖는다.
즉, 데이터선 단자(X1/X2)에 모두 접속되는 저항(R2/R4)은, 어느 데이터선 단자에도 접속되지 않고 또한 제어 신호 단자(CX/CY)에 접속되는 저항(R3이나 R1)보 다도 높은 저항치로 설정된다. 크로스토크를 발생하기 쉬운 아날로그 신호가 흐르는 아날로그 단자의 쪽이 높은 저항치를 가지므로, 정전 파괴 방지를 도모하면서 크로스토크의 발생을 극력 억제할 수 있다.
또 본 발명은 전원 단자와 인접한 비전원 단자 사이에 저항을 구비한다. 즉, 양극 단자(VB)는 제어 신호 단자(CX)와 인접되어 있고, 그 사이에 저항(R3 )을 구비하고 있다. 전원 단자는 통상 저 임피던스이기 때문에, 전원 단자와 비전원 단자를 저항으로 접속하면 정전 파괴 방지를 효과적으로 도모할 수 있다.
여기서, 전원 단자에 접속되어 있는 저항은 다른 비전원 단자에 접속된 저항과 같거나 낮은 저항치를 갖는다. 즉, 양극 단자(VR/VG/VB)에 접속되는 저항은 제어 신호 단자(CX나 CY)에 접속되어 있는 저항과 동등 정도 이하의 저항치로 설정되어 있다. 전원 단자는 통상 저 임피던스이기 때문에, 공통 전극과 마찬가지로, 전원 단자와 비전원 단자를 상대적으로 낮은 저항치의 저항으로 접속하면, 보다 많은 전류를, 전원 단자에 접속하는 저항을 통하여 전원 단자에 흘릴 수 있다.
상기 관계를 정리하면, 저항 영역(120)에서의 저항치의 대소 관계는
R1 << R3 < R2 < R4
로 표시된다. 단, 상기 관계를 만족하지 않아도 정전 파괴 방지를 기대할 수 있다.
다음에, 도 3의 (a)의 확대 평면도 및 각부의 단면도(도 3의 (b)~(e) ) 를 참조하여, 저항 영역(102)의 층 구조를 설명한다. 이들 도면은 공통 전극(101)을 포함하는 단자 두개(T1, T2)에 대해서 확대한 것이다. 저항치의 차이는 있어도 각 저항은 유사한 저항 구조를 구비하므로, 어느 단자에 대해서도 마찬가지로 생각된다.
단자 간 저항 구조(제1 저항 구조)(Rx)는 단자(T1)와 단자(T2) 사이의 저항이고, 평면도상 폭(Wx)과 단자 간 거리(Dx)를 구비한다. 단자-공통 전극 간 저항 구조(제2 저항 구조)(Ry)는 단자(T1 또는 T2)와 공통 전극(CE) 사이의 저항이고, 평면도상 폭(Wy)과 거리(Dy)를 구비한다. 이들 저항 구조(Rx나 Ry)는 반도체막에 의해 형성되어 있다. 반도체막의 두께를 일정하게 하면, 각 저항 구조의 저항치는 폭(W)과 거리(D)에 대응하여 변화한다. 즉, 저항치(R )는 반도체막의 저항율을 ρ, 반도체막의 두께를 t로 하면,
R= ρ·D/(W·t)
로 된다. 따라서 패터닝하는 반도체막의 폭과 거리를 조정함으로써, 상술한 저항치의 대소 관계에 따른 소망한 저항치를 부여할 수 있다. 물론, 반도체막에 대한 두께를 변화시키거나 도핑 농도를 부분적으로 변화시키거나 함으로써 저항치를 조정해도 좋다. 즉 반도체층의 두께를 두껍게 하면 저항 면적이 증가하므로 저항치가 대응하여 감소하고, 얇게 하면 저항 면적이 줄어들므로 저항치가 증가한다. 또한, 이온 주입되는 불순물의 농도가 높을수록 저저항으로 되고, 역으로 이 농도가 낮을수록 고저항으로 된다.
다음에 저항 구조의 층 구조에 대해서 설명한다. 도 3의 (b)~(e)의 단면도에 나타내는 바와 같이, 이들 저항 구조는 기판 본체(200)상에 형성된 반도체막(201)을 대응하는 형상으로 패터닝함으로써 형성되어 있다. 반도체막(201)상에는 절연막(202)이 형성되며, 그 위에 금속층(203)이 형성되어, 단자나 배선 및 공통 전극의 형상으로 패터닝되어 구성되어 있다. 반도체막(201)의 패터닝 형상을 변경함으로써 저항치를 조정할 수 있음은 상술한 바와 같다.
이 저항 구조의 제조 방법을 간단하게 설명한다.
우선 실리카 유리나 무(無)아크릴 유리 등으로 되는 유리 기판(200) 상에 반도체막(201)을 형성한다. 반도체막으로는 폴리실리콘이 수 ㏀/□의 적당한 저항치를 갖기 때문에 바람직하지만, 기타 아모퍼스 실리콘, ITO 등의 고저항 재료를 사용하여도 좋다. 형성 방법의 예로는 저온 플라즈마 CVD 법에 의해서 아모퍼스 실리콘을 퇴적한 후 엑시머 레이저 등을 사용하여 레이저에 의해 결정화한다. 다만 다른 공지의 기술, 예를 들어, 스핀 코트법이나 액적 토출법, 저압 화학 기상 퇴적법(LPCVD 법)이나 기상 퇴적법을 이용할 수 있다. 반도체막(201)의 두께는 필요한 저항치와 반도체막의 형상에 따라 정한다.
반도체막 형성 후, 필요한 저항 구조가 되도록, 공지의 포토리소그래피 법 등을 사용하여 패터닝한다. 또한 액적 토출법으로 직접 패턴을 기판상에 형성하는 경우에는 패터닝을 생략할 수 있다.
다음에 절연막(202)을 형성한다. 절연막으로는 산화규소나 질화규소, 예를 들어 TEOS (테트라에톡시실란)를 이용 가능하다. 형성 방법으로는 플라즈마 CVD 법이 적합하지만, 기타의 공지의 기술, 예를 들어, 용매에 녹인 폴리실라잔을 스핀 코트법과 같은 도포법이나 잉크젯법 같은 액적 토출법에 의해서 도포·가열하거나, 저압 화학 기상 퇴적법(LPCVD 법), 기상 퇴적법을 이용하거나 하여, 산화규소막이나 질화규소막을 형성하여도 좋다.
마지막으로 금속층(203)을 스퍼터법이나 CVD 법으로, 또는 액적 토출법이나 도포법을 적용하여 형성하고, 단자나 공통 전극의 형상으로 패터닝한다.
또한, 상기한 공정은 저항 구조(Rx와 Ry)로서 공통의 반도체막을 사용하는 것이었지만, 다른 반도체막을 사용하여도 좋다. 이 경우에는 각각의 저항 구조를 위한 반도체막의 형성과 패터닝은 각각 별개 공정으로서 행하게 된다.
또 금속층에 대해서도 마찬가지로 단자에 관한 금속막과 공통 전극에 관한 금속막을 별개 공정으로 형성하여도 좋다.
또한, 저항 구조로서, 반도체막 등의 저항층 대신에, 도 4에 나타내는 바와 같은 보호 회로 구조를 사용하여도 좋고, 또는 이 회로를 저항층과 병렬 접속시켜도 좋다. 도 4는 반도체의 PN접합에서의 순방향 전압 특성이나 역방향의 항복 전압 특성을 이용한 보호 회로 구조를 구비하고, 2조의 다이오드 열을 서로 역방향으로 하여 병렬 접속시킨 다이오드 링 구조를 구비하고 있다. 각 다이오드는 예를 들어 MOS 트랜지스터의 게이트와 드레인이 단락하도록 패터닝함으로써 MOS 공정을 이용하면서 형성 가능하다. 이 보호 회로 구조에서는 한쪽의 단자에 걸리는 전압이 다른 쪽의 단자보다도 다이오드 열의 내압 이상으로 높아지면, 전압이 높은 쪽의 단자로부터 낮은 쪽의 단자로 향하여 전류가 흐름으로써 정전기를 인접하는 배선으로 방출하도록 구성되어 있다. 다이오드 열에서 직렬시키는 다이오드 수는 정전 보호 작용을 생기게 하려는 전압치(예를 들어 수십 볼트)에 따라 정할 수 있다.
이상, 본 실시 형태 1에 의하면, 아날로그 신호에 관한 아날로그 단자와 디지털 신호에 관한 디지털 단자 사이에서, 아날로그 단자에 접속되는 저항의 저항치를 상대적으로 높게 했으므로, 모든 단자에서 저항에 의한 정전 파괴 방지를 도모하면서, 아날로그 단자에서의 크로스토크의 발생을 극력 배제할 수 있는 효과를 발휘한다.
본 실시 형태 1에서는 공통 전극과 단자 사이의 저항의 저항치를 단자 간의 저항의 저항치보다도 상대적으로 낮게 했으므로, 단자 간에 접속하는 저항보다 많은 정전 전류가 공통 전극으로 흘러, 표시 패널의 내부 회로를 정전 방전으로부터 효과적으로 방지할 수 있다.
또한 본 실시 형태 1에서는 전원 단자와 이와 인접한 비전원 단자 사이에도 저항을 구비하도록 했으므로, 정전 파괴 방지를 효과적으로 도모할 수 있다.
이상의 작용 효과에 의해, 본 실시 형태 1의 회로 기판을 이용하면, 제조 공정에서 대전하기 쉬운 유리 기판상에 형성되는 표시 패널의 내부 회로를 정전 파괴로부터 방지할 수 있다. 또 제조 후의 사용시에도 각 단자에 인가되기 쉬운 정전 방전에 대해서 표시 패널 내부의 내부 회로를 보호할 수 있다.
<실시 형태 2>
본 발명의 실시 형태 2는 실시 형태 1과 동일한 EL 표시 패널에 관한 것이지만, 아날로그 단자와 그 이외의 단자와의 배치가 다르다.
본 실시 형태 2에서는 도 1의 평면도에서, 주사 회로(12a 및 12b)의 배치가 음극 배선(10a 및 10b)과 양극 배선(11a 및 11b) 사이에 배치된다. 그 이외의 점 은 실시 형태 1과 같고, 각 구성의 기능에 대해서는 실시 형태 1과 동일하기 때문에, 그 설명을 생략한다.
도 5에, 이 실시 형태 2에서의 각 단자의 배치의 모식도를 나타낸다. 특히 본 실시 형태 2에서는 제어 신호 단자(CX/CY)가 음극 단자(Vc)와 양극 단자(VR ) 사이에 배치되어 있다. 도 5에서는 또한 설명을 간단하게 하기 위해, 성질이 중복되는 많은 단자를 생략하여 나타냈다.
도 5에 나타내는 바와 같이, 본 실시 형태 2에서는 최외부로부터 내측에 걸쳐, 음극 단자(Vc), 제어 신호 단자(CX/CY), 양극 단자(VR/VG/V B), 데이터선 단자(X1/X2)의 각 단자가 배치되어 있다. 이 중에서, 데이터선 단자가 아날로그 신호를 흘리는 아날로그 단자에 상당하며, 제어 신호 단자가 디지털 신호를 흘리는 디지털 단자에 상당한다. 음극 단자가 공통 전극에 전기적으로 접속되어 있고, 양극 단자가 전원 단자에 상당한다. 단, 양극의 전원이 액티브하게 변화하는 경우에는 정전 파괴 방지 대책상 양극 단자를 디지털 단자로서 취급해도 좋다.
저항의 배치에 대해서는 실시 형태 1 (도 2) 와 거의 같지만, 양극 단자(VB)와 이것에 인접하는 데이터선 단자(X1 ) 사이의 저항이 R2 로 되어 있는 점에서 다르다.
즉, 본 실시 형태 2에서는 아날로그 단자인 데이터선 단자(X1)와 인접하는 비 아날로그 단자는 저 임피던스의 양극 단자(VB)이고, 디지털 신호가 흐르지 않으 므로, 크로스토크가 생기기 어렵다. 크로스토크의 우려가 없는 한은 입력 저항이 내림에 의한 동작상의 문제가 없는 한, 정전 파괴 방지용 저항의 저항치는 가능한 한 낮은 편이 효과적이다. 따라서, 본 실시 형태 2에서는 양극 단자와 데이터선 단자 사이의 저항을 R2로 하였다.
기타의 단자에서의 저항치의 설정에 관해서는 실시 형태 1과 동일하게 생각되기 때문에, 그 설명을 생략한다. 즉, 실시 형태 1과 같은 방법으로, 저항 영역(102)에서의 저항치의 대소 관계는
R1 << R3 < R2 < R4
로 표시된다. 단, 상기 관계를 만족하지 않아도 어느 정도의 정전 파괴 방지를 기대할 수 있다.
이상, 본 실시 형태 2에서는 실시 형태 1과 같은 효과를 발휘하는 외에, 아날로그 단자에 인접하는 단자를 비 디지털 단자인 전원 단자로 했으므로, 보다 낮은 저항치의 저항으로 접속할 수 있어, 보다 높은 정전 파괴 방지 효과를 발휘한다.
<실시 형태 3>
본 발명의 실시 형태 3은 실시 형태 1과 같은 EL 표시 패널에 관한 것이지만, 아날로그 단자와 그 이외의 단자와의 배치가 다르다.
본 실시 형태 3에서는 도 1의 평면도에서, 데이터선(13)의 일부가 음극 배선(10a 및 10b)과 양극 배선(11a 및 11b) 사이에 배치되어 있다. 기타의 점은 실시 형태 1과 같다. 각 구성의 기능에 대해서는 본 실시 형태 1과 동일하게 생각되기 때문에, 그 설명을 생략한다.
도 6에, 이 실시 형태 3에서의 각 단자의 배치의 모식도를 나타낸다. 특히 본 실시 형태 3에서는 데이터선 단자( X1/X2)가 음극 단자(Vc)와 양극 단자(VR ) 사이에 배치되어 있다. 도 6에서는 설명을 간단하게 하기 위해, 성질이 중복되는 많은 단자를 생략하여 표시하였다.
도 6에 나타내는 바와 같이, 본 실시 형태 3에서는 최외부로부터 내측에 걸쳐, 음극 단자(Vc), 데이터선 단자(X1/X2), 양극 단자(VR/VG/VB), 제어 신호 단자(CX/CY)의 각 단자가 배치되어 있다. 이 중에서, 데이터선 단자가 아날로그 신호를 흘리는 아날로그 단자에 상당하고, 제어 신호 단자가 디지털 신호를 흘리는 디지털 단자에 상당한다. 음극 단자가 공통 전극에 전기적으로 접속되어 있고, 양극 단자가 전원 단자에 상당한다. 단, 양극의 전원이 액티브하게 변화하는 경우에는 정전 파괴 방지 대책상 양극 단자를 디지털 단자로서 취급해도 좋다.
저항의 배치에 대해서는, 실시 형태 1 (도 2) 와 거의 같지만, 데이터선 단자(X1)가 음극 (Vc)과, 데이터선 단자( X2)가 양극 단자(VR)와 각각 인접해 있는 점이 다르다. 즉, 본 실시 형태 3에서는 아날로그 단자인 데이터선 단자(X1)와 인접하는 비 아날로그 단자는 저 임피던스의 음극 단자(Vc)이고, 마찬가지로 아날로그 단자인 데이터선 단자(X2)와 인접하는 비 아날로그 단자는 저 임피던스의 전원 단자인 양극 단자(VR)이다. 양 전극 단자 모두 디지털 신호가 흐르지 않기 때문에, 데이터선 사이에서 크로스토크가 생기기 어렵다. 크로스토크의 우려가 없는 한은 입력 저항이 내림에 의한 동작상의 문제가 없는 한, 정전 파괴 방지용 저항의 저항치는 가능한 한 낮은 편이 효과적이다. 따라서, 본 실시 형태 3에서는 음극 단자/양극 단자와 각 데이터선 단자 사이의 저항을 R2로 하였다.
기타의 단자에서의 저항치의 설정에 관해서는 실시 형태 1과 동일하게 생각되기 때문에, 그 설명을 생략한다. 즉, 실시 형태 1과 같이, 저항 영역(102)에서의 저항치의 대소 관계는
R1 << R3 < R2 < R4
로 표시된다. 단, 상기 관계를 만족하지 않아도 어느 정도의 정전 파괴 방지는 기대할 수 있다.
이상, 본 실시 형태 3에서는 실시 형태 1과 같은 효과를 발휘하는 것 이외, 아날로그 단자에 인접하는 단자를 비 디지털 단자인 전원 단자로 했으므로, 보다 낮은 저항치의 저항에 접속할 수 있어, 보다 높은 정전 파괴 방지 효과를 발휘한다.
특히 아날로그 신호가 흐르는 데이터선에 대해서는 인접하는 비 아날로그 배선에 디지털 신호가 흐르고 있는 경우에 크로스토크의 영향을 받기 쉽다. 그러나 본 실시 형태와 같이 데이터선을 극력 전원 배선 사이에 끼이게 두어 신호가 흐르는 제어 신호 단자와 떨어지게 배치함으로써, 보다 효과적으로 정전 파괴 방지를 도모할 수 있다.
<실시 형태 4>
본 실시 형태 4는 상기 실시 형태에서 설명한 회로 기판을 이용한 전기 광학 장치인 EL 표시 패널에 관한 것이다.
도 7에, 본 실시 형태에서의 표시 패널(1)의 실질적인 접속도를 나타낸다. 본 실시 형태 4의 표시 패널은 각 화소 영역에 전계 발광(EL) 효과에 의해 발광 가능한 발광층(OLED), 그것을 구동하기 위한 전류를 기억하는 유지 용량(C ), 박막 트랜지스터(T1 및 T2)를 구비하여 구성되어 있다. 주사 회로(12)로부터는 주사선(Vsel)(14)이 각 화소 영역에 공급되어 있다. 외부의 도시하지 않은 D/A 변환기로부터는 아날로그 신호가 단자를 통하여 데이터선(Vsig)(13)에 공급되어 있다. 양극 배선은 Vdd에 상당하고 있다. 주사선(Vsel)과 데이터선(Vsig)을 제어함으로써, 각 화소 영역에 대한 전류 프로그램이 행하여져, 발광부(OLED)에 의한 발광이 제어된다.
또한, 상기 구동 회로는 발광 요소에 EL 소자를 사용하는 경우의 회로의 일례이고 다른 회로 구성도 가능하다. 또 발광 요소에 액정 표시 소자를 이용하는 것도 회로 구성을 여러 가지 변경함으로써 가능하다.
특히 본 실시 형태 4에서는 각 신호와 전원의 입구에 상당하는 단자군에서 저항 영역(102)이 형성되어 있어, 실시 형태 1~3에서 설명한 바와 같은 정전 보호 작용을 발휘한다. 즉, 본 발명의 기판 회로의 작용에 의해, 본 실시 형태와 같은 표시 패널에서, 제조 중 또는 제조 후의 사용 중에서의 정전 파괴로부터 화소 회로 나 주사 회로 등의 내부 회로를 효과적으로 보호할 수 있다.
<실시 형태 5>
본 실시 형태 5는 상기 실시 형태 4에서 설명한 것과 같은 전기 광학 장치인 표시 패널을 이용한 전자 기기에 관한 것이다.
본 발명의 회로 기판을 이용한 전기 광학 장치는 각종의 전자 기기에 적용 가능하다. 도 8에, 본 표시패널(1)을 적용 가능한 전자 기기의 예를 든다.
도 8의 (a)는 휴대 전화에 적용한 예이고, 이 휴대 전화(30)는 안테나부(31), 음성 출력부(32), 음성 입력부(33), 조작부(34), 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 휴대 전화의 표시부로서 이용 가능하다.
도 8의 (b)는 비디오 카메라에 적용한 예이고, 이 비디오 카메라(40)는 수상부(41), 조작부(42), 음성 입력부(43), 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 비디오 카메라의 파인더나 표시부로서 이용 가능하다.
도 8의 (c)는 휴대형 퍼스널 컴퓨터에 적용한 예이고, 이 컴퓨터(50)는 카메라부(51), 조작부(52), 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 컴퓨터 장치의 표시부로서 이용 가능하다.
도 8의 (d)는 헤드 마운트 디스플레이에 적용한 예이고, 이 헤드 마운트 디스플레이(60)는 밴드(61), 광학계 수납부(62) 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 헤드 마운트 디스플레이의 화상 표시 원으로서 이용 가능하다.
도 8의 (e)는 리어형 프로젝터에 적용한 예이고, 이 프로젝터(70)는 케이스(71)에, 광원(72), 합성 광학계(73), 미러( 74, 75), 스크린(76), 및 본 발명의 표시 패널(1)을 구비하고 있다. 이와 같이 본 발명의 표시 패널은 리어형 프로젝터의 화상 표시원으로서 이용 가능하다.
도 8의 (f)는 프런트형 프로젝터에 적용한 예이고, 이 프로젝터(80)는 케이스(82)에, 광학계(81) 및 본 발명이 표시 패널(1)을 구비하고, 화상을 스크린(83)에 표시 가능하게 되어 있다. 이와 같이, 본 발명의 표시 패널은 프런트형 프로젝터의 화상 표시원으로서 이용 가능하다.
상기예에 한정되지 않고 본 발명의 회로 기판 및 전기 광학 장치는 모든 전자 기기에 적용 가능하다. 예를 들어, 이 외에, 표시 기능부착 팩스 장치, 디지털 카메라의 파인더, 휴대형 TV, DSP 장치, PDA, 전자 수첩, 전광 게시판, 선전 공고용 디스플레이 등에도 활용할 수 있다.
본 발명에 의하면, 아날로그 단자에 접속된 저항이 디지털 단자 간의 그것보다도 높기 때문에, 모든 단자에서 저항에 의한 정전 파괴 방지를 도모하면서, 아날로그 단자에서의 크로스토크의 발생을 극력 배제할 수 있는 효과를 발휘한다.
또 본 발명에 의하면, 제1 저항과 제2 저항이 단자에 병렬로 접속되어 있는 경우에는, 아날로그 단자에서 인접하는 단자 사이의 제1 저항이 어느 정도 높은 저항치라도, 병렬 접속에 의해서 합성 저항치가 대폭으로 저감하여, 효과적으로 정전 파괴 방지를 도모할 수 있다.
따라서 본 발명에 의하면, 제조 공정에서 대전에 의해 발생하는 정전 방전에 대해 회로 기판의 내부 회로를 효과적으로 보호할 수 있다. 또 회로 기판 제조 후의 사용시에도 각 단자에 인가되기 쉬운 정전 방전에 대해서 내부 회로를 효과적으로 보호할 수 있다.

Claims (17)

  1. 기판상에 형성된 복수의 단자와,
    1 이상의 서로 인접하는 상기 단자 간에 형성된 저항을 구비하고,
    상기 복수의 단자는 아날로그 신호를 공급하기 위한 아날로그 신호용 배선에 접속된 아날로그 단자와, 디지털 신호를 공급하기 위한 디지털 신호용 배선에 접속된 디지털 단자를 포함하며,
    적어도 일단이 상기 아날로그 단자에 접속된 상기 저항은 상기 디지털 단자 간에 접속된 상기 저항보다도 높은 저항치를 갖는 회로 기판.
  2. 기판상에 형성된 복수의 단자와,
    1 이상의 서로 인접하는 상기 단자 간에 형성된 저항을 구비하고,
    상기 복수의 단자는 데이터 신호를 공급하기 위한 데이터 배선에 접속된 제1 단자와, 제어 신호를 공급하기 위한 제어 배선에 접속된 제2 단자를 포함하며,
    적어도 일단이 상기 제1 단자에 접속된 상기 저항은 상기 제2 단자 간에 접속된 상기 저항보다도 높은 저항치를 갖는 회로 기판.
  3. 기판의 주위에 형성된 공통 전극용 배선과,
    상기 기판상에 형성된 복수의 단자와,
    1 이상의 상기 단자와 상기 공통 전극용 배선 사이에 형성된 저항을 구비하 고,
    복수의 상기 단자는 아날로그 신호를 공급하기 위한 아날로그 신호용 배선에 접속된 아날로그 단자와, 디지털 신호를 공급하기 위한 디지털 신호용 배선에 접속된 디지털 단자를 포함하며,
    상기 아날로그 단자에 접속된 상기 저항은 상기 디지털 단자에 접속된 상기 저항보다도 높은 저항치를 갖는 회로 기판.
  4. 기판의 주위에 형성된 공통 전극용 배선과,
    상기 기판상에 형성된 복수의 단자와,
    1 이상의 서로 인접하는 상기 단자 간에 형성된 제1 저항과,
    1 이상의 상기 단자와 상기 공통 전극용 배선 사이에 형성된 제2 저항을 구비한 회로 기판.
  5. 제4항에 있어서,
    동일한 상기 단자에 상기 제1 저항과 상기 제2 저항이 접속되어 있고, 상기 제1 저항은 상기 제2 저항보다도 높은 저항치를 갖는 회로 기판.
  6. 제5항에 있어서,
    복수의 상기 단자는 아날로그 신호를 공급하기 위한 아날로그 신호용 배선에 접속된 아날로그 단자와, 디지털 신호를 공급하기 위한 디지털 신호용 배선에 접속 된 디지털 단자를 포함하며,
    적어도 일단이 상기 아날로그 단자에 접속된 상기 제1 저항 및 상기 제2 저항의 모두가, 상기 디지털 단자 간에 접속된 상기 제1 저항 및 상기 디지털 단자와 상기 공통 전극용 배선 사이에 접속된 상기 제2 저항보다도 높은 저항치를 갖는 회로 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    전원에 접속된 전원 단자를 더 구비하고,
    상기 전원 단자와, 인접한 전원 공급 이외의 목적으로 설치된 비전원 단자 사이에 저항을 구비하는 회로 기판.
  8. 제7항에 있어서,
    상기 저항은 다른 비전원 단자에 접속된 저항과 같거나 또는 낮은 저항치를 갖는 회로 기판.
  9. 기판의 주위에 형성된 공통 전극용 배선과,
    아날로그 신호를 공급하기 위한 데이터선에 접속된 데이터선 단자와,
    디지털 신호를 공급하기 위한 제어 신호선에 접속된 제어 신호 단자와,
    음극 전원 또는 양극 전원을 공급하기 위한 전원 단자와,
    인접하는 각 상기 단자 간에 접속된 제1 저항과,
    각 상기 단자 간에 접속된 제2 저항을 구비하는 회로 기판.
  10. 제9항에 있어서,
    동일한 상기 단자에 상기 제1 저항과 상기 제2 저항이 접속되어 있는 경우, 상기 제1 저항은 상기 제2 저항보다도 높은 저항치를 갖는 회로 기판.
  11. 제10항에 있어서,
    적어도 일단이 상기 데이터 단자에 접속된 상기 제1 저항 및 상기 제2 저항의 모두가, 상기 제어 신호 단자 간에 접속된 상기 제1 저항, 상기 제어 신호 단자와 상기 전원 단자 사이에 접속된 상기 제1 저항, 상기 제어 신호 단자와 상기 공통 전극용 배선 사이에 접속된 상기 제2 저항, 및 상기 전원 단자와 상기 공통 전극용 배선 사이에 접속된 상기 제2 저항의 어느 것보다도 높은 저항치를 갖는 회로 기판.
  12. 제1항 내지 제6항 및 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 저항은 반도체막으로 형성되어 있는 회로 기판.
  13. 제1항 내지 제6항 및 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 저항은 서로 역극성의 PN 접합을 이용한 보호 회로 구조를 구비하는 회로 기판.
  14. 제1항 내지 제6항 및 제9항 내지 제11항 중 어느 한 항 기재의 회로 기판을 구비하는 전기 광학 장치.
  15. 제14항 기재의 상기 전기 광학 장치를 구비하는 전자 기기.
  16. 주위에 공통 전극용 배선 및 상기 공통 전극용 배선의 내측에 복수의 단자를 구비한 회로 기판의 제조 방법으로서,
    1 이상의 서로 인접하는 상기 단자 간에 상당하는 영역에 제1 저항 구조를 형성하는 공정과,
    1 이상의 상기 단자와 상기 공통 전극용 배선 사이에 상당하는 영역에 제2 저항 구조를 형성하는 공정과,
    상기 제1 저항 구조 및/또는 상기 제2 저항 구조의 일부에 전기적으로 접촉하는 상기 단자를 형성하는 공정과,
    상기 제2 저항 구조의 일부에 전기적으로 접촉하는 상기 공통 전극용 배선을 형성하는 공정을 구비한 회로 기판의 제조 방법.
  17. 제16항에 있어서,
    상기 제1 저항 구조가 상기 제2 저항 구조보다도 높은 저항치를 갖도록, 상기 제1 저항 구조와 상기 제2 저항 구조를 형성하는 회로 기판의 제조 방법.
KR1020030068138A 2002-10-29 2003-10-01 회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기 KR100574262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00314922 2002-10-29
JP2002314922A JP3794368B2 (ja) 2002-10-29 2002-10-29 Ｅｌ表示装置

Publications (2)

Publication Number Publication Date
KR20040038650A KR20040038650A (ko) 2004-05-08
KR100574262B1 true KR100574262B1 (ko) 2006-04-27

Family

ID=32321597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030068138A KR100574262B1 (ko) 2002-10-29 2003-10-01 회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7335953B2 (ko)
JP (1) JP3794368B2 (ko)
KR (1) KR100574262B1 (ko)
CN (1) CN1280666C (ko)
TW (1) TWI229228B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591548B1 (ko) * 2003-12-30 2006-06-19 엘지.필립스 엘시디 주식회사 유기전계 발광소자
JP4297103B2 (ja) 2005-02-17 2009-07-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP2006267605A (ja) * 2005-03-24 2006-10-05 Mitsubishi Electric Corp 表示装置
JP4793121B2 (ja) * 2005-08-24 2011-10-12 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
TW200839400A (en) * 2007-03-27 2008-10-01 Prime View Int Co Ltd An active matrix device or flat panel display with electrostatic protection
KR100911962B1 (ko) * 2007-10-22 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
JP5286782B2 (ja) * 2007-12-28 2013-09-11 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP5192080B2 (ja) * 2009-09-11 2013-05-08 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP5702130B2 (ja) * 2010-12-15 2015-04-15 富士通コンポーネント株式会社 入力装置、入力方法
KR101395636B1 (ko) 2012-09-12 2014-05-15 엘지디스플레이 주식회사 전원링크배선을 포함하는 표시장치
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6492510B2 (ja) 2014-10-08 2019-04-03 日立金属株式会社 クロストーク低減方法および中継器
KR20210039529A (ko) * 2019-10-01 2021-04-12 삼성디스플레이 주식회사 표시 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116573A (ja) 1981-12-29 1983-07-11 セイコーエプソン株式会社 マトリックス表示装置の製造方法
JPH0827597B2 (ja) 1986-09-29 1996-03-21 株式会社東芝 アクテイブマトリクス型表示装置
JPS63106788A (ja) 1986-10-24 1988-05-11 松下電器産業株式会社 アクテイブマトリツクス駆動型装置の製造方法
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
JP2735236B2 (ja) 1988-08-29 1998-04-02 株式会社日立製作所 液晶表示装置の製造方法
JPH02113623A (ja) * 1988-10-21 1990-04-25 Sharp Corp 集積回路の静電気保護回路
JPH02242229A (ja) 1989-03-16 1990-09-26 Matsushita Electron Corp 液晶表示装置の製造方法
JP3153369B2 (ja) 1992-12-28 2001-04-09 カシオ計算機株式会社 液晶表示装置及びその駆動方法
JPH06273783A (ja) 1993-03-23 1994-09-30 Citizen Watch Co Ltd 液晶表示装置とその製造方法
JPH07175086A (ja) 1993-12-21 1995-07-14 Casio Comput Co Ltd アクティブマトリックス型液晶表示素子の製造方法
JPH07181516A (ja) 1993-12-22 1995-07-21 Casio Comput Co Ltd 薄膜トランジスタパネルの製造方法
DE69425819T2 (de) * 1994-06-24 2001-01-04 St Microelectronics Srl Schutz für integrierte Leistungsausgangsstufen mit multiplen Leistungsdrähten
JP2715936B2 (ja) 1994-09-30 1998-02-18 日本電気株式会社 薄膜トランジスタ型液晶表示装置とその製造方法
JPH08179360A (ja) 1994-12-20 1996-07-12 Casio Comput Co Ltd アクティブマトリックスパネル
JP3353523B2 (ja) 1995-03-15 2002-12-03 ソニー株式会社 液晶表示装置の基板およびその基板の分割方法
JP2850801B2 (ja) * 1995-07-28 1999-01-27 日本電気株式会社 半導体素子
JPH1077460A (ja) 1996-09-02 1998-03-24 Sony Corp 異方性導電膜
US5736732A (en) * 1996-12-23 1998-04-07 General Electric Company Induced charge prevention in semiconductor imaging devices
US5917220A (en) * 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection
US5991134A (en) * 1997-06-19 1999-11-23 Advanced Micro Devices, Inc. Switchable ESD protective shunting circuit for semiconductor devices
US6445039B1 (en) * 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
DE19958915A1 (de) * 1998-12-08 2000-06-29 Littelfuse Inc Schutz eines integrierten Schaltkreises mit spannungsvariablen Materialien
JP2000305476A (ja) 2000-01-01 2000-11-02 Seiko Epson Corp 表示装置及び電子機器
US6678133B2 (en) * 2001-03-09 2004-01-13 Micron Technology, Inc. Electrostatic discharge protection with input impedance
KR20020088450A (ko) 2001-05-17 2002-11-29 주식회사 현대 디스플레이 테크놀로지 액정표시장치 어레이 기판
GB0119299D0 (en) * 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
TWI229228B (en) 2005-03-11
JP3794368B2 (ja) 2006-07-05
KR20040038650A (ko) 2004-05-08
CN1499273A (zh) 2004-05-26
US20040100608A1 (en) 2004-05-27
JP2004152901A (ja) 2004-05-27
CN1280666C (zh) 2006-10-18
TW200419277A (en) 2004-10-01
US7335953B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
KR100574262B1 (ko) 회로 기판, 그 제조 방법, 전기 광학 장치 및 전자 기기
TWI221394B (en) Electro-optical device and electronic apparatus
US6900470B2 (en) Display device and method of manufacturing the same
KR100892945B1 (ko) 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
US7839459B2 (en) Flat panel display device including electrostatic discharge prevention units
US7863602B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101448002B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20080136751A1 (en) Organic Light Emitting Diode Display on a Flexible Substrate
JP4216270B2 (ja) 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
US7554261B2 (en) Electrical connection in OLED devices
US11482590B2 (en) Display device with alternately arranged circuit areas and sub-pixels
US7288477B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US20110227081A1 (en) Pixel circuit substrate, display device, electronic equipment, and method for manufacturing pixel circuit substrate
US8766530B2 (en) Organic light emitting diode display and manufacturing method thereof
JP2006019704A (ja) 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置
US7671530B2 (en) Organic electroluminescence display device and method of fabricating the same
US7034442B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
JP2009037124A (ja) 表示装置及びその製造方法
US20230087701A1 (en) Display panel, method for manufacturing the same and display device
KR20110035970A (ko) 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 14