CN1280666C - 电路基板及其制造方法、电光装置及电子设备 - Google Patents
电路基板及其制造方法、电光装置及电子设备 Download PDFInfo
- Publication number
- CN1280666C CN1280666C CNB2003101010642A CN200310101064A CN1280666C CN 1280666 C CN1280666 C CN 1280666C CN B2003101010642 A CNB2003101010642 A CN B2003101010642A CN 200310101064 A CN200310101064 A CN 200310101064A CN 1280666 C CN1280666 C CN 1280666C
- Authority
- CN
- China
- Prior art keywords
- terminal
- resistance
- wiring
- circuit substrate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims description 28
- 238000004088 simulation Methods 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- JEDYYFXHPAIBGR-UHFFFAOYSA-N butafenacil Chemical compound O=C1N(C)C(C(F)(F)F)=CC(=O)N1C1=CC=C(Cl)C(C(=O)OC(C)(C)C(=O)OCC=C)=C1 JEDYYFXHPAIBGR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010408 film Substances 0.000 description 30
- 230000002265 prevention Effects 0.000 description 25
- 238000005401 electroluminescence Methods 0.000 description 16
- 230000003068 static effect Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000009993 protective function Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920005372 Plexiglas® Polymers 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种在EL显示面板等中具有有效的防静电破坏电路的电路基板。该电路基板包括基板(100)、在基板(100)周围形成的公共电极(101)、在基板(100)上形成的多个端子(T)、在一个以上彼此相邻的端子间形成的第一电阻(R3、R4)，在一个以上的端子(T)和公共电极(101)间形成的第二电阻(R1、R2)。将第一电阻和第二电阻连接在同一端子(T)上，第一电阻比第二电阻的电阻值高。
Description
技术领域
本发明涉及用于显示面板等的电光装置的电路基板，尤其是关于在电路基板的制造过程中和使用过程中的防静电破坏方案的改良。
背景技术
在用于有源矩阵驱动型的液晶显示面板和EL(电致发光)显示面板等的电光装置的电路基板中，有采用防止在制造过程中和使用过程中产生的静电破坏内部电路用的静电保护方案的电路基板。
作为以前研究的静电保护方案，有如特开昭58-116573号公报(专利文献1)、特开昭63-106788号公报(专利文献2)等中公开的，在制造过程中用短路或者电阻连接端子间的保护图案相互连接，并在完成制造后切断保护图案的方案，和如特开平2-242229号公报(专利文献3)、特开平7-181516号公报(专利文献4)、特开平7-175086号公报(专利文献5)等中公开的，在制造过程中沿着比安装端子还外侧的基板边缘，短路所有安装端子的方案。
另外，研究了这样一种静电保护方案，如特开昭63-085586号公报(专利文献6)、特开平2-061618号公报(专利文献7)、特开平6-273783号公报(专利文献8)、特开平8-179360号公报(专利文献9)等中公开的，通过采用在数据线和扫描线之间添加不对动作产生故障的电阻等的措施，一直到电检查工序之后，都可省去保护图案的切断除去工序，同时可防止制造产品阶段中的静电破坏。
【专利文献1】特开昭58-116573号公报
【专利文献2】特开昭63-106788号公报
【专利文献3】特开平2-24229号公报
【专利文献4】特开平7-181516号公报
【专利文献5】特开平7-175086号公报
【专利文献6】特开昭63-085586号公报
【专利文献7】特开平2-061618号公报
【专利文献8】特开平6-273783号公报
【专利文献9】特开平8-179360号公报
但是，在设置了提供模拟信号数字信号这两种不同种类的信号和电位的布线的电路基板中，没有特别公开防止串扰产生并且有效地防静电破坏的电路基板的方案。
另外，虽然在各个端子上形成规定的保护图案这一方面得以肯定，但是不明白保护图案彼此间应有什么样的关系。
发明内容
鉴于上述问题，本发明的目的是提供一种在提供模拟信号和数字信号等的不同种类的信号和电位的布线中具备良好的防静电破坏功能的电路基板及其制造方法、电光装置和电子设备。
本发明的电路基板，包括在基板上形成的多个端子，在一个以上的彼此相邻的所述端子间形成的电阻；其特征在于：所述多个端子包含：连接在提供模拟信号用的模拟信号用布线上的模拟端子和连接在提供数字信号用的数字信号用布线上的数字端子；至少其一端连接在所述模拟端子上的所述电阻比连接在所述数字端子间的所述电阻的电阻值高。
由于模拟信号可受到串扰的影响，所以必须考虑防静电破坏，并且与数字信号相比，更要减少相邻布线的影响。根据本发明，由于连接在模拟端子上的电阻比数字端子间的电阻还高，所以可达到在所有端子中可实现由电阻产生的静电保护，可尽量排除模拟端子的串扰产生的效果。
另外，所谓“连接在模拟端子”，其含义是电阻的至少一端连接在模拟端子，所谓“连接在数字端子间”其含义是电阻的两端连接在数字端子间。
另外，本发明中，所谓“电路基板”，是指设置有提供不同种类的信号和电位用的布线的基板，并不限定其电路结构。例如：可以是具有显示功能的显示面板基板，也可以是用于计算机的基板。
另外，本发明中，所谓“电阻”，并不只是由多晶硅等的半导体膜构成的具有规定电阻值的电阻膜结构，也包含将利用半导体PN结中正方向电压特性和反方向电压击穿现像的保护电路与膜结构一起使用或者代替膜结构使用的情况。例如，电阻也可包括使用彼此反极性的PN结的保护电路结构(例如，并联连接正方向和反方向的二极管的结构)。
另外，本发明的电路基板，包括在基板周围形成的公共电极用布线；在所述基板上形成的多个端子；在一个以上的所述端子和所述公共电极用布线间形成的电阻；其特征在于：所述多个端子包含：连接在提供模拟信号用的模拟信号用布线上的模拟端子；连接在提供数字信号用的数字信号用布线上的数字端子；并且，连接在所述模拟端子的所述电阻比连接在所述数字端子的所述电阻的电阻值高。
另外，本发明的电路基板，在基板的周围形成的公共电极用布线；在所述基板上形成的多个端子；在一个以上的彼此相邻的所述端子间形成的第一电阻；在一个以上的所述端子和所述公共电极用布线间形成的第二电阻；将所述第一电阻和所述第二电阻连接在所述同一端子上，所述第一电阻比所述第二电阻的电阻值高。
即，在并联连接第一电阻和第二电阻时，即使模拟端子中其与相邻的端子间的第一电阻具有某一程度的高电阻值，也可因并联连接而大幅度地降低了合成电阻值，故可有效地实现防静电破坏。
由于连接在公共电极用布线上的第二电阻是低电阻，所以第二电阻上流过更多的静电电流，能有效防止内部电路静电放电。
这里，多个所述端子包含连接在提供模拟信号用的模拟信号用布线上的模拟端子；连接在提供数字信号用的数字信号用布线上的数字端子；至少一端连接在所述模拟端子的所述第一电阻和所述第二电阻都比连接在所述数字端子间的所述第一电阻和连接在该数字端子和所述公共电极用布线间的所述第二电阻的电阻值高。由于连接在流过容易产生串扰的模拟信号的模拟端子上的电阻具有高的电阻值，所以可实现防静电破坏并可极力抑制串扰的产生。
本发明进一步包括连接在电源的电源端子；在电源端子和相邻的为了电源供给之外的目的而设置的非电源端子间包括电阻。由于电源端子是低阻抗，所以若用电阻连接电源端子和非电源端子，可有效地实现防静电破坏。
这里，电阻具有与连接在其他非电源端子的电阻相同或者比其低的电阻值。若电源端子同样用具有相对低电阻值的电阻与公共电极用布线相连接，则可通过该电阻使更多电流流过电源端子。
本发明的电路基板包括：在基板周围形成的公共电极用布线；连接在提供模拟信号用的数据线上的数据线端子；连接在提供数字信号用的控制信号线上的控制信号端子；用于提供阳极电源或者阴极电源的电源端子；连接在相邻的所述各个端子间的第一电阻；连接在各个所述端子间的第二电阻；将所述第一电阻和所述第二电阻连接在所述同一端子上，所述第一电阻比所述第二电阻的电阻值高。
这是因为连接在公共电极用布线上的第二电阻是低电阻，所以第二阻抗上流过更多的静电电流，可有效地防止内部电路静电放电。
这里，至少一端连接在数据端子的第一电阻和第二电阻都最好具有比连接在控制信号端子间的第一电阻，连接在控制信号端子和电源端子间的第一电阻，连接在控制信号端子和公共电极用布线间的第二电阻和连接在电源端子和公共电极用布线间的第二电极的其中之一还高的电阻值。由于数据端子上流过容易产生串扰的模拟信号，所以将连接在该数据端子的电阻设为相对高的电阻值，在实现防静电破坏，丙尽量防止串扰方面很有效。
本发明是包括具有本发明结构的电路基板的电光装置，进一步是包括该电光装置的电子设备。
这里，“电光装置”是指可由光电作用将电信号的变化变换为光的变化的装置，不特别限定其结构，例如，可指可通过有源矩阵型驱动方法来驱动液晶层的液晶显示面板和构成为可驱动EL元件的EL显示面板等。
另外，“电子设备”是指其中一部分包含电光装置并达到规定目的的功能的装置，并不特别限定其构成，可以指例如：移动电话、摄影机、个人计算机、头盔式显示器、背投投影仪或者前投式投影仪，进一步还指带有显示功能的传真机、数字相机的取景器、便携TV、DSP装置、PDA、电子记事本等。
进一步本发明的电路基板的制造方法，是一种用于制造在其周围具有公共电极用布线和在该公共电极用布线内侧具有的多个端子的电路基板的制造方法，其特征在于：包括：在相当于一个以上的彼此相邻的所述端子间的区域上形成第一电阻结构的步骤；在相当于一个以上的所述端子和所述公共电极用布线间的区域上形成第二电阻结构的步骤；形成与所述第一电阻结构或/和所述第二电阻结构的一部分电接触的所述端子的步骤；形成与所述第二电阻结构的一部分电接触的所述公共电极用布线的步骤；形成该第一电阻结构和该第二电阻结构，使所述第一电阻结构比所述第二电阻结构的电阻值高。
另外，形成第一电阻结构和形成第二电阻结构的各个步骤不需要是分开的步骤。也可通过使用同一电阻膜在同一步骤中形成两个电阻结构。同样，形成端子的步骤和形成公共电极用布线的步骤不需要是分开的步骤。也可通过使用同一金属层由同一步骤形成端子和公共电极用布线。
因为连接在公共电极用布线的第二电阻是低电阻，所以第二电阻上流过更多的静电电流，可有效地防止内部电路静电放电。
附图说明
图1是本发明实施例1的电路基板的电路配置的平面图；
图2是实施例1的电阻区域中布线的模式图；
图3是表示实施例1的电阻结构的一例，图3(a)是局部放大平面图；图3(b)～(e)是图3(a)的各B～E的截面的截面图；
图4是作为本发明的电阻的变形例的由二极管列形成的保护电路的例子；
图5是实施例2的电阻区域中布线的模式图；
图6是实施例3的电阻区域中布线的模式图；
图7是实施例4中作为电光装置的显示面板的布线图；
图8是实施例5中电子设备的例子；(a)是将本发明的显示面板适用于移动电话的例子；(b)是将本发明的显示面板适用于摄影机的例子；(c)是将本发明的显示面板适用于便携个人计算机的例子；(d)是将本发明的显示面板适用于头盔式显示器的例子；(e)是将本发明的显示面板适用于背投投影仪的例子；(f)是将本发明的显示面板适用于前投式投影仪的例子。
具体实施方式
下面，参照附图，说明本发明的实施例。
(实施例1)
本发明的实施例1是在形成包括EL元件来作为电光元件的EL显示面板的电路基板上适用本发明的例子。本实施例尤其涉及流过数字信号的扫描电路用的控制信号线与流过模拟信号的数据线相邻的情况下的电路基板。
图1是表示本实施例1的EL显示面板1的平面图。如图1所示，在基板100上配置阴极布线10a和10b、阳极布线11a和11b、扫描电路12a和12b、数据线群13和扫描线群14而构成本电路基板1。由于本实施例中假定为大型显示面板，所以夹着图像显示区域DA平均设置一对相同电路，从两侧提供电源和信号等。
阴极布线10a和10b为与作为公共电极的阴极接触的区域。形成图中没有示出的阴极电极膜，使得从该阴极布线开始覆盖基板整体、可将电流提供给EL元件的发光层(图中未示出)，该EL元件形成在该阴极电极膜与图中没有示出的各个像素上形成的两极间。为了提供以低的电阻向各个像素供给电源的扫描线间电源布线，而形成阳极布线11a和11b。构成扫描电路12a和12b，而使得根据控制信号来进行扫描线14的选择扫描。
在基板100的长边形成多个端子，将各个布线连接在各个端子。为了降低电阻，将阴极端子Vc并联连接在多个端子上。形成阳极端子VG，B，R，使得对每个基色供给独立的电源，为了降低电阻，对每个基色设置多个端子。控制信号端子C1～C6为提供扫描电路12a和b的控制信号的端子。从这些端子提供的数据包含控制用的数字信号和扫描电路用电源。数据线端子XnR，G，B(1≤n≤N)为连接各个数据线13的端子。图1中，为了缓解由数据线中的电压降造成的显示不匀，虽然像素连接在在长向方向的上下形成的端子群，但是配置数据线端子，使得在连接的上下方向上按在长向方向上相邻的红、绿、蓝三种像素单位进行交替。虽然为了说明简单，没有图示设置在图像显示区域DA内部的像素电路，但是设置各像素电路，使其连接在由数据线群13和扫描线群14构成的有源矩阵的其中一个数据线和扫描线上。并且，经过数据线将数据写入到各个像素电路，用由扫描线的选择和图中没有示出的发光控制线的控制而对应于写入数据的输出使像素电路内的EL元件发光。
然后在基板100的周围形成公共电极101，使其包围基板100。包含各个端子，并且与公共电极101连接的区域成为形成本发明的电阻的电阻区域102。在端子间电连接在该电阻区域102上形成的端子间电阻(第一电阻)，由端子和公共电极间的电阻(第一电阻)将端子电连接在地电位，从而实现防静电破坏。
接着，参照图2，说明电阻区域102中端子、公共电极和电阻间的连接关系。图2中为了进一步简单说明，省略显示性质重复的多个端子的表示。
如图2所示，在本实施例1中，从最外部向内侧，配置阴极端子Vc、阳极端子VR/VG/VB，控制信号端子CX/CY，数据线端子X1/X2的各端子。其中，数据线端子相当于流过模拟信号的模拟端子，控制信号端子相当于流过数字信号的数字端子。阴极端子被电连接在公共端子，阳极端子相当于电源端子。但是，在阳极电源变为有效时，作为防静电破坏的对策，也可将阳极端子处理为数字端子。
在阴极端子Vc、阳极端子VR/VG/VB、控制信号端子CX/CY的各个端子和公共电极101之间配置电阻R1。另外，在阴极端子Vc、阳极端子VR/VG/VB、控制信号端子CX/CY的各个端子之间配置电阻R3。在数据线端子(X1、X2、…)的端子间或者数据端子X1和控制信号端子CY之间连接电阻R4。另外，在数据线端子X1/X2的各个端子和公共电极101之间连接电阻R2。
在本发明中，至少一端连接在模拟端子的电阻具有比连接在数字端子间的电阻还高的电阻值。即，作为在端子间连接的电阻，连接在数据线端子X1等上的电阻R4的电阻值设定为比连接在控制信号端子CX和CY间的电阻R3还高(R3＜R4)。由于模拟信号可受串扰的影响，所以与数字信号相比，必须考虑防静电破坏，并且更要减少相邻布线的影响。根据本发明，由于连接在模拟端子的电阻比连接在数字端子间的电阻还高，所以在所有端子中可实现由电阻带来的防静电破坏，并可尽量排除模拟端子中串扰的产生。
另外，本发明中，连接在模拟端子的电阻具有比连接在数字端子的电阻还高的电阻值。即，作为连接在各个端子和公共电极间的电阻，连接在数据线端子X1等的电阻R2设定为电阻值比连接在控制信号端子CX和CY上的电阻R1还高(R1＜R2)。其理由与上述相同。
进一步，在本发明中，在同时连接在相邻的端子间形成的第一电阻和在该端子和公共电极间形成的第二电阻时，第一电阻具有比第二电阻更高的电阻值。即，在数据线端子的电阻R4-R2间和信号控制端子的电阻R3-R1间，设定为第一电阻(R4、R3)的电阻值分别比第二电阻(R2、R1)还高。这是因为连接在公共电极101上的第二电阻(R2、R1)为低电阻，所以比连接在端子间的第一电阻(R4、R3)流过更多的静电电流，可有效地防止内部电路静电放电。
另外，进一步，本发明的至少一端连接在模拟端子的第一电阻和第二电阻每一个都具有比连接在数字端子间的第一电阻和在该数字端子和公共电极间连接的第二电阻还高的电阻值。即，连接在数据线端子X1/X2的其中一个电阻R2/R4的电阻值也设定为比不连接在数据线端子、连接在控制信号端子CX/CY的电阻R3和R1更高。由于流过容易产生串扰的模拟信号的模拟端子具有高电阻值，所以可实现防静电破坏并且可尽力抑制串扰的产生。
另外本发明中在电源端子和相邻的非电源端子间具有电阻。即，阳极端子VB与控制信号端子CX相邻，在其间具有电阻R3。由于通常电源端子为低阻抗，所以若用电阻与电源端子连接，则可有效地实现防静电破坏。
这里，连接在电源端子的电阻具有与连接在其他非电源端子的电阻相同或者比其低的电阻值。即，将连接在阳极端子VR/VG/VB的电阻设定为与连接在控制信号端子CX和CY的电阻相同或者低于其的电阻值。由于通常电源端子为低阻抗，若用同样用具有相对低电阻值的电阻与公共电极连接，则可通过连接在电源端子的电阻而使更多电流流过电源端子。
若整理上述关系，则电阻区域120的电阻值的大小关系表示为R1＜R3＜R2＜R4，但是，即使不满足上述关系，也可期待防静电破坏。
接着，参照图3(a)的放大平面图和各部分的截面图(图3(b)～(e))，来说明电阻区域102的层结构。这些图放大了包含公共电极101的两个端子(T1、T2)。由于即使电阻值有差别，各个电阻也具有相似的电阻结构，所以同样考虑其中一个端子。
端子间电阻结构(第一电阻结构)Rx是端子T1和T2间的电阻，在平面图上具有宽度Wx和端子间距离Dx。端子——公共电极间电阻结构(第2电阻结构)Ry是端子T1或者T2和公共电极CE间的电阻，在平面图上具有宽度Wy和距离Dy。由半导体膜形成这些电阻结构Rx和Ry。若将半导体膜的厚度设为一定，则各个电阻结构的电阻值对应于宽度W和距离D变化。即，若将半导体膜的电阻率设为ρ，将半导体膜的厚度设为t，则电阻值R为：
R＝ρ·D/(W·t)
因此，通过调节图案形成的半导体膜的宽度和距离，可根据上述电阻值的大小关系提供所希望的电阻值。当然，对于半导体膜也通过使其厚度改变，或者使掺杂浓度部分改变来调制电阻值。即，如果半导体层的厚度厚，则由于电阻面积增加，电阻值对应减少，若厚度薄，则由于电阻面积减少，电阻值增加。另外，离子注入的不纯物的浓度越高，电阻值越小，相反，其浓度越低，电阻值越高。
接着，说明电阻结构的层结构。如图3(b)～(e)的截面图所示，这些电阻结构中，通过图案形成将基板主体200上形成的半导体膜201形成为对应的形状。在半导体膜201上形成绝缘膜202，在其上形成金属层203，通过图案形成构成为端子、布线及公共电极的形状。如上所述，通过改变半导体膜201的图案形成形状来调整电阻值。
简要说明该电阻结构的制造方法。
首先，在石英玻璃和无丙稀树脂玻璃等构成的玻璃基板200上形成半导体膜201。作为半导体膜，由于多晶硅具有几kΩ/□的合适的电阻值，所以最好是多晶硅，但是也可使用其他非结晶形硅，ITO等的高电阻材料。作为形成方法，例如通过低温等离子CVD法堆积非结晶硅后，使用激元激光器通过激光使其结晶。但是，也可使用其他公知技术，例如：旋转涂层法、液滴排出法、低压化学气相堆积法(LPCVD)法和气相堆积法。可根据所需的电阻值和半导体膜的形状来定义半导体膜201的厚度。
在形成半导体膜后，使用公知的光刻法来进行图案的形成，使其为所需的电阻结构。另外，通过液滴排出法直接将图案形成到基板上时，可省略图案形成。
接着，形成绝缘膜202。作为绝缘膜，可使用氧化硅和氮化硅。例如可使用TEOS(硅酸乙酯)。作为形成方法，虽然使用等离子CVD法，但是也可通过其他公知技术，例如，通过旋转涂层这样的涂敷法和喷墨法这样的液滴排出法涂敷.加热溶解到溶剂中的聚硅氮烷、使用低压化学气相堆积法(LPCVD)、气相堆积法，来形成氧化硅膜和氮化硅膜。
最后，通过溅射法和CVD法，或者使用液滴排出法和涂敷法来形成金属层203，而图案形成为端子和公共电极的形状。
另外上述工序虽然使用由电阻结构Rx和Ry共用的半导体膜，但是也可使用不同的半导体膜。这时，形成各个电阻结构的半导体膜和图案形成分别为分开的工序。
另外，关于金属层，同样也可通过分开的工序形成端子上的金属膜和公共电极上的金属膜。
另外作为电阻结构，可使用图4所示的保护电路来代替半导体膜等的电阻或者使其与电阻层并联连接。图4包括使用半导体的PN结的正向电压特性和反向击穿电压特性的保护电路，包括使两组二极管列彼此反向并且并联连接的二极管连接结构。可边通过图案形成使用MOS工艺，使得短路例如MOS晶体管的栅极和漏极，边形成各个二极管。在该保护电路结构中，若一个端子上所降的电压比另一端子高于二极管列的耐压，则构成为通过从电压高的端子向电压低的端子流过电流而将静电逃逸到相邻的布线中。可根据想要使其产生静电保护作用的电压值(例如，几十V)来定义二极管列中串联的二极管数目。
上面，根据本实施例1，由于在涉及模拟信号的模拟端子和涉及数字信号的数字端子间使连接在模拟端子的电阻的电阻值相对较高，所以达到了在所有端子中可实现由电阻带来的防静电破坏，并且可尽量排除模拟端子中串扰产生的效果。
另外，在本实施例1中，由于公共电极和端子间的电阻的电阻值比端子间的电阻的电阻值还低，所以与在端子间连接的电阻相比，在公共电极上流过更多的静电电流，故可有效地防止显示面板内部电路静电放电。
进一步，在本实施例1中，由于在与电源端子相邻的非电源端子间还具有电阻，所以若通过电阻与电源端子连接，可有效地实现防静电破坏。
根据上面的作用效果，若利用本实施例1的电路基板，则在制造工序中可防止很容易带电的玻璃基板上形成的显示面板的内部电路受到静电破坏。另外，在制造后的使用时，相对于很容易施加到各个端子的静电放电，可保护显示面板内部的内部电路。
(实施例2)
本发明的实施例2虽然涉及与实施例1相同的EL显示面板，但是模拟端子和除此以外的端子的配置不同。
本实施例2中，将图1的平面图的扫描电路12a和b配置在阴极布线10a及10b和阳极布线11a及11b之间。由于其他方面与实施例1相同，并与实施例1相同地考虑各种结构的功能，因此省略其说明。
图5表示该实施例2的各端子配置的模式图。特别是，在本实施例2中，将控制信号端子CX/CY配置在阴极端子Vc和阳极端子VR之间。图5中为了进一步简单说明，故省略显示性质重复的多个端子。
如图5所示，本实施例2中，从最外侧向内侧配置阴极端子Vc、控制信号端子CX/CY、阳极端子VG/VR/VB、数据线端子X1/X2的各个端子。其中，数据线端子相当于流过模拟信号的模拟端子，控制信号端子相当于流过数字信号的数字端子。阴极端子电连接在公共端子，阳极端子相当于电源端子。但是，在阳极电源变为有效时，在防静电破坏方面，也可将阳极端子处理为数字端子。
关于电阻的配置，虽然与实施例1(图2)大致相同，但是在将阳极端子VB和相邻该端子的数据线端子X1间的电阻设为R2这方面存在不同。即，本实施例2中，与作为模拟端子的数据线端子X1相邻的非模拟端子是低阻抗的阳极端子VB，由于并非流过数字信号，所以很难产生串扰。只要没有串扰的危险，则由输入电阻降低引起的动作上的问题将不成为问题，在此条件下，仅可能降低防静电破坏用电阻的电阻值就是有效的。因此，本实施例2中，将阳极端子和数据线端子间的电阻设为R2。
由于其他端子的电阻值的设定的考虑与实施例1相同，所以省略其说明。即，通过与实施例1相同的考虑，电阻区域120中电阻值的大小关系表现为
R1＜＜R3＜R2＜R4
但是，即使不满足上述关系，也可期待防止某一程度上的静电破坏。
上面，在本实施例2中，除了达到与实施例1相同的效果之外，由于将相邻于模拟端子的端子作为非数字端子的电源端子，故可用更低电阻电阻值的电阻连接，可达到更高的防静电破坏效果。
(实施例3)
本发明的实施例3虽然涉及于实施例1相同的EL显示面板，但是模拟端子和除此之外的端子的配置不同。
本实施例3中，将图1的平面图中的数据线13的一部分配置在阴极布线10a及b和阳极布线11a及b之间。由于其他方面与实施例1相同，并与实施例1相同地考虑各种结构的功能，因此省略其说明。
图6表示该实施例3的各端子配置的模式图。特别是，在本实施例3中，将数据线端子X1/X2配置在阴极端子Vc和阳极端子VR之间。图6中为了进一步简单说明，故省略显示性质重复的多个端子。
如图6所示，本实施例3中，从最外侧向内侧配置阴极端子Vc、数据线端子X1/X2、阳极端子VR/VG/VB、控制信号端子CX/CY的各个端子。其中，数据线端子相当于流过模拟信号的模拟端子，控制信号端子相当于流过数字信号的数字端子。阴极端子电连接在公共端子，阳极端子相当于电源端子。但是，在阳极电源变为有效时，在防静电破坏方面，也可将阳极端子处理为数字端子。
关于电阻的配置，虽然与实施例1(图2)大致相同，但是分别在将数据线端子X1与阴极Vc相邻，将数字线端子X2与阳极端子VR相邻这些方面存在不同。即，本实施例3中，与作为模拟端子的数据线端子X1相邻的非模拟端子是低阻抗的阴极端子VC，同样与作为模拟端子的数据线端子X2相邻的非模拟端子是作为低阻抗的电源端子的阳极端子VR。由于两电极端子都不流过数字信号，所以与数据线间很难产生串扰。只要没有串扰的危险，则由输入电阻降低引起的动作上的问题将不成为问题，在此条件下，尽可能降低防静电破坏用电阻的电阻值是有效的。因此，本实施例3中，将阴极端子/阳极端子和各数据线端子之间的电阻设为R2。
由于其他端子的电阻值的设定的考虑与实施例1相同，所以省略其说明。即，通过与实施例1相同的考虑，电阻区域120中电阻值的大小关系表现为
R1＜＜R3＜R2＜R4
但是，即使不满足上述关系，也可期待防止某一程度上的静电破坏。
上面，在本实施例3中，除了达到与实施例1相同的效果之外，由于将相邻于模拟端子的端子设为为非数字端子的电源端子，故可用具有更低电阻电阻值的电阻进行连接，而达到更高的防静电破坏效果。
尤其是，对于流过模拟信号的数据线，在相邻的非模拟布线上流过数字信号时，很容易受到串扰的影响。但是，如本实施例这样，通过将数据线尽量夹在电源布线间，配置为与流过数字信号的控制信号端子相分离，则可实现更有效的防静电破坏。
(实施例4)
实施例4涉及为利用在上述实施例中所说明的电路基板的电光装置的EL显示面板。
图7表示本实施例的显示面板1的实际连接图。构成本实施例4的显示面板，使其包括在各个像素区域上通过电致发光(EL)效果可发光的发光层OLED、存储驱动该发光层用的电流的保持电容C、薄膜晶体管T1和T2。从扫描电路12将扫描线Vsel(14)提供给各个像素区域。经端子从图中没有示出的外部的D/A转换器将模拟信号提供给数据线Vsig(13)。阳极布线相当于Vdd。通过控制扫描线Vsel和数据线Vsig，对各个像素区域进行电流规划，来控制由发光部OLED引起的发光。
另外，上述驱动电路是将EL元件使用为发光部件时的电路的一例，也可以是其他电路结构。另外，可通过任意变更电路结构来将液晶显示元件用作发光元件。
尤其，在本实施例4中，在相当于各个信号和电源入口的端子群中形成电阻区域102，而达到实施例1～3中所说明的静电保护作用。即，通过本发明的基板电路的作用，在本实施例的显示面板中，可有效地保护像素电路和扫描电路等的内部电路上免受制造过程中或者制造后的使用过程中的静电破坏。
(实施例5)
本实施例5涉及使用上述实施例4中所说明的电光装置的显示面板的电子设备。
使用本发明的电路基板的电光装置可适用于各种电子设备。图8中举出了可使用本显示面板1的电子设备的例子。
图8(a)是适用于移动电话的例子，该移动电话30包括天线部31、声音输出部32、声音输入部33、操作部34和本发明的显示面板1。这样，本发明的显示面板可使用为移动电话的显示部。
图8(b)是适用于摄影机的例子，该摄影机40包括显像部41、操作部42、声音输入部43和本发明的显示面板1。这样，本发明的显示面板可使用为摄影机的取景器和显示部。
图8(c)是适用于便携个人计算机的例子，该计算机50包括摄像部51、操作部52和本发明的显示面板1。这样，本发明的显示面板可使用为计算机装置的显示部。
图8(d)是适用于头盔式显示器(head mount display)的例子，该头盔式显示器60包括束带61、光学系统收容部62和本发明的显示面板1。这样，本发明的显示面板可使用为头盔式显示器的图像显示源。
图8(e)是适用于背投投影仪的例子，该投影仪在框体71上包括光源72、合成光学系统73、反光镜74.75反光镜、屏幕76和本发明的显示面板1。这样，本发明的显示面板可使用为背投投影仪的图像显示源。
图8(f)是适用于前投式投影仪的例子。该投影仪在框体82上包括光学系统81和本发明的显示面板1，可将图像显示到屏幕83上。这样，本发明的显示面板可使用为前投式投影仪的图像显示源。
本发明的电路基板和电光装置并不限于上述例子，还可适用于所有的电子设备。例如，除此之外，还可用在带显示功能的传真装置、数字相机的取景器、便携TV、DSP装置、PDA、电子记事本、电光公告板、宣传公告用显示器等中。
根据本发明，由于连接在模拟端子上的电阻比数字端子间的电阻还高，所以可达到在所有端子中实现由电阻带来的防静电破坏，且可尽量排除模拟端子中串扰的产生的效果。
另外，根据本发明，在将第一电阻和第二电阻并联连接在端子时，即使模拟端子中其与相邻的端子间的第一电阻具有某种程度的高电阻值，但是由于并联连接而大大降低了合成电阻值，可实现有效地实现防静电破坏。
因此，根据本发明，相对于在制造工序中因带电引起地静电放电，可有效地保护电路基板的内部电路。另外，在电路基板制造后的使用时，相对于很容易施加到各个端子的静电放电，可有效地保护内部电路。
Claims (16)
1、一种电路基板，包括在基板上形成的多个端子，在一个以上的彼此相邻的所述端子间形成的电阻；其特征在于：
所述多个端子包含：连接在提供模拟信号用的模拟信号用布线上的模拟端子和连接在提供数字信号用的数字信号用布线上的数字端子；
至少其一端连接在所述模拟端子上的所述电阻比连接在所述数字端子间的所述电阻的电阻值高。
2、一种电路基板，包括在基板上形成的多个端子，在一个以上的彼此相邻的所述端子间形成的电阻；其特征在于：
所述多个端子包含：连接在提供数据信号用的数据布线上的第一端子和连接在提供控制信号用的控制布线上的第二端子；
至少其一端连接在所述第一端子上的所述电阻比连接在所述第二端子间的所述电阻的电阻值高。
3、一种电路基板，包括在基板周围形成的公共电极用布线；在所述基板上形成的多个端子；在一个以上的所述端子和所述公共电极用布线间形成的电阻；其特征在于：
所述多个端子包含：连接在提供模拟信号用的模拟信号用布线上的模拟端子；连接在提供数字信号用的数字信号用布线上的数字端子；
连接在所述模拟端子的所述电阻比连接在所述数字端子的所述电阻的电阻值高。
4、根据权利要求1-3中任意一项所述的电路基板，其特征在于：
进一步包括与电源连接的电源端子；
在所述电源端子与相邻的为了电源供给之外的目的而设置的非电源端子之间具有电阻。
5、根据权利要求4所述的电路基板，其特征在于：所述电阻具有与连接在其他非电源端子上的电阻相同或低的电阻值。
6、一种电路基板，其特征在于，包括：
在基板的周围形成的公共电极用布线；在所述基板上形成的多个端子；在一个以上的彼此相邻的所述端子间形成的第一电阻；在一个以上的所述端子和所述公共电极用布线间形成的第二电阻；
将所述第一电阻和所述第二电阻连接在所述同一端子上，所述第一电阻比所述第二电阻的电阻值高。
7、根据权利要求6所述的电路基板，其特征在于：多个所述端子包含连接在提供模拟信号用的模拟信号用布线上的模拟端子；连接在提供数字信号用的数字信号用布线上的数字端子；
至少一端连接在所述模拟端子的所述第一电阻和所述第二电阻都比连接在所述数字端子间的所述第一电阻和连接在该数字端子和所述公共电极用布线间的所述第二电阻的电阻值高。
8、根据权利要求6或7所述的电路基板，其特征在于：
进一步包括与电源连接的电源端子；
在所述电源端子与相邻的为了电源供给之外的目的而设置的非电源端子之间具有电阻。
9、根据权利要求8所述的电路基板，其特征在于：所述电阻具有与连接在其他非电源端子上的电阻相同或低的电阻值。
10、一种电路基板，其特征在于，包括：
在基板周围形成的公共电极用布线；
连接在提供模拟信号用的数据线上的数据线端子；
连接在提供数字信号用的控制信号线上的控制信号端子；
用于提供阳极电源或者阴极电源的电源端子；
连接在相邻的所述各个端子间的第一电阻；
连接在各个所述端子间的第二电阻；
将所述第一电阻和所述第二电阻连接在所述同一端子上，所述第一电阻比所述第二电阻的电阻值高。
11、根据权利要求10所述的电路基板，其特征在于：
至少其一端连接在所述数据端子的所述第一电阻和所述第二电阻的任意一个都比连接在所述控制信号端子间的所述第一电阻，连接在所述控制信号端子和所述电源端子间的所述第一电阻，连接在所述控制信号端子和所述公共电极用布线间的所述第二电阻和连接在所述电源端子和所述公共电极用布线间的所述第二电阻的任意一个的电阻值高。
12、一种电路基板，其特征在于：在权利要求1-11中任意一项所述的电路基板中，由半导体膜形成所述电阻。
13、一种电路基板，其特征在于：在权利要求1-11中任意一项所述的电路基板中，所述电阻具有使用了彼此反极性的PN结的保护电路结构。
14、一种电光装置，其特征在于：具有权利要求1-13中任意一项所述的电路基板。
15、一种电子设备，其特征在于：具有权利要求14所述的所述电光装置。
16、一种电路基板的制造方法，是一种用于制造在其周围具有公共电极用布线和在该公共电极用布线内侧具有的多个端子的电路基板的制造方法，其特征在于：包括：
在相当于一个以上的彼此相邻的所述端子间的区域上形成第一电阻结构的步骤；
在相当于一个以上的所述端子和所述公共电极用布线间的区域上形成第二电阻结构的步骤；
形成与所述第一电阻结构或/和所述第二电阻结构的一部分电接触的所述端子的步骤；
形成与所述第二电阻结构的一部分电接触的所述公共电极用布线的步骤；
形成该第一电阻结构和该第二电阻结构，使所述第一电阻结构比所述第二电阻结构的电阻值高。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314922 | 2002-10-29 | ||
| JP2002314922A JP3794368B2 (ja) | 2002-10-29 | 2002-10-29 | Ｅｌ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1499273A CN1499273A (zh) | 2004-05-26 |
| CN1280666C true CN1280666C (zh) | 2006-10-18 |
Family
ID=32321597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101010642A Expired - Lifetime CN1280666C (zh) | 2002-10-29 | 2003-10-13 | 电路基板及其制造方法、电光装置及电子设备 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7335953B2 (zh) |
| JP (1) | JP3794368B2 (zh) |
| KR (1) | KR100574262B1 (zh) |
| CN (1) | CN1280666C (zh) |
| TW (1) | TWI229228B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105027187A (zh) * | 2013-03-06 | 2015-11-04 | 精工爱普生株式会社 | 电光装置、电子设备和驱动电路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591548B1 (ko) * | 2003-12-30 | 2006-06-19 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자 |
| JP4297103B2 (ja) | 2005-02-17 | 2009-07-15 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2006267605A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 表示装置 |
| JP4793121B2 (ja) * | 2005-08-24 | 2011-10-12 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| KR101316791B1 (ko) * | 2007-01-05 | 2013-10-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법 |
| TW200839400A (en) * | 2007-03-27 | 2008-10-01 | Prime View Int Co Ltd | An active matrix device or flat panel display with electrostatic protection |
| KR100911962B1 (ko) * | 2007-10-22 | 2009-08-13 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 |
| JP5286782B2 (ja) * | 2007-12-28 | 2013-09-11 | セイコーエプソン株式会社 | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
| EP2477171A4 (en) * | 2009-09-11 | 2013-10-23 | Sharp Kk | ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE |
| JP5452290B2 (ja) * | 2010-03-05 | 2014-03-26 | ラピスセミコンダクタ株式会社 | 表示パネル |
| JP5702130B2 (ja) * | 2010-12-15 | 2015-04-15 | 富士通コンポーネント株式会社 | 入力装置、入力方法 |
| KR101395636B1 (ko) * | 2012-09-12 | 2014-05-15 | 엘지디스플레이 주식회사 | 전원링크배선을 포함하는 표시장치 |
| JP6492510B2 (ja) * | 2014-10-08 | 2019-04-03 | 日立金属株式会社 | クロストーク低減方法および中継器 |
| KR20210039529A (ko) * | 2019-10-01 | 2021-04-12 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116573A (ja) | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| JPH0827597B2 (ja) | 1986-09-29 | 1996-03-21 | 株式会社東芝 | アクテイブマトリクス型表示装置 |
| JPS63106788A (ja) | 1986-10-24 | 1988-05-11 | 松下電器産業株式会社 | アクテイブマトリツクス駆動型装置の製造方法 |
| US4819047A (en) * | 1987-05-15 | 1989-04-04 | Advanced Micro Devices, Inc. | Protection system for CMOS integrated circuits |
| JP2735236B2 (ja) | 1988-08-29 | 1998-04-02 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH02113623A (ja) * | 1988-10-21 | 1990-04-25 | Sharp Corp | 集積回路の静電気保護回路 |
| JPH02242229A (ja) | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置の製造方法 |
| JP3153369B2 (ja) | 1992-12-28 | 2001-04-09 | カシオ計算機株式会社 | 液晶表示装置及びその駆動方法 |
| JPH06273783A (ja) | 1993-03-23 | 1994-09-30 | Citizen Watch Co Ltd | 液晶表示装置とその製造方法 |
| JPH07175086A (ja) | 1993-12-21 | 1995-07-14 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示素子の製造方法 |
| JPH07181516A (ja) | 1993-12-22 | 1995-07-21 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
| EP0693784B1 (en) * | 1994-06-24 | 2000-09-06 | STMicroelectronics S.r.l. | Safeguard for integrated output power stages employing multiple bond-wires |
| JP2715936B2 (ja) | 1994-09-30 | 1998-02-18 | 日本電気株式会社 | 薄膜トランジスタ型液晶表示装置とその製造方法 |
| JPH08179360A (ja) | 1994-12-20 | 1996-07-12 | Casio Comput Co Ltd | アクティブマトリックスパネル |
| JP3353523B2 (ja) | 1995-03-15 | 2002-12-03 | ソニー株式会社 | 液晶表示装置の基板およびその基板の分割方法 |
| JP2850801B2 (ja) * | 1995-07-28 | 1999-01-27 | 日本電気株式会社 | 半導体素子 |
| JPH1077460A (ja) | 1996-09-02 | 1998-03-24 | Sony Corp | 異方性導電膜 |
| US5736732A (en) * | 1996-12-23 | 1998-04-07 | General Electric Company | Induced charge prevention in semiconductor imaging devices |
| US5917220A (en) * | 1996-12-31 | 1999-06-29 | Stmicroelectronics, Inc. | Integrated circuit with improved overvoltage protection |
| US5991134A (en) * | 1997-06-19 | 1999-11-23 | Advanced Micro Devices, Inc. | Switchable ESD protective shunting circuit for semiconductor devices |
| US6445039B1 (en) * | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
| US6211554B1 (en) * | 1998-12-08 | 2001-04-03 | Littelfuse, Inc. | Protection of an integrated circuit with voltage variable materials |
| JP2000305476A (ja) | 2000-01-01 | 2000-11-02 | Seiko Epson Corp | 表示装置及び電子機器 |
| US6678133B2 (en) * | 2001-03-09 | 2004-01-13 | Micron Technology, Inc. | Electrostatic discharge protection with input impedance |
| KR20020088450A (ko) | 2001-05-17 | 2002-11-29 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 어레이 기판 |
| GB0119299D0 (en) * | 2001-08-08 | 2001-10-03 | Koninkl Philips Electronics Nv | Electrostatic discharge protection for pixellated electronic device |
| US6822264B2 (en) * | 2001-11-16 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
-
2002
- 2002-10-29 JP JP2002314922A patent/JP3794368B2/ja not_active Expired - Lifetime
-
2003
- 2003-10-01 KR KR1020030068138A patent/KR100574262B1/ko active IP Right Grant
- 2003-10-02 US US10/676,072 patent/US7335953B2/en active Active
- 2003-10-03 TW TW092127491A patent/TWI229228B/zh not_active IP Right Cessation
- 2003-10-13 CN CNB2003101010642A patent/CN1280666C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105027187A (zh) * | 2013-03-06 | 2015-11-04 | 精工爱普生株式会社 | 电光装置、电子设备和驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7335953B2 (en) | 2008-02-26 |
| TW200419277A (en) | 2004-10-01 |
| TWI229228B (en) | 2005-03-11 |
| CN1499273A (zh) | 2004-05-26 |
| JP2004152901A (ja) | 2004-05-27 |
| JP3794368B2 (ja) | 2006-07-05 |
| US20040100608A1 (en) | 2004-05-27 |
| KR100574262B1 (ko) | 2006-04-27 |
| KR20040038650A (ko) | 2004-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1280666C (zh) | 电路基板及其制造方法、电光装置及电子设备 | |
| CN1174356C (zh) | 包含有机电致发光元件的驱动电路及电子装置以及电光装置 | |
| JP4574158B2 (ja) | 半導体表示装置及びその作製方法 | |
| US8654040B2 (en) | Electro-optical device, matrix substrate, and electronic equipment | |
| US6940222B2 (en) | Self-emitting display apparatus having variable light emission area | |
| US20050116237A1 (en) | Method for forming a flexible metal foil substrate display | |
| CN1700823A (zh) | 电致发光装置及电子设备 | |
| CN1870111A (zh) | 发光装置、其驱动方法及驱动电路、以及电子仪器 | |
| CN1573846A (zh) | 显示器件和电子设备 | |
| CN1573847A (zh) | 半导体器件 | |
| CN1242858A (zh) | 显示装置 | |
| CN101059937A (zh) | 电光学装置、电光学装置的驱动方法及电子设备 | |
| CN1801492A (zh) | 薄膜晶体管阵列板 | |
| CN1512828A (zh) | 电致发光显示器件及其驱动方法 | |
| US20220301500A1 (en) | Display module and display device | |
| CN1495876A (zh) | 半导体器件的制造方法 | |
| US11482590B2 (en) | Display device with alternately arranged circuit areas and sub-pixels | |
| CN1598913A (zh) | 电子电路及其驱动方法、电光学装置以及电子机器 | |
| TW571281B (en) | Driving circuit and method for a display device and display device therewith | |
| CN1967863A (zh) | 发光装置和电子仪器 | |
| CN1448986A (zh) | 半导体装置和电光学装置 | |
| US6778151B2 (en) | Driving circuit of display capable of preventing charge accumulation | |
| CN1992330A (zh) | 有机电致发光显示器件及其制造方法 | |
| CN1898713A (zh) | 显示装置以及显示装置的制造方法 | |
| TWI250345B (en) | Electro-optical device, active-matrix substrate, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20061018 |